DE2733146A1 - Implantationsverfahren - Google Patents
ImplantationsverfahrenInfo
- Publication number
- DE2733146A1 DE2733146A1 DE19772733146 DE2733146A DE2733146A1 DE 2733146 A1 DE2733146 A1 DE 2733146A1 DE 19772733146 DE19772733146 DE 19772733146 DE 2733146 A DE2733146 A DE 2733146A DE 2733146 A1 DE2733146 A1 DE 2733146A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- cover layer
- zone
- implantation
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000002513 implantation Methods 0.000 title claims abstract description 12
- 238000005496 tempering Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 title claims abstract description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000002800 charge carrier Substances 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 9
- 230000008929 regeneration Effects 0.000 claims description 7
- 238000011069 regeneration method Methods 0.000 claims description 7
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000007547 defect Effects 0.000 claims description 4
- 238000004943 liquid phase epitaxy Methods 0.000 claims description 3
- 230000035876 healing Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000001172 regenerating effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
Description
- Implantationsverfahren
- Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruches 1. Es ist allgemein bekannt, daß Ladungsträger mit Hilfe der Ionenimplantation zur Erzeugung von Zonen bestimmten Leitungstyps in einen Halbleitergrundkörper eingebracht werden können. Bei diesem Prozeß entstehen zwangsläufig Gitterstörungen im Eindringbereich der Ionen, die nach der erfolgten Ionenimplantation wieder beseitigt werden müssen. Zur Beseitigung der genannten Gitterstörungen wird die albleiteranordnung nach der Ionenimplantation einem Temperprozeß ausgesetzt, der vielfach auch als Ausheilungs- oder Regenerierungsprozeß bezeichnet wird. Bei Temperaturen von 700 0C werden die Gitterstörungen weitgehend beseitigt und die Ladungsträger in der implantierten Zone aktiviert.
- Der genannte Temperprozeß kann bei Silizium-Halbleiterkörpern ohne Schwierigkeiten durchgeführt werden, da Silizium bei der verwendeten Temperatur praktisch keinen Dampfdruck aufweist und somit die Oberfläche unbeschädigt bleibt.
- Es ist ferner bekannt, daß sich bestimmte Halbleitermaterialien bei erhöhter Temperatur zumindest teilweise zersetzen, da die Halbleiterverbindung oder ein Einzelstoff der Verbindung bei der notwendigen Temperatur einen hohen Dampfdruck aufweist. Dies gilt insbesondere für Gallium-Arsenid, bei dem der Arsen-Dampfdruck so hoch ist, daß die Halbleiteroberfläche bei Temperaturen über 300 0C zersetzt wird. Diese sogenannte Dekomposition der Halbleiteroberfläche führte bereits bei der normalen Gasdiffusion zu beträchtlichen Schwierigkeiten. Wenn im Gallium-Arsenid-Halbleiterkörper Ionen implantiert werden und somit ein Regenerierungs-Temperprozeß bei ca. 700 OC erforderlich wird, tritt gleichfalls die erwähnte Zersetzung der Halbleiteroberfläche auf. Hierbei ist zu beachten, daß die für den Temperprozeß erforderliche Temperatur von der Störstellenkonzentration im implantierten Halbleiterbereich abhängig ist. Je größer die Störstellenkonzentration wird, desto größere Regenerierungstemperaturen sind erforderlich.
- Um bei der Ionenimplantation im Gallium-Arsenid-Halbleiterkörper die Dekomposition der Halbleiteroberfläche beim Temperprozeß zu vermeiden, wurde bereits vorgeschlagen, die Halbleiteroberfläche vor der Temperung und nach der Ionenimplantation mit einer Isolierschicht aus Siliziumdioxid zu bedecken ("Ion Implantation" von F. H. Eisen, Gordon Verlag, London 1971).
- Die Siliziumdioxidschicht hat den Nachteil, daß durch die unterschiedliche Gitterstruktur an der Übergangsstelle zwischen dem Gallium-Arsenid und dem Siliziumdioxid Störungen an der Halbleiterobelpäche auftreten können, die die elektrischen Kennwerte der herzustellenden Bauelemente negativ beeinflussen. Der Erfindung liegt daher die Aufgabe zugrunde, diesen Nachteil zu beseitigen. Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach dem kennzeichnenden Teil des Patentanspruches 1 gelöst.
- Der wesentliche Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß die Abdeckschicht die gleiche Gitterstruktur wie der Halbleitergrundkörper aufweist. Dadurch ist sichergestellt, daß an der Halbleiteroberfläche des Grundkörpers keine unerwünschten Störungen entstehen, so daß die elektrischen Kennwerte der herzustellenden Bauelemente nicht negativ beeinflußt werden. Ein weiterer Vorteil ist darin zu sehen, daß die Abdeckschicht unter Umständen bei der Hersteltung einer gewünschten Halbleiteranordnung mit verwendet werden kann; in anderen Fällen kann sie von der Halbleiteroberfläche wiederum durch ein selektives Ätzmittel abgelöst werden.
- Das neue Verfahren wird vorzugsweise bei der iinpl#####£+# von Ladungsträgern in Halbleiterkörpern aus III-V-Verbindungen und hier insbesondere bei Gallium-Arsenid-Halbleiterkörpern angewendet. Als Deckschicht ist dann insbesondere einkristallines Gallium-Aluminium-Arsenid-geeignet. Bevorzugt wird hierbei p-leitendes Gallium-Aluminium-Arsenid, da für dieses Material sehr gute selektive Xtzmittel bekannt sind. Die Gallium-Aluminium-Arsenidschicht wird vorzugsweise durch Flüssigphasenepitaxie auf den Halbleitergrundkörper aufgebracht. Zwar sind auch für dieses Verfahren erhöhte Temperaturen notwendig, doch wirken diese nur kurzzeitig auf den Halbleiterkörper ein, der dabei von Anfang an zumindest von einer dünnen Schicht des abzuscheidenden Gallium-Aluminium-Arsenids bedeckt ist. Die GaAlAs-Schicht kann relativ dünn ausgebildet werden. Schichtdicken zwischen 0,2 und 1 1um sind geeignet; die Störstellenkonzentration der Abdeckschicht liegt vorzugsweise bei einigen lO16Atomen/cm3.
- Wie bereits erwähnt wurde, kann die Deckschicht nach dem Regenerierungs-Temperprozeß von der Oberfläche des Grundkörpers durch ein selektives Ätzmittel wieder entfernt werden. Zur Herstellung bestimmter Halbleiterbauelemente, beispielsweise von Transistoren, wird die Abdeckschicht dagegen auf dem Halbleiterkörper belassen und dient beispielsweise als Emitterzone.
- Zur Herstellung eines Transistors geht man dann vorzugsweise so vor, daß in einen Grundkörper vom ersten Leitungstyp zur Herstellung der Basiszone des anderen Leitungstyps Störstellen durch Ionenimplantation eingebracht werden.
- Danach wird auf den Halbleiterkörper eine Abdeckschicht mit einem dem Grundkörper entgegengesetzten Leitungstyp aufgebracht. Diese Abdeckschicht weist eine Dotierung auf, die für die Verwendung der Schicht als Emitterzone eines Transistors geeignet ist. Die geeignete Störstellenkonzentration kann auch erst nachträglich in die Abdeckschicht eingebracht werden. Dann wird die Halbleiteranordnung zur Ausheilung der durch die Ionenimplantation erzeugten Gitterstörungen getempert. Abschließend müssen noch die verschiedenen Transistorbereiche so teilweise freigelegt werden, daß an sie Anschlußkontakte des Transistors angebracht werden können.
- Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im folgenden noch anhand von Ausführungsbeispielen näher erläutert werden. In den Figuren 1 bis 8 sind Halbleiteranordnungen im Schnitt dargestellt.
- Die Figur 1 zeigt einen n-leitenden Grundkörper 1 aus Gallium-Arsenid. Dieser Halbleiterkörper wird einer Ionenstrahlquelle 2 ausgesetzt. Hierbei handelt es sich beispielsweise um Berylliumionen, die im Halbleiterkörper eine dünne p-leitende Zone 3 erzeugen.
- Vor dem erforderlichen Temperprozeß zur Ausheilung der Gitterstörungen wird die Halbleiteroberfläche nach Figur 2 über dem implantierten Bereich 3 mit einer GaAlAs-Schicht 4 bedeckt. Diese Schicht ist beispielsweise 0,4 /um dick und hat eine Störstellenkonzentration von 5 x 1016 Atomen/ cm3. Bei dem nachfolgenden Temperprozeß wird die Halbleiteranordnung ca. 1/2 Stunde lang einer Temperatur von etwa 700 OC ausgesetzt. Dabei werden die Gitterstörungen in der Schicht 3 beseitigt und die Störstellen aktiviert.
- Nach dem Temperprozeß, durch den allenfalls die p-leitende GaAlAs-Schicht angegriffen wird, wird diese Schicht gemäß der Figur 3 wieder von der Halbleiteroberfläche mit Hilfe eines selektiven Ätzmittels abgelöst. Das Ätzmittel besteht beispielsweise aus einer Mischung von HCl und H3P04.
- Die in der Figur 3 dargestellte Halbleiteranordnung bildet beispielsweise eine Diode und kann nun noch mit den entsprechenden Anschlußkontakten versehen werden.
- Die Figuren 4 und 5 zeigen die Herstellung eines Mesatransistors. Der n-leitende GaAs-Körper 1 weist eine durch Ionenimplantation hergestellte Oberflächenzone 3 auf, die p-leitend ist und als Basiszone des Transistors verwendet werden soll. Der n-leitende Grundkörper bildet die Kollektorzone des Transistors. Vor dem erforderlichen Temperprozeß zur Ausheilung der Gitterstörungen wird auf die Oberfläche der Zone 3 eine jetzt n-leitende GaAl-As-Schicht 4 aufgebracht, die die Oberflächenseite ganz bedeckt. Diese n-leitende Schicht bildet später die Emitterzone des Transistors.
- Nun erfolgt der erforderliche Temperprozeß, bei dem die Gitterstörungen in der p-leitenden Basiszone 3 beseitigt werden. Danach wird die Halbleiteranordnung einer Mesaätzung unterzogen, durch die die Basiszone im Bereich der Mesagräben 5 gemäß der Figur 5 freigelegt werden. Im Bereich dieser Gräben kann nun die Basiszone mit dem Anschlußkontakt 7 versehen werden. Die Emitterzone 6 aus n-leitendem GaAlAs wird mit einem Emitteranschlußkontakt 8 versehen.
- Der Grundkörper 1 erhält den Kollektoranschluß 9, der dem Emitteranschlußkontakt gegenüberliegt.
- In den Figuren 6 bis 8 ist eine abgewandelte Herstellungsart für einen Planartransistor dargestellt. Zunächst wird wiederum in einen n-leitenden GaAs-Grundkörper 1 durch Ionenimplantation eine p-leitende GaAs-Zone 3 eingebracht.
- Die Oberfläche der Zone 3 wird dann mit Ausnahme der ffir den Emitter vorgesehenen Stelle mit einer Isolierschicht 10 gemäß der Figur 7 abgedeckt. Als Isoliermaterial ist beispielsweise Silizium-Dioxid geeignet. Danach wird durch Flüssigphasenepitaxie die gesamte Oberflächenseite mit einer n-leitenden GaAlAs-Schicht bedeckt. Diese Schicht scheidet sich über der SiO2-Schicht tO amorph (4b) und im Emitterfenster einkristallin (4a) ab.
- Nach dem notwendigen Temperprozeß zur Ausheilung der Gitterstörungen in der implantierten Zone 3 wird die n-leitende GaAlAs-Schicht in dem über der Isolierschicht 10 liegenden Teil wieder abgetragen. Dann entsteht gemäß der Figur 8 ein Planartransistor aus einem n-leitenden GaAs-Grundkörper 1, der als Kollektorzone dient, einer p-leitenden GaAs-Basiszone 3 und einer durch selektive Epitaxie herstellten Emitterzone 6 aus n-leitendem'GaAlAs, die von der Isolierschicht 10 aus SiO2 allseitig umgeben wird.
- In die SiO2-Schicht wird noch ein Basiskontaktierungsfenster eingebracht, in dem der Basisanschlußkontakt 7 an die Basiszone 3 untergebracht wird. Die Emitterzone 6 wird mit dem Emitteranschlußkontakt 8 und auf der gegenüberliegenden Seite des Halbleitergrundkörpers die Kollektorzone 1 mit dem Kollektoranschlußkontakt 8 versehen.
- Die in Figuren 4 bis 8 dargestellten Transistoren haben den Vorteil, daß durch die Materialverschiedenheit zwischen der Emitterzone und der Basiszone ein sogenannter wieder gap Transistor" entsteht, der einen besonders großen Emitterwirkungsgrad aufweist.
Claims (11)
- Patentansprüche Implantationsverfahren für Halbleiterkörper aus einem Material mit hohem Dampfdruck bei dem auf die Implantation folgenden Regenerierungs-Ternperprozeß, wobei die Halbleiteroberfläche vor dem Temperprozeß mit einer Abdeckschicht bedeckt wird, dadurch gekennzeichnet, daß für die Abdeckschicht ein vom Halbleiterkörper unterschiedliches Material aber gleicher Gitterstruktur verwendet wird.
- 2) Verfahren nach Anspruch 1, gekennzeichnet durch seine Anwendung bei der Implantation von Ladungsträgern in Halbleiterkörper aus III/V-Verbindungen.
- 3) Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch seine Anwendung bei der Implantation von Ladungsträgern in einen Halbleiterkörper aus Galliumarsenid.
- 4) Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Deckschicht einkristallines Gallium-Aluminium-Arsenid verwendet wird.
- 5) Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Deckschicht p-leitendes Gallium-Aluminium-Arsenid -verwendet wird.
- 6) Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Deckschicht auf den Grundkörper nach der Implantation der Ladungsträger durch Flüssigphasenepitaxie aufgebracht wird.
- 7) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Deckschicht 0,2 /um - 1 /um dick ist und eine Störstellenkonzentration von einigen 1016 Atomen/cm3 aufweist.
- 8) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Deckschicht nach dem Regenerierungs-Temperprozeß von der Oberfläche des Grundkörpers wieder entfernt wird.
- 9) Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Deckschicht nach dem Regenerierungs-Temperprozeß auf der Oberfläche des Halbleiter-Grundkörpers belassen und als Zone eines herzustellenden Halbleiterbauelementes weiterverwendet wird.
- 10) Verfahren zum Herstellen eines Transistors nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in einen Grundkörper vom ersten Leitungstyp zur Herstellung der Basiszone den anderen Leitungstyp erzeugende Störstellen implantiert werden, daß danach auf den Halbleiterkörper eine Abdeckschicht mit einem dem Grundkörper entgegengesetzten Leitungstyp aufgebracht wird, die eine als Emitterzone geeignete Dotierung aufweist oder mit dieser Dotierung versehen wird, daß danach die Halbleiteranordnung zur Ausheilung der durch die Implantation erzeugten Gitterstörungen getempert wird und daß schließlich Bereiche der verschiedenen Zonen freigelegt und mit Anschlußkontakten versehen werden.
- 11) Verfahren nach Anspruch 10, dadurch ge'.çennzeichnet, daß die gesamte Halbleiteroberfläche mit der zugleich als Emitterzone vorgesehenen Deckschicht bedeckt wird und daß nach der Temperung die Halbleiteranordnung so geätzt wird, daß die Emitterzone einen über die Oberfläche ragenden Mesaberg bildet und die Basiszone zur Kontaktierung freigelegt wird.12> Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß nach der Implantation der Basiszone Teile der Halbleiteroberfläche mit einer Isolierschicht abgedeckt werden und daß nur der für die Emitterzone vorgesehene Oberflächenbereich der Basiszone mit einer einkristallinen Abdeckschicht vom Leitungstyp der Emitterzone bedeckt wird, daß danach der Temperprozeß durchgeführt wird und daß schließlich in die Isolierschicht eine Basiskontaktierungsöffnung eingebracht wird und die verschiedenen Zonen des Transistors mit Anschlußkontakten versehen werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2733146A DE2733146C2 (de) | 1977-07-22 | 1977-07-22 | Implantationsverfahren und dessen Verwendung zum Herstellen eines Transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2733146A DE2733146C2 (de) | 1977-07-22 | 1977-07-22 | Implantationsverfahren und dessen Verwendung zum Herstellen eines Transistors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2733146A1 true DE2733146A1 (de) | 1979-01-25 |
DE2733146C2 DE2733146C2 (de) | 1984-11-08 |
Family
ID=6014603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2733146A Expired DE2733146C2 (de) | 1977-07-22 | 1977-07-22 | Implantationsverfahren und dessen Verwendung zum Herstellen eines Transistors |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2733146C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0038915A1 (de) * | 1980-04-23 | 1981-11-04 | International Business Machines Corporation | Verfahren zum Tempern von nicht eingekapselten Ionen-implantierten III-V-Verbindungen |
US4380774A (en) * | 1980-12-19 | 1983-04-19 | The United States Of America As Represented By The Secretary Of The Navy | High-performance bipolar microwave transistor |
US4750025A (en) * | 1981-12-04 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Depletion stop transistor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2450070A1 (de) * | 1973-10-29 | 1975-04-30 | Rca Corp | Verfahren zum herstellen eines halbleiterbauteils |
US3936322A (en) * | 1974-07-29 | 1976-02-03 | International Business Machines Corporation | Method of making a double heterojunction diode laser |
DE2538198A1 (de) * | 1974-10-29 | 1976-05-13 | Xerox Corp | Verfahren zur ausbildung von grossflaechigen einkristallschichten aus einem halbleitermaterial |
-
1977
- 1977-07-22 DE DE2733146A patent/DE2733146C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2450070A1 (de) * | 1973-10-29 | 1975-04-30 | Rca Corp | Verfahren zum herstellen eines halbleiterbauteils |
US3936322A (en) * | 1974-07-29 | 1976-02-03 | International Business Machines Corporation | Method of making a double heterojunction diode laser |
DE2538198A1 (de) * | 1974-10-29 | 1976-05-13 | Xerox Corp | Verfahren zur ausbildung von grossflaechigen einkristallschichten aus einem halbleitermaterial |
Non-Patent Citations (4)
Title |
---|
Applied Physics Letters, Vol. 29, Nr. 3, 1976, S. 196-197 * |
F.E. Eisen, "Ion Implantation", Gordon-Verlag, London, 1971 * |
Solid State Technology, Vol. 19, H. 1, 1976, S. 25-34 * |
Solid-State Electronics, Vol. 18, H.11, 1975, S. 977-981 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0038915A1 (de) * | 1980-04-23 | 1981-11-04 | International Business Machines Corporation | Verfahren zum Tempern von nicht eingekapselten Ionen-implantierten III-V-Verbindungen |
US4380774A (en) * | 1980-12-19 | 1983-04-19 | The United States Of America As Represented By The Secretary Of The Navy | High-performance bipolar microwave transistor |
US4750025A (en) * | 1981-12-04 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Depletion stop transistor |
Also Published As
Publication number | Publication date |
---|---|
DE2733146C2 (de) | 1984-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE2133978B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE19704996A1 (de) | Verfahren zur Herstellung von IGBT-Bauteilen | |
DE2509315A1 (de) | Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE2917455A1 (de) | Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
DE2030403B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE4014216C2 (de) | Verfahren zum Herstellen eines Hetero-Bipolar-Transistors | |
DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
DE2422120A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2448478A1 (de) | Verfahren zum herstellen von pn-halbleiteruebergaengen | |
DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren | |
DE2733146A1 (de) | Implantationsverfahren | |
DE2162219A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
DE3512841A1 (de) | Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung | |
DE2318179A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser anordnung | |
DE2517049A1 (de) | Sperrschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
DE3602461A1 (de) | Verfahren zum herstellen eines sperrschicht-feldeffekttransistors | |
DE1963131A1 (de) | Verfahren zur Herstellung von Halbleiterelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OAP | Request for examination filed | ||
OC | Search report available | ||
OD | Request for examination | ||
OF | Willingness to grant licences before publication of examined application | ||
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LICENTIA PATENT-VERWALTUNGS-GMBH, 6000 FRANKFURT, |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |