DE2517049A1 - Sperrschicht-feldeffekttransistor und verfahren zu dessen herstellung - Google Patents

Sperrschicht-feldeffekttransistor und verfahren zu dessen herstellung

Info

Publication number
DE2517049A1
DE2517049A1 DE19752517049 DE2517049A DE2517049A1 DE 2517049 A1 DE2517049 A1 DE 2517049A1 DE 19752517049 DE19752517049 DE 19752517049 DE 2517049 A DE2517049 A DE 2517049A DE 2517049 A1 DE2517049 A1 DE 2517049A1
Authority
DE
Germany
Prior art keywords
layer
field effect
effect transistor
gate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752517049
Other languages
English (en)
Other versions
DE2517049C3 (de
DE2517049B2 (de
Inventor
Morio Inoue
Gota Kano
Osaka Takatsuki
Shotaro Umebachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2517049A1 publication Critical patent/DE2517049A1/de
Publication of DE2517049B2 publication Critical patent/DE2517049B2/de
Application granted granted Critical
Publication of DE2517049C3 publication Critical patent/DE2517049C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

7517049
DR. BHRG DiPL.-iNG. STAPF DIPL.-ING. SCHWABE DR. DR. SANDMAIR
PATENTANWÄLTE
8 MÜNCHEN 86, POSTFACH 86 02 45
Anwaltsakte: 25 98^
17. APR. 1375
Matsushita Electronics Corporation üsaka/Japan
Sperrschicht-Feldeffekttransistor und Verfahren zu dessen Herstellung
Die Erfindung betrifft einen Sperrschicht-Feldeffekttransistor und ein Verfahren zu dessen Herstellung, und be trifft insbesondere einen Heterojunction-GaAs-Feldeffekttransistor, bei welchem eine Gatezone aus einer Halblei terschicht oesteht, welche heteroepitaxial auf einer
Hauptfläche eines Halbleiter-Trägermaterials oder -Substrats gewachsen ist.
Ständig werden Feldeffekttransistoren gefordert, welche
509844/0810
Vll/XX/ha
f (089) 98 82 72 8 München 80, MauerkircherstraBe 45 Banken: Bayerische Vereinsbank München 4S3100
987043 Telegramme: BERGSTAPFPATENT München Hypo-Bank München 3892623
983310 TELEX: 0524560 BERG d Postscheck München 65343-808
mit hohen Geschwindigkeiten über einem großen Frequenzbe reich arbeiten, so daß verschiedene elektronische Rechner
und Steuerschaltungen mit hohen Geschwindigkeiten betrie ben werden können, und daß derartige Feldeffekttrnnsisto ren auch in Verstärkern für mit superhohen Frequenzen ar beitende Fernsehsysteme und Tür Mikrowellen-Nachrichtensysteme verwendet werden können. Kürzlich haben Feldef fekttransistoren mit hoher Beweglichkeit große Beachtung
gefunden, welche aus Halbleiterverbindungen hergestellt
worden sind, welche aus den Gruppen III und V des Perio densystems ausgewählt sind. Die brauchbarsten von diesen
Feldeffekttransistoren weisen eine Shottky-Sperrschicht
auf, wobei die Gate- bzw. Steuerzone aus einer Shottky Sperrschicht besteht, welche auf einem GaAs Trägermaterial bzw. Substrat gebildet ist. Jedoch weisen die Feldeffekttransistoren mit einer Shottky-Sperrschicht den Nachteil
auf, daß es schwierig ist, die Shottky-Sperrschicht zu
bilden, daß die thermische Stabilität der Shottky-Sperr schicht bei hohen Temperaturen nicht ausreicht, und daß es schließlich schwierig ist, mit den herkömmlichen Maskie rungstechniken eine genaue Deckung zwischen der Gatebzw. Steuer-, der Source- bzw. der Quellen- und der Drainbzw. Senken-Zone zu erhalten ( im folgenden wird nur noch
von Gate-, Source- und Drain-Zonen gesprochen); dies ist
jedoch erforderlich, um den Abstand zwischen der Gate- und der Source-Zone sowie den Abstand zwiechen der Gate- und
der Drain-Zone zu verkürzen und um die Länge der Gate-Zone
509844/081 0 ' 3 "
zu steuern, um dadurch eine ausreichend und den Erwartungen entsprechende Arbeitsweise bei hohen Frequenzen zu gewähr leisten.
Ferner sind auch schon Junction- bzw. Sperrschicht-Feldef fekttransistoren vorgeschlagen worden, bei welchen die pn-Sperrschicht durch Diffusion in einem GaAs-Trägermaterial gebildet ist. Jedoch ist die Diffusionsgeschwindigkeit in seitlicher Richtung entlang der Grenzfläche zwischen der Diffusionsmaske und dem GaAs-Trägermaterial größer als die Diffusionsgeschwindigkeit in Längsrichtung, so daß die Länge der Gate-Zone soweit wie nur irgend möglich auf ein Minimum herabgesetzt werden muß, um Feldeffekttransistoren zu schaffen, welche auch bei hohen Frequenzen arbeiten. Jedoch ist bis jetzt noch kein zufriedenstellendes und den Erwartungen entsprechendes Verfahren zum Verkürzen der Länge der Gate-Zone vorgeschlagen worden.
Mit der Erfindung sollen daher Sperrschicht-Feldeffekttransistoren geschaffen werden, die bei hohen Frequenzen zufriedenstellend arbeiten. Ferner sollen gemäß der Erfindung Sperrschicht-Feldeffekttransistoren mit einer kurzen Gate-Zone hergestellt werden, so daß die geforderten Gate- bzw. Steuereigenschäften und Kennwerte erhalten werden können. Schließlich sollen gemäß der Erfindung Sperrschicht-Feldeffekttransistoren geschaffen werden, welche in einfacher Weise hergestellt werden können.
509844/0810
Gemäß der Erfindung ist ein Sperrschicht-Feldeffekttransistor dadurch gekennzeichnet, daß ein Kanal oder eine erste Schicht des einen Leitfähigkeitstyps auf einer Haupt-Fläche eines Halbleiter-Trägermaterials bzw. -Substrats gebildet ist, daß dann eine Gate-Zone oder eine Schicht des anderen Leitfähigkeitstyps auf dem Kanal oder der ersten Sahicht gebildet ist , um den Heterojunction bzw. Hetero übergang zu schaffen, und daß dann ein Paar Ohmscher Elektrodenzonen an der Gate-Zone gebildet sind, die einen bestimmten Abstand voneinander haben, so daß die Leitfä higkeit des Kanals oder der ersten Schicht mittels eines elektrischen Feldes in der Heterojunction-Gate-Elektrodenzone gesteuert werden kann.
Gemäß der Erfindung ist somit ein Heterojunction-GaAs-Feldeffekttransistor geschaffen, bei welchem eine Kanalzone aus einer n-leitfähigen GaAs-Schicht mit einer höheren Beweglichkeit und eine Gate-Zone aus einer p-leitfähigen Ga Al As-Schicht besteht, welche heteroepitaxial gewachsen ist. Die Länge der Gate-Zone liegt in der Größenord nung von Mikrons (10 mm) und die Gate-^Source- und Drain-Elektroden sind selbstausrichtend. Die Gate-Zone wird in Form eines Pilzes geätzt,wobei ein Ätzmittel verwendet wird, welches die GaAlAs-Schicht und die GaAs-Schicht mit unterschiedlichen Ätzgeschwindigkeiten wegätzt, so daß die Gate-JSource- und Drain-Elektroden nur durch Aufbringen eines Metalls, wie beispielsweise Aluminium, im Vakuum ge-
509844/0810 " 5 "
- 5 bildet und hergestellt werden können.
Nachfolgend wird die Erfindung anhand von bevorzugten Aus führungsformen unter Bezugnahme auf die anliegenden Zeich nungen erläutert. Es zeigen:
Fig.1 eine schematische Schnittansicht eines Sperrschicht-Feldeffekttransistors mit einem Heterojunction bzw. HeteroÜbergang gemäß der Erfindung; und
Fig.2 die Schritte zur Herstellung eines Sperrschicht-Feldeffekttransistors gemäß der Erfindung.
In Fig.1 ist der Aufbau eines in seiner Gesamtheit mit 10 bezeichneten Heterojunction-Feldeffekttransistors darge stellt. Zur Herstellung eines derartigen Feldeffekttransistors wird auf der Hauptfläche eines Trägermaterials oder eines Substrats 1, welches aus einem Kristall aus intermetalli sehen Verbindungen besteht, wobei die Elemente aus den Gruppen III und V des Periodensysteme ausgewählt sind, eine erste Schicht 2 des einen Leitfähigkeitstyps gebildet bzw. aufgebracht, und auf der Fläche der ersten Schicht wird dann eine zweite Schicht 3 des anderen, entgegengesetzten Leitfähigkeitstyps epitaxial bzw. epitaktisch aufgebracht, um einen Heterojunction bzw. einen HeteroÜbergang mit der ersten Schicht 2 zu schaffen. Auf der Fläche der zweiten Schicht 3 wird dann noch eine dritte Schicht k desselben
509844/0810
Leitfähigkeitstyps wie der der zweiten Schicht 3 aufge bracht; hierbei wird die dritte Schicht k mit einer geringeren Ätzgeschwindigkeit als die zweite Schicht 3 geätzt. Insbesondere weist das Trägermaterial 1 eine semi-isolie rende oder p-leitende GaAs-Schicht auf, und auf der Hauptfläche des GaAs-Trägermaterials sind nacheinander epitaxial bzw. epitaktisch die erste η-leitende Ga Al As-Schicht gewachsen, wobei O = χ = 0,1 ist; auf dieser ist dann die zweite p-leitende Ga. Al As-Schicht 3 gewachsen, wobei 0,2 = y = 0,8 ist, und auf dieser wiederum ist die dritte p-leitende Ga Al As-Schicht k gewachsen, wobei 0 = ζ = 0,1
1 — Z Z
ist. Danach werden die zweite und die dritte Schicht 3 und auf eine geforderte Form geätzt, so daß der Feldeffekttransistor, in welchem der pn-übergang zwischen der ersten und der zweiten Schicht 2 und 3 die Sperrschicht ist, geschaf fen werden kann. In diesem Feldeffekttransistor wird die Leitfähigkeit in der ersten Schicht 2 durch das elektrische Feld in der zweiten Schicht 3 gesteuert.
Anhand von Fig.2 werden nunmehr die Schritte zur Herstellung des Feldeffekttransistors mit dem vorstehend angegebenen Aufbau im einzelnen beschrieben. In Fig.2(a) besteht das Trägermaterial 1 aus einem mit Cr dotierten Ga-As-Kristall, und auf der Kristallfläche mit den Kristallebe nen (100) des Trägermaterials 1 ist mittels des Aufwachs Verfahrens bzw. epitaktisch die η-leitende Ga. Al As-Schicht gewachsen. Auf der Fläche der ersten Schicht 2 ist
509844/0810 " ? "
25170A9
ebenfalls mittels des Aufvrachsverf ahrens bzw. epitaktisch die p-leitende Ga. Al As-Schicht 3 gewachsen, und auf der Oberfläche der zweiten Schicht 3 ist epitaktisch die pleitende Ga. Al As-Schicht gewachsen.
X-Z Z
Die erste Schicht 2 weist eine Dicke von 0,3 bis l/U auf, wobei die Trägerdichte in der Größenordnung von 4 X 10
17 — 3
bis 1 X 10 cm liegt, wobei die Größe χ von Aluminum (Al) 0,l=x=0 ist; hierbei besteht die erste Schicht aus GaAs (x = 0) mit einer höheren Elektronenbeweglichkeit. Die zweite Schicht 3 weist eine Dicke zwischen 1 und 2,u und eine p-leitende Trägerdichte in der Größenordnung zwischen
. Al i
i-y y
1 X 1017 und 1 X 1019cm"3 auf und besteht aus Ga, Al As wobei 0,8 = y = 2,0 gilt. Die dritte Schicht k. weist eine Dicke zwischen 1 und 2 ,u und eine p-leitende Trägerdichte
17 l8 -3
zwischen 1 X 10 und 1 X 10 cm auf und besteht aus
Ga. Al As, wobei 0,1 = ζ = 0 ist.
1-z ζ
Nachdem die erste, zweite und dritte Schicht 2, 3 und k auf dem Trägermaterial 1 in der vorbeschriebenen Weise gewachsen sind, wird in der üblichen Weise eine Photolack schicht 8 auf die oberste Schicht k aufgebracht, wie in Fig.2(a) dargestellt ist, so daß eine Gate- oder Steuerelektrode mit der geforderten Form gebildet werden kann. Danach wird das Trägermaterial 1 mit den Schichten 2 bis k und 8 in ein Ätzmittel eingetaucht, welches Ammonium und Hydro- oder Wasserstoffperoxyd enthält, so daß, wie
509844/0810 " 8 "
in Fig.2(b) dargestellt, die dritte Schicht 4 abgesehen von dem Teil, welcher durch die Photolackschicht 8 geschützt ist, entfernt wird. Der verbleibende Teil 4 hat eine Länge von 3/U. Danach wird der verbliebene Teil 4 durch eine Maske abgedeckt, und die zweite Schicht 3 wird mittels eines Ätzmittels ,welches aus einer 25%-igen wäßrigen Salzsäurelösung oder aus einer wäßrigen Lösung besteht, welche
/geätzt Salz- und Phosphorsäure enthält. Der übriggebliebene Teil 4 wird durch dieses Ätzmittel nicht weggeätzt. Die zweite Schicht 3 wird so unterätzt, daß die zweite Schicht 3 den verbliebenen Teil 4 unterschneidet und kürzer wird als der übriggebliebene Teil 4, wie in Fig.2(c) dargestellt ist. Der übriggebliebene Teil der zweiten Schicht 3 weist eine Breite in der Größenordnung von etwa einem Mikron und die Form eines Pilzes auf, wie in Fig.2(c) dargestellt ist. Die erste Schicht 2 wird durch das Ätzmittel nicht wegge ätzt, das zum Wegätzen der zweiten Schicht 3 verwendet worden ist, so daß die Breite des Heterojunction bzw. Hetero Übergangs zwischen der ersten und der zweiten Schicht 2 und 3 in der Größenordnung von etwa einem Mikron liegt. Danach wird das ganze Plättchen oder Scheibohen mittels der her kömmlichen Aufbringung im Vakuum mit einem dünnen ebenen bzw. glatten Überzug aus einem Metall, wie beispielsweise Aluminium überzogen; jedoch wird der unterschnittene Teil der zweiten Schicht 3 nicht mit einem Überzug aus Aluminium überzogen. Auf diese Weise sind, wie in Fig.1 dargestellt ist, die Aluminiumüberzüge bzw. -schichten 5 bis 7» welche
509844/0810 " 9 "
- 9 - '
als Elektroden dienen, voneinander isoliert bzw. getrennt.
Wie vorstehend beschrieben, werden bei dem Verfahren zur Herstellung von Feldeffekttransistoren gemäß der Erfindung die Verfahrensschritte selektives Ätzen und Selbstausrichten durchgeführt, wodurch es möglich ist, in einfacher Weise Heterojunction-Feldeffekttransistoren der in Fig.l dar gestellten Art herzustellen. Der Feldeffekttransistor 10 arbeitet als Feldeffekttransistor mit einer Heterojunction-Gate-Zone .,, wenn die Elektroden 5 und 6 als Source- bzw. Quellen-und Drain- bzw. Senken-Elektroden verwendet werden, während die Elektrode 7 als Gate- oder Steuerelektrode verwendet ist. Die Sperrschicht-Durchbruchspannung ist höher als 30V und der Leckstrom ist kleiner als 0,InA. Da die Länge des Gate-Übergangs in der Größenordnung von einem Mikron liegt, können die erfindungsgemäßen Feldeffekttransistoren vorteilhaft in verschiedenen im Mikrowellenbereich arbeitenden Einrichtungen verwendet werden.
Die Leitfähigkeit des Trägermaterials oder Substrates und der auf diesem ausgebildeten Schichten kann erforderlichenfalls geändert weiden. Wenn beispielsweise die erste Schicht 2 aus η-leitendem Ga Al As-Material hergestellt ist, kann das p-leitende GaAs-Trägermaterial 1 verwendet werden. Zur Steuerung der Leitfähigkeit jeder Schicht kann ein n-lei tendes Dotiermittel wie beispielsweise Sn oder Te oder ein p-leitendes Dotiermittel, wie beispielsweise Ge oder Zn ver-
509844/0810 - 10 -
wendet werden. Vorzugsweise werden die gewünschten Dotiermittel mit einer entsprechenden Lösung gemischt, so daß das Dotiermittel gleichzeitig in die Schicht eindringen kann,
wenn letztere durch das eine, Flüssigphase aufweisende bzw. Schmelzaufwachsverfahren aufwächst.
Patentansprüche
- 11 -
509844/081 0

Claims (11)

  1. Patentansprüche
    (lJ Sperrschicht-Feldeffekttransistor gekennzeichnet durch ein Halbleiter-Trägermaterial (l), durch eine erste Schicht (2) des einen Leitfähigkeitstyps, welche auf einer der Hauptflächen des Trägermaterials (1) aufgebracht ist, durch eine Gate-Zone (3) des anderen, entgegengesetzten Leitfähigkeitstyps, welche auf der ersten Schicht (2) aufgebracht ist, um dadurch den Heterojunction bzw. -Übergang · zu bilden, und durch ein Paar Ohmscher Elektrodenzonen, welche auf der ersten Schicht gebildet sind und einen durch die Gate-Zone festgelegten Abstand voneinander aufweisen, wobei die Leitfähigkeit der ersten Schicht (2) durch das elektrische Feld in der Gate-Zone zusammen mit dem Heterojunction bzw. -Übergang gesteuert werden kann.
  2. 2. Sperrschicht-Feldeffekttransistor nach Anspruch 1, da durch gekennzeichnet, daß das Trägermaterial (l), die erste Schicht (2) und die Gate-Zone (3) aus intermetallischen Verbindungen hergestellt sind, welche aus Elementen der Gruppen III und V des Periodensystems ausge wählt sind.
  3. 3· Sperrschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß das Trägermaterial (1) aus einem semi-isolierenden oder p-leitenden GaAs-Ma -
    - 12 -
    509844/0810
    terial besteht, daß die erste Schicht (2) aus n-leitendem Ga. Al As-Material besteht^ und daß die Gate-Zone (3) aus p-leitendem Ga. Al As-Material besteht. f i_y y
  4. 4. Sperrschicht-Feldeffekttransistor, insbesondere nach Anspruch 1, gekennzeichnet durch ein Halbleiter-Trägermaterial (l), durch eine erste Schicht (2) des einen Leitfähigkeitstyps, welche auf einer der Hauptflächen des Träg«rmaterials aufgebracht ist, durch eine erste Gate-Zone (3) des anderen, entgegengesetzten Leitfähigkeitstyps, weldie auf der ersten Schicht (2) aufge bracht ist, um dadurch die Heterojunction bzw. den -übergang zu bilden, durc:? eine zweite Gate-Zone desselben · Leitfähigkeitstyps, die mit der ersten Gate-Zone (3) aufgebracht wird #und durch ein Paar Ohmscher Elektrodenbe reiche (5, 6), die über der ersten Schicht (l) des einen Leitfähigkeitstyps ausgebildet sind und einen durch die ersten und zweiten Gate-Zonen festgelegten Abstand voneinander aufweisen, wobei die Leitfähigkeit der ersten Schicht (2) durch das elektrische Feld an der Heterojunction bzw. dem -übergang gebildet werden kann.
  5. 5· Sperrschicht-Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß das Trägermaterial (l);die erste Schicht (2) des einen Leitfähigkeitstyps und die ersten und zweiten Gate-Elektrodenzonen aus Halbleiter-Verbindungen bestehen, deren Elemente aus den Gruppen III
    509844/0810
    und V (des Periodensystems) gewählt sind, und daß die zweite Elektrodenzone aus einer Verbindung besteht, welche langsamer weggeätzt wird als die erste Elektrodenzone.
  6. 6. Sperrschicht-Feldeffekttransistor nach Anspruch 4, da durch gekennzeichne t,daß das Trägermaterial (l) aus einem semi-isolierenden oder p-leitenden GaAs-Material besteht, daß die erste Schicht (2) aus η-leitendem Ga. Al As-Material besteht, daß die erste Elektrodenzone aus p-leitendem Ga Al As-Material besteht,und daß die zweite Elektro -
    denzone aus p-leitendem Ga. Al As-Material besteht. ^ 1-z ζ
  7. 7. Sperrschicht-Feldeffekttransistor, dadurch gekennzeichnet, daß die zweite Gate-Zone aus einer Metall elektrode besteht.
  8. 8. Sperrsicht-Feldeffekttransistor nach Anspruch k, dadurch gekennzeichnet, daß die ersten und zweiten Elektrodenzonen in Form eines Pilzes geätzt sind.
  9. 9- Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß epitaxial eine erste Schicht (2) des einen Leitfähigkeitstyps über einer Hauptfläche eines Halbleiter-Trägermaterials (1) wächst, daß dann epitaxial eine zweite Schicht (3) des anderen, entgegengesetzten Leitfähigkeitstyps über der ersten Schicht (2) wächst, daß hierauf
    509844/0810 - ik -
    -Ik-
    epitaxial eine dritte Schicht (4fc) des anderen, entgegenge setzten Leitfähigkeitstyps auf der zweiten Schicht (3) wächst, daß dann eine Photolackschicht (8) über der dritten Schicht (4) gebildet wird, um eine Gate-Elektrode mit einer geforderten Form zu schaffen, daß die dritte Schicht (k) außer dem durch die Photolackschicht (8) abgedeckten Teil weggeätzt und entfernt wird, daß dann die zweite Schicht (3) in der Weise weggeätzt und entfernt wird, daß der übriggebliebene Teil der zweiten Schicht (3) kleiner sein kann als der übriggebliebene Teil der dritten Schicht (k), indem ein Ätzmittel verwendet wird, dessen Ätzgeschwindigkeiten für die erste (2), die zweite (3) und die dritte (k) Schicht verschieden sind,und daß schließlich durch Aufbringen eines Metalls im Vakuum getrennte Ohmsche Elektrodenzonen über der ersten Schicht (2) und dem übriggebliebenen Teil der dritten Schicht (4) gebildet werden.
  10. 10. Verfahren nach Anspruch 9» dadurch gekennzeichnet, daß das Ätzmittel aus einer 25%-igen wäßrigen Salz säurelösung besteht.
  11. 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Ätzmittel aus einer wäßrigen Lösung besteht, welche Salz- und Phosphorsäure enthält.
    509844/08 1 0
DE19752517049 1974-04-17 1975-04-17 Sperrschicht-Feldeffekttransistor aus m-V Halbleitermaterial Expired DE2517049C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4432474A JPS50138776A (de) 1974-04-17 1974-04-17

Publications (3)

Publication Number Publication Date
DE2517049A1 true DE2517049A1 (de) 1975-10-30
DE2517049B2 DE2517049B2 (de) 1978-09-14
DE2517049C3 DE2517049C3 (de) 1979-05-10

Family

ID=12688304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752517049 Expired DE2517049C3 (de) 1974-04-17 1975-04-17 Sperrschicht-Feldeffekttransistor aus m-V Halbleitermaterial

Country Status (5)

Country Link
JP (1) JPS50138776A (de)
CA (1) CA1023480A (de)
DE (1) DE2517049C3 (de)
FR (1) FR2268363B1 (de)
GB (1) GB1507701A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2713112A1 (de) * 1976-03-29 1977-10-13 Varian Associates Hochgeschwindigkeits-feldeffekttransistor
DE3018594A1 (de) * 1979-05-18 1980-11-27 Matsushita Electronics Corp Verfahren zur herstellung eines fet

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587071B2 (ja) * 1976-06-30 1983-02-08 松下電器産業株式会社 半導体装置の製造方法
JPS588151B2 (ja) * 1976-09-30 1983-02-14 松下電器産業株式会社 接合型電界効果トランジスタの製造方法
FR2465317A2 (fr) * 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
FR2452791A1 (fr) * 1979-03-28 1980-10-24 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
GB2145558A (en) * 1983-08-23 1985-03-27 Standard Telephones Cables Ltd Field effect transistor
JPS63228672A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 化合物半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2713112A1 (de) * 1976-03-29 1977-10-13 Varian Associates Hochgeschwindigkeits-feldeffekttransistor
DE3018594A1 (de) * 1979-05-18 1980-11-27 Matsushita Electronics Corp Verfahren zur herstellung eines fet

Also Published As

Publication number Publication date
DE2517049C3 (de) 1979-05-10
DE2517049B2 (de) 1978-09-14
JPS50138776A (de) 1975-11-05
GB1507701A (en) 1978-04-19
CA1023480A (en) 1977-12-27
FR2268363B1 (de) 1978-06-23
FR2268363A1 (de) 1975-11-14

Similar Documents

Publication Publication Date Title
DE69622295T2 (de) MIS-Anordnung und Verfahren zur Herstellung
DE69631664T2 (de) SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69524777T2 (de) Selbstausgerichteter feldeffekttransistor für hochfrequenzanwendungen
DE69126901T2 (de) Halbleiteranordnungen aus Diamant
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE2363384A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE69420944T2 (de) Halbleitervorrichtung und herstellungsverfahren
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE4015067C2 (de) Transistor mit permeabler Basis
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE2517049A1 (de) Sperrschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2212489C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
DE69113725T2 (de) Leistungstransistor und Verfahren zur Herstellung.
DE4400233C2 (de) Feldeffekttransistor
DE69509698T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und kurzem Kanal, und entsprechender Transistor
DE3512841A1 (de) Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
DE69118146T2 (de) MESFET-Kanal

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: SCHWABE, H., DIPL.-ING. SANDMAIR, K., DIPL.-CHEM. DR.JUR. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN