DE2363384A1 - Verfahren zur herstellung eines halbleiterbauelements - Google Patents

Verfahren zur herstellung eines halbleiterbauelements

Info

Publication number
DE2363384A1
DE2363384A1 DE2363384A DE2363384A DE2363384A1 DE 2363384 A1 DE2363384 A1 DE 2363384A1 DE 2363384 A DE2363384 A DE 2363384A DE 2363384 A DE2363384 A DE 2363384A DE 2363384 A1 DE2363384 A1 DE 2363384A1
Authority
DE
Germany
Prior art keywords
flat surface
profile
layer
masking layer
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2363384A
Other languages
English (en)
Inventor
Michael C Driver
He B Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE2363384A1 publication Critical patent/DE2363384A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/139—Schottky barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DIPL.-ING. KLAUS NEUBECKER
Patentanwalt
4 Düsseldorf 1 · Schadowplatz 9
Düsseldorf, 18. Dez. 1973 43,747
73168
Westinghouse Electric Corporation
Pittsburgh, Pa., V. St. A.
Verfahren zur Herstellung eines Halbleiterbauelements
Die vorliegende Erfindung bezieht sich auf die Herstellung von Halbleiterbauelementen, insbesondere selbstausgerichtete Schottky-Sperrschicht-Gate-Feldeffekttransistoren (SAGFET).
Die Herstellung vieler Halbleiterbauelemente wie der Schottky-Sperrschicht-Gate-Feldeffekttransistoren erforderte bisher die Präzisionsätzung eines "umlaufenden Grabens" o. dgl. in einem Halbleiterkörper. Die Notwendigkeit, einen Ätzschritt mit kritischer Genauigkeit durchzuführen, stellt häufig eine Quelle für Schwierigkeiten bei der Aufrechterhaltung der Qualitätskontrolle und gleichzeitiger hoher Produktionsausbeute dar. Darüber hinaus ergibt sich durch den fitzschritt eine ernsthafte Beschränkung hinsichtlich der Freiheit in der geometrischen Ausgestaltung des Halbleiterbauelements.
Der Schottky-Grenzschicht-Gate-Feldeffekttransistor stellt ein Festkörper-Bauelement zur Signalverstärkung dar, dessen Arbeitsweise von der Steuerung des Stroms durch ein elektrisches Feld abhängt. Es arbeitet auf der gleichen Grundlage und mit gleichen elektrischen Eigenschaften wie die Standard-Übergangs-Feldeffekttransistoren (JFET). Es unterscheidet sich vom JFET dadurch, daß die Träger-Verarmungszone und damit wiederum das gatende elektri-
409826/0864
Telefon (0211) 32O8 58 Telegramme Custopat
» O α
sehe Feld in dem Leiter-Kanal mindestens teilweise durch eine Schottky-Sperrschicht anstelle von zwei pn-übergängen gebildet wird. Dieser Unterschied ergibt die elektrischen Eigenschaften des Schottky-Sperrschicht-Gate-Feldeffekttransistors, die sich in einzigartiger Weise für bestimmte Anwendungsfälle wie Hochleistungs-Mikrowellen-Verstärker eignen.
Infolge der geringen geometrischen Abmessungen, wie sie für diese Bauelemente, insbesondere bei Hochfrequenzanwendung, erforderlich sind, ergeben sich im Verlauf der Fertigung größere Probleme in bezug auf Ausrichtung und Auflösung. Solche Bauelemente erfordern geringe Quelle-/Senke-Kontaktabstände (von beispielsweise 4 Mikron) bei genauer Ausrichtung der dazwischen verlaufenden Gate-Elektrode. Der Schottky-Sperrschicnt-Kontakt kann weder die Quellen- noch die Senken-Zonen oder ohmsche Kontakte zu diesen Zonen berühren. Andernfalls würde sich eine niedrige Durchbruchsspannung oder gar ein Kurzschluß ergeben. Die Seifostausrichtung des Schottky-Sperrschicht-Kontakts wird durch Aufbringen des Sperrschicht-Metalls mittels Aufdampfen oder Sprühen durch ein Fenster in einer Metallmaskenlage verwirklicht? die den ohmschen Kontakten zu den Quellen™ und Senkenzonen des Transistors entspricht. Die Maskenlage hat einen kragarmartig ausgestalteten Vorsprung neben dem Fenster, der die Flächen des Kanals unterhalb des Vorsprungs abschirmt und verhindert, daß abgelagertes Metall mit diesen Flächen in Kontakt kommt. Der kragarmartig gestaltete Metallvorsprung wird durch Ätzung des Halbleiterkörpers durch das Fenster und Hinterschneiden der Metallage gebildet (vgl. hierzu'Proceedings of the IEEE", Band 59, Seiten 1244-45, August 1971).
Das Hauptproblem bei dem herkömmlichen Verfahren zur Herstellung von selbstausgerichteten Schottky-Sperrschicht-Gate-Feldeffekttransistoren besteht in der Ausgestaltung des kragarmartigen Vorsprungs durch Ätzung. Beim Ätzvorgang muß die Tiefe der Gate-Öffnung bis auf einen Bruchteil eines Mikrons genau überwacht werden, damit eine bestimmte Dicke der Kanallage entsprechend den für den Transistor gewünschten elektrischen Eigenschaften verbleibt« Ferner muß die seitliche Hinterschneidung der Metallkontaktlage genau
409826/0864 '
gesteuert werden, um ein zur Selbstausrichtung genügendes Vorspringen zu gewährleisten, gleichzeitig jedoch ein Weichwerden und Absinken der Metallage mit der sich daraus ergebenden Fehlausrichtung des Gate-Kontakts zu vermeiden.
Aufgabe vorliegender Erfindung ist es daher, ein Verfahren zur Herstellung eines seIbstausgerichteten Schottky-Sperrschicht-Gate-Feldeffekttransistors zu schaffen, bei dem keine kritischen Ätzoder Metallauftrag-Schritte auftreten, so daß die Dicke der Kanal- , Quellen- sowie Senken—Zonen genau vorgegeben und eingehalten werden kann und ferner der Schottky-Sperrschicht-Gate-Kontakt sowie die Metall-Kontakte zur Quelle und zur Senke gleichzeitig in demselben Metallauftrag-Schritt gebildet werden können.
Zur Lösung dieser Aufgabe ist ein Verfahren zur Herstellung eines Halbleiterbauelements erfindungsgemäß dadurch gekennzeichnet, daß eine Maskierungslage mit mindestens einem sich durch die Maskierungslage erstreckenden Fenster auf einer ebenen Fläche eines Halbleiterkörpers gebildet wird, mindestens ein Profilkörper von der Fläche aus durch das Fenster epitaxial gezüchtet wird und in Kantenbereichen der Maskierungslage im Bereich des Fensters Vorsprünge der Profilkörper ausgebildet werden, die Maskierungslage entfernt wird, so daß die Vorsprünge sich über den Profilkörpern benachbarte Bereicheder ebenen Fläche erstrecken, sodann die benachbarten Bereiche der ebenen Fläche gegen Metallauftrag abgeschirmt und schließlich auf nicht abgeschirmte Bereiche der ebenen Fläche im Abstand von dem Profilkörper Metall zur Bildung eines Kontaktes mit der ebenen Fläche aufgebracht wird.
Vorzugsweise wird ein Einkristall-Halbleiterkörper oder eine entsprechende Scheibe mit einer Hauptfläche und einer gegenüberliegenden zweiten Hauptfläche vorgesehen. Der Körper hat zumindest einen ersten und einen zweiten Verunreinigungsbereich unterschiedlicher Leitfähigkeit, die einen abrupten Übergang in den Verunreinigungskonzentrationen zwischen Verunreinigungsbereichen bilden. Einer der Verunreinigungsbereiche, d, h. der zweite Verunreinigungsbereich, grenzt an die ebene Fläche an und bildet den Kanal
409826/0884
des Transistors v xflhrend der andere Venanreinignangsbereich. sich durch das Innere des Körpers erstreckt und vorzugsweise an die gegenüberliegende Hauptfläche angrenztο Der abrupte übergang zwischen den Veruareinigungsbereichea kann ®±n®n pn-übergang bilden, wo die Verunreinigungsbereiche von entgegengesetztem Leitungstyp sind« Vorzugswelse wird jedoch der unterschied der Leitfähigkeit dadurch erzielt B öaß eia ¥erunr©iaiguagsb@r©ieh niedrigen Widerstandswertesdurch hohe Dotierung und der weiter© Verunreinigungsbereich hohen spesifischen Widerstands @ate©der durch sehr niedrige Dotierung,- Eig©n=-Äufwachsen Cintrinsic growth.) s Kompesasations-Dotiernng oder. Pr©ionenbombardement geschaffen wird (vgl« "IEEE Transactions ©a Electron Devices" t Band SD-19, Hr= 5y S, 672 - Mai 1972) ο In diesem Zusainsianhang ist @s in hohem Maß ^ünschensv/ert, daß der Kanalbereich der Bereich hoher Leitfähigkeit ist.
Der Halbleiterkörper kann iron jedem Eiakrietall-Halbleitermaterial wie Siligium? Germanium oder Galiiuiaarseaid gebildet seino Jedoch ist Galli«mars®nid für Hochfrequens^Feldeffekttramsistoren biegen der hohen TrSgormobilität dieses Materials ä@r ¥oramg %n geben. Ferner kann die Leitfähigkeit des Verunrelaigiaagsbereiches so gew^hlt seiny daß der Transistor entweder eln@n n-° ©der einen p-leitenden Kanal hat., Wiederum Im Hinblick auf ©in© höh® Trägermöbilität hat d©r Transistor vorzugsi^eis© ©inen n-=l@it©siä@n Kanal; insbesondere bei Verwendung eines Galliuiaarseaid-Körpers.
Vorzugsweise werden die Verunreinigmigsb@r@icli@ d©s Halbieiterkörpers durch, epitaxiales Aufwachsen gebildete Ss wird ein EinkristallCTHalbleit©rk6rp©r vorgesehen B der iatriasie ist oder einen bestiiraiten Wert einer vorzugsweise komp@nsi@rem(flen Verunrelnigungskon^entratlon dadurch hato Der Körp©r trtrd poliert, so daß eine ebene HauptflSch© erhalten wird„ die'iSmgs ®Χη®κ Gitterebene,. vorzugsweise d©r (001)-Ebene des Halbl©it@rkristails ausgerichtet 1st * Die ebene Fläche wird dann beispi®lsw©is© dBroh Ätzung behan~- delt; und auf der ebenen Fläche wird eis© Lag® mit einer abweichenden Verunr@inigungskoasexitration gezüchtet ? wa so einen Halbleiterkörper mit einem ersten und einem zweiten Verunreinlgungsbereich zu schaffen g wobei der erste Bereich dem ursprünglichen
4098 26/0 884
™* Fs "" '
Halbleiterkörper und der zweite Bereich der epitaxial auf der ebenen Fläche gezüchteten Lage entspricht. Die Lage entspricht den gewünschten Abmessungen und der Dotierung für den Kanal des Transistors.
Die Quelle- und Senke-Bereich© des Halbleiterbauelements werden durch epitaxiales Aufwachsen von Profilkörpern (facets) durch die Maskierungslage gebildet. Die Maskierungslage wird durch Aufdampfen oder Sprühen und/oder Aufheis^n des Körpers in einer oxydierenden Atmosphäre gebildet. Mindestens swei im Abstand voneinander angeordnete Fenster werden in der Maskierungslage durch photolithographische oder Elektronen-Projektionsverfahren gebildet. Der Abstand zwischen den Fenstern ist kritisch, entsprechend der gewünschten Länge für den Kanalbereich des Transistors, Nachdem die freigelegten Flächen <3©s Körpers an den Fenstern hergestellt worden sind, beispielsweise durefo Ätzung, werden di© Profilkörper (facets) epitaxial von den Flächen durch die Feaster gezüchtet. Die Profilkörper sind -worn, gleichen Leltfäliigkeitstyp xmä haben vorzugsweise ©iae höhere ¥@runrelftigungskons@ntration als der angrenzend© Bereich des Körpers=, Di© Kristallzüchtung wird so gesteuert, daß das Kristall über die Kantonfaareichus dar Maskierungslage an den Fenster» hinauswächst wuä VorSprungsbereiche mit einer Breite bildet, dia größer als die Fensterbreite isto Die Maskieruagslage wird üann äareh Ätzung entfernt«, um die überstehenden Bereiche der Frofilkörpar zurückzulassen, die dann entsprechende Flächenbereich© d@s Halbleitsrkörpers überragen*
Anschließend daran werden d@r Schottky-Sp©rrschicht~Gafce~Kontakt und di@ elektrischen Koataiste zws Quell© und znz S@ak© gebildet. Der Schottky--Sp©r3fsehichfc-Kont®]lct wird auf dar ®b©nen Fläche zwischen den. Frofilkörp^ra ctarcfo Daapf-= oder Sprühanftrag eines Sperrschicht-Metall© gebilä.sfeo Di© Überhänge oder Vorsprünge der Profi!körper sehinaen die Boreich© der ebenen Fläche neben dem Fuß der Frofilkörper ab, so daß der Sperrschicht-Kontakt eine Selbstausrichtung erfährt und weder den Senken- oder Quellen-Bereich noch die Metallkontakte dazu berührte Die elektrischen Kontakte den Quelle** und Senke-Bereichen x-^erden ebenfalls durch Dampf-
408826/086 h
oder Sprüii-Auftrag auf die Profilkörper gebildet, und zwar vorzugsweise gleichzeitig mit der Bildung des Schottky-Sperrschicht-Kontakts.
Mach einem besondere» Merkmal der Erfindung ist ein Verfahren zur Herstellung eines seIbstausgerichteten Feldeffekttransistors aus Galliumarsenid erfindungsgemäß dadurch gekennzeichnet, daß ein halbisolierender Halbleiterkörper aus Galliumarsenid gebildet,, der Halbleiterkörper längs einer Gitterebene unter Bildung einer ebenen Fläche poliert, epitaxial auf der ebenen Fläche eine Lage mit einer n*~V@runreinigungskonzentration zwischen 5 χ 10 ~ und 5 χ 10 /cm gezüchtet,, auf der epitaxial gezüchteten Lage eine Maskierungslage mit im Abstand voneinander durch diese hindurchgehenden Fenstern gebildet wird, Epitasial-Profilkörper (facets) vom gleichen Leitungstyp wie die epitaxial gesogene Lage mit einer Verunreinigungskonzentration von mehr als 1 χ 10 /cm durch die Fenster gezüchtet und dabei über Kantenbersiche der Maskierungsla ge an den Penstern Fortsätze der,Profilkörper gebildet werden, hierauf die Maskierungslage entfernt wird, so daß die Vorsprünge der Profilkörper über an die Profilkörper angrenzende Bereiche der ebenen Fläche hinausragen und diese Bereiche der ebenen Fläche gegen Metallauftrag abschirmen, sodann Metall auf die nicht abgeschirmten Bereiche der ebenen Fläche zwischen den Profilkörpern aufgetragen wird, um einen Schottky-Sperrschicht-Kontakt mit der ebenen Fläche zu bilden, und daß schließlich Metall auf di© Pro-=" filkörper aufgebracht wird, um elektrisch© Kontakte mit diesen herzustellen«
Die Erfindung wird nachstehend anhand eines Äusführungsbeispiels in Verbindung mit der zugehörigen Zeichnung erläutert» In der Zeichnung neigen%
Figo 1, 2, 4 und 5 Querschnitte durch einen selbstausgerichteten
SehQttky-Sperrschieht-Gate-Feldeffekttransi·= stor in verschiedenen Herstellungsphasenι
3 perspektivisch einen Querschnitt durch einen
40982 6/0884
selbstausgerichteten Schottky-Sperrschicht-Gate-Feldeffekttransistor in einer Herstellungsphase nach dem Züchten der Profilkörper;
Fig. 3A perspektivisch ein Koordinatensystem, das die
Gitterebenen-Ausrichtung in dem Halbleitermaterial der Fig. 3 erkennen läßt; und
Fig. 6-9 Abtast-Elektronen-Schliffbilder, die die Profi !körper- Züchtung veranschaulichen, wie sie bei der Herstellung eines Halbleiterbauelements nach der vorliegenden Erfindung angewendet wird.
Im einzelnen zeigen Fig. 1-5 ein Substrat 10 aus einem Einkristall-Halbleiterkörper oder einer Scheibe aus Galliumarsenid. Zur Bildung eines Mikrowellen-Feldeffekttransistors, wie er nachstehend erläutert wird, besteht das Substrat 10 vorzugsweise aus einem lialbisolierenden Galliumarsenid, das mit einer kompensierenden Verunreinigung wie Chrom dotiert ist, um einen hohen spezifischen Widerstand zu erzielen.
Eine Lage 11 aus n-leitendem Galliumarsenid entsprechend dem Kanal des Feldeffekttransistors wird auf dem Substrat 10 gebildet. Das Substrat 10 wird poliert, so daß seine Hauptfläche 12 kristallographisch in der (001)-Gitterebene ausgerichtet ist. Die Hauptfläche 12 wird geätzt, und die Lage 11 wird anschließend epitaxial auf die Hauptfläche 12 aufgebracht«, Vorzugsweise erfolgen die Ätzung und die Epitaxialzüchtung entsprechend dem AsCl^H^-Dampftransportsystem, wie es in "The Preparation of High Purity Gallium Arsenide by Vapour Phase Epitaxial Growth" von J. R. Knight, D. Effer und P. R. Evans, Solid-state Electronics, Band 8, Seiten 178 - 180 (1965) beschrieben wird. Vorzugsweise hat die gebildete Lage eine Stärke von 0,2 bis 2 Mikron und eine Verunreinigungskonzentration zwischen 5 χ 10 /cm und 5 χ 10 / cm3.
eine
Danach wird über der Lage 11/hochtemperaturfeste Maskierungslage
409826/0864
13 gebildete Vorzugswelse besteht die Maskierungslage 13 aus Siliziumoxid y das beispielsweise durch pyrolytische Zerlegung von Monosilan (SiH*) und Sauerstoff- HP-Sprühen von Quarz oder möglicherweise reaktives Sprühen von Silizium in einer oxydierenden Atmosphäre aufgebracht wird» Die Dicke d@r Maskierungslage beträgt vorzugsweise zwischen 2000 und- 4000 R9 um eine zuverlässige Ausbildung der Profilkörper-Vorsprünge- bei dem nachfolgenden Verfahrensablauf zu gewährleisten=.
Wie mit Fig» 2 veranschaulicht, werden in der Maslcierungslage 13 im Abstand voneinander langgestreckt© Fenster 14 ausgebildet, um so Flächenbereiche 15 der Lage 11 freizulegen. Vorzugswelse werden die Fenster 14 entsprechend photolitfeograpliischen und Ätz-Standard-Verfahren gebildet» Die Flächenbereich© 15 werden durch die . epitaxiale Züchtung der Lage 11 auf der Hauptfläche 12 gebildet und sind daher in der (GOl)-Gittsrefoene ausgerichtet«
Der Abstand zwischen den Fenstern 14 ist für die elektrischen Eigenschaften des Transistors und insbesondere für hochfrequentes Arbeiten kritisch<, Der Abstand entspricht der Entfernung zwischen der Quelle und der Senke des Transistors und kann ein Mikron klein sein, um bei Frequenzen oberhalb 10 GHs zu arbeiten» Der Minimal™ abstand wird durch die Auflösung des PhotomaskenVerfahrens begrenzt. Für sehr kleine Abstand© kann es-.daher angebracht sein, das Elektronenhild-Projektionssystem einzusetzen, wie es in den USA-Patentanmeldungen Sero Mo. 753,-373 und 869,229 vom 19.8.1968 bzw. 24.10,196-9 beschrieben wird, die jeweils auf dieselbe Anmelderin wie die vorliegende Anmeldung zurückgehen..
Wie weiter mit FIg0 3 dargestellt, werden entsprechend der Quelle bzw. der Senke des Transistors Profilkörper (facets) 16 und 17 epitaxial durch die Fenster .14 v©a. den Flächenbereichen 15 aus gezüchtet«, Die Flächenbereich® 15 und die Profilkörper 16 und 17 werden epitaxial in Verbindung mit Dampf gezüchtet# vorzugsweise unter Verwendung derselben Verfahren und Vorrichtungen, wie sie für die Bildung der Lage 11 eingesetzt werden» Jedoch ist vorzugsweise die n-Verunreinigungskonzentration der Profilkörper größer
409826/086A
18 3
als 1 χ 10 /cm , um einen niedrigen Reihenwiderstand zwischen der Quelle und der Senke und dem Kanal und damit wiederum einen höheren Strom, eine höhere Verstärkung und ein höheres Frequenzansprechen des Transistors zu schaffen.
Vorzugsweise werden die Profilkörper bis zu einer Stärke zwischen 2 und 4 Mikron gezüchtet. Geringere Stärken gewährleisten keine genaue, zuverlässige Selbstausrichtung der Gate-Elektrode, weil die sich ergebenden» über den Kantenbereich der Maskierungslage 13
hinausragenden Vorsprünge
an den Fenstern/1, wie das weiter unten beschrieben wird, zu klein ausfallen. Ebenso führt eine größere Stärke zu Schwierigkeiten, weil dadurch Neben- bzw. Streuwiderstände im Transistor zunehmen.
Wie weiter mit Fig. 4 gezeigt, wird die Maskierungslage 13 durch Ätzverfahren entfernt, die das Halbleitermaterial nicht angreifen. Der sich dabei ergebende Halbleiterkörper hat Profilkörper 16 und 17, die jeweils Vorsprünge 18, 18' bzw. 19, 19' aufweisen. Die Profilkörper haben ebenfalls identisch ausgerichtete Gitterebenen-Flächen 20, 21 und 22 entsprechend den Gitterausrichtungen (ΪΪ1), (001) bzw. (111). Die kritisch® Abmessung, wie sie zuvor beschrieben wurde, ist der Abstand zvrisehen. den Vorsprüngen 18 und 19, der durch den Abstand der Fenster 14 und das Ausmaß der Epitaxialzüchtung bestimmt wird«,
Mit Fig. 5 ist veranschaulicht, wie auf den Profilkörpern 16 und 17 Metallkontakte 23 bzw. 24 und auf der Lage 11 der Schottky-Sperrschicht-Gate-Kontakfe 25 vorgesehen sind. Vorzugsweise werden die Metallkontakte 23 und 24 sowie der Gate-Kontakt 25 gleichzeitig durch ein Standard-Metal!dampf- oder Sprüh-Äuftragsverfahren gebildet. Das gewählte Metall muß sich sur Bildung eines Schottky-Sperrschicht-Kontskts mit der Lage 11 entsprechend dem Kanal des Transistors eignen, wie etwa Goldf Gold-12 % Tantal oder Gold-Germanium auf dem Galliumarsenid-Material» Die Metallkontakte 23 und 24 können entweder ohmsche oder Schottky-Sperrschicht-Kontakte sein, weil sie bei Betrieb in Durchlaßrichtung vorgespannt sind und daher ihr kapazitiver Blindwiderstand einen HF-Kurzschluß der Schottky-Sperrschicht hervorruft. In jedem Fall wird die Selbst-
409826/0864
ausrichtung der Schottky-Sperrschicht-Gate-Elektrode durch Aufbringen des Sperrschicht-Metalls durch das von den Vorsprüngen 18 und 19 begrenzte Fenster möglich gemacht. Die kragarmig geformten Vorsprünge ragen über die Flächenbereiche der Lage 11, die den Vorsprüngen unmittelbar benachbart sind, hinaus und schirmen diese ab, so daß ein Gate-/Kanalspannungs=Durchbruch .und'Kurzschlüsse zu der Quelle, und/oder Senke und Metallkontakte auf der Quelle und der Senke verhindert werden«
Der resultierende selbstausgerichtete Schottky-Sperrschicht-Gate-Feldeffekttransistor ist mit FIg0 5 wiedergegeben. Die Breite der Bauelemente ist durch die Breite begrenzt? über die die Schottky-Sperrschieht-Gate-Elektrode gleichförmig gebildet werden kann. Und da keine Ausrichtungs-Schwierigkeiten auftreten, kann die Breite mehrere hundert Mikron betragen. Das führt zu einem hochverstärkenden Leistungstransistor, der mehrere -teä§*€!ei£% Watt bei Frequenzen oberhalb 10 GHs verarbeiten kann«
Zur weiteren Veranschaulichung der Erfindung wurde unter Verwendung des vorstehend erläuterten Verfahrens eine Prototyp-Profil-körperZüchtung durchgeführt,.Fig* β = 9 zeigen Abtast-Elektronen-Schliffbilder unterschiedlicher Vergrößerung von Profilkörpern ähnlich den Profilkörpern 16, 17 mit den Vorsprüngen 18, 19, wie •sie- mit Fig« 3-5 wiedergegeben sindo Die sich ergebenden Vorsprünge können deutlich für die Abschirmung zur Selbstausrichtung der Schottky-Sperrschicht-Gate-Elektrode. während des folgenden Äuftragsschritts sorgen? wie das beschrieben wurde»
Patentansprüche;
409826/0864

Claims (9)

  1. Patentansprüche
    Verfahren zur Herstellung eines Halbleiterbauelements, dadurch gekennzeichnet, daß eine Maskierungslage (13) mit mindestens einem sich durch die Maskierungslage erstreckenden Fenster (14) auf einer ebenen Fläche eines Halbleiterkörpers gebildet wird, mindestens ein Profilkörper (16, 17) von der ebenen Fläche aus durch das Fenster (11) epitaxial gezüchtet wird und in Kantenbereichen der Maskierungslage im Bereich der Fenster Vorsprünge (18, 19) der Profilkörper (16, 17) ausgebildet werden, die Maskierungslage (13) entfernt wird, so daß die Vorsprünge (18, 19) sich über den Profilkörpern benachbarte Bereiche der ebenen Fläche erstrecken, sodann die benachbarten Bereiche der ebenen Fläche gegen Metall-Auftrag abgeschirmt und schließlich auf nicht abgeschirmte Bereiche der ebenen Fläche im Abstand von dem Profilkörper Metall zur Bildung eines Kontakts mit der ebenen Fläche aufgebracht wird.
  2. 2. Verfahren nach Anspruch 1, wobei das Halbleiterbauelement ein selbstausgerichteter Feldeffekttransistor ist, dadurch gekennzeichnet, daß bei der Bildung der Maskierungslage zwei im Abstand voneinander angeordnete Fenster gebildet werden, wobei die Maskierungslage sich auf der ebenen Fläche eines Halbleiterkörpers mit zwei Verunreinigungsbereichen unterschiedlichen Leitungstyps erstreckt, die eine abrupte Änderung in den Verunreinigungskonzentrationen zwischen Verunreinigungsbereichen bilden und von denen eine an die ebene Fläche angrenzt, daß bei der epitaxialen Züchtung Profilkörper desselben Leitungstyps wie der an die ebene Fläche angrenzende Verunreinigungsbereich von der ebenen Fläche durch die Fenster und über Kantenbereiche der Maskierungslage an den Fenstern unter Bildung von Vorsprüngen der Profilkörper gezüchtet werden, daß beim Metallauftrag Metall auf die nicht abgeschirmten Bereiche der Fläche zwischen den Profilkörpern aufgebracht wird, um einen selbstausgerichteten Schottky-Sperrschicht-Kontakt mit der Fläche zu bilden, und daß Metall auf die Profilkörper aufgebracht wird, um elektrische Kontakte damit herzustellen.
    40 9 826/0864
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Aufbringen des Schottky-Sperrschicht-Kontakts auf die ebene Fläche und das Aufbringen der elektrischen Kontakte auf die Profilkörper gleichzeitig erfolgt.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Verunreinigungsbereiche in dem Halbleiterkörper hergestellt werden, indem zuerst ein Halbleiterkörper durchgehend mit einem bestimmten Verunreinigungswert versehen, hierauf der Halbleiterkörper längs einer Gitterebene des Halbleiterkörpers unter Bildung einer ebenen Fläche poliert und sodann eine Lage mit einer Verunreinigungskonzentration mit gegenüber dem Halbleiterkörper abweichender Leitfähigkeit auf der ebenen Fläche epitaxial gezüchtet wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Polieren längs der (001)-Gitterebene des Halbleiterkörpers erfolgt.
  6. 6. Verfahren nach einem oder mehreren der Ansprüche 2 - 5, wobei der Feldeffekttransistor aus Galliumarsenid hergestellt wird, dadurch gekennzeichnet, daß ein halbisolierender Halbleiterkörper aus Galliumarsenid gebildet, der Halbleiterkörper längs einer Gitterebene unter Bildung einer ebenen Fläche des Körpers poliert, eine Lage auf der ebenen Fläche mit einer n-Verunreinigungskonzentration zwischen 5 χ 10 und
    17 3
    5 χ 10 /cm epitaxial gezüchtet, eine Maskierungslage auf der epitaxial gezüchteten Lage mit diese im Abstand voneinander durchsetzenden Fenstern gebildet, Profilkörper desselben Leitungstyps wie die epitaxial gezüchtete Lage mit einer
    18 ^ Verunreinigungskonzentration von mehr als 1 χ 10 /cm durch
    • die Fenster und über Kantenbereiche der Maskierungslage an den Fenstern unter Bildung von Vorsprüngen der Profilkörper epitaxial gezüchtet, die Maskierungslage so, daß die Vorsprünge der Profilkörper über an die Profilkörper angrenzende Bereiche der ebenen Fläche hinausragen und diese Bereiche der ebenen Fläche gegen Metallauftrag abschirmen, entfernt,
    4 0 9 8 2 6/0864
    Metall auf die nicht abgeschirmten Bereiche der ebenen Fläche zwischen den Profilkörpern unter Bildung eines Schottky-Sperrschicht-Kontakts mit der ebenen Fläche aufgebracht und schließlich Metall auf die Profilkörper unter Bildung.elektrischer Kontakte damit aufgebracht wird.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Profilkörper epitaxial mit einer Stärke zwischen 2 und 4 Mikron gezüchtet werden. .
  8. 8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Aufbringen des Schottky-Sperrschicht-Kontakts auf die ebene Fläche und das Aufbringen der elektrischen Kontakte auf die Profilkörper gleichzeitig erfolgt.
  9. 9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Maskierungslage mit einer Stärke zwischen etwa 2000 und 4000 £ aufgebracht wird.
    KN/hs 3
    409826/0864
DE2363384A 1972-12-26 1973-12-20 Verfahren zur herstellung eines halbleiterbauelements Pending DE2363384A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00317992A US3855690A (en) 1972-12-26 1972-12-26 Application of facet-growth to self-aligned schottky barrier gate field effect transistors

Publications (1)

Publication Number Publication Date
DE2363384A1 true DE2363384A1 (de) 1974-06-27

Family

ID=23236161

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2363384A Pending DE2363384A1 (de) 1972-12-26 1973-12-20 Verfahren zur herstellung eines halbleiterbauelements

Country Status (6)

Country Link
US (1) US3855690A (de)
JP (1) JPS5234347B2 (de)
CA (1) CA985800A (de)
DE (1) DE2363384A1 (de)
FR (1) FR2211757B1 (de)
GB (1) GB1413058A (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946415A (en) * 1974-08-28 1976-03-23 Harris Corporation Normally off schottky barrier field effect transistor and method of fabrication
US4092660A (en) * 1974-09-16 1978-05-30 Texas Instruments Incorporated High power field effect transistor
US4077111A (en) * 1976-07-14 1978-03-07 Westinghouse Electric Corporation Self-aligned gate field effect transistor and method for making same
US4099305A (en) * 1977-03-14 1978-07-11 Bell Telephone Laboratories, Incorporated Fabrication of mesa devices by MBE growth over channeled substrates
JPS5722248Y2 (de) * 1978-02-20 1982-05-14
US4222164A (en) * 1978-12-29 1980-09-16 International Business Machines Corporation Method of fabrication of self-aligned metal-semiconductor field effect transistors
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques
US4210470A (en) * 1979-03-05 1980-07-01 International Business Machines Corporation Epitaxial tunnels from intersecting growth planes
JPS5667974A (en) * 1979-10-26 1981-06-08 Ibm Method of manufacturing semiconductor device
US4389768A (en) * 1981-04-17 1983-06-28 International Business Machines Corporation Self-aligned process for fabricating gallium arsenide metal-semiconductor field effect transistors
US4587541A (en) * 1983-07-28 1986-05-06 Cornell Research Foundation, Inc. Monolithic coplanar waveguide travelling wave transistor amplifier
JPS60117707A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
EP0281335A3 (de) * 1987-02-28 1988-11-09 Canon Kabushiki Kaisha Verfahren zur Herstellung eines Gegenstandes aus Halbleitermaterial
JPH01290598A (ja) * 1988-05-17 1989-11-22 Res Dev Corp Of Japan 微細マルチプローブの製造方法
US5585655A (en) * 1994-08-22 1996-12-17 Matsushita Electric Industrial Co., Ltd. Field-effect transistor and method of manufacturing the same
US5698870A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal
US5976920A (en) * 1996-07-22 1999-11-02 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for high electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT)
US5698900A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force Field effect transistor device with single layer integrated metal and retained semiconductor masking
US5869364A (en) * 1996-07-22 1999-02-09 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for metal semiconductor field effect transistor (MESFET)
US5796131A (en) * 1996-07-22 1998-08-18 The United States Of America As Represented By The Secretary Of The Air Force Metal semiconductor field effect transistor (MESFET) device with single layer integrated metal
US5940694A (en) * 1996-07-22 1999-08-17 Bozada; Christopher A. Field effect transistor process with semiconductor mask, single layer integrated metal, and dual etch stops
US6222210B1 (en) 1998-04-14 2001-04-24 The United States Of America As Represented By The Secretary Of The Air Force Complementary heterostructure integrated single metal transistor apparatus
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
US6198116B1 (en) 1998-04-14 2001-03-06 The United States Of America As Represented By The Secretary Of The Air Force Complementary heterostructure integrated single metal transistor fabrication method
US6066865A (en) * 1998-04-14 2000-05-23 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal enhancement mode field-effect transistor apparatus
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB967002A (en) * 1961-05-05 1964-08-19 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3639186A (en) * 1969-02-24 1972-02-01 Ibm Process for the production of finely etched patterns
US3678573A (en) * 1970-03-10 1972-07-25 Westinghouse Electric Corp Self-aligned gate field effect transistor and method of preparing
US3746908A (en) * 1970-08-03 1973-07-17 Gen Electric Solid state light sensitive storage array
US3675313A (en) * 1970-10-01 1972-07-11 Westinghouse Electric Corp Process for producing self aligned gate field effect transistor

Also Published As

Publication number Publication date
JPS5234347B2 (de) 1977-09-02
JPS4991780A (de) 1974-09-02
FR2211757B1 (de) 1977-06-10
CA985800A (en) 1976-03-16
GB1413058A (en) 1975-11-05
FR2211757A1 (de) 1974-07-19
US3855690A (en) 1974-12-24

Similar Documents

Publication Publication Date Title
DE2363384A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE69631664T2 (de) SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2242026A1 (de) Mis-feldeffekttransistor
DE2455730B2 (de) Feldeffekt-Transistor
DE4015067C2 (de) Transistor mit permeabler Basis
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2937261A1 (de) Mos-feldeffekttransistor
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10338259B4 (de) Halbleitereinrichtung
DE2236897A1 (de) Verfahren zur herstellung von halbleiterbauteilen
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE2517049C3 (de) Sperrschicht-Feldeffekttransistor aus m-V Halbleitermaterial
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
CH621891A5 (de)
DE4034559A1 (de) Sperrschicht-feldeffekttransistor und verfahren zu seiner herstellung
DE6802215U (de) Halbleiterbauelement.

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee