CH621891A5

CH621891A5 -

Info

Publication number: CH621891A5
Application number: CH725377A
Authority: CH
Inventors: Eduard Ferdinand Stikvoort
Original assignee: Philips Nv
Priority date: 1976-06-16
Filing date: 1977-06-13
Publication date: 1981-02-27
Also published as: SE7706828L; DE2725115A1; AU2607777A; BE855685A; FR2355378A1; AU510665B2; NL7606483A; GB1580847A; JPS52154379A; CA1107404A; IT1083818B; US4143387A

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Gate-Elektrode gemäss dem Oberbegriff des Patentanspruchs 1, auf ein Verfahren zur Herstellung der Halbleiteranordnung sowie auf eine Verwendung der Halbleiteranordnung in einer Vorrichtung zum Mischen von zwei elektrischen Signalen.

Die Mischung von Signalen ist in der Elektronik eine allgemein bekannte und angewandte Bearbeitung, die u. a. zur Frequenzumwandlung durchgeführt wird. Das Prinzip der Mischung beruht auf der Multiplikation durch Addition auf einer nichtlinearen Kennlinie. Dadurch, dass die zu mischenden Signale in eine Schaltung mit einer derartigen nichtlinearen, mindestens einen quadratischen Term aufweisende Kennlinie eingeführt werden, wird ein Ausgangssignal erhalten, das infolge des quadratischen Termes, u. a. die erste Harmonische der Signale, eine Komponente mit der Summe der Eingangssignale und eine Komponente mit der Differenz der Frequenzen der Eingangssignale enthält. Je nach der besonderen Anwendung kann daraus die gewünschte Komponente, z. B. im

2

5

10

15

20

25

30

35

40

45

50

55

60

65

Falle der Frequenzumwandlung die Komponente mit der Summenfrequenz, ausgewählt werden.

Feldeffekttransistoren vom üblichen Typ weisen eine annähernd quadratische Beziehung zwischen dem Sättigungsstrom Id durch den Transistor und der Spannung Vg an der Gate-EIek-trode auf, d. h., dass die als Gm = ( SV 5Vg) definierte Steilheit bei konstanter Drainspannung annähernd linear von der Gate-Spannung abhängig ist. In derartigen üblichen Transistoren werden die Source- und Draingebiete durch in einiger Entfernung voneinander in einen Körper vom zweiten Leitungstyp diffundierte oder implantierte Zonen vom ersten Leitungstyp gebildet. Durch die annähernd lineare Beziehung zwischen der Steilheit und der Gate-Spannung können derartige Transistoren für eine Anzahl von Anwendungen zur Mischung (Multiplikation) von Signalen benutzt werden, z. B. indem die beiden Signale in Form von Eingangsspannungen additiv an die Gate-Elektrode angelegt werden und das Ausgangssignal der Drain-Elektrode entnommen wird.

Dadurch, dass im allgemeinen die Ausgangskennlinie eines üblichen Feldeffekttransistors nicht völlig quadratisch ist, treten im Ausgangssignal oft unerwünschte Nebenprodukte auf. Im allgemeinen werden diese Nebenprodukte aus dem Ausgangssignal herausgefiltert werden müssen. Während dies für eine Anzahl von Anwendungen nicht besonders bedenklich zu sein braucht, ist dadurch in anderen Fällen, in denen die nichtlineare Verzerrung sehr klein sein soll, z. B. bei Frequenzumwandlung breitbandiger Signale, der Gebrauch eines derartigen üblichen Feldeffekttransistors ohne weiteres zur Mischung von Signalen nicht oder nahezu nicht möglich.

Übliche Feldeffekttransistoren vom beschriebenen Typ weisen weiter den Nachteil auf, dass sie im Vergleich zu z. B. Bipolartransistoren verhältnismässig träge sind und dadurch nicht oder nahezu nicht für Hochfrequenzzwecke, z. B. für Frequenzen zwischen 500 MHz und 1 GHz, brauchbar sind.

Es sind Feldeffekttransistoren bekannt, deren Kanalgebiet derart kurz ist - in der Grössenordnung von 1 p.m -, dass sie sogar in dem genannten Frequenzbereich noch Verstärkung aufweisen. Derartige Transistoren sind meist von dem in der Literatur mit D-MOST (double-diffused MOST) oder DSA-MOST (diffused-self-alligned MOST) bezeichneten Typ. Die Bezeichnungen dieser Feldeffekttransistortypen beziehen sich auf die Herstellungsverfahren. Diese Transistoren werden dadurch hergestellt, dass in einem Halbleitergebiet von z. B. dem einen Leitungstyp, das selber das Draingebiet des zu bildenden Transistors ist, über dasselbe Fenster in einer Diffusionsmaske zwei Diffusionen vom zweiten Leitungstyp zum Erhalten des Kanalgebietes bzw. vom ersten Leitungstyp zum Erhalten des Source-Gebietes durchgeführt werden. Das Source-Gebiet wird daher in der Zone vom zweiten Leitungstyp erzeugt, die bei der ersten Diffusion erhalten wird. Die Länge des Kanalgebietes des Transistors wird durch den Unterschied zwischen den Diffusionstiefen der beiden Zonen bestimmt. Transistoren dieses Typs sind u. a. in dem Aufsatz «D-MOS-Transistor for Microwave Applications» von H. J. Sigg und anderen in «I.E.E.E. Transactions on Electron Devices», Band ED-19, Nr. 1, Januar 1972 beschrieben. Wie in diesem Aufsatz beschrieben wird, weisen D-MOS-Transistoren eine Steilheit Gm auf, die innerhalb eines bestimmten Bereiches an die Gate-Elektrode anzulegender Spannungen einen annähernd linearen Verlauf hat. Innerhalb dieses Spannungsbereiches könnten diese Transistoren, wie im vorgenannten Aufsatz angegeben ist, zur Mischung von Signalen verwendet werden. Gleich wie Feldeffekttransistoren vom beschriebenen üblichen Typ weisen jedoch D-MOS-Transistoren den Nachteil auf, dass für viele Anwendungen der Verlauf der Steilheit als Funktion der Gate-Spannung ungenügend linear ist, wodurch in dem Ausgangssignal eine zu grosse Verzerrung und/oder eine zu grosse Anzahl unerwünschter Komponenten auftreten.

621891

Die Erfindung bezweckt, eine Halbleiteranordnung der eingangs beschriebenen Art zu schaffen, mit deren Hilfe zwei Signale miteinander ohne unerwünschte Verzerrungen und/ oder unerwünschte Mischprodukte im Ausgangssignal gemischt werden können.

Der Erfindung liegt u. a. die Erkenntnis zugrunde, dass ein Transistor mit einer praktisch linearen Steilheit (innerhalb eines bestimmten Spannungsbereiches) dadurch erhalten werden kann, dass, ausgehend von einem Transistor mit einer praktisch konstanten Steilheit wenigstens innerhalb dieses Spannungsbereiches, für die Gate-Elektrode eine derartige Struktur gewählt wird, dass die Breite des wirksamen Kanalgebietes sich linear mit der Eingangsspannung ändert. Dabei ist unter dem wirksamen Kanalgebiet derjenige Teil des Kanalgebietes zu verstehen, durch den bei den gegebenen Spannungen elektrischer Strom fliesst. Unter der Breite des Kanalgebietes ist die Grösse des wirksamen Kanalgebietes parallel zu der Oberfläche und quer zu der Stromrichtung zu verstehen.

Die erfindungsgemässe Halbleiteranordnung weist die im kennzeichnenden Teil des Patentanspruchs 1 angeführten Merkmale auf.

Durch den Spannungsabfall über der Gate-Elektrode kann der Arbeitspunkt derart gewählt werden, dass die untere Gate-Elektrode einen Teil, dessen Potential jenseits der Schwellwertspannung des Transistors liegt - wobei unter diesem Teil ein leitender Kanal in dem Kanalgebiet vorhanden ist - und einen Teil enthält, dessen Potential in bezug auf die Schwellwertspannung derartig ist, dass unter diesem Teil in dem Kanalgebiet keine Stromleitung möglich ist. Dadurch, dass das Potential der Gate-Elektrode gleichmässig durch Zufuhr eines Eingangssignals - unter Beibehaltung des Spannungsabfalls - geändert wird, kann eine lineare Modulation der Breite des wirksamen Teiles des Kanalgebietes erhalten werden. Wie an Hand der nachstehenden Figurbeschreibung näher erläutert werden wird, weist die Halbleiteranordnung dadurch eine ebenfalls linear mit dem Eingangssignal zunehmende Steilheit auf und eignet sich dadurch besonders gut zur Mischung von Signalen.

Es hat sich herausgestellt, dass eine Halbleiteranordnung mit in dieser Hinsicht günstigen Eigenschaften erhalten werden kann, wenn die Länge des Kanalgebietes zwischen den Source-und Draingebieten, in einer Richtung parallel zu der Hauptstromrichtung in dem Kanalgebiet gemessen, höchstens 2 [im und vorzugsweise gleich oder kleiner als 1,5 |xm ist.

Um zu verhindern, dass bei diesen sehr kurzen Kanalgebieten Durchschlag («punch-through») zwischen den Source- und Draingebieten des Transistors auftritt, wird die Dotierungskonzentration wenigstens des Teiles des Draingebietes vom einen Leitungstyp, der an das Zwischengebiet vom zweiten Leitungstyp zwischen dem Source- und dem Draingebiet grenzt, niedriger als die Dotierungskonzentration in dem Zwischengebiet gewählt, wodurch das Verarmungsgebiet des beim Betrieb in der Sperrichtung vorgespannten pn-Übergangs zwischen dem Zwischengebiet und dem Draingebiet sich im wesentlichen in dem Draingebiet und praktisch nicht in dem Zwischengebiet erstreckt.

Der Transistor ist vorzugsweise ein D-MOS-Transistor, in dem das genannte Zwischengebiet und die Source-Zone durch Diffusion und/oder Ionenimplantation von Dotierungssubstanzen entgegengesetzter Leitungstypen durch dieselben Fenster in einer Maskierungsschicht erhalten sind. Ein derartiger Transistor weist, wie bereits bekannt ist, eine Steilheit Gm auf, die bei zunehmenden Gate-Spannungen in einem bestimmten Spannungsbereich von praktisch Null auf einen Sättigungswert zunimmt und dann praktisch konstant bleibt. Wie aus der Figurbeschreibung noch hervorgehen wird, kann mit einem derartigen Transistor trotz der Tatsache, dass örtlich das Potential der Gate-Elektrode innerhalb des Spannungsbereiches liegt, in dem die Steilheit nicht konstant ist, dennoch infolge des Spannungs-

3

5

10

15

20

25

30

i5

40

45

50

55

60

65

621891 4

abfalls eine praktisch lineare Steilheit erhalten werden. Vorteil- tendes Halbleitermaterial gebildet, während der Teil 4 aus p-lei-

hafterweise wird dazu über die untere Gate-Elektrode ein tendem Halbleitermaterial besteht. Das Gebiet 3 kann z. B.

Spannungsabfall angelegt, der grösser als der Bereich an die dadurch erhalten werden, dass auf dem p-leitenden Substrat 4

Gate-Elektrode anzulegender Spannungen ist, innerhalb dessen eine n-leitende epitaktische Schicht abgelagert oder dadurch,

- beim Fehlen eines Spannungsabfalls über der Gate-Elektrode 5 dass, ausgehend von dem Substrat 4, ein Oberflächenteil mittels

- die Steilheit des Transistors sich von Null zu dem genannten Ionenimplantation in n-leitendes Material umgewandelt wird, praktisch konstanten Wert ändert. Das Source-Gebiet des Transistors wird durch die n-lei-

Infolge der sehr geringen Kanallänge weisen die hier ver- tende Oberflächenzone 5 gebildet. Source- und Draingebiete wendeten Transistoren im allgemeinen sehr günstige Hochfre- sind voneinander durch ein dazwischenliegendes p-leitendes quenzeigenschaften auf, wodurch Mischvorrichtungen, welche 10 Gebiet 6 getrennt, in dem das Kanalgebiet 7 des Transistors die erfindungsgemässe Halbleiteranordnung enthalten, beson- liegt. Das Sourcegebiet 5 und das Zwischengebiet 6 können ders gut für Anwendungen in Hochfrequenzbereichen, z. B. in durch Diffusion n- bzw. p-leitender Dotierungssubstanzen in dem Frequenzbereich bis zu 1 GHz, geeignet sind. Um die Ver- das n-leitende Gebiet 3 über dasselbe Diffusionsfenster in einer lustleistung infolge des angelegten Spannungsabfalls zu auf der Oberfläche 2 angebrachten Maskierungsschicht ange-

beschränken, ist die untere Gate-Elektrode vorzugsweise aus is bracht werden. Statt durch Diffusion können die Dotierungs-

einem geeigneten Widerstandsmaterial, z. B. dotiertem polykri- substanzen naturgemäss auch durch Ionenimplantation in den stallinem Silizium, hergestellt. Vorteilhafterweise kann bzw. Körper 1 gebracht werden. Zugleich mit dem Sourcegebiet 5

können eines der zu mischenden Signale oder beide Signale an wird auch die n-leitende Oberflächenzone 8 angebracht, die diese Widerstandsschicht angelegt werden. Vorzugsweise ist eine höhere Konzentration als das Gebiet 3 aufweist und eine jedoch die die untere Gate-Elektrode bildende Widerstands- 20 Kontaktzone für die Drainelektrode 9 bildet. Das Sourcegebiet

Schicht mit einer Isolierschicht überzogen, auf der eine zweite 5 ist mit einem Kontakt 10 versehen. Die Gate-Elektrode 11 ist verhältnismässig niederohmige leitende Schicht, die weiter als über dem Kanalgebiet 7 angebracht und ist von der Oberfläche obere Gate-Elektrode bezeichnet wird, angebracht ist. Indem 2 des Körpers 1 durch eine dünne Isolierschicht 12 getrennt,

wenigstens eines der Signale an diese gut leitende Schicht Das Zwischengebiet 6 ist, wie aus der Figur ersichtlich ist,

angelegt wird, die kapazitiv mit der Widerstandsschicht ver- 25 durch die epitaktische Schicht 3 hindurch bis zu dem Substrat bunden ist, ist es möglich, die Hochfrequenzeigenschaften des diffundiert, wodurch über das Substrat ein geeignetes Bezugs-

Transistors beizubehalten, auch wenn die Gate-Elektrode eine potential, z. B. Erdpotential, an das Zwischengebiet angelegt

Widerstandsschicht enthält und eine damit gekoppelte verhält- werden kann.

nismässig grosse RC-Zeit aufweist. Es wird beispielsweise angenommen, dass der Transistor Einige Ausführungsformen der Erfindung sind in der Zeich- 30 vom Anreicherungstyp ist, d. h., dass beim Fehlen einer Spannung dargestellt und werden im folgenden näher beschrieben. nung an der Gate-Elektrode der Transistor nichtleitend ist. Zwi-Es zeigen: sehen 0 V und der Schwellwertspannung Vth wird, wie in Fig. 2

Fig. 1 einen Querschnitt durch einen bekannten D-MOS- angegeben ist, die Steilheit Gm = ( SIj/ 8Vg) bei konstanter

Transistor, Spannung zwischen dem Source- und dem Draingebiet prak-

Fig. 2 die Steilheit Gm des Transistors nach Fig. 1 als Funk- 35 tisch Null sein. Von der Schwellwertspannung her nimmt die tion der Gate-Spannung Vg, Steilheit bei zunehmender Spannung Vg an der Gate-Elektrode

Fig. 3 eine Draufsicht auf einen Feldeffekttransistor in einer zu. Die Beziehung zwischen der Steilheit und der Gate-Span-Halbleiteranordnung nach der Erfindung zur Anwendung in nung ist in diesem Gebiet, gleich wie bei üblichen Feldeffekteiner Mischvorrichtung, transistoren mit isolierten Gate-Elektroden, annähernd linear.

Fig. 4 einen Schnitt längs der Linie IV-IV durch den Transi- 40 Die Abweichungen von der Linearität sind aber im allgemeinen stor nach Fig. 3, derart gross, dass für eine Anzahl von Anwendungen die Multi-

Fig. 5 einen Schnitt längs der Linie V-V durch den Transi- plikation zweier Signale mittels eines derartigen Transistors stor nach Fig. 3, nicht möglich ist, weil die nichtlinearen Abweichungen der

Fig. 6 den Potentialverlauf über der Gate-Elektrode des Kennlinie von Gm eine zu grosse Anzahl unerwünschter Misch-

Transistors nach Fig. 3 als Funktion der Stelle, 45 signale in dem Ausgangssignal herbeiführen.

Fig. 7 ein Schaltbild einer Mischvorrichtung, Bei weiter zunehmender Vg erreicht die Steilheit einen Sät-

Fig. 8 ein Schaltbild einer weiteren Mischvorrichtung, tigungswert und nimmt oberhalb des Wertes Vs praktisch nicht

Fig. 9 eine Draufsicht auf einen Teil einer Halbleiteranord- mehr zu. Eine mögliche Ursache dieses Verhaltens der Steilheit nung zur Anwendung in der Vorrichtung nach Fig. 8, als Funktion der Gate-Spannung Vg kann in der Länge des

Fig. 10 einen Schnitt längs der Linie X-X durch die Anord- so Kanals 7 des Transistors gefunden werden. Diese Länge wird nung nach Fig. 9, und durch den Unterschied zwischen den Diffusionstiefen der

Fig. 11 bis Fig. 14 Schnitte durch einen Teil einer Halbleiter- Zonen 5 und 6 bestimmt und kann dadurch sehr gering sein und anordnung zur Anwendung in der Vorrichtung nach Fig. 8 wäh- z. B. in der Grössenordnung von 1 Jim liegen. Das beim Betrieb rend einiger Stufen der Herstellung. gebildete Verarmungsgebiet am pn-Übergang zwischen dem

Es sei bemerkt, dass die Figuren schematisch dargestellt 55 Draingebiet 3 und dem Zwischengebiet 6 wird sich dabei im und nicht massstäblich gezeichnet sind. wesentlichen in dem niedriger dotierten Draingebiet 3 und

Zur Verdeutlichung der Erfindung ist in Fig. 1 zunächst ein nicht in dem Zwischengebiet 6 erstrecken, wodurch an das bekannter Feldeffekttransistor von einem Typ, der in der Lite- Draingebiet 3,8 geeignete Spannungen angelegt werden kön-

ratur oft mit D-MOST oder mit DSA-MOST bezeichnet wird, nen, ohne dass - trotz der geringen Kanallänge zwischen dem im Schnitt dargesteljt. Fig. 2 zeigt die Steilheit Gm dieses Transi- 60 Sourcegebiet 5 und dem Draingebiet 3,8 - «Punch-through»

stors in Abhängigkeit von der Gate-Spannung Vg. von dem Draingebiet zu dem Sourcegebiet auftritt.

Der übliche D-MOST enthält einen Halbleiterkörper 1 mit Indem nun in dem obenbeschriebenen Transistor für die einem an die Oberfläche 2 grenzenden Gebiet 3 vom einen Lei- Gate-Elektrode eine von der normalen Form abweichende tungstyp, das auf der Unterseite von einem Teil des Körpers Konfiguration gewählt wird, kann eine Feldeffekttransistor-

heiter als Substrat bezeichnet) vom zweiten Leitungstyp 65 struktur erhalten werden, deren Drainstrom und Gatespan-

begrenzt wird. Wenn beispielsweise angenommen wird, dass nung eine praktisch rein quadratische Beziehung ohne Terme der Transistor vom n-Kanal-Typ ist, wird das Oberflächenge- höherer Ordnung (wenigstens innerhalb eines bestimmten biet 3, das selber das Draingebiet des Transistors ist, durch n-lei- Bereiches von Gate-Spannungen) aufweisen. Ein D-MOS-Feld-

5

621 891

effekttransistor mit einer derartigen abgeänderten Gate-EIek-trodenkonfiguration ist in Fig. 3 in Draufsicht dargestellt. Ein Schnitt durch diesen Transistor entsprechend dem Schnitt nach Fig. 1 durch einen üblichen D-MOS-Transistor ist in Fig. 4 dargestellt. Fig. 5 zeigt einen Querschnitt durch den Transistor in einer Richtung quer zu der Stromrichtung in dem Transistor. Der Einfachheit halber sind für entsprechende Teile im vorliegenden Ausführungsbeispiel die gleichen Bezugsziffern wie für den in Fig. 1 gezeigten Transistor verwendet. Der Transistor nach den Fig. 3,4 und 5 unterscheidet sich von dem an Hand der Fig. 1 beschriebenen Transistor im wesentlichen darin, dass die Gate-Elektrode eine durch die Isolierschicht 12 von dem Körper 1 getrennte leitende Schicht 13 (weiter als untere Gate-Elektrode bezeichnet) enthält, die mit Anschlussmitteln 14,15 versehen ist, die an den beiden Enden der Gate-Elektrode 13 angebracht sind. Mit Hilfe dieser Anschlussmittel kann über der unteren Gate-Elektrode 13 ein Spannungsabfall praktisch parallel zu der Oberfläche des Körpers und praktisch quer zu der Hauptstromrichtung in dem Kanalgebiet 7 des Transistors angelegt werden. Dadurch, dass der Transistor beim Fehlen eines Spannungsabfalls über der Gate-Elektrode 13 zu dem Typ von Feldeffekttransistoren gehört, die wenigstens innerhalb eines bestimmten Bereiches in die Gate-Elektroden anzulegender Spannungen eine praktisch konstante Steilheit aufweisen, kann, indem zwischen den Anschlussmitteln ein geeigneter Spannungsunterschied angelegt wird, eine praktisch quadratische Beziehung zwischen dem Strom durch den Transistor und der Gate-Spannung erhalten werden. Dies wird an Hand der Fig. 5 und 6 näher erläutert. Es sei bemerkt, dass über der Gate-Elektrode 13 eine zweite, weiter als obere Gate-Elektrode bezeichnete Elektrode 16 angebracht ist, die von der unteren Gate-Elektrode durch eine dazwischenliegende Isolierschicht 17 getrennt ist. Auf die Bedeutung der oberen Gate-Elektrode wird nachstehend nicht näher eingegangen, weil diese Elektrode für das Erhalten der quadratischen Id-Vg-Kennlinie nicht wesentlich ist.

Wie in Fig. 5 angegeben ist, wird über der Gate-Elektrode 13 ein Spannungsabfall mit Hilfe der Spannungsquelle 18 angelegt, deren positive Klemme über den Widerstand 19 mit dem Anschlusskontakt 14 verbunden ist; die negative Klemme ist über den Widerstand 20 mit dem Anschlusskontakt 15 verbunden und, gleich wie das Substrat 4, an ein Bezugspotential, z. B. an Erde, gelegt. Die Widerstände 19 und 20 dienen, wie noch näher erläutert werden wird, zum Erhalten einer hohen Impedanz zwischen der Gate-Elektrode 13 und Erde. In Fig. 6 ist der Verlauf des Potentials Vg der Gate-Elektrode 13 als Funktion der Koordinate x dargestellt, wobei x der Abstand zwischen Punkten auf der Gate-Elektrode und dem Anschlusskontakt 14, in einer Richtung parallel zu dem Spannungsabfall über der Gate-Elektrode gemessen, ist. Der Punkt A in Fig. 6 entspricht daher dem Anschlusskontakt 14 und der Punkt B dem Anschlusspunkt 15. In den Figuren sind weiter die Spannungen Vs und Vth dargestellt, die der Sättigungsspannung Vs bzw. der Schwellwertspannung Vth in Fig. 2 entsprechen.

Die Kurve 21 stellt den Potentialverlauf über der Gate-Elektrode 13 bei einer ersten Spannung dar. Wie aus der Figur ersichtlich ist, lassen sich drei Gebiete auf der Gate-Elektrode unterscheiden, und zwar: ein erstes Gebiet AC mit einem den Sättigungswert Vs überschreitenden Potential; dieses Gebiet liefert einen Beitrag zu der Gesamtsteilheit Gm, die im wesentlichen nur linear von der Grösse dieses Gebietes abhängig ist. Dem Gebiet AC schliesst sich das Gebiet CD an, dessen Potential zwischen der Sättigungsspannung Vs und der Schwellwertspannung Vth liegt. Darauf folgt ein drittes Gebiet DB der Gate-Elektrode 13, dessen Potential die Schwellwertspannung Vth unterschreitet. Unter diesem Teil der Gate-Elektrode kann daher kein Strom fliessen. Der Transistor kann als aus einer Anzahl paralleler Transistoren mit je der zugehörigen Steilheit

Gm(x) aufgebaut gedacht werden. Ist Gm*(x) die Steilheit pro Längeneinheit, so kann die Gesamtsteilheit Gm aus

G = G*"(x)dx /* G*(x)dx +

m •/ in N ' y m v '

A A

J G *(x)dx + f~ G *(x)dx. (1) u D

berechnet werden.

Da in dem Gebiet AC die Steilheit konstant (= Gm*(0)) und in dem Gebiet DB gleich Null ist, kann (1) geschrieben werden als

Gm = Gm(°i • AC + f G^(x)dx(2)

0

Die Kurve 22 stellt den Potentialverlauf über der Gate-Elektrode 13 bei einer Spannung dar, die um AVg höher ist. Auf gleiche Weise wie oben kann abgeleitet werden, dass die Steilheit wird:

F ,

G = G "*(0) AE + S G (x)dx (3), m m v ~ m v '

wobei E und F die Punkte der Gate-Elektroden angeben, an denen das Potential die Werte Vs bzw. V,h aufweist. Wenn der Unterschied VA-VB für beide Kurven 21,22 gleich ist, gilt:

d. h., dass der Spannungsbereich, innerhalb dessen sich die Steilheit ändert (siehe Fig. 2), sich zwar entlang der Gate-Elektrode verschiebt, aber dass der Beitrag dieses Bereiches zu der Gesamtsteilheit des Transistors sich nicht ändert.

Die Änderung AGm infolge der Spannungsänderung AVg beträgt daher:

AGm = Gm*(0) (AE-AC) (4).

Aus einfachen mathematischen Gründen lässt sich erkennen, dass der Unterschied AE-AC = CE linear von AVg abhängig ist, so dass die Formel (4) als AGm = P Gm*(0)- AVg geschrieben werden kann, wobei P eine Konstante ist. Wird daher ein Spannungsabfall VA-VB grösser als der Bereich von Spannungen (Vg-Vth) innerhalb dessen - beim Fehlen eines Spannungsabfalls - sich die Steilheit von 0 bis zu dem genannten konstanten Wert ändert, gewählt, so kann der Transistor auf einen derartigen Arbeitspunkt eingestellt werden, dass innerhalb eines bestimmten Bereiches von Eingangsspannungen Vg gilt, dass die Steilheit (innerhalb dieses Bereiches betrachtet) sich linear mit Vg ändert, das heisst: Gm a Vg.

Der sich aus dem Eingangssignal Vg ergebende Drainstrom id ist dann nahezu völlig quadratisch von dem Eingangssignal Vg abhängig, wodurch der Transistor vom hier beschriebenen Typ besonders gut dazu geeignet ist, zwei Signale miteinander zu multiplizieren.

Für eine niedrige Verlustleistung in der Gate-Elektrode 13 ist ein erheblicher Widerstand zwischen den Anschlusskontakten 14 und 15 erwünscht. Die Gate-Elektrode 13 ist daher vorzugsweise aus einem geeigneten Widerstandsmaterial, z. B. auf der Oxidschicht 12 niedergeschlagenem polykristallinem Silizium, hergestellt, dessen Widerstand durch in der Halbleitertechnik bekannte Verfahren innerhalb weiter Grenzen dadurch geregelt werden kann, dass das Material mit einer Dotierungssubstanz dotiert wird.

5

io

15

20

25

30

35

40

45

50

55

60

65

621891 6

Vorteilhafterweise kann die Gate-Elektrode 13 mit Mitteln Es sei bemerkt, dass in Fig. 7 die Widerstands-Gate-Elek-

versehen sein, mit deren Hilfe auf übliche Weise unmittelbar trode 13 der Einfachheit halber durch einen Widerstand darge-

elektrische Signale, insbesondere Niederfrequenzsignale, der stellt ist. Es ist einleuchtend, dass die angewandte Bezeichnung

Gate-Elektrode zugeführt werden. Für Signale höherer Fre- nur schematisch ist und dass der Spannungsabfall über dem quenzen kann die mit der Widerstands-Gate-Elektrode gekop- s Widerstand nicht parallel zu der Stromrichtung von dem pelte RC-Zeit jedoch eine Beschränkung bilden. Um trotz des Source- zu dem Draingebiet des Transistors, sondern gerade hohen Widerstandes der Schicht 13 dennoch die den üblichen quer zu dieser Richtung, daher quer zu der Zeichnungsebene,

MOS-Transistoren inhärenten Hochfrequenzeigenschaften betrachtet werden soll.

benutzen zu können, ist die untere Gate-Elektrode mit einer Fig. 8 zeigt ein Schaltbild eines Frequenzwandler/Vervielfa-

Isolierschicht 17 überzogen, auf der eine zweite leitende i o cher/Mischers, mit dessen Hilfe ohne zusätzliches Filter die

Schicht 16 liegt, die weiter als obere Gate-Elektrode bezeich- ersten Harmonischen im Ausgangssignal schon beseitigt wer-

net wird. Im Gegensatz zu der unteren Gate-Elektrode besteht den können. Statt eines einzigen Transistors enthält die Vor-

die obere Gate-Elektrode vorzugsweise aus einem gut leiten- richtung zwei praktisch gleiche Transistoren vom D-MOS-Typ den Material, z. B. aus einem geeigneten Metall, wie Aluminium, mit einer Widerstands-Gate-Elektrode 13 und einer Aluminium-

Über den schematisch in Fig. 5 dargestellten Anschlusskon- ts Gate-Elektrode 16, wie oben beschrieben ist. Die Sourcege-

takt 23 kann an die Gate-Elektrode 16 ein elektrisches Signal biete 5 sind elektrisch miteinander verbunden, während die angelegt werden. Die Widerstände 19 und 20 können bei der Draingebiete mit Klemmen 25 versehen sind, zwischen denen gegebenen Frequenz dieses Signals derart gewählt werden, das Ausgangssignal differentiell entnommen werden kann.

dass die Impedanz für dieses Signal der Elektrode 16 über die Über die Widerstände 19/20 sind die Widerstandsgate-Elektro-Elektrode 13 und die Widerstände 19,20 viel grösser als über 20 den 13 mit je einer Spannungsquelle 18 zum Anlegen eines die Elektrode 13 und den Halbleiterkörper 1 zu Erde ist. Spannungsabfalls zwischen den Anschlussklemmen an der Dadurch kann das Signal kapazitiv über die Elektrode 16 an die Gate-Elektrode 13 verbunden. Die zu mischenden Signale Si Elektrode 13 angelegt werden. Für eine möglichst starke kapa- und S2 werden beide über die Gate-Elektroden 16 eingeführt, zitive Kopplung zwischen den Elektroden 13 und 16 ist die di- und zwar derart, dass das Hochfrequenzsignal S2 des Überlage-elektrische Schicht 17 vorzugsweise möglichst dünn gemacht. 25 rungsoszillators 28 gleichphasig den Gate-Elektroden 16 von T1 Bei einer besonderen Ausführungsform besteht die Schicht 17 und T2 zugeführt wird, während das in der Frequenz umzuwan-aus Siliziumoxid, das dadurch erhalten ist, dass die polykristal- delnde Signal Si im Gegentakt (gegenphasig) in die Transisto-line Siliziumschicht 13 teilweise oxidiert wird, wobei die Dicke ren Ti und T2 eingeführt wird. An den Ausgangsklemmen 25 der Schicht 17 etwa 0,1 (im, d. h. gleich gross wie die Dicke der erscheinen nur die Komponenten Si und Si x S2 mit entgegen-Oxidschicht 12 zwischen der Gate-Elektrode 13 und dem Halb- 30 gesetzten Phasen; die übrigen Komponenten an den beiden leiterkörper 1, ist. * Ausgangsklemmen weisen die gleiche Phase auf. Dadurch, dass Fig. 7 zeigt die in den Fig. 3 bis 5 gezeigte Feldeffekttransi- z. B. die Ausgangsklemmen 25 an einen Gegentakttransforma-storstruktur in einer Schaltung, die als Frequenzwandler ver- tor 30 angeschlossen werden, wie in Fig. 8 angegeben ist, kann wendet werden kann. Die Drainelektrode 9 des Transistors T den Ausgangsklemmen 31 ein Ausgangssignal entnommen wer-ist über einen Belastungswiderstand 24 mit der positiven 35 den, das ausser der Komponente mit der Eingangsfrequenz fi Klemme einer Speisequelle verbunden, während die Source- nur den Multiplikationsterm Si x S2 - daher Komponenten mit Elektrode mit der negativen Klemme (gewöhnlich Erde) der den Frequenzen (fo + f 1) und (fo — fi) - enthält Speisequelle verbunden ist. Das von dem Transistor gelieferte Für die Schaltung nach Fig. 8 können diskrete, d. h. in einzel-Ausgangssignal kann über die Ausgangsklemme 25 der Drain- nen Halbleiterkörpern untergebrachte, Transistoren verwen-Elektrode des Transistors entnommen und z. B. einem Filter 26 40 det werden. Vorzugsweise sind jedoch die Transistoren T1 und zugeführt werden, mit dessen Hilfe unerwünschte Komponen- T2, gegebenenfalls mit den Widerständen 19 und 20, in einem ten herausgefiltert werden können. Das Signal Si, dessen Fre- gemeinsamen Halbleiterkörper zu einer monolithisch integrier-quenz umgewandelt werden soll, z. B. von einer niedrigen Fre- ten Schaltung zusammengebaut. Die Transistoren können wäh-quenz f 1 in eine höhere Frequenz (fi + fo), wird von der schema- rend der Herstellung den gleichen Bearbeitungsschritten untertisch dargestellten Signalquelle 27 geliefert. Das zweite Hoch- 45 worfen werden und dadurch praktisch gleiche Eigenschaften frequenzsignal S2, mit dem das Niederfrequenzsignal multipli- aufweisen. In den Fig. 9 und 10 ist in Draufsicht bzw. im Querziert werden soll, wird vorzugsweise von dem Überlagerungs- schnitt eine derartige Halbleiteranordnung dargestellt. In die-oszillator 28 geliefert, dessen Ausgangssignal eine Frequenz fo sen Figuren sind für entsprechende Teile wieder die gleichen aufweist Bezugsziffern wie in den Fig. 3 und 4 verwendet. Die Anord-Die Signale fi und fo werden additiv der Gate-Elektrode 16 50 nung enthält einen Halbleiterkörper 1 aus Silizium mit einem und durch die kapazitive Kopplung zwischen den Elektroden n-leitenden Oberflächengebiet 3. Dieses Gebiet grenzt auf der 16 und 13 der Gate-Elektrode 13 zugeführt. Unterseite an ein p-leitendes Teilgebiet 4 des Körpers, das

Das an der Klemme 25 auftretende Ausgangssignal enthält nachstehend als Substrat bezeichnet wird. Die Transistoren T1

im allgemeinen im wesentlichen nur Komponenten mit den und T2, die beide vom D-MOS-Typ sind, enthalten ein gemeinsa-

ursprünglichen Frequenzen fo und fi, die ersten Harmonischen 55 mes Sourcegebiet 5 in Form einer langgestreckten streifenför-

derselben und die sich aus dem Multiplikationsterm ergeben- migen n-leitenden Oberflächenzone. Diese Zone ist in dem den Komponenten mit Frequenzen (fo + fi) bzw. (fo - fi). Mit Körper 1 in einem ebenfalls streifenförmigen langgestreckten

Hilfe des Filters 26 kann die erwünschte Komponente daraus p-leitenden Zwischengebiet 6 eingebettet, das sich von der ausgewählt und für weitere Verarbeitung der Ausgangsklemme Oberfläche des Körpers bis in das Substrat 4 erstreckt. Die

29 entnommen werden. Durch die nahezu quadratische Bezie- 60 p-leitende Zone 6 unterteilt das n-leitende Oberflächengebiet in hung zwischen dem Drainstrom Id in dem Transistor und der zwei gegeneinander isolierte Teile 32 (Fig. 10), die zusammen

Eingangsspannung an der Gate-Elektrode 13 und/oder 16, mit den in den Teilen gebildeten Kontaktzonen 8 die Drainzo-

wobei Terme höher als zweiter Ordnung nahezu völlig fehlen, nen der Transistoren T1 und T2 bilden. Die Gate-Elektroden 13,

treten andere als die vorgenannten Komponenten nicht oder 16 werden durch langgestreckte leitende Schichten gebildet,

nur vernachlässigbar klein an der Ausgangsklemme 25 auf, 65 die sich, wie aus der Draufsicht nach Fig. 9 hervorgeht, zu bei-

wodurch die Vorrichtung z. B. ohne weiteres mit Vorteil als den Seiten des Sourcegebietes 5 und praktisch parallel zu der

Frequenzwandler für breitbandige Signale angewandt werden Längsrichtung des Sourcegebietes über dem Zwischengebiet 6

könnte. erstrecken.

7

Es sei bemerkt, dass in Fig. 9 das p-leitende Gebiet 6 mit strichpunktierten Linien angegeben ist, während die n-leitenden Kontaktzonen 8 der Draingebiete mit gestrichelten Linien dargestellt sind. Die Isolierschichten über den Transistoren Ti und T2 sind, gleich wie die Kontaktlöcher in diesen Isolier- 5 schichten, der Deutlichkeit halber nicht dargestellt. Die Anschlusskontakte enthalten, wie in Fig. 9 dargestellt ist, Kontaktflächen 33 zum Anschliessen äusserer Zufuhrleiter. Zwischen den Kontaktflächen 33, die zu den Widerstandsgate-Elektroden 13 gehören, und diesen Widerstandsgate-Elektroden i o erstrecken sich Streifen aus demselben Widerstandsmaterial wie der Gate-Elektroden 13 über den Halbleiterkörper 1, die die auch in Fig. 8 dargestellten Widerstände 19 und 20 bilden. Naturgemäss können auch in den Halbleiterkörper eindiffundierte oder implantierte Widerstände Anwendung finden. 15

Die Transistoren Ti und T2 sind in einem inselförmigen Teil des Halbleiterkörpers 1 gelegen, der auf der Unterseite von dem Substrat 4 und an seinen vorstehenden Rändern von einem Inselisoliergebiet 34,35 begrenzt wird, das teilweise durch ein in den Körper 1 versenktes Muster 34 aus Silizium- 20 oxid und teilweise, durch eine sich zwischen dem Oxid 34 und dem Substrat erstreckende p-leitende Zone 35 gebildet wird. Der Deutlichkeit halber ist die Zone 35 auch in Fig. 9 nicht dargestellt. Es dürfte einleuchten, dass der Körper 1 ausser der in den Figuren gezeigten Insel noch weitere Inseln mit darin wei- 25 teren Schaltungselementen enthalten kann.

An Hand der Fig. 11 bis 14 wird beispielsweise die Herstellung einer besonderen Ausführungsform der Anordnung nach Fig. 9 beschrieben. Die Figuren zeigen die Anordnung in einem Schnitt längs der Linie X-X der Fig. 9. 30

Es wird von einem p-leitenden Siliziumsubstrat 4 mit einer Dicke von etwa 250 |im und einem spezifischen Widerstand zwischen 5 und 100 O- cm ausgegangen. Mit Hilfe von Ionenimplantation oder durch Epitaxie wird das Substrat 4 mit dem n-leitenden Oberflächengebiet 3 versehen, dessen spezifischer 35 Widerstand etwa 10 Q • cm und dessen Dicke 1 bis 3 um betragen. Auf der Oberfläche 2 wird dann eine Maskierungsschicht angebracht, die eine Siliziumoxidschicht 36 und eine darauf abgelagerte Schicht 37 aus Siliziumnitrid enthält. In der Maskierungsschicht 36,37 wird auf bekannte Weise ein Fenster 38 40 angebracht. Über dieses Fenster wird eine p-leitende Dotierung, z. B. Bor, in den Körper 1 eingeführt, wonach die Oberfläche 2 an der Stelle der Öffnung 38 der Oxidationsbehandlung unterworfen wird. Der Körper 1 wird von der Maskierungsschicht 36,37 gegen Oxidation maskiert, wodurch nur an der 45 Stelle der Öffnung 38 ein Oxidmuster 34 erhalten wird, das in den Körper 1 versenkt ist. Die vor der Oxidationsbehandlung angebrachten Boratome diffundieren während der Oxidation weiter in den Körper ein und bilden unter dem Oxid die p-lei-tende Zone 35. Die Zone 35 kann eine kanalunterbrechende 50 Zone bilden. Insbesondere wenn das Gebiet 3 durch epitaktische Ablagerung n-leitenden Siliziums auf dem p-leitenden Substrat erhalten ist, kann die Zone 35 als Innenisolierung benutzt werden. Die Dicke des versenkten Oxids 34 beträgt etwa 2 (im.

Fig. 11 zeigt die Anordnung in dieser Herstellungsstufe. 55

Die Maskierungsschichten 36,37 werden dann entfernt, wonach auf der Oberfläche 2 zum Erhalten des Gate-Dielektri-kums 12 der Transistoren Ti und T2 eine Doppelschicht angebracht wird (Fig. 12), die eine Schicht 39 aus thermischem Siliziumoxid und eine Schicht 40 aus Siliziumnitrid enthält. Die 60 Dicken der Schichten 39 und 40 sind etwa 700 À bzw. 400 Â.

Dann wird durch Ablagerung aus der Gasphase für die Widerstandsgate-Elektroden 13 und die Widerstände 19 und 20 eine Schicht 41 aus polykristallinem Silizium mit einer Dicke von etwa 0,5 Jim und einem Quadratwiderstand von etwa 20 bis 30 65 Q pro Quadrat niedergeschlagen. Für die dielektrische Schicht 17 zwischen den Gate-Elektroden 13 und 16 wird durch teilweise Oxidation der polykristallinen Schicht 41 eine Silizium-

621891

oxidschicht 42 gebildet. Die Dicke der Schicht 42 ist etwa gleich gross wie die der Oxidschicht 39 und beträgt daher etwa 400 Â. Auf der Siliziumoxidschicht wird dann wieder eine Siliziumnitridschicht 46 niedergeschlagen. Die Dicke dieser Schicht ist derart gewählt, dass nach dem Ätzen der Siliziumnitridschicht 40 - wobei ebenfalls die Schicht 46 über einen Teil ihrer Dicke entfernt wird - von der Schicht 46 eine Teilschicht mit einer Dicke von etwa 700 Â verbleibt.

Mit Hilfe an sich bekannter photolithographischer Ätzverfahren werden die Schichten 39-42 und 46 teilweise entfernt, wobei die Nitridschicht 40, die polykristalline Schicht 41 und die Schichten 42 und 46 in das in Fig. 9 durch die polykristallinen Gate-Elektroden 13 und die Widerstände 19 und 20 angegebene Muster gebracht werden. Die Seitenkanten der auf diese Weise erhaltenen Gate-Elektroden 13 und der Widerstände 19, 20 werden oxidiert, wodurch, wie in Fig. 13 dargestellt ist, schmale Siliziumoxidschichten 43 erhalten werden. Die Breite der Gate-Elektroden 13 betrug im vorliegenden besonderen Ausführungsbeispiel etwa 5 p.m. während die Länge etwa 200 |im betrug.

Anschliessend wird, wie Fig. 13 zeigt, auf der Oberfläche 2 des Körpers eine gegen Ionenimplantation maskierende Schicht 44, z. B. eine Photolackschicht, an den Stellen der Draingebiete der Transistoren Ti und T2 angebracht. Das Anbringen dieser Schicht erfordert keinen kritischen Ausrichtschritt.

Auf selbstregistrierende Weise kann über das Fenster 45 mit Hilfe von Ionenimplantationstechniken das p-leitende Gebiet 6 angebracht werden, wobei die Gate-Elektroden 13 mit den zugehörigen Oxid- und Nitridschichten zusammen mit der Photolackschicht 44 und dem versenkten Oxidmuster 34 eine Maske bilden.

Die Energie, mit der die Ionen in den Körper 1 implantiert werden, kann derart gewählt werden, dass ein p-leitendes Gebiet 6 erzeugt wird, das sich von der Oberfläche 2 bis zu dem Substrat 4 erstreckt. Nach der Implantation und Entfernung der Photomaske 44 kann eine Wärmebehandlung durchgeführt werden, um Gitterstörungen in dem Halbleiterkörper infolge der Ionenimplantation zu beseitigen. Es ist auch möglich, die Ionen nur in einem verhältnismässig schmalen Oberflächengebiet in der Nähe der Oberfläche 2 anzubringen.

Nach dem Anbringen der Verunreinigungsatome (Bor)

kann die Photolackschichtmaske 44 wieder entfernt werden, wonach der Körper 1 einer Wärmebehandlung unterworfen wird, wodurch die implantierten Boratome weiter in den Körper 1 eindiffundieren und die an das Substrat 4 grenzende p-leitende Zone 6 bilden.

Über dasselbe Fenster 45 wird anschliessend durch Ionenimplantation und/oder Diffusion das n-leitende Sourcegebiet 5 angebracht (Fig. 14). Die Zone 5 erstreckt sich weniger tief in dem Körper 1, wodurch auch die laterale Diffusion über diese Zone sich weniger weit als das p-leitende Gebiet 6 unter der Gate-Elektrode 13 erstreckt. Zugleich mit dem Gebiet 5 werden die Drainkontaktgebiete 8 über ein Fenster angebracht, das durch die Gate-Elektroden 13 einerseits und das versenkte Oxidmuster andererseits definiert wird. Während oder nach dem Anbringen der Zonen 5 und 8 wird der unbedeckte Teil der Oberfläche 2 einer Oxidationsbehandlung unterworfen. In die erhaltene Oxidschicht werden auf übliche Weise Kontaktlöcher geätzt, wonach die Aluminiumkontakte 10 und 25 für die Source- und Draingebiete der Transistoren Ti und T2 angebracht werden. Zu gleicher Zeit werden die oberen Gate-Elektroden 16 angebracht. Wie aus den Figuren hervorgeht, sind die Gate-Elektroden 16 derart angebracht, dass sie etwas gegen die Gate-Elektroden 13 verschoben sind, um eine möglichst niedrige Streukapazität zwischen den Gate-Elektroden 16 und den Draingebieten der Transistoren zu erhalten.

621891 8

Bei Exemplaren, die auf diese Weise hergestellt sind, stellte das Substrat eingeführt werden. Dabei kann bzw. können die sich heraus, dass die Schwellwertspannung Vth etwa 1,5 V Widerstandsgate-Elektrode(n) auf einem konstanten Potential betrug. Die Spannung Vs, bei der die Steilheit ihren Sättigungs- gehalten werden, dadurch, dass die Enden der Gate-Elek-

wert erreicht, war etwa 3 V. Der Bereich, in dem die Steilheit trode(n) gegebenenfalls unter Fortlassung der Widerstände 19

konstant ist, erstreckt sich, wie gefunden wurde, von 3 V bis 5 und 20 über je eine Spannungsquelle an ein Bezugspotential etwa 5 V. Die Einstellung der Vorrichtung soll derart sein, dass gelegt werden, wobei erwünschtenfalls auch die obere(n) Gate-

bei maximalem positivem Eingangssignal der Punkt der Gate- Elektrode(n) 16 weggelassen werden kann bzw. können. Auch

Elektrode 13 (eines der Enden der Gate-Elektrode 13) mit dem können über die Sourcezone(n) 5 Signale eingeführt werden,

höchsten Potential nicht über diesem Wert von 5 V zu liegen Weiter kann die Halbleiteranordnung durch andere als die kommt, während das Potential an dem anderen Ende dabei 10 beschriebenen Verfahren hergestellt werden. So kann z. B. von höchstens gleich der Schwellwertspannung Vth ( 1,5 V) ist. Aus- einem Halbleiterkörper ausgegangen werden, der völlig p-lei-

serdem soll bei maximalem negativem Eingangssignal das tend ist und in dem örtlich z. B. durch Ionenimplantation eine

Potential an dem genannten ersten Ende der Widerstandsgate- dünne n-leitende Oberflächenschicht zwischen der Drainkon-

Elektrode 13 nicht niedriger als die Spannung Vs (3 V) werden. taktzone 8 und dem p-leitenden Zwischengebiet 6 angebracht

Günstige Ergebnisse können dadurch erzielt werden, dass an 15 ist.

ein Ende +1 V und an das andere Ende +4 V beim Fehlen eines

Eingangssignals angelegt wird. Die Amplitude des Eingangs- Es sei schliesslich bemerkt, dass die Anwendung einer zwei-

signals kann dann etwa 0,5 V betragen, was für die Multiplika- ten oben als obere Gate-Elektrode bezeichneten Elektrode, die tion der beiden Signale Si und S2 genügend ist. kapazitiv mit der Widerstandsgate-Elektrode verbunden ist,

Es können die zu mischenden Signale auch durch andere als 20 nicht nur in den hier beschriebenen Vorrichtungen, sondern die beschriebenen Verfahren eingeführt werden, z. B. dadurch, auch im allgemeinen in anderen Vorrichtungen mit einer derar-

dass die Signalquellen direkt mit der (den) Widerstandsgate- tigen Widerstandsgate-Elektrode, der ein Spannungssignal

Elektrode(n) verbunden werden. Die Signale können auch über zugeführt werden muss, grosse Vorteile bieten kann.

G

5 Blatt Zeichnungen

Claims

621891

PATENTANSPRÜCHE

1. Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Gate-Elektrode, welche Halbleiteranordnung einen Halbleiterkörper mit an eine Oberfläche grenzenden Source- und Draingebieten vom einen Leitungstyp enthält, die voneinander durch ein Zwischengebiet vom zweiten Leitungstyp getrennt sind, in dem sich ein an die Oberfläche grenzendes Kanalgebiet befindet, über dem die durch eine dazwischenliegende Isolierschicht gegen den Halbleiterkörper isolierte Gate-Elektrode liegt, dadurch gekennzeichnet, dass die Gate-Elektrode eine als untere Gate-Elektrode vorgesehene leitende Schicht enthält, die durch eine Isolierschicht gegen die Oberfläche isoliert ist und die mit Anschlussmitteln zum Anlegen eines Spannungsabfalls über der unteren Gate-Elektrode in einer Richtung praktisch parallel zur Oberfläche und praktisch quer zur Hauptstromrichtung im Kanalgebiet des Transistors versehen ist, und dass der Transistor beim Fehlen des genannten Spannungsabfalls wenigstens innerhalb eines bestimmten Bereiches an die Gate-Elektrode anzulegender Spannungen eine praktisch konstante Steilheit aufweist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Länge des Kanalgebietes zwischen dem Source- und dem Draingebiet, in einer Richtung parallel zu der Hauptstromrichtung im Kanalgebiet gemessen, höchstens 2 (im und vorzugsweise gleich oder kleiner als 1,5 p.m ist.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass der Teil des Draingebietes vom einen Leitungstyp, der an das genannte Zwischengebiet vom zweiten Leitungstyp zwischen dem Sourcegebiet und dem Draingebiet grenzt, eine niedrigere Konzentration an Dotierungssubstanzen, die den Leitungstyp bestimmen, als das genannte Zwischengebiet aufweist.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die untere Gate-Elektrode mit einer Isolierschicht überzogen ist, auf der eine als obere Gate-Elektrode vorgesehene zweite leitende Schicht liegt.
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die untere Gate-Elektrode aus einem Widerstandsmaterial, z. B. aus mit einer Dotierungssubstanz dotiertem polykristallinem Silizium, und die obere Gate-Elektrode aus einem elektrisch gut leitenden Material, z. B. aus Aluminium, besteht
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass im Halbleiterkörper zwei praktisch identische Feldeffekttransistoren mit isolierter Gate-Elek-trode vorhanden sind, wobei die Source-Gebiete der Transistoren miteinander leitend verbunden sind und jedes Drain-Gebiet mit einer Ausgangsklemme versehen ist.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, dass das Oberflächengebiet den einen Leitungstyp aufweist und wenigstens auf der Unterseite vom Substrat vom zweiten Leitungstyp begrenzt wird, und dass die Transistoren ein gemeinsames Source-Gebiet in Form einer langgestreckten streifenförmigen Oberflächenzone vom einen Leitungstyp enthalten, die in dem Halbleiterkörper von einem streifenförmigen langgestreckten Zwischengebiet vom zweiten Leitungstyp umgeben wird, das sich von der Oberfläche bis zu dem Substrat erstreckt und das Oberflächengebiet vom einen Leitungstyp in zwei gegeneinander isolierte Teile unterteilt ist, die die Draingebiete der Transistoren bilden, wobei die Gate-Elektroden durch streifenförmige langestreckte leitende Schichten gebildet werden, die sich, auf die Oberfläche gesehen, zu beiden Seiten des Sourcegebietes und praktisch parallel zu der Längsrichtung des Sourcegebietes über dem Zwischengebiet erstrecken.
8. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Zwischengebiet vom zweiten Leitungstyp und das Sourcegebiet vom einen Leitungstyp dadurch erhalten werden, dass zumindest teilweise über dieselbe Maske in ein Oberflächengebiet des Körpers, das selber das Draingebiet vom einen Leitungstyp des Transistors bildet, Dotierungssubstanzen vom zweiten bzw. vom ersten Leitungstyp eingeführt werden, um eine Zone vom zweiten Leitungstyp in dem Oberflächengebiet zu erhalten, die das Zwischengebiet des Transistors bildet, und eine Zone vom einen Leitungstyp zu erhalten, die eine höhere Dotierungskonzentration als die das Zwischengebiet bildende Zone aufweist, aber sich weniger tief als das Zwischengebiet im Halbleiterkörper erstreckt und das Sourcegebiet des Transistors bildet, wobei das Kanalgebiet des Transistors durch einen Teil des Zwischengebietes gebildet wird, der an die Oberfläche grenzt und sich zwischen dem Sourcegebiet und dem Oberflächengebiet des Körpers, das das Draingebiet des Transistors bildet, erstreckt
9. Verwendung der Halbleiteranordnung nach Anspruch 1 in einer Vorrichtung zum Mischen von zwei elektrischen Signalen, wobei Mittel zur Einführung der zu mischenden Signale und Mittel zur Entnahme des Mischsignals vorhanden sind.
10. Verwendung nach Anspruch 9, dadurch gekennzeichnet, dass über der unteren Gate-Elektrode ein Spannungsabfall angelegt wird, der grösser als der Bereich an die Gate-Elek-trode anzulegender Spannungen ist, innerhalb dessen beim Fehlen eines Spannungsabfalls über der unteren Gate-Elektrode die Steilheit des Transistors sich von 0 bis zu dem genannten praktisch konstanten Wert ändert.
11. Verwendung nach Anspruch 9, mit einer Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass von den zu mischenden Signalen das Signal mit der höchsten Frequenz an die obere Gate-Elektrode gelegt wird.
12. Verwendung nach Anspruch 9, mit einer Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Summe der zu mischenden Signale an die obere Gate-Elektrode gelegt wird.
13. Verwendung nach Anspruch 9, mit einer Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, dass von den zu mischenden Signalen das eine gleichphasig und das andere gegenphasig den Feldeffekttransistoren zugeführt und den Ausgangsklemmen ein différentielles Ausgangssignal entnommen wird.
14. Verwendung nach Anspruch 9 als Frequenzwandler, mit dessen Hilfe Signale niedriger Frequenzen durch Multiplikation mit einem Signal einer hohen Frequenz in Signale hoher Frequenzen umgewandelt werden.