DE2725115A1

DE2725115A1 - Vorrichtung zum mischen von signalen

Info

Publication number: DE2725115A1
Application number: DE19772725115
Authority: DE
Inventors: Eduard Ferdinand Stikvoort
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1976-06-16
Filing date: 1977-06-03
Publication date: 1977-12-29
Also published as: AU510665B2; AU2607777A; FR2355378A1; BE855685A; JPS52154379A; GB1580847A; NL7606483A; US4143387A; SE7706828L; CA1107404A; IT1083818B; CH621891A5

Description

J.

PHN. 8'Μ7 23.3.1977

Vorrichtung zum Mischen von Signalen

Die ."Erfindung bezieht sich auf eine Vorrichtung zum Mischen elektrischer Signale mittels eines Feldeffekttransistors mit isolierter Gate-Elektrode mit einem Halbleiterkörper mit an eine Oberfläche grenzenden Source- und Draingebieten vom einen Leitungstyp, die durch ein Zwischengebiet vom zweiten Leitungstyp voneinander getrennt sind, in dem sich das an die Oberfläche grenzende Kanalgebiet befindet, über dem die durch eine Isolierschicht gegen den Halbleiterkörper isolierte Gate-Elektrode liegt, wobei Mittel, mit deren Hilfe die zu mischenden Signale

709852/0767

PHN. 8*4 17. 23.3.77.

eingeführt werden können, und Mittel zur Entnahme eines Ausgangssignals vorgesehen sind. Die Erfindung bezieht sich weiterhin auf eine Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode, die insbesondere, aber nicht ausschliesslich zur Mischung zweier Signale geeignet ist.

Die Mischung von Signalen ist in der Elektronik eine allgemein bekannte und angewandte Bearbeitung, die u.a. zur Frequenzumwandlung durchgeführt wird. Das Prinzip der Mischung beruht auf der Multiplikation durch Addition auf einer nichtlinearen Kennlinie. Dadurch, dass die zu mischenden Signale in eine Schaltung mit einer derartigen nichtlinearen, mindestens einen quadratischen Term aufweisende Kennlinie eingeführt werden, wird ein Ausgangssignal erhalten, das infolge des quadratischen Termes, u.a. der erstem Harmonischen der Signale, eine Komponente mit der Summe der Eingangssignale und eine Komponente mit der Differenz der Frequenzen der Eingangssignale enthält. Je nach der besonderen Anwendung kann daraus die gewünschte Komponente, z.B. im Falle der Frequenzumwandlung die Komponente mit der Summenfrequenz, ausgewählt werden.

Feldeffekttransistoren vom üblichen Typ weisen eine annähernd quadratische Beziehung zwischen dem Sättigungsstrom I, durch den Transistor und der Spannung V

709852/0767

PHN. 8417.

23.3-77.

bd

an der Gate-Elektrode auf, d.h., dass die als G = ( —— )

b g

definierte Steilheit bei konstanter Drainspannung annähernd linear von der Gate-Spannung abhängig ist. In derartigen üblichen Transistoren werden die Source- und Draingebiete durch in einiger Entfernung voneinander in einen Körper vom zweiten Leitungstyp diffundierte oder implantierte Zonen vom ersten Leitungstyp gebildet. Durch die annähernd lineare Beziehung zwischen der Steilheit und der Gate-Spannung können derartige Transistoren für eine Anzahl von Anwendungen zur Mischung (Multiplikation) von Signalen benuzt werden, z.B. indem die beiden Signale in Form von Eingangsspannungen additiv an die Gate-Elektrode angelegt werden und das Ausgangssignal der Drain-Elektrode entnommen wird.

Dadurch, dass im allgemeinen die Ausgangskennlinie eines üblichen Feldeffekttransistors nicht völlig quadratisch ist, treten im Ausgangssignal oft unerwünschte Nebenprodukte auf. Im allgemeinen werden diese Nebenprodukte aus dem Ausgangssignal herausgefiltert werden müssen. Während dies für eine Anzahl von Anwendungen nicht besonders bedenklich zu sein braucht, ist dadurch in anderen Fällen, in denen die nichtlineare Verzerrung sehr klein sein soll, z.B. bei Frequenzumwandlung breitbandiger Signale, der Gebrauch eines derartigen üblichen Feldeffekttransistors ohne weiteres zur Mischung von Signalen nicht oder nahezu nicht möglich.

709852/0767

PHN. 8'H 23.3.77.

Uebliche Feldeffekttransistoren vom beschriebenen Typ weisen weiter den Nachteil auf, dass sie im Vergleich zu z.B. Bipolartransistoren verhältnismässig träge sind und dadurch nicht oder nahezu nicht für Hochfrequenzzwecke, z.B. für Frequenzen zwischen 5OO MHz und 1 GHz, brauchbar sind,

Es sind Feldeffekttransistoren bekannt, deren Kanalgebiet derart kurz ist - in der Grössenordnung von 1 /um - , dass sie sogar in dem genannten Frequenzbereich noch Verstärkung aufweisen. Derartige Transistoren sind meist von dem in der Literatur mit D-MOST (double-diffused MOST) oder DSA-MOST (diffused-self-alligned MOST) bezeichneten Typ. Die Bezeichnungen dieser Feldeffekttransistortypen beziehen sich auf die Herstellungsverfahren. Diese Transistoren werden dadurch hergestellt, dass in einem Halbleitergebiet von z.B. dem einen Leitungstyp, das selber das Draingebiet des zu bildenden Transistors ist, über dasselbe Fenster in einer Diffusionsmaske zwei Diffusionen vom zweiten Leitungstyp zum Erhalten des Kanalgebietes bzw. vom ersten Leitungstyp zum Erhalten des Source-Gebietes durchgeführt werden. Das Source-Gebiet wird daher in der Zone vom zweiten Leitungstyp erzeugt, die bei der ersten Diffusion erhalten wird. Die Länge des Kanalgebietes des Transistors wird durch den Unterschied zwischen den Diffusionstiefen der beiden Zonen bestimmt. Transistoren dieses Typs sind u.a. in dem

709852/0767

PIIN. 8 Jt1 7.
23.3.77.

Aufsatz "D-MOS-Transistor for Microwave Applications" von H.J. Sigg und anderen in "I.E.E.E. Transactions on Electron Devices", Band ED-19, Nr. 1, Januar 1972 beschrieben.
Wie in diesem Aufsatz beschrieben Avird, weisen D-MOS-Transistoren eine Steilheit G auf, die innerhalb eines bestimmten Bereiches an die Gate-Elektrode anzulegender Spannungen einen annähernd linaren Verlauf hat. Innerhalb dieses Spannungsbereiches könnten diese Transistoren, wie im vorgenannten Aufsatz angegeben ist, zur Mischung von Signalen verwendet werden. Gleich wie Feldeffekttransistoren vom beschriebenen üblichen Typ 'weisen jedoch D-MOS-Transistoren den Nachteil auf, dass für viele Anwendungen der Verlauf der Steilheit als Funktion der Gate-Spannung ungenügend linear ist, wodurch in dem Ausgangssignal eine zu grosse Verzerrung und/oder eine zu grosse Anzahl unerwünschter Komponenten auftreten.

Die Erfindung bezweckt u.a., eine Vorrichtung der eingangs beschriebenen Art zu schaffen, mit deren Hilfe zwei Signale miteinander ohne unerwünschte Verzerrungen und/oder unerwünschte Mischprodukte im Ausgangssignal
gemischt werden können.

Weiter bezweckt die Erfindung, eine Mischvorrichtung zu schaffen, die sich zur Anwendung bei hohen
Frequenzen eignet.

Ausserdem bezweckt die Erfindung, einen Feldeffekt-

709852/0767

PHN. 8417·

au. 23.3.77.

transistor zu schaffen, der sich zur Anwendung in einer derartigen Mischvorrichtung eignet und der wenigstens innerhalb eines bestimmten Spannungsbereiches eine als Funktion der Eingangsspannung praktisch linear verlaufende Steilheit G aufweist.

Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass ein Transistor mit einer praktisch linearen Steilheit (innerhalb eines bestimmten Spannungsbereiches) dadurch erhalten werden kann, dass, ausgehend von einem Transistor mit einer praktisch konstanten Steilheit wenigstens innerhalb dieses Spannungsbereiches, für die Gate-Elektrode eine derartige Struktur¹ gewählt wird, dass die Breite des wirksamen Kanalgebietes sich linear mit der Eingangsspannung ändert. Dabei ist unter dem wirksamen Kanalgebiet derjenige Teil des Kanalgebietes zu verstehen, durch den bei den gegebenen Spannungen elektrischer Strom fliesst. Unter der Breite des Kanalgebietes ist die Grosse des wirksamen Kanalgebietes parallel zu der Oberfläche und quer zu der Stromrichtung zu verstehen.

DaJher ist eine Vorrichtung zur Mischung zweier elektrischer Signale der eingangs beschriebenen Art nach der Erfindung dadurch gekennzeichnet, dass die Gate-Elektrode des Feldeffekttransistors eine leitende Schicht enthält, die durch eine Isolierschicht gegen die Oberfläche isoliert ist und nachstehend als untere Gate-Elektrode

709852/0767

PIIN. 8'Π7. /\ζ 23.3.77.

bezeichnet wird und mit Anschlussinitteln versehen ist, mit deren Hilfe ein Spannungsabfall über der unteren Gate-Elektrode in einer Richtung praktisch parallel zu der Oberfläche und praktisch quer zu der Hauptstromrichtung in dem Kanalgebiet des Transistors angelegt wird, und dass der Transistor beim Fehlen eines Spannungsabfalls zu dem Typ von Feldeffekttransistoren mit isolierten Gate-Elektroden gehört, die wenigstens innerhalb eines bestimmten Bereiches an die Gate-Elektroden anzulegender Spannungen eine praktisch konstante Steilheit aufweisen.

Durch den Spannungsabfall über der Gate-Elektrode kann der Arbeitspunkt derart gewählt werden, dass die Gate-Elektrode einen Teil, dessen Potential jenseits der Schwellwertspannung des Transistors liegt - wobei unter diesem Teil ein leitender Kanal in dem Kanalgebiet vorhanden ist — u.id einen Teil enthält, dessen Potential in bezug auf die Schwellwertspannung- derartig ist, dass unter diesem Teil in dem Kanalgebiet keine Stromleitung möglich ist. Dadurch, dass das Potential der Gate-Elektrode gleichmassig durch Zufuhr eines Eingangssignals - unter Beibehaltung des Spannungsabfalls - geändert wird, kann eine lineare Modulation der Breite des wirksamen Teiles des Kanalgebietes erhalten werden. Vie an Hand der nachstehenden Figurbeschreibung näher erläutert werden wird, weist die Vorrichtung dadurch eine ebenfalls linear mit

709852/0767

PHN. 8-'Π 7.

23.3-77. Ab

ν- 272b 11

dom Ausgangssignal zunehmende Steilheit auf und eignet sich dadurch besonders gut zur Mischung von Signalen.

Es hat sich herausgestellt, dass eine Vorrichtung mit in dieser Hinsicht günstigen Eigenschaften erhalten werden kann, wenn die Länge des Kanalgebietes zwischen doji Source- und Draingebieten, in einer Richtung parallel zu der Hauptstroinrichtung in dem Kanalgebiet gemessen, höchstens 2 /Uin und vorzugsweise gleich oder kleiner als 1,5/um ist.

Um zu verhindern, dass bei diesen sehr kurzen Kanal gebieten Durchschlag ("punch-through") zwischen den Source- und Draingebieten des Transistors auftritt, wird die Dotierungskonzentration wenigstens des Teiles des Draingebietes vom einen Leitungstyp, der an das Zwischengebiet vom zweiten Leitungstyp zwischen dem Source- und dem Draingebie'; grenzt, niedriger als die Verunreinigungskonzentration in dem Zwischengebiet gewählt, wodurch das Verarmungsgebiet des beim Betrieb in der Sperrichtung vorgespannten pn-Uebergangs zwischen dem Zwischongebiot und dem Draingebiet sich im wesentlichen in dem Di-aingebiet und praktisch nicht in dem Zwischcugebiet erstreckt,.

Der Transistor ist vorzugsweise ein D-MOS-Transistor, in dem das genannte Zwischengebiet und die Source-Zone durch Diffusion und/oder T.oncnimplantation von Verunreinigungen entgegengesetzter Lei tujigs typen

709852/0767

PHN. 8Ί17. 23.3.77.

durch dieselben Fenster in einer Miiskierungsscliicht erhalten sind. Ein derartiger Transistor weist, wie bereits bekannt ist, eine Steilheit G auf, die bei

' 111 '

zunehmenden Gate-Spannungen in einem bestimmten Spannungsbereich von praktisch Null auf einen Sättigungswert zunimmt und dann praktisch konstant bleibt. Wie aus der Figurbeschreibung noch hervorgehen wii-d, kann mit einem derartigen Transistor trotz der Tatsache, dass örtlich das Potential der Gate-Elektrode innerhalb des Spaniiungsbereiches liegt, in dem die Steilheit nicht konstant ist, dennoch infolge des Spannungsabfalls eine praktisch lineare Steilheit erhalten werden. Vorteilhafterweise wird dazu über die untere Gate-Elektrode ein Spannungsabfall angelegt, der grosser als der Bereich an die Gate-Elektrode anzulegender Spannungen ist, innerhalb dessen - beim Fehlen eines Spannungsabfalls über der Gate-Elektrode - die Steilheit des Transistors sich von Null zu dem genannten praktisch konstanten Wert ändert.

Infolge der sehr geringen Kanallänge weisen die hier verwendeten Transistoren im allgemeinen sehr günstige Hochfrequenzeigenschaften auf, wodurch Mischvorrichtungen nach der vorliegenden Erfindung besonders gut für Anwendungen in Hochfrequenzbereichen, z.B. in dem Frequenzbereich bis zu 1 GIIz, geeignet sind. Um die Verlustleistung infolge des angelegten Spannungsabfalls zu beschränken,

709852/0767

P]IN.

23O.77.

272

5 115

ist die untere Gate-Elektrode vorzugsweise aus einem geeigneten Widerstandsmaterial, z.B. dotiertem polykristallinem Silizium, hergestellt. Vorteilha fterwei se kann bzw. können eines der zu mischenden Signale oder beide Signale an diese Widerstandsschicht angeJegt werden. Vorzugsweise ist jedoch die die untere Gate-Elektrode bildende Viderstandsschicht mit einer Isolierschicht überzogen, auf dei' eine zweite verhäl triismässig nicdorohmige leitende Schicht, die weiter als obere Gate-Elektrode bezeichnet wird, angebracht ist. Indem wenigstens eines der Signale an diese gut leitende Schicht angelegt, wird, die kapazitiv mi t der Widerstandsschicht verbunden ist, ist es unmöglich, die Hochfrequenzeigenschaften des Transistors beizubehalten, auch wenn die Gate-Elektrode eine Widerstandsschicht enthält und eine damit gekoppelte verhältnismässig grosse RC-Zeit aufweist.

Eine Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode, die sich insbesondere, aber nicht ausschliesslich zur Mischung von Signalen eignet, ist nach der Erfindung dadurch gekennzeichnet, dass die Gate-Elektrode zwei Teilschichten enthält, die übereinander liegen, und zwar eine untere Gate-Elektrode, die durch eine erste die Oberfläche des Körpers bedeckende Isolierschicht von dem Kanalgcbiet getrennt ist, und eine obere Gate-Elektrode, die durch

709852/0767

I³IJN. 8Ί

«.3.77.

eine die untere Gate-Elektrode bedeckende zweite Isolierschicht, die untere Gate-Elektrode und die erste J.solier- '_. schicht von dem Kanalgebiet getrennt ist; dass die untere Gate-Elektrode mit Anschlussnii t teln zum Anlegen eines Spannungsabfalls über der unteren Gate-Elektrode in einer Richtung praktisch parallel zu der Oberfläche und praktisch quer zu der Hauptstromrichtung in dem Kanalgebiet des Transistors versehen ist, und dass der Transistor beim Fehlen eines Spannungsabfalls über der unteren Gate-Elektrode zu dem Typ von Transistoren mit isolierten

Gate-Elektroden gehört, die innerhalb eines bestimmten Bereiches an die isolierte Gate-Elektrode anzulegender Spannungen eine praktisch konstante Steilheit aufweisen. Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 einen Querschnitt durch einen bekannten D-MOS-Transistor,

Fig. 2 die Steilheit G des Transistors nach Fig. 1 als Funktion der Gate-Spannung V ,

Fig. 3 eine Draufsicht auf einen Feldeffekttransistor zur Anwendung in einer Mischvorrichtung nach der Erfindung,

Fig. '( einen Schnitt längs der Linie IV-IV durch den Transistor nach Fig. 3»

709852/0767

PHN. 6'« 20 23.3.77.

Fig. 5 einen Schnitt längs der Linie V-V durch den Transistor nach Fig. 3>

Fig. 6 den Potentialverlauf über der Gate-Elektrode des Transistors nach Fig. 3 als Funktion der Stelle,

Fig. 7 ein Schaltbild einer Mischvorrichtung nach der Erfindung,

Fig. 8 ein Schaltbild einer weiteren Mischvorrichtung nach der Erfindung,
Fig. 9 eine Draufsicht auf einen Teil einer Halbleiteranordnung zur Anwendung in der Vorrichtung nach Fig. 8,

Fig. 10 einen Schnitt längs der Linie X-X durch die Anordnung nach Fig. 9> und
Fig. 11 bis Fig. 14 Schnitte durch einen Teil einer Halbleiteranordnung zur Anwendung; in der Vorrichtung nach Fig. 8 während einiger Stufen der Herstellung,.

Es sei bemerkt, dass die Figuren schematisch dargestellt und nicht masstäblich gezeichnet sind. Zur Verdeutlichung der Erfindung ist in Fig.

zunächst ein bekannter Feldeffekttransistor von einem Typ, der in der Literatur oft mit D-MOST oder mit DSA-MOST bezeichnet wird, im Schnitt dargestellt. Fig. 2 zeigt die Steilheit G dieses Transistors in Abhängigkeit von der Gate-Spannung V .

709852/0767

PHN. 8Ί17. 23-3.77.

Der übliche D-MOST enthält einen Halbleiterkörper 1 mit einem an die Oberfläche 2 grenzenden Gebiet vom einen Leitungstyp, das auf der Unterseite von einem Teil des Körpers (weiter.als Substrat bezeichnet) vom zweiten Leitungstyp begrenzt wird. Wenn beispielsweise angenommen wird, dass der Transistor vom n-Kaiial-Typ ist, ■wird das Oberflächengebiet 3> das selber das Draingebiet des Transistors ist, durch n-leitencles Halbleitermaterial gebildet, während der Teil k aus p-leitendein Halbleitermaterial besteht. Das Gebiet 3 kann z.B. dadurch erhalten werden, dass auf dem p-leitenden Substrat h eine n-leitende epitaktische Schicht abgelagert oder dadurch, dass,ausgehend von dem Substrat h, ein Oberflächenteil mittels Ionenimplantation in n-leibendes Material umgewandelt wird. Das Source-Gebiet des Transistors wird durch die η-leitende Oberflächenzone 5 gebildet. Source- und Draingebiete sind voneinander durch ein zwischenliegendes p-leitendes Gebiet 6 getrennt, in dem das Kanalgebiet des Transistors liegt. Das Sourcegebiet 5 und das Zwischen— gebiet 6 können durch Diffusion n- bzw. p-leitender Verunreinigungen in das η-leitende Gebiet 3 über dasselbe Diffussionsfenster in einer auf der Oberfläche 2 angebrachten Maskierungsschicht angebracht werden. Statt durch Diffusion können die Verunreinigungen naturgemäss auch durch Ionenimplantation in dem Körper 1 angebracht

709852/0767

!Bf *r .■■■■■

PIIN. 8/; 23.3.77.

werden. Zugleich mit dem Sourcegebiet 5 wird auch die η-leitende Oberflächenzone 8 angebracht, die eine höhere Konzentration als das Gebiet 3 aufVeist und eine Kontakt- ■ zone für die Drainelektrode 9 bildet. Das Sourcegebiet 5 ist mit einem Kontakt 10 versehen. Die Gate-Elektrode 11 ist über dem Kanalgebiet 7 angebracht und ist von der Oberfläche 2 des Körpers 1 durch eine dünne Isolierschicht getrennt. Das Zwischengebiet 6 ist, wie aus der Figur ersichtlich ist, durch, die epitaktische Schicht 3 hindurch bi-s zu dem Substrat diffundiert, wodurch über das Substrat ein geeignetes Bezugspotential, z.B. Erdpotential, an das Zwischengebiet angelegt werden kann.

Es wird beispielsweise angenommen, dass der Transistor vom Anreicherungstyp ist, dp.. , dass beim Fehlen einer Spannung an der Gate-Elektrode der Transistor nichtleitend ist. Zwischen 0 V und der Schwellwertspannung

V , wird, wie in Fig. 2 angegeben ist, die Steilheit τ

G = ( ) bei konstanter Spannung zwischen dem Source-

^m b g
und dem Draingebiet praktisch Null sein. Von der Schwellwertspannung her nimmt die Steilheit bei zunehmender Spannung V an der Gate-Elektrode zu. Die Beziehung zwischen der Steilheit und der Gate-Spannung ist in diesem Gebiet, gleich wie bei üblichen Feldeffekttransistoren mit isolierten Gate-Elektroden, annähernd linear. Die Abweichungen von der Linearität sind aber im allgemeinen

709852/0767

ρ:ix. ΒΛΐ7-23.3.77-

derart gross, dass für eine Anzahl von Anwendungen die Multiplikation zweier Signale mittels eines derartigen Transistors nicht möglich ist, weil die nichtlirearen Abweichungen der Kennlinie von G eine zu grosse Anzahl 'unerwünschter Mischsignale in dem Ausgangssignal herbeiführen.

Bei weiter zunehmender V erreicht die Steilheit einen Sättigungswert und nimmt oberhalb des Wertes V

praktisch nicht mehr zu. Eine mögliche Ursache dieses Verhaltens der Steilheit als Funktion der Gate-Spannung V kann in der Länge des Kanals 7 des Transistors gefunden werden. Diese Länge wird durch den Unterschied zwischen den Diffusionstiefen der Zonen 5 und 6 bestimmt und kann dadurch sehr gering sein und z.B. in der Grössenordnung von 1 /um liegen. Das beim Betrieb gebildete Verarmungsgebiet am pn-Uebergang zwischen dem Draingebiet 3 und dem Zwischengebiet 6 wird sich dabei im wesentlichen in dem niedriger dotierten Draingebiet 3 und nicht in dem Zwischengebiet 6 erstrecken, wodurch an das Draingebiet 3> geeignete Spannungen angelegt werden können, ohne dass — trotz der geringen Kanallänge zwischen dem Sourcegebiet und dem Draingebiet 3» 8 - "Punch-through" von dem Draingebiet zu dem Sourcegebiet auftritt.

Indem nun in dem obenbeschriebenen Transistor für die Gate-Elektrode eine von der normalen Form abweichende Konfiguration gewählt wird, kann eine Feldeffekttransistor-

709852/0767

HIN. 8ίΠ7.

23.3-77. - Xf-

struktur erhalten werden, deren Drainstrom und Gatespannung eine praktisch rein quadratische Beziehung ohne Tenne höherer Ordnung (wenigstens innerhalb eines bestimmten Bereiches von Gate—Spannungen) aufweisen. Ein D-MOS-Feldeffekttransistor mit einer derartigen abgeänderten Gate-Elektrodenkonfiguration ist in Fig.3 in Draufsicht dargestellt. Ein Schnitt durch diesen Transistor entsprechend dem Schnitt nach Fig. 1 durch einen üblichen D-MOS-Transistor ist in Fig. h dargestellt.

Fig. 5 zeigt einen Querschnitt durch den Transistor in einer Richtung quer zu der Stronirichtung in dem Transistor. Der Einfachheit halber sind für entsprechende Teile im vorliegenden Ausführungsbeispiel die gleichen Bezugsziffern wie für den in Fig. 1 gezeigten Transistor verwendet.

Der Transistor nach den Fig. 31 ^ und 5 unterscheidet sich von dem an Hand der Fig. 1 beschriebenen Transistor im wesentlichen darin, dass die Gate-Elektrode eine durch die Isolierschicht 12 von dem Körper 1 getrennte leitende Schicht 13 (weiter als untere Gate-Elektrode bezeichnet) enthält, die mit Anschlussmitteln 1**, 15 versehen ist, die an den beiden Enden der Gate-Elektrode 13 angebracht sind. Mit Hilfe dieser Anschlussmittel kann über der unteren Gate-Elektrode 13 ein Spannungsabfall praktisch parallel zu der Oberfläche des Körpers und praktisch quer zu der Hauptstromrichtung in dem Kanalgebiet 7 des Transistors angelegt werden. Dadurch, dass der Transistor beim Fehlen

709852/0767

23.3.77.

eines Spannungsabfalls über der Gate-Elektrode 13 zu dem Typ von Feldeffekttransistoren gehört, die wenigstens innerhalb eines bestimmten Bereiches in die Gate-Elektroden anzulegender Spannungen eine praktisch konstante Steilhext aufweisen, kann, indem zwischen den Anschlussmitteln ein geeigneter Spannungsunterschied angelegt wird, eine praktisch quadratische Beziehung zwischen dem Strom durch den Transistor und der Gate-Spannung erhalten werden. Dies wird an Hand der Fig. 5 und 6 näher erläutert.

Es sei bemerkt, dass über der Gate-Elektrode 13 eine zweite, weiter als obere Gate-Elektrode bezeichnete Elektrode 16 angebracht ist, die von der unteren Gate-Elektrode durch eine zwischenliegende Isolierschicht 17 getrennt ist. Auf die Bedeutung der oberen Gate-Elektrode wird nachstehend nicht näher eingegangen, weil diese Elektrode für das Erhalten der quadratischen IE, —V -Kennlinie nicht wesentlich ist

Wie in Fig. 5 angegeben ist, wird über der Gate-Elektrode 13 ein Spannungsabfall mit Hilfe der Spannungsquelle 18 angelegt, deren positive Klemme über den Widerstand 19 mit dem Anschlusskontakt 14 verbunden ist; die negative Klemme ist über den Widerstand 20 mit dem Anschlusskontakt 15 verbunden und, gleich wie das Substrat k, an ein Bezugspotential, z.B. an Erde, gelegt. Die Widerstände 19 und 20 dienen, wie noch näher erläutert werden wird, zum Erhalten einer hohen Impedanz zwischen der

709852/0767

P.4-W 8'¹H?. 23.3.77.

Zb

Gate-Elektrode 13 und Erde. In Fig. 6 ist der Verlauf des Potentials V der Gate-Elektrode 13 als Funktion der Koordinate χ dargestellt, wobei χ der Abstand zwischen Punkten auf der Gate-Elektrode und dem Anschlusskontakt 14, in einer Richtung parallel zu dem Spannungsabfall über der Gate-Elektrode gemessen, ist. Der Punkt A in Fig. entspricht daher dem Anschlusskontakt 1'»■ und der Punkt B dem Anschlusspunkt 15· In den Figuren sind weiter die Spannungen V und V dargestellt, die der Sättigungs— spannung V bzw. der Schwellwertspannung V in Fig. 2

S LlT

entsprechen.

Die Kurve 21 stellt den Potentialverlauf über der Gate-Elektrode 13 bei einer ersten Spannung dar. Wie aus der Figur ersichtlich ist, lassen sich drei Gebiete auf der Gate-Elektrode unterscheiden, und zwar: ein erstes Gebiet AC mit einem den Sättigungswert V über— schreitenden Potential; dieses Gebiet liefert einen Beitrag zu der Gesamtsteilheit G , die im wesentlichen nur linear

m'

von der Grosse dieses Gebietes abhängig ist. Dem Gebiet AC schliesst sich das Gebiet CD an, dessen Potential zwischen der Sättigungsspannung V und der Schwellwertspannung V

S L· Al

liegt. Darauf folgt ein drittes Gebiet DB der Gate-Elektrode 13» dessen Potential die Schwellwertspannung V unterschreitet. Unter diesem Teil der Gate-Elektrode kann dalier kein Strom fHessen. Der Transistor kann als aus

709852/0767

Γ11Ν. 8Ί17- φ 23.3.77-

- v9 -

einer Anzahl paralleler Transistoren mit je der zugehörigen Steilheit G (x) aufgebaut gedacht werden. Ist G^ix) die Steilheit pro Längeneinheit, so kann die Gesamtsteilheit G aus

^Gin⁼ J ^G _m*"(^x)^dx ^r S ^G*(^x)^dx + J ^G _m*(^x)^{dx +} V G_m ^V(x)dx. (1) AACD

berechnet werden.

Da in dem Gebiet AC die Steilheit konstant (= G*(o)) und in dem Gebiet DB gleich Null ist, kann (i) geschrieben werden als

₊J

G = G*(o) .AC₊J G"*(x)dx (2)

Die Kurve 22 stellt den Potentialverlauf über der Gate-Elektrode 13 bei einer Spannung dar, die um AV höher ist. Auf gleiche Weise wie oben kann abgeleitet werden, dass die Steilheit wird:

wobei E und F die Punkte der Gate-Elektroden angeben, an

G = G^(O) AE +/ Ct (x)dx (3),

denen das Potential die Werte V bzw. V.. aufweist. Wenn der Unterschied VA-VB für beide Kurven 21, 22 gleich ist, gilt:

D Xm

J G*(x)dx = U G_m (x)dxj
C E

d.h., dass der Spannungsbereich, innerhalb dessen sich die Steilheit ändert, (siehe Fig. 2), sich zwar entlang der Gate-Elektrode verschiebt, aber dass der Beitrag dieses Bereiches zu der Gesamtsteilheit des Transistors sich nicht ändert.

709852/0767

Die Aenderung A G infolge der Spannungsänderung A V beträgt daher:

Aus einfachen mathematischen Gründen lässt sich erkennen, dass der Unterschied AE-AC = CE linear von Δ V abhängig ist, so dass die Formel (k) als Ag = p g-*(o) . 4v

m m ^v ' g
geschrieben werden kann, wobei P eine Konstante ist.

Wird daher ein Spannungsabfall VA-VB grosser als der Bereich von Spannungen (V - V,, ) innerhalb dessen - beim Fehlen eines Spannungsabfalls - sich die Steilheit von 0 bis zu dem genannten konstanten Wert ändert, gewählt, so kann der Transistor auf einen derartigen Arbeitspunkt eingestellt werden, dass innerhalb eines Bestimmten Bereiches von Eingangsspannungen V gilt, dass die Steilheit (innerhalb dieses Bereiches betrachtet) sich linear mit V ändert, das heisst:

G ckj V
m

Der sich aus dem Eingangssignal V ergebende Drainstroni i. ist dann nahezu völlig quadratisch von dem Eingangssignal V abhängig, wodurch der Transistor vom hier beschriebenen Typ besonders gut dazu geeignet ist, zwei Signale miteinander zu multiplizieren.

Für eine niedrige Verlustleistung in der Gate-Elektrode 13 ist ein erheblicher Widerstand zwischen'den

709852/0767

PHN. 8'H 7. 3ft 23.3-77.

Anschlusskontakten lh und 15 erwünscht. Die Gate-Elektrode ist daher vorzugsweise aus einem geeigneten Widerstandsmaterial, z.B. auf der Oxidschicht 12 niedergeschlagenem polykristallinem Silizium, hergestellt, dessen Widerstand durch in der Halbleitertechnik bekannte Verfahren innerhalb weiter Grenzen dadurch geregelt werden kann, dass das Material mit einer Verunreinigung dotiert wird.

Vorteilhafterweise kann die Gate-Elektrode 13 mit Mitteln versehen sein, mit deren Hilfe auf übliche Weise unmittelbar elektrische Signale, insbesondere Niederfrequenzsignale, der Gate-Elektrode zugeführt werden. Für Signale höherer Frequenzen kann die mit der Widerstands-Gate-Elektrode gekoppelte RC-Zeit jeduich eine Beschränkung bilden. Um trotz des hohen Widerstandes der Schicht I3 dennoch die den üblichen MOS-Transistoren inhärenten Hochfrequenzeigenschaften benutzen zu können, ist die untere Gate-Elektrode mit einer Isolierschicht 17 überzogen, auf der eine zweite leitende Schicht 16 liegt, die weiter als obere Gate-Elektrode bezeichnet wird. Im Gegensatz zu der unteren Gate-Elektrode besteht die obere Gate-Elektrode vorzugsweise aus einem gut leitenden Material, z.B. aus einem geeigneten Metall, wie Aluminium. . Ueber den schematisch in Fig. 5 dargestellten

Anschlusskontakt 23 kann an die Gate-Elektrode 16 ein elektrisches Signal angelegt werden. Die Widerstände 19 und

709852/0767

PUN. 3 '; 1 7 30 23.3.77.

können bei der gegebenen Frequenz dieses Signals derart gewählt werden, dass die Impedanz für dieses Signal der Elektrode 16 über die Elektrode 13 und die Widerstände 19> 20 viel grosser als über die Elektrode 13 und den Halbleiterkörper 1 zu Erde ist. Dadurch kann das Signal kapazitiv über die Elektrode 16 an die Elektrode 13 angelegt werden. Für eine möglichst starke kapazitive Kopplung zwischen den Elektroden 13 und 10 ist die dielektrische Schicht 17 vorzugsweise möglichst dünn gemacht. Bei einer besonderen Ausführungsform besteht die Schicht 17 aus Siliziunioxid, das dadurch erhalten ist, dass die polykristalline Siliziumschicht 13 teilweise oxidiert wird, wobei die Dicke der Schicht 17 etwa 0,1 /um, d.h. gleich gross wie die Dicke der Oxidschicht 12 zwischen der Gate-Elektrode 13 und dem Halbleiterkörper 1, ist.

Fig. 7 zeigt die in den Fig. 3 bis 5 gezeigte Feldeffekttransistorstruktur in einer Schaltung, die als Frequenzwandler verwendet werden kann. Die Drainelektrode des Transistors T ist über einen Belastungswiderstand 2k mit der positiven Klemme einer Speisequelle verbunden, während die Source—Elektrode mit der negativen Klemme (gewöhnlich Erde) der Speisequelle verbunden ist. Das von dem Transistor gelieferte Ausgangssignal kann über die Ausgangsklemme 25 der Drain-Elektrode des Transistors entnommen und z.B. einem Filter 26 zugeführt

709852/0767

PHN. 8>i17. ^a 23 3.77-

werden, mit dessen Hilfe unerwünschte Komponenten herausgefiltert werden können. Das Signal S₁, dessen Frequenz umgewandelt werden soll, z.B. von einer niedrigen Frequenz f.. in eine höhere Frequenz (f.. + f ), wird von der schematisch dargestellten Signalquelle 27 geliefert. Das zweite Hochfrequenzsignal S„, mit dem das Niederfrequenzsignal multipliziert werden soll, wird vorzugsweise von dem Ortsoszillator 28 geliefert, dessen Ausgangssignal eine Frequenz f aufweist.

Die Signale f.. und f werden additiv der Gate-

Elektrode 16 und durch die kapazitive Kopplung zwischen den Elektroden ^6 und 13 der Gate-Elektrode 13 zugeführt. Das an der Klemme 25 auftretende Ausgangssigrial enthält im allgemeinen im wesentlichen nur Komponenten mit den ursprünglichen Frequenzen f und f₁, die ersten Harmonischen derselben und die sich aus dem Multiplikations— term ergebenden Komponenten mit Frequenzen (f + 1C₁) bzw. (f -f„). Mit Hilfe des Filters 26 kann die erwünschte ^v ο 1 '

Komponente daraus ausgewählt und für weitere Verarbeitung der Ausgangskiemine 29 entnommen werden. Durch die nahezu quadratische Beziehung zwischen dem Drainstrom I, in dem Transistor und der Eingangsspannung an der Gate-Elektrode und/oder 16, wobei Tenne höher als zweiter Ordnung nahezu völlig fehlen, treten andere als die vorgenannten Komponenten nicht oder nur vernachlässigbar klein an

709852/0767

PUN, b4i/. 23.3.77.

der Ausgangsklemme 25 auf, wodurch die Vorrichtung z.B. ohne weiteres mit Vorteil als Frequenzwandler für breitbandige Signale angewandt werden könnte.

Es sei bemerkt, dass in Fig. 7 die Viderstands-Gate-Elektrode 13 der Einfachheit halber durch einen Widerstand dargestellt ist. Es ist einleuchtend, dass die angewandte Bezeichnung nur schematisch ist und dass der Spannungsabfall über dem Widerstand nicht parallel zu der Stromrichtung von dem Source- zu dem Draingebiet des Transistors, sondern gerade quer zu dieser Richtung, daher quer zu der Zeichnungsebene, betrachtet werden soll.

Fig. 8 zeigt ein Schaltbild eines Frequenzwandler/Vervielfacher/Mischers, mit dessen Hilfe ohne 'zusätzliches Filter die ersten Harmonischen im Ausgangssignal schon beseitigt werden können. Statt eines einzigen Transistors enthält die Vorrichtung zwei praktisch gleiche Transistoren vom D-MOS-Typ mit einer Widerstands-Gate-Elektrode, 13 und einer Äluminium-Gate-Elektrode 16, wie oben beschrieben ist. Die Sourcegebiete 5 sind elektrisch miteinander verbunden, während die Draingebiete mit Klemmen 25 versehen sind, zwischen denen das Ausgangssignal differentiell entnommen werden kann. Ueber die Widerstände 19/20 sind die Widerstandsgate-Elektroden mit je einer Spannungsquelle 18 zum Anlegen eines Spannungsabfalls zwischen den Anschlussklemmen an der Gate-Elektrode 13 verbunden. Die zu mischenden Signale S₁ und S

709852/0767

ΤΗΝ, 'ίΊ¹7.

33 23.3.77.

werden beide über die Gate-Elektroden 16 eingeführt, und zwar derart, dass das Hochfrequenzsignal S„ des Ortsoszillators 28 gleichphasig den Gate-Elektroden 16 von T₁ und T„ zugeführt wird,·während das in der Frequenz umzuwandelnde Signal S₁ im Gegentakt (gegenphasig) in die Transistoren T₁ und T„ eingeführt wird. An den Ausgangsklemmen 25 erscheinen nur die Komponenten S₁ und S₁, S„ mit entgegengesetzten Phasen; die übrigen Komponenten an den beiden Ausgangsklemmen weisen die gleiche Phase auf.

Dadurch, dass z.B. die Ausgangsklemmen 25 an einen Gegentakttransformator 3O angeschlossen werden, wie in Fig. 8 angegeben ist, kann den Ausgangsklemmen 31 ein Ausgangssignal entnommen werden, das ausser der Komponente mit der Eingangsfrequenz f.. nur den Multip].ikationsterm S₁, S„

— daher Komponenten mit den Frequenzen (f + f₁) und

(f -f..) - enthält.
^v ο 1 '

Für die Schaltung nach Fig. 8 können diskrete, d.h. in einzelnen Halbleiterkörpern untergebrachte, Transistoren verwendet werden. Vorzugsweise sind jedoch die Transistoren T und T„, gegebenenfalls mit den Widerständen 19 und 20, in einem gemeinsamen Halbleiterkörper zu einer monolithisch integrierten Schaltung zusammengebaut. Die Transistoren können während der Herstellung den gleichen Bearbeitungsschritten unterworfen werden und dadurch praktisch gleiche Eigenschaften aufweisen.

709852/0767

VHN.

3V· 23.3.77.

In den Fig. 9 und 10 ist in Draufsicht bzw. im Querschnitt eine derartige Halbleiteranordnung dargeste3.lt. In diesen Figuren sind für entsprechende Teile wieder die gleichen Bezugsziffern wie in den Fig. 3 und k verwendet. Die Anordnung enthält einen Halbleiterkörper 1 aus Silizium mit einem n—leitenden Oberflächengebiet 3· Dieses Gebiet grenzt auf der Unterseite an ein p-leitendes Teilgebiet h des Körpers, das nachstehend als Substrat bezeichnet \vird · Die Transistoren T₁ und T , die beide vom D-MOS-Typ sind, enthalten ein gemeinsames Sourcegebiet 5 iⁿ Form einer langgestreckten streifenförmigen η-leitenden Oberflächenzone. Diese Zone ist in dem Körper 1 in einem ebenfalls streifenförmigen langgestreckten p-leitenden Zwischengebiet eingebettet, das sich von der Oberfläche des Körpers bis in das Substrat U erstreckt. Die p—leitende Zone 6 unterteilt das n—leitende Oberflächengebiet in zwei gegeneinander isolierte Teile 32 (Fig. 10), die zusammen mit den in den Teilen gebildeten Kontaktzonen 8 die Drainzonen der Transistoren T und T₂ bilden. Die Gate-Elektroden I3, 16 werden durch langgestreckte leitende Schichten gebildet, die sich, wie aus der Draufsicht nach Fig. 9 hervorgeht, zu beiden Seiten des Sourcegebietes 5 und praktisch parallel zu der Längsrichtung des Sourcegebietes über dem Zwischengebiet 6 erstrecken.

709852/0767

PIIN. Ci 1 7 23.3.77.

- rf -

Es sei bemerkt, dass in Fig. 9 das p-leitende Gebiet 6 mit strichpunktierten Linien angegeben ist, während die η-leitenden Kontaktzonen 8 der Draingebiete mit gestrichelten Linien dargestellt sind. Die Isolierschichten über den Transistoren T₁ und T„ sind, gleich wie die Kontaktlöcher in diesen Isolierschichten, der Deutlichkeit halber nicht dargestellt. Die Anschlusskontakte enthalten, wie in Fig. 9 dargestellt ist, Kontaktflächen zum Anschliessen äusserer Zufuhrleiter. Zwischen den Kontaktflächen 33> die zu den Widerstandsgate-Elektroden gehören, und diesen Widerstandsgate-Elektroden erstrecken sich Streifen aus demselben Widerstandsmaterial wie der Gate-Elektroden 13 über den Halbleiterkörper 1, die die auch in Fig. 8 dargestellten Widerstände 19 und 20 bilden.

Naturgemäss können auch in den Halbleiterkörper eindiffundierte oder implantierte Widerstände Anwendung finden.

Die Transistoren T₁ und T sind in einem inselförmigen Teil des Halbleiterkörpers 1 gelegen, der auf der Unterseite von dem Substrat k und an seinen vorstehenden Rändern von einem Inselisoliergebiet 3^i begrenzt wird, das teilweise durch ein in den Körper versenktes Muster 3^ aus Siliziumoxid und teilweise durch eine sich zwischen dem Oxid 3^ und dem Substrat erstreckende p-leitende Zone 35 gebildet wird. Der

709852/0767

pun. Mn7.

Deutlichkeit halber ist die Zone 35 auch in Fig. 9 nicht dargestellt. Es dürfte einleuchten, dass der Körper 1 ausser der in den Figuren gezeigten Insel noch weitere Inseln mit darin weiteren Schaltungselementen enthalten kann.

An Hand der Fig. 11 bis lh wird beispielsweise die Herstellung einer besonderen Ausführungsform der Anordnung nach Fig. 9 beschrieben. Die Figuren zeigen die Anordnung in einem Schnitt längs der Linie X-X der Fig. 9.

Es wird von einem p-leitenden Siliziumsubstrat k mit einer Dicke von etwa 25O /um und einem spezifischen Widerstand zwischen 5 und 100 —0. . cm ausgegangen. Mit Hilfe von Ionenimplantation oder durch Epitaxie wird das Substrat k mit dem η-leitenden Oberflächengebiet 3 versehen, dessen spezifischer Widerstand etwa 10 -/}. .cm und dessen Dicke 1 bis 3 /um betragen. Auf der Oberfläche 2 wird dann eine Maskierungsschicht angebracht, die eine Siliziumoxidschicht 36 und eine darauf abgelagerte Schicht 37 aus Siliziumnitrid enthält. In der Maskierungsschicht 36, 37 wird auf bekannte Weise ein Fenster 38 angebracht. Ueber dieses Fenster wird eine p-leitende Dotierung, z.B. Bor, in den Körper 1 eingeführt, wonach die Oberfläche 2 an der Stelle der Oeffnung 38 der Oxidationsbehandlung unterworfen wird. Der Körper 1 wird von der Maskierungsschicht 36, 37 gegen Oxidation maskiert, wodtirch nur

709852/0767

PHN. Bm17. 23-3.77.

an der Stelle der Oeffnung 38 ein Oxidmuster ^h erhalten wird, das in den Körper 1 versenkt ist. Die vor der Oxidationsbehandlung angebrachten Boratonie diffundieren während der Oxidation weiter in den Körper ein und bilden unter dein Oxid die p-leitende Zone 35« Die Zone 35 kann eine kanalunterbrechende Zone bilden. Insbesondere wenn das Gebiet 3 durch epitaktische Ablagerung n-leitenden Siliziums auf dem p-leitenden Substrat erhalten ist, kann die Zone 35 als Innenisolierung benutzt werden. Die Dicke des versenkten Oxids 3k beträgt etwa 2 ,um.

Fig. 11 zeigt die Anordnung in dieser Herstellungsstufe.

Die Maskierungsschichten 36, 37 werden dann entfernt, wonach auf der Oberfläche 2 zum Erhalten des Gate—Dielektrikums 12 der Transistoren T₁ und T„ eine

Doppelschicht angebracht wird (Fig. 12), die eine Schicht aus thermischem Siliziumoxid und eine Schicht hO aus Siliziunmitrid enthält. Die Dicken der Schichten 39

O O

und ΊΟ sind etwa 700 A bzw. ^00 A. Dann wird durch Ablagerung aus der Gasphase für die Widerstandsgate-Elektroden 13 und die Widerstände 19 und 20 eine Schicht Ηλ aus polykristallinem Silizium mit einer Dicke von etwa 0,5 /um und einem Quadratwiderstand von etwa 20 bis 30-Π-pro Quadrat niedergeschlagen. Für die dielektrische Schicht 17 zwischen den Gate-Elektroden 13 und 16 wird durch teilweise Oxidation der polykristallinen Schicht hl

709852/0767

PHN. 8 Ί17 23.3-77.

eine SiliziumQxidschicht 42 gebildet.. Die Dicke der Schicht ist etwa gleich gross wie die der Oxidschicht 39 und beträgt

dalier etwa 4θΟ A. Auf der Siliziunioxidschicht wird dann wieder eine Siliziumnitridschicht 42 niedergeschlagen. Die Dicke dieser Schicht ist derart gewählt, dass nach dein Aetzen der Siliziumnitridschicht 4θ — wobei ebenfalls die Schicht 42 über einen Teil ihrer Dicke entfernt wird von der Schicht 42 eine Teilschicht mit einer Dicke von

ο
etwa 700 A verbleibt.

Mit Hilfe an sich bekannter photolithographisclier Aetzverfahren werden die Schichten 39-42 teilweise entfernt, wobei die Nitridschicht 40, die polykristalline Schicht und die Schichten 41 und 42 in das in Fig. 9 durch die polykristallinen Gate-Elektroden 13 und die Widerstände und 20 angegebene Muster gebracht werden. Die Seitenkanten der auf diese Weise erhaltenen Geite-Elek troden 13 und der Widerstände 19» 20 werden oxidiert, wodurch, wie in Fig. 13 dargestellt ist, schmale Siliziumoxidschichten erhalten werden. Die Breite der Gate-Elektroden 13 betrug im vorliegenden besonderen Ausführungsbeispiel etwa 5/"m, während die Länge etwa 200 /um betrug.

Anschllessend wird, wie Fig. 13 zeigt, auf der Oberfläche 2 des Körpers eine gegen Ionenimplantation maskierende Schicht 44, z.B. eine Photolackschicht, an den Stellen der Draingebiete der Transistoren T₁ und T,,

709852/0767

PHN. 84 17-23.3-77.

angebracht. Das Anbringen dieser Schicht erfordert keinen kritischen Ausrichtschritt.

Auf" selbstregistrierende Weise kann über das Fenster 45 mit Hilfe von Ionenimplantationstechniken das p-leitende Gebiet 6 angebracht werden, wobei die Gate-Elektroden 13 mit den zugehörigen Oxid- und Nitridschichten zusammen mit der Photolackschicht 4 4 und dem versenkten Oxidmuster 34 eine Maske bilden.

Die Energie, mit der die Ionen in den Körper 1 implantiert werden, kann derart gewählt werden, dass ein p-leitendes Gebiet 6 erzeugt wird, das sich von der Oberfläche 2 bis zu dem Substrat 4 erstreckt. Nach der Implantation und Entfernung der Photoinaske 44 kann eine Wärmebehandlung durchgeführt werden, um Gitterstörungen in dem HaIbleiterkörper infolge der Ionenimplantation zu beseitigen. Es ist auch möglich, die Ionen nur in einem verhältnismässig schmalen Oberflächengebiet in der Nähe der Oberfläche 2 anzubringen.

Nach dem Anbringen der Verunreinigungsatome (Bor) kann die Photolackschichtmaske 44 wieder entfernt werden, wonach der Körper 1 einer Wärmebehandlung unterworfen wird, wodurch die implantierten Boratome weiter in den Körper 1 eindiffundieren und die an das Substrat 4 grenzende p-leitende Zone 6 bilden.

- Ueber dasselbe Fenster 43 wird anschliessend

709852/0767

PHN. 3^V. 23.3.77.

durch Ionenimplantation und/oder Diffusion das n-leitende Sourcegebiet 5 angebracht (Fig. 1^). Die Zone 5 erstreckt sich weniger tief in dem Körper 1, wodurch auch die laterale Diffusion über diese Zone sich weniger weit als das p-leitende Gebiet 6 unter der Gate-Elektrode 13 erstreckt, Zugleich mit dem Gebiet 5 werden die Drainkontaktgebiete über ein Fenster angebracht, das durch die Gate-Elektroden einerseits und das versenkte Oxidmuster andererseits definiert wird. Während oder nach der Anbringung der Zonen 5 und 8 wird der unbedeckte Teil der Oberfläche 2 einer Oxidationsbehandlung unterworfen. In die erhaltene Oxidschicht werden auf übliche Weise Kontaktlöcher geätzt, wonach die Aluminiumkontakte 10 und 25 für die Source- und Draingebiete der Transistoren T. und T₂ angebracht werden. Zu gleicher Zeit werden die oberen Gate-Elektroden angebracht. Wie aus den Figuren hervorgeht, sind die Gate-Elektroden 16 derart angebracht, dass sie etwas gegen die Gate-Elektroden 13 verschoben sind, um eine möglichst niedrige Streukapazität zwischen den Gate-Elektroden 16 und den Draingebieten der Transistoren zu erhalten.

Bei Exemplaren, die auf diese Weise hergestellt sind, stellte sich heraus, dass die Schwellwertspannung V.. etwa 1,5 V betrug. Die Spannung V , bei der die Steilheit

ihren Sättigungswert erreicht, war etwa 3 V₁, Der Bereich,

709852/0767

23-3.77·

in dem die Steilheit konstant ist, erstreckt sich, wie gefunden wurde, von 3 V bis etwa 5 V. Die Einstellung der Vorrichtung soll derart sein, dass bei maximalem positivem Eingangssignal der Punkt der Gate-Elektrode 13 (eines der Enden der Gate-Elektrode I3) mit dem höchsten Potential nicht über diesem Wert von 5 V zu liegen kommt, während das Potential an dem anderen Ende dabei höchstens gleich der Schwellwertspannung V (1>5 V) ist. Ausserdem soll bei maximalem negativem Eingangssignal das Potential an dem genannten ersten Ende der Widerstandsgate-Elektrode nicht niedriger als die Spannung V (3 V) werden. Günstige

Ergebnisse können dadurch erzielt werden, dass an ein Ende +1 V und an das andere Ende +h V beim Fehlen eines Eingangssignal angelegt wird. Die Amplitude des Eingangssignals kann dann etwa 0,5 V betragen, was für die Multiplikation der beiden Signale S₁ und S„ genügend ist.

Es ist einleuchtend, dass die Erfindung nicht auf die obenbeschriebenen Ausführungsbeispiele beschränkt ist, sondern dass im Rahmen der Erfindung für den Fachmann noch viele Abwandlungen möglich sind. So können die zu mischenden Signale auch durch andere als die beschriebenen Verfahren eingeführt werden, z.B. dadurch, dass die Signalquellen direkt mit der (den) Widerstandsgate-Elektrode(n) verbunden werden. Die Signale können auch über das Substrat eingeführt werden. Dabei kann bzw. können

709852/0767

P]IN. 8417.

23-3.77. - 3* -

die Widerstandsgate-Elektrode(η) auf einem konstanten Potential gehalten werden, dadurch, dass die Enden der Gate-Elektrode(n) gegebenenfalls unter Fortlassung der Widerstände 19 und 20 über je eine Spannungsquelle an ein Bezugspotential gelegt werden, wobei erwünschtenfalls auch die obere(n) Gate-Elektrode(n) 16 weggelassen werden kann bzw. können. Auch können über die Sourcezone(n) 5 Signale eingeführt werden.

Weiter kann die Vorrichtung durch andere als die beschriebenen Verfahren'hergestellt werden. So kann z.B. von einem Halbleiterkörper ausgegangen werden, der völlig p-leitend ist und in dem örtlich z.B. durch Ionenimplantation eine dünne η-leitende Oberflächenschicht zwischen der Drainkontaktzone 8 und dem p-leitenden Zwischengebiet 6 angebraöht ist.

Es sei schliesslich bemerkt, dass die Anwendung einer zweiten oben als obere Gate-Elektrode bezeichneten Elektrode, die kapazitiv mit der Widerstandsgate-Elektrode verbunden ist, nicht nur in den hier beschriebenen Vorrichtungen, sondern auch im allgemeinen in anderen Vorrichtungen mit einer derartigen Widerstandsgate-Elektrode, der ein Spannungssignal zugeführt werden muss, grosse Vorteile bieten kann.

709852/0767

Claims

PATENTANSPRÜCHE:

ί1J Vorrichtung zum Mischen zweier elektrischer Signale mittels eines Feldeffekttransistors mit isolierter Gate-Elektrode mit einem Halbleiterkörper mit an eine Oberfläche grenzenden Source- und Draingebieten vom einen Leitungstyp, die voneinander durch ein 'zwischenliegendes Gebiet vom zweiten Leitungstyp getrennt sind, in dem sich das an die Oberfläche grenzende Kanalgebiet befindet, über dem die durch eine Isolierschicht gegen den Halbleiterkörper isolierte Gate-Elektrode liegt, wobei Mittel, mit deren Hilfe die zu mischenden elektrischen Signale eingeführt werden können, und Mittel zur Entnahme des Mischsignals vorgesehen sind, dadurch gekennzeichnet, dass die Gate-Elektrode eine leitende Schicht enthält, die durch eine Isolierschicht gegen die Oberfläche isoliert ist und nachstehend als untere Gate-Elektrode bezeichnet wird und die mit Anschlussmitteln zum Anlegen eines Spannungsabfalls über der unteren Elektrode in einer Richtung praktisch parallel zu der Oberfläche und praktisch quer zu der Hauptstromrichtung in dem Kanalgebiet des Transistors versehen ist, und dass der Transistor beim Fehlen eines Spannungsabfalls über dieser unteren Gate-Elektrode zu dem Typ von Feldeffekttransistoren mit isolierter Gate-Elektrode gehört, die wenigstens innerhalb eines bestimmten Bereiches an die Gate-Elektroden anzulegender Spannungen eine praktisch konstante Steilheit aufweisen.

709852/0767

PHN. 8Ί17. O 23.3-77.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Länge des Kanalgebietes zwischen den Source- und Draingebieten, in einer Richtung parallel zu der Hauptstromrichtung in dem Kanalgebiet gemessen, höchstens 2 ,um und vorzugsweise gleich oder kleiner als 1,5/um ist.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der Teil des Draingebietes vom einen Leitungstyp, der an das genannte Zwischengebiet vom zweiten Leitungstyp zwischen dem Sourcegebiet und dem Draingebiet grenzt, eine niedrigere Dotierungskonzentration an Verunreinigungen, die den Leitungstyp bestimmen, als das genannte Zwischengebiet aufweist.

k. Vorrichtung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Transistor zu dem Typ von Feldeffekttransistoren mit isolierten Gate-Elektroden gehört, bei denen das genannte Zwischengebiet vom zweiten Leitungstyp und das Sourcegebiet vom einen Leitungstyp dadurch erhalten sind, dass mindestens teilweise über dieselbe Maske in das Oberflächengebiet des Körpers, das selber das Draingebiet vom einen Leitungstyp des Transistors enthält, Verunreinigungen vom zweiten bzw. vom ersten Leitungstyp eingeführt werden, wodurch eine Zone vom zweiten Leitungstyp in dem Oberflächengebiet , die das Zwischengebiet des Transistors bildet, und eine Zone vom einen Leitungstyp, die eine höhere Dotierungskonzentration als die das Zwischengebiet bildende Zone

709852/0767

PHN. 8^41 7 23.3-77.

aufweist, aber sich weniger tief als das Zwischengebiet in dem Halbleiterkörper erstreckt und das Sourcegebiet des Transistors bildet, erhalten werden, wobei das Kanalgebiet des Transistors durch einen Teil des Zwischengebietes gebildet wird, der an die Oberfläche grenzt und sich zwischen dem Sourcegebiet und dem Oberflächen— gebiet des Körpers, das das Draingebiet des Transistors enthält, erstreckt.

5· Vorrichtung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die genannte untere Gate-Elektrode mit einer Isolierschicht überzogen ist, auf der eine zweite leitende Schicht (weiter als obere Gate-Elektrode bezeichnet) liegt, wobei Mittel vorgesehen sind, mit deren Hilfe wenigstens eines der zu mischenden Signale an die obere Gate-Elektrode angelegt werden kann.

6. Vorrichtung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die untere ,Gate-Elektrode aus einem Widerstandsmaterial, z.B. mit einer Verunreinigung dotiertem polykristallinem Silizium, und die obere Gate-Elektrode aus einem elektrisch gut leitenden Material, z.B. aus einem geeigneten Metall, wie Aluminium, hergestellt ist.

7. Vorrichtung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass über

709852/0767

PHN. 8417♦ ^ 23-3.77.

der unteren Gate-Elektrode ein Spannungsabfall angelegt wird, der grosser als der Bereich an die Gate-Elektrode anzulegender Spannungen ist, innerhalb dessen - beim Fehlen eines Spannungsabfalls über der Gate-Elektrode - die Steilheit des Transistors sich von 0 bis zu dem genannten praktisch konstanten Wert ändert.

8. Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass von den zu mischenden elektrischen Signalen das Signal mit der höchsten Frequenz an die obere Gate-Elektrode angelegt wird.

9. Vorrichtung nach Anspruch 5» 6 oder 8, dadurch gekennzeichnet, dass Mittel vorgesehen sind, mit deren Hilfe die Summe der zu mischenden Signale an die obere Gate-Elektrode angelegt werden kann.

10. Vorrichtung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Vorrichtung zwei praktisch identische Feldeffekttransistoren vom beschriebenen Typ enthält, deren Sourcegebiete, vom elektrischen Standpunkt gesehen, miteinander verbunden und deren Draingebiete mit je einer Ausgangsklemme zur Entnahme eines differentiellen Ausgangssignals versehen sind, und dass Mittel vorgesehen sind, mit deren Hilfe von den zu mischenden Signalen das eine Signal gleichphasig und das andere Signal gegenphasig in die Feldeffekttransistoren eingeführt wird.

709852/0767

PHN. 8'H7.

11. Vorrichtung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Vorrichtung einen Frequenzwandler bildet, mit dessen Hilfe Signale verhältnismässig niedriger Frequenzen durch Multiplikation mit einem Signal einer verhältnismässig hohen Frequenz in Signale verhältnismässig hoher Frequenzen umgewandelt werden können.

12. Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode, die sich insbesondere aber nicht ausschliesslich zur Mischung zweier Signale eignet, und einen Halbleiterkörper mit an eine Oberfläche grenzenden Source- und Draingebieten vom einen Leitungstyp enthält, die voneinander durch ein zwischenliegendes Gebiet vom zweiten Leitungstyp getrennt sind, in dem sich das an die Oberfläche grenzende Kanalgebiet befindet, über dem die durch eine zwischenliegende Isolierschicht gegen den Halbleiterkörper isolierte Gate-Elektrode liegt, dadurch gekennzeichnet, dass die Gate-Elektrode zwei Teilschichten enthält, die übereinander liegen, und zwar eine untere Gate-Elektrode, die durch eine erste, die Oberfläche des Körpers bedeckende Isolierschicht von dem Kanalgebiet getrennt ist, und eine obere Gate-Elektrode, die durch eine die untere Gate-Elektrode bedeckende zweite Isolierschicht, die untere Gate-Elektrode und die erste Isolierschicht von dem Kanalgebiet getrennt ist; dass die untere Gate-Elektrode mit Anschlussmitteln zum

709852/0767

PHN. 8417. L 23.3-77.

Anlegen eines Spannungsabfalls über der unteren Gate-Elektrode in einer Richtung praktisch parallel zu der Oberfläche und praktisch quer zu der Hauptstromrichtung in dem Kanalgebiet des Transistors versehen ist, und dass der Transistor beim Fehlen eines Spannungsabfalls über der unteren Gate-Elektrode zu dem Typ von Transistoren mit isolierten Gate~Elektroden gehört, die innerhalb eines bestimmten Bereiches an die isolierte Gate-Elektrode anzulegender Spannungen eine praktisch konstante Steilheit aufweisen.

13« Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, dass die Länge des Kanalgebietes zwischen den Source- und Draingebieten, in einer Richtung parallel zu der Hauptstromrichtung in dem Kanalgebiet gemessen, höchstens 2 /um und vorzugsweise gleich oder kleiner als 1 , 5 /um ist.

14. Halbleiteranordnung nach Anspruch 131 dadurch gekennzeichnet, dass der Transistor zu dem Typ von Feldeffekttransistoren mit isolierter Gate-Elektroden gehört, bei denen das genannte Zwischengebiet vom zweiten Leitungstyp und das Sourcegebiet vom einen Leitungstyp dadurch erhalten sind, dass zumindest teilweise über dieselbe Maske in ein Oberflächengebiet des Körpers, das selber das Draingebiet vom einen Leitungstyp des Transistors bildet, Verunreinigungen vom zweiten bzw, vom ersten Leitungstyp eingeführt werden, wodurch eine Zone vom

709852/0767

PHN

zweiten Leitungstyp in dem Oberflächengebiet, die das Zwischengebiet des Transistors bildet, und eine Zone vom einen Leitungstyp, die eine höhere Dotierungskonzentration als die das Zwischengebiet bildende Zone aufweist, aber sich weniger tief als das Zwischengebiet in dem Halbleiterkörper erstreckt und das Sourcegebiet des Transistors bildet, erhalten werden, wobei das Kanalgebiet des Transistors durch einen Teil des Zwischengebietes gebildet wird, der an die Oberfläche grenzt und sich zwischen dem Sourcegebiet und dem Oberflächengebiet des Körpers, das das Draingebiet des Transistors bildet, erstreckt.

15· Halbleiteranordnung nach Anspruch 13 oder ~\k, dadurch gekennzeichnet, dass die untere Gate-Elektrode aus einem Widerstandsmaterial, z.B. mit einer Verunreinigung dotiertem polykristallinem Silizium, und die obere Gate-Elektrode aus einem elektrisch gut leitenden Material, z.B. aus einem geeigneten Metall, wie Aluminium, hergestellt ist.

16. Halbleiteranordnung nach einem oder mehreren der Ansprüche 12 bis 15» dadurch gekennzeichnet, dass in dem Halbleiterkörper ausser dem genannten Transistor, der weiter als erster Transistor bezeichnet wird, ein zweiter praktisch identischer Feldeffekttransistor mit isolierter Gate-Elektrode angebracht ist, dessen Source-Gebiet leitend mit dem Source-Gebiet des ersten Feldeffekttransistors verbunden ist, wobei die Draingebiete der Transistoren mit je einer Ausgangskiemine versehen sind.

709852/07S7

PHN. 8Ί17. 23.3.77-

17. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, dass das Oberflächengebiet den einen Leitungstyp aufweist und wenigstens auf der Unterseite von einem Teilgebiet (weiter als Substrat bezeichnet) des Halbleiterkörpers vom zweiten Leitungstyp begrenzt wird, und dass die Transistoren ein gemeinsames Source-Gebiet in Form einer langgestreckten streifenförmigen Oberflächenzone vom einen Leitungstyp enthalten, die in dem Halbleiterkörper von einem streifenförmigen langgestreckten Zwischengebiet vom zweiten Leitungstyp umgeben wird, das sich von der Oberfläche bis zu dem Substrat erstreckt und das Oberflächengebiet vom einen Leitungstyp in zwei gegeneinander isolierte Teile unterteilt, die die Draingebiete der Transistoren bilden, wobei die Gate-Elektroden durch streifenförmige langgestreckte leitende Schichten gebildet werden, die sich, auf die Oberfläche gesehen, zu beiden Seiten des Sourcegebietes und praktisch parallel zu der Längsrichtung des Sourcegebietes über dem Zwischengebiet erstrecken.

709852/0767