DE4400233C2 - Feldeffekttransistor - Google Patents

Feldeffekttransistor

Info

Publication number
DE4400233C2
DE4400233C2 DE4400233A DE4400233A DE4400233C2 DE 4400233 C2 DE4400233 C2 DE 4400233C2 DE 4400233 A DE4400233 A DE 4400233A DE 4400233 A DE4400233 A DE 4400233A DE 4400233 C2 DE4400233 C2 DE 4400233C2
Authority
DE
Germany
Prior art keywords
gate
gate electrode
semiconductor layer
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4400233A
Other languages
English (en)
Other versions
DE4400233A1 (de
Inventor
Yuuichi Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE4400233A1 publication Critical patent/DE4400233A1/de
Application granted granted Critical
Publication of DE4400233C2 publication Critical patent/DE4400233C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Feldeffekttransistor, besonders auf einen Feldeffekttransi­ stor wie ein MESFET, HEMT, MISFET oder MOSFET.
2. Beschreibung der verwandten Technik
Da eine Feldeffekthalbleiteranordnung, die aus einem Verbindungshalbleiter hergestellt ist, eine hohe Träger­ beweglichkeit hat, kann sie bei einer hohen Frequenz arbei­ ten und wird auf vielen Gebieten verwendet, einschließlich zur Supercomputer- und Mikrowellenkommunikation. Bei einem Feldeffekttransistor, der zur Mikrowellenkommunikation eingesetzt wird, wird besonders gefordert, die Ausgangs­ leistung, Effektivität und Hochfrequenzbetriebsleistung zu verbessern.
Von Feldeffekttransistoren, die aus einem Verbindungs­ halbleiter hergestellt sind, gelten ein MESFET (Metall- Halbleiter-Feldeffekttransistor) und HEMT (Transistor mit hoher Elektronenbeweglichkeit) als typische Feldeffekt­ transistoren mit einer Schottky-Elektrode.
Fig. 1 ist eine Schnittansicht von einem allgemeinen MESFET zum Erläutern des Standes der Technik.
Eine i-GaAs-Pufferschicht 2 und eine aktive n-GaAs- Schicht 3 sind in der Reihenfolge auf einem halbisolierenden GaAs-Substrat 1 gebildet, worauf eine Sourceelektrode 4, Gateelektrode 6 und Drainelektrode 5 separat gebildet sind. Die aktive Schicht 3 und die Gateelektrode 6 stehen miteinander in Schottky-Kontakt, und eine Verarmungsschicht 7 ist in der aktiven Schicht 3 an der Verbindung zwischen der aktiven Schicht 3 und der Gateelektrode 6 gebildet. Die Sourceelektrode 4 und Drainelektrode 5 stehen jeweils mit der aktiven Schicht 3 in ohmschen Kontakt, und eine Spannung wird zwischen einer Source und einem Drain angewendet.
Es ist wohlbekannt, daß sich in einem MESFET die Ausbreitung der Verarmungsschicht 7 durch die Spannung, die auf die Gateelektrode 6 angewendet wird, ändert und den Drain-Source-Strom steuert.
Die Qualität der Hochfrequenzleistung wird mit einem Frequenzwert f beurteilt, der durch den folgenden Ausdruck gegeben ist.
f1 = gm/2πCgs
In dem obigen Ausdruck bezeichnen gm den Leitwert oder die Konduktanz und Cgs die Eingangskapazität.
Die Hochfrequenzbetriebsleistung eines MESFET ist um so besser, je höher die Grenzfrequenz f1 ist. Um f1 zu erhöhen, ist es erforderlich, die Eingangskapazität Cgs zu verringern und die Steilheit gm zu erhöhen.
Um die Hochfrequenzbetriebsleistung eines MESFET zu verbessern, ist es deshalb effektiv, die Gatelänge und Cgs zu verringern. Jedoch ist in dem folgenden Dokument [1] be­ schrieben, daß die Steilheit gm niedriger ist, wenn die Gatelänge kürzer ist. Die Gatelänge ist eine Länge der Gateelektrode in der Bewegungsrichtung eines Trägers von einer Sourcezone zu einer Drainzone. Und eine Richtung von der Sourcezone zu der Drainzone an der Gateelektrode wird als "Gatelängenrichtung" bezeichnet.
[1] N. Kato et al., IEEE ELECTRON DEVICE LETTERS, Bd. EDL-4, Nr. 11, November 1983
Fig. 2 ist eine Schnittansicht eines MESFET, bei dem die Gatelänge kurz ist, um die Eingangskapazität Cgs zu verringern. In Fig. 2 bezeichnet ein Bezugszeichen, das dasselbe wie in Fig. 1 ist, dasselbe Element. Es ist üblich, daß eine kurze Gatelänge, die in Fig. 2 gezeigt ist, weniger als 0,5 µm beträgt und daß eine lange Gatelänge, die in Fig. 1 gezeigt ist, 0,5 µm oder mehr beträgt.
Der Erfinder der vorliegenden Erfindung führte zum Vergleichen der Charakteristik der langen Gatelänge eines MESFET mit der Charakteristik seiner kurzen Gatelänge ein Experiment durch. Die Resultate sind in Fig. 3 gezeigt. In Fig. 3 stellt die Abszissenachse die Drain-Source-Spannung Vds dar, und die Ordinatenachse stellt den Drain-Source-Strom Ids dar.
In Fig. 3 bezeichnet eine durchgehende Linie die Vds-Ids- Charakteristik von einem MESFET mit langem Gate, und eine unterbrochene Linie bezeichnet die Charakteristik von einem MESFET mit kurzem Gate, und das Zeichen gmL verkörpert die Übertragungssteilheit des MESFET mit langem Gate, und das Zeichen gms verkörpert die Übertragungssteilheit des MESFET mit kurzem Gate. Dieses Charakteristikdiagramm verwendet die Gatespannung "Vg" als Parameter.
Als Resultat des Vergleichens der Vds-Ids-Kennlinie des MESFET mit kurzem Gate mit jener des MESFET mit langem Gate wird herausgefunden, daß die Inklination (Ids/Vds) der Kenn­ linie des MESFET mit kurzem Gate in der Sättigungszone größer als jene des MESFET mit langem Gate ist. Eine Sätti­ gung einer Kennlinie wird durch die Abschnürungserscheinung oder Trägergeschwindigkeitsättigungserscheinung verursacht. Ein Ansteigen des Drain-Source-Stroms Ids in der Sättigungs­ zone bedeutet, daß ein Strom I1, der durch die Pufferschicht 2 fließt, groß ist. Der Strom I1, der durch die Puffer­ schicht 2 fließt, wird als "Unterstrom" bezeichnet.
Denn die Verarmungsschicht 7 ist in der Gatelängenrich­ tung verkürzt, wie in Fig. 2 gezeigt, da die Gateelektrode 8 verkürzt ist, und ein elektrisches Feld, das auf beiden Seiten der Verarmungsschicht 7 angewendet wird, wird groß. Der Unterstrom I1 kann durch eine Spannung, die auf die Gateelektrode 8 angewendet wird, nicht gesteuert werden.
Wenn der Unterstrom I1 ansteigt, nimmt deshalb die effektive Steilheit gms ab, und die Grenzfrequenz f1 steigt nicht wie erwartet an. In dem obigen Dokument [1] ist beschrieben, daß eine Schwellenspannung durch Erweitern des Abstandes zwischen der Source und dem Drain des MESFET mit kurzem Gate verringert wird.
Aus J. Vac. Sci. Techn. B10(6), Nov./Dec. 1992, pp 2900- 2903 ist ein Feldeffekttransistor mit einer Sourcezone und Drainzone, die in einer Halbleiterschicht durch eine Kanalzone gebildet sind, und einer Gateelektrode bekannt, die auf der Halbleiterschicht zwischen der Sourcezone und der Drainzone gebildet ist.
Aus JP-Abstract 60-009170 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit feinen Dual-Gates durch Bilden eines Schlitzmusters durch Elektronenstrahlbelichtung bekannt.
Aus der US 4 040 168 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt, die ein Paar von seitlich beabstandeten Kontakten hat, die an Source bzw. Drain angrenzen und beide auf einer Hauptoberfläche eines monokristallinen Halbleiters angeordnet sind. Ein Rand jedes der Kontakte erstreckt sich schräg über die Nut, und ein Kanal für den Halbleiter ist unter der Nut ausgebildet. In der Nut sind mit seitlichem Abstand Schottkykontakt-Gates angeordnet.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, die parasitäre Kapazität auf Grund einer Gateelektrode zu verringern und einen Feldeffekttransistor mit erhöhter Steilheit vorzusehen.
Die vorliegende Erfindung sieht einen Feldeffekttransi­ stor vor, der eine Vielzahl von Gateelektroden hat, die in der Gatelängenrichtung geteilt sind. Die geteilten Gateelek­ troden bilden mit einer Halbleiterschicht Schottky-Kontakte oder sind auf der Halbleiterschicht durch einen Gateisolier­ film gebildet.
Die Kapazität, die zwischen der Gateelektrode und der Halbleiterschicht erzeugt wird, wird nahezu durch den Kontaktbereich zwischen der Gateelektrode und der Halblei­ terschicht oder den Kontaktbereich zwischen der Gateelek­ trode und dem Gateisolierfilm bestimmt. Außerdem werden Verarmungsschichten von den Kontaktoberflächen von jeder der geteilten Gateelektroden und der Halbleiterschicht erzeugt, und eine Vielzahl von erzeugten Verarmungsschichten wird durch Anwenden einer Spannung auf die Gateelektroden in der Halbleiterschicht vereinigt. Deshalb ist die effektive Gatelänge bezüglich der Ausbreitung von Verarmungsschichten und der Übertragungssteilheit durch die Summe der Längen von geteilten Gateelektroden und jener von Zonen zum Teilen der Elektroden in der Gatelängenrichtung bestimmt.
Wenn die Summe der Längen nur von den in der Gatelän­ genrichtung geteilten Gateelektroden auf 0,5 µm oder niedri­ ger festgelegt wird, wird deshalb eine Verringerung der parasitären Gatekapazität erreicht, welche das Merkmal eines kurzen Gates ist, und eine große Übertragungssteilheit und eine breite Verarmungsschicht werden erhalten, die das Merkmal eines langen Gates sind.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Fig. 1 ist eine Schnittansicht eines MESFET mit langem Gate gemäß dem Stand der Technik;
Fig. 2 ist eine Schnittansicht eines MESFET mit kurzem Gate gemäß dem Stand der Technik;
Fig. 3 ist ein Charakteristikdiagramm, das die Bezie­ hung zwischen Drain-Source-Spannung und Drain-Sourcestrom von MESFETs mit langem Gate und kurzem Gate zeigt;
Fig. 4A bis 4F sind Schnittansichten, die die Schritte zum Herstellen des MESFET der ersten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 5 ist ein Charakteristikdiagramm, das die Bezie­ hung zwischen Frequenz und maximaler Verstärkung eines MESFET mit kurzem Gate gemäß dem Stand der Technik und die Beziehung zwischen Frequenz und maximaler Verstärkung eines MESFET mit langem Gate gemäß dem Stand der Technik und die Beziehung zwischen Frequenz und maximaler Verstärkung des MESFET der ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 6 ist ein Charakteristikdiagramm, das die Bezie­ hung zwischen Drain-Source-Spannung und Drain-Sourcestrom des MESFET der ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 7 ist eine Schnittansicht des HEMT der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 8 ist eine Schnittansicht des MISFET der dritten Ausführungsform der vorliegenden Erfindung;
Fig. 9 ist ein Schnittansicht des MOSFET der vierten Ausführungsform der vorliegenden Erfindung; und
Fig. 10 ist eine Schnittansicht der Gateelektrode des FET der fünften Ausführungsform der vorliegenden Erfindung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die Struktur des Feldeffekttransistors der ersten Ausführungsform der vorliegenden Erfindung ist unten in Übereinstimmung mit den Herstellungsschritten beschrieben.
Fig. 4A bis 4F sind Schnittansichten der Schritte zum Herstellen des METALL-HALBLEITER-Feldeffekttransistors oder des MESFET der ersten Ausführungsform der vorliegenden Erfindung.
Das Folgende ist die Beschreibung von Schritten bis zu dem in Fig. 4A gezeigten Zustand.
Zuerst werden eine Pufferschicht 12 aus i-GaAs und eine aktive Schicht 13 aus n-GaAs bis zu den Dicken von 500 bzw. 150 nm in der Reihenfolge auf einem Substrat 11 gebildet, das aus halbisolierendem GaAs besteht. Die Pufferschicht 12 und die aktive Schicht 13 werden durch metallorganische chemische Bedampfung (nachfolgend als MOCVD bezeichnet) abgeschieden.
Silizium (Si) wird als Verunreinigung verwendet, um die aktive Schicht 13 zu einem n-Typ zu machen, und die Ver­ unreinigungskonzentration beträgt 2 × 1017 Atome/cm3. Das Wachsen eines Halbleiterkristalls, der die Pufferschicht 12 und aktive Schicht 13 bildet, ist nicht auf die MOCVD beschränkt. Es ist möglich, zum Beispiel die Molekular­ strahlepitaxie (nachfolgend als MBE bezeichnet) korrekt einzusetzen.
Danach wird ein nicht gezeigtes Fotoresist aufgetragen, belichtet und entwickelt, um in einem Fenster des Fotoresists eine Sourcezone und Drainzone auf der Oberfläche der aktiven Schicht 13 zu bilden. Dann werden eine Gold-Germani­ um-Legierung (AuGe) und Gold (Au) auf der aktiven Schicht 13 durch das Fenster und auf dem Fotoresist bis zu den Dicken von 40 bzw. 400 nm durch Dampfabscheidung abgeschieden.
Außerdem werden eine Sourceelektrode 14 und Drainelektrode 15, die aus AuGe/Au bestehen, durch Lift-off gebildet, wodurch in dem Fenster durch Entfernen des Fotoresists ein metallischer Film hinterlassen wird. In der aktiven Schicht 13 zwischen der Sourceelektrode 14 und der Drainelektrode 15 befindet sich eine Kanalzone.
Dann wird das Substrat 11 bei der Temperatur von 450°C 2 min. lang erhitzt, um AuGe zum Bilden der Sourceelektrode 14 und Drainelektrode 15 und GaAs zum Bilden der aktiven Schicht 13 zu legieren, mit dem Resultat, daß n*-Typ-Kon­ taktschichten 14a und 15a gebildet werden.
Danach wird ein Isolierfilm 16 aus SiO2 bis zu der Dicke von 300 nm durch chemische Dampfabscheidung (CVD) gebildet. Es ist möglich, für den Isolierfilm 16 SiN, SiON oder anderes Isoliermaterial zu verwenden.
Dann wird Fotoresist 17 auf den Isolierfilm 16 aufge­ tragen und danach belichtet und entwickelt, um ein Fenster 17a innerhalb einer Gateelektrodenzone zu bilden, die zu bilden ist, wie in Fig. 4B gezeigt. Außerdem wird der Isolierfilm 16 lokal geätzt, wobei das Fotoresist 17 als Maske und Fluorwasserstoffpuffersäure als Ätzmittel ver­ wendet wird, um eine Öffnung 16a auf dem Isolierfilm 16 zu bilden, wie in Fig. 4C gezeigt. Somit ist ein Teil der aktiven Schicht 13 durch eine Öffnung 17a exponiert.
Der Film 16 wird leicht seitlich geätzt, mit dem Resultat, daß die Öffnung 16a des Films 16 etwas weiter als das Fenster 17a des Fotoresists 17 ist und das Fotoresist 17 an der Oberseite der Öffnung 16a wie ein Verdeck hervor­ steht.
Die Öffnung 16a wird in einer Größe gebildet, die gleich der Gateelektrodenzone ist, und die Länge der Öffnung 16a in der Gatelängenrichtung wird zum Beispiel auf 0,8 µm festgelegt, und die Länge des Fensters 17a des Fotoresists 17, die der Gatelängenrichtung entspricht, wird zum Beispiel auf 0,5 µm festgelegt.
Dann wird ein Isolierfilm 18, der zum Beispiel aus Aluminiumnitrid (AlN) besteht, bis zu der Dicke von 700 nm durch Elektronenzyklotronresonanz-(ECR)-Plasma-CVD gebildet. Das hier verwendete Abscheidungsverfahren für den Isolier­ film 18 ist nicht auf ECR-Plasma-CVD beschränkt, solange die Abscheidung eine große Anisotropie hat. Der Isolierfilm 18 wird aus chemisch stabilem Material hergestellt. Bei dem Material ist es vorzuziehen, daß es eine niedrigere Permea­ bilität hat, um die parasitäre Kapazität zu verringern. Es ist möglich, SiO2 oder Al2O3 als Material zu verwenden. In diesem Fall ist es nicht erforderlich, die Differenz der thermischen Ausdehnung zwischen dem Material und einem Film, der auf dem Material gebildet wird, zu verringern.
Danach wird der Isolierfilm 18 durch Lift-off gemu­ stert, das durch Entfernen des Fotoresists 17 mit einer Flüssigkeit wie Aceton ausgeführt wird. Nach Abschluß dieses Schrittes wird der Isolierfilm 18, der von der Innenwand der Öffnung 16a des Isolierfilms 16 getrennt wurde, an dem zentralen Abschnitt der aktiven Schicht 13 belassen, der infolge der Öffnung 16a exponiert ist, wie in Fig. 4D gezeigt. Die Länge des Isolierfilms 18 in der Gatelängen­ richtung beträgt zum Beispiel 0,5 µm, und der Abstand zu dem Isolierfilm 16 an den beiden Seiten des Films 18 beträgt 0,15 µm.
Das Folgende ist die Beschreibung von Schritten bis zu dem in Fig. 4E gezeigten Zustand.
Zuerst wird zum Beispiel ein leitender Film 19, der aus Aluminium (Al) besteht, bis zu der Dicke von 700 nm durch Sputtern oder Dampfabscheidung gebildet. Für den leitenden Film 19 wird Aluminium verwendet, da die thermische Aus­ dehnung von Aluminium fast dieselbe wie jene von AlN ist, das den Isolierfilm 18 bildet. Das Material des leitenden Films 19 ist nicht auf Aluminium beschränkt. Es kann irgendein Material verwendet werden, solange es mit GaAs, das die aktive Schicht 13 darstellt, Schottky-Kontakte bildet.
Danach wird Fotoresist auf den leitenden Film 19 aufgetragen und dann belichtet und entwickelt, um ein Resistmuster 20 zu bilden, um die Gateelektrodenzone zu bilden.
Dann wird der leitende Film 19 durch Trockenätzen unter Verwendung eines Gases auf Chlorbasis wie CCl4 gemustert, wobei das Fotoresist 20 als Maske verwendet wird. Somit ist eine Gateelektrode 21 gebildet, die in Fig. 4F gezeigt ist. Die Gateelektrode ist in einer Gatelängenrichtung in zwei Teile geteilt.
Die Gateelektrode 21 zwischen der Sourceelektrode 14 und der Drainelektrode 15 bildet mit der aktiven Schicht 13 in den Zonen 21A und 21B an den beiden Seiten des Isolier­ films 18 Schottky-Kontakte.
Der bei den obigen Schritten hergestellte MESFET hat die Gateelektrode 21, die auf der Oberfläche der aktiven Schicht 13 durch den Isolierfilm 18 geteilt ist. Wenn die Längen L1 und L2 der Gateelektrode 21 in zwei geteilten Zonen 21A und 21B zum Beispiel auf jeweils 0,15 µm festgelegt werden, ergibt die Summe der Länge der Gateelektrode 21, die mit der aktiven Schicht 13 Schottky-Kontakte bildet, 0,3 µm, und dieser Wert ergibt die Gatelänge bezüglich einer Ein­ gangskapazität.
Wenn eine Gatespannung auf die Gateelektrode 21 ange­ wendet wird, breiten sich zwei Verarmungsschichten 22A und 22B, die in der aktiven Schicht 13 auf Grund des Schottky- Übergangs erzeugt wurden, in einem Bereich von den beiden Seiten des Isolierfilms 18 zu der Peripherie aus, und sie werden vereinigt, wie in Fig. 4E und 4F gezeigt.
Da eine Verarmungsschicht auch in einer Zone unter dem Isolierfilm 18 erzeugt ist, der die Gateelektrode 21 teilt, ergibt dadurch eine Gatelänge bezüglich eines Unterstroms und einer Übertragungssteilheit im wesentlichen die Gesamt­ summe der Längen L1 und L2 der geteilten Gateelektroden 21 und des Abstandes L3 zwischen den geteilten Gateelektroden 21.
Wenn die Längen L1 und L2 der geteilten Gateelektroden 21 in zwei Zonen jeweils auf 0,15 µm und der Abstand zwi­ schen den geteilten Gateelektroden auf 0,5 µm festgelegt werden, beträgt deshalb die Gatelänge bezüglich des Unter­ stroms und der Übertragungssteilheit im wesentlichen 0,8 µm. In diesem Fall bezeichnet die Länge eine Länge in der Gatelängenrichtung.
Fig. 5 zeigt die Beziehung zwischen Frequenz und maximal erreichbarer Verstärkung eines MESFET zum Erläutern des Vorteils der vorliegenden Erfindung und ist ein Charak­ teristikdiagramm, das durch Experimente erhalten wurde. Die Abszissenachse des Diagramms bezeichnet die Frequenz, und seine Ordinatenachse bezeichnet die maximal erreichbare Verstärkung.
Die Strichpunktlinie in Fig. 5 bezeichnet die Charak­ teristik des MESFET dieser Ausführungsform, bei der die Gatelänge der Gateelektrode 21, den Isolierfilm 18 ausgenom­ men, 0,5 µm beträgt, die Punktlinie bezeichnet die Charak­ teristik eines MESFET nach Stand der Technik mit der Gate­ länge von 0,5 µm, der in Fig. 2 gezeigt ist, und die durch­ gehende Linie bezeichnet die Charakteristik des MESFET flach Stand der Technik mit der Gatelänge von 1,0 µm, der in Fig. 1 gezeigt ist. Die Gatebreiten dieser drei MESFETs sind jeweils auf 180 µm festgelegt, und die Komponenten von ihnen, die Gateelektroden ausgenommen, sind dieselben.
Aus diesen Kennlinien geht hervor, daß der MESFET dieser Ausführungsform der vorliegenden Erfindung eine höhere Verstärkung in einem höheren Frequenzbereich als die MESFETs nach Stand der Technik hat und die Anordnung dieser Ausführungsform derjenigen nach Stand der Technik in dem Frequenzbereich von wenigstens 25 bis 40 GHz überlegen ist.
Die Beziehung zwischen Source-Drain-Spannung und Source-Drain-Strom des MESFET dieser Ausführungsform ist in Fig. 6 gezeigt. Es erscheint eine große Übertragungssteil­ heit gm, die das Merkmal einer langen Gateelektrode und der Verringerung der Inklination der Kennlinie in der Sätti­ gungszone ist.
Somit wird festgestellt, daß der Unterstrom, der durch die Pufferschicht 12 fließt, abnimmt.
Wenn, wie oben beschrieben, die Gesamtlänge von nur der Gateelektrode 21 auf der Oberfläche der aktiven Schicht 13 in der Gatelängenrichtung auf 0,5 µm oder weniger festgelegt wird, wird eine Verringerung der parasitären Kapazität erreicht, die das Merkmal eines kurzen Gates ist, und eine große Übertragungssteilheit und eine breite Verarmungs­ schicht werden erhalten, die das Merkmal eines langen Gates sind.
Bei der obigen Ausführungsform wird eine Gateelektrode, die in der Gatelängenrichtung auf der Oberfläche einer Halbleiterschicht geteilt ist, auf einen MESFET angewendet. Es ist jedoch auch möglich, die Gateelektrode auf einen HEMT, MISFET und MOSFET anzuwenden.
Fig. 7 ist eine Schnittansicht einer Ausführungsform, bei der die obige Gateelektrode auf einen HEMT angewendet ist.
Eine nichtdotierte GaAs-Elektronendurchgangsschicht 32 und eine n-Al-GaAs-Elektronenzuführungsschicht 33 sind in der Reihenfolge auf einem halbisolierenden GaAs-Substrat 31 gebildet. Außerdem ist eine Gateelektrode 35, die in der Gatelängenrichtung geteilt ist, auf den beiden Seiten eines Isolierfilms 34 auf der Oberfläche der Elektronenzuführungs­ schicht 33 gebildet, und eine Sourceelektrode 36 und Drain­ elektrode 37 sind ferner auf den beiden Seiten des Isolier­ films 34 gebildet. Die Gateelektrode 35 bildet mit der Elektronenzuführungsschicht 33 Schottky-Kontakte, und die Sourceelektrode 36 und die Drainelektrode 37 stehen mit der Elektronenzuführungsschicht jeweils in ohmschen Kontakt. Zweidimensionales Elektronengas 2DEG wird an einer Grenz­ fläche zwischen der Elektronenzuführungsschicht 33 und der Elektronendurchgangsschicht 32 erzeugt. In dem Grenzbereich einer Zone zwischen der Sourceelektrode 36 und der Drain­ elektrode 37 befindet sich eine Kanalzone. Bezugszeichen 38 bezeichnet einen Isolierfilm zum Abdecken der Elektronenzu­ führungsschicht 33, der Sourceelektrode 36 und der Drain­ elektrode 37.
Ferner ist bei dieser Ausführungsform die Übergangs­ kapazität der Gatelektrode 35 durch den Kontaktbereich zwischen der Gateelektrode 35 und der Elektronenzuführungs­ schicht 33 bestimmt. Eine effektive Gatelänge bezüglich der Ausbreitung einer Verarmungsschicht und einer Übertragungs­ steilheit wird durch die Längen der Gateelektrode 35 und des Isolierfilms 34 in der Gatelängenrichtung bestimmt.
Fig. 8 ist eine Schnittansicht einer Ausführungsform, bei der die obige Gateelektrode auf einen MISFET angewendet ist.
Zwei Kontaktschichten 42 und 43, die Silizium enthal­ ten, sind in einer Sourcezone und Drainzone jeweils auf einem halbisolierenden InP-Substrat 41 gebildet, und eine Sourceelektrode 44 und eine Drainelektrode 45 aus AuGe sind auf den Kontaktschichten 42 und 43 gebildet. Außerdem ist ein Gateisolierfilm 46 aus Al2O3 auf dem InP-Substrat 41 in einer Zone zwischen der Sourceelektrode 44 und der Drain­ elektrode 45 gebildet, und eine Gateelektrode 48, die in der Gatelängenrichtung an den beiden Seiten des Isolierfilms 47 geteilt ist, ist auf dem Gateisolierfilm 46 gebildet. Die geteilten Gateelektroden 48 sind auf dem Isolierfilm 47 verkörpert.
Ferner wird bei dieser Ausführungsform eine Kapazität, die zwischen der Gateelektrode 48 und dem InP-Substrat 41 erzeugt wird, nahezu durch den Kontaktbereich zwischen der Gateelektrode 48 und dem Gateisolierfilm 46 bestimmt, und eine effektive Gatelänge bezüglich der Ausbreitung einer Verarmungsschicht, die in dem InP-Substrat 41 erzeugt wird, und einer Übertragungssteilheit ist durch die Summe der Längen der geteilten Gateelektroden 48 und des Isolierfilms 47 in der Gatelängenrichtung bestimmt.
Fig. 9 ist eine Schnittansicht einer Ausführungsform, bei der die obige Gateelektrode auf einen MOSFET angewendet ist.
In Fig. 9 ist ein Gateisolierfilm 52 auf einer Halblei­ terschicht 51, die aus Silizium besteht, gebildet, und eine Gateelektrode 54, die in der Gatelängenrichtung durch einen Isolierfilm 53 geteilt ist, ist auf der Oberfläche des Gateisolierfilms 52 gebildet. Eine Sourcezone 55 und eine Drainzone 56 sind auf der Halbleiterschicht 51 an den beiden Seiten der Gateelektrode 54 gebildet. Eine Sourceelektrode 57 ist mit der Sourcezone 55 verbunden, und eine Drainelek­ trode 58 ist mit der Drainzone 56 verbunden.
Ferner wird bei dieser Ausführungsform eine Kapazität, die durch die Gatelektrode 54 und die Halbleiterschicht 51 erzeugt wird, nahezu durch den Kontaktbereich zwischen der Gateelektrode 54 und dem Gateisolierfilm 52 bestimmt, und eine effektive Gatelänge bezüglich der Ausbreitung einer Verarmungsschicht, die in einer Kanalzone der Halbleiter­ schicht gebildet ist, und einer Übertragungssteilheit ist durch die Gesamtsumme der Längen der geteilten Gateelek­ troden 54 und des Isolierfilms 53 in der Gatelängenrichtung bestimmt.
Jede der obigen Ausführungsformen verwendet eine Gateelektrode, die in der Gatelängenrichtung in zwei Teile geteilt ist. Wie in Fig. 10 gezeigt, ist es jedoch auch möglich, eine Gateelektrode 63 zu verwenden, die in der Gatelängenrichtung durch zwei Isolierfilme 61 und 62 auf einer Oberfläche in drei Teile geteilt ist, oder die Gate­ elektrode 63, die in der Gatelängenrichtung durch eine Vielzahl von Isolierfilmen in eine Vielzahl von Teile geteilt ist. Geteilte Gateelektroden, die auf Isolierfilmen vereinigt sind, sind durch andere leitende Filme verbunden, um dasselbe Potential zu haben.
Und durch Hinzufügen einer Teilung der Gateelektrode in der Richtung der Kanalbreite (Gatebreite) ist es möglich, die parasitäre Gatekapazität weiter zu verringern.

Claims (12)

1. Verfahren zur Herstellung eines Feldeffekttransi­ stors, wonach:
  • a) eine Isolierschicht auf einer Oberfläche einer Halb­ leiterschicht, unter welcher sich eine Kanalzone be­ findet, ausgebildet wird,
  • b) auf der Isolierschicht eine Maskierungsschicht aus­ gebildet wird, wobei in der Maskierungsschicht selek­ tiv ein Fenster ausgebildet ist,
  • c) in der Isolierschicht eine Öffnung ausgebildet wird, indem ein Teil der Isolierschicht, der durch das Fen­ ster exponiert ist, entfernt wird,
  • d) die Öffnung in der Isolierschicht durch Ausführen ei­ nes seitlichen Ätzvorganges durch die Öffnung hin­ durch vergrößert wird,
  • e) eine Teilungsschicht aus einem Isolator senkrecht in der erweiterten Öffnung ausgebildet wird, so daß die Öffnung in zwei Teile aufteilt wird,
  • f) die Maskierungsschicht entfernt wird,
dadurch gekennzeichnet, daß
  • a) ein leitender Film über der ganzen Oberfläche gebildet wird und
  • b) eine Gateelektrode auf der Teilungsschicht und in den Öffnungen auf beiden Seiten der Teilungsschicht durch selektives Entfernen des leitenden Films gebil­ det wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektrode in einer Richtung von der Sourcezo­ ne zu der Drainzone geteilt ausgebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Gateelektrode auf dem Halbleiter durch einen Iso­ lator geteilt ausgebildet wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekenn­ zeichnet, daß die Gateelektrode in eine Vielzahl von Teil-Gateelektroden aufgeteilt auf dem Isolator inkorpo­ riert wird.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die in eine Vielzahl von Teil-Gate­ elektroden aufgeteilte Gateelektrode Schottky-Kontakte mit der Halbleiterschicht bildend ausgebildet wird.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Summe der Längen der Teile der Gateelektrode in der Richtung von der Sourcezone zu der Drainzone mit 0,5 µm oder weniger gewählt wird.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die in eine Vielzahl von Teil-Gate­ elektroden aufgeteilte Gateelektrode auf der Halbleiter­ schicht über eine Gateisolierschicht ausgebildet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Summe der Längen der Teile der Gateelektrode in Richtung von der Sourcezone zu der Drainzone mit 0,5 µm oder weniger gewählt wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Feleffekttransistor unter Bildung der folgenden Bestandteile hergestellt wird:
einer Source-Elektrode und einer Drain-Elektrode, die getrennt auf einem aktiven Halbleitersubstrat ausgebildet werden und ohmschen Kontakt mit der aktiven Halblei­ terschicht haben, die Verunreinigungen enthält, und
einer Gate-Elektrode, die Schottky-Kontakte mit der aktiven Halbleiterschicht im Bereiche zwischen Source und Drainelektrode bildet und in eine Vielzahl von Teil- Gateelektroden in einer Richtung von der Source-Elektrode zu der Drain-Elektrode auf der aktiven Halbleiterschicht aufgeteilt ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die aktive Halbleiterschicht aus einem Verbund-Halb­ leiter hergestellt wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Feldeffekttransistor un­ ter Bildung der folgenden Bestandteile hergestellt wird:
einer Verunreinigungen enthaltenden Halbleiter­ schicht und einer nichtdotierten Halbleiterschicht zum Erzeugen eines zweidimensionalen Elektronengases an der Grenz­ fläche der die Verunreinigungen enthaltenden Halbleiter­ schicht und der nichtdotierten Halbleiterschicht,
einer Sourceelektrode und einer Drainelektrode, die getrennt ausgebildet sind und einen ohmschen Kontakt mit der die Verunreinigungen enthaltenden Halbleiterzone ha­ ben, und
einer Gateelektrode, die in einer Richtung von der Sourceelektrode zur Drainelektrode in eine Vielzahl von Teil-Gateelektroden aufgeteilt ist und die Schottky-Kon­ takte mit der Oberfläche der die Verunreinigungen enthal­ tenden Halbleiterschicht bildet.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die die Verunreinigungen enthaltende Halbleiterschicht aus einem ersten Verbund-Halbleiter hergestellt wird und daß die nichtdotierte Halbleiterschicht aus ei­ nem zweiten Verbund-Halbleiter hergestellt wird.
DE4400233A 1993-01-07 1994-01-05 Feldeffekttransistor Expired - Fee Related DE4400233C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5000942A JPH06204253A (ja) 1993-01-07 1993-01-07 電界効果半導体装置

Publications (2)

Publication Number Publication Date
DE4400233A1 DE4400233A1 (de) 1994-07-14
DE4400233C2 true DE4400233C2 (de) 2001-09-13

Family

ID=11487732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4400233A Expired - Fee Related DE4400233C2 (de) 1993-01-07 1994-01-05 Feldeffekttransistor

Country Status (4)

Country Link
US (1) US5643811A (de)
JP (1) JPH06204253A (de)
DE (1) DE4400233C2 (de)
FR (1) FR2700221B1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929467A (en) * 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
JP3377022B2 (ja) * 1997-01-23 2003-02-17 日本電信電話株式会社 ヘテロ接合型電界効果トランジスタの製造方法
JP2002118122A (ja) * 2000-10-06 2002-04-19 Nec Corp ショットキゲート電界効果トランジスタ
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7531849B2 (en) * 2005-01-25 2009-05-12 Moxtronics, Inc. High performance FET devices
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040168A (en) * 1975-11-24 1977-08-09 Rca Corporation Fabrication method for a dual gate field-effect transistor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2338388C2 (de) * 1973-07-28 1982-04-15 Ibm Deutschland Gmbh, 7000 Stuttgart Feldeffekt-Halbleiteranordnung
US4209796A (en) * 1977-11-21 1980-06-24 Massachusetts Institute Of Technology Charge-flow transistors having metallization patterns
JPS5723271A (en) * 1980-07-18 1982-02-06 Nec Corp Field effect transistor
JPS609170A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置の製造方法
JPS609171A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置の製造方法
EP0143656B1 (de) * 1983-11-29 1989-02-22 Fujitsu Limited Halbleiteranordnung mit Verbindungshalbleiter und Verfahren zu dessen Herstellung
JPS6292478A (ja) * 1985-10-18 1987-04-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6292479A (ja) * 1985-10-18 1987-04-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63173374A (ja) * 1987-01-13 1988-07-16 Toshiba Corp 電界効果型半導体装置及びその製造方法
NL9000736A (nl) * 1990-03-28 1991-10-16 Imec Inter Uni Micro Electr Circuitelement met eliminatie van kink-effect.
JPH04125928A (ja) * 1990-09-17 1992-04-27 Fujitsu Ltd 半導体装置の製造方法
JPH04125938A (ja) * 1990-09-18 1992-04-27 Fujitsu Ltd 電界効果半導体装置およびその製造方法
US5182218A (en) * 1991-02-25 1993-01-26 Sumitomo Electric Industries, Ltd. Production methods for compound semiconductor device having lightly doped drain structure
JPH04279033A (ja) * 1991-03-07 1992-10-05 Sharp Corp 薄膜トランジスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040168A (en) * 1975-11-24 1977-08-09 Rca Corporation Fabrication method for a dual gate field-effect transistor

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
IEEE El.Dev.Lett., Vol. EDL-4, No. 11, X Nov. 1983 by N. Koto et al. *
J.Vac.Sci.Techn. B 10 (6), Nov. Dec. 1992, pp 2900-2903 *
JP 60-009170 Abstr. *
JP 62-092478 Abstr. *
JP 62-092479 Abstr. *

Also Published As

Publication number Publication date
US5643811A (en) 1997-07-01
DE4400233A1 (de) 1994-07-14
JPH06204253A (ja) 1994-07-22
FR2700221A1 (fr) 1994-07-08
FR2700221B1 (fr) 1996-01-19

Similar Documents

Publication Publication Date Title
US5364816A (en) Fabrication method for III-V heterostructure field-effect transistors
DE69233266T2 (de) HEMT-Halbleiterbauelement
US4984036A (en) Field effect transistor with multiple grooves
DE102005059231B4 (de) Verfahren zum Herstellen eines Verbindungshalbleiter-Feldeffekttransistors mit einer Fin-Struktur und Verbindungshalbleiter-Feldeffekttransistor mit einer Fin-Struktur
EP0308939B1 (de) Verfahren zur Herstellung eines MESFET mit selbstjustiertem Gate
EP0551110B1 (de) Verbindungshalbleiterbauelemente
DE4402270B4 (de) Feldeffekttransistoranordnung mit Schottky-Elektrode
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE4015067C2 (de) Transistor mit permeabler Basis
DE112018003057T5 (de) Gan-transistor im anreicherungsmodus mit selektiven und nicht selektiven ätzschichten für verbesserte gleichförmigkeit der gan-spacerdicke
DE69930135T2 (de) Pseudomorphe transistoren mit hoher elektronenbeweglichkeit
DE112014003545T5 (de) Integrierte Schaltung mit zusammenpassenden Schwellenspannungen und Verfahren zur Herstellung derselben
DE102014115798A1 (de) In einem Halbleitersubstrat ausgebildete Isolationsstruktur und Verfahren zum Ausbilden einer Isolationsstruktur
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE4400233C2 (de) Feldeffekttransistor
DE69531228T2 (de) Verfahren zur Herstellung eines MESFETS mit einer T-förmigen Gate-Elektrode und dadurch hergestelltes Bauelement
US5471073A (en) Field effect transistor and method for producing the field effect transistor
DE60008047T2 (de) Feldeffekt-Halbleiteranordnung
DE4334427C2 (de) Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
JP2735718B2 (ja) 化合物半導体装置及びその製造方法
DE3736009C2 (de) Sperrschicht-FET
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
KR20070046141A (ko) 층 구조에서 다중-스테이지 리세스와 다중-리세스된게이트를 구비한 전계 효과 트랜지스터를 생산하기 위한방법
DE2517049A1 (de) Sperrschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE60024376T2 (de) Feldeffekt-Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/338

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee