DE2943435C2 - Halbleiteraufbau und Verfahren zu dessen Herstellung - Google Patents

Halbleiteraufbau und Verfahren zu dessen Herstellung

Info

Publication number
DE2943435C2
DE2943435C2 DE2943435A DE2943435A DE2943435C2 DE 2943435 C2 DE2943435 C2 DE 2943435C2 DE 2943435 A DE2943435 A DE 2943435A DE 2943435 A DE2943435 A DE 2943435A DE 2943435 C2 DE2943435 C2 DE 2943435C2
Authority
DE
Germany
Prior art keywords
silicon
semiconductor
monocrystalline silicon
substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2943435A
Other languages
English (en)
Other versions
DE2943435A1 (de
Inventor
Kazuo Tokyo Imai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph & Telephone Public Corp Tokyo
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13225478A external-priority patent/JPS5559736A/ja
Priority claimed from JP13225378A external-priority patent/JPS5559735A/ja
Priority claimed from JP6325279A external-priority patent/JPS55156335A/ja
Priority claimed from JP6900179A external-priority patent/JPS55162240A/ja
Application filed by Nippon Telegraph & Telephone Public Corp Tokyo, Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph & Telephone Public Corp Tokyo
Publication of DE2943435A1 publication Critical patent/DE2943435A1/de
Application granted granted Critical
Publication of DE2943435C2 publication Critical patent/DE2943435C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung bezieht sich auf einen Halbleiteraufbau, der im Oberbegriff des Anspruchs 1 angegebenen Gattung sowie auf ein Verfahren zu dessen Herstellung gemäß der im Oberbegriff des Anspruchs 4 angegebenen Gattung.
Der gattungsgemäße Halbleiteraufbau und das gattungsgemäße Verfahren sind aus der US-PS 39 19 060 vorbekannt. Im einzelnen wird der aus der US-PS 39 19 060 vorbekannte Halbleiteraufbau dadurch hergestellt, daß in einem monokristallinen Siliziumhalbleitersubstrat vom P-Typ zunächst eine hochleitende P+-Oberflächenschicht aufgebaut wird. Auf dieser Schicht wird dann eine monokristalline N-Silizium-Halbleiterschicht epitaktisch aufgebracht. Danach wird die N-Epitaxieschicht durch starke P-Fremdstoffdotierung säulenförmiger, vertikal durch die N-Epitaxieschicht laufender und bis in die P+-Oberflächenschicht führender Bereiche in inselförmige monokristalline N-Halbleiterzonen unterteilt.
Durch eine sich hieran anschließende einzige Anodisierungsstufe werden die stark leitenden P+-Schichten bzw. Bereiche in poröses Silizium umgewandelt. Danach werden die porösen Siliziumbereiche in einer Sauerstoffatmosphäre in einer einzigen thermischen Oxidationsstufe oxidiert. Im Ergebnis erhält man dann die von einem porösen Siliziumoxid vollständig umgebenen inselförmigen N-Siliziumzonen. Gemäß den Angaben in der US-PS 39 19 060 eignet sich ein derartiger Halbleiteraufbau besonders zur Weiterverarbeitung zu integrierten Schaltkreisen, da parasitäre Kapazitäten, wie sie bei isolierenden PN-Ubergängen vorkommen, vermieden werden und für die isolierende poröse Siliziumoxidschicht weniger Raum benötigt wird als für isolierende PN-Übergänge. Im übrigen ist der genannten US-PS entnehmbar, die monokristallinen Silizium-Halbleiterzonen zu Dioden oder (komplementären) Feldeffekttransistoren auszubauen. Unabhängig hiervon hat die Verwendung von porösem Siliziumoxid als Isolationsschicht den Vorteil, daß die Dichte von porösem Silizium nur etw?. 50% der von monokristallinem Silizium beträgt, die Volumenänderuug infolge der Oxidation sehr klein und die Oxidationsgeschwindigkeit sehr groß ist, so groß, daß poröses Silizium bis zu einer Dicke von etwa 10 μιη unter Bedingungen oxidierbar ist, unter denen monokristallines Silizium nur bis zu einer Dicke von etwa 1 [im oxidierbar ist. Demnach kann bei Verwendung von porösem Siliziumoxid ein relativ dicker Oxidfilm im Siliziumsubstrat aufgebaut werden, mit der Folge einer sehr guten Isolation von im Substrat angeordneten Halbleiterelementen oder Teilen derselben. Dies führt aber zu einer weiteren Verringerung der unerwünschten Kapazitäten, des Energieverbrauchs und damit einhergehend zu einer weiteren Erhöhung der Arbeitsgeschwindigkeit Der bekannte Halbleiteraufbau hat jedoch den Nachteil, daS er bzw. das Substrat mindestens zwei Schichten aufweist, nämlich den P- bzw. P+-leitenden »Grundkörper« und die darauf aufgebaute N-Epitaxieschicht, und demgemäß zu seiner Herstellung entsprechender Verfahrensschritte bedarf. Auch hat die nach Aufbau def N-Epitaxieschicht
ίο erforderliche P-Fremdstoffdotierung der säulenförmigen vertikalen Bereiche in der Epitaxieschicht nicht nur den Nachteil eines zusätzlichen Arbeitsganges, sondern darüber hinaus auch den Nachteil einer erneuten Dotierung der unter der Epitaxieschicht liegenden
ι;, hochleitenden P+-Substratschicht — letzteres gilt zumindest für den Grenzbereich der beiden P<+)-Schichten. Diese zusätzliche Dotierung führt zu einer erhöhten P-Fremdstoffkonzentration im besagten Grenzbereich, mit der Folge einer gegenüber den übrigen Teilen der Isolationsschicht anderen Porosität in diesem Bereich. Darüber hinaus wirkt sich die N-Leitfähigkeit der in der Epitaxieschicht isolierten Halbleiterzonen zumindest dann nachteilig aus, wenn die isolierten Halbleiterzonen zu Bauelementen mit Schalteigenschaften, beispielsweise Feldeffekttransistoren, ausgebaut werden sollen. Der η ein P-Ieitender Kanal eines P-Kanal-Feldeffekttransistors weist bereits eine erheblich geringere Ladungst-ägerbeweglichkeit als ein N-leitender Kanal eines N-Kanal-Feldeffekttransistors auf.
Aus der US-PS 36 40 806 ist ein Halbleiteraufbau mit einem P-Ieitenden Silizium-Halbleitersubstrat und in der Hauptfläche des Halbleitersubstrats angeordneten ebenfalls P-leitenden monokristallinen Silizium-Halbleiterzonen bekannt. Wie beim vorbekannten gattungsgemäßen Halbleiteraufbau ist auch hierbei jede Halbleiterzone von einer durch eine Anodisierungs- und anschließende thermische Oxidationsstufe erhaltenen Isolierschicht aus porösem Siliziumoxid umgeben, die Berührungskontakt mit den gesamten Seitenflächen und wenigstens einem Teil der Bodenfläche der Halbleiterzonen hat (siehe Figuren 4A bs 4E mit zugehöriger Beschreibung). Gegenüber dem vorbekannten gattungsgemäßen Halbleiteraufbau weist der aus der US-PS 36 40 806 bekannte Halbleiteraufbau jedoch folgende Unterschiede auf:
a) Die poröse Siliziumoxid-Isolierschicht wird in zwei aufeinanderfolgenden Anodisierungsstufen, denen sich jeweils eine thermische Oxidationsstufe anschließt, hergestellt. Demgemäß ist die Herstellung der lsolierschicht vergleichsweise umständlich. Als Folge der beiden Anodisierungs- und Oxidationsstufen besteht die poröse Siliziumoxid-Isolierschicht aus zwei aneinandergrenzenden und dort eine Grenzflache bildende Teilschichten. Dies führt zu weiteren Problemen. Zwar ist die Herstellung der einen Teilschicht zunächst problemlos. Jedoch führt die anschließende Herstellung der weiteren Teilschicht zu hohlraumartigen Defektbereichen im Bereich der Grenzfläche der beiden Teilschichten, wobei die Defektbereiche unmittelbar an die isolierte Halbleiterzone angrenzen. Diese Bereiche zeichnen sich durch schlechtes Isolationsverhalten aus. Gemäß den Literaturstellen »Journal of the Electrochemical Society«, Vol.118, Nr. 11, S. 1772-1775 (1971) und »Japanese Journal of Applied Physics« Vol. 18
er (1979), Ergänzungsheft 18-1, S. 281 -285 haben poröses Siliziumoxid und monokristallines Siliziumoxid gegenüber Flußsäure im wesentlichen gleiches Ätzverhalten. Die Ätzgeschwindigkeit der gemäß der US-PS
36 40 806 verwendeten 46%igen Flußsäure ist dabei vergleichsweise hoch. Bei der Herstellung der zweiten Teilschicht kommt nun die Flußsäure im Grenzflächenbereich der beiden Teilschichten in erneuten Kontakt mit der ersten Teilschicht. Die erste Teilschicht, einschließlich eines sich daran ausgebildeten Siliziumoxidfilmes, werden hierbei erneut geätzt. Dies führt dann zu den hohlraumartigen Defektbereichen im Grenzflächenbereich.
b) Hinzu kommt, daß auch bei dem aus der US-PS 36 40 806 bekannten Halbleiteraufbau eine ^+-leitende) Silizium-Epitaxieschicht auf der zunächst nur die ersten isolierenden Teilschichten aus porösen Siliziumoxid enthaltenden Oberfläche eines Siliziumgrundkörpers aufgebracht wird. Auch hier wird demnach — wie beim vorbekannten gattungsgemäßen Halbleiteraufbau — ein zweischichtiger Substrataufbau gelehrt, der im Unterschied zum bekannten gattungsgemäßen Halbleiteraufbau eine (zumindest) nicht (vollständig) monokristalline Epitaxieschicht aufweist — letzteres wegen der porösen Siliziumoxid-Teilschichten, auf welchen die Epitaxieschicht aufwächst.
Aus der DE-OS 26 52 294 ist es bekannt, in einem P-leitenden Silizium-Grundkörper durch Dotierung hochleitende Bereiche vom N-Typ aufzubauen. Auf der so erhaltenen Halbleiterstruktur wird dann eine N-leitende Schicht epitaktisch aufgebracht. Durch P-Fremdstoffdotierung werden in der Epitaxieschicht P+-leitende Bereiche ausgebildet, wobei sich diese Bereiche in vertikaler Richtung säulenartig von der Hauptfläche des so erhaltenen Substrats wenigstens bis zu den N-Bereichen erstrecken. Durci Anodisierung werden dann die P+-leitenden Bereiche porös gemacht und das so erhaltene poröse Silizium durch thermische Oxidation in poröses Siliziumdioxid ui igewandelt Im Ergebnis erhält man hierdurch in der Epitaxieschicht monokristalline N-Silizium-Halbleiteizonen, deren sämtliche Seitenflächen — nicht jedoch .leren Bodenflächen — durch poröse Siliziumoxidschichten isoliert sind. Bezüglich der Auswirkungen der isolierten N-leitenden Halbleiterzonen wird auf die entspreciienden Ausführungen zum bekannten ge ttungsgemäße ι Halbleiteraufbau verwiesen.
Ferner ist aus der US-l'S 39 90 102 ei ι Halbleiteraufbau bekannt, in welchem monokristallin<; Silizium-Halbleiterzonen in der Hauptfläche des Substrats angeordnet und jeweils mittels einer Isolierschicht aus Siliziumoxid isoliert sind. Die Isolierschicht hat hierbei Berührungskontakt mit sämtlichen Seitenflächen der monokristallinen Halbleiterzonen. Mit dem Boden der monokristallinen Halbleiterzone hat sie jedoch nur teilweisen Berührungskontakt. Die isolierten Silizium-Haibieiterzonen sind aber N-ieitend. Hinzu kommt wiederum ein nicht ausschließlich rnonokristalliner Aufbau des Substrats. Auf die Nachteile der N-leitenden Halbleiterzonen wurde bereits hingewiesen.
Aus der US-PS 38 18 583 ist ein Halbleiteraufbau und ein Verfahren zu dessen Herstellung bekannt, bei welchem monokristalline P-leitende und N-leitende Silizium-Halbleiterzonen in der Hauptfläche eines Siliziumsubstrats angeordnet sind. Jede Halbleiterzone ist von einer Siliziumoxidschicht umgeben. Die Siliziumoxidschicht hat wiederum Berührungskontakt mit den Seitenflächen und der Bodenflächen der N- bzw. P-leitenden Halbleiterzonen. Im Unterschied zum gattungsgemäßen Halbleiteraufbau ist das Siliziumsubstrat jedoch nicht vom P-Typ, sondern vom N-Typ. Außerdem ist es nicht monokristallin, sondern polykristallin. Hinzu kommt, daß die Isolierschicht nicht aus porösem Siliziumoxid besteht und außerdem wiederum aus aneinandergrenzenden Teilschichten aufgebaut ist. Schließlich wird zum Halbleiteraufbau wiederum ein s mehrschichtiges Substrat (Figur 5) benötigt
Im übrigen hat die in den beiden letztgenannten Druckschriften bekannte, durch thermische Oxidation von monokristallinem Silizium gewonnene Isolierschicht den Nachteil, daß es sehr schwer ist, derartige Isolierschichten in ausreichender Dicke herzustellen. Demgemäß kann die Kapazität zwischen den isolierten Siliziumzonen und dem Substrat nicht ausreichend niedrig gehalten werden. Ferner ist bei integrierten Schaltkreisen eine Verdrahtung zwischen den isolierten Siliziumzonen erforderlich. Dies führt dazu, daß auch die Kapazität zwischen der Verdrahtung und dem Substrat nicht ausreichend gering gehalten werden kann. Im Ergebnis führen die vergleichsweise hohen Kapazitäten zwischen den Siliziumzonen und dem Substrat sowie den Verdrahtungen und dem Substrat dazu, daß nur integrierte Schaltkreise mit vergleichsweise langsamer Arbeitsgeschwindigkeit herstellbar sind.
Der Erfindung liegt nun die Aufgabe zugrunde, den gattungsgemäßen Halbleiteraufbau so weiterzubilden, daß aus ihm auf einfache Weise Bauelemente mit besonders hoher Arbeitsgeschwindigkeit herstellbar sind; ferner das gattungsgemäße Verfahren derart weiterzubilden, daß mit ihm der erfindungsgemäße Halbleiteraufbau und daraus Bauelemente einfach herstellbar sind.
Die den Halbleiteraufbau betreffende Aufgabe wird durch das Kennzeichen des Anspruchs 1, die das Verfahren betreffende Aufgabe durch das Kennzeichen des A nspr ι ches 4 gelöst.
υ DU· den Halbleiteraufbau betreffende Lösung hat gegenüber den vorbekannten Halbleiteraufbauten den Vorteil, daß sie sich zu besonders schnell arbeitenden Halbleiterbauelementen ausbauen lassen. Dies ist einerseits dadurch bedingt, daß wenigstens eine der
•to isolierten Halbleiterzonen ausschließlich Fremdstoffe vom P-Typ aufweist; andererseits dadurch, daß die Isolationsschicht grenzflächenfrei, damit einhergehend frei von Störbereichen ist und daher besonders gute Isolationseigenschaften aufweist Beide Maßnahmen
■is fördern gemeinsam die Arbeitsgeschwindigkeit Da der durch die Erfindung geschaffene Halbleiteraufbau ein einschichtiges Substrat aufweist, in welchem lediglich die Isolierschicht ein umgewandelter Bereich ist — ein Bereich, der ausschließlich durch die einzige Anodisie rungs- und Oxidationsstufe, nicht dagegen durch weitere Maßnahmen, wie z. B. beim vorbekannten gattungsgemäßen Halbleiteraufbau, umgewandelt ist —, ermöglicht der erfindungsgernäSe Halbicitcraufbau auch eine besonders einfache Verfahrensführung zur Herstellung desselben sowie zur weiteren Ausbildung zu Bauelementen mit besonders hoher Arbeitsgeschwindigkeit
Zwar ist bereits aus der DE-OS 20 46 833 ein Halbleiteraufbau mit einem monokristallinen Siliziumsubstrat in der Hauptfläche des Halbleitersubstrats eingebetteten monokristallinen Silizium-Halbleiterzonen und einer jede Halbleiterzone umgebenden Isolierschicht aus Siliziumoxid, die Berührungskontakte mit sämtlichen Seitenflächen und der gesamten Bodenfläche des Siliziumbereiches hat bekannt Auch ist hierbei der Halbleiteraufbau bzw. das Substrat einschichtig, wobei lediglich die Isolierschicht ein umgewandelter Bereich ist und zwar durch Sauerstoffionenimplantation und anschließende Erwärmung.
Auf das Problem, welchen (resultierenden) Leitungstyp oder welche Dotierungsstoffe das Substrat und/oder die monokristalline Silizium-Halbleiterzone aufweist, geht die der DE-OS 20 46 833 entnehmbare Lehre nirgends ein. Vielmehr wird lediglich festgestellt, daß die f. monokristalline Silizium-Halbleiterzone und das monokristalline Siliziumsubstrat jeweils gleiche Kristallstruktur haben, d. h. beide monokristallin sind. Demgemäß läßt die der in Rede stehenden DE-OS entnehmbare Lehre offen, od das Substrat und/oder die Halbleiterzone gleichen oder unterschiedlichen Leitungstyp aufweisen, beispielsweise P-leitend, N-Ieitend oder eigenleitend sind. Insbesondere wußte der Fachmann auch, daß er selbst dann, wenn er — in Kenntnis des Erfindungsgedankens — bei einem Halbleiteraufbau gemäß der in Rede stehenden DE-OS von einem ausschließlich mit P-Fremdstoffen dotierten Substrat ausgehen würde, nach der vorbekannten Lehre nicht zu einer isolierten Siliziumhalbleiterzone käme, die ausschließlich mit P-Fremdstoffen dotiert wäre. Denn um eine ausreichend dicke Isolationsschicht herstellen zu können, muß eine vergleichsweise hohe Sauerstoffionendosis (1018 bis IO22 Ionen/cm3) implantiert werden. Die Beschleunigungsspannungen müssen bis in den Mega-eV-Bereich reichen, damit die Isolalionszone ausreichend tief im Substrat angeordnet werden kann. Durch die hohe Ionendosis, die hohe Beschleunigungsspannung und die relative Größe der Sauerstoffionen wird das Kristallgefüge des Substrats während der Ionenimplantation stark gestört. Diese Störung kann zwar zumindest teilweise durch die sich an die Implantation anschließende Erwärmung des Substrats geheilt werden. In jedem Fall verbleibt aber zumindest an den Rändern der SiO2-!so!ationsschicht ein großer Teil ungebundener Sauerstoffionen (vgl. z. B. die Literaturstelle: »ELECTRONICS LETTERS«, 31. August 1978, Bd. 14. Nr. 18, S. 593-594, K. Izumi et al: »C.M.O.S. Devices fabricated on buried SiO2-layers formed by oxygen implantation into silicon«). Diese freien Sauerstoffionen wirken aber als flache Donatoren in den Silizium-Halbleiterzonen (vgl. z. B. die Literatursteile: »APPLIED PHYSICS LETTERS« 34 (4). 15. Februar 1979, s. 287-289, A. Kanamori: »Annealing behavior of the oxygen donor in silicon«. Die Donatoren verringern aber — wie bereits einleitend ausgeführt — die Ladungsträger-Beweglichkeit erheblich, sogar so stark, daß z. B. ein nur Donatoren aufweisender Kanalbereich eines P-Kanal-Feldeffekttransistoren eine nur halb so große Ladungsträger-Beweglichkeit aufweist, als ein nur Akzeptoren aufweisender Kanalbereich eines N-Kanal-Feldeffekttransistors.
Die erfindungsgemäße Lehre vermittelt also auch die Erkenntnis, daß es nicht so sehr auf eine resultierende P-Leitfähigkeit der isolierten Halbleiterzonen ankommt, sondern darauf, daß diese ausschließlich mit P-Fremdstoffen dotiert sind.
Die beanspruchte Verfahrensführung hat den Vorteil großer Einfachheit, insbesondere den Vorteil, daß der an sich aufwendige Aufbau mehrschichtiger Substrate, z. B. der Anbau von Epitaxieschichten nicht erforderlich ist. Darüber hinaus zeichnet sich die erfindungsgemäße Verfahrensführung durch gute Steuerbarkeit aus, wobei wenigstens der eine N-leitende monokristalline Siliziumbereich gleichzeitig mit, d. h. während der thermischen Oxidation des porösen Siliziumbereiches in eine ausschließlich P-leitende monokristalline Siliziumhalbleiterzone umgewandelt wird. Diese Halbleiterzone ist dann ra einem besonders schnell schaltenden Halbleiter-Bauelement ausbaubar.
Zwar ist es aus der Fachzeitschrift: »PHYS. STATE. SOL« (a) 15, (1973), S.93-98, Y. Ohmura et al: »Shallow donor formation in Si produced by proton bombardment«, bekannt, Donatoren in einem N-leitenden Silizium dadurch zu erzeugen, daß zunächst die mit den Donatoren zu bestückenden Bereiche einer Protonenimplantation unterworfen schließlich bei 300 bis 5000C getempert werden. Auch ist aus dieser Literaturstelle bekannt, daß eine Erhöhung der Temperatur über 700° C dazu führt, daß die so mittels Protonen erzeugten Donatoren wieder verschwinden. Diese Literaturstelle stellt aber — im Gegensatz zum beanspruchten Verfahren — auf N-Ieitendes Silizium ab und gibt auch sonst keine weiteren Anregungen in Richtung des erfindungsgemäßen Verfahrens.
Die in den Ansprüchen 1 und 4 enthaltene Variante, daß die Isolierschicht nur mit einem Teil der Bodenfläche der monokristallinen Silizium-Halbleiterzone Berührungskontakt hat, hat den Vorteil, daß bei Weiterbildung des Halbleiteraufbaues zu einem Halbleiterbauelement mit Schalteigenschaften letzteres unter Umständen unmittelbar über das Substrat ansteuerbar ist. Dies ist beispielsweise dann der Fall, wenn der Halbleiteraufbau zu einem Feldeffekttransistor weitergebildet wird und der Kanalbereich des Feldeffekttransistors derjenige Bereich ist, der unmittelbaren Kontakt mit dem Halbleitersubstrat hat.
Weitere bevorzugte Weiterbildungen des Halbleiteraufbaues gemäß Anspruch 1 und des Verfahrens gemäß Anspruch 4 ergeben sich aus den übrigen Ansprüchen.
Die Maßnahme gemäß Anspruch 2 hat den Vorteil einer vollständigen Isolation der monokristallinen Silizium-Halbleiterzone gegen das Halbleitersubstrat, so daß eine sog. inselförmige Halbleiterzone entsteht.
Der Halbleiteraufbau gemäß Anspruch 3 hat den Vorteil, daß er besonders gut zu einem sog. komplementären Halbleiterbauelement, insbesondere komplementären Feldeffekttransistor-Bauelement ausbaubar ist.
Die Maßnahme gemäß Anspruch 5 führt zu einem Halbleiteraufbau mit den Vorteilen des Halbleiteraufbaues gemäß Anspruch 2.
Die Verfahrensführungen gemäß Ansprüchen 6 und 7 stellen auf einen besonders geeigneten Temperaturbereich zur Umwandlung der mit Protonen implantierten Bereiche in N-leitende monokristalline Siliziumbereiche (Anspruch 6) bzw. zur Oxidation der porösen Siliziumbereiche in poröse Siliziumoxidbereiche (Anspruch 7) ab.
Mit den Verfahrensführungen gemäß den Ansprüchen 8 und 10 lassen sich die implantierten Bereiche besonders genau dimensionieren, insbesondere tief ausbilden. Hinzu kommt eine äußerst glatte Halbleiteroberfläche.
Die Verfahrensführung gemäß Anspruch 9 nutzt die Vorteile des erfindungsgemäßen Verfahrens zur Herstellung komplementärer Halbleiterbauelemente aus.
Die Verfahrensführungen gemäß den Ansprüchen 11, 12 und 13 nutzen die Vorteile des erfindungsgemäßen Verfahrens zur Herstellung eines PN-Überganges (Anspruch 11), eines N-Kanal-MIS-Feldeffekttransistors (Anspruch 12) und komplementärer MIS-Feldeffekttransistore η (Anspruch 13).
Nachfolgend wird die Erfindung anhand von Ausführungsbeispielen und schematischer Zeichnungen noch näher erläutert.
Es zeigt
F i g. 1 einen Längsschnitt durch ein Ausführungsbei-
spiel eines zu einem Feldeffekttransistor weitergebildeten Halbleiteraufbaus,
Fig.2A bis 20 einzelne Verfahrensstufen zur Herstellung des in F i g. 1 dargestellten Halbleiterbauelementes,
Fig.3 die Kennlinie der Spitzenkonzentration der erzeugten Donatoren in Abhängigkeit von der in das Siliziumsubstrat dotierten Protonenmenge,
Fig.4 den Verlauf der Donatorkonzentration, gemessen von der Grenzfläche, wenn Ionen in ein Siliciumsubstrat durch einen Siliciumoxidfilm bei unterschiedlichen Beschleunigungsspannungen implantiert werden,
Fig.5 die Sperrstrom-Sperrspannungskennlinie eines PN-Überganges im Halbleiteraufbau,
F i g. 6A bis 6C ein weiteres Ausführungsbeispiel zur Herstellung eines Halbleiteraufbaus und dessen Weiterbildung zu einem Halbleiterbauelement,
F i g. 7A bis 7F ein weiteres Ausführungsbeispiel zur Herstellung eines Halbleiteraufbaus,
F i g. 8 einen Längsschnitt durch einen unter Anwendung des erfindungsgemäßen Verfahrens hergestellten komplementären Feldeffekttransistor,
Fig.9A bis 9K ein Ausführungsbeispiel des Verfahrens zur Herstellung der in F i g. 8 veranschaulichten Halbleiterstruktur,
Fig. 10 einen Schnitt durch ein weiteres Ausführungsbeispiel eines unter Anwendung des erfindungsgeroäßen Verfahrens hergestellten Transistors,
Fig. HA bis UF ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung des in F i g. 8 veranschaulichten Transistors.
Fig. 1 zeigt ein Ausführungsbeispiel des zu N-Kanal MIS (Metall-Isolator-Silicium) Feldeffekt-Transistoren weitergebildeten erfindungsgemäßen Halbleiteraufbaus. Gemäß F i g. 1 sind ein Halbleiter-Substrat 10, ein P-Siliciumbereich 11, in der Hauptfläche des Substrates 10 ausgebildete Transistoren 12 und 13 sowie ein poröser Siliciumoxidbereich 14 vorgesehen. Der poröse Siliciumoxidbereich 14 umgibt hierbei nicht nur die Seitenflächen, sondern auch die Bodenflächen der Transistoren 12 und 13. Hierdurch werden die Transistoren 12 und 13 voneinander und vom P-Siliciumbereich 11 isoliert. Die Transistoren 12 und 13 weisen jeweils einen N-Sourcebereich 125 bzw. 13C, einen P-Kanalbereich 12C bzw. 13C und einen N-Drainbereich 12D und 13D auf. Gateisolationsfilme 15 und 16, beispielsweise aus S1O2, sind so auf den Transistoren 12 und 13 angeordnet, daß sie die Kanalbereiche 12Cund I3C sowie die angrenzenden Teile der Source- und Drainbereiche 12S, 13S, 12D, 13O abdecken. Gateelektroden, einschließlich deren Verdrahtung 17 und 18 sind auf den Isolationsfilmen 15 und 16 angeordnet. Auf den Oberflächen der Sourcebereiche 125 und 135 sowie der Drainbereiche 12D und 13D sind Sourceelektroden mit Verdrahtung 19, 21 und Drainelektroden mit Verdrahtung 20, 22 über Kontaktbereiche angeordnet Ferner sind Isolationsfilme 23,24, 25, 26 und 27, beispielsweise aus S1O2, vorgesehen.
Der vorstehend beschriebene Aufbau des Halbleiterbauelementes hat folgende Vorteile.
Da sämtliche Seitenflächen und Bodenflächen der auf der Hauptfläche des P-Siliciumbereiches 11 ausgeformten Transistoren 12,13 durch den porösen Siliciumoxidbereich 14 isoliert und getrennt sind, können die Streu- und Obergangsbereich- bzw. Sperrschichtkapazitäten reduziert werden. Wegen der verringerten Kapazitäten können die Transistoren 12,13 mit hoher Geschwindigkeit betrieben und in hoher Dichte hergestellt werden. D.· ferner die P-Silicium(kanal)-Bereiche 12c, 13Cin den Transistoren 12, 13 dadurch hergestellt werden, daß zunächst Protonen implantiert und dann die implantierten Bereiche durch Wärmebehandlung in den P-Bereich umgewandelt werden, erhält man ausgezeichnete kristalline Eigenschaften, so daß die Beweglichkeit der Ladungsträger — bei geringen Leckströmen — hoch ist. Auf die Protonenimplantation und die Wärmeumwandlung wird später noch eingegangen werden.
Da diese P-Siliciumbereiche keine N-Fremd- bzw. Dotierungsstoffe enthalten, kann eine Verringerung der Ladungsträgerbeweglichkeit infolge einer Streuung an den Fremdstoffen auf ein Minimum reduziert werden.
Aufgrund der Erfindung ist es daher möglich, integrierte Schaltkreise mit den sehr wirtschaftlich arbeitenden NMOS (N-Kanal Metall-Oxid-Silicium)- oder bipolaren Transistoren mit geringem Leistungsverbrauch und hoher Arbeitsgeschwindigkeit aufzubauen.
Ein Ausführungsbeispiel für ein Verfahren zur Herstellung des in F i g. 1 wiedergegebenen Halbleiterbauelementes wird anhand der F i g. 2A bis 20 erläutert. Gemäß F i g. 2A wird von einem Halbleiter-Substrat 30 mit einer Kristallorientierung der (100)-Ebene, einem spezifischen Widerstand von 1 bis 2 Ohm · cm und einer P-Fremdstoffkonzentration von 1 χ ΙΟ16 Atome/cm3 ausgegangen. Dann wird eine Maske mit einer Dicke von etwa 1 μΐη auf der Hauptfläche des Substrates 30 ausgeformt Die Maskenschicht wird dann an vorgege-
benen Stellen geätzt, um die Maskenlagen 31a, 31b und 31c gemäß Fig.2B zu erhalten. Als Maskenmaterial können Photolacke, Metalle, Siliciumoxide etc. verwendet werden. Wesentlich ist hierbei nur, daß die Masken während der nachfolgenden Protonenimplantationen eine Maskenwirkung aufweisen.
Dann werden Protonen in die Oberfläche des Substrates 30 implantiert, und zwar in Richtung der in Fig.2C wiedergegebenen Pfeile 33, also parallel zur Normalen der Hauptoberfläche. Die Protonen werden mit einer Beschleunigungsspannung von 100 keV implantiert. Hierbei werden protonenimplantierte Bereiche 34a und 346, jeweils mit einer Dicke von etwa 0,8 μΐη gebildet. Nach der Protonenimplantation werden die Maskenlagen 31a. 316 und 31c wieder entfernt.
«5 Bestehen die Masken beispielsweise aus Photolack, dann können sie mit heißer Schwefelsäure entfernt werden. Danach wird das Substrat 30 in einer Stickstoffatmosphäre wärmebehandelt, beispielsweise 30 Minuten lang bei einer Temperatur von 300 bis 5000C Infolge dieser Wärmebehandlung bei relativ tiefen Temperaturen werden die protonenimplantierten Bereiche 34a und 346 in monokristalline N-Bereiche 36a und 366umgewandelt Die so entstandene Halbleiteranordnung ist in F i g. 2D dargestellt.
Die Beziehung zwischen der Menge der in die nicht mittels der Masken 31a bis 31c abgedeckten Bereiche des monokristallinen P-Siliciumsubstrates 30 implantierten Ionen und der Menge der hierdurch erzeugten Donatoren ist in den F i g. 3 und 4 dargestellt F i g. 3 zeigt die Beziehung zwischen der Menge der implantierten Protonen und der Spitzenkonzentration der Donatoren im Substrat, wenn die Protonen in das monokristalline Siliciumsubstrat unter einer Beschleunigungsspannung von 100 keV implantiert wurden und das Substrat danach in einer Stickstoffatmosphäre bei einer Temperatur von 4500C 30 Minuten lang erwärmt wurde. In F i g. 4 ist die Beziehung zwischen der von der Grenzfläche gemessenen Tiefe und der Donatorenkon-
zentration für den Fall wiedergegeben, daß die Implantationsdosis 1 χ lO'Vcm2, die Tempertemperatur 4500C und die Temperzeit 30 Minuten betrug, wobei die Beschleunigungsspannung als Parameter zwischen den Werten 45, 60 und 100 keV variiert wurde. Hierbei 5 wurde ein Siliciumoxidfilm mit einer Dicke von etwa 0,05 μπι auf den der Protonenimplantation unterworfenen Bereichen der Grenzfläche aufgebaut.
Es ist wichtig, daß die Temperatur bei der nach der Protonenimplantation erfolgenden Behandlung unter 5000C liegt. Würde nämlich eine Temperaturbehandlung bei etwa 5500C durchgeführt werden, dann würde die Menge der Donatoren abnehmen. Falls die Temperatur über 6000C erhöht würde, würden die Donatoren vollständig verschwinden. Ein derartiges Verschwinden oder Verringern der Donatoren infolge einer Wärmebehandlung nach der Erzeugung von den Donatoren durch Implantation von Protonen in ein Siliciumsubstrat ist aus der Literaturstelle: »Phys. Stat. Sol« (a) 15, 93-98, 1973, Y. Ohmura, Y. Zohta und M. Kanazawa bekannt.
Das Substrat 30 wird dann in eine Lösung mit 25 bis 30 Gew.-% Flußsäure (HF) getaucht. Hierbei wird die Bodenfläche des Substrates mit der positiven Klemme einer Gleichstromquelle 37 verbunden. Der negative Pol 2 ~> der Gleichstromquelle 37 liegt an einer Platinelektrode 37a, die in die HF-Lösung eingetaucht ist (F i g. 2E). Die Gleichstromquelle 37 wird nun so betrieben, daß für 1000 s ein Strom mit einer Dichte von 10 mA/cm2 dem Substrat zugeführt wird. Diese Behandlung ist als 3d anodische Reaktion bekannt. Da ein monokristallines P-Silicium viele Löcher enthält, wird mittels der vorstehend genannten Schaltung in an sich bekannter Weise monokristallines P-Silicium in eine poröse Struktur umgewandelt Dies gilt jedoch nicht für die 3r» monokristallinen N-Siliciumbereiche 36a, 36b, da diese keine Löcher enthalten.
Bei vorstehend beschriebener Schaltung für die anodische Reaktion fließt ein anodischer Reaktionsstrom durch das monokristalline Siliciumsubstrat 30 längs der in Fig.2E gezeigten Strömungswege 38a. Während der in den F i g. 2E und 2F veranschaulichten Verfahrensstufen erreicht der in eine poröse Struktur umgewandelte Bereich e:ne Tiefe von etwa ΙΟμίη, gemessen von der Hauptfläche des Siliciumsubstrates 30. Hierdurch erhält man einen porösen Bereich 40 gemäß Fig.2G. In Fig.2E ist veranschaulicht daß die anodische Reaktion zu porösen Siliciumbereichen 40a, 406 und 40c führt die von der Hauptfläche des Substrates 30 ausgehen. Bei Fortschreiten der anodisehen Reaktion wachsen die Schichtdicken der porösen Siliciumbereiche 40a. 406. 40c bis zu einer Tiefe an. die größer als diejenige der monokristallinen N-Siliciumbereiche 36a und 366 ist Die porösen Siliciumbereiche 40a bis 40c erreichen schließlich die Bodenflächen der N-Siliciumbereiche 36a und 366. Diese Bereiche sind in Fig.2F als poröse Bereiche 40a", 406' und 40c' dargestellt Das Wachstum der porösen Bereiche 40a bis 40c bzw. 40a' bis 40c' einschließlich deren Richtung ist durch die in Fig.2E dargestellten Strömungswege 38a und die in Fig.2F dargestellten Strömungswege des Stromes der anodischen Reaktion veranschaulicht Damit der Anodenstrom nicht in die N-Siliciumbereiche 36a und 366 eindringen kann, muß die Anodenspannung kleiner als das Übergangspotential (Diffusionspotential) an den PN-Obergängen zwischen dem monokristallinen P-Siliciumsubstrat 30 und den N-Siliciumbereichen 36a und 366 sein. Bei Fortschreiten der anodischen Reaktion vereinigen sich die porösen Siliciumbereiche 40a', 406' und 40c', die bis zu den Bodenflächen der N-Siliciumbereiche 36a und 366 gewandert sind, in der Mitte der Bodenbereiche der N-Siliciumbereiche 36a und 366. Es entsteht dann der in Fig.2G dargestellte poröse Siliciumbereich 40. Danach wird das der anodischen Reaktion unterworfene Siliciumsubstrat 1 bis 10 Stunden lang einer thermischen Oxidation bei einer Temperatur zwischen 8000C und 11000C unterworfen. Gemäß einem bevorzugten Ausführungsbeispiel wird eine thermische Oxidation in einer feuchten Sauerstoffatmosphäre bei einer Temperatur von 9500C 450 Minuten lang durchgeführt. Durch diesen Verfahrensschritt wird der poröse Siliciumbereich 40 in einen porösen Siliciumoxidbereich 41 umgewandelt (F i g. 2H). Darüber hinaus verschwinden infolge dieser Wärmebehandlung die in den N-Siliciumbereichen 36a und 366 durch Protonenimplantation und Wärmebehandlung gemäß der in Fig.2D gezeigten Verfahrensstufe erzeugten Donatoren, so daß die N-Siliciumbereiche 36a und 366 wieder in P-Siliciumbereiche 43a und 436 rückverwandelt werden. Diese P-Siliciumbereiche 43a und 436 weisen keinerlei N-Fremdstoffe auf. Zwar werden während der vorstehend beschriebenen Wärmebehandlungsstufe die P-Siliciumbereiche 43a und 436 ebenfalls oxidiert Da aber die Oxidationsgeschwindigkeit des porösen Siliciums über 10 bis 20 Mal größer als die des monokristallinen Siliciums ist, werden bei einer vollständigen Oxidation des porösen Siliciumbereiches 41 die P-Siliciumbereiche 43a und 436 nur geringfügig oxidiert. Als Folge hiervon beträgt unter den oben genannten Bedingungen die Dicke der P-Siliciumbereiche etwa 0,3 μΐη und die der auf den P-Siliciumbereichen 43a und 436 erzeugten Oxidfilme 44a und 446 1 μπι. Nach dieser Wärmebehandlung beträgt die Dichte des porösen Siliciumoxidbereiches 41 etwa 50% der Dichte des monokristallinen Siliciumbereiches 30. Da ferner die Volumenänderung des porösen Siliciumbereiches 40 infolge der Oxidation nur gering ist, verzieht sich das Haibleiterkristall-Scheibchen bzw. der Wafer nur sehr wenig.
Anschließend werden die auf den P-Siliciumbereichen 43a und 436 ausgebildeten Oxidfilme 44a und 446 unter Verwendung von Flußsäure mittels eines Puffer-Ätzverfahrens entfernt Danach entsteht die in F i g. 21 dargestellte Halbleiterstruktur. Darauf erfolgt bei 10000C eine 60 Minuten lang dauernde Wärmebehandlung in reiner Sauerstoffatmosphäre. Diese Behandlung führt zur Ausbildung eines Gateoxidfilmes 45 auf den P-Siliciumbere chen 43a und 436 mit einer Dicke von 50 nm. Die hierdurch entstehende Halbleiterstruktur ist in F i g. 21 darg ;stellt
Danach wird bei einer Temperatur zwischen 700° C und 8000C 10 bis 20 Minuten lang ein Gemisch aus Silan und Arsen (Ill)-Hydrid (AsH3) mittels des CVD-Verfahrens (Abscheidung aus der Gasphase) thermisch zersetzt Hierdurch bildet sich eine polykristalline Siliciumschicht mit einer Arsenkonzentration von 1021 Atomen/cm3 und einer Dicke zwischen 500 nm und 1 μπι aus. Danach werden Teile der polykristallinen Siliciumschicht wieder weggeätzt so daß lediglich die als Gateelektroden, einschließlich ihrer Verdrahtungsschichten dienenden Bereiche 46a und 466 übrigbleiben. Diese Struktur ist in Fig.2K dargestellt Bei der vorstehend beschriebenen Verfahrensstufe wurden die Fremdstoffe in die polykristalüne Schicht gleichzeitig mit deren Herstellung singebrach t i>.e Fremdstoffe können aber auch durch Ionenimplantation oder
Wänr.ediffusionstechniken nach Herstellung der polykristallinen Schicht eingebracht werden. Auch ist der in die polykristalline Schicht dotierte Fremdstoffe nicht auf Arsen beschränkt. Anstelle von Arsen sind auch Phosphor oder Bor als Dotierungsstoffe verwendbar.
Anschließend werden N-Siliciumbereiche 49S, 49D, 5OS und 5OD in den P-Siliciumbereichen 43a und 436 ausgebildet Hierzu werden Arsen- oder Phosphorionen in die gesamte Hauptoberfläche des Siliciumsubstrates 30 in Richtung der Pfeile 48 implantiert Diese Verfahrensstufe ist in Fig.2L veranschaulicht Die Arsen- oder Phosphorionen werden mit einer Dichte von 2xlO15 Atomen/cm2 und bei einer Beschleunigungsspannung von 100 keV in das Substrat implantiert Danach wird das Substrat bei einer Temperatur von 10000C 30 Minuten lang erwärmt bzw. getempert Die so hergestellten N-Siliciumbereiche 49S und 5OS werden als Sourcebereich, die N-Siliciumbereiche 49D und 50D werden als Drainbereiche und die verbleibenden P-Siliciumbereiche 51C und 52 C werden als N-Kanalbereich verwendet Diese Halbleiterstruktur ist in F i g. 2L veranschaulicht
Danach werden bei einer Temperatur von 4500C Stickstoff (N2), Phosphorwasserstoff (?H3) und Silan (SH*) mittels des CVD-Verfahrens zusammengebracht und hierdurch ein Oxidfilm 53,54 mit einer Dicke von 500 nm bis 1 μπι hergestellt In denjenigen Abschnitten der Oxidfilme 45, 53 und 54, die über den Source- und Drainbereichen 49S, 50S1 49D und 5OD liegen, werden Kontaktfenster 55S, 55D, 56Sund 56D ausgebildet. Die hierdurch entstehende Halbleiterstruktur ist in F i g. 2M dargestellt
Gemäß F i g. 2N wird danach Metall 57, beispielsweise Aluminium, aufgedampft und entsprechend einem vorgegebenen Muster wieder weggeätzt. Durch diese Verfahrensstufe werden die Sourceelektroden, einschließlich ihrer Verdrahtung 58 und 60 sowie die Drainelektroden, einschließlich ihrer Verdrahtung 59 und 61 hergestellt. Das so erhaltene, in Fig.20 dargestellte endgültige Halbleiterelement stimmt mit dem in F i g. 1 dargestellten Halbleiterelement überein.
Gemäß dem vorstehend beschriebenen Verfahren wird der poröse Siliciumbereich dadurch ausgebildet, daß die Selektivität von P- und N-Silicium gegenüber einer anodischen Reaktion ausgenutzt wird. Hierdurch werden N-Siliciumbereiche, die unter Verwendung einer Protonenimplantation aufgebaut wurden, als getrennte und isolierte Bereiche hergestellt. Das vorstehende Verfahren ermöglicht eine genaue Steuerung der Abmessungen der isolierten Bereiche.
Das erfindungsgemäße Verfahren hat Vorteile gegenüber dem aus der eingangs genannten US-PS 39 19 060 bekannten Verfahren. Beim bekannten Verfahren wird zur Ausbildung eines inselförmigen Silicium-Transistor-Bereiches eine N-Epitaxieschicht ausgebildet In die Epitaxieschicht werden dann P+-Fremdstoffe zur Umwandlung der Epitaxieschicht in Inselbereiche diffundiert Demgegenüber werden beim erfindungsgemäßen Verfahren derartig aufwendige Verfahrensschritte nicht benötigt. Dies wiederum führt zu einer Vereinfachung und damit kostengünstigeren Herstellung der gewünschten Halbleiterstrukturen.
In F i g. 5 ist die Sperrspannungs-Sperrstrom-Kennlinie der PN-Übergänge zwischen dem Kanalbereich und dem Sourcebereich sowie zwischen dem Kanalbereich und dem Drainbereich der hergestellten Transistorbereiche dargestellt. Bis zu etwa 10 V ändert sich der Sperrstrom gemäß einer /V-Beziehung, wobei V für die Sperrspannung steht Es wird angenommen, daß dieser Strom durch Ladungsträger-Erzeugung und -Rekombination in der Verarmungsschicht hervorgerufen wird Wie sich aus der Kennlinie ergibt, ist der Sperrstrom äußerst klein. Demgemäß sind die Eigenschaften der kristallinen Struktur und der Grenzflächen der Transistoroereiche sehr gut
In den Fig.6A, 6B und 6C ist ein weiteres Ausführungsbeispiel des erfindungsgemäßen HaIbleiteraufbaus und dessen Weiterbildung zu einem Halbleiterelement dargestellt F i g. 6A veranschaulicht ein gegenüber den Fig.2E bis 2G verändertes Ausführungsbeispiel für die Anodenreaktion. Die vor der gemäß F i g. 6A veranschaulichten Verfahrensstufe durchgeführten Verfahrensstufen stimmen mit den anhand der F i g. 2A bis 2F veranschaulichten Verfahrensstufen überein. Die in Fig.6A veranschaulichte Halbleitersmiktur erhält man dadurch, daß für 400 s ein Strom mit einer Dichte von lOmA/cm2 durch das Halbleitersubstrat 30 geschickt v-ird. Wenn unter diesen Bedingungen die N-Siliciumbereiche 36a und 36b 10 μπι breit sind, dann sind die porösen Bereiche 65a, 65b und 65c 4 μπι tief, gemessen von der Oberfläche des Substrates 30 und dem Mittelabschnitt der N-Siliciumbereiche. Ferner enden die porösen Bereiche 65a, 65f> und 65c an den Mittelpunkten mit einem ungefähren Abstand von 3 μπι von den unteren Kanten der N-Siliciumbereiche 36a, 36b.
Aus Fi g. 6A ergibt sich, daß unter diesen Bedingungen die N-Siliciumbereiche 36a und 366 mit ihren mittleren Bodenflächenabschnitten in direktem Kontakt mit dem P-Bereich des Substrates 30 stehen. Gemäß F i g. 2G des vorangegangenen Ausführungsbeispieles sind diese in direktem Kontakt stehenden Abschnitte des P-Bereiches des Substrates 30 und der N-Siliciumbereiche 36a, 36Zj bei Bedarf später vollständig voneinander isolierbar.
In der nächsten Verfahrensstufe wird das Siliciumsubstrat 30 bei einer Temperatur zwischen 8000C und 1100° C 1 bis 10 Stunden lang thermisch oxidiert. Hierdurch werden die porösen Siliciumbereiche 65a bis 65c in poröse Siliciumoxidbereiche 66a, 666 und 66c umgewandelt. Gleichzeitig werden die N-Siliciumbereiche 36a und 36Z> wieder in P-Siliciumbereiche 68a und 6&b zurückverwandelt, da die Donatoren verschwinden Diese Verfahrensstufe entspricht der in Fig.2H de· vorangegangenen Ausführungsbeispiels dargestellter Verfahrensstufe. Im Anschluß hieran werden die übei den P-Siliciumbereichen 68a und 6bb liegender Oxidfilme unter Verwendung von Flußsäure mittel! Puffer-Ätztechniken entfernt. Der so erhaltene Halb leiteraufbau ist in Fig.6B veranschaulicht. Die irr Anschluß heran durchgeführten Verfahrensstufen stim men mit den in den F i g. 2J bis 2N des vorangegangener Ausführungsbeispiels veranschaulichten Verfahrensstu fen überein. Im Endergebnis wird durch diese; Ausführungsbeispiel ein N-Kanal-MIS-Feldeffektiransi stör gem. F i g. 6C erhalten. Diejenigen Elemente, die ii den Fig.6A bis 6C unter den gleichen Bedingungei aufgebaut wurden, wie entsprechende Elemente in dei F i g. 2A bis 20, haben die gleichen Bezugszeichen.
Die F i g. 7A bis 7F veranschaulichen aufeinanderfol gende Verfahrensstufen eines weiteren Ausführungsbei spieles des erfindungsgemäßen Verfahrens zur Herstel lun j des Halbleiteraufbaus sowie dessen Weiterbildun; zu einem Halbleiterelement. In diesem Ausführungsbei spiel wird ein Siliciumhalbleitersubstrat 70 mit eine Kristallorientierung von (100), einem spezifische
Widerstand von 1 bis 2 Ohm χ cm und einer P-Fremdstoffkonzentration von 1 χ 1016 Atome/cm3 in gleicher Weise wie in den vorangegangenen Ausführungsbeispielen vorbereitet Darauf wird ein Siliciumoxidfilm 71 mit einer Dicke von 50 nm auf der Hauptfläche des Substrates 70 aufgebracht Der Oxidfilm kann beispielsweise dadurch hergestellt werden, daß das Substrat 70 einer trockenen Sauerstoffatmosphäre eine Stunde lang bei 10000C ausgesetzt wird.
Darauf wird ein Gemisch aus Ammonium und Silan mittels eines CVD-Verfahrens zersetzt und hierdurch auf dem Siliciumoxidrilm 71 ein Siliciumnitridfilm (S13N4)
72 mit einer Dicke von etwa 200 nm aufgebracht
Darauf wird ein Fotolack 73 mit einer Dicke von etwa
1 μπ» nach einem vorgegebenen Muster auf den r, Siliciumnitridfilm 72 aufgebracht Der Fotolack 73 dient als Maske. Die Maske kann beispielsweise auch aus einem SiCVFiIm oder einem Metallfilm bestehen. Darauf wird der Siliciumnitridfilm 72 unter Verwendung des als Maske dienenden Fotolackes 73 plasmageätzL Der Siliciumoxidfilm (SiO2) 71 wird mit Flußsäure ebenfalls geätzt Hierdurch entstehen die Bereiche 71a, 71 6, 72a, 726. 73a und 736. Die nach diesen Verfahrensschritten erhaltene Halbleiterstruktur ist in F i g. 7 A veranschaulicht. r>
Für diese Verfahrensstufe wird eine Dicke des Siliciumnitridfilmes 72 gewählt, die ausreicht, um einer nachfolgenden Anodenreaktions-Behandlung widerstehen und als Oxidmaske in der darauffolgenden thermischen Oxidation des porösen Siliciums dienen zu können. Die Siliciumoxidfilm-Bereiche 71a und 716 dienen einer Verringerung von Spannungen, die während der thermischen Oxidation des porösen Siliciumbereiches zwischen dem monokristallinen P-Siliciumsubstrat 70 und dem Siliciumnitridfilm 72 auftre- r> ten. Die Siliciumoxidfilm-Bereiche 71a und 716 könnten daher grundsätzlich auch weggelassen werden.
Unter Verwendung der Masken-Bereiche 73a und 736 des Fotolacks 73 werden Fremdstoffionen der Gruppe Ul, beispielsweise Bor und Gallium von oben in das Siliciumsubstrat 70 mit einer Beschleunigungsspannung von 40keV und einer Konzentration von 5xl013 Atomen/cm2 implantiert. Danach werden die Maskenbereiche 73a und 736 entfernt und das Substrat 30 Minuten lang einer Temperaturbehandlung von 1100°C ausgesetzt. Hierdurch werden P+-Bereiche 74a, 746 und 74c, jeweils mit einer Tiefe von etwa 1 μιη erzeugt. Die so erhaltene Halbleiterstruktur ist in Fig.7B veranschaulicht. Die P+-Bereiche 74a bis 74c haben eine hohe Fremdstoffkonzentration und demgemäß einen niedrigen spezifischen Widerstand. Die Fremdstoffkonzentration in den P+-Bereichen 74a bis 74c ist so gewählt, daß in einer späteren Verfahrensstufe eingebrachte Protonen oder Donatoreii bzw. Fremdstoffe der Gruppe V zum Verschwinden gebracht werden können.
Die bei diesem Ausführungsbeispiel verwendete Ionenimplantation kann auch durch thermische Diffusion ersetzt werden. Falls notwendig, kann der Fotolack
73 (F i g. 7A) während der Ionenimplantation weggelassen werden.
Im Anschluß hieran werden gemäß F i g. 7C Protonen in die Hauptfläche des monokristallinen P-Siliciumsubstrats 70 in Richtung der Pfeile 76 implantiert. Das Substrat 70 wird dann einer Wärmebehandlung unterworfen, um unter den Siliciumoxidfilmen 71a und 716 N-Siliciumbereiche 78a und 786 erzeugen zu können. Die Protonenimplantation wird bei einer Beschleunigungsspannung von 100 keV durchgeführt.
Danach wird das Substrat 30 Minuten lang bei einer Temperatur von 300 bis 5000C einer Wärmebehandlung unterworfen, die zu der anhand Fig.2D bereits erläuterten Erzeugung von Donatoren in den protonenimplantierten Bereichen führt Als Ergebnis werden die N-Siliciumbereiche 78a und 786 jeweils mit einer Dicke von 550 nm unter der Hauptfläche aufgebaut Die Beziehung zwischen der Dosis der implantierten Protonen und der Menge an erzeugten Donatoren ist wiederum in F i g. 3 veranschaulicht
Gemäß F i g. 7D wird das Substrat 70 anschließend in eine Lösung mit 25 bis 50 Gew.-% Flußsäure getaucht, wobei die Bodenoberfläche des Substrates mit dem positiven Pol einer Gleichstromquelle 80 und eine Platinelektroden 80a mit dem negativen Pol der Gleichstromquelle 80 verbunden ist Wie bei den vorangegangenen Ausführungsbeispielen wird die Platinelektrode in die Lösung eingetaucht hat gegenüber der Substratoberfläche einen Abstand und wird ein Strom mit einer Dichte von 10 mA/cm2 1000 s lang durch das Substrat geschickt. Das Siliciumsubstrat wird hierdurch einer anodischen Reaktion unterworfen bzw. anodisiert
Diese Anodenreaktions-Behandlung führt dazu, daß das Siliciumsubstrat bis zu einer Tiefe von etwa 10 μιη, gemessen von der Hauptfläche in einen porösen Bereich 81 umgewandelt wird, nicht dagegen der N-Siliciumbereich78abzw.786.
Demgemäß werden sämtliche Seiten- und Bodenwände der N-Siliciumbereiche 78a und 786 vom porösen Siliciumbereich 81 umgeben. Die hierdurch erhaltene Halbleiterstruktur ist anhand der Fig. 7D veranschaulicht.
Das der anodischen Reaktion unterworfene Substrat 70, einschließlich des porösen Siliciumbereiches 81 wird nun wiederum bei einer Temperatur zwischen 800°C und 11000C einer Wärmebehandlung unterworfen und hierbei oxidiert, so daß der poröse Siliciumbereich 81 in einen porösen Siliciumoxidbereich 82 umgewandelt wird. Gleichzeitig verschwinden die in den zuvor mit Protonen implantierten Bereichen 78a und 786 erzeugten Donatoren, so daß die N-Siliciumbereiche 78a und 786 wieder in P-Siliciumbereiche 83a und 836 rückverwandelt werden. Die hierdurch erhaltene Halbleiterstruktur ist anhand der Fig.7E veranschaulicht.
Die Silicumnitridfilme 72a und 726 sowie die Siliciumoxid-Filme 71a und 716 werden mittels bekannter Ätztechniken nun entfernt. Der so erhaltene Halbleiteraufbau ist anhand der Fig.7F \eranschaulicht Gemäß Fig.7F sind die P-Siliciumbereiche 83a und 836 in der Hauptfläche des P-Siliciumsubstrates 70 elektrisch mittels des porösen Siliciumoxidbereiches 82 isoliert.
Die nun folgenden Verfahrensschritte stimmen mit den anhand der F i g. 2J bis 20 veranschaulichten Verfahrensschlitten überein. Demgemäß erhält man am Ende einen MIS-Feldeffekttransistor mit einem anhand der F i g. 2O veranschaulichten Aufbau.
Beim vorstehend beschriebenen Verfahren werden die oberen Oberflächen der durch Wärmebehandlung erhaltenen P-Siliciumbereiche 83a und 836 nicht von einem Oxidfilm, wie er beispielsweise in Fig.2A dargestellt ist, überdeckt. Dies liegt daran, daß die Oberflächen der durch Wärmebehandlung nach der anodischen Reaktion gemäß F i g. 7D erhaltenen N-Siliciumbereiche 78a und 786 von den Siliciumnitrid-Film-Bereichen 72a und 726und den Siliciumoxid-Film-Bereichen 71 und 71/)überdeckt werden. Demgemäß kann bei
ί8
Durchführung dieses Ausführungsbeispiels des erfindungsgemäßen Verfahrens eine größere Tiefe für die P-Siliciumbereiche 83« und 83b erzielt werden, als bei den vorangegangenen Ausführungsbeis Dielen. Wird die poröse Schicht 81 oxidiert und weiden hierbei die N-Siliciumbereiche 78a und 7Sb von oxidationsbeständigen Filmen (Oxidationsmasken), beispielsweise den Siliciumnitridfilm-Bereichen 72a und 726 sowie den Siliciumdioxidfilm-Bereichen 71a und 7t überdeckt, dann verschwinden die Unregelmäßigkeiten der Substratoberfläche nach der Oxidationsbehandlung. Hierdurch werden besonders gute Halbleiterelemente geschaffen. Bei diesem Verfahrensbeispiel kann auch eine einzige säurebeständige Maske als Oxidations- und Fremdstoffimplantationsmaske verwendet werden. Durch eine derartig aufgebaute einzige Maske wird das bei Verwendung mehrerer einzelner Masken auftretende Ausrichtproblem umgangen und das Verfahren vereinfacht
In den vorausgegangenen Ausführungsbeispielen wurde ein auf einem P-Siliciumsubstret angeordneter MIS-Feldeffekttransistor mit einem S-Kanal sowie dessen Herstellung beschrieben. Die Erfindung ist aber auch bei der Herstellung sogenannter komplementärer MIS-Feldeffekttransistoren mit einei Kombination eines N-Kanals, und eines P-Kanals (CMISFET) anwendbar.
In Fig.8 ist eine Anordnung mit derartigen komplementären Transistoren dargestellt. Dieser CMISFET weist in einem Siliciumsubstrat 90 einen P-Siliciumbereich 91, einen porösen Siliciumoxidbereich
92 mit einer vorgegebenen Tiefe, gemessen von der Haupt fläche des Siliciumsubstrates 90, und Transistoren
93 und 94 auf, die in der Hauptfläche des Siliciumsubstrates 90 ausgebildet und vom porösen Siliciumoxidbereich 92 umgeben sind. Die seitlichen Oberflächen und die Bodenoberflächen der Transistoren 93 und 94 werden ebenfalls vom porösen Siliciumoxidbereich 92 umgeben; sie sind daher von anderen Bereichen vollständig getrennt und isoliert.
Der Transistor 93 ist aus einem N-Silicium-Sourcebereich 935, einem P-Silicium-Kanalbereich 93C, der als N-Kanal dient, und einem N-Silicium-Drainbereich 93D aufgebaut. Demnach bildet der Transistor 93 einen N-Kanal MIS-Feldeffekttransistor. Die obere Oberfläche des P-Kanalbereiches 93Cund jeweils ein Abschnitt der oberen Oberfläche der hieran angrenzenden Source- und Drainbereiche 93S, 93D sind von einem Gateisolationsfilm 95, beispielsweise aus S1O2 abgedeckt.
Auf dem Gateisolationsfilm 95 ist eine Gateelektrode einschließlich deren Verdrahtung 96 aus polykristallinen! Silicium mit Fremdstoffdotierung aufgebracht. Ferner sind durch Kontaktbereiche hindurchgreifende Source- und Drainelektroden einschließlich der in Verdrahtung 97 und 98 auf den Source- und Drainbei eichen 93S und 93D aufgebracht. Diese Elemente bilden gemeinsam einen N-Kanal-Transistor.
Der Transistor 94 ist aus einem P-Siliciumsourcebereich 945, einem N-Ieitenden Kanalbereich 94C, der als P-Kanal wirkt, und· einem P-Drainbereich 94D aufgebaut. Insgesamt bildet demnach der Transistor 94 einen P-Kanai-MIS-Feldeffekttransistor neben dem vorstehend genannten N-Kanal-Feldeffekttransistor 93. Die obere Oberfläche des N-Kanalbereiches 94Cund Teile der an den N-Kanalbereich 94Canschließenden Source- und Drainbereiche 945, 94D sind von einem Gateisolationsfilm 100, beispielsweise aus S1O2, überdeckt. Der Gateisolationsfilm 100 wird von einer Gateelektrode, einschließlich deren Verdrahtung 101 aus polykristallinem Silicium mit Fremdstoffdotierung überdeckt Source- und Gateelektroden, einschließlich deren Verdrahtungen 103 und 104 (die Verdrahtung bzw. Lederschicht 103 ist mit dem Gateelektrodenbereich 98 verbunden) sind durch Kontaktbereiche auf die Source- und Drainbereiche 94S und 94D geführt In Fig.8 bezeichnen die Bezugszeichen 105,106,107,108 und 109 IsoläUionsfilme, beispielsweise aus SiO2.
Die Gateelektroden 96 und 101 des N-Kanal-Transistors 93 und des P-Kanal-Transistors 94 liegen gemeinsam an einer Eingangsklemme. Die Drainelektrode 98 des N-Kanal-Transistors 93 und die Sourceelektrode 103 des P-Kanal-Transistors 94 liegen gemeinsam an einer Ausgangsklemme. Ferner ist die Drainelektrode 104 des P-Kanal-Transistors 94 mit einer Versorgungjquelle VOo und die Sourceelektrode 97 des N-Kanal-Transistors 93 mit einer Versorgungsquelle Vss verbunden. Die dargestellte Struktur enthält komplementäre Transistoren, die mit höherer Geschwindigkeit arbeiten können als bekannte Transistoren. Ferner können aufgrund der nachstehend beschriebenen .Herstellung auch höhere Transistordichten erzielt werden.
Anhand der F i g. 9A bis 9K wird ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines Halbleiterbauelementes mit komplementären Transistoren erläutert
JO Wie in den anderen Ausführungsbeispielen, wird von einem Halbleitersubstrat 110 mit einer Kristallorientierung von (100), einem spezifischen Widerstand von 1 bis 2 Ohm χ cm und einer P-Fremdstoffkonzentration von 1x10"" Atomen/cm3 ausgegangen. Die Akzeptorkonzentration des Substrates UO kann kleiner als eine Konzentration sein, die eine Umwandlung des Substrates in ein N-Silicium durch Implantation von Protonen gemäß dem nachfolgend beschriebenen Verfahren erlaubt.
Zunächst werden Fremdstoffionen der Gruppe V, beispielsweise Arsen oder Phosphor, in denjenigen Bereich implantiert, der später als N-Siliciumbereich 114 ausgebildet werden soll. Bei einer Implantation des N-Siliciumbereiches 114 mit Phosphorionen wird eine Beschleunigungsspannung von 250 keV und eine Dosis von IxIO13 Atomen/cm2 gewählt. Danach wird das Substrat 50 bis 100 Minuten lang bei einer Temperatur von 10000C in einer Inertgasatmosphäre wärmebehandelt Anstelle der Ionenimplantation kann der N-Bereich 114 auch durch Diffusionstechniken hergestellt werden. Dann werden Protonen in denjenigen Bereich implantiert, der zunächst zu einem N-Bereich 113 und später zu einem P-Bereich 120 umgeformt werden soll. Der durch Protonenimplantation ausgebildete Bereich 113 wird dann in einer Inertgasatmosphäre bei einer Temperatur von 300 bis 5000C einer Wärmebehandlung unterworfen. Hierdurch entstehen Donatoren im N-Siliciumbereich 113 in gleicher Weise wie in den vorangehend beschriebenen Ausführungsbeispielen.
Die so hergestellten Bereiche 113 und 114 sind jeweils etwa 0,8 μπι tief. Wie bei den vorangegangenen Ausführungsbeispielen wird dann das Substrat in eine Lösung mit 25 bis 50 Gew.-°/o Flußsäure getaucht. Hierbei sind der Boden des Substrates mit der positiven K'emirte einer Gleichstromquelle 116 und eine Platinelektrode 116a mit der negativen Klemme der Gleichstromquelle 116 verbunden. Die Platinelektrode 116a ist ebenfalls in die Lösung eingetaucht. Mittels der
Gleichstromquelle 116 wird 1000 Sekunden lang ein Strom mit einer Dichte von 10 mA/cm2 zur Anodisierung des Siliciumsubstrates HO durch letzteres hinduichgeschickt Hierbei findet — mit Ausnahme der N-Siliciumbereiche 113 und 114 — e;ne anodische Reaktion im Bereich der Hauptfläche des P-Siliciumsubstrates 110 statt. Diese Anodisierung führt zu einem porösen Siliciumbereich 117, der 10 μΐη dick ist und die Seiten- und Bodenflächen der N-Siliciumbereicht 113 und 114 vollständig umgibt Die so hergestellte Halbleitewiruktur ist in F i g. 9B veranschaulicht Da die Verfahrensstufen bis zum Aufbau des anodisierten bzw. porösen Bereiches 117 mit den anhand der Fig.2E bis 2G veranschaulichten Verfahrensschritten übereinstimmen, wird zur Vermeidung von Wiederholungen auf eine erneute Erläuterung dieser Verfahrensstufen verzichtet
Danach wird das anodisierte monokristalline P-Siliciumsubstrat 110 bei einer Temperatur von 800 bis 11000C vorzugsweise 950 bis 11000C oxidiert, um den porösen Siliciumbereich 117 in einen porösen Siliciumoxidbereich 118 umzuwandeln.
Infolge dieser Wärmebehandlung verschwinden die Donatoren im mit Protonen implantierten N-Siliciumbereich 113. Hierdurch wird der N-Siliciumbereich 113 in einen P-Siliciumbereich 120 rückverwandelt, der keine Fremdstoffe vom N-Typ enthält Während dieser Wärmebehandlung neigt der N-Siliciumbereich 114 dazu, sich nach außen auszunehmen. Da jedoch dieser Bereich durch die poröse Siliciumoxidschicht 118 umgeben ist, kann er sich allenfalls nur unwesentlich nach außen erweitern. Mit anderen Worten wird der N-Siliciumbereich 114 durch die Wärmebehandlung praktisch nicht verändert Allerdings werden der N-Siliciumbereich 114 und der P-Siliciumbereich 120 infolge der Wärmebehandlung leicht oxidiert Da jedoch die Oxidationsgeschwindigkeit des porösen Siliciums 117 erheblich höher als die des monokristallinen Siliciums ist, sind die P- und N-Siliciumbereiche 120 und 114 nur geringfügig oxidiert, wenn der gesamte poröse Siliciumbereich 117 vollständig oxidiert ist Unter diesen Bedingungen haben die P- und N-Siliciumbereiche 120 und 114 eine Dicke von 03 μπι. Ferner sind Oxidfilme 121a und 1216 jeweils mit einer Dicke von 1 μιτι auf den P- und N-Siliciumbereichen 120, 114 ausgebildet. Das 4:. aufgrund der vorstehend beschriebenen Verfahrensstufen hergestellte Erzeugnis ist anhand der Fig.9D veranschaulicht Im Anschluß hieran worden durch Puffer-Ätzen mit Flußsäure die auf den Siliciuminseln, d.h. den P- und N-Siliciumbereichen 120 und 114 ausgebildeten Oxidfilme 121a und 121 b entfernt Dieses Verfahrensstadium ist in F i g. 9E veranschaulicht
Anschließend wird ein Gateisolationsfilm 122 in bekannter Weise (F i g. 9F) aufgebracht
Gemäß F i g. 9G folgt dieser Verfahrensstufe mittels s:> des CVD-Verfahrens die Ausbildung einer mit Arsen in einer Konzentration von etwa 1 χ 1021 Atomen/cm3 dosierten und etwa SOO nm bis 1 μιη dicken polykristallinen Siliciumschicht Die polykristalline Siliciumschicht wird dann nach einem vorgegebenen Muster geätzt, um Gateelektroden einschließlich deren Leiterschichten 124 und 125 auszubilden. Vorstehend wurde zwar der Fremdstoff in die polykristaHine Siliciumschicht gleichzeitig mit deren Ausbildung eingeführt Er kann aber auch durch Ionenimplantation oder Wärmediffusion in eine bereits ausgebildete polykristaHine Siliciumschicht dotiert werden. Die in das polykristaHine Silicium dotierten Fremdstoffe sind nicht auf Arsen beschränkt Stattdessen können auch Phosphor oder Bor verwendet werden.
Gemäß Fig.9H wird ein Fotolack oder eine Metallschicht mit einer Dicke von etwa 1 μπι, der als Maske 126 dient, über dem P-Kanal-Transistorbereich 114 (bzw. 94 in F i g. 8) auf das Substrat 110 aufgebracht Dann werden Arsen- oder Phosphorionen in Richtung der Pfeile 127 in das Substrat implantiert, um hierdurch die N-Siliciumbereiche 1285 und "12SD innerhalb des P-Siliciumbereiches 120 auszubilden. Hierbei dient die Gateelektrode 124 über dem P-Siliciumbereich 120 als Maske. Die Phosphor- oder Arsenionen werden mit einer Konzentration von 2 χ 1015 Atomen/cm2 und einer Beschleunigungsspannung von 100 keV implantiert Die hierdurch erhaltene Halbleiterstruktur wird dann 30 Minuten lang bei einer Temperatur von 10000C erwärmt Nach der Ionenimplantation wird innerhalb des P-Siiiciumbereiches 120 der N-Siliciumbereich 1285 als Sourcebereich und der N-Siliciumbereich 128/? als Drainbereich verwendet Der verbleibende P-Siliciumbereich i2OCdient als N-KanaL
Nach einer Entfernung der Maske 126 mittels bekannter Verfahren wird ein Fotolack oder eine Metallschicht, die als Maske 130 dient, mit einer Dicke von ungefähr 1 um über den Bereich des N-Kanaltransistors 128« 120c 128D aufgebracht Die hierdurch erhaltene Halbleiterstruktur ist in Fig.91 veranschaulicht Darauf werden Borionen in Richtung der Pfeile 131 in das Substrat implantiert, um P-Siliciumbereiche 1335 und 133£> im N-Siliciumbereich 114 auszubilden. Die Borionen werden mit einer Konzentration von 2xlO15 Atomen/cm2 und einer Beschleunigungsspannung von 40 keV implantiert Die hierdurch erhaltene Halbleiterstruktur wird dann 30 Minuten lang bei einer Temperatur von 10000C erwärmt Der P-Siliciumbereich 1335 wird als Sourcebereich, der P-Siliciumbereich 133D als Drainbereich und der verbleibende Bereich 114CaIs P-Kanalbereich verwendet.
Nach einer Entfernung der Maske 130 mittels bekannter Verehren wird nach dem CVD-Verfahren ein Oxidfilm 154 mit einer Dicke von 500 nm bis 1 μιη aufgebracht Dunn werden in denjenigen Bereichen der Oxidfilme 122 und 134, die über den Source- und Drainbereichen 1285, 1335, 1280 und 133D liegen, Kontaktfenster 1325,1385,132Dund 138D ausgebildet. Die bis zu diesem Verfahrensstadium hergestellte Halbleiterstruktur ist in F i g. 9] veranschaulicht Gemäß F i g. 9K werden danach Metallfilme 135, 136 und 137, beispielsweise aus Aluminium, nach einem vorgegebenen Muster aufgedampft, um die Source- und Drainelektroden einschließlich deren Leiterschichten herzustellen. Das durch diese Verfahrensschritte erhaltene und in F i g. 9K veranschaulichte Halbleiterbauelement hat den gleichen Aufbau wie das in F i g. 8 gezeigte Halbleiterbauelement
Das in Fig. 10 veranschaulichte Halbleiterbauelement ist gegenüber dem in F i g. 8 gezeigten Halbleiterbauelement insoweit abgeändert worden, als die porösen Siliciumbereiche 140, 141 und 142 die Transistoren 93 und 94 zwar umgeben, nicht jedoch deren Boden vollständig abdecken, sondern Bereiche der Transistorböden freilassen. Dieser Aufbau ermöglicht einen unmittelbaren Kontakt zwischen dem Kanalbereich 93C des N-Kanaltransistors 93 und dem P-Siliciumsubstrat91 ohne Richteigenschaft.
Anhand der Fig. UA bis HF wird ein weiteres Ausfuhrungsbeispiel eines Verfahrens zur Herstellung der in Fig.8 veranschaulichten komplementären
Transistoren dargestellt. Wie bei den Verfahrensstufen gemäß den F i g. 7A bis 7F werden oxidationsbeständige Filme verwendet. Da die anhand der Fig. HA bis HF veranschaulichten Verfahrensschritte denen anhand der Fig.7A bis 7F ähnlich sind, werden sie nur kurz beschrieben.
Zunächst werden auf der Hauptfläche eines monokristallinen P-Siliciumsubstrates 150, das die gleichen Eigenschaften wie das Siliciumsubstrat 70 in F i g. 7A hat, ein Siliciumoxidfilm 151a, 1516 mit einer Dicke von etwa 50 nm und ein Siliciumnitrid-Film 152a und 1526, mit einer Dicke von etwa 200 nm unter Verwendung von Maskenschichten 153a und 1536, jeweils mit einer Dicke von etwa 1 μπι, aufgebracht. Die Dicke des Siliciumnitridfilmes 152a und 1526 ist so gewählt, daß sie einer nachfolgenden anodäschen Reaktion widersteht und im Anschluß hieran durch thermische Oxidation in eine oxidierte Maske umgewandelt werden kann. In diesem Ausführungsbeispiel können die Siliciumoxidfilme 151 a und 151 6 weggelassen werden. Gegebenenfalls können die Maskenschichten 153a und 1536, die zur Herstellung des Musters für die Siliciumoxidfilme 151a, 1516 und Siliciumnitridfilme 152a, 1526 verwendet wurden, auf dem Siliciumnitridfilm fü- nachfolgende Ionenimplantationen gelassen werden. In diesem Ausführungsbeispiel werden jedoch diese Schichten weggeätzt.
Gemäß Fig. ItB werden Fremd.toffionen der Gruppe III, beispielsweise Bor, Gallium, etc. in die Hauptfläche des monokristallinen P-Siliciumsubstrates 150 entsprechend dem durch die Masken bzw. Filme vorgegebenen Muster implantiert. Stattdessen können die Fremdstoffionen auch durch Wärmediffusion in das Substrat dotiert werden. Hierdurch entstehen die P-Siliciumbereiche 155a, 1556 und 155c, die Fremdstoffe vom P-Typ in hoher Konzentration aufweisen und einen hohen spezifischen Widerstand in denjenigen Bereichen haben, die nicht unter dem Siliciumnitridfilm 152a und 1526 liegen. Die Konzentrationsverteilung der Fremdstoffe in diesen P-Siliciumbereichen 155a, 1556 und 155c ist groß genug, um die mittels Protonen oder eines Dotierungsstoffes der Gruppe V während einer späteren Verfahrensstufe erzeugten Donatoren zum Verschwinden zu bringen. Vorzugsweise beträgt diese Konzentration 1018 Atome/cm3.
Gemäß Fig. 1 IC wird ein Fremdstoff der Gruppe V in die aus der Fi g. HC ersichtliche Stelle 158 implantiert. Wenn Phosphor als derartiger Fremdstoff verwendet wird, werden dessen Ionen mit einer Dichte von 1 χ 1013 Atomen/cm2 und einer Beschleunigungsspannung von 250 keV implantiert. Darauf wird das Substrat in einer Inertgasatmosphäre 60 Minuten lang bei 1000° C erhitzt und hierauf ein N-Siliciumbereich 158 mit der gleichen Dicke wie ein noch zu beschreibender N-Siliciumbereich 157 unter der Hauptfläche ausgebildet. Danach werden Protonen in die Hauptfläche des monokristallinen P-Siliciumsubstrates 150, und zwar in die Stelle 157 implantiert Die Protonen werden hierbei mit einer derartigen Beschleunigungsspannung implantiert, daß deren Konzentrationsspitze dicht unter der Hauptfläche liegt Danach wird das Substrat 30 Minuten 1Mg bei einer Temperatur von 300 bis 500°C erwärmt H.erdurch wird ein N-Siliciumbereich 157 mit einer Dicke von 550 nm unterhalb der Hauptfläche ausgebildet. Während der beiden Ionenimplantationen werden diejenigen Bereiche, die nicht mit Ionen implantiert werden sollen, mit einer Maske aus einem Fotolack, oder einer Metallschicht entsprechend den Darstellungen in Fig.9H und 9J abgedeckt. Während der Protonenimplantation und der Dotierung mit einem ίο Fremdstoff der Gruppe V verbleiben die P-Siliciumbereiche 155a, 1556 und 155c nach wie vor in der P-Leitfähigkeit.
Gemäß F i g. 11D wird — wie bei den vorangegangenen Ausführungsbeispielen — das Substrat in eine
is Flußsäurelösung eingetaucht und anodisiert (1000 s lang bei !0 mA/cm2}. Der Boden des Substrates ist hierbei wiederum mit dem positiven Pol einer Gleichstromquelle 160 und eine Platinelektrode 160a mit dem negativen Pol der Gleichstromquelle 160 verbunden. Hierdurch bildet sich ein poröser Siliciumbereich 162 mit einer Tiefe von etwa 10 μπι, gemessen von der Hauptfläche, aus. Das Substrat wird dann 10 Stunden lang einer thermischen Oxidation bei einer Temperatur von 800 bis HOO0C unterworfen. Hierdurch wird der poröse
;5 Siliciumbereich 162 in einen porösen Siliciumoxidbereich 163 umgewandelt. Die durch vorstehend beschriebenen Verfahrensschritte erhaltene Halbleiterstruktur ist in F i g. 11E veranschaulicht. Danach werden die Siliciumnitridfilme 152a, 1526 und
ίο die Siliciumoxidfilme 151a, 1516 mittels bekannter Verfahren weggeätzt. Die nach diesem Wegätzen erhaltene Halbleiterstruktur ist in F i g. 11F veranschaulicht. Die Fig. HF entspricht der Fig.9E. Diejenigen Verfahrensstufen, welche auf die anhand der F i g. 11F veranschaulichte Verfahrensstufe folgen, stimmen mit denjenigen Verfahrensstufen überein, die anhand der F i g. 9F bis 9K veranschaulicht worden sind.
Neben den anhand der vorstehenden Ausführungsbeispiele erläuterten Weiterbildungen der Erfindung
•to sind noch weitere Abänderungen möglich. Beispielsweise kann das anhand der F i g. 9A bis 9K veranschaulichte Ausführungsbeispie! insoweit abgeändert werden, als zuerst der P-Siliciumbereich J20 und dann erst der N-Siliciumbereich 114 ausgebildet wird. In diesem Fall würde während der anhand der Fig.9D erläuterten Verfahrensstufe — nach einer Entfernung des Oxidfilmes 121a vom P-Siliciumbereich 120 — der N-Siliciumbereich 114 dadurch ausgebildet, daß Fremdstoffionen der Gruppe V unter Verwendung der Oxidmaske in
.ίο einen der P-Siliciumbereiche eingebaut würden. Danach müßte der Oxidfilm entfernt werden, um das anhand der Fig.9E dargestellte Halbleiterbauelement zu erhalten. Ferner kann der gemäß den vorstehenden Ausführungsbeispielen mittels Protonenimplantation und Wärmebe-
Handlung erhaltene P-Siliciumbereich bzw. die P-SiIiciuminsel mit einer gewünschten Fremdstoffkonzentration dadurch dotiert werden, daß Fremdstoffe der Gruppe III während einer geeigneten Verfahrensstufe, beispielsweise der anhand der Fig.21 dargestellten
Verfahrensstufe, eingebaut werden. Hierzu IS Blatt Zeichnungen

Claims (13)

  1. Patentansprüche: ί. Halbleiteraufbau mit
    a) einem monokristallinen Silicium-Halbleitersubstrat vom P-Typ(30;70; IiO; 150)
    b) in der Hauptfläche des Silicium-Halbleitersubstrats (30; 70; 110; 150) eingebetteten monokristallinen Silicium-Halbleiterzonen (43a, b; 68a, b;83a, b; 114; 120; 157'; 158) und
    c) einer jede Halbleiterzone (43a, b; 68a, b; 83a, b; 114; 12«; 157'; 158) umgebenden Isolierschicht (41; 66a, i>, c; 82; 92; 118; 163), die
    al) aus einem durch eine einzige Anodisierungs- und anschließende thermische Oxidationsstufe erhaltenen porösen Siliciumoxid besteht und
    c.2) Berührungskontakt mit den gesamten Seitenflächen und wenigstens einem Teil der Bodenfläche der Halbleiterzonen (43a, b;6Sa. 6,-83a, b; 114; 120; 157'; 158) hat,
    25
    dadurch gekennzeichnet, daß
    d) mindestens eine der Halbleiterzonen (43a, b; 68a, b;S3a, b; 120; 157') nur einen Fremdstoff vom P-Typ aufweist.
  2. 2. Halbleiteraufbau nach Anspruch 1, dadurch so gekennzeichnet, daß die Isolierschicht (41; 82; 118) Berührungskontakt mit der gesamten Bodenfläche der nur einen Fremdstoff vom P-Typ aufweisenden monokristallinen Silicium-Halbleiterzone (43a, b; 68a,ö,-83a,ö.-120;157')hat.
  3. 3. Halbleiteraufbau nach Ansprich 1 oder 2, dadurch gekennzeichnet, daß mindestens eine weitere der Halbleiterzonen (114; 158) N-Ieitend ist.
  4. 4. Verfahren zur Herstellung eines Halbleiteraufbaus gemäß einem der Ansprüche 1 bis 3, bei <o welchem
    a) in einer Hauptfläche eines P-leitenden monokristallinen Silicium-Halbleätersuburats (30; 70; 110;150) '5
    b) N-leitende monokristalline Siliciumbereiche (36a, b; 7Sa, b; 113; 114; 157; 1.'») ausgebildet werden,
    c) dann das Halbleitersubstrat (30; 70; 110; 150)
    el) einer Anodisierung unterworfen wird, derart, daß sich ein von der Hauptfläche des Halbleitersubstrats (30; 70; UO; 150) ausgehender und hierbei mit den gesamten Seitenflächen und mit wenigstens einem Teil der Bodenfläche der N-Ieitenden monokristallinen Siliciumbereiche (36a, b; 78a, b; 113; 114; 157; 158) einen Berührungskontakt aufweisender, poröser Siliciumbereich (40; 65a, b, c; 81; 117; 162) ausbildet und eo
    c.2) zur thermischen Oxidation des porösen Siliciumbereiches (40; 65a, b, c; 81; 117; 162) zu einem porösen Siliciumoxidbereich (41; 66a, b, c;S2; 118; 163) erhitzt wird,
    65
    dadurch gekennzeichnet, daß
    d) zur Ausbildung wenigstens eines monokristalli
    nen N-Ieitenden Siliciumbereiches (36a, b; 78a,
    6,113; 157)
    d.1) an der Stelle dieses Bereiches Protonen in die Hauptfläche des Halbleitersubstrats (30; 70; 110; 150) implantiert werden und
    d2) das Halbleitersubstrat (30; 70; 110; 150) 2ur Umwandlung des de Protonen enthaltenden Bereiches in den N-leitenden Siliciumbereich (36a, b; 78a, b; 113; 157) vor der Oxidation erwärmt wird, wobei sich e) der N-leitende monokristalline Siliciumbereich (36a, i>;78a b; 113; 15) während der thermischen
    Oxidation des porösen Siliciumbereiches (40;
    65a, b, c; 81; 117; 162) durch Erhitzen gleichzeitig in eine P-Ieitende monokristalline
    Silicium-Halbleiterzone (43a, b; 68a, b; 83a. b;
    120; 157') umwandelt.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Anodisierung derart geführt wird, daß sich ein mit der gesamten Bodenfläche des N-Ieitenden monokristallinen Siliciumbereiches (36a, b;7»a, Λ,-113; 157) Berührungskontakt aufweisender poröser Siliciumbereich (40; 81; 117; 162) ausbildet.
  6. 6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Halbleitersubstrat (30; 70; 110; 150) zur Ausbildung des N-Ieitenden monokristalfinea Siliciumbereiches (36a, 6; 78a, b; 113; 157) nach der Protonenimplantation auf 300 bis 500° C erwärmt wird.
  7. 7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die thermische Oxidation bei 850 bis 11000C durchgeführt wird.
  8. 8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß vor der Protonenimplantation ein oxidationsbeständiger Film (72a, b; \S2a) auf den zur Umwandlung in den N-Ieitenden monokristallinen Siliciumbereich (78a, b; 157) vorgesehenen Bereich des Halbleitersubstrats (70; 150) aufgebracht und nach der Umwandlung des N-Ieitenden monokristallinen Siliciumbereichs (78a, b; 157) in die P-Ieitende monokristalline Silicium-Halbleiterzone (83a, b; 157') wieder entfernt wird.
  9. 9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß eine der N-Ieitenden monokristallinen Silicium-Halbleiterzonen (114; 158) durch eine vor der Protonenimplantation durchgeführte Dotierung mit Fremdstoffen der Gruppe V des für diese Halbleiterzone (114; 180) vorgesehenen Bereiches des Halbleitersubstrats (110; 150) hergestellt wird.
  10. 10. Verfahren nach Anspruch 8 und 9, dadurch gekennzeichnet, daß vor der Dotierung des für die N-leitende monokristalline Silicium-Halbleiterzone (114; 158) vorgesehenen Bereiches der oxidationsbeständige Film (72a, b; 152a, b) auch über diesen Bereich auf dem Halbleitersubstrat (110; 150) aufgebracht wird.
  11. 11. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß zur Herstellung eines in einer P-leitenden monokristallinen Silicium-Halbleiterzone (43a, b; 68a, b; 120) angeordneten PN-Überganges ein Teil dieser Halbleiterzone mit einem Fremdstoff der Gruppe V dotiert wird.
  12. 12. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß zur Herstellung eines in einer P-leitenden monokristallinen Silicium-Halbleiterzone (43a, b; 68a, b; 120) angeordneten
    N-Kanal-MIS-Feldeffekttransistors (12; 13; 93) die für die Source- und Drainbereiche (49 5, D; 50 S, D; 128 S, D) vorgesehenen Abschnitte dieser Halbleiterzone N-dotiert werden.
  13. 13. Verfahren nach Anspruch 9 und 12, dadurch gekennzeichnet, daß zur Herstellung komplementärer MIS-Feldeffekttransistoren (93, 94) zusätzlich eine P-Dotierung der für die Source- und Drainbereiche (94 S, D; 133 S, D) in mit Fremdstoffen der Gruppe V dotierten N-leitenden monokristallinen Silicium-Halbleiterzonen (114; 158) vorgesehenen Abschnitte des P-Kanal-MlS-Feldeffekttransistors (94) durchgeführt wird.
DE2943435A 1978-10-27 1979-10-26 Halbleiteraufbau und Verfahren zu dessen Herstellung Expired DE2943435C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP13225478A JPS5559736A (en) 1978-10-27 1978-10-27 Substrate body for semiconductor integrated circuit and its preparation
JP13225378A JPS5559735A (en) 1978-10-27 1978-10-27 Substrate body for semiconductor integrated circuit and its preparation
JP6325279A JPS55156335A (en) 1979-05-24 1979-05-24 Semiconductor device and its manufacture
JP6900179A JPS55162240A (en) 1979-06-04 1979-06-04 Semiconductor device and its manufacture

Publications (2)

Publication Number Publication Date
DE2943435A1 DE2943435A1 (de) 1980-04-30
DE2943435C2 true DE2943435C2 (de) 1982-12-30

Family

ID=27464281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2943435A Expired DE2943435C2 (de) 1978-10-27 1979-10-26 Halbleiteraufbau und Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (1) US4393577A (de)
CA (1) CA1130014A (de)
DE (1) DE2943435C2 (de)
FR (1) FR2440080A1 (de)
GB (1) GB2038548B (de)
NL (1) NL7907715A (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122724A (ja) * 1982-01-18 1983-07-21 Toshiba Corp 半導体素子の製造方法
US4488349A (en) * 1982-04-09 1984-12-18 Nissan Motor Company, Limited Method of repairing shorts in parallel connected vertical semiconductor devices by selective anodization
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
DE3604202C2 (de) * 1985-02-14 1997-01-09 Nippon Denso Co Direkt beheizte Strömungsmeßvorrichtung
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US5264720A (en) * 1989-09-22 1993-11-23 Nippondenso Co., Ltd. High withstanding voltage transistor
US5087322A (en) * 1990-10-24 1992-02-11 Cornell Research Foundation, Inc. Selective metallization for high temperature semiconductors
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
US5298434A (en) * 1992-02-07 1994-03-29 Harris Corporation Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
US5597738A (en) * 1993-12-03 1997-01-28 Kulite Semiconductor Products, Inc. Method for forming isolated CMOS structures on SOI structures
US6103590A (en) * 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
DE19815928C2 (de) 1998-04-09 2000-05-11 Daimler Chrysler Ag Halbleiterzünder mit verbesserter konstruktiver Festigkeit
US5950094A (en) * 1999-02-18 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating fully dielectric isolated silicon (FDIS)
DE10006528C2 (de) * 2000-02-15 2001-12-06 Infineon Technologies Ag Fuseanordnung für eine Halbleitervorrichtung
KR20040061966A (ko) * 2002-12-31 2004-07-07 동부전자 주식회사 반도체 장치의 트랜지스터 형성 방법
JP2005229062A (ja) * 2004-02-16 2005-08-25 Canon Inc Ｓｏｉ基板及びその製造方法
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
US20240088157A1 (en) * 2022-09-12 2024-03-14 Globalfoundries U.S. Inc. Semiconductor device structures isolated by porous semiconductor material

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919030B1 (de) * 1969-01-29 1974-05-14
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
US3818583A (en) * 1970-07-08 1974-06-25 Signetics Corp Method for fabricating semiconductor structure having complementary devices
US3918996A (en) * 1970-11-02 1975-11-11 Texas Instruments Inc Formation of integrated circuits using proton enhanced diffusion
US3756862A (en) * 1971-12-21 1973-09-04 Ibm Proton enhanced diffusion methods
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
US3990102A (en) * 1974-06-28 1976-11-02 Hitachi, Ltd. Semiconductor integrated circuits and method of manufacturing the same
US3982967A (en) * 1975-03-26 1976-09-28 Ibm Corporation Method of proton-enhanced diffusion for simultaneously forming integrated circuit regions of varying depths
US4016017A (en) * 1975-11-28 1977-04-05 International Business Machines Corporation Integrated circuit isolation structure and method for producing the isolation structure
JPS5350688A (en) * 1976-10-19 1978-05-09 Matsushita Electric Ind Co Ltd Production of integrated circuit device

Also Published As

Publication number Publication date
US4393577A (en) 1983-07-19
CA1130014A (en) 1982-08-17
NL7907715A (nl) 1980-04-29
GB2038548B (en) 1983-03-23
DE2943435A1 (de) 1980-04-30
FR2440080B1 (de) 1984-01-06
FR2440080A1 (fr) 1980-05-23
GB2038548A (en) 1980-07-23

Similar Documents

Publication Publication Date Title
DE2943435C2 (de) Halbleiteraufbau und Verfahren zu dessen Herstellung
DE69032735T2 (de) Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE112012004930B4 (de) Verfahren zur Herstellung von Halbleiter-Einheiten mit Kontaktstrukturen für Halbleitertransistoren
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE2654482C2 (de)
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE2527969C2 (de) Verfahren zur Herstellung oxid- isolierter Feldeffekt-Transistoren
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE2626193A1 (de) Verfahren zum gleichzeitigen herstellen von integrierten bipolaren und komplementaeren feldeffekttransistoren
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE4300986C2 (de) Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
DE102008010110A1 (de) Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0029900B1 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: GEYER, W., DIPL.-ING. DR.-ING. HAGEMANN, H., DIPL.

D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: GEYER, W., DIPL.-ING. DR.-ING. HAGEMANN, H., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8327 Change in the person/name/address of the patent owner

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

8328 Change in the person/name/address of the agent

Free format text: GEYER, W., DIPL.-ING. DR.-ING. HAGEMANN, H., DIPL.-CHEM. DR.RER.NAT. KEHL, G., DIPL.-PHYS., PAT.-ANW., 8000 MUENCHEN

8328 Change in the person/name/address of the agent

Free format text: HAGEMANN, H., DIPL.-CHEM. DR.RER.NAT. KEHL, G., DIPL.-PHYS., PAT.-ANWAELTE, 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee