DE4316509A1 - Halbleiter-Bauteil zur Steuerung elektrischer Leistung - Google Patents

Halbleiter-Bauteil zur Steuerung elektrischer Leistung

Info

Publication number
DE4316509A1
DE4316509A1 DE4316509A DE4316509A DE4316509A1 DE 4316509 A1 DE4316509 A1 DE 4316509A1 DE 4316509 A DE4316509 A DE 4316509A DE 4316509 A DE4316509 A DE 4316509A DE 4316509 A1 DE4316509 A1 DE 4316509A1
Authority
DE
Germany
Prior art keywords
zone
vertical
isolation
thyristor
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4316509A
Other languages
English (en)
Inventor
Masaaki Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Jidoshokki Seisakusho KK
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Jidoshokki Seisakusho KK, Toyoda Automatic Loom Works Ltd filed Critical Toyoda Jidoshokki Seisakusho KK
Publication of DE4316509A1 publication Critical patent/DE4316509A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
    • H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiter-Bauteil zur Steuerung von elektrischer Leistung, genauer gesagt auf einen Halbleiter, bestehend aus einem Thyristor und einem Bipolar- Transistor, oder einem IGBT (Insulated Gate Bipolar Transistor) und MOS (Metal Oxide Semiconductor), die eine Halbbrücken­ schaltung bilden und vertikal auf einem Halbleiter-Chip angeordnet sind.
Eine bekannte H-Brückenschaltung wird zur Steuerung der Drehrichtung eines Motors verwendet. Fig. 1 zeigt eine Gesamtansicht einer H-Brückenschaltung. Ein Motor M wird beispielsweise im Uhrzeigersinn betrieben, wenn ein elektri­ scher Strom in Richtung des Pfeiles J1 fließt, während er gegen den Uhrzeigersinn betrieben wird, wenn ein Strom in Richtung des Pfeiles J2 fließt.
Die H-Brückenschaltung wird aus mehreren Halbleiterchips aufgebaut, wobei jeder Chip einen Transistor umfaßt und mit den anderen über Leitungen verbunden ist.
Dabei kann eine platzsparende Vorrichtung dadurch realisiert werden, daß mehrere Transistoren, die eine Halbbrückenschaltung
  • - also die Hälfte einer H-Brückenschaltung - bilden, in einem Halbleiterchip integriert werden. In diesem Fall ist es optimal, eine Halbbrückenschaltung aus hochleistungsfähigen Transistoren mit vertikaler Struktur (im folgenden vertikale Transistoren genannt) aufzubauen, bei der ein elektrischer Strom durch das Halbleitersubstrat fließt. Es ist jedoch sehr schwierig, eine Halbbrückenschaltung in einem einzigen Halbleiterchip zu realisieren, da die Transistoren, die die oberen und unteren Brückenzweige bilden, voneinander elektrisch isoliert sein müssen.
Fig. 2 zeigt eine bekannte und im allgemeinen verwendete Halbbrückenschaltung. Fig. 2A zeigt beispielhaft den grundsätz­ lichen Aufbau der Schaltung, während Fig. 2B eine entsprechende Schaltung zeigt.
Gemäß Fig. 2A besteht die bekannte Halbbrückenschaltung auf einem Halbleiterchip 71 mit einem vertikalen pnp-Transistor, einem Halbleiterchip 72 mit einem vertikalen npn-Transistor und einem Halbleiterchip 73 mit einer integrierten Steuerschaltung, wobei jeder Chip auf einem Substrat 74 angebracht ist.
Wie Fig. 2B zeigt, befindet sich ein Ausgang der Halbbrückenschaltung am Verbindungspunkt zwischen dem Kollektoranschluß des pnp-Transistors, der einen oberen Zweig der Halbbrücke bildet, und dem Kollektoranschluß des npn- Transistors, der einen unteren Zweig bildet.
Fig. 3A zeigt eine Schnittansicht der inneren Struktur des Halbleiter-Bauteils mit einer Halbbrückenschaltung, die zwei in einem Halbleiterchip integrierte Bipolartransistoren umfaßt. Fig. 3B zeigt eine entsprechende Schaltung.
Wie Fig. 3A zeigt, ist eine n--Zone 82 auf einem Teil eines n⁺- Halbleitersubstrats 81, eine p⁺-Zone 83 auf der n--Zone 82 und eine n⁺-Zone 84 auf der p⁺-Zone 83 ausgebildet.
Andererseits ist eine n⁻-Zone 86 auf dem anderen Teil des n⁺- Halbleitersubstrats 81 aufgebracht, wobei diese Zone von der n⁻-Zone 82 durch eine p-Isolationszone 85 isoliert wird. Über der n--Zone 86 sind p⁺-Zonen 87, 88, 89 und eine n⁺-Zone 90 ausgebildet.
Die n⁺-Zone 81, p⁺-Zone 83 bzw. n⁺-Zone 84 stellen eine Kollektorzone, Basiszone bzw. Emitterzone des vertikalen npn- Transistors dar. Ein Kollektoranschluß CV befindet sich an der Unterseite des n⁺-Halbleitersubstrats 81, ein Basisanschluß BV an der Oberfläche der p⁺-Zone 83 und ein Emitteranschluß EV der Oberfläche der n⁺-Zone 84. Ein Masseanschluß TG befindet sich an der Oberfläche der p-Isolationszone 85. Der Masseanschluß TG ist mit dem Emitteranschluß EV verbunden, wodurch der npn-Transistor aber den Emitteranschluß geerdet wird.
Die p⁺-Zonen 87 und 88, die n⁺-Zone 90 und die p⁺-Zone 89 stellen eine Kollektorzone, eine Basiszone und eine Emitterzone des horizontalen pnp-Tansistors dar. Zusätzlich befindet sich ein Kollektoranschluß CL an der Oberfläche der p⁺-Zonen 87 und 88, ein Basisanschluß BL an der Oberfläche der n⁺-Zone 90 und ein Emitteranschluß EL an der Oberfläche der p⁺-Zone 89. Der Kollektoranschluß CV des npn-Transistors ist mit dem Kollektor­ anschluß CL des pnp-Transistors verbunden und ein Ausgangs­ anschluß TH der Halbbrückenschaltung befindet sich an deren Verbindungspunkt.
In einer entsprechenden Schaltung gemäß Fig. 3B stellt der pnp- Transistor einen oberen Zweig der Halbbrückenschaltung dar und ist als horizontales Element ausgebildet, während der npn- Transistor einen unteren Zweig darstellt und als vertikales Element ausgebildet ist. Somit kann ein Ausgangssignal der Halbbrückenschaltung über den Anschluß TH abgegriffen werden, der sich am Verbindungspunkt der beiden Kollektoranschlüsse CV und CL befindet.
Wie zuvor beschrieben, wird bei einer Halbbrückenschaltung, bei der zwei Transistoren in einem Halbleiterchip integriert sind, ein Transistor des oberen oder unteren Zweiges als horizontales Element ausgebildet. In einem in Fig. 3 gezeigten Beispiel stellt der pnp-Transistor einen oberen Zweig dar und ist als horizontales Element ausgebildet.
Es ist eine (in Fig. 3 nicht gezeigte) Steuerschaltung bekannt, die mit dem derart aufgebauten Halbleiter-Bauteil in dem Halbleiterchip integriert werden kann. Es besteht jedoch das Problem, daß abhängig von der Größe des horizontalen Transistors die Größe des Halbleiterchips ansteigt. Des weiteren muß eine Schicht zur elektrischen Isolation eines vertikalen Elements von einem horizontalen Element geschaffen werden, was der Realisation einer kleineren Halbleiterchipgröße entgegenwirkt.
Allgemein weist ein horizontaler Transistor, bei dem elektrischer Strom knapp unterhalb der Substratoberfläche fließt, bezüglich dem Stromverstärkungsfaktor und der Stromkapazität schlechtere Werte als ein vertikaler Transistor auf, bei dem elektrischer Strom durch das Halbleitersubstrat fließt. Daher wird die Leistung des gesamten, die zuvor beschriebene Halbbrückenschaltung umfassenden Halbleiter- Bauteils durch ein minderwertiges horizontal strukturiertes Element bestimmt, was zu einer Leistungseinschränkung führt. Demzufolge kann durch die Integration einer Halbbrückenschaltung mit zwei Transistoren in einem einzigen Halbleiterchip kein effektiver Gewinn erwartet werden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiter- Bauteil geringer Größe zu schaffen, bei dem die Leistungs­ fähigkeit durch die Integration einer Halbbrückenschaltung in einem einzigen Halbleiterchip gesichert werden kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Halbleiter­ bauteil, das eine in einem einzigen Halbleiterchip integrierte Halbbrückenschaltung umfaßt, wobei eines der beiden Elemente ein vertikaler Thyristor und das andere ein vertikaler Bipolartransistor ist. Die Halbbrückenschaltung weist eine Zone auf, die gemeinsam von einer primär-leitenden Kathodenzone des Thyristors und von einer primär-leitenden Kollektorzone des Bipolartransistors genutzt wird.
Die Halbbrückenschaltung besitzt zwischen der sekundär­ leitenden Zwischenschicht des Thyristors und der primär­ leitenden gemeinsamen Zone eine erste primär-leitende Isolationszone.
Des weiteren weist die Halbbrückenschaltung eine zweite in der ersten Isolationszone ausgestaltete primär-leitende Isolations­ zone zwischen der sekundär-leitenden Zwischenschicht des Thyristors und einer sekundär-leitenden Basiszone des Bipolar­ transistors auf.
Bei der zuvor beschriebenen Anordnung wird an der gemeinsamen Zone ein Ausgangssignal der Halbbrückenschaltung abgegriffen.
Daher wird durch die Erfindung eine hohe Leistungsfähigkeit der Zonen aufgrund ihrer vertikalen Struktur realisiert, es werden keine Schichten zur elektrischen Isolation eines oberen Zweiges von einem unteren Zweig benötigt und es wird ein Halbleiterchip geringer Größe verwendet, wodurch eine Verringerung der Kosten erreicht wird. Überdies verbessert die vertikale Struktur den Stromverstärkungsfaktor und die Stromkapazität in hohem Maße, wobei eine hohe Leistungsfähigkeit des oberen und unteren Zweigs erreicht wird.
Da Isolationszonen zwischen der Zwischenschichtzone des Thyristors und der gemeinsamen Zone bzw. zwischen der Zwischenschichtzone des Thyristors und der Basiszone des Bipolartransistors ausgebildet sind, wird ein durch eine parasitäre pnp-Struktur und eine parasitäre npn-Struktur verur­ sachter Leckstrom unterdrückt.
Gemäß einem zweiten Ausführungsbeispiel, ist eine Halbbrückenschaltung in einem einzigen Halbleiterchip integriert und umfaßt als oberen Zweig einen vertikalen p- Kanal IGBT und als unteren Zweig einen vertikalen n-Kanal MOS. Die Halbbrückenschaltung besitzt eine gemeinsame n-Zone zwischen der n-Emitterzone des p-Kanal IGBT und der Drainzone des n-Kanal MOS.
Die Halbbrückenschaltung besitzt außerdem eine erste n- Isolationszone zwischen der p-Basiszone des p-Kanal IGBT und der gemeinsamen n-Zone sowie eine zweite in der ersten Isolationszone ausgestalte n-Isolationszone zwischen der p- Basiszone des p-Kanal IGBT und dem p-Substrat des n-Kanal MOS.
Somit kann ein Ausgangssignal an der zuvor zuvor beschriebenen gemeinsamen Zone abgegriffen werden.
Gemäß einem dritten Ausführungsbeispiel ist eine Halbbrückenschaltung in einem einzigen Halbleiterchip inte­ griert und umfaßt einen vertikalen p-Kanal MOS als oberen Zweig und einen vertikalen n-Kanal IGBT als unteren Zweig.
Die Halbbrückenschaltung weist eine gemeinsame p-Zone zwischen der Drainzone des p-Kanal MOS und der p-Emitterzone des n-Kanal IGBT auf.
Des weiteren besitzt die Halbbrückenschaltung eine erste p- Isolationszone zwischen der n-Basiszone des n-Kanal IGBT und der gemeinsamen p-Zone sowie eine zweite in der ersten Isolationszone ausgestaltete p-Isolationszone zwischen dem n- Substrat des p-Kanal MOS und der n-Basiszone des n-Kanal IGBT.
Somit wird ein Ausgangssignal der Halbbrückenschaltung an der gemeinsamen Zone abgegriffen.
Sowohl im zweiten und dritten als auch im ersten Ausführungsbeispiel wird ein Halbleiter geringer Größe verwendet und dadurch eine effektive Kostenminderung erreicht. Außerdem werden der Stromverstärkungsfaktor und die Strom­ kapazität verbessert, wodurch eine hohe Leistungsfähigkeit des oberen und unteren Zweiges erreicht wird.
Gemäß dem zweiten Ausführungsbeispiel umfaßt die Schaltung eine Isolationszone zwischen der p-Basiszone des p-Kanal IGBT und der gemeinsamen n-Zone sowie eine Isolationszone zwischen der p-Basiszone des p-Kanal IGBT und dem p-Substrat des n-Kanal MOS.
Des weiteren umfaßt die Schaltung gemäß dem dritten Ausführungsbeispiel eine Isolationszone zwischen der n- Basiszone des n-Kanal IGBT und der gemeinsamen p-Zone sowie eine Isolationszone zwischen dem n-Substrat des p-Kanal MOS und der n-Basiszone des n-Kanal IGBT.
Demzufolge werden sowohl im zweiten und dritten als auch im ersten Ausführungsbeispiel durch eine parasitäre pnp-Struktur und eine parasitäre npn-Struktur verursachte Leckströme unterdrückt.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
Fig. 1 zeigt eine Gesamtansicht einer H-Brückenschaltung.
Fig. 2A und 2B zeigen eine bekannte und gewöhnlich verwendete Halbbrückenschaltung. Fig. 2A zeigt einen beispielhaften allgemeinen Schaltungsaufbau, während Fig. 2B eine entsprech­ ende Schaltung darstellt.
Fig. 3A zeigt eine Schnittansicht der internen Struktur einer Halbbrückenschaltung mit zwei in einem einzigen Halbleiterchip integrierten Bipolartransistoren, während Fig. 3B eine entsprechende Schaltung darstellt.
Fig. 4A zeigt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils gemäß einem ersten Ausführungsbeispiel und
Fig. 4B zeigt eine entsprechende Schaltung.
Fig. 5A und 5B verdeutlichen, daß der obere Zweig vom unteren Zweig im in Fig. 4A und 4B gezeigten Halbleiter-Bauteil elektrisch isoliert ist. Fig. 5A stellt den Zustand dar, wenn der obere Zweig ein- und der untere Zweig ausgeschaltet ist, während Fig. 5B den Zustand zeigt, wenn der obere Zweig aus- und der untere Zweig eingeschaltet ist.
Fig. 6 verdeutlicht, daß der obere Zweig vom unteren Zweig im Halbleiter-Bauteil gemäß Fig. 4A und 4B elektrisch isoliert ist, wobei beide Zweige ausgeschaltet sind.
Fig. 7 stellt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils dar, wenn im Halbleiter-Bauteil gemäß Fig. 4 keine Zonen zur Vermeidung von Leckströmen ausgebildet sind.
Fig. 8 zeigt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils mit gegenüber dem ersten Ausführungs­ beispiel umgekehrten Leitungstypen.
Fig. 9A zeigt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils gemäß einem zweiten Ausführungsbeispiel und
Fig. 9B zeigt eine entsprechende Schaltung.
Fig. 10A und 10B verdeutlichen, daß der obere Zweig vom unteren Zweig im in Fig. 9 gezeigten Halbleiter-Bauteil elektrisch isoliert ist, wenn der obere Zweig ein- und der untere Zweig ausgeschaltet ist. Fig. 10A zeigt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils, während Fig. 10B eine entsprechende Schaltung darstellt.
Fig. 11A und 11B verdeutlichen, daß der obere Zweig vom unteren Zweig im in Fig. 9 gezeigten Halbleiter-Bauteil elektrisch isoliert ist, wenn der obere Zweig aus- und der untere Zweig eingeschaltet ist. Fig. 11A zeigt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils, während Fig. 11B eine entsprechende Schaltung darstellt.
Fig. 12 verdeutlicht in einer Schnittansicht, daß der obere Zweig vom unteren Zweig im in Fig. 9 gezeigten Halbleiter- Bauteil elektrisch isoliert ist, wenn beide Zweige ausge­ schaltet sind.
Fig. 13 stellt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils gemäß dem zweiten Ausführungsbeispiel dar, in dem auch eine Steuerschaltung ausgebildet werden kann, und
Fig. 14A zeigt eine Schnittansicht der internen Struktur eines Halbleiter-Bauteils gemäß einem dritten Ausführungsbeispiel, während Fig. 14B eine entsprechende Schaltung darstellt.
Fig. 4A zeigt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils gemäß einem ersten Ausführungsbeispiel und Fig. 4B zeigt eine entsprechende Schaltung.
Fig. 4A zeigt, daß auf ein n⁺-Substrat 11, wie z. B. Silizium, eine Epitaxieschicht aufgebracht wurde, um eine n⁻-Zone 12 auszubilden. Die n⁻-Zone 12 wird durch eine n⁺-Zone 13, d. h. durch eine Isolationsschicht, in zwei n⁻-Zonen 12a und 12b aufgeteilt. Eine p-Zone 14 mit einer vorbestimmten Tiefe wird auf die n⁻-Zone 12a aufgebracht und eine n⁺-Zone 15 mit einer vorbestimmten Tiefe, die nicht so groß wie die Tiefe der p-Zone 14 ist, wird in der p-Zone 14 ausgebildet.
Auf die n⁻-Zone 12b wird eine n--Zone 16 ausgebildet. Eine n- Zone 17 mit einer vorbestimmten Tiefe wird auf die p⁻-Zone 16 aufgebracht und eine p⁺-Zone 18 mit einer vorbestimmten Tiefe, die nicht so groß wie die Tiefe der n-Zone 17 ist, wird in der n-Zone 17 ausgebildet.
Die n⁺-Zone 11, die p-Zone 14 bzw. die n⁺-Zone 15 stellen eine Kollektorzone, eine Basiszone bzw. eine Emitterzone des vertikalen npn-Transistors dar. An der Oberfläche der p-Zone 14 befindet sich ein Basisanschluß B; ein Emitteranschluß E befindet sich an der Oberfläche der n⁺-Zone 15.
Die n⁺-Zone 11, die n-Zone 17 bzw. die p⁺-Zone 18 stellen eine Kathodenzone, eine Gatezone bzw. eine Anodenzone des vertikalen pnpn-Thyristors dar; die p⁻-Zone 16 ist eine Zwischenschicht. Ein Gateanschluß G befindet sich an der Oberfläche der n-Zone 17 und ein Anodenanschluß an der Oberfläche der p⁺-Zone 18. Die n⁺-Zone 11 wird sowohl von dem npn-Transistor als auch von dem pnpn-Thyristor genutzt und dient als gemeinsame Kollektor­ /Kathodenzone. An der Unterseite der n⁺-Zone 11 befindet sich ein gemeinsamer Anschluß TH, der als Kollektoranschluß C, als Kathodenanschluß K und als Ausgangsanschluß der Halbbrücken­ schaltung verwendet wird.
In der entsprechenden Schaltung gemäß Fig. 4B wird der obere Zweig durch einen vertikalen pnpn-Thyristor und der untere Zweig durch einen vertikalen npn-Transistor gebildet. Ein Ausgangssignal der Halbbrückenschaltung kann über einen gemeinsamen Anschluß TH am Verbindungspunkt zwischen dem Kollektoranschluß C und dem Kathodenanschluß K abgegriffen werden.
Nachfolgend wird erklärt, wie ein Thyristor von einem Bipolartransistor gemäß dem ersten Ausführungsbeispiel isoliert werden kann.
Es wird angenommen, daß in der entsprechenden Schaltung gemäß Fig. 4B der pnpn-Thyristor einen oberen Zweig bildet und eingeschaltet ist, während der npn-Transistor einen unteren Zweig bildet und ausgeschaltet ist. Zu diesem Zeitpunkt wird das Potential des Verbindungspunktes des pnpn-Thyristors auf dem Pegel der EIN-Spannung (ca. 0,6 V) jedes Verbindungspunktes gehalten. Andererseits ist der npn-Transistor ausgeschaltet und sein Basispotential erniedrigt.
Entsprechend steigt, wie in Fig. 5A gezeigt, das Potential der Kollektorzone 11 des npn-Transistors auf eine hohen Pegel, der mit dem EIN-Potential der Kathodenzone 11, d. h. der gemeinsam mit dem pnpn-Thyristor genutzen Zone, übereinstimmt. Daher wird das Potential der n-Zone 12a höher als das Potential der p-Zone 14, d. h. der Basiszone des npn-Transistors. Folglich ist der pnpn-Thyristor, d. h. der obere Zweig, vom npn-Transistor, d. h. vom unteren Zweig, über eine (schraffiert gekennzeichnete) Sperrschicht S1 zwischen der Kollektor- und Basiszone des npn- Transistors elektrisch isoliert, die sich in die n⁻-Zone 12a des npn-Transistors erstreckt.
Nun sei angenommen, daß in der entsprechenden Schaltung gemäß Fig. 4B der pnpn-Thyristor einen oberen Zweig darstellt und ausgeschaltet ist, während der npn-Transistor einen unteren Zweig darstellt und eingeschaltet ist. Zu diesem Zeitpunkt wird das Kollektorpotential des npn-Transistors erniedrigt. Andererseits wird das Kathodenpotential des pnpn-Thyristors, der ausgeschaltet ist, ebenfalls erniedrigt.
Daher wird gemäß Fig. 5B das Potential der Gatezone 17 des pnpn-Thyristors auf einen hohen Pegel angehoben und das Potential der n-Zone 17 wird höher als das der p⁻-Zone 16. Demzufolge wird eine (schraffiert gekennzeichnete) Sperrschicht S2 zwischen der Gate- und Kathodenzone des pnpn-Thyristors in der p⁻-Zone 16 ausgebildet und trennt den pnpn-Thyristor, d. h. den oberen Zweig, von dem npn-Transistor, d. h. den unteren Zweig.
Bildet der pnpn-Thyristor einen oberen Zweig und der npn- Transistor einen unteren Zweig und sind beide ausgeschaltet, so isolieren gemäß Fig. 6 die Sperrschichten S1 bzw. S2 zwischen der Basis- und Kollektorzone des npn-Transistors bzw. zwischen der Gate- und Kathodenzone des pnpn-Thyristors den oberen Zweig elektrisch von dem unteren Zweig.
Im folgenden wird die Wirkung der n⁺-Zone 13 und der n⁻-Zone 12b in der zuvor beschriebenen Struktur erklärt.
Es sei zunächst angenommen, daß gemäß Fig. 5A der pnpn- Thyristor einen oberen Zweig darstellt und eingeschaltet ist, während der npn-Transistor einen unteren Zweig darstellt und ausgeschaltet ist. Zu diesem Zeitpunkt fließt ein Hauptstrom IM wie in Fig. 5A gezeigt. Sofern nicht die n⁺-Zone 13 ausgebildet ist, wird eine parasitäre pnp-Struktur zwischen der p⁻-Zone 16 und der n⁻-Zone 12 des pnpn-Thyristors und der p-Zone 14, d. h. der Basiszone, des npn-Transistors gebildet. In diesem Fall kann ein Leckstrom IEC auftreten. Um dieses Problem zu vermeiden, wird die n⁺-Zone 13 als Isolationszone ausgebildet, wodurch der Leckstrom IEC unterdrückt und der Stromverstärkungsfaktor β der parasitären pnp-Struktur verringert wird.
Die Ausbildung der n⁺-Isolationszone 13 führt zur Bildung einer Zone hoher Ladungsträgerdichte in der n⁻-Zone 12a, d. h. in der Basiszone der parasitären pnp-Struktur, mit einer höheren Ladungsträgerdichte als in der n⁻-Zone 12a. In diesem Fall werden Ladungsträger in der n⁺-Isolationszone 13 regeneriert. Folglich kann der Leckstrom IEC unterdrückt und der Stromverstärkungsfaktor β der parasitären pnp-Struktur ver­ ringert werden.
Es sei nun angenommen, daß gemäß Fig. 5B der npn-Transistor einen unteren Zweig darstellt und eingeschaltet ist, während der pnpn-Thyristor einen oberen Zweig darstellt und ausgeschaltet ist. Zu diesem Zeitpunkt fließt ein Hauptstrom IM wie in Fig. 5B gezeigt. Sofern nicht die n⁻-Zone 12b ausgebildet ist, wird eine parasitäre npn-Struktur zwischen dem n⁺-Halbleitersubstrat 11, der p⁻-Zone 16 des pnpn-Thyristors und der n-Zone 17, d. h. der Gatezone, des pnpn-Thyristors gebildet. Dann kann ein Leckstrom ICEO durch die parasitäre Struktur fließen. Um dieses Problem zu vermeiden, wird die n⁻- Zone 12b als Isolationszone ausgebildet, wodurch die Leistungsfähigkeit der Ladungsträgerinjektion vom n⁺- Halbleitersubstrat 11, d. h. von der gemeinsamen Kollektor/Kathoden-Zone, verringert und der Leckstrom ICEO unterdrückt wird.
Die Ausbildung der n⁻-Isolationszone 12b führt zur Bildung einer Zone niedriger Ladungsträgerdichte auf dem n⁺-Substrat 11, d. h. auf der Emitterzone der parasitären npn-Struktur, mit einer geringeren Ladungsträgerdichte als in der n⁺-Zone 11. Das bedeutet eine Verringerung der Ladungsträgerdichte in der Emitterzone der parasitären npn-Struktur, wodurch die Injekti­ onsleistungsfähigkeit der Emitterzone verringert und der Leckstrom IECO unterdrückt wird.
Fig. 7 zeigt eine Schnittansicht der internen Struktur des Halbleiter-Bauteils gemäß dem ersten Ausführungsbeispiel, wenn eine Zone zur Unterdrückung des Leckstroms fehlt. In diesem Fall ist die p⁻-Zone 16 in Reihe über dem n⁺-Halbleitersubstrat 11 ausgebildet.
Die n⁻-Zone 12b entsteht mit Ausbildung der n⁻-Zone 12 auf dem n⁺-Halbleitersubstrat 11. Die n⁺-Zone 13 kann leicht durch Diffusion auf der n⁻-Zone 12 hergestellt werden, nachdem diese erzeugt worden ist.
Gemäß dem ersten Ausführungsbeispiel sind der pnpn-Thyristor und der npn-Transistor vertikal strukturiert, um eine Halbbrückenschaltung in einem einzigen Halbleiterchip zu integrieren. In diesem Fall sind der obere und der untere Zweig nicht horizontal strukturiert, was in einer hohen Leistungsfähigkeit der Zonen resultiert, obwohl eine Steuer­ schaltung nicht aufgenommen werden kann. Da keine Schichten zur Isolation des oberen Zweiges vom unteren Zweig erforderlich sind, kann der Halbleiter klein genug gehalten und die Produktionskosten reduziert werden. Da keine Zweige horizontal strukturiert sind, ist das Halbleiter-Bauteil keinem Leistungs­ abfall bzgl. dem Stromverstärkungsfaktor oder der Stromkapa­ zität unterworfen. Somit können die Fähigkeiten des oberen und unteren Zweiges bestens ausgenützt werden. Zusätzlich kann der Leckstrom zwischen dem oberen und unteren Zweig unterdrückt werden.
Auch wenn auf eine genauere Beschreibung hier verzichtet wird, umfaßt die Erfindung auch ein Halbleiter-Bauteil gemäß Fig. 8 mit gegenüber dem ersten Ausführungsbeispiel umgekehrten Leitungstypen. Außerdem ist eine Isolationszone zur Leckstromunterdrückung nicht auf die zuvor beschriebene Ausgestaltung beschränkt, sondern kann auch andere Formen annehmen.
Nachfolgend wird ein zweites Ausführungsbeispiel erklärt.
Fig. 9A zeigt eine Schnittansicht der internen Struktur eines Halbleiter-Bauteils gemäß einem zweiten Ausführungsbeispiel. Fig. 9B zeigt eine entsprechende Schaltung.
Gemäß Fig. 9A wird eine n⁻-Zone 22 ausgestaltet, indem z. B. eine Epitaxieschicht auf ein n⁺-Substrat 21, wie z. B. Silizium, aufgebracht wird. Die n⁻-Zone 22 wird durch eine n⁺-Zone 23, d. h. durch eine Isolationszone, in zwei n⁻-Zonen 22a und 22b aufgeteilt. Danach wird eine Siliziumoxidschicht 24 ausge­ bildet, deren Oberfläche auf das n⁺-Substrat 21, das die n⁻- Zone 22 und die n⁺-Zone 23 beinhaltet, oxidiert wurde.
Eine p-Zone 25 wird auf der n⁻-Zone 22a beispielsweise durch Diffusion ausgebildet und anschließend auf dieser p-Zone 25 eine n⁺-Zone 26 vorbestimmter Tiefe aufgebracht.
Somit wird ein vertikaler n-Kanal MOS (im folgenden als n-MOS bezeichnet) auf einem Teil des n⁺-Substrats 21 ausgebildet, bestehend aus der p-Zone 25 als Substrat, der n⁺-Zone 26 als Sourcezone und dem n⁺-Substrat 21 als Drainzone.
Anschließend wird eine Gateelektrode 27 aus Alluminium z. B. durch ein Vakuumbedampfungsverfahren auf der Siliziumoxid­ schicht 24 über der p-Zone 25 aufgebracht, wobei der Kontakt der Siliziumoxidschicht 24 als Gateoxidschicht verwendet wird.
Zusätzlich wird eine Sourceelektrode 28 aus Alluminium passend über der n⁺-Zone 26 auf dem von der Siliziumschicht 24 nicht bedeckten Teil z. B. durch ein Vakuumbedampfungsverfahren aus­ gebildet.
Des weiteren wird eine p-Zone 30 beispielsweise durch Diffusion über der n⁻-Zone 22b auf dem anderen Teil des n⁻-Substrats 21 ausgebildet. Anschließend wird eine n-Zone 31 vorbestimmter Tiefe über der p-Zone 30, und auf der n-Zone 31 eine p⁺-Zone 32 vorbestimmter Tiefe aufgebracht.
Somit wird ein vertikaler p-Kanal IGBT (im folgenden als p-IGBT bezeichnet) auf dem anderen Teil des n⁺-Substrats 21 ausgebildet, bestehend aus dem n⁺-Substrat 21 als n- Emitterzone, der p-Zone 30 als p-Basiszone, der n-Zone 31 als n-Basiszone und der p⁺-Zone 32 als p-Emitterzone. Das n⁺- Substrat 21 ist eine gemeinsame Drain/Emitterzone, die als Drainzone des n-MOS und zugleich als n-Emitterzone des p-IGBT verwendet wird.
Anschließend wird eine Gateelektrode 33 aus Alluminium z. B. durch ein Vakuumbedampfungsverfahren auf der Siliziumoxidschicht 24 über der n-Zone 31 aufgebracht, wobei der Kontakt der Siliziumoxidschicht 24 als Gateoxidschicht verwendet wird.
Zusätzlich wird eine Emitterelektrode 34 aus Alluminium passend über der n⁺-Zone 32 auf dem von der Siliziumschicht 24 nicht bedeckten Teil und eine Elektrode 35 auf der Unterseite des n⁺- Substrats 21 z. B. durch ein Vakuumbedampfungsverfahren ausgebildet. Die Elektrode 35 dient als Drainelektrode des n- MOS und als Kollektorelektrode des p-IGBT.
Ein Gateanschluß GNM bzw. ein Sourceanschluß SNM befindet sich an der Gateelektrode 27 bzw. an der Sourceelektrode 28. Ebenso befindet sich ein Gateanschluß GPI bzw. ein Emitteranschluß EPI an der Gateelektrode 33 bzw. an der Emitterelektrode 34. Außerdem befindet sich ein gemeinsamer Anschluß TH an der Elektrode 35, der als Drainanschluß DNM, Kollektoranschluß CPI und als Ausgangsanschluß der Halbbrückenschaltung verwendet werden kann.
Wie aus der entsprechenden in Fig. 9B gezeigten Schaltung ersichtlich ist, wird der obere Zweig durch einen vertikalen p- IGBT und der untere Zweig durch einen vertikalen n-MOS gebildet. Dabei kann ein Ausgangssignal der Halbbrücken­ schaltung über den gemeinsamen Anschluß TH am Verbindungspunkt zwischen dem Drainanschluß DNM und dem Kollektoranschluß CPI abgegriffen werden.
Nachfolgend wird erklärt, wie der p-IGBT vom n-MOS gemäß dem zuvor beschriebenen zweiten Ausführungsbeispiel isoliert werden kann.
Zunächst sei angenommen, daß in der entsprechenden Schaltung gemäß Fig. 10B der p-IGBT einen oberen Zweig bildet und eingeschaltet ist, während der n-MOS einen unteren Zweig bildet und ausgeschaltet ist. In diesem Fall wird, da der n-MOS ausgeschaltet ist, das Gatepotential erniedrigt während das Drainpotential einen hohen Pegel annimmt, da der p-IGBT eingeschaltet ist.
Entsprechend ist, wie in Fig. 10A gezeigt, das Potential der n- Zone 22a höher als das Potential der p-Zone 25, d. h. des Substrats des n-MOS. Daher entsteht eine (schraffiert angedeutete) Sperrschicht S3 am pn-Übergang zwischen der p-Zone 25 und der n-Zone 22a, die sich größtenteils in die n-Zone 22a erstreckt. Somit ist der obere Zweig, d. h. der p-IGBT, vom unteren Zweig, d. h. dem n-MOS, elektrisch isoliert.
Nun sei angenommen, daß in der entsprechenden Schaltung gemäß Fig. 11B der p-IGBT einen oberen Zweig bildet und ausgeschaltet ist, während der n-MOS einen unteren Zweig bildet und eingeschaltet ist. Gleichzeitig wird das Drainpotential erniedrigt, da der n-MOS eingeschaltet ist. Ebenso wird das Kollektorpotential erniedrigt, da der p-IGBT ausgeschaltet ist.
Entsprechend nimmt, wie in Fig. 11A gezeigt, das Potential der n-Zone 31, d. h. der n-Basiszone des p-IGBT, einen hohen Pegel an und das Potential der n-Zone 31 wird höher als das Potential der p-Zone 30. Daher entsteht eine (schraffiert angedeutete) Sperrschicht S4 am pn-Übergang zwischen der p-Zone 30 und der n-Zone 31. Somit ist der obere Zweig, d. h. der p-IGBT, vom unteren Zweig, d. h. dem n-MOS, elektrisch isoliert.
Sind der obere Zweig, d. h. der p-IGBT, und der untere Zweig, d. h. der n-MOS, ausgeschaltet, so entsteht gemäß Fig. 12 sowohl die Sperrschicht S3 zwischen der Gate- und der Drainzone des n- MOS als auch die Sperrschicht S4 zwischen der n-Basiszone und der p-Basiszone des p-IGBT, wodurch der obere Zweig vom unteren Zweig elektrisch isoliert wird.
Im folgenden wird die Wirkung der n⁺-Zone 23 und der n⁻-Zone 22b in der zuvor beschriebenen Struktur erklärt.
Es sei angenommen, daß gemäß Fig. 10A der p-IGBT einen oberen Zweig bildet und eingeschaltet ist, während der n-MOS einen unteren Zweig bildet und ausgeschaltet ist. Zu diesem Zeitpunkt fließt ein Hauptstrom IM wie in Fig. 10A gezeigt. Sofern nicht die n⁺-Zone 23 ausgebildet ist, entsteht eine parasitäre pnp- Struktur zwischen der p-Zone 30, der n⁻-Zone 22 des p-IGBT, und der p-Zone 24, d. h. dem Substrat, des n-MOS. Daher kann ein Leckstrom IEC durch diese parasitäre Struktur fließen. Die n⁺- Zone 23 ist als Isolationszone ausgebildet, um dieses Problem zu lösen; sie unterdrückt den Leckstrom IEC, was hier nicht näher erklärt wird, und verringert den Stromverstärkungsfaktor der parasitären pnp-Struktur.
Es sei angenommen, daß gemäß Fig. 11A der p-IGBT einen oberen Zweig bildet und ausgeschaltet ist, während der n-MOS einen unteren Zweig bildet und eingeschaltet ist. In diesem Fall fließt ein Hauptstrom IM wie in Fig. 11A gezeigt. Sofern nicht die n--Zone 22b ausgebildet ist, entsteht eine parasitäre npn- Struktur zwischen dem n⁺-Substrat 21, d. h. der gemeinsamen Drain/Emitterzone, der p-Zone 30 und der n-Zone 31. Daher kann ein Leckstrom ICEO durch diese parasitäre Struktur fließen. Die n--Zone 22b ist als Isolationszone ausgebildet, um dieses Problem zu lösen; sie verringert die Leistungsfähigkeit der Ladungsträgerinjektion vom n⁺-Substrat 21, d. h. von der gemeinsamen Drain/n-Emitterzone, und unterdrückt den Leckstrom ICEO, was hier nicht näher erklärt wird.
Die n⁻-Zone 22b wird während dem Herstellungsschritt der n⁻- Zone 22 auf dem n-Substrat 21 ausgebildet. Die n⁺-Zone 23 kann beispielsweise leicht durch Diffusion auf der n⁻-Zone 22 ausgebildet werden, nachdem diese hergestellt worden ist.
Somit werden gemäß dem zweiten Ausführungsbeispiel der p-IGBT und der n-MOS vertikal strukturiert, um eine Halbbrücken­ schaltung in einem einzigen Chip zu integrieren. In diesem Fall kann eine Steuerschaltung, bestehend z. B. aus einem CMOS (Complementary Metal Oxide Semiconductor), wie in Fig. 13 gezeigt eingebaut werden.
Gemäß Fig. 13 umfaßt die CMOS-Steuerschaltung innerhalb der n⁻- Zone 32, an die ein minimales Potential angelegt ist, einen n- MOS in einer p-Wanne 33 und einen p-MOS in einer n-Wanne 34, wobei die n⁻-Zone 32 durch eine auf der rechten Seite des Substrats 21 ausgebildete p⁺-Isolationszone 32 von dem n⁺- Substrat 21, d. h. dem n-MOS im unteren Zweig, isoliert ist. Der n-MOS in der p-Wanne besteht aus einer n⁺-Sourcezone 35, einer n⁺-Drainzone 36, p⁺-Kanalabgrenzungszonen 37, die die beiden Zonen 35 und 36 umgeben, einer Sourceelektrode 38, einer Gateelektrode 39 und einer Drainelektrode 40. Der p-MOS in der n-Wanne besteht aus einer p⁺-Sourcezone 41, eine p⁺-Drainzone 42, n⁺-Kanalabgrenzungszonen 43, die die beiden Zonen 41 und 42 umgeben, einer Sourceelektrode 44, einer Gateelektrode 45 und einer Drainelektrode 46.
Der obere und der untere Zweig sind sowohl gemäß dem ersten als auch gemäß dem zweiten Ausführungsbeispiel nicht horizontal strukturiert, was in einer erhöhten Leistungsfähigkeit der Zonen resultiert. Zusätzlich benötigt die Halbleitervorrichtung keine speziellen Schichten zur Isolation des oberen vom unteren Zweig und realisiert einen Halbleiterchip geringer Größe, wodurch die Herstellungskosten verringert werden. Da die Zweige nicht horizontal strukturiert sind, werden der Stromver­ stärkungsfaktor und die Stromkapazität nicht nachteilig eingeschränkt, was eine Leistungsabnahme des gesamten Bauteils bedeuten würde, und eine bestmögliche Leistungsfähigkeit des oberen und unteren Zweigs kann mit Erfolg erzielt werden. Des weiteren kann der Leckstrom zwischen dem oberen und unteren Zweig unterdrückt werden.
Da Steuerschaltungen, wie z. B. eine CMOS-Schaltung, in einem einzigen Halbleiterchip integriert werden können, kann durch das zuvor beschrieben Halbleiter-Bauelement in hohem Maße die Größe des Bauteils verringert und die Kosten reduziert werden.
Des weiteren werden, da sowohl der obere als auch der untere Zweig ein Spannungssteuerungselement beinhaltet, die Schaltfähigkeiten verbessert, wodurch der Stromverbrauch verringert und eine direkte Steuerung der Schaltung durch eine Zentraleinheit gemäß einem Eingangssignal über eine TTL- Schaltung ermöglicht wird.
Im folgenden wird ein drittes Ausführungsbeispiel erklärt.
Fig. 14A zeigt eine Schnittansicht der internen Struktur eines Halbleiter-Bauteils gemäß einem dritten Ausführungsbeispiel, während Fig. 14B eine entsprechende Schaltung darstellt.
Gemäß Fig. 14A ist eine p⁻-Zone 52 durch Aufbringen z. B. einer Epitaxieschicht auf einem p⁺-Substrat, wie z. B. Silizium, ausgebildet. Die p⁻-Zone 52 ist in zwei p-Zonen 52a und 52b durch eine p⁺-Zone 53, d. h. durch eine Isolationsschicht, aufgeteilt.
Dann wird eine Siliziumoxidschicht 54 ausgebildet, deren Oberfläche auf das p⁺-Substrat 51, das die p⁻-Zone 52 und die p⁺-Zone 53 beinhaltet, oxidiert wurde.
Eine n-Zone 55 wird auf der p⁻-Zone 52a beispielsweise durch Diffusion ausgebildet und anschließend eine p⁺-Zone 56 auf dieser n-Zone 55 mit vorbestimmter Tiefe aufgebracht.
Somit wird ein vertikaler p-Kanal MOS (im folgenden als p-MOS bezeichnet) auf einem Teil des p⁺-Substrats 51 ausgebildet, bestehend aus der n-Zone 55 als Substrat, der p⁺-Zone 56 als Sourcezone und dem p⁺-Substrat 51 als Drainzone.
Anschließend wird eine Gateelektrode 57 aus Alluminium auf der Siliziumoxidschicht 54 über der n-Zone 55 z. B. durch ein Vakuumbedampfungsverfahren ausgebildet, wobei der Kontakt der Siliziumoxidschicht 24 als Gateoxidschicht verwendet wird.
Zusätzlich wird eine Sourceelektrode 58 aus Alluminium passend über der p⁺-Zone 56 auf dem von der Siliziumschicht 54 nicht bedeckten Teil z. B. durch ein Vakuumbedampfungsverfahren ausgebildet.
Des weiteren wird eine n-Zone 60 über der p⁻-Zone 52b auf dem anderen Teil des p⁻-Substrats 51 beispielsweise durch Diffusion ausgebildet. Anschließend wird eine p-Zone 61 vorbestimmter Tiefe über der n-Zone 60, und auf der p-Zone 61 eine n⁺-Zone 62 vorbestimmter Tiefe aufgebracht.
Somit wird ein vertikaler n-Kanal IGBT (im folgenden als n-IGBT bezeichnet) auf dem anderen Teil des p⁺-Substrats 51 ausgebildet, bestehend aus dem p⁺-Substrat 51 als p- Emitterzone, der n-Zone 60 als n-Basiszone, der p-Zone 61 als p-Basiszone und der n⁺-Zone 62 als n-Emitterzone. Das p⁺- Substrat 51 ist eine gemeinsame Drain/p-Emitterzone, die als Drainzone des p-MOS und zugleich als p-Emitterzone des n-IGBT verwendet wird.
Anschließend wird eine Gateelektrode 63 aus Alluminium z. B. durch ein Vakuumbedampfungsverfahren auf der Siliziumoxid­ schicht 54 über der p-Zone 61 aufgebracht, wobei der Kontakt der Siliziumoxidschicht 54 als Gateoxidschicht verwendet wird.
Zusätzlich wird eine Emitterelektrode 64 aus Alluminium passend über der n⁺-Zone 62 auf dem vom der Siliziumschicht 54 nicht bedeckten Teil und eine Alluminiumelektrode 65 auf der Unterseite des p⁺-Substrats 51 z. B. durch ein Vakuum­ bedampfungsverfahren ausgebildet. Die Elektrode 65 dient als Drainelektrode des p-MOS und als Kollektorelektrode des n-IGBT.
Ein Gateanschluß GPM bzw. ein Sourceanschluß SPM befindet sich an der Gateelektrode 57 bzw. an der Sourceelektrode 58. Ebenso befindet sich ein Gateanschluß GNI bzw. ein Emitteranschluß ENI an der Gateelektrode 63 bzw. an der Emitterelektrode 64. Außerdem befindet sich ein gemeinsamer Anschluß TH an der Elektrode 65, der als Drainanschluß DPM, Kollektoranschluß CNI und als Ausgangsanschluß der Halbbrückenschaltung verwendet werden kann.
Wie aus der entsprechenden in Fig. 14B gezeigten Schaltung ersichtlich ist, wird der obere Zweig durch einen vertikalen p- MOS und der untere Zweig durch einen vertikalen n-IGBT gebildet. Dabei kann ein Ausgangssignal der Halbbrücken­ schaltung über den gemeinsamen Anschluß TH am Verbindungspunkt zwischen dem Drainanschluß DPM und dem Kollektoranschluß CNI abgegriffen werden.
Im dritten Ausführungsbeispiel sind gegenüber dem zweiten Ausführungsbeispiel zum einen die Elemente, d. h. IGBT und MOS, im oberen und unteren Zweig, und zum anderen die Leitungstypen der Elemente vertauscht.
Nachfolgend wird kurz erklärt, wie gemäß dem dritten Ausführungsbeispiel der p-MOS vom n-IGBT isoliert werden kann.
Zunächst sei angenommen, daß in der entsprechenden Schaltung gemäß Fig. 14B der p-MOS einen oberen Zweig bildet und eingeschaltet ist, während der n-IGBT einen unteren Zweig bildet und ausgeschaltet ist. In diesem Fall entspricht der Zustand dem in Fig. 11A gezeigten Zustand, mit der Ausnahme, daß gegenüber dem in Fig. 11A gezeigten Bauteil die Leitungstypen des IGBT und MOS umgekehrt sind.
In Fig. 14A entsteht eine Sperrschicht am pn-Übergang zwischen der n-Zone 60 und der p-Zone 61. Somit ist der obere Zweig vom unteren Zweig elektrisch isoliert.
Es sei in der entsprechenden Schaltung gemäß Fig. 14B angenommen, daß der p-MOS einen oberen Zweig bildet und ausgeschaltet ist, während der n-IGBT einen unteren Zweig bildet und eingeschaltet ist. In diesem Fall entspricht der Zustand dem in Fig. 7A gezeigten Zustand, mit der Ausnahme, daß gegenüber dem in Fig. 7A gezeigten Bauteil die Leitungstypen des IGBT und MOS umgekehrt sind. In Fig. 14A entsteht eine Sperrschicht am pn-Übergang zwischen der n-Zone 55 und der p- Zone 52a, wodurch der obere Zweig vom unteren Zweig elektrisch isoliert wird.
Sind der obere und der untere Zweig ausgeschaltet, so entspricht der Zustand nahezu dem in Fig 12 gezeigten Zustand, so daß der obere Zweig vom unteren Zweig elektrisch isoliert wird.
Zusätzlich ist die p⁺-Zone 53 ausgebildet, um eine Leckstrom zu unterdrücken, der durch die parasitäre npn-Struktur zwischen der n-Zone 60 und der p-Zone 52 des n-IGBT, und der n-Zone 55, d. h. dem Substrat, des p-MOS erzeugt wird.
Des weiteren ist die p⁻-Zone 52b ausgebildet, um einen Leckstrom zu unterdrücken, der durch die parasitäre pnp- Struktur zwischen dem p⁺-Substrat 51, d. h. der gemeinsamen Drain/Emitterzone, der n-Zone 60 und der p-Zone 61 erzeugt wird.
Die Steuerung des Leckstroms wurde bereits zuvor beschrieben und wird hier nicht näher erklärt.
Gemäß dem dritten Ausführungsbeispiel besteht eine Halbbrückenschaltung als ein einziges Halbleiter-Bauteil aus einem vertikalen p-MOS und einem vertikalen n-IGBT.
Im Gegensatz zum zweiten Ausführungsbeispiel, kann beim dritten Ausführungsbeispiel keine Steuerschaltung im Halbleiter-Bauteil integriert werden. Die gesamte Schaltung zeichnet sich jedoch durch eine hohe Leistungsfähigkeit der Zonen aus, da weder der obere noch der untere Zweig horizontal strukturiert ist. Zusätzlich kann die Schaltung, für die keine spezielle Schicht zur elektrischen Isolation des unteren Zweigs vom oberen Zweig erforderlich ist, als kleines Bauteil aufgebaut werden, wodurch die Herstellungskosten verringert werden. Da die Zweige nicht horizontal strukturiert sind, wird die Leistungsfähigkeit des gesamten Bauteils nicht durch die Abnahme des Stromverstärkungsfaktors oder der Stromkapazität eingeschränkt. Demzufolge wird im oberen und unteren Zweig eine bestmögliche Leistungsfähigkeit erreicht und es werden Leckströme effektiv unterdrückt.
Da sowohl der obere als auch der untere Zweig ein Spannungs- Steuerungselement beinhaltet, werden die Schaltfähigkeiten verbessert, wodurch der Stromverbrauch gesenkt wird, und es wird eine direkte Steuerung des Bauteils durch eine Zentraleinheit gemäß einem Eingangssignal über eine TTL-Schaltung ermöglicht.
Das Halbleiter-Bauteil beinhaltet eine Halbbrückenschaltung, wobei eines der beiden Elemente der Halbbrückenschaltung ein Thyristor, das andere ein Bipolartransistor ist. Das Halbleiter-Bauteil ist vertikal als ein einziger Halbleiterchip strukturiert, wobei eine primär-leitende Kathodenzone des Thyristors und eine primär-leitende Kollektorzone des Bipolartransistors als gemeinsame Zone 11 verwendet werden. Eine erste Isolationszone 12b ist zwischen der Zwischenschicht 16 des Thyristors und der zuvor beschriebenen gemeinsamen Zone 11 angeordnet. Eine zweite Isolationszone 13 ist zwischen der Zwischenschicht 16 des Thyristors und der Basiszone 14 des Bipolartransistors innerhalb der ersten Isolationszone 12b ausgebildet. Da sowohl der obere als auch der untere Zweig der Halbbrückenschaltung vertikal strukturiert ist, zeichnet sich die Schaltung durch eine hohe Leistungsfähigkeit der Zonen und durch einen hohen Stromverstärkungsfaktor sowie eine hohe Stromkapazität aus. Es sind keine speziellen Schichten zur Isolation des oberen Zweigs vom unteren Zweig erforderlich. Die erste bzw. zweite Isolationszone 12b bzw. 13 unterdrückt einen durch eine parasitäre npn- bzw. pnp-Struktur erzeugten Leckstrom. Des weiteren kann das in einem einzigen Halbleiterchip integrierte und vertikal strukturierte Halbleiter-Bauteil einen p-Kanal IGBT als oberen Zweig und einen n-Kanal MOS als unteren Zweig, oder einen p-Kanal MOS als oberen Zweig und einen n-Kanal IGBT als unteren Zweig umfassen.

Claims (7)

1. Halbleiter-Bauteil mit einer in einem einzigen Halbleit­ erchip integrierten Halbbrückenschaltung, deren eines Element ein vertikaler Thyristor und deren anderes Element ein vertikaler Bipolartransistor ist, dadurch gekennzeichnet, daß
  • a) eine gemeinsame Zone (11) zugleich als eine primär-leitenden Kathodenzone des Thyristors als auch als eine primär-leitenden Kollektorzone des Bipolartransistors verwendet wird,
  • b) eine erste primär-leitende Isolationszone (12b) zwischen einer sekundär-leitenden Zwischenzone (16) des Thyristors und der primär-leitenden gemeinsamen Zone (11) ausgebildet ist, und
  • c) innerhalb der ersten Isolationszone (12b) eine zweite primär-leitende Isolationszone (13) zwischen der sekundär­ leitenden Zwischenzone (16) des Thyristors und einer sekundär­ leitenden Basiszone (14) des Bipolartransistors ausgebildet ist.
2. Halbleiter-Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß
  • a) eine Störstellendichte der ersten Isolationszone (12b) geringer als eine der gemeinsamen Zone (11) ist, und
  • b) eine Störstellendichte der zweiten Isolationszone (13) größer als die der ersten Isolationszone (12b) ist.
3. Halbleiter-Bauteil mit einer in einem einzigen Halbleiter­ chip integrierten Halbbrückenschaltung, deren oberer Zweig einen vertikalen p-Kanal IGBT und deren unterer Zweig einen vertikalen n-Kanal MOS beinhaltet, dadurch gekennzeichnet, daß
  • a) eine gemeinsame n-Zone (21) zugleich als eine n-Emitterzone des p-Kanal IGBT als auch als eine n-Drainzone des n-Kanal MOS verwendet wird,
  • b) eine erste n-Isolationszone (22b) zwischen einer p-Basiszone (30) des p-Kanal IGBT und der gemeinsamen n-Zone (21) ausgebildet ist, und
  • c) innerhalb der ersten Isolationszone (22b) eine zweite n- Isolationszone (23) zwischen der p-Basiszone (30) des p-Kanal IGBT und einem p-Substrat (25) des n-Kanal MOS ausgebildet ist.
4. Halbleiter-Bauteil nach Anspruch 3, dadurch gekennzeichnet, daß
  • a) eine Störstellendichte der ersten Isolationszone (22b) geringer als eine der gemeinsamen Zone (21) ist, und
  • b) eine Störstellendichte der zweiten Isolationszone (23) größer als die der ersten Isolationszone (22b) ist.
5. Halbleiter-Bauteil nach Anspruch 3, dadurch gekennzeichnet, daß eine CMOS-Steuerschaltung in den Halbleiterchip integriert werden kann.
6. Halbleiter-Bauteil mit einer in einem einzigen Halbleiterchip integrierten Halbbrückenschaltung, deren oberer Zweig einen vertikaler p-Kanal MOS und deren unterer Zweig einen vertikalen n-Kanal IGBT beinhaltet, dadurch gekennzeichnet, daß
  • a) eine gemeinsame p-Zone (51) zugleich als eine p-Drainzone des p-Kanal MOS als auch als eine p-Emitterzone des n-Kanal IGBT verwendet wird,
  • b) eine erste p-Isolationszone (52b) zwischen einer n-Basiszone (60) des n-Kanal IGBT und der gemeinsamen p-Zone (51) ausgebildet ist, und
  • c) innerhalb der ersten Isolationszone (52b) eine zweite p- Isolationszone (53) zwischen der n-Basiszone (60) des n-Kanal IGBT und einem n-Substrat (55) des p-Kanal MOS ausgebildet ist.
7. Halbleiter-Bauteil nach Anspruch 6, dadurch gekennzeichnet, daß
  • a) eine Störstellendichte der ersten Isolationszone (52b) geringer als eine der gemeinsamen Zone (51) ist, und
  • b) eine Störstellendichte der zweiten Isolationszone (53) größer als die der ersten Isolationszone (52b) ist.
DE4316509A 1992-05-18 1993-05-17 Halbleiter-Bauteil zur Steuerung elektrischer Leistung Withdrawn DE4316509A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12468692 1992-05-18

Publications (1)

Publication Number Publication Date
DE4316509A1 true DE4316509A1 (de) 1993-11-25

Family

ID=14891575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4316509A Withdrawn DE4316509A1 (de) 1992-05-18 1993-05-17 Halbleiter-Bauteil zur Steuerung elektrischer Leistung

Country Status (3)

Country Link
US (1) US5442219A (de)
KR (1) KR0127282B1 (de)
DE (1) DE4316509A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015558A1 (en) * 1994-11-14 1996-05-23 North Carolina State University Bidirectional ac switching device with mos-gated turn-on and turn-off control
FR2800513A1 (fr) * 1999-11-03 2001-05-04 St Microelectronics Sa Detecteur d'etat de composant de puissance
DE19932959B4 (de) * 1998-12-17 2005-09-22 Mitsubishi Denki K.K. Halbleitervorrichtung und diese verwendende Halbleiterschaltung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5750416A (en) * 1995-04-07 1998-05-12 Siliconix Incorporated Method of forming a lateral field effect transistor having reduced drain-to-source on-resistance
US5757211A (en) * 1996-12-27 1998-05-26 Sgs-Thomson Microelectronics, Inc. IC precision resistor ratio matching with different tub bias voltages
KR100452312B1 (ko) * 1997-05-13 2005-07-05 삼성전자주식회사 지티오(gto)를이용한메모리소자및그의제조방법
US5923979A (en) * 1997-09-03 1999-07-13 Siliconix Incorporated Planar DMOS transistor fabricated by a three mask process
JP7432098B2 (ja) 2020-03-31 2024-02-16 ヒタチ・エナジー・リミテッド サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3533478A1 (de) * 1984-09-21 1986-04-10 Sgs Microelettronica S.P.A., Catania Monolithisch integrierte halbleiter-leistungsvorrichtung
EP0287147A2 (de) * 1987-04-14 1988-10-19 STMicroelectronics S.r.l. Monolitisch integrierte Leistungsschaltung in Semibrückenkonfiguration, insbesondere für die Steuerung elektrischer Motoren
DE4021653A1 (de) * 1989-07-14 1991-01-24 Zahnradfabrik Friedrichshafen Klauenkupplung mit grossem abweiswinkel und kleiner halte- und loesekraft

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823472A (ja) * 1981-08-05 1983-02-12 Toshiba Corp 半導体装置
JPS5889855A (ja) * 1981-11-24 1983-05-28 Hitachi Ltd バイポ−ラｍｏｓ半導体装置
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
US4618872A (en) * 1983-12-05 1986-10-21 General Electric Company Integrated power switching semiconductor devices including IGT and MOSFET structures
IT1213260B (it) * 1984-12-18 1989-12-14 Sgs Thomson Microelectronics Circuito a ponte di transistori mos di potenza a canale n integrato eprocedimento per la sua fabbricazione.
CH669068A5 (de) * 1986-04-29 1989-02-15 Landis & Gyr Ag Integrierbares hallelement.
US5065208A (en) * 1987-01-30 1991-11-12 Texas Instruments Incorporated Integrated bipolar and CMOS transistor with titanium nitride interconnections
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置
US4912054A (en) * 1987-05-28 1990-03-27 Texas Instruments Incorporated Integrated bipolar-CMOS circuit isolation process for providing different backgate and substrate bias
NL8702847A (nl) * 1987-11-27 1989-06-16 Philips Nv Dc-ac brugschakeling.
US4910563A (en) * 1988-08-15 1990-03-20 General Electric Company Complementary circuit and structure with common substrate
JP2513874B2 (ja) * 1989-12-28 1996-07-03 三菱電機株式会社 半導体装置およびその製造方法
KR940009357B1 (ko) * 1991-04-09 1994-10-07 삼성전자주식회사 반도체 장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3533478A1 (de) * 1984-09-21 1986-04-10 Sgs Microelettronica S.P.A., Catania Monolithisch integrierte halbleiter-leistungsvorrichtung
EP0287147A2 (de) * 1987-04-14 1988-10-19 STMicroelectronics S.r.l. Monolitisch integrierte Leistungsschaltung in Semibrückenkonfiguration, insbesondere für die Steuerung elektrischer Motoren
DE4021653A1 (de) * 1989-07-14 1991-01-24 Zahnradfabrik Friedrichshafen Klauenkupplung mit grossem abweiswinkel und kleiner halte- und loesekraft

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Techn. Rd. 33/86, S.58-67 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996015558A1 (en) * 1994-11-14 1996-05-23 North Carolina State University Bidirectional ac switching device with mos-gated turn-on and turn-off control
DE19932959B4 (de) * 1998-12-17 2005-09-22 Mitsubishi Denki K.K. Halbleitervorrichtung und diese verwendende Halbleiterschaltung
FR2800513A1 (fr) * 1999-11-03 2001-05-04 St Microelectronics Sa Detecteur d'etat de composant de puissance
EP1098355A1 (de) * 1999-11-03 2001-05-09 STMicroelectronics S.A. Leistungsdetektor-Bauteil

Also Published As

Publication number Publication date
KR0127282B1 (ko) 1998-04-02
KR940006281A (ko) 1994-03-23
US5442219A (en) 1995-08-15

Similar Documents

Publication Publication Date Title
DE69107949T2 (de) MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung.
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE3000890A1 (de) Festkoerperrelais
EP0261370B1 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
DE10225860A1 (de) Halbleiterbauteil
EP0520355B1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE68904343T2 (de) Bipolarer transistor mit isolierter steuerelektrode.
DE4026121A1 (de) Leitfaehigkeitsmodulations-mosfet
DE4316509A1 (de) Halbleiter-Bauteil zur Steuerung elektrischer Leistung
DE4039012A1 (de) Mos-halbleiterbauelement
DE2030423A1 (de) Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc
DE3787763T2 (de) Zusammengesetzte Halbleiteranordnung.
DE2531249A1 (de) Vielschicht-thyristor
DE3142644A1 (de) Halbleiteranordnung
DE69031610T2 (de) Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung
DE2428881A1 (de) Halbleiterstruktur
DE3331631A1 (de) Halbleiter-bauelement
DE3821644A1 (de) Integrierte schaltung mit "latch-up"-schutzschaltung in komplementaerer mos-schaltungstechnik
DE19518339A1 (de) Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben
DE19721322A1 (de) Schutzschaltung gegen elektrostatische Entladung
DE2922926C2 (de) Mit zwei Anschlüssen versehener, optisch zündbarer, monolithischer Zweiweg-Thyristor
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen
DE69031795T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mehrschichtiger Elektrodenstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee