DE19721322A1 - Schutzschaltung gegen elektrostatische Entladung - Google Patents
Schutzschaltung gegen elektrostatische EntladungInfo
- Publication number
- DE19721322A1 DE19721322A1 DE19721322A DE19721322A DE19721322A1 DE 19721322 A1 DE19721322 A1 DE 19721322A1 DE 19721322 A DE19721322 A DE 19721322A DE 19721322 A DE19721322 A DE 19721322A DE 19721322 A1 DE19721322 A1 DE 19721322A1
- Authority
- DE
- Germany
- Prior art keywords
- contamination
- conductivity type
- type
- region
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title description 8
- 239000012535 impurity Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims abstract description 22
- 238000011109 contamination Methods 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract 3
- 230000005611 electricity Effects 0.000 description 15
- 239000002800 charge carrier Substances 0.000 description 13
- 230000003068 static effect Effects 0.000 description 13
- 230000007704 transition Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung und
insbesondere auf eine Schutzschaltung gegen elektrostatische Entla
dung, die sich dazu eignet, eine in ihrem Innern befindliche Schaltung ge
gen elektrostatische Entladung zu schützen.
Mit kleiner werdender Chipgröße ist es auch erforderlich, Schutzschal
tungen gegen elektrostatische Entladung zu minimieren. Bei sehr hoch in
tegrierten Schaltungen oder sehr schnellen Schaltungen spielt dabei die
Kapazität der statischen Elektrizität in der Umgebung des Übergangs der
elektrischen Entladungsschutzschaltung im Hinblick auf eine RC-Verzö
gerung eine entscheidende Rolle.
Im Falle der Implementierung der elektrostatischen Entladungsschutz
schaltung durch einen konventionellen parasitären, bipolaren Transistor
(im allgemeinen wird ein Feldtransistor verwendet) gibt es eine Grenze hin
sichtlich der Aufrechterhaltung der Schutzfunktion gegenüber statischer
Elektrizität, wenn gleichzeitig die Übergangskapazität der statischen
Elektrizität verringert wird. Im allgemeinen ist ein Thyristor in der Lage,
mehr als zweimal so große Ströme zu entladen wie ein bipolarer Transistor,
so daß sich auf diese Weise eine effizientere elektrostatische Entladungs
schutzschaltung mit schmalem Übergangsbereich realisieren läßt als im
Falle der Verwendung des bipolaren Transistors.
Zur Überwindung dieser Einschränkung wurde bereits ein Verfahren zur
Verwendung eines Thyristors (SCR: Silicon Controlled Rectifier) in der
US-PS 4,896,243 vorgeschlagen. Eine typische elektrostatische Entladungs
schutzschaltung nutzt dabei die interne Spannung einer Wanne aus.
Wie in Fig. 1 zu erkennen ist, wird eine N-Wanne 2 in einen vorbestimm
ten Bereich eines P-Typ Substrats 1 gebildet, wobei in die N-Wanne 2 ein
Verunreinigungsmaterial mit niedriger Dichte injiziert wird. In der
N-Wanne 2 werden anschließend ein hochdichter erster N⁺-Verunreini
gungsbereich 3 und ein erster P⁺-Verunreinigungsbereich 4 gebildet. In
einem vorbestimmten Bereich des Substrats 1 vom P-Typ werden dann au
ßerhalb der N-Wanne 2 ein hochdichter zweiter N⁺-Verunreinigungsbe
reich 3a und ein zweiter P⁺-Verunreinigungsbereich 4a gebildet. Die Er
satzschaltung dieser elektrostatischen Entladungsschutzschaltung ist in
Fig. 2 zu sehen. Hier entspricht die N-Wanne 2 von Fig. 1 einer ersten
N-Schicht 22. Der erste P⁺-Verunreinigungsbereich von Fig. 1 wird durch
eine Verunreinigungsdiffusion erhalten und entspricht der ersten
P-Schicht 24 von Fig. 2. Demzufolge wird ein PN-Übergang durch die erste
N-Schicht 22 und die P-Schicht 24 gebildet. Die erste P-Schicht 24 ist mit
einer Anschlußelektrode (PAD) verbunden. Der zweite N⁺-Verunreini
gungsbereich 3a von Fig. 1 entspricht der zweiten N-Schicht 23 von Fig.
2. Somit wird ein PN-Übergang auch mit dem ersten P-Typ Substrat 1 von
Fig. 1 erhalten. Der zweite N⁺-Verunreinigungsbereich 3a sowie der
P⁺-Verunreinigungsbereich 4a von Fig. 1 sind jeweils mit Erdpotential oder
Vss verbunden.
Wird an die elektrostatische Entladungsschutzeinrichtung nach Fig. 1
statische Elektrizität angelegt, so erfolgt ein Durchbruch in der N-Wanne
2, was dazu führt, daß Ladungsträger in das P-Typ Substrat 1 injiziert wer
den. Die Ladungsträger gelangen in den Übergang zwischen dem P-Typ
substrat 1 und dem zweiten N⁺-Verunreinigungsbereich 3a, um auf diese
Weise den NPN Bipolartransistor zu betreiben. Dabei bildet sich wenig
stens ein PNPN Zweig aus, über den die infolge der statischen Elektrizität
aufgetretenen Ladungsträger entladen werden.
Liegt bei einem siliziumgesteuerten Gleichrichter mit Anwendung der in
ternen Spannung der Wanne die Triggerspannung bei etwa 30 bis 50 Volt,
so können die Gateisolationsschicht oder der Übergang der inneren Schal
tung durchschlagen, ohne daß sich dabei Probleme hinsichtlich des elek
trostatischen Entladungsschutzelements ergeben. Um die Triggerspan
nung beim siliziumgesteuerten Gleichrichter verringern zu können, wurde
daher ein Verfahren vorgeschlagen, bei dem die interne Spannung des
Übergangs ausgenutzt wird und nicht die interne Spannung der Wanne.
Die Fig. 3 zeigt eine elektrostatischen Entladungsschutzeinrichtung, bei
der die interne Spannung des Übergangs herangezogen wird. Diese interne
Spannung liegt bei etwa 10 bis 15 Volt. Liegt allerdings die Dicke der Gatei
solationsschicht unterhalb von 10 nm (100 Å), so beträgt die Durchbruch
spannung der Gateisolationsschicht etwa 12 Volt. Das bedeutet, daß der
interne Spannung des Übergangs und die Durchbruchspannung der Ga
teisolationsschicht praktisch gleich sind, was die Eigenschaften der Ga
teisolationsschicht verschlechtert, und zwar infolge der statischen Elek
trizität. Das Problem verstärkt sich noch bei hochintegrierten Schaltun
gen oberhalb von 256 DRAMs, da hier die Gateisolationsschicht noch dün
ner ist.
Zur Lösung des statischen Elektrizitätproblems wurde bereits vorgeschla
gen, einen Thyristor als elektrostatische Entladungsschutzeinrichtung zu
implementieren sowie eine zusätzliche Triggerschaltung, um heiße La
dungsträger zu erzeugen, wenn statische Elektrizität angelegt wird, um
auf diese Weise die Triggerspannung des Thyristors zu verringern. Der Be
trieb der elektrostatischen Entladungsschutzeinrichtung mit dem Thyris
tor und der Generatorschaltung zur Erzeugung heißer Ladungsträger wird
unter Bezugnahme auf die Fig. 4 näher beschrieben.
Eine frühere Form einer elektrostatischen Entladungsschutzeinrichtung
zur Unterstützung der positiven Polarität (+) von Vcc bezüglich Vss ist ein
SCR, gebildet durch die Bipolartransistoren Q1 und Q2, die NPN und
PNP-Transistoren sind. Widerstände von N-Wannen und P-Wannen sind in Fig.
4 jeweils mit RNW und RPW angegeben. Der SCR (Silicon Controlled
Rectifier) wird in einem Niedrigimpedanzzustand durch den Anodenstrom
getriggert, der heiße Ladungsträger umfaßt, die vom NMOS-Transistor M1
injiziert werden, welcher mit der Basis des Transistors Q1 verbunden ist.
Die Transistoren M2 bis M5 steuern das Triggerverhalten des SCR in Über
einstimmung mit der Änderung der Triggerschwankungen von M1 und er
möglichen die Erzeugung heißer Ladungsträger nur bei der Erzeugung von
ESD. Der Transistor M2 ist mit dem Gate von M1 kombiniert und stellt die
Spannung Vcc zur Verfügung, so daß er als Kondensator geschaltet ist.
Das Gate des Transistors M1 wird als Vss entladen, und zwar durch Ein
schalten des Transistors M3, wenn der Transistor M5 eingeschaltet ist. Die
geometrische Struktur der Transistoren M2 und M3 garantiert, daß die
Gatespannung Vgate größer ist als die Spannung des NMOS FETs während
der Erzeugung von ESD. Im Falle eines normalen Betriebs der elektrostati
schen Entladungsschutzschaltung, die die Generatorschaltung zur Er
zeugung heißer Ladungsträger aufweist, verhindert der Transistor M3 das
Triggern des SCRs und bildet die Gatespannung von M1 in Übereinstim
mung mit Vss. Der Transistor M4 dient als ESD-Klemme zur Begrenzung
der Spannung über der Gateoxidschicht von M2.
Bei dieser konventionellen elektrostatischen Entladungsschutz
schaltung, bei der heiße Ladungsträger verwendet werden, ergeben sich
jedoch einige Probleme.
Wird die interne Spannung des Übergangs ausgenutzt, und soll die Ein
richtung bei hoher Geschwindigkeit arbeiten, so wird die Gateisolations
schicht dünner mit der Folge, daß sich die interne Spannung der Isola
tionsschicht verringert. Die interne Spannung des Übergangs wird jedoch
nicht verringert. Das bedeutet, daß sich bei Einsatz der internen Span
nung die beim Übergang auftretende statische Elektrizität nicht verhin
dern läßt.
Werden andererseits heiße Ladungsträger verwendet, und wird statische
Elektrizität infolge der Verschlechterung der Schaltung selbst infolge der
Erzeugung heißer Ladungsträger akkumuliert, so arbeitet die Trigger
schaltung nicht exakt genug.
Nicht zuletzt muß zur Erzeugung der heißen Ladungsträger eine zusätzli
che Schaltung verwendet werden, was zu einer komplizierteren Gesamt
struktur führt.
Der Erfindung liegt die Aufgabe zugrunde, die oben auftretenden Probleme
bei elektrostatischen Entladungsschutzeinrichtungen zu überwinden
und eine weitere elektrostatische Entladungsschutzeinrichtung vorzu
schlagen, bei der keine Gefahr einer Beschädigung der Gateisolations
schicht mehr besteht, bei der keine zusätzliche Schaltung zur Verringe
rung der Triggerspannung des Thyristors mehr erforderlich ist, und die
sich dennoch zum einwandfreien Schutz der inneren Schaltung gegenüber
statischer Elektrizität geeignet.
Die Lösung der gestellten Aufgabe ist im Anspruch 1 angegeben. Vorteil
hafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu ent
nehmen.
Eine elektrostatische Entladungsschutzschaltung nach der Erfindung
enthält folgendes: erste und zweite Verunreinigungsbereiche eines zwei
ten Leitungstyps an beiden Seiten eines ersten Verunreinigungsbereichs
eines erstes Leitungstyps auf einem Halbleitersubstrat des ersten Lei
tungstyps; eine Wanne vom zweiten Leitungstyp unterhalb der Verunrei
nigungsbereiche; einen dritten Verunreinigungsbereich vom zweiten Lei
tungstyp in einem vorbestimmten Bereich des Halbleitersubstrats außer
halb der Wanne vom zweiten Leitungstyp und im Abstand vom ersten Ver
unreinigungsbereich des zweiten Leitungstyps; eine Gateleitung auf dem
Halbleitersubstrat vom ersten Leistungstyp zwischen dem ersten und dem
dritten Verunreinigungsbereich vom zweiten Leistungstyp; Metallschich
ten wenigstens auf den zweiten und dritten Verunreinigungsbereichen
vom zweiten Leitungstyp sowie auf dem ersten Verunreinigungsbereich
vom ersten Leitungstyp; vierte und fünfte Verunreinigungsbereiche vom
zweiten Leistungstyp mit einer dazwischenliegenden Isolationsschicht
senkrecht zu den zuerst genannten Verunreinigungsbereichen und an ei
ner Seite dieser Verunreinigungsbereiche; und sechste und siebente Ver
unreinigungsbereiche vom zweiten Leitungstyp mit einer dazwischenlie
genden Isolationsschicht senkrecht zur Längsrichtung der zuerst genann
ten Verunreinigungsbereiche an der anderen Seite dieser Verunreini
gungsbereiche.
Bei der erfindungsgemäßen Einrichtung befinden sich mit anderen Wor
ten auf einem Halbleitersubstrat eines ersten Leitungstyps folgende Berei
che: ein länglicher erster Verunreinigungsbereich des ersten Leitungs
typs; an beiden Seiten dieses ersten Verunreinigungsbereichs vom ersten
Leitungstyp parallel dazu verlaufend ein erster und ein zweiter Verunrei
nigungsbereich vom zweiten Leitungstyp; im Abstand zum ersten Verun
reinigungsbereich vom zweiten Leitungstyp und ihm parallel gegenüber
liegend ein dritter Verunreinigungsbereich vom zweiten Leitungstyp; und
oberhalb des Halbleitersubstrats zwischen dem ersten und dritten Verun
reinigungsbereich vom zweiten Leitungstyp eine Gate-Elektrode, die pa
rallel zu den genannten Verunreinigungsbereichen verläuft. Die bis hier
hin genannten Elemente bilden einen Bipolartransistor, abgesehen von
den noch zu erwähnenden Metallschichten oberhalb der Verunreinigungs
bereiche. An beiden Stirnseiten der bisher genannten Verunreinigungsbe
reiche des Bipolartransistors kommt jeweils ein Feldtransistor zu liegen,
wobei sich die Feldtransistoren mit ihrer Längsrichtung senkrecht zur
Längsrichtung der bisher genannten Verunreinigungsbereiche er
strecken. Jeder der genannten Feldtransistoren besteht aus zwei im Ab
stand zueinander liegenden, parallelen Verunreinigungsbereichen vom
zweiten Leitungstyp mit einer dazwischenliegenden Feldisolations
schicht. Die Verunreinigungsbereiche und die Feldisolationsschicht er
strecken sich somit senkrecht zur Längsrichtung der Verunreinigungsbe
reiche des Bipolartransistors. Dabei sind die benachbart zum Bipolartran
sistor liegenden Verunreinigungsbereiche der jeweiligen Feldtransistoren
über die genannte Gate-Elektrode miteinander verbunden. Die jeweils an
deren Verunreinigungsbereiche der Feldtransistoren, die nicht über die
Gate-Elektrode miteinander verbunden sind, sind über eine Vss-Leitung
(Metallschicht) miteinander verbunden, wobei diese Metallschicht auch
mit dem dritten Verunreinigungsbereich vom zweiten Leitungstyp des Bi
polartransistors verbunden ist. Ein metallisches Anschlußkissen dient
zur Zuführung von Elektrizität. Dieses ist mit einer Metallschicht verbun
den, die wenigstens oberhalb des ersten Verunreinigungsbereichs vom er
sten Leitungstyp des Bipolartransistors und oberhalb des zweiten Verun
reinigungsbereichs vom zweiten Leitungstyp des Bipolartransistors zu lie
gen kommt und mit diesen Verunreinigungsbereichen verbunden ist. Sie
kann auch noch oberhalb des ersten Verunreinigungsbereichs vom zwei
ten Leitungstyp des Bipolartransistors liegen. Ferner ist das Anschlußkis
sen mit Metallschichten verbunden, die oberhalb der Isolationsschichten
zu liegen kommen, welche jeweils zwischen zwei der Verunreinigungsbe
reiche der Feldtransistoren angeordnet sind.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung im
einzelnen beschrieben. Es zeigen:
Fig. 1 einen Querschnitt durch eine konventionelle Schutzeinrichtung
gegen elektrostatische Entladung;
Fig. 2 ein Ersatzschaltbild der Einrichtung nach Fig. 1;
Fig. 3 einen Querschnitt durch eine konventionelle Schutzeinrichtung
gegen elektrostatische Entladung, bei der die interne Spannung an einem
Übergang ausgenutzt wird;
Fig. 4 ein Schaltungsdiagramm einer konventionellen Schutzeinrich
tung gegen elektrostatische Entladung, bei der heiße Ladungsträger ver
wendet werden;
Fig. 5 ein Layout einer Schutzeinrichtung gegen elektrostatische Entla
dung in Übereinstimmung mit der Erfindung;
Fig. 6 einen Schnitt entlang der Linie I-I' von Fig. 5; und
Fig. 7 einen Querschnitt entlang der Linie II-II' von Fig. 5.
Im nachfolgenden sollen bevorzugte Ausführungsbeispiele der Erfindung
näher beschrieben werden.
Entsprechend der Fig. 5 umfaßt die erfindungsgemäße Einrichtung fol
gendes: erste und zweite Verunreinigungsbereiche 33 und 34 vom zweiten
Leitungstyp an beiden Seiten eines Verunreinigungsbereichs 32 vom er
sten Leitungstyp auf einem Halbleitersubstrat (31) des ersten Leitungs
typs; eine Wanne (35) vom zweiten Leitungstyp unter den Verunreini
gungsbereichen, derart, daß eine Seite der Wanne 35 den Verunreini
gungsbereich 34 umgibt, während sich die andere Seite der Wanne 35 nur
bis zu einem vorbestimmten Teil über das Halbleitersubstrats 31 vom er
sten Leitungstyp erstreckt bzw. bis zu einem vorbestimmten Teil unter
halb des Verunreinigungsbereichs 33 zu liegen kommt; einen dritten Ver
unreinigungsbereich 36 vom zweiten Leistungstyp in einem vorbestimm
ten Bereich des Substrats 31 außerhalb der Wanne 35 vom zweiten Lei
tungstyp, wobei der dritte Verunreinigungsbereich 36 im Abstand vom er
sten Verunreinigungsbereich 33 liegt; vierte und fünfte Verunreinigungs
bereiche 38 und 38a vom zweiten Leistungstyp, die zwischen sich eine er
ste Einrichtungs-Isolationsschicht 37 einschließen und welche senkrecht
zu den zuerst genannten Verunreinigungsbereichen verlaufen; sechste
und siebente Verunreinigungsbereiche 39 und 39a des zweiten Leitungs
typs, die den vierten und fünften Verunreinigungsbereichen 38 und 38a
vom zweiten Leitungstyp gegenüberliegen und zwischen sich eine zweite
Einrichtungs- Isolationsschicht 37a einschließen; eine erste Metall
schicht 40 auf den dritten, fünften und siebenten Verunreinigungsberei
chen 36a, 38a und 39a vom zweiten Leitungstyp, die mit diesen jeweils
über ein Kontaktloch verbunden ist; eine zweite Metallschicht 41 auf den
vierten und sechsten Verunreinigungsbereichen 38 und 39 vom zweiten
Leitungstyp, die mit diesen über jeweils ein Kontaktloch verbunden ist; ei
ne Gateleitung 42, verbunden mit der zweiten Metallschicht 41 auf dem
vierten Verunreinigungsbereich 38 und auf dem sechsten Verunreini
gungsbereich 39 über jeweils ein Kontaktloch, sowie auf dem Substrat 31
zwischen den ersten und dritten Verunreinigungsbereichen 33 und 36 des
zweiten Leitungstyps; eine dritte Metallschicht 43 auf den ersten und
zweiten Einrichtungs-Isolationsschichten 37 und 37a; eine vierte Metall
schicht 44 auf den ersten und zweiten Verunreinigungsbereichen 33 und
34 des zweiten Leitungstyps sowie auf dem ersten Verunreinigungsbereich
32 des ersten Leitungstyps, die über Kontaktlöcher mit dem zweiten Ver
unreinigungsbereich 34 des zweiten Leitungstyps sowie mit dem ersten
Verunreinigungsbereich 32 des ersten Leitungstyps verbunden ist; und ei
ne Anschlußelektrode (45), die elektrisch mit den dritten und vierten Me
tallschichten 33 und 44 verbunden ist.
Im vorliegenden Fall ist der erste Verunreinigungsbereich 33 vom zweitem
Leitungstyp nicht mit der vierten Metallschicht 44 verbunden. Ein bipola
rer Transistor wird implementiert durch den ersten Verunreinigungsbe
reich 32 des ersten Leitungstyps sowie durch die ersten und zweiten Ver
unreinigungsbereiche 33 und 34 des zweiten Leitungstyps. Die erste Me
tallschicht 40 auf dem dritten, fünften und siebenten Verunreinigungsbe
reich 36, 38a und 39a vom zweiten Leitungstyp wird als Vss-Leitung ver
wendet, um die Versorgungsspannung zuzuführen. Demzufolge wird der
Feldtransistor implementiert durch den vierten Verunreinigungsbereich
38 vom zweiten Leitungstyp, die Gateleitung 42, die mit dem vierten Ver
unreinigungsbereich 38 des zweiten Leitungstyps verbunden ist, und
durch den fünften Verunreinigungsbereich 38a des zweiten Leitungstyps.
Im vorliegenden Fall ist der erste Leitungstyp ein P-Leitungstyp, während
der zweite Leitungstyp ein N-Leitungstyp ist.
Entsprechend der Fig. 6 enthält die erfindungsgemäße elektrostatische
Entladungsschutzeinrichtung die Wanne 35 des zweiten Leitungstyps in
einem vorbestimmten Teil des Halbleitersubstrats 31 vom ersten Lei
tungstyp, wobei der aktive Bereich des Halbleitersubstrats 31 durch eine
Feldoxidschicht 61 definiert ist; den ersten Verunreinigungsbereich 33
vom zweiten Leitungstyp angrenzend an den ersten Verunreinigungsbe
reich 32 vom ersten Leitungstyp, der in der Wanne 35 vom zweiten Lei
tungstyp liegt, wobei der erste Verunreinigungsbereich 33 vom zweiten
Leitungstyp so angeordnet ist, daß seine eine Seite in einem vorbestimm
ten Teil des Halbleitersubstrats 31 vom ersten Leitungstyp zu liegen
kommt, während seine andere Seite mit der Wanne 35 vom zweiten Lei
tungstyp verbunden ist; den zweiten Verunreinigungsbereich 34 vom
zweiten Leitungstyp auf der anderen Seite des ersten Verunreinigungsbe
reichs 32 vom ersten Leitungstyp; den dritten Verunreinigungsbereich 36
vom zweiten Leitungstyp im Abstand zum ersten Verunreinigungsbereich
33 vom zweiten Leitungstyp sowie in einem vorbestimmten Teil des Halb
leitersubstrats 31 vom ersten Leitungstyp; die Gateleitung 42 auf dem
Halbleitersubstrat 31 vom ersten Leitungstyp zwischen den ersten und
dritten Verunreinigungsbereichen 33 und 36 vom zweiten Leitungstyp,
mit der Isolationsschicht auf ihrem Zentrum; die Vss-Leitung 40, die elek
trisch mit dem dritten Verunreinigungsbereich 36 vom zweiten Leitungs
typ verbunden ist; und die Metallschicht 44 auf dem ersten Verunreini
gungsbereich 32 vom ersten Leitungstyp sowie auf dem zweiten Verunrei
nigungsbereich 34 vom zweiten Leitungstyp, wobei die Metallschicht 44
mit diesen Verunreinigungsbereichen über jeweilige Kontaktlöcher ver
bunden ist. Im vorliegenden Fall wird der bipolare Transistor durch die
Gateleitung 42 sowie durch die Verunreinigungsbereiche 32, 33, 34 und
36 implementiert. Der dritte Verunreinigungsbereich 36 vom zweiten Lei
tungstyp ist mit der Vss-Leitung 40 verbunden.
Entsprechend der Fig. 7 ist folgendes vorhanden: das Halbleitersubstrat
31 vom ersten Leitungstyp; vierte und fünfte Verunreinigungsbereiche 38
und 38a vom zweiten Leitungstyp in vorbestimmten Bereichen des Sub
strats 31, zwischen denen die Einrichtungs-Isolationsschicht 37 liegt; die
dritte Metallschicht 43 auf der Einrichtungs-Isolationsschicht 37 bzw.
37a, wobei die dritte Metallschicht 43 elektrisch mit der Anschlußelektro
de 45 verbunden ist; die Vss-Leitung 40, die mit dem fünften und sieben
ten Verunreinigungsbereich 38a, 39a vom zweiten Leitungstyp über die
Kontaktlöcher verbunden ist; und die zweite Metallschicht 41, die elek
trisch den vierten und sechsten Verunreinigungsbereich 38 bzw. 39 je
weils mit der Gateleitung 42 verbindet.
Nachfolgend wird die Betriebsweise der so aufgebauten elektrostatischen
Entladungsschutzeinrichtung nach der Erfindung im einzelnen erläutert.
Wird statische Elektrizität an die Anschlußelektrode 45 angelegt, so wird
die Durchbruchspannung der Gate-Elektrode 42 des bipolaren Transis
tors, der mit dem Feldtransistor verbunden ist, induziert, und zwar in
Übereinstimmung mit dem Kopplungsverhältnis zwischen der Kapazität
des Feldtransistors und der Gatekapazität des bipolaren Transistors. Der
bipolare Transistor wird bei einer Spannung betrieben, die niedriger ist als
diejenige Spannung, die verwendet wird, um die Gate-Elektrode 42 des bi
polaren Transistors mit Erde zu verbinden. Es ergibt sich mithin derselbe
Effekt hinsichtlich der Verringerung der BVDSS durch Induzierung einer
vorbestimmten Spannung zur Gate-Elektrode. Der bipolare Transistor ar
beitet daher bei der niedrigen Spannung.
Wie oben beschrieben, ist die Gate-Elektrode 42 des bipolaren Transistors
nicht mit dem Stromversorgungsanschluß verbunden, sondern mit dem
Feldtransistor. Wird daher statische Elektrizität angelegt, liegt eine vorbe
stimmte Spannung am Gate. Die Betriebsspannung des parasitären bipo
laren Transistors kann somit durch Erfassung der Rücksprungspannung
(snap back voltage) zwischen verschiedenen Größen zur Beurteilung der
Eigenschaften des Transistors gemessen werden. Im allgemeinen ist die
Snap-back Spannung (Rücksprungspannung) kleiner als die BVDSS
Spannung, so daß sich Elektrizität wirksam beseitigen läßt. Die vorliegen
de Erfindung synchronisiert den Thyristor, um auf diese Weise die Be
triebsspannung unterhalb von 10 Volt abzusenken. Die Erfindung kann
daher bei Prozessen bzw. Einrichtungen zum Einsatz kommen, bei denen
die Dicke der Oxidschicht unterhalb von 10 nm (100 Å) liegt.
Die erfindungsgemäße Schutzschaltung gegen elektrostatische Entla
dung hat die nachstehenden Vorteile:
Erfindungsgemäß wird keine Schaltung zur Verringerung der Synchroni
sationsspannung des Thyristors benötigt, so daß sich das Design des Lay
outs vereinfacht und sich eine bessere Schaltungscharakteristik ergibt.
Wird darüber hinaus die aktive Schaltung zur Verringerung der Synchro
nisationsspannung des Transistors herangezogen, kann die zusätzliche
elektrostatische Entladungsschutzschaltung zur Verringerung der
BVDSS Spannung entfallen. Nicht zuletzt läßt sich die erfindungsgemäße
elektrostatische Entladungsschutzschaltung in einem Prozeß verwen
den, bei dem die Dicke der Gateoxidschicht auf einen Wert unterhalb von
10 nm (100 Å) eingestellt wird, ohne daß der Prozeß geändert werden muß.
Claims (9)
1. Elektrostatische Entladungsschutzeinrichtung, mit:
- - ersten und zweiten Verunreinigungsbereichen eines Bipolartransis tors, die in einem vorbestimmten Abstand zueinander in einem Halbleiter substrat eines ersten Leitungstyps liegen;
- - ersten und zweiten Verunreinigungsbereichen eines Feldtransistors, mit zwischen ihnen liegender Isolationsschicht an beiden Seiten senk recht zu den ersten und zweiten Verunreinigungsbereichen des Bipolar transistors;
- - einer Gateleitung (42), die mit jeweils einem der Verunreinigungsbe reiche der Feldtransistoren verbunden ist und zwischen den ersten und zweiten Verunreinigungsbereichen des Bipolartransistors auf dem Halb leitersubstrat (31) verläuft;
- - einer Vss-Leitung (40), die über Kontaktlöcher mit den anderen Ver unreinigungsbereichen der Feldeffekttransistoren verbunden ist, die nicht mit der Gateleitung (42) verbunden sind, und die ferner mit dem er sten Verunreinigungsbereich (36) des Bipolartransistors verbunden ist; und
- - einer Metallschicht (44), die über Kontaktlöcher mit dem zweiten Verunreinigungsbereich des Bipolartransistors verbunden ist und gleich - zeitig mit einer Anschlußelektrode (45).
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der
zweite Verunreinigungsbereiche des Bipolartransistors erste und zweite
Verunreinigungsbereiche (33, 34) vom zweiten Leitungstyp aufweist, wo
bei zwischen diesen Verunreinigungsbereichen (33, 34) ein erster Verun
reinigungsbereich (32) vom ersten Leitungstyp liegt.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
eine Metallschicht (43) oberhalb der Isolationsschicht (37) des Feldtran
sistors liegt, und daß die Metallschicht (43) mit der Anschlußelektrode
(45) verbunden ist.
4. Einrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,
daß die Gateleitung (42) über eine Metallschicht (41) mit dem jeweils einen
Verunreinigungsbereich der Feldtransistoren verbunden ist.
5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekenn
zeichnet, daß eine Wanne (35) vom zweiten Leitungstyp unter dem zweiten
Verunreinigungsbereich des Bipolartransistors vorhanden ist.
6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekenn
zeichnet, daß der erste Leitungstyp ein P-Leitungstyp ist.
7. Einrichtung nach einem der Ansprüche 1 bis 6, dadurch gekenn
zeichnet, daß die Verunreinigungsbereiche der Feldtransistoren vom
N-Leitungstyp sind.
8. Einrichtung nach einem der Ansprüche 1 bis 7, dadurch gekenn
zeichnet, daß ein Feldtransistor folgendes aufweist:
- - ein Halbleitersubstrat (31) eines ersten Leitungstyps, auf dem ein ak tiver Bereich durch eine Einrichtungs-Isolationsschicht (61) definiert ist;
- - erste und zweite Verunreinigungsbereiche (38a, 38 bzw. 39a, 39) vom zweiten Leitungstyp im aktiven Bereich;
- - eine Vss-Leitung (40), die mit dem ersten Verunreinigungsbereich (38a, 39a) vom zweiten Leitungstyp verbunden ist;
- - eine Gateleitung (42), die mit dem zweiten Verunreinigungsbereich (38, 39) des zweiten Leitungstyps verbunden ist;
- - eine Metallschicht (43) oberhalb der Einrichtungs-Isolationsschicht (37) zwischen den ersten und zweiten Verunreinigungsbereichen vom zweiten Leitungstyp; und
- - eine Anschlußelektrode (45), die elektrisch mit der Metallschicht (43) verbunden ist.
9. Einrichtung nach einem der Ansprüche 1 bis 8, dadurch gekenn
zeichnet, daß der Bipolartransistor folgendes aufweist:
- - eine Wanne (35) vom zweiten Leitungstyp in einem vorbestimmten Bereich des Halbleitersubstrats (31) vom ersten Leitungstyp, auf dem ein aktiver Bereich durch eine Feldoxidschicht (61) definiert ist;
- - einen ersten Verunreinigungsbereich (33) vom zweiten Leitungstyp angrenzend an den ersten Verunreinigungsbereich (32) vom ersten Lei tungstyp, der in der Wanne (35) vom zweiten Leitungstyp liegt, wobei der erste Verunreinigungsbereich (33) vom zweiten Leitungstyp so angeordnet ist, daß eine seiner Seiten mit einem vorbestimmten Teil des Halbleiter substrats (31) vom ersten Leitungstyp verbunden ist, während seine ande re Seite mit der Wanne (35) vom zweiten Leitungstyp verbunden ist;
- - einen zweiten Verunreinigungsbereich (34) vom zweiten Leitungstyp an der anderen Seite des ersten Verunreinigungsbereichs (32) vom ersten Leitungstyp;
- - einen dritten Verunreinigungsbereich (36) vom zweiten Leitungstyp im Abstand vom ersten Verunreinigungsbereich (33) vom zweiten Lei tungstyp sowie in einem vorbestimmten Teil des Halbleitersubstrats (31) vom ersten Leitungstyp;
- - eine Gateleitung (42) auf dem Halbleitersubstrat (31) vom ersten Lei tungstyp zwischen dem ersten und dem dritten Verunreinigungsbereich (33, 36), die jeweils vom zweiten Leitungstyp sind, wobei die Gateleitung (42) in ihrem Zentrum mit einer Isolationsschicht versehen ist bzw. auf ei ner solchen liegt;
- - eine Vss-Leitung (40), die elektrisch mit dem dritten Verunreini gungsbereich (36) vom zweiten Leitungstyp verbunden ist; und
- - eine Metallschicht (44) oberhalb des ersten Verunreinigungsbe reichs (32) vom ersten Leitungstyp und des zweiten Verunreinigungsbe reichs (34) vom zweiten Leitungstyp, die mit diesen Verunreinigungsberei chen (32, 34) über entsprechende Kontaktöffnungen verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960055274A KR100223923B1 (ko) | 1996-11-19 | 1996-11-19 | 정전기 방지장치 |
KR55274/96 | 1996-11-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19721322A1 true DE19721322A1 (de) | 1998-05-20 |
DE19721322B4 DE19721322B4 (de) | 2007-08-16 |
Family
ID=19482465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19721322A Expired - Fee Related DE19721322B4 (de) | 1996-11-19 | 1997-05-21 | Elektrostatische Entladungsschutzeinrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US5923068A (de) |
JP (1) | JP3191209B2 (de) |
KR (1) | KR100223923B1 (de) |
CN (1) | CN1084053C (de) |
DE (1) | DE19721322B4 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19743240C1 (de) * | 1997-09-30 | 1999-04-01 | Siemens Ag | Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung |
US6329692B1 (en) * | 1998-11-30 | 2001-12-11 | Motorola Inc. | Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges |
US6455902B1 (en) | 2000-12-06 | 2002-09-24 | International Business Machines Corporation | BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications |
KR100824775B1 (ko) | 2007-06-18 | 2008-04-24 | 삼성전자주식회사 | 정전 오버스트레스 보호용 트랜지스터 및 이를 포함하는정전 방전 보호회로 |
KR100855558B1 (ko) * | 2007-07-02 | 2008-09-01 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
CN102034808B (zh) * | 2009-09-27 | 2012-05-23 | 上海宏力半导体制造有限公司 | 一种esd保护装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0774784A2 (de) * | 1995-11-15 | 1997-05-21 | Nec Corporation | Integrierte Halbleiterschaltungsanordnung mit einem Schutzmittel |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
US4896243A (en) * | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
EP0517391A1 (de) * | 1991-06-05 | 1992-12-09 | STMicroelectronics, Inc. | ESD-Schutzschaltung |
US5336908A (en) * | 1992-08-26 | 1994-08-09 | Micron Semiconductor, Inc. | Input EDS protection circuit |
US5218222A (en) * | 1992-09-16 | 1993-06-08 | Micron Semiconductor, Inc. | Output ESD protection circuit |
US5440151A (en) * | 1993-04-09 | 1995-08-08 | Matra Mhs | Electrostatic discharge protection device for MOS integrated circuits |
JP2822915B2 (ja) * | 1995-04-03 | 1998-11-11 | 日本電気株式会社 | 半導体装置 |
US5576557A (en) * | 1995-04-14 | 1996-11-19 | United Microelectronics Corp. | Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits |
-
1996
- 1996-11-19 KR KR1019960055274A patent/KR100223923B1/ko not_active IP Right Cessation
-
1997
- 1997-03-11 CN CN97103018A patent/CN1084053C/zh not_active Expired - Fee Related
- 1997-05-21 DE DE19721322A patent/DE19721322B4/de not_active Expired - Fee Related
- 1997-09-17 US US08/931,882 patent/US5923068A/en not_active Expired - Lifetime
- 1997-11-19 JP JP31802297A patent/JP3191209B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0774784A2 (de) * | 1995-11-15 | 1997-05-21 | Nec Corporation | Integrierte Halbleiterschaltungsanordnung mit einem Schutzmittel |
Also Published As
Publication number | Publication date |
---|---|
CN1084053C (zh) | 2002-05-01 |
KR19980036687A (ko) | 1998-08-05 |
JP3191209B2 (ja) | 2001-07-23 |
JPH10200057A (ja) | 1998-07-31 |
CN1182961A (zh) | 1998-05-27 |
DE19721322B4 (de) | 2007-08-16 |
US5923068A (en) | 1999-07-13 |
KR100223923B1 (ko) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016015952B3 (de) | Hochgeschwindigkeits-Schnittstellenschutzvorrichtung | |
DE69226337T2 (de) | Schutzstruktur gegen elektrostatische Entladungen | |
DE69938523T2 (de) | ESD-Schutzthyristor mit Triggerdiode | |
DE69311627T2 (de) | Schutzvorrichtung einer integrierten Schaltung gegen elektrostatische Entladungen | |
DE19518549C2 (de) | MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen | |
DE60130028T2 (de) | Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern | |
EP1019964B1 (de) | Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung | |
DE69522920T2 (de) | Integrierte Leistungsschaltung | |
DE102011054700B4 (de) | Halbleiter-ESD-Bauelement und Verfahren | |
DE69515560T2 (de) | Vorrichtung und Verfahren zum Schutz einer integrierten Schaltung | |
DE3586268T2 (de) | Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen. | |
DE19651247C2 (de) | Eingabe/Ausgabeschutzschaltung | |
EP1703560A2 (de) | ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
EP0538507B1 (de) | Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen | |
DE69527146T2 (de) | Integriertes MOS-Bauelement mit einer Gateschutzdiode | |
DE3243276A1 (de) | Halbleitereinrichtung mit einer gate-elektroden-schutzschaltung | |
DE9209990U1 (de) | Integrierte Schaltung mit MOS-Kondensator für verbesserten elektrostatischen Entladungsschutz | |
DE3879850T2 (de) | Eingangsschutzvorrichtung fuer eine halbleitervorrichtung. | |
DE10245770A1 (de) | Ausgangsschaltkreis, Herstellungsverfahren und Halbleiterbauelement | |
DE10239230A1 (de) | Hochfrequenz-Halbleitervorrichtung | |
DE2707843B2 (de) | Schutzschaltungsanordnung für einen Feldeffekttransistor | |
DE3878975T2 (de) | Integrierte Schaltung, geschützt gegen Überspannungen. | |
DE3131322A1 (de) | Integrierte halbleiterschaltungsvorrichtung | |
DE68916192T2 (de) | Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131203 |