DE3900254A1 - Halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Halbleiteranordnung und verfahren zu ihrer herstellung

Info

Publication number
DE3900254A1
DE3900254A1 DE3900254A DE3900254A DE3900254A1 DE 3900254 A1 DE3900254 A1 DE 3900254A1 DE 3900254 A DE3900254 A DE 3900254A DE 3900254 A DE3900254 A DE 3900254A DE 3900254 A1 DE3900254 A1 DE 3900254A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
arrangement
electrode
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3900254A
Other languages
English (en)
Inventor
Susumu Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3900254A1 publication Critical patent/DE3900254A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung, insbesondere eine Halbleiteranordnung mit einer sehr zuverlässigen Elektrodenanordnung, sowie ein Verfahren zu ihrer Herstellung.
Fig. 1 zeigt im Schnitt eine herkömmliche Halbleiteranordnung mit einer photoelektrischen Umwandlungsfunktion, wie z. B. eine Solarzelle aus Galliumarsenid (GaAs). Wie in Fig. 1 dargestellt, sind eine n-Typ GaAs Schicht 2 und eine p-Typ GaAs Schicht 3 auf die Oberfläche eines n-Typ GaAs Substrats 1 auflaminiert. Ein p-n-Übergang 4 wird zwischen der n-Typ GaAs Schicht 2 und der p-Typ GaAs Schicht 3 gebildet.
Elektroden 5 sind in beiden Endbereichen und einem mittleren Bereich der p-Typ GaAs Schicht 3 vorgesehen, die mit der p-Typ GaAs Schicht 3 in ohm′schem Kontakt stehen. Eine Anzahl von Elektroden 5 werden in der Praxis verwendet, und sie können eine kammförmige Elektrode bilden. Eine p-Typ AlGaAs Schicht 6 ist auf einem Bereich der p-Typ GaAs Schicht 3 ausgebildet, der keine solchen Elektroden 5 aufweist, und eine Antireflexionsschicht 7 ist auf der p-Typ AlGaAs Schicht 6 angeordnet. Die Antireflexionsschicht 7 besteht aus einer Siliziumnitrid-Schicht mit einer Dicke von 60 bis 80 nm.
Sonnenlicht, das auf die Antireflexionsschicht 7 auftrifft, wird durch die Antireflexionsschicht 7 und die p-Typ AlGaAs Schicht 6 hindurchgelassen und im wesentlichen in der p-Typ GaAs Schicht 3 absorbiert, um Elektronen-Löcher-Paare zu erzeugen. Elektronen, die Minoritätsträger in der p-Typ GaAs Schicht 3 sind, diffundieren durch die Schicht und gehen durch den p-n Übergang 4 hindurch, um dadurch eine photoelektro­ motorische Spannung sowie einen photoelektromotorischen Strom zu erzeugen, die sich von den Elektroden 5 und 8 abgreifen bzw. abziehen lassen, so daß die Strahlungsenergie oder elektromagnetische Energie des Lichtes in elektrische Energie umgewandelt wird.
Ihre Umwandlungsrate wird im allgemeinen als photoelektrischer Wirkungsgrad bezeichnet. Um diesen photoelektrischen Wirkungs­ grad zu verbessern, muß die p-Typ GaAs Schicht 3 in ihrer Dicke minimal gemacht werden, damit der p-n Übergang so dicht wie möglich an der Licht empfangenden Oberfläche liegt.
Eine Halbleiteranordnung mit photoelektrischer Umwandlungs­ funktion dieser Bauart kann im Weltraum als Energiequelle für einen künstlichen Satelliten verwendet werden, und die Dicke der p-Typ GaAs Schicht 3 wird vorzugsweise reduziert, um Beschädigungen durch Strahlung zu vermeiden. Im allgemeinen beträgt die Dicke einer solchen Schicht ungefähr 0,5 µm.
Bei einer herkömmlichen Halbleiteranordnung mit photoelektrischer Umwandlungsfunktion sind die Elektroden 5 direkt auf der p-Typ GaAs Schicht 3 ausgebildet und stellen einen ohm′schen Kontakt her. Dadurch werden extreme Beanspruchungen auf die p-Typ GaAs Schicht 3, die n-Typ GaAs Schicht 2 und den p-n Übergang 4 ausgeübt, die wesentliche Teile bei der photo­ elektrischen Umwandlung darstellen, und zwar zum Anschließen der Elektroden 5 an nicht dargestellte externe Leitungs­ anschlüsse mit einem Verfahren, wie z. B. Schweißen oder Thermokompressionsbonden.
Insbesondere bei einer p-Typ GaAs Schicht 3, die eine geringe Schichtdicke von 0,5 µm aufweist, werden die Öffnungsspannung Voc, der Kurvenfaktor FF und der Kurzschlußstrom Isc, die mit dem photoelektrischen Wirkungsgrad zusammenhängen, durch thermische oder mechanische Beanspruchungen beim Bonden beein­ trächtigt und reduziert. Infolgedessen führt dies zu einer Verringerung des photoelektrischen Wirkungsgrades und der Zuverlässigkeit der Anordnung.
Aufgabe der Erfindung ist es daher, eine Halbleiteranordnung, die eine in hohem Maße zuverlässige Elektrodenanordnung besitzt, sowie ein Verfahren zu ihrer Herstellung anzugeben.
Gemäß einem ersten Aspekt der Erfindung weist eine Halbleiter­ anordnung ein Isoliersubstrat und eine laminatförmige Schichten­ anordnung auf, die teilweise auf einer Oberfläche des Isolier­ substrats ausgebildet ist. Die Schichtenanordnung hat zumindest einen ersten Bereich von einem ersten Leitfähigkeitstyp und einen zweiten Bereich von einem zweiten Leitfähigkeitstyp, die einen Übergang in einer Grenzschicht zwischen ihnen bilden. Die Halbleiteranordnung weist ferner eine Elektrode auf, die so ausgebildet ist, daß sie sich von einem Teil einer Ober­ fläche der Schichtenanordnung zu einem Teil der Oberfläche des Isoliersubstrats erstreckt, die nicht mit der Schichtenan­ ordnung versehen ist, und ist elektrisch entweder mit dem ersten oder mit dem zweiten Bereich in einem vorgegebenen Bereich des Teiles der Oberfläche der Schichtenanordnung verbunden.
Ein Bereich der Elektrode, der auf der Oberfläche des Isolier­ substrats vorgesehen ist, dient als Bereich, an den ein externer Anschluß anzuschließen ist. Die Halbleiteranordnung weist ferner eine Isolierschicht auf, die zwischen der Schichtenanordnung und der Elektrode dazwischengesetzt ist, und zwar in einem anderen Bereich als dem vorgegebenen Bereich, um die Elektrode gegenüber der Schichtenanordnung zu isolieren.
Gemäß einem zweiten Aspekt der Erfindung weist die Halbleiter­ anordnung folgendes auf: ein Isoliersubstrat; eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp, die teilweise auf einer Oberfläche des Isoliersubstrats ausge­ bildet ist; eine zweite Halbleiterschicht von einem zweiten Leitfähigkeitstyp, die teilweise auf einer Oberfläche der ersten Halbleiterschicht ausgebildet ist; eine Isolierschicht, die so ausgebildet ist, daß sie sich von einem Teil der Oberfläche des Isoliersubstrats, die darauf nicht mit der ersten Halbleiterschicht versehen ist, zu einem Teil der Oberfläche der zweiten Halbleiterschicht erstreckt; eine erste Elektrode, die auf einem anderen Teil der Oberfläche des Isoliersubstrats, der darauf nicht mit der ersten Halb­ leiterschicht versehen ist, einer Oberfläche der Isolier­ schicht sowie einem anderen Teil der Oberfläche der zweiten Halbleiterschicht ausgebildet ist und die elektrisch mit der zweiten Halbleiterschicht auf dem anderen Teil der Oberfläche der zweiten Halbleiterschicht verbunden ist.
Ein Bereich der ersten Elektrode auf dem anderen Teil der Oberfläche des Isoliersubstrats dient als Bereich, der an einen externen Anschluß anzuschließen ist. Die Halbleiter­ anordnung weist ferner eine zweite Elektrode auf, die auf einem Teil der Oberfläche der ersten Halbleiterschicht ausge­ bildet ist, die darauf nicht mit der zweiten Halbleiter­ schicht versehen ist, wobei sie gegenüber der zweiten Halb­ leiterschicht isoliert ist.
Gemäß einem dritten Aspekt der Erfindung wird ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung angegeben, das folgende Schritte umfaßt: Herstellen eines Isoliersubstrats; Ausbilden einer Schichtenanordnung mit mindestens einem ersten Bereich von einem ersten Leitfähigkeitstyp und einem zweiten Bereich von einem zweiten Leitfähigkeitstyp, die einen Über­ gang in einer Grenzschicht zwischen ihnen bilden, auf einer Oberfläche des Isoliersubstrats; selektives Ätzen der Schichten­ anordnung, um die Oberfläche des Isoliersubstrats teilweise freizulegen; Herstellen einer Isolierschicht, die sich von einem Teil einer Oberfläche der Schichtenanordnung zu einem Teil der Oberfläche des freigelegten Isoliersubstrats er­ streckt; Herstellen einer Elektrode auf einem anderen Teil der Oberfläche des freigelegten Isoliersubstrats, einer Oberfläche der Isolierschicht und einem anderen Teil der Oberfläche der Schichtenanordnung, die entweder mit dem ersten oder dem zweiten Bereich auf dem anderen Teil der Oberfläche der Schichtenanordnung elektrisch verbunden ist, wobei ein Bereich der Elektrode auf dem anderen Teil der Oberfläche des Isoliersubstrats als Bereich dient, der an einen externen Anschluß anzuschließen ist.
Gemäß einem vierten Aspekt der Erfindung wird ein Verfahren zur Herstellung einer Halbleiteranordnung angegeben, das folgende Schritte umfaßt: Herstellen eines Isoliersubstrats; Ausbilden einer ersten Halbleiterschicht von einem ersten Leitfähigkeitstyp auf einer Oberfläche des Isoliersubstrats; Ausbilden einer zweiten Halbleiterschicht von einem zweiten Leitfähigkeitstyp auf einer Oberfläche der ersten Halbleiter­ schicht; selektives Ätzen der ersten und zweiten Halbleiter­ schicht, um die Oberfläche des Isoliersubstrats teilweise freizulegen; selektives Ätzen der zweiten Halbleiterschicht, um die Oberfläche der ersten Halbleiterschicht teilweise freizulegen; Herstellen einer Isolierschicht, die sich von einem Teil der Oberfläche des freigelegten Isoliersubstrats zu einem Teil einer Oberfläche der zweiten Halbleiterschicht erstreckt; Herstellen einer ersten Elektrode auf einem anderen Teil der Oberfläche des freigelegten Isoliersubstrats, einer Oberfläche der Isolierschicht und einem anderen Teil der Oberfläche der zweiten Halbleiterschicht, damit sie mit der zweiten Halbleiterschicht auf dem anderen Teil der Oberfläche der zweiten Halbleiterschicht elektrisch verbunden ist, wobei ein Bereich der ersten Elektrode auf dem anderen Teil der Oberfläche des Isoliersubstrats als Bereich dient, der an einen externen Anschluß anzuschließen ist; und Herstellen einer zweiten Elektrode auf einem Teil der Oberfläche der freigelegten ersten Halbleiterschicht, wobei sie gegenüber der zweiten Halbleiterschicht isoliert ist.
Gemäß der Erfindung wird in vorteilhafter Weise erreicht, daß eine Halbleiteranordnungzur Verfügung steht, die geeignet ist, den photoelektrischen Wirkungsgrad sowie die Zuver­ lässigkeit der Anordnung zu verbessern, da mechanische und thermische Beschädigungen der Halbleiterschichten beim Anschließen oder Anbonden eines externen Leitungsanschlusses vermieden werden. Mit dem erfindungsgemäßen Verfahren kann dies in zuverlässiger Weise erreicht werden.
Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungs­ beispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in
Fig. 1 eine Schnittansicht zur Erläuterung einer herkömmlichen Halbleiteranordnung mit photoelektrischer Umwandlungsfunktion;
Fig. 2 eine Schnittansicht zur Erläuterung einer Halbleiteranordnung mit photoelektrischer Umwandlungsfunktion gemäß einer ersten Ausführungsform der Erfindung;
Fig. 3(a) eine Draufsicht zur Erläuterung einer Halbleiteranordnung mit photoelektrischer Umwandlungsfunktion gemäß einer anderen Ausführungsform der Erfindung;
Fig. 3(b) einen Querschnitt längs der Linie I-I in Fig. 3(a); und in
Fig. 3(c) einen Querschnitt längs der Linie II-II in Fig. 3(a).
Fig. 2 zeigt eine Schnittansicht einer Ausführungsform einer Halbleiteranordnung mit photoelektrischer Umwandlungsfunktion gemäß der Erfindung. Wie in Fig. 2 dargestellt, ist eine n-Typ GaAs Schicht 2 teilweise auf der Oberfläche eines mit Chrom dotierten halbisolierenden GaAs Substrats 1 ausge­ bildet, und eine p-Typ GaAs Schicht 3 ist teilweise auf der Oberfläche der n-Typ GaAs Schicht 2 ausgebildet. Eine Elektrode 5 ist über einem Bereich des halbisolierenden GaAs Substrats 1, der nicht mit der n-Typ GaAs Schicht 2 sowie der p-Typ GaAs Schicht 3 versehen ist, und Oberflächenbereichen 3 a und 3 b der p-Typ GaAs Schicht 3 ausgebildet.
Eine Isolierschicht 9 ist zwischen der Elektrode 5 und der n-Typ GaAs Schicht 2 sowie der p-Typ GaAs Schicht 3 dazwischen­ gesetzt, um die Elektrode 5, abgesehen von dem Oberflächen­ bereich 3 a der p-Typ GaAs Schicht 3, gegenüber der n-Typ GaAs Schicht 2 und der p-Typ GaAs Schicht 3 zu isolieren. Eine p-Typ AlGaAs Schicht 6 ist auf einem Oberflächenbereich der p-Typ GaAs Schicht 3 ausgebildet, der nicht mit der Isolier­ schicht 9 und der Elektrode 5 versehen ist. Eine Antireflexions­ schicht 7 ist auf der p-Typ AlGaAs Schicht vorgesehen. Weiterhin ist eine Elektrode 8 auf einem Teil einer freigelegten Oberfläche 2 a der n-Typ GaAs Schicht 2 ausgebildet, ohne daß sie mit der p-Typ GaAs Schicht 3 Kontakt hat.
Das Verfahren zur Herstellung einer derartigen Halbleiter­ anordnung läuft folgendermaßen ab: Zunächst wird die n-Typ GaAs Schicht 2 auf dem halbisolierenden GaAs Substrat 1 ausgebildet, und zwar durch epitaxiales Wachsen in der flüssigen Phase oder mit einem metallorganischen chemischen Aufdampfverfahren (MOCVO).
Dann wird die p-Typ GaAs Schicht 3 auf der n-Typ GaAs Schicht 2 ausgebildet, und zwar durch eine Dotierung mit Zink, entweder durch Diffusion oder mit einem metallorganischen Aufdampf­ verfahren (MOCVD). Somit wird der p-n Übergang 4 zwischen der p-Typ GaAs Schicht 3 und der n-Typ GaAs Schicht 2 ausgebildet.
Danach wird die p-Typ GaAs Schicht 3 mit einem Element der Gruppe II dotiert, beispielsweise mit Zink, Beryllium oder Magnesium, so daß die p-Typ AlGaAs Schicht 6 auf der p-Typ GaAs Schicht 3 gebildet wird.
Dann wird die Antireflexionsschicht 7 aus Siliziumnitrid auf der Oberfläche der p-Typ AlGaAs Schicht 6 ausgebildet, und zwar beispielsweise mit einem chemischen Aufdampfverfahren.
Danach werden die n-Typ GaAs Schicht 2, die p-Typ GaAs Schicht 3, die p-Typ AlGaAs Schicht 6 und die Antireflexionsschicht 7 selektiv geätzt, um Bereiche 1 a und 1 b der Oberfläche des halbisolierenden GaAs Substrats 1 freizulegen. Dann werden die p-Typ GaAs Schicht 3, die p-Typ AlGaAs Schicht 3 und die Antireflexionsschicht 7 selektiv geätzt, um einen Bereich 2 a der Oberfläche der n-Typ GaAs Schicht 2 freizulegen. Weiterhin werden die p-Typ AlGaAs Schicht 6 und die Antireflexionsschicht 7 selektiv geätzt, um Oberflächenbereiche 3 a und 3 b der Oberfläche der p-Typ GaAs Schicht 3 freizulegen.
Wie in Fig. 2 dargestellt, wird eine hitzebeständige Isolier­ schicht 9 aus Siliziumnitrid, Siliziumoxid oder Polyimid über dem Bereich 1 a der freiliegenden Oberfläche des halb­ isolierenden GaAs Substrats 1, den Seitenflächen der n-Typ GaAs Schicht 2 und der p-Typ GaAs Schicht 3, einschließlich des p-n Überganges 4, und dem Oberflächenbereich 3 b der freiliegenden Oberfläche der p-Typ GaAs Schicht 3 ausgebildet.
Dann wird die Elektrode 5 auf der Isolierschicht 9, dem Bereich 1 b der freiliegenden Oberfläche des halbisolierenden GaAs Substrats 1 und dem Oberflächenbereich 3 a der freiliegenden Oberfläche der p-Typ GaAs Schicht 3 ausgebildet, so daß sie mit der p-Typ GaAs Schicht 3 nur in dem Oberflächenbereich 3 a in ohm′schem Kontakt steht. Diese Elektrode 5 hat einen Bereich 5 a, der an einen nicht dargestellten externen Leitungs­ anschluß anzuschließen ist, und zwar auf dem Bereich 1 b der Oberfläche des halbisolierenden GaAs Substrats 1.
Schließlich wird eine Elektrode 8 auf dem Oberflächenbereich 2 a der Oberfläche der n-Typ GaAs Schicht 2 ausgebildet, um dadurch die Halbleiteranordnung mit photoelektrischer Um­ wandlungsfunktion fertigzustellen. Die Antireflexionsschicht 7 kann nach der Herstellung der Elektrode 5 ausgebildet werden.
Bei der herkömmlichen Halbleiteranordnung gemäß Fig. 1 können die p-Typ GaAs Schicht 3 und der p-n Übergang 4 leicht mechanisch beschädigt werden, da die Elektroden 5, die mit der p-Typ GaAs Schicht 3 in ohm′scher Verbindung steht, an nicht darge­ stellte externe Leitungsanschlüsse auf der p-Typ GaAs Schicht 3 angebondet werden. Bei der erfindungsgemäßen Halbleiteranordnung mit photoelektrischer Umwandlungsfunktion, die in der oben beschriebenen Weise hergestellt worden ist, befindet sich jedoch der Bereich 5 a der Elektrode 5, an den der nicht darge­ stellte externe Leitungsanschluß angebondet wird, auf dem Bereich 1 b der Oberfläche des halbisolierenden GaAs Substrats 1, so daß insofern eine ausreichende Schutzwirkung erzielt wird.
Gemäß der Erfindung wird somit die Elektrode 5 an den externen Leitungsanschluß im Bereich 5 a angeschlossen, der sich über dem Bereich 1 b der Oberfläche des halbisolierenden GaAs Substrats 1 befindet, um dadurch mechanische Beschädigungen der p-Typ GaAs Schicht 3, der n-Typ GaAs Schicht 2 sowie des p-n Überganges 4 auszuschließen, welche die photoelektrische Umwandlungsfunktion ausüben. Weiterhin kann bei dieser Ausführungsform gemäß der Erfindung die Elektrode 5 direkt auf dem Bereich 1 b der Ober­ fläche des Substrats 1 ausgebildet werden, ohne daß eine Isolierschicht zwischen ihnen vorgesehen zu werden braucht, da das Substrat 1 ein Isolator ist. Infolgedessen kann eine starke Haftung der Elektrode 5 auf dem Substrat 1 erzielt werden, so daß keinerlei Ablösung auftritt und die Halbleiter­ anordnung eine hohe Zuverlässigkeit im Betrieb aufweist.
Fig. 3(a) zeigt eine Draufsicht einer anderen Ausführungsform der erfindungsgemäßen Halbleiteranordnung mit photoelektrischer Umwandlungsfunktion, während die Fig. 3(b) und 3(c) Querschnitte durch diese Anordnung längs der Linien I-I sowie II-II zeigen. Die Anordnung gemäß Fig. 3(c) ist im wesentlichen die gleiche wie die Anordnung gemäß Fig. 2 der oben beschriebenen Ausführungs­ form.
Wie aus den Fig. 3(a) bis 3(c) ersichtlich, besteht eine Elek­ trode 5 aus einer Gitterelektrode 5 A, die in kammförmiger Ge­ stalt ausgebildet ist, um in wirkungsvoller Weise Licht zu einem p-n Übergang 4 zu leiten, sowie einer stabförmigen Elek­ trode 5 B zum Anschließen an einen nicht dargestellten externen Leitungsanschluß. In Fig. 3(c) ist die stabförmige Elektrode 5 B in vergrößerter Weise dargestellt, um das Verständnis zu erleichtern.
Die stabförmige Elektrode 5 B hat einen Bereich 5 a, der an den externen Leitungsanschluß auf einem Bereich 1 b der Ober­ fläche des halbisolierenden GaAs Substrats 1 anzuschließen ist, und zwar in ähnlicher Weise die Elektrode 5 gemäß Fig. 2, um ähnliche Vorteile zu erzielen wie bei der Aus­ führungsform gemäß Fig. 2. Außerdem können die photoelektro­ motorische Spannung sowie der photoelektromotorische Strom in effizienter Weise mit der Elektrode 5 abgegriffen werden, da die kammförmige Gitterelektrode 5 A auf der p-Typ GaAs Schicht 3 vorgesehen ist.
Auch wenn die obige Ausführungsform im Zusammenhang mit einer photoelektrischen Umwandlungseinrichtung vom GaAs-Typ be­ schrieben ist, läßt sich die Erfindung selbstverständlich auch auf andere Halbleiteranordnungen anwenden, die eine aktive Schicht, beispielsweise eine Expitaxialschicht, eine Diffusions­ schicht oder eine ionenimplantierte Schicht auf einem Halb­ leitersubstrat aufweisen. Das halbisolierende GaAs Substrat 1 kann durch ein anderes Substrat eines Isolators ersetzt werden.
Bei der oben beschriebenen Halbleiteranordnung gemäß der Erfindung ist der Bereich der Elektrode, der an den externen Leitungsanschluß anzuschließen ist, auf dem Isoliersubstrat vorgesehen, so daß der Bondvorgang in diesem Bondbereich durch­ geführt wird. Damit wird verhindert, daß die n-Typ Halbleiter­ schicht und die p-Typ Halbleiterschicht, welche den p-n Über­ gang bilden, durch den Bondvorgang mechanisch beschädigt werden, so daß sich der photoelektrische Wirkungsgrad und die Zu­ verlässigkeit der Anordnung verbessern lassen. Weiterhin kann die Elektrode direkt auf dem Substrat aus Isoliermaterial ausgebildet werden, um die Stabilität der Elektrodenanordnung zu erhöhen.
In der dargestellten Weise ist die Elektrode 5 bei den be­ schriebenen Ausführungsformen stufenförmig ausgebildet, wobei sie die lsolierschicht 9 hakenförmig umgreift und zwischen sich, der Auflagefläche 1 a des Substrats 1 sowie der Schichten­ anordnung 2, 3 einschließt. Dabei steht die Elektrode 5 mit ausreichend großer Fläche mit dem Substrat sowie der Schichten­ anordnung in Verbindung, um eine gute mechanische Festigkeit und elektrische Verbindung zu gewährleisten.

Claims (14)

1. Halbleiteranordnung, gekennzeichnet durch
  • - ein Isoliersubstrat (1);
  • - eine Schichtenanordnung (2, 3), die teilweise auf einer Oberfläche des Isoliersubstrats (1) ausgebildet ist und die zumindest einen ersten Bereich (2) von einem ersten Leitfähigkeitstyp und einen zweiten Bereich (3) von einem zweiten Leitfähigkeitstyp aufweist, wobei die ersten und zweiten Bereiche (2, 3) einen Übergang (4) an der Grenzschicht zwischen ihnen bilden;
  • - eine Elektrode (5), die so ausgebildet ist, daß sie sich von einem Oberflächenbereich (3 a) der Oberfläche der Schichtenanordnung (2, 3) zu einem Oberflächenbereich (1 b) der Oberfläche des Isoliersubstrats (1) erstreckt, der nicht mit der Schichtenanordnung (2, 3) versehen ist, und daß sie elektrisch mit dem ersten oder zweiten Bereich in einem vorgegebenen Bereich (3 a) des Teiles der Ober­ fläche der Schichtenanordnung elektrisch verbunden ist, wobei ein Bereich (5 a) der Elektrode (5), der auf der Oberfläche (1 b) des Isoliersubstrats (1) ausgebildet ist, als Bereich dient, der an einen externen Anschluß anzuschließen ist; und
  • - eine Isolierschicht (9), die zwischen der Schichtenanordnung (2, 3) und der Elektrode (5) in einem anderen Bereich als dem vorgegebenen Bereich dazwischengesetzt ist, um die Elektrode (5) gegenüber der Schichtenanordnung (2, 3) zu isolieren.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schichtenanordnung (2, 3) aus GaAs besteht und daß die Halbleiteranordnung eine photoelektrische Umwandlungs­ funktion hat.
4. Halbleiteranordnung, gekennzeichnet durch
  • - ein Isoliersubstrat (1);
  • - eine erste Halbleiterschicht (2) von einem ersten Leit­ fähigkeitstyp, die teilweise auf einer Oberfläche des Isoliersubstrats (1) ausgebildet ist;
  • - eine zweite Halbleiterschicht (3) von einem zweiten Leit­ fähigkeitstyp, die teilweise auf einer Oberfläche der ersten Halbleiterschicht (2) ausgebildet ist;
  • - eine Isolierschicht (9), die so ausgebildet ist, daß sie sich von einem Oberflächenbereich (1 a) der Oberfläche des Isoliersubstrats (1), die darauf nicht mit der ersten Halb­ leiterschicht (2) versehen ist, zu einem Oberflächenbereich (3 b) der Oberfläche der zweiten Halbleiterschicht (3) erstreckt;
  • - eine erste Elektrode (5), die auf einem anderen Oberflächen­ bereich (1 b) der Oberfläche des Isoliersubstrats (1), die darauf nicht mit der ersten Halbleiterschicht (2) versehen ist, einer Oberfläche der Isolierschicht (9) und einem anderen Oberflächenbereich (3 a) der Oberfläche der zweiten Halbleiterschicht (3) ausgebildet ist und die elektrisch mit der zweiten Halbleiterschicht (3) auf dem anderen Oberflächenbereich (3 a) der Oberfläche der zweiten Halbleiter­ schicht (3) verbunden ist, wobei ein Bereich (5 a) der ersten Elektrode (5) auf dem anderen Oberflächenbereich (1 b) der Oberfläche des Isoliersubstrats (1) als Bereich dient, der an einen externen Anschluß anzuschließen ist;
  • - eine zweite Elektrode (8), die auf einem Oberflächenbereich (2 a), der Oberfläche der ersten Halbleiterschicht (2), die darauf nicht mit der zweiten Halbleiterschicht (3) versehen ist, ausgebildet und gegenüber der zweiten Halbleiterschicht (3) isoliert ist.
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist.
6. Halbleiteranordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die erste Halbleiterschicht (2) und die zweite Halbleiter­ schicht (3) aus GaAs hergestellt sind und daß die Halbleiter­ anordnung eine photoelektrische Umwandlungsfunktion hat.
7. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste Elektrode (5) einen kammförmigen Elektroden­ bereich (5 A) auf dem anderen Oberflächenbereich (3 a) der Oberfläche der zweiten Halbleiterschicht (3) aufweist.
8. Verfahren zur Herstellung einer Halbleiteranordnung, gekennzeichnet durch folgende Schritte:
  • - Herstellen eines Isoliersubstrats (1);
  • - Herstellen einer Schichtenanordnung (2, 3) auf einer Ober­ fläche des Isoliersubstrats (1), wobei die Schichtenan­ ordnung mindestens einen ersten Bereich (2) von einem ersten Leitfähigkeitstyp und einen zweiten Bereich (3) von einem zweiten Leitfähigkeitstyp aufweist, die einen Übergang (4) an einer Grenzschicht zwischen ihnen bilden;
  • - selektives Ätzen der Schichtenanordnung (2, 3), um die Oberfläche des Isoliersubstrats (1) teilweise freizulegen;
  • - Herstellen einer Isolierschicht (9), die sich von einem Oberflächenbereich (3 b) einer Oberfläche der Schichten­ anordnung (2, 3) zu einem Oberflächenbereich (1 a) der Oberfläche des freigelegten Isoliersubstrats (1) erstreckt; und
  • - Herstellen einer Elektrode (5) auf einem anderen Oberflächen­ bereich (1 b) der Oberfläche des freigelegten Isoliersubstrats (1), einer Oberfläche der Isolierschicht (9) und einem anderen Oberflächenbereich (3 a) der Oberfläche der Schichten­ anordnung (2, 3), wobei die Elektrode (5) mit dem ersten oder dem zweiten Bereich (2, 3) auf dem anderen Oberflächen­ bereich (3 a) der Oberfläche der Schichtenanordnung (2, 3) elektrisch verbunden ist, wobei ein Bereich (5 a) der Elektrode (5) auf dem anderen Oberflächenbereich (1 b) der Oberfläche der Isolierschicht (1) als Bereich dient, an den ein externer Anschluß anzuschließen ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß für den ersten Leitfähigkeitstyp der n-Typ und für den zweiten Leitfähigkeitstyp der p-Typ gewählt wird.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Schichtenanordnung (2, 3) aus GaAs hergestellt wird und daß die Halbleiteranordnung für eine photoelektrische Umwandlungsfunktion vorgesehen wird.
11. Verfahren zur Herstellung einer Halbleiteranordnung, gekennzeichnet durch folgende Schritte:
  • - Herstellen eines Isoliersubstrats (1);
  • - Herstellen einer ersten Halbleiterschicht (2) von einem ersten Leitfähigkeitstyp auf einer Oberfläche des Isoliersubstrats (1);
  • - Herstellen einer zweiten Halbleiterschicht (3) von einem zweiten Leitfähigkeitstyp auf einer Oberfläche der ersten Halbleiterschicht (2);
  • - selektives Ätzen der ersten und zweiten Halbleiterschichten (2, 3), um die Oberfläche des Isoliersubstrats (1) teilweise freizulegen;
  • - selektives Ätzen der zweiten Halbleiterschicht (3), um die Oberfläche der ersten Halbleiterschicht (2) teilweise freizulegen;
  • - Herstellen einer Isolierschicht (9), die sich von einem Oberflächenbereich (1 a) der Oberfläche des freigelegten Isoliersubstrats (1) zu einem Oberflächenbereich (3 a) der Oberfläche der zweiten Halbleiterschicht (3) erstreckt;
  • - Herstellen einer ersten Elektrode (5) auf einem anderen Oberflächenbereich (1 b) der Oberfläche des freigelegten Isoliersubstrats (1), einer Oberfläche der Isolierschicht (9) und einem anderen Oberflächenbereich (3 a) der Oberfläche der zweiten Halbleiterschicht (3), wobei die erste Elektrode (5) mit der zweiten Halbleiterschicht (3) auf dem anderen Oberflächenbereich (3 a) der Oberfläche der zweiten Halb­ leiterschicht (3) elektrisch verbunden ist, wobei ein Bereich (5 a) der ersten Elektrode (5) auf dem anderen Oberflächenbereich (1 b) der Oberfläche des Isoliersubstrats (1) als Bereich dient, an den ein externer Anschluß anzu­ schließen ist; und
  • - Herstellen einer zweiten Elektrode (8) auf einem Oberflächen­ bereich (2 a) der Oberfläche der freigelegten ersten Halb­ leiterschicht (2), wobei sie von der zweiten Halbleiter­ schicht (3) isoliert ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als erster Leitfähigkeitstyp der p-Typ und als zweiter Leitfähigkeitstyp der p-Typ gewählt werden.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die ersten und zweiten Halbleiterschichten (2, 3) aus GaAs hergestellt werden und daß die Halbleiteranordnung für eine photoelektrische Umwandlungsfunktion ausgelegt wird.
14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß auf der Schichtenanordnung (2, 3) aus Halbleiterschichten eine AlGaAs Schicht (6) und darauf eine Antireflexionsschicht (7) ausgebildet werden.
DE3900254A 1988-01-22 1989-01-05 Halbleiteranordnung und verfahren zu ihrer herstellung Withdrawn DE3900254A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63012864A JPH01187984A (ja) 1988-01-22 1988-01-22 半導体装置

Publications (1)

Publication Number Publication Date
DE3900254A1 true DE3900254A1 (de) 1989-08-10

Family

ID=11817279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3900254A Withdrawn DE3900254A1 (de) 1988-01-22 1989-01-05 Halbleiteranordnung und verfahren zu ihrer herstellung

Country Status (4)

Country Link
US (1) US5142331A (de)
JP (1) JPH01187984A (de)
DE (1) DE3900254A1 (de)
IT (1) IT1232412B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544983A1 (de) * 1991-10-04 1993-06-09 Daimler-Benz Aerospace Aktiengesellschaft Dünne Solarzelle

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444637A (en) * 1993-09-28 1995-08-22 Advanced Micro Devices, Inc. Programmable semiconductor wafer for sensing, recording and retrieving fabrication process conditions to which the wafer is exposed
US7083051B2 (en) * 2002-11-15 2006-08-01 Adc Telecommunications, Inc. Cable management assembly, system and method
EP2302981B1 (de) * 2008-06-17 2013-05-15 Hitachi Ltd. Organisches leuchtelement, verfahren zur herstellung des organischen leuchtelements, vorrichtung zur herstellung des organischen leuchtelements und das organische leuchtelement verwendende organische leuchtanordnung
WO2010077622A1 (en) * 2008-12-08 2010-07-08 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Electrical devices including dendritic metal electrodes
CN101814538B (zh) * 2009-02-25 2011-09-28 中国科学院半导体研究所 单片集成的微型太阳电池阵列及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278473A (en) * 1979-08-24 1981-07-14 Varian Associates, Inc. Monolithic series-connected solar cell

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3339075A (en) * 1963-08-12 1967-08-29 Westinghouse Electric Corp Solid state display device for amplifying or converting input radiation including a field emissive layer
US4286278A (en) * 1977-09-01 1981-08-25 Honeywell Inc. Hybrid mosaic IR/CCD focal plane
FR2536908B1 (fr) * 1982-11-30 1986-03-14 Telecommunications Sa Procede de fabrication d'un detecteur infrarouge matriciel a eclairage par la face avant
US4564720A (en) * 1983-05-13 1986-01-14 The United States Of America As Represented By The United States Department Of Energy Pure silver ohmic contacts to N- and P- type gallium arsenide materials
JPS609177A (ja) * 1983-06-29 1985-01-18 Citizen Watch Co Ltd 薄膜非線形抵抗素子
US4525732A (en) * 1983-08-31 1985-06-25 Texas Instruments Incorporated Distributed IMPATT structure
JPS60253286A (ja) * 1984-05-29 1985-12-13 Rohm Co Ltd メサエツチング分離型モノリシツク表示発光ダイオ−ド
JPS61131573A (ja) * 1984-11-30 1986-06-19 Agency Of Ind Science & Technol メサ型ホトダイオ−ド
JPS6249676A (ja) * 1985-08-29 1987-03-04 Sharp Corp 太陽電池
JPS62104178A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd Ｐｉｎホトダイオ−ド
JPS62189763A (ja) * 1986-02-14 1987-08-19 Sharp Corp 太陽電池セル
US4872925A (en) * 1987-10-29 1989-10-10 Glasstech, Inc. Photovoltaic cell fabrication method and panel made thereby

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278473A (en) * 1979-08-24 1981-07-14 Varian Associates, Inc. Monolithic series-connected solar cell

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Romero, R., Puron, E.: Liquid Phase Epitaxial Growth of AlGaAs-GaAs Meterostructures for Solar Energy Conversion. In: Crystal Research and Technology, 1981, Bd. 16, H. 9, S. 989-994 *
Schroder, Dieter K. et al.: Solar Cell Contact Resistance - A Review. In: IEEE Transactons on Electron Devices, 1984, Vd. ED- 31, Nr. 5, S. 637-647 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544983A1 (de) * 1991-10-04 1993-06-09 Daimler-Benz Aerospace Aktiengesellschaft Dünne Solarzelle
US5320685A (en) * 1991-10-04 1994-06-14 Telefunken Systemtechnik Ag Thin solar cell

Also Published As

Publication number Publication date
US5142331A (en) 1992-08-25
IT1232412B (it) 1992-02-17
IT8967032A0 (it) 1989-01-20
JPH01187984A (ja) 1989-07-27

Similar Documents

Publication Publication Date Title
DE3615515C2 (de)
EP1056137B1 (de) Solarzelle mit einer Schutzdiode und ihr Herstellungsverfahren
EP1745518B1 (de) Solarzelle mit integrierter schutzdiode
DE3111828A1 (de) Vorrichtung zur umsetzung elektromagnetischer strahlung in elektrische energie
DE2607005C2 (de) Integrierte Tandem-Solarzelle
DE19640003B4 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE60033252T2 (de) Mehrschichtige halbleiter-struktur mit phosphid-passiviertem germanium-substrat
DE2659425A1 (de) Solarzellenpackung
DE3438477A1 (de) Solarzelle und verfahren zu ihrer herstellung
DE10297371T5 (de) Vorrichtung und Verfahren für eine integrale Bypassdiode in Solarzelle
EP1815521A1 (de) Anordnung mit solarzelle und integrierter bypass-diode
WO1993015527A1 (de) Integriert verschaltetes stapelzellensolarmodul
WO2010029180A1 (de) Rückkontaktsolarzelle mit integrierter bypass-diode sowie herstellungsverfahren hierfür
DE2259197A1 (de) Elektrolumineszierende diode
DE2932976A1 (de) Halbleiterbauelement
DE3819671C2 (de)
DE3814615A1 (de) Halbleitervorrichtung
WO2013045574A1 (de) Photovoltaischer halbleiterchip
DE3903837C2 (de)
WO2013050563A2 (de) Halbleiterbauelement im mehrschichtaufbau und hieraus gebildetes modul
DE102016116192B3 (de) Photovoltaikmodul mit integriert serienverschalteten Stapel-Solarzellen und Verfahren zu seiner Herstellung
DE2534945B2 (de) Lumineszenzdiode
DE3900254A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE3432603A1 (de) Halbleiterbauelement, das eine schicht aus transparentem, n-leitendem material aufweist, und verwendung derartiger bauelemente
WO1998047184A1 (de) Verfahren zur herstellung einer anordnung und anordnung von in serie bzw. reihe geschalteten einzel-solarzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal