DE4201276C1 - - Google Patents
Info
- Publication number
- DE4201276C1 DE4201276C1 DE4201276A DE4201276A DE4201276C1 DE 4201276 C1 DE4201276 C1 DE 4201276C1 DE 4201276 A DE4201276 A DE 4201276A DE 4201276 A DE4201276 A DE 4201276A DE 4201276 C1 DE4201276 C1 DE 4201276C1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- structure according
- semiconductor structure
- dielectric layer
- drift zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000000903 blocking effect Effects 0.000 claims abstract description 4
- 238000009413 insulation Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Description
Die Erfindung betrifft eine Halbleiterstruktur mit einem oder mehreren
lateralen, hoch sperrenden Halbleiterbauelementen in einer Halbleiteranordnung.
Die Halbleiterstruktur besteht aus einem metallisierten Halbleitersubstrat, einer an das Halbleitersubstrat angrenzenden
dielektrischen Schicht, einer über der dielektrischen Schicht
angeordneten, homogen dotierten elektrischen Driftzone und aus stark
dotierten Zonen der Halbleiterbauelemente, die in die Driftzone von der
Oberfläche des Halbleiters her eingelassen und elektrisch kontaktiert
sind.
Eine derartige Halbleiterstruktur ist aus dem Aufsatz "Extension of
RESURF Principle to Dielectrically Isolated Power Devices" des
Konferenzbereiches Conf. Report. ISPSD 1991, Baltimore, Seiten 27 bis
30, bekannt. Hierbei handelt es sich um die typische Struktur einer
lateralen Diode auf einem dielektrisch isolierten Substrat. Derartige
Strukturen, die dem allgemeinen Begriff "smart power technology"
zuzuordnen sind, stellen ein Bindeglied zwischen digitalen Steuerungen
und Leistungsbauelementen dar. Diese Technologie ermöglicht die
Integration von Logik-, Schutz- und Diagnosefunktionen in
Leistungsbauelementen.
Ein wesentlicher Gesichtspunkt der angesprochenen Technologie besteht
darin, auf einem sogenannten Halbleiterwafer, der im folgenden nur als
Halbleiter bezeichnet werden soll, mehrere Leistungsbauelemente zu
integrieren, wobei die einzelnen Bauelemente gegeneinander vollständig
isoliert sind.
Diese Isolation ist so durchzuführen, daß das jeweilige Bauelement nach
allen Seiten hin gegenüber den übrigen angrenzenden Halbleiterbereichen
elektrisch isoliert ist. Die seitliche Isolation erfolgt in der Regel in
der Weise, daß Gräben um das Bauelement geätzt werden, die anschließend
mit einem Dielektrikum ausgefüllt werden. Die dielektrische Isolation
parallel zur Oberfläche des Halbleiters, also in lateraler Richtung,
erfolgt entweder durch die Bildung eines in Sperrichtung belasteten pn-
Übergangs oder durch Verwendung eines Dielektrikums, wie z. B.
Siliciumoxid. Die Tendenz geht eindeutig zur dielektrischen Isolation
hin, da bei dieser Technologie parasitäre Elemente vermieden werden und
unter anderem auch ein einfacheres Design bei erhöhter Störsicherheit
möglich ist. Die erreichten maximalen Sperrspannungen bzw.
Durchbruchspannungen der Bauelemente werden in erster Linie durch die
Isolationsfähigkeit des "vergrabenen Dielektrikums" bestimmt und zum
anderen durch die Oberflächeneigenschaften in den Oberflächenbereichen,
in denen die pn-Übergänge an die Oberfläche treten. Zur Vermeidung eines
Oberflächendurchbruchs werden unter anderem sogenannte Feldplatten im
Bereich der pn-Übergänge an der Oberfläche eingesetzt.
Andererseits wird die Durchbruchsspannung hauptsächlich dadurch
begrenzt, daß die gesamte Spannung zwischen dem in der Regel geerdeten
Substrat und den auf hohem Potential liegenden, hochdotierten Bereichen
der Halbleiterbauelemente aufgebaut wird, was zu hohen Feldstärken
führt. Einerseits führt die Erhöhung der Dicke der Driftzone zur
Erhöhung der Durchbruchsspannung zu erheblichen Schwierigkeiten, da mit
zunehmender Dicke der Aufwand für die seitliche Isolation durch
Trennätzen und anschließender Auffüllung mit Isolationsmaterial
schwierig wird. Andererseits kann zur Erzielung hoher
Durchbruchsspannungen die Dicke des vergrabenen Dielektrikums nicht
beliebig groß gemacht werden, da sonst wegen der zu geringen
Wärmeleitfähigkeit eine unzureichende Abführung der Verlustleistung in
Kauf genommen werden muß, was allgemein zu thermischen Problemen
beim Betrieb der Bauelemente führt. Bei
Verwendung von Siliciumoxidschichten haben sich Dicken der
dielektrischen Schicht im Bereich von 0,5 bis 4,5 µm als noch brauchbar
erwiesen.
Zur Erzielung höherer Durchbruchspannungen für laterale, dielektrisch
isolierte Bauelemente in Halbleitern aus Silicium mit einer Dicke der
Driftzone unter 30 µm wurden verschiedene Maßnahmen diskutiert, wie z. B.
lateral vergrabene Dotierungen an der Grenzfläche zu der
dielektrischen Schicht oder zusätzliche Diffusionsgebiete im Substrat,
die mit den dielektrisch isolierten Bauelementen verbunden sein können.
Die bekannten Lösungen haben jedoch den Nachteil, daß sie technisch nur
sehr schwer zu realisieren sind und andererseits wiederum die ansonsten
gute dielektrische Isolation stark beeinträchtigen.
Der Erfindung liegt die Aufgabe zugrunde, die eingangs definierte
Halbleiterstruktur derart weiterzubilden, daß integrierte,
dielektrisch isolierte Halbleiterbauelemente auf einfache Weise für hohe
Sperrspannungen, insbesondere über 400 V, hergestellt werden können.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß sich
mindestens die Zonen der Halbleiterstruktur, die bei funktionsgemäßer
Betriebsweise der Halbleiterbauelemente auf hohem Potential liegen
können, bis zu der dielektrischen Schicht erstrecken.
Auf diese Weise wird der gesamte Spannungsabfall praktisch zu der
dielektrischen Schicht hin verschoben. Es ist besonders vorteilhaft, die
Dotierungskonzentration der Driftzone so zu wählen, daß das Produkt
aus dieser Dotierungskonzentration und der Dicke der Driftzone im
Bereich von 10¹² bis 2×10¹² cm-2 liegt, wodurch eine erhöhte
Durchbruchspannung bei relativ geringer Dicke der Driftzone und
geringem technischen Aufwand erreicht werden kann.
Eine vorteilhafte Weiterbildung besteht darin, die Driftzone in vertikal
verlaufende, voneinander getrennte hoch dotierte Teilzonen zu
unterteilen. Auf diese Weise wird zusätzlich das elektrische Feld
lateral ausgedehnt und damit das Feldstärkenmaximum weiter reduziert.
Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Das Wesen der Erfindung soll anhand der in den Zeichnungen
dargestellten Ausführungsbeispiele näher erläutert werden.
Es zeigen
Fig. 1 eine bekannte Halbleiterstruktur mit einer lateral angeordneten
Diode;
Fig. 2 eine Halbleiterstruktur mit einer Diode gemäß der Erfindung und
Fig. 3 eine Abwandlung der Halbleiterstruktur nach Fig. 2.
Bei der bekannten Halbleiterstruktur gemäß Fig. 1 besteht die
Halbleiteranordnung 1 aus Silicium aus einem n⁺-leitenden Halbleitersubstrat 2, einer auf
dem Halbleitersubstrat angeordneten dielektrischen Schicht 3 und einer z. B. p--
leitenden Driftzone 4 über der dielektrischen Schicht 3. In die
niedrigdotierte Driftzone sind zwei hochdotierte Zonen, nämlich die p⁺-
leitende Zone 5 und die n⁺-leitende Zone 6 eindiffundiert. Diese beiden
Zonen bilden die Anode und Kathode der Diode. Der Anodenbereich 5 ist
mit einer Metallisierung 7 für den Anodenkontakt und der Kathodenbereich
6 mit einer Metallisierung 8 für den Kathodenbereich versehen. Zwischen
dem Anodenkontakt 7 und dem Kathodenkontakt 8 ist lateral auf der
Oberfläche der Halbleiteranordnung 1 eine Isolierschicht 9 so weit herübergezogen,
daß sie zumindest den Bereich, in dem die pn-Übergänge an die
Oberfläche treten, überdecken und als Feldplatten 10 und 10′ die
Feldstärke an der Oberfläche herabsetzen und damit den
Oberflächendurchbruch vermindern. Das Halbleitersubstrat 2 ist mit einer
Metallisierung versehen, die in der Regel auf Erdpotential liegt. Da
Anode oder Kathode in der Regel auf hohem Potential liegen, entsteht ein
Potentialabfall in vertikaler Richtung von den hochdotierten Bereichen
zu der Metallisierung hin, wobei der Hauptpotentialabfall in der
Driftzone und an dem Dielektrikum auftritt. Es ist ohne weiteres
einzusehen, daß die Durchbruchspannung mit zunehmender Dicke der
Driftzone und mit größerer Dicke der dielektrischen Schicht vergrößert
werden kann, was jedoch aus den bereits erwähnten Gründen nachteilig
ist.
In Fig. 2 ist eine Halbleiterstruktur gemäß der Erfindung dargestellt,
wobei ebenso wie bei Fig. 1 eine Diode integriert ist. In den
Darstellungen der Fig. 1 und 2 sind gleiche Teile mit den gleichen
Bezugszeichen versehen. In Fig. 2 besteht der Halbleiterkörper 1 ebenso
wie bei der Ausführungsform nach Fig. 1 aus einem Halbleitersubstrat 2, das sowohl
p- als auch n-leitend sein kann, mit einer Metallisierung 7, einer
dielektrischen Schicht 3 und einer Driftzone 4.
In die Driftzone sind zwei hochdotierte, p⁺-leitende und n⁺-leitende
Zonen 5 und 6 eindiffundiert, wobei die Diffusionsgrenze bis zu der
dielektrischen Schicht 3 reicht. Damit liegt der Spannungsabfall
praktisch vollständig an der dielektrischen Schicht, so daß die Dicke
der Driftzone gegenüber den bekannten Bauelementen relativ klein gewählt
werden kann.
Die Dicke der dielektrischen Schicht liegt vorteilhaft im Bereich von 1
bis 4 µm, während die Dicke der Driftzone 4 zwischen 1 und 30 µm gewählt
werden kann. Zur Erzielung einer maximalen Durchbruchspannung soll das
Produkt aus der Dicke der Driftzone 4 und der Dotierungskonzentration in
der Driftzone im Bereich von 10¹² bis 2×10¹² cm-2 liegen. Geringere
Dotierungen bewirken einen geringen Abfall der Durchbruchspannung,
jedoch führen deutlich höhere Dotierungen zu einer wesentlichen
Beeinträchtigung der Durchbruchspannung.
Zwischen den Metallisierungen 5 und 6 im Anoden- und Kathodenbereich ist
wiederum eine Isolierschicht 9 vorgesehen. Auf dieser Isolierschicht 9
ist eine Widerstandsschicht 11 angeordnet, die vorzugsweise aus mit
Sauerstoff dotiertem Silicium besteht. Diese Widerstandsschicht 11 ist
an ihren Enden jeweils mit dem Anoden- und dem Kathodenkontakt
verbunden, so daß in lateraler Richtung über der Widerstandsschicht ein
Potentialabfall ansteht. Auf diese Weise wird eine lineare
Potentialverteilung auf der Oberfläche der Halbleiteranordnung 1 und damit eine
Reduzierung der Durchbruchspannung im Bereich der an die Oberfläche
tretenden pn-Übergänge vermindert.
Bei dem Ausführungsbeispiel gemäß Fig. 3 sind gegenüber dem
Ausführungsbeispiel nach Fig. 2 in der Driftzone 4 von der Isolierschicht 9 vertikal abwärts
verlaufende Bereiche 12 vorgesehen, die bis zur dielektrischen Schicht 3
reichen. Bei dieser Ausführungsform wird nicht nur der vertikale
Spannungsabfall vollständig auf die dielektrische Schicht 3 verschoben,
sondern das laterale elektrische Feld verteilt sich etwa gleichmäßig
über die Länge der dielektrischen Schicht 3 und reduziert somit das
Feldstärkenmaximum.
Claims (13)
1. Halbleiterstruktur mit einem oder mehrere lateralen, hoch
sperrenden Halbleiterbauelementen in einer Halbleiteranordnung, bestehend aus einem
metallisierten Halbleitersubstrat, einer an das Halbleitersubstrat angrenzenden
dielektrischen Schicht, einer über der dielektrischen Schicht
angeordneten, homogen dotierten Driftzone und aus stark dotierten
Zonen der Halbleiterbauelemente, die in die Driftzone eingelassen
und elektrisch kontaktiert sind,
dadurch gekennzeichnet,
daß sich mindestens die Zonen (5, 6) der Halbleiterbauelemente, die
bei funktionsgemäßer Betriebsweise der Halbleiterbauelemente eine
hohe Potentialdifferenz gegenüber dem Substrat aufweisen können, bis
zu der dielektrischen Schicht (3) erstrecken.
2. Halbleiterstruktur nach Anspruch 1,
dadurch gekennzeichnet,
daß die sich bis zu der dielektrischen Schicht (3) erstreckenden
Zonen (5, 6) durch Eindiffusion von Störstellen hergestellt sind.
3. Halbleiterstruktur nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Halbleiteranordnung (1) aus Silicium besteht.
4. Halbleiterstruktur nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß das Produkt aus der Dicke und der Dotierungskonzentration der
Driftzone (4) im Bereich von 10×10¹² bis 2×10¹² cm-2 liegt.
5. Halbleiterstruktur nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Driftzone (4) in vertikal verlaufende, voneinander
getrennte hoch dotierte Teilzonen (12) unterteilt ist.
6. Halbleiterstruktur nach Anspruch 5,
dadurch gekennzeichnet,
daß sich die Teilzonen (12) von der Oberfläche der Halbleiteranordnung (1)
bis zu der dielektrischen Schicht (3) erstrecken.
7. Halbleiterstruktur nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß die Dicke der dielektrischen Schicht (3) 1 bis 4 µm beträgt.
8. Halbleiterstruktur nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß die Driftzone (4) eine Dicke im Bereich von 1 bis 30 µm
aufweist.
9. Halbleiterstruktur nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet,
daß die dielektrische Schicht (3) aus Siliciumoxid besteht.
10. Halbleiterstruktur nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet,
daß mindestens in dem Bereich, in dem jeweils ein pn-Übergang an
die Oberfläche der Halbleiteranordnung (1) tritt, eine Feldplatte gegenüber
der Oberfläche isoliert angeordnet ist und auf einem vorbestimmten
Potential liegt.
11. Halbleiterstruktur nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet,
daß mindestens in dem Bereich zwischen zwei an die Oberfläche
tretenden pn-Übergängen eine Widerstandsschicht (11) gegenüber der
Oberfläche isoliert angeordnet ist und an ihren beiden lateralen Enden
auf jeweils einem vorbestimmten Potential liegt.
12. Halbleiterstruktur nach Anspruch 11,
dadurch gekennzeichnet,
daß die Widerstandsschicht (11) aus mit Sauerstoff dotiertem
Silicium besteht.
13. Halbleiterstruktur nach einem der Ansprüche 10 bis 12,
dadurch gekennzeichnet,
daß die Isolation (9) zur Oberfläche der Halbleiteranordnung (1) durch eine
Siliciumoxidschicht gebildet ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4201276A DE4201276C1 (de) | 1992-01-18 | 1992-01-18 | |
US08/256,588 US5578859A (en) | 1992-01-18 | 1992-12-23 | Semiconductor structure having one or more lateral, high-blocking semiconductor components |
PCT/EP1992/002985 WO1993014522A1 (de) | 1992-01-18 | 1992-12-23 | Halbleiterstruktur mit einem oder mehreren lateralen, hoch sperrenden halbleiterbauelementen |
EP93901752A EP0760167A1 (de) | 1992-01-18 | 1992-12-23 | Halbleiterstruktur mit einem oder mehreren lateralen, hoch sperrenden halbleiterbauelementen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4201276A DE4201276C1 (de) | 1992-01-18 | 1992-01-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4201276C1 true DE4201276C1 (de) | 1993-06-17 |
Family
ID=6449800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4201276A Expired - Fee Related DE4201276C1 (de) | 1992-01-18 | 1992-01-18 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5578859A (de) |
EP (1) | EP0760167A1 (de) |
DE (1) | DE4201276C1 (de) |
WO (1) | WO1993014522A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1138082A1 (de) * | 1999-09-16 | 2001-10-04 | Koninklijke Philips Electronics N.V. | Halbleiterbauelement |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3135269A1 (de) * | 1980-09-08 | 1982-06-24 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3411051A (en) * | 1964-12-29 | 1968-11-12 | Texas Instruments Inc | Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface |
JPS5416184A (en) * | 1977-07-06 | 1979-02-06 | Nec Corp | Semiconductor diode element |
JP2667392B2 (ja) * | 1986-09-26 | 1997-10-27 | 株式会社デンソー | 多結晶半導体ダイオードの製造方法 |
-
1992
- 1992-01-18 DE DE4201276A patent/DE4201276C1/de not_active Expired - Fee Related
- 1992-12-23 US US08/256,588 patent/US5578859A/en not_active Expired - Fee Related
- 1992-12-23 WO PCT/EP1992/002985 patent/WO1993014522A1/de not_active Application Discontinuation
- 1992-12-23 EP EP93901752A patent/EP0760167A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3135269A1 (de) * | 1980-09-08 | 1982-06-24 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke |
Non-Patent Citations (2)
Title |
---|
HUANG Y.S., BALIGA, B.J.: Extension of RESURF Principle to Dielectrically Isolated Power Devices. In: Conf. Report ISPSD 1991, Baltimore, S. 27-30 * |
SIN, Johnny K.O, SALAMA, C. Andre T, MUKHERJEE, Satyen, RUMMENIK, Vladimir: High Voltage Characteristic of Resurfed Schottky Injection FETs. In: Solid-State Electronics, Vol. 32, No. 4, 1989, S. 317-322 * |
Also Published As
Publication number | Publication date |
---|---|
EP0760167A1 (de) | 1997-03-05 |
US5578859A (en) | 1996-11-26 |
WO1993014522A1 (de) | 1993-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005042048B4 (de) | Halbleiterbauteil mit isolierter Steuerelektrode | |
EP1051756A1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE3537004A1 (de) | Vdmos-baustein | |
DE2901193A1 (de) | Halbleiteranordnung | |
DE69629017T2 (de) | Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil | |
DE3806164C2 (de) | ||
EP0721665B1 (de) | Halbleiterbauelement mit hoher durchbruchsspannung | |
DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
EP0913000B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung | |
WO1998019342A1 (de) | Steuerbare halbleiterstruktur mit verbesserten schalteigenschaften | |
DE19833214C1 (de) | J-FET-Halbleiteranordnung | |
DE4310606C2 (de) | GTO-Thyristoren | |
DE10121551B4 (de) | Rückwärts leitende Thyristoreinrichtung | |
DE112018007106T5 (de) | Siliciumcarbid-halbleitereinheit | |
DE4201276C1 (de) | ||
DE19902749C2 (de) | Leistungstransistoranordnung mit hoher Spannungsfestigkeit | |
DE2425364A1 (de) | Gate-gesteuerter halbleitergleichrichter | |
EP0596264B1 (de) | Halbleiterbauelement mit hoher Durchbruchsspannung | |
EP1086495A1 (de) | Hochspannungs-halbleiter-bauelement und verfahren zu seiner herstellung sowie verwendung des halbleiter-bauelements | |
DE102005024943B4 (de) | Soi-igbt | |
DE19535783A1 (de) | Laterale Halbleitervorrichtung und Verfahren zum Betrieb dieser Vorrichtungen | |
CH659151A5 (de) | Festkoerperschalter mit einem halbleiterkoerper und schaltungsanordnung mit wenigstens zwei festkoerperschaltern. | |
DE3632642A1 (de) | Halbleiter-leistungs-bauelement | |
DE102007049000A1 (de) | Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE |
|
8339 | Ceased/non-payment of the annual fee |