DE102007049000A1 - Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor - Google Patents

Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor Download PDF

Info

Publication number
DE102007049000A1
DE102007049000A1 DE102007049000A DE102007049000A DE102007049000A1 DE 102007049000 A1 DE102007049000 A1 DE 102007049000A1 DE 102007049000 A DE102007049000 A DE 102007049000A DE 102007049000 A DE102007049000 A DE 102007049000A DE 102007049000 A1 DE102007049000 A1 DE 102007049000A1
Authority
DE
Germany
Prior art keywords
gates
extension section
source interconnect
extension
interconnect structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007049000A
Other languages
English (en)
Inventor
Kyong Tae Bucheon Chu
Gyu Gwang Gunpo Sim
Jong Min Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102007049000A1 publication Critical patent/DE102007049000A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Ein Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor, bei dem Source-Gebiete miteinander verbunden sind, eine einzelne Source zwei Kanäle mit Elektronen versorgt, eine Kontaktfläche zwischen der Source und einem Kanal verschiedenartig verändert wird, um derart maximiert zu werden, dass ein großer Strom in einer kleinen Fläche fließt, und ein elektrisches Feld nicht auf eine Gate-Kante konzentriert ist.

Description

  • Diese Patentanmeldung beansprucht den Vorrang der am 16. Oktober 2006 eingereichten koreanischen Patentanmeldung Nr. 10-2006-0100210 , die hiermit durch Bezugnahme aufgenommen wird, als wäre sie hierin vollständig dargelegt.
  • HINTERGRUND
  • Ein Leistungs-MOSFET ist ein Feldeffekttransistor (FET) mit einer Isolierschicht aus Siliziumdioxid als Oxid-Isolierschicht, einem Gate, das von einem Leitungskanal für eine Emissionsquelle, der in einem Halbleitersubstrat enthalten ist, durch die Oxid-Isolierschicht isoliert wird, und er benötigt eine Gate-Eingangsimpulsspannung zum Laden und Entladen von Eingangsladungen. Der Leistungs-MOSFET verbraucht weniger Energie als bipolare Transistoren.
  • Der Leistungs-MOSFET umfasst ferner eine Source, ein Drain, eine Vielzahl von im Halbleitersubstrat ausgebildeten Body-Gebieten und eine Gateoxidschicht und ein Gate, die auf und/oder über dem Halbleitersubstrat ausgebildet sind. Metallverdrahtungen zum Anlegen von elektrischen Signalen sind über Kontakte mit Oberseiten der Source-, Drain- und Gate-Elektroden elektrisch verbunden.
  • Insbesondere sind bei einem Leistungs-MOSFET eine n+-Schicht und eine n–-Schicht auf und/oder über einem Halbleitersubstrat ausgebildet, und ein p-Diffusionsgebiet und ein n+-Gebiet sind abwechselnd auf und/oder über einer unteren Fläche und einer obersten Fläche des Substrats ausgebildet. Die Gate-Elektrode ist auf und/oder über dem Substrat an einer Stelle ausgebildet, die das p-Diffusionsgebiet zwischen einem Paar von n+-Gebieten mit einer dazwischen eingefügten Iso lierschicht überkreuzt, und die mit Glas überzogene Source-Elektrode ist derart auf und/oder über der obersten Fläche des Substrats ausgebildet, dass das p-Diffusionsgebiet und die n+-Gebiete verbunden sind.
  • Da die Drain-Elektrode auf und/oder über der unteren Fläche des Substrats ausgebildet sein kann, kann ein Kanal zwischen dem Source-Gebiet und dem Drain-Gebiet in Längsrichtung ausgebildet sein und vom Gate gesteuert werden. Die Elektroden können über ein Gate-Pad und ein Source-Pad nach außen geführt sein, die derart auf und/oder über dem Substrat ausgebildet sind, dass die Gate-Elektrode und die Source-Elektrode mit einer äußeren Einrichtung elektrisch verbunden sind.
  • Wenn eine Spannung an das Gate angelegt wird und das Halbleitersubstrat mit Masse GND verbunden wird, bilden ein Isolator und auf und/oder über und unter dem Isolator angeordnete Elektroden einen Kondensator. Wenn eine positive (+) Spannung an das Gate angelegt wird, werden positive (+) Ladungen im Gate und negative (–) Ladungen unter dem Isolator in einem p-Substrat gebildet. An diesem Punkt müssen der Betrag der positiven (+) Ladungen und der Betrag der negativen (–) Ladungen, die auf beiden Seiten des Isolators gebildet wurden, gleich sein. Wenn eine ausreichende Spannung angelegt wird, kann durch die negativen Ladungen ein Pfad wie z.B. ein Kanal zwischen den zwei n+-Gebieten (Source und Drain) ausgebildet werden. Wenn eine Spannung an das Drain in einem solchen Zustand angelegt wird, fließt Strom den Kanal entlang. Wenn jedoch die Gate-Spannung unterbrochen wird, verschwindet der Kanal und folglich fließt kein Strom. Folglich kann, auch wenn eine konstante Spannung kontinuierlich an das Drain angelegt wird, der in das Drain fließende Strom durch Einstellen der an das Gate angelegten Spannung eingestellt werden.
  • Wie in den Beispielen von 1A und 1B dargestellt, kann ein Leistungs-MOSFET eine Zelle oder einen Body-Bereich 1 umfassen, die bzw. der von Gate 2 umgeben und isoliert wird. Der Body-Bereich 1 kann aus der Oberfläche eines Halbleitersubstrats herausgenommen sein, um ein schwankendes Potential desselben zu verhindern. Das Verhältnis zwischen der Fläche des Body-Bereichs 1 und der Gesamtfläche ist groß. Demgemäß nimmt die Fläche des Body-Bereichs 1 bei einem Bauelement, das eine hohe Stromtreiberfähigkeit erfordert, in signifikanter Weise zu. Weil die einzelne Source 3 Elektronen dem Gate 2 zuführt, kann ein Kontaktbereich zwischen Gate 2 und Source 3 klein sein und folglich verschlechtert sich die Stromtreiberfähigkeit.
  • ZUSAMMENFASSUNG
  • Ausführungsformen betreffen einen Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor (MOSFET), der ausgebildet ist, einer einzelnen Source zu ermöglichen, zwei Kanäle mit Elektronen zu versorgen, und eine Kontaktfläche zwischen einer Source und einem Gate verschiedenartig zu verändern, um die Strombelastbarkeit zu maximieren, eine Kontaktfläche zwischen einem Gate und einer Source zu vergrößern, um die Kanalbreite zu vergrößern, während eine kleine Fläche in Bezug auf eine Region einer Einheit (Chip) belegt wird, und die Erzeugung einer Durchlassvorspannung zwischen einer Source und einem Body-Gebiet und die Erzeugung einer Stoßionisation durch Verhindern von plötzlichen Änderungen am Gate zu verhindern.
  • Gemäß Ausführungsformen enthält ein Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor (MOSFET) ein Halbleitersubstrat; eine Vielzahl von Gates, die über dem Halbleitersubstrat vorgesehen sind; eine Vielzahl von Body-Gebieten, die über einer Oberfläche des Halbleitersubstrats und angrenzend an die Vielzahl von Gates eine Matrix bilden; und eine Vielzahl von Source-Zwischenverbindungsstrukturen, die benachbarte Body-Gebiete umgeben und sich zwischen ihnen erstrecken, um die Vielzahl von Gates mit Strom zu versorgen, wobei die Source-Zwischenverbindungsstrukturen eine vorbestimmte geometrische Struktur haben, die sich zu einer Kontaktfläche der Vielzahl von Gates erstreckt.
  • ZEICHNUNGEN
  • Die Beispiele von 1A und 1B stellen einen Leistungs-MOSFET dar.
  • Die Beispiele von 2 bis 8 stellen einen Leistungs-MOSFET gemäß Ausführungsformen dar.
  • BESCHREIBUNG
  • Wie im Beispiel von 2A dargestellt, umfasst ein Leistungs-MOSFET die Source-Zwischenverbindungsstruktur 15, die aus Dotierungsstoffen vom Typ n+ gebildet ist, um das erste Body-Gebiet 13 und das zweite Body-Gebiet 14 in einer einzigen Richtung elektrisch zu verbinden, so dass keiner der Body-Bereiche durch die Gates isoliert wird.
  • Wie im Beispiel von 2B in einem Schnitt längs der Linie B-B' des Beispiels von 2A dargestellt, kann in einem Halbleitersubstrat vom n+-Typ das p-Typ-Body-Gebiet 16 zwischen einem Gebiet vom n+-Typ und einem Drift-Gebiet in Form eines Tunnels ausgebildet sein. Da sich Kontaktflächen eines Paares von Gates 11, 12, die seitliche Seiten der Source-Zwischenverbindungsstruktur 15 und das mit dem ersten Body- Gebiet 13 und dem zweiten Body-Gebiet 14 verbundene n+-Gebiet elektrisch verbinden, in signifikanter Weise vergrößern können, fließt Strom in beide Seiten der Source-Zwischenverbindungsstruktur 15. Demgemäß kann die Strombelastbarkeit pro Einheitsfläche des Leistungs-MOSFET weiter erhöht werden.
  • Wie im Beispiel von 3 dargestellt, kann gemäß Ausführungsformen ein Leistungs-MOSFET eine Source-Zwischenverbindungsstruktur 25 für die elektrische Verbindung des ersten Body-Gebiets 23 und des zweiten Body-Gebiets 24 enthalten, damit ein großer Strom in einem Kanal mit einer kleinen Fläche fließen kann. Die Source-Zwischenverbindungsstruktur 25 mit einer im Wesentlichen rechteckigen Form liefert Elektronen an das erste Gate 21 und das zweite Gate 22, um die hohe Strombelastbarkeit des Leistungs-MOSFET zu ermöglichen. Die Source-Zwischenverbindungsstruktur 25 kann sich bis zu einer Fläche erstrecken, die vom ersten Gate 21 und vom zweiten Gate 22 belegt ist. Insbesondere kann die elektrische Verbindung zwischen dem ersten Body-Gebiet 23 und dem zweiten Body-Gebiet 24 eine gewundene oder geschlängelte oder nicht-lineare Struktur umfassen, um die belegte Gesamtfläche zu reduzieren. Die Kontaktfläche des ersten Gates 21 und des zweiten Gates 22 kann sich vergrößern und dadurch kann die Kanalbreite wirksam vergrößert werden.
  • Die Source-Zwischenverbindungsstruktur 25 kann mindestens eine dreieckige Form mit einer einzelnen äußeren Ecke zwischen gebogenen Abschnitten hiervon, eine rechteckige Form mit zwei äußeren Ecken zwischen den gebogenen Abschnitten hiervon oder eine Sinusform ohne eine Ecke aufweisen. Die Anzahl nichtlinearer Strukturen, d.h. die Anzahl geänderter Pfade, kann eins oder mindestens zwei sein. Solche Formen der Source-Zwischenverbindungsstruktur 25 können selektiv in Überein stimmung mit mindestens einem der Merkmale des MOSFET, der Fläche eines Substrat und der Gesamtzahl der auf einem Wafer ausgebildeten MOSFETs verwendet werden.
  • Wie im Beispiel von 4 dargestellt, kann ein Leistungs-MOSFET gemäß Ausführungsformen eine Gesamtstruktur umfassen, welche die Länge der Source-Zwischenverbindungsstruktur 25 vergrößert. Die Länge des Pfads, auf dem Löcher zu dem Body-Bereich, der sich auf der Oberfläche des Siliziumsubstrats befindet, nimmt zu, wenn in einem Drain-Gebiet einer Source-Zwischenverbindung, das sich ungefähr in der Mitte zwischen dem ersten Body-Gebiet 23 und dem zweiten Body-Gebiet 24 befindet, Stoßionisation auftritt. Stoßionisation kann im gesamten Drain-Gebiet der Source-Zwischenverbindung oder angrenzend an den Body-Bereich auftreten. Wenn die Spannung des Body-Bereichs zunimmt, kann das Problem auftreten, dass eine Durchlassvorspannung zwischen Source und Body-Bereich angelegt ist. Daher muss die Länge der Source-Zwischenverbindungsstruktur 25 innerhalb eines Bereiches zunehmen, der eine mit solch einer nicht-linearen Struktur verbundene Rückschlagserscheinung verhindert.
  • Wie im Beispiel von 5 dargestellt, kann gemäß Ausführungsformen ein Leistungs-MOSFET eine Source-Zwischenverbindungsstruktur 35 umfassen, welche die geometrische Form einer gezackten oder kreuzförmigen Struktur mit seitlichen Verlängerungen aufweist, die sich an gleichen Stellen von einem linearen Pfad senkrecht zum ersten Gate 31 und zum zweiten Gate 32 hin erstrecken, um das erste Body-Gebiet 33 und das zweite Body-Gebiet 34 elektrisch zu verbinden. Eine derartige geometrische Struktur ist wegen des verkürzten Abstands zwischen dem Body-Bereich und einem Bereich, in dem Stoßionisation auftritt, und wegen einer verminderten Wahr scheinlichkeit für Rückschlag und Durchlassvorspannung zwischen Source und Body-Bereich vorteilhaft. Die Anzahl der Verlängerungsabschnitte kann eins oder mindestens zwei betragen. Eine derartige Abwandlung der Gestaltung der Struktur kann selektiv in Übereinstimmung mit mindestens einem der Merkmale des MOSFET, der Fläche eines Substrat und der Anzahl der auf einem Wafer ausgebildeten MOSFETs verwendet werden.
  • Wie in den Beispielen von 7A und 7B dargestellt, kann Stoßionisation leicht in der Source-Zwischenverbindungsstruktur 35 auftreten, weil ein großes elektrisches Feld C an das Drift-Gebiet angelegt wird. Wenn es daher ein Gebiet gibt, in dem das elektrische Feld konzentriert ist, ist eine Gegenmaßnahme hiergegen erforderlich.
  • Wie im Beispiel von 8 dargestellt, umfasst gemäß Ausführungsformen ein Leistungs-MOSFET eine Source-Zwischenverbindung 45 mit Verlängerungsabschnitten mit Ecken, die derart angeschnitten sind, das keine rechtwinkligen Ecken zwischen dem ersten Gate 41 und dem zweiten Gate 42 und der Source-Zwischenverbindungsstruktur 45 gebildet werden.
  • Wie im Beispiel von 8B dargestellt, sind die Enden der Verlängerungsabschnitte der Source-Zwischenverbindungsstruktur 55 mit einer gezackten Ausgestaltung derart angeschnitten, dass keine rechtwinkligen Ecken zwischen dem ersten 41 und dem zweiten Gate 42 und der Source-Zwischenverbindungsstruktur 55 gebildet werden. Wie in den Beispielen von 8A und 8B dargestellt, kann es möglich sein, die Konzentration eines elektrischen Felds zu verringern, indem Schrägkanten 46 und 56 derart ausgebildet werden, dass verhindert wird, dass sich die Winkel der Ecken des ersten Gates 41 und des zweiten Gates 42 abrupt ändern.
  • Gemäß Ausführungsformen kann es möglich sein, eine Stromflussfähigkeit durch Vergrößern einer Kontaktfläche zwischen einer Vielzahl von Gates und einer Source zu verbessern, um die Kanalbreite auch bei Belegung einer kleinen Fläche in einem Einheitsgebiet (Chip) zu vergrößern. Ferner kann die Erzeugung einer Durchlassvorspannung zwischen einer Source und einem Body-Bereich aufgrund einer Struktur verhindert werden, welche eine Kontaktfläche zwischen einem Gate und dem Body-Bereich vergrößert, um hierdurch die Kanalbreite zu vergrößern. Stoßionisation kann verhindert werden, indem eine abrupte Änderung der Struktur des Gates durch Vergrößern einer Kontaktfläche eines Gates und der Source zur Vergrößerung der Kanalbreite verhindert wird.
  • Obgleich hier Ausführungsformen beschrieben wurden, versteht es sich, dass zahlreiche andere Abwandlungen und Ausführungsformen von Fachleuten entwickelt werden können, die dem Geist und dem Umfang der Prinzipien dieser Offenbarung entsprechen. Insbesondere sind verschiedene Abwandlungen und Änderungen bei den Bestandteilen und/oder Anordnungen der betreffenden Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der angefügten Ansprüche möglich. Zusätzlich zu Abwandlungen und Änderungen bei den Bestandteilen und/oder Anordnungen werden für Fachleute auch alternative Anwendungen offensichtlich sein.

Claims (20)

  1. Vorrichtung, umfassend: ein Halbleitersubstrat; eine Vielzahl von Gates, die über dem Halbleitersubstrat vorgesehen sind; eine Vielzahl von Body-Gebieten, die über dem Halbleitersubstrat und angrenzend an die Vielzahl von Gates eine Matrix bilden; und eine Vielzahl von Source-Zwischenverbindungsstrukturen, die benachbarte Body-Gebiete umgeben und sich zwischen ihnen erstrecken, um die Vielzahl von Gates mit Strom zu versorgen, wobei die Source-Zwischenverbindungsstrukturen eine vorbestimmte geometrische Struktur haben, die sich zu einer Kontaktfläche der Vielzahl von Gates erstreckt.
  2. Vorrichtung nach Anspruch 1, bei der jede der Source-Zwischenverbindungsstrukturen eine nicht-lineare Struktur umfasst.
  3. Vorrichtung nach Anspruch 1 oder 2, bei der ein sich zwischen benachbarten Body-Gebieten erstreckender Abschnitt jeder nicht-linearen Struktur umfasst: einen ersten Verlängerungsabschnitt, der sich von einem ersten Body-Gebiet aus erstreckt; einen zweiten Verlängerungsabschnitt, der sich im Wesentlichen senkrecht vom ersten Verlängerungsabschnitt aus in eine Richtung zu einer Kontaktfläche von einem der Vielzahl von Gates erstreckt; einen dritten Verlängerungsabschnitt, der sich im Wesentlichen senkrecht vom zweiten Verlängerungsabschnitt in eine Richtung zu einem zweiten Body-Gebiet erstreckt; einen vierten Verlängerungsabschnitt, der sich im Wesentlichen senkrecht vom dritten Verlängerungsabschnitt in eine Richtung zu einer Kontaktfläche von einem der Vielzahl von Gates erstreckt; einen fünften Verlängerungsabschnitt, der sich im Wesentlichen senkrecht vom vierten Verlängerungsabschnitt aus erstreckt und Kontakt mit dem zweiten Body-Abschnitt hat.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der jede Source-Zwischenverbindungsstruktur eine Vielzahl von gebogenen Abschnitten umfasst.
  5. Vorrichtung nach Anspruch 4, bei der jeder der Vielzahl von gebogenen Abschnitten abgeschrägt ist.
  6. Vorrichtung nach Anspruch 5, bei der jede Schrägkante mit einem Winkel von ungefähr 45 Grad geneigt ist.
  7. Vorrichtung nach Anspruch 3, bei der ein Abschnitt der die Body-Gebiete umgebenden Source-Zwischenverbindungsstrukturen eine im Wesentlichen dreieckige Form hat.
  8. Vorrichtung nach Anspruch 3, bei der ein Abschnitt der die Body-Gebiete umgebenden Source-Zwischenverbindungsstrukturen eine im Wesentlichen rechteckige Form hat.
  9. Vorrichtung nach Anspruch 3, bei der ein Abschnitt der sich zwischen benachbarten Body-Gebieten erstreckenden Source-Zwischenverbindungsstrukturen eine im Wesentlichen sinusförmige Form hat.
  10. Vorrichtung nach Anspruch 1, bei der ein Abschnitt der sich zwischen benachbarten Body-Gebieten erstreckenden Source-Zwischenverbindungsstrukturen einen ersten Verlängerungsabschnitt, der sich linear zwischen benachbarten Body-Gebieten erstreckt, und einen zweiten Verlängerungsabschnitt umfasst, der sich im Wesentlichen senkrecht vom ersten Verlängerungsabschnitt in eine Richtung zu der Vielzahl von Gates erstreckt.
  11. Vorrichtung nach Anspruch 10, bei der jedes entfernte Ende des zweiten Verlängerungsabschnitts eine im Wesentlichen rechteckige Form hat.
  12. Vorrichtung nach Anspruch 10, bei der jedes entfernte Ende des zweiten Verlängerungsabschnitts eine im Wesentlichen dreieckige Form hat.
  13. Vorrichtung nach Anspruch 10, bei der jedes entfernte Ende des zweiten Verlängerungsabschnitts derart angeschnitten ist, dass sie keinen rechten Winkel bilden.
  14. Vorrichtung nach Anspruch 1, bei der ein Abschnitt der sich zwischen benachbarten Body-Gebieten erstreckenden Source-Zwischenverbindungsstrukturen einen ersten linearen Verlängerungsabschnitt, der sich linear zwischen benachbarten Body-Gebieten erstreckt, umfasst sowie mindestens zwei parallele Verlängerungsabschnitte, die sich im Wesentlichen senk recht vom ersten Verlängerungsabschnitt in eine Richtung zu der Vielzahl von Gates erstrecken.
  15. Vorrichtung nach Anspruch 14, bei der jedes entfernte Ende der mindestens parallelen Verlängerungsabschnitte eine im Wesentlichen rechteckige Form hat.
  16. Vorrichtung nach Anspruch 14, bei der jedes entfernte Ende der mindestens parallelen Verlängerungsabschnitte eine im Wesentlichen dreieckige Form hat.
  17. Vorrichtung nach Anspruch 14, bei der jedes entfernte Ende der mindestens parallelen Verlängerungsabschnitte derart angeschnitten ist, dass sie keinen rechten Winkel bilden.
  18. Vorrichtung nach einem der Ansprüche 1 bis 17, bei der die Vielzahl von Source-Zwischenverbindungsstrukturen aus Dotierungsstoffen vom n+-Typ gebildet ist.
  19. Vorrichtung, umfassend: ein Halbleitersubstrat; eine Vielzahl von Gates, die über dem Halbleitersubstrat vorgesehen sind; eine Vielzahl von Body-Gebieten, die über dem Halbleitersubstrat und angrenzend an die Vielzahl von Gates eine Matrix bilden; und eine Vielzahl von Source-Zwischenverbindungsstrukturen, die benachbarte Body-Gebiete umgeben und sich zwischen ihnen erstrecken, um die Vielzahl von Gates mit Strom zu versorgen, wobei ein Abschnitt der sich zwischen benachbarten Body-Gebieten erstreckenden Source-Zwischenverbindungsstrukturen einen ersten linearen Verlängerungsabschnitt, der sich linear zwischen benachbarten Body-Gebieten erstreckt, umfasst und mindestens zwei parallele Verlängerungsabschnitte, die sich im Wesentlichen senkrecht vom ersten Verlängerungsabschnitt in eine Richtung zu der Vielzahl von Gates erstrecken.
  20. Vorrichtung, umfassend: ein Halbleitersubstrat; eine Vielzahl von Gates, die über dem Halbleitersubstrat vorgesehen sind; eine Vielzahl von Body-Gebieten, die über dem Halbleitersubstrat und angrenzend an die Vielzahl von Gates eine Matrix bilden; und eine Vielzahl von Source-Zwischenverbindungsstrukturen, die benachbarte Body-Gebiete umgeben und sich zwischen ihnen erstrecken, um die Vielzahl von Gates mit Strom zu versorgen, wobei ein Abschnitt der sich zwischen benachbarten Body-Gebieten erstreckenden Source-Zwischenverbindungsstrukturen eine im Wesentlichen sinusförmige Form hat.
DE102007049000A 2006-10-16 2007-10-12 Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor Withdrawn DE102007049000A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0100210 2006-10-16
KR1020060100210A KR100769139B1 (ko) 2006-10-16 2006-10-16 파워 모스에프이티

Publications (1)

Publication Number Publication Date
DE102007049000A1 true DE102007049000A1 (de) 2008-05-21

Family

ID=38815457

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007049000A Withdrawn DE102007049000A1 (de) 2006-10-16 2007-10-12 Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor

Country Status (6)

Country Link
US (1) US7944001B2 (de)
JP (1) JP2008098643A (de)
KR (1) KR100769139B1 (de)
CN (1) CN100570874C (de)
DE (1) DE102007049000A1 (de)
TW (1) TWI347008B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148555B (zh) * 2017-06-27 2021-08-31 深圳尚阳通科技有限公司 超结器件及其制造方法
CN113066866B (zh) * 2021-03-15 2022-07-26 无锡新洁能股份有限公司 碳化硅mosfet器件及其工艺方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398242B2 (ja) 1994-11-30 2003-04-21 日本インター株式会社 絶縁ゲート型バイポーラトランジスタ
JPH09121051A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 電力用半導体素子
JPH09260648A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその製造方法
JP3329707B2 (ja) 1997-09-30 2002-09-30 株式会社東芝 半導体装置
KR100306744B1 (ko) * 1998-11-17 2001-12-17 오길록 트렌치게이트전력소자의제조방법
JP3679954B2 (ja) 1999-09-24 2005-08-03 株式会社東芝 半導体装置
JP2001352063A (ja) 2000-06-09 2001-12-21 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP3524850B2 (ja) 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
JP2004022700A (ja) * 2002-06-14 2004-01-22 Sanyo Electric Co Ltd 半導体装置
JP2005209731A (ja) 2004-01-20 2005-08-04 Seiko Instruments Inc トレンチゲート型ｍｏｓトランジスタとその作成法
JP2007059636A (ja) * 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
CN100570874C (zh) 2009-12-16
JP2008098643A (ja) 2008-04-24
US7944001B2 (en) 2011-05-17
KR100769139B1 (ko) 2007-10-22
TWI347008B (en) 2011-08-11
US20080087953A1 (en) 2008-04-17
CN101165899A (zh) 2008-04-23
TW200820434A (en) 2008-05-01

Similar Documents

Publication Publication Date Title
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
EP0057256B1 (de) Vertikal-MIS-Feldeffekttransistor mit kleinem Durchlasswiderstand
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
EP0939446A1 (de) Durch Feldeffekt steuerbares Leistungshalbleiterbauelement
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE102015102569B4 (de) Halbleiterbauelement
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10250575A1 (de) IGBT mit monolithisch integrierter antiparalleler Diode
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE19705791C1 (de) Leistungs-MOSFET
DE60225790T2 (de) Halbleiterbauelement
EP0098496A1 (de) IGFET mit Injektorzone
DE4310606C2 (de) GTO-Thyristoren
DE102015108568A1 (de) Halbleitervorrichtung mit trenchstrukturen
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE102007049000A1 (de) Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor
DE3114971A1 (de) Dmos-halbleiterbauelement
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501