CN101165899A - 功率金属氧化物硅场效应晶体管 - Google Patents

功率金属氧化物硅场效应晶体管 Download PDF

Info

Publication number
CN101165899A
CN101165899A CNA2007101628605A CN200710162860A CN101165899A CN 101165899 A CN101165899 A CN 101165899A CN A2007101628605 A CNA2007101628605 A CN A2007101628605A CN 200710162860 A CN200710162860 A CN 200710162860A CN 101165899 A CN101165899 A CN 101165899A
Authority
CN
China
Prior art keywords
extension
pattern
grids
source electrode
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101628605A
Other languages
English (en)
Other versions
CN100570874C (zh
Inventor
秋庚兑
沈揆光
金钟玟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101165899A publication Critical patent/CN101165899A/zh
Application granted granted Critical
Publication of CN100570874C publication Critical patent/CN100570874C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种功率金属氧化物硅场效应晶体管，其中源极彼此连接，单个源极向两个沟道提供电子，使所述源极和沟道之间的接触表面不同变化以最大化从而大电流在小面积中流动，以及电场不会朝栅极边缘集中。

Description

功率金属氧化物硅场效应晶体管
本申请要求享有2006年10月16日递交的韩国专利申请No.10-2006-0100210的权益，在此引入其全部内容作为参考。
技术领域
本发明涉及功率金属氧化物硅场效应晶体管(MOSFET)，更具体地，涉及能使得单个源极向两个沟道提供电子并不同地改变源极和栅极之间接触面积以最大化电流能力的功率MOSFET。
背景技术
功率MOSFET是具有二氧化硅绝缘层作为氧化物绝缘层，通过氧化物绝缘层与包括在半导体衬底中的发射源导电沟道隔离的栅极的场效应晶体管，并需要用于充电或放电输入电荷的栅极输入脉冲电压。功率MOSFET比双极晶体管消耗更少的功率。
功率MOSFET进一步包括形成在半导体衬底中的源极、漏极、多个基区(body region)，以及形成在半导体衬底之上和/或上方的栅氧化物膜和栅极。用于施加电信号的金属导线经由接触而电连接至源极、漏极和栅极的上侧。
特别地，在功率MOSFET中，n+型层和n-型层形成在半导体衬底之上和/或上方，以及p型扩散区和n+型区域交替地形成在衬底的底表面和顶表面之上和/或上方。栅极形成在衬底之上和/或上方一对n+型区域之间的p型扩散区与插入在二者之间的绝缘层交叉的位置处，以及由玻璃涂覆的源极形成在衬底的顶表面之上和/或上方使得p型扩散区和n+型区域相连接。
由于漏极可以形成在衬底的底表面之上和/或上方，源区和漏区之间的沟道可以纵向形成并可以通过栅极来控制。电极可以经由形成在衬底之上和/或上方的栅焊盘和源焊盘引出使得栅极和源极与外部器件电连接。
当电压施加在栅极上以及半导体衬底连接至地GND时，绝缘体和位于绝缘体之上和/或上方和之下的电极构成电容器。当正(+)电压施加在栅极上时，在栅极中形成正(+)电荷以及在P型衬底中的绝缘体正下方形成负(-)电荷。这时，在绝缘体两侧形成的正(+)电荷和负(-)电荷的数量将相同。当施加足够的电压时，通路诸如沟道可通过负电荷形成在两个N+型(源极和漏极)区域之间。当电压施加在漏极的情形下，电流沿着沟道流动。然而，当栅电压终止时，沟道消失，并由此，电流不流动。因此，即使当恒定电压连续施加在漏极时，漏极中流动的电流可以通过调节施加在栅极上的电压来调节。
如实施例图1A和图1B所示，功率MOSFET可包括由栅极2包围并绝缘的单元或基极(body)1。基极1可从半导体表面分离以防止其变化的电势。基极1和总面积之间的比率是较大的。因此，基极1的面积使器件需要高电流驱动能力显著增加。由于单个源极3向栅极2供应电子，栅极2和源极3之间的接触部分可以较小，并由此，电流驱动效率降低。
发明内容
本发明实施方式涉及功率金属氧化物硅场效应晶体管(MOSFET)，其能使得单个源极向两个沟道提供电子并不同地改变源极和栅极之间的接触面积以最小化电流能力，增加栅极和源极之间的接触面积以增加沟道宽度，同时占有单元区域(芯片)的较小面积，和防止源极和基区之间的正向偏置，以及通过防止栅极处的突然变化来防止碰撞电离生成。
根据本发明实施方式，功率金属氧化物硅场效应晶体管(MOSFET)包括半导体衬底；设置在半导体衬底之上的多个栅极；在半导体衬底表面上方和邻近多个栅极处组成阵列的多个基区；以及围绕并延伸在相邻的基区之间的多个源极间连接图案，用于向多个栅极提供电流，其中源极间连接图案具有延伸至多个栅极的接触区域的预定几何图案，所述源极间连接图案每个包括非线性图案。在相邻的基区之间延伸的每个非线性图案的一部分包括：从第一基区延伸的第一延伸部分；沿朝多个栅极其中之一的接触区域的方向从所述第一延伸部分基本垂直延伸的第二延伸部分；沿朝第二基区方向从所述第二延伸部分基本垂直延伸的第三延伸部分；沿朝所述多个栅极其中之一的接触区域方向从所述第三延伸部分基本垂直延伸的第四延伸部分；从所述第四延伸部分基本垂直延伸并与所述第二基区部分接触的第五延伸部分。每个互连图案包括多个弯曲部分。所述多个弯曲部分其中之一每个是削角。每个削角成约45度角度倾斜。其中，围绕所述基区的所述源极间连接图案的一部分具有基本三角形形状、基本矩形形状、基本正弦形状。在相邻基区之间延伸的所述源极间连接图案包括在相邻基区之间线性延伸的第一延伸部分和朝所述多个栅极方向从所述第一延伸部分基本垂直延伸的第二延伸部分。其中所述第二延伸部分的每个末端具有基本矩形形状、基本三角形形状；所述第二延伸部分的每个末端是截锥形从而它们不形成直角。在相邻基区之间延伸的所述源极间连接图案包括在相邻基区之间线性延伸的第一线性延伸部分和朝所述多个栅极方向从所述第一延伸部分基本垂直延伸的至少两个平行延伸部分。所述至少两个平行延伸部分的每个末端具有基本矩形形状、基本三角形形状。所述至少两个平行延伸部分的每个末端是截锥形从而它们不形成直角。所述多个源极间连接图案由n+型掺杂剂形成。
根据本发明实施方式，功率金属氧化物硅场效应晶体管(MOSFET)包括半导体衬底；设置在所述半导体衬底之上的多个栅极；在所述半导体衬底之上和相邻所述多个栅极处组成阵列的多个基区；以及围绕并延伸在相邻基区之间的多个源极间连接图案，用于向所述多个栅极提供电流，其中在相邻基区之间延伸的所述源极间连接图案的一部分包括相邻基区之间线性延伸的第一线性延伸部分和朝所述多个栅极方向从所述第一延伸部分基本垂直延伸的至少两个平行延伸部分。
据本发明实施方式，功率金属氧化物硅场效应晶体管(MOSFET)包括半导体衬底；设置在所述半导体衬底之上的多个栅极；在所述半导体衬底之上和相邻所述多个栅极处组成阵列的多个基区；以及围绕并延伸在相邻基区之间的多个源极间连接图案，用于向所述多个栅极提供电流，其中在相邻基区之间延伸的所述源极间连接图案一部分具有基本正弦形状。
附图说明
实施例图1A和图1B示出了功率MOSFET；
实施例图2A-2B到图8A-8B示出了根据本发明实施方式的功率MOSFET。
具体实施方式
如实施例图2A所示，功率MOSFET包括由n+型掺杂剂形成的源极间连接图案15，用于在举个方向上电连接第一基区13和第二基区14，以致每个基极不通过栅极隔离。
如实施例图2B所示，在沿着图实施例图2A的线B-B’提取的部分中，在n+型半导体衬底中，p型基区16可以隧道的形式形成在n+型区域和漂移区域之间。由于一对栅极11、12的接触区域，其电接触源极间接触图案15的侧面和与第一基区13和第二基区14连接的n+型区域，可显著增加源极间连接图案15两侧的电流。因此，每功率MOSFET单位面积的电流能力可进一步增强。
如实施例图3所示，根据实施方式功率MOSFET可包括用于电连接第一基区23和第二基区24的源极间连接图案25，从而大电流可以在具有小面积的沟道中流动。具有基本矩形图案的源极间连接图案25向第一栅极21和第二栅极22提供电子从而利于功率MOSFET的高电流能力。源极间连接图案25可延伸至由第一栅极21和第二栅极22占有的区域。特别地，第一基区23和第二基区24之间的电连接可包括线圈或迂回或非线性图案，而不是线性图案，从而减少总占有面积。第一栅极21和第二栅极22的接触面积可增加，并由此可有效地增加沟道宽度。
源极间连接图案25可包括具有在其弯曲部分之间的单个外部拐角的矩形形状，具有在其弯曲部分之间的两个外部拐角的矩形图案，以及没有拐角的正弦形状的至少其中之一。非线性图案的数量，即，已改变的通路的数量，可以是一个或至少两个。所述源极间连接图案25的形状可以根据MOSFET的至少一个特征、衬底的面积和形成在晶片上的MOSFET的总量而选择性应用。
如实施例图4所示，根据实施方式功率MOSFET可包括增加源极间连接图案25的长度的整体结构。当在位于接近第一基区23和第二基区24之间的中间发生碰撞电离时，空穴流向位于硅衬底表面中的基极的通路的长度增加。碰撞电离可以发生在整个源极间连接漏区或邻近基极处。如果基极的电压增加，则存在正向偏置施加在源极和基极之间的问题。因此，源极间连接图案25的长度应当增加的范围为防止与所述非线性图案相关的回跳(snap back)现象。
如实施例图5所示，根据实施方式功率MOSFET可包括源极间连接图案35，其具有横向延伸的锯齿状或交叉型图案，该横向延伸从朝第一栅极31和第二栅极32连接至第一基区33和第二基区34的线性通路的相同位置处垂直延伸。由于基极和碰撞电离发生的区域之间缩短的距离以及回跳和源极与基极之间正向偏置减少的可能性，因此所述几何图案是有利的。延伸部分的数量可以是一个或至少两个。结构设计上的所述变化可以根据MOSFET的特征、衬底的面积和形成在晶片上的MOSFET的数量而选择性应用。
如实施例图7A和图7B所示，由于大电场C施加在漂移区，因此在源极间连接图案35中可能易于发生碰撞电离。因此，如果区域存在于集中的电场中，则需要其反措施。
如实施例图8A所示，根据实施方式，功率MOSFET包括源极间连接4图案5，其具有含截顶的拐角的延伸部分，从而直角不形成在第一栅极41和第二栅极42和源极间连接图案45之间。
如实施例图8B所示，具有锯齿型结构的源极间连接图案55的延伸部分的端部是截锥形(truncated)从而直角拐角不形成在第一栅极41和第二栅极42和源极间连接图案55之间。如实施例图8A和图8B所示，通过形成削角(chamfer)46和56来减小电场的密度是可能的从而防止第一栅极41和第二栅极42的拐角的角度突然变化。
根据实施方式，通过增加多个栅极和源极之间的接触面积甚至占有单位区域(芯片)中的较小面积来增加沟道宽度而增加电流效率是可能的。还可防止由于增加栅极和基极之间的接触面积而由此增加沟道宽度的结构导致源极和基极之间正向偏置的产生。可通过增加栅极和源极之间的接触面积以增加沟道宽度而防止栅极的结构突然改变来防止碰撞电离。
虽然在此描述了本发明的实施方式，但应当理解本领域的技术人员在可以设计将落入本公开的原理的精神和范围内的各种其它改进和实施方式。更具体地，在所公开的本发明、附图和所附权利要求书范围内可以对主题的组合部件和/或设备进行各种变型和改进。对于本领域的技术人员来说除部件和/或设置的变型和改进外，显然还可使用替代实施例。

Claims (20)

1.一种装置，包括：
半导体衬底；
设置在所述半导体衬底之上的多个栅极；
在所述半导体衬底之上和相邻所述多个栅极处组成阵列的多个基区；以及
围绕并延伸在相邻基区之间的多个源极间连接图案，用于向所述多个栅极提供电流，其中所述源极间连接图案具有延伸至所述多个栅极的接触区域的预定几何图案。
2.根据权利要求1所述的装置，其特征在于，所述源极间连接图案每个包括非线性图案。
3.根据权利要求2所述的装置，其特征在于，在相邻的基区之间延伸的每个非线性图案的一部分包括：
从第一基区延伸的第一延伸部分；
沿朝多个栅极其中之一的接触区域的方向从所述第一延伸部分基本垂直延伸的第二延伸部分；
沿朝第二基区方向从所述第二延伸部分基本垂直延伸的第三延伸部分；
沿朝所述多个栅极其中之一的接触区域方向从所述第三延伸部分基本垂直延伸的第四延伸部分；
从所述第四延伸部分基本垂直延伸并与所述第二基区部分接触的第五延伸部分。
4.根据权利要求3所述的装置，其特征在于，每个互连图案包括多个弯曲部分。
5.根据权利要求4所述的装置，其特征在于，所述多个弯曲部分其中之一每个是削角。
6.根据权利要求5所述的装置，其特征在于，每个削角成约45度角度倾斜。
7.根据权利要求3所述的装置，其特征在于，围绕所述基区的所述源极间连接图案的一部分具有基本三角形形状。
8.根据权利要求3所述的装置，其特征在于，围绕所述基区的所述源极间连接图案的一部分具有基本矩形形状。
9.根据权利要求3所述的装置，其特征在于，围绕所述基区的所述源极间连接图案的一部分具有基本正弦形状。
10.根据权利要求1所述的装置，其特征在于，在相邻基区之间延伸的所述源极间连接图案包括在相邻基区之间线性延伸的第一延伸部分和朝所述多个栅极方向从所述第一延伸部分基本垂直延伸的第二延伸部分。
11.根据权利要求10所述的装置，其特征在于，所述第二延伸部分的每个末端具有基本矩形形状。
12.根据权利要求10所述的装置，其特征在于，所述第二延伸部分的每个末端具有基本三角形形状。
13.根据权利要求10所述的装置，其特征在于，所述第二延伸部分的每个末端是截锥形从而它们不形成直角。
14.根据权利要求1所述的装置，其特征在于，在相邻基区之间延伸的所述源极间连接图案包括在相邻基区之间线性延伸的第一线性延伸部分和朝所述多个栅极方向从所述第一延伸部分基本垂直延伸的至少两个平行延伸部分。
15.根据权利要求14所述的装置，其特征在于，所述至少两个平行延伸部分的每个末端具有基本矩形形状。
16.根据权利要求14所述的装置，其特征在于，所述至少两个平行延伸部分的每个末端具有基本三角形形状。
17.根据权利要求14所述的装置，其特征在于，所述至少两个平行延伸部分的每个末端是截锥形从而它们不形成直角。
18.根据权利要求1所述的装置，其特征在于，所述多个源极间连接图案由n+型掺杂剂形成。
19.一种装置包括：
半导体衬底；
设置在所述半导体衬底之上的多个栅极；
在所述半导体衬底之上和相邻所述多个栅极处组成阵列的多个基区；以及
围绕并延伸在相邻基区之间的多个源极间连接图案，用于向所述多个栅极提供电流，其中在相邻基区之间延伸的所述源极间连接图案的一部分包括相邻基区之间线性延伸的第一线性延伸部分和朝所述多个栅极方向从所述第一延伸部分基本垂直延伸的至少两个平行延伸部分。
20.一种装置，包括：
半导体衬底；
设置在所述半导体衬底之上的多个栅极；
在所述半导体衬底之上和相邻所述多个栅极处组成阵列的多个基区；以及
围绕并延伸在相邻基区之间的多个源极间连接图案，用于向所述多个栅极提供电流，其中在相邻基区之间延伸的所述源极间连接图案一部分具有基本正弦形状。
CNB2007101628605A 2006-10-16 2007-10-16 功率金属氧化物硅场效应晶体管 Expired - Fee Related CN100570874C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060100210A KR100769139B1 (ko) 2006-10-16 2006-10-16 파워 모스에프이티
KR1020060100210 2006-10-16

Publications (2)

Publication Number Publication Date
CN101165899A true CN101165899A (zh) 2008-04-23
CN100570874C CN100570874C (zh) 2009-12-16

Family

ID=38815457

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101628605A Expired - Fee Related CN100570874C (zh) 2006-10-16 2007-10-16 功率金属氧化物硅场效应晶体管

Country Status (6)

Country Link
US (1) US7944001B2 (zh)
JP (1) JP2008098643A (zh)
KR (1) KR100769139B1 (zh)
CN (1) CN100570874C (zh)
DE (1) DE102007049000A1 (zh)
TW (1) TWI347008B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148555B (zh) * 2017-06-27 2021-08-31 深圳尚阳通科技有限公司 超结器件及其制造方法
CN113066866B (zh) * 2021-03-15 2022-07-26 无锡新洁能股份有限公司 碳化硅mosfet器件及其工艺方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398242B2 (ja) 1994-11-30 2003-04-21 日本インター株式会社 絶縁ゲート型バイポーラトランジスタ
JPH09121051A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 電力用半導体素子
JPH09260648A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその製造方法
JP3329707B2 (ja) 1997-09-30 2002-09-30 株式会社東芝 半導体装置
KR100306744B1 (ko) * 1998-11-17 2001-12-17 오길록 트렌치게이트전력소자의제조방법
JP3679954B2 (ja) 1999-09-24 2005-08-03 株式会社東芝 半導体装置
JP2001352063A (ja) 2000-06-09 2001-12-21 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP3524850B2 (ja) 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
JP2004022700A (ja) * 2002-06-14 2004-01-22 Sanyo Electric Co Ltd 半導体装置
JP2005209731A (ja) 2004-01-20 2005-08-04 Seiko Instruments Inc トレンチゲート型ｍｏｓトランジスタとその作成法
JP2007059636A (ja) * 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
US7944001B2 (en) 2011-05-17
KR100769139B1 (ko) 2007-10-22
CN100570874C (zh) 2009-12-16
US20080087953A1 (en) 2008-04-17
DE102007049000A1 (de) 2008-05-21
JP2008098643A (ja) 2008-04-24
TWI347008B (en) 2011-08-11
TW200820434A (en) 2008-05-01

Similar Documents

Publication Publication Date Title
US7479679B2 (en) Field effect transistor and application device thereof
JP3382172B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
CN101431077B (zh) 具有垂直型和水平型栅极的半导体器件及其制造方法
CN104241207B (zh) 半导体及其制造方法
CN109075199A (zh) 半导体装置
CN105359277B (zh) 场板沟槽fet以及半导体构件
CN110459602A (zh) 具有纵向浮空场板的器件及其制造方法
CN103681668A (zh) 半导体装置
JP2005531141A (ja) 端部構造を有する半導体装置
KR100873419B1 (ko) 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자
CN100570874C (zh) 功率金属氧化物硅场效应晶体管
JP2004335922A (ja) 半導体装置
US20150380532A1 (en) Semiconductor device
CN100442537C (zh) 半导体器件的端子结构及其制造方法
JP2008060152A (ja) 半導体装置及びその製造方法
CN108711571A (zh) 半导体器件
CN111344867B (zh) 半导体装置
CN101288178A (zh) 绝缘栅极场效应晶体管
TW471154B (en) Robust bonding pad structure for integrated circuit chips
EP0996158B9 (en) High voltage resistive structure integrated on a semiconductor substrate
JP2021068845A (ja) 半導体装置
CN111682059B (zh) 半导体装置
US20240079480A1 (en) Semiconductor module
TWI714683B (zh) 具有超晶格結構的表面優化電晶體
JP3444048B2 (ja) 半導体集積装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20131016