KR100769139B1 - 파워 모스에프이티 - Google Patents

파워 모스에프이티 Download PDF

Info

Publication number
KR100769139B1
KR100769139B1 KR1020060100210A KR20060100210A KR100769139B1 KR 100769139 B1 KR100769139 B1 KR 100769139B1 KR 1020060100210 A KR1020060100210 A KR 1020060100210A KR 20060100210 A KR20060100210 A KR 20060100210A KR 100769139 B1 KR100769139 B1 KR 100769139B1
Authority
KR
South Korea
Prior art keywords
source
connection pattern
gates
pattern
gate
Prior art date
Application number
KR1020060100210A
Other languages
English (en)
Inventor
추경태
심규광
김종민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060100210A priority Critical patent/KR100769139B1/ko
Priority to US11/869,378 priority patent/US7944001B2/en
Priority to DE102007049000A priority patent/DE102007049000A1/de
Priority to JP2007266688A priority patent/JP2008098643A/ja
Priority to TW096138370A priority patent/TWI347008B/zh
Priority to CNB2007101628605A priority patent/CN100570874C/zh
Application granted granted Critical
Publication of KR100769139B1 publication Critical patent/KR100769139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 소스(SOURCE)가 서로 연결된 구조를 갖는 파워 모스에프이티(MOS-FET)에 있어서, 하나의 소스가 2개의 채널에 전자를 공급하고, 소스와 채널이 접하는 면이 최대화 되도록 다양하게 변형시켜 작은 면적에서 큰 전류가 흐르도록 하며, 전기장이 게이트 에지(edge)에 몰리지 않도록 하는 것을 특징으로 하는 파워 모스에프이티에 관한 것이다.
소스간 연결 패턴, 파워 모스에프이티(MOS-FET), 전류 성능(current capability)

Description

파워 모스에프이티{POWER METAL OXIDE SILICON FIELD EFFECT TRANSISTOR}
도 1a는 종래 파워 모스에프이티(MOS-FET)의 구조를 도시한 평면도.
도 1b는 도 1a의 A-A'선에 따른 단면을 도시한 단면도.
도 2a는 본 발명의 제 1 실시예에 따른 파워 모스에프이티의 평면도.
도 2b는 도 2a의 B-B'선에 따른 파워 모스에프이티의 단면도.
도 3은 본 발명의 제 2 실시예에 따른 파워 모스에프이티의 평면도.
도 4는 도 3의 요부를 확대 도시한 확대도.
도 5는 본 발명의 제 3 실시예에 따른 파워 모스에프이티의 평면도.
도 6은 도 5의 요부를 확대 도시한 확대도.
도 7a는 도 3에 도시된 파워 모스에프이티에서 소스라인의 굴곡 부분을 나타낸 도면.
도 7b는 도 6에 도시된 파워 모스에프이티에서 소스라인의 굴곡 부분을 나타낸 도면.
도 8a와 도 8b를 본 발명의 제 4 실시예에 따른 파워 모스에프이티의 구조를 도시한 평면도.
<도면의 주요부분에 대한 부호 설명>
11,21,31,41,51: 게이트1 12,22,32,42,52: 게이트2
13,23,33,43,53: 바디1 14,24,34,44,54: 바디2
15,25,35,45,55: 소스간 연결 패턴 16: P형 바디
46,56: 챔퍼
본 발명은 파워 모스에프이티(MOS-FET)에 관한 것으로, 더욱 상세하게는 하나의 소스가 2개의 채널에 전자를 제공하고, 소스와 게이트간의 접하는 면적을 다양하게 변형시켜 전류 성능을 최대화한 파워 모스에프이티(MOS-FET)에 관한 것이다.
일반적으로, 파워 모스에프이티(MOSFET)는 산화 절연층으로 보통은 이산화규소 절연층을 가진 전계 효과 트랜지스터(FET)의 하나로서, 게이트(GATE)는 반도체 내에 있는 유출원 전도 채널과, 산화절연층에 의해 분리되어 있고, 입력 전하량을 충전시키거나 제거할 펄스 정도의 게이트 입력 전압을 필요로 하며, 양극성 트랜지스터보다 적은 전력으로 작동하는 반도체 소자이다.
파워 모스에프이티(MOS-FET)는 반도체 기판에 형성된 소스, 드레인, 바디 영역과, 이 소스, 드레인, 바디 영역이 형성된 반도체 기판상에 게이트 산화막과 게이트를 포함하는 구조를 가진다.
이와 같은 파워 모스에프이티(MOS-FET)의 구조에서 전극인 소스, 드레인, 게이트 상부에는 각각 전기적 신호를 인가하기 위한 금속 배선이 연결되며, 이러한 연결을 이루는 부분이 컨택이다.
이러한 파워 모스에프이티(MOS-FET)는 기판인 웨이퍼 상에 n+-층과 n--층이 설치되어 있고, 저면과 최상면에 번갈아 형성된 p-확산영역과 n+-영역이 형성되어 있다.
상기 기판상에서, 게이트 전극은 한 쌍의 n+-영역 사이의 상기 p영역을 가로지른 위치에 절연층을 통해서 형성되어 있고, 유리코팅으로 피복된 소스 전극은 절연영역을 제외하고 상기 p 영역과 n+ 영역을 접속하도록 최상면상에 형성되어 있다.
한편, 기판의 저면에 드레인 전극이 형성되어 있기 때문에, 소스 영역과 드레인 영역 사이의 채널은 종 방향으로 형성되고, 게이트에 의해 제어되도록 설계되어 있다.
또한, 이와 같은 파워 모스에프이티(MOS-FET)는 외부와 게이트 전극 및 소스 전극을 접속하기 위해, 각 전극은 기판상에 형성된 게이트 패드 및 소스 패드를 통해서 인출될 수 있다.
이와 같은 모스에프이티(MOS-FET)를 간략히 설명하면, 게이트(GATE)에 전압을 인가하고 반도체 기판인 바디(BODY)를 GND에 연결하면, 절연체를 기준으로 보았을 때, 위/아래가 커패시터(CAPACITOR)의 형태를 이룬다. 이런 상태에서 게이트에 (+)전압을 인가하면, 게이트에는 (+)전하가 형성되고, 맞은편의 P형 기판에는 절연체 바로 아래에만 (-)전하가 형성된다.
이때, 절연체를 기준으로 서로 마주보고 있는 (+)전하와 (-)전하는 같은 양이어야 하고, 때문에 충분한 전압이 가해지면 두 개의 N+(소스, 드레인) 사이에 (-)전하로 이루어진 길이 생기게 되는데, 이를 통상적으로 채널이라고 한다.
이러한 상태에서 드레인에 전압을 인가하면 이 채널을 따라서 전류가 흐르게 된다. 하지만, 게이트의 전압이 끊기게 되면, 채널이 사라져서 전류가 흐르지 않게 된다. 결국 일정한 전압이 드레인에 계속 가해지고 있어도 게이트의 전압을 조절하며 드레인에서의 전류를 조절할 수 있게 된다.
이와 같은 종래의 파워 모스에프이티(MOS-FET)는 도 1a와 도 1b에 도시된 바와 같이, 바디(1)가 게이트(2)에 의해 둘러싸여 고립되어 있기 때문에 전위(potential)가 변동하는 것을 막기 위해서는 모든 바디(1) 단자를 반도체 기판 표면으로 뽑아내야 한다. 이러한 구조에선 전체 면적에서 바디(1) 단자가 차지하는 면적이 넓어져 높은 전류구동이 필요한 소자의 경우 그 면적 크기가 매우 커진다.
또한, 하나의 소스(3)가 하나의 게이트(2)에만 전자를 제공하는 구조로 구비되어 있으므로, 소스(3)와 게이트(2)가 접하는 부분이 작아 전류구동의 효율이 저하되는 문제점이 있다.
이와 같은 종래에 파워 모스에프이티(MOS-FET)의 문제점을 해결하기 위한 본 발명은 단위 영역(각각의 칩(CHIP))에 대해 작은 면적을 차지하면서도 게이트(GATE)와 소스간의 접촉면을 넓혀 전류가 흐르는 폭을 증대시킨 파워 모스에프이티(MOS-FET)의 구조를 제공하는데 목적을 두고 있다.
본 발명의 다른 목적은 게이트와 소스간의 접촉면을 넓혀 전류가 흐르는 폭을 증대시키는 과정에서 생길 수 있는 소스와 바디간에 순방향 바이어스가 발생되는 것을 방지하는 파워 모스에프이티의 구조를 제공하는 데 있다.
본 발명의 또 다른 목적은 게이트와 소스간의 접촉면을 넓혀 전류가 흐르는 폭을 증대시키는 과정에서 게이트 구조가 급격히 변하지 않도록 함으로써, 충돌 이온화(impact ionization)의 발생을 방지하는 파워 모스에프이티의 구조를 제공하는데 목적을 두고 있다.
이러한 목적 달성을 위한 본 발명은 소스간 연결 패턴을 통해 게이트(GATE)에 전류를 공급하는 파워 모스에프이티(MOS-FET)에서, 상기 소스간 연결 패턴은 다수의 게이트에 접하는 소정의 패턴 경로를 이루어 상기 다수의 게이트에 대한 접 면적을 경유하여 연장 형성되어 전류를 공급하는 것을 특징으로 하는 파워 모스에프이티에 관한 것이다.
본 발명에서 상기 소스간 연결 패턴은 상기 다수의 게이트에 접하는 접 면적을 지그재그로 경유하여 연장되는 지그재그 패턴(meandering pattern)으로 형성됨을 특징으로 한다.
본 발명에서 상기 소스간 연결 패턴은 상기 다수의 바디를 연결하는 직선 경로 상에서 직각으로 연장 형성되되, 상기 게이트 각각의 방향으로 다수 연장하는 재그 패턴(jagged pattern)으로 형성됨을 특징으로 한다.
본 발명에서 상기 소스간 연결 패턴은 경로의 연장 절곡되는 양측 단에 외곽 모서리가 하나 이상으로 형성되고, 상기 바디를 둘러싸는 소스의 외측 경계까지 지그재그로 경유하여 연장됨을 특징으로 한다.
본 발명에서 상기 소스간 연결 패턴의 경로가 상기 다수의 게이트의 접 면적을 경유하여 연장 형성될 경우, 연장 형성되는 패턴의 모서리는 각각 급격한 각도 변경을 방지하도록 챔퍼가 형성됨을 특징으로 한다.
본 발명에서 상기 지그재그로 연장 형성되는 소스간 연결 패턴은 삼각파 형상, 구형파 형상 및 사인파 형상 중 어느 하나인 것을 특징으로 한다.
본 발명인 파워 모스에프이티(MOS-FET)를 실시예에 따라 구체적으로 설명하기에 앞서 본 발명의 설명에 참고가 되는 도면으로, 도 2a는 본 발명의 제 1 실시예에 따른 파워 모스에프이티의 평면도이고, 도 2b는 도 2a의 B-B'선에 따른 파워 모스에프이티의 단면도이며, 도 3을 본 발명의 제 2 실시예에 따른 파워 모스에프이티의 상면도로, 도 4를 도 3의 요부를 확대 도시한 평면도로, 도 5를 본 발명의 제 3 실시예에 따른 파워 모스에프이티의 상면도로, 도 6을 도 5의 요부를 확대 도시한 확대도로, 도 7a는 도 3에 도시된 파워 모스에프이티에서 소스라인의 굴곡 부분을 나타낸 도면으로, 도 7b는 도 6에 도시된 파워 모스에프이티에서 소스라인의 굴곡 부분을 나타낸 도면으로, 도 8a와 도 8b를 본 발명의 제 4 실시예에 따른 파워 모스에프이티의 구조를 도시한 상면도로 제시한다.
이와 같이 제시한 첨부 도면을 참고로 하여 본 발명을 설명하면 다음과 같다.
[ 제 1 실시예 ]
먼저, 본 발명의 제 1 실시예에 따른 파워 모스에프이티는 도 2a에 도시된 바와 같이 종래의 구조와 달리 n+도펀트에 의해 형성된 소스 사이의 연결 패턴(15)이 각각의 게이트에 의해 고립되지 않도록 일측 방향으로 바디1(13)과 바디2(14)를 서로 연결하고, B-B`선에 따른 절단면을 나타낸 도 2b에 도시된 바와 같이 n+영역 아래와 드리프트 영역 위에서 p형 바디(16)가 터널과 같은 형태로 서로 연결되어 있다.
이와 같이 소스 사이의 연결 패턴(15)에 의해 바디1(13)과 바디2(14)에 연결된 n+영역과 게이트(11,12)가 만나는 면은 소스 사이의 연결 패턴(15)의 양측면으로 크게 늘어나게 되므로, 전류는 바로 이 양측면을 통해 흐르므로 파워 모스에프이티의 단위면적당 전류 성능(current capability)을 더욱 높여주는 것을 알 수 있다.
[ 제 2 실시예 ]
본 발명의 제 2 실시예에 따른 파워 모스에프이티(MOS-FET)는 바디1(23)과 바디2(24)가 소스간 연결 패턴(25)을 통해 서로 연결되도록 하여 작은 면적으로 큰 전류가 흐르도록 하는 구조로 형성함에 있어서, 소스간 연결 패턴(25)이 2개의 게이트, 즉 게이트1(21)과 게이트2(22)에 전자를 제공하여 고 전류 성능에 기여하도록 하되, 소스간 연결 패턴(25)이 게이트1(21)과 게이트2(22)의 점유 면적을 경유하여 연장할 수 있다. 즉, 도 3에 도시된 바와 같이, 바디1(23)과 바디2(24) 간의 연결을 직선 대신, 지그재그 패턴(MEANDERING PATTERN)으로 구비하여 칩에서 차지하는 면적은 작게 하되, 게이트1(21)과 게이트2(22)와의 접촉면을 넓혀서 전류가 흐르는 채널 폭을 효율적으로 향상시킨다.
이때, 소스간 연결 패턴(25)은 그 경로의 절곡되는 양측 단에는 외곽 모서리가 하나 형성되어 삼각파 형상이 될 수도 있고, 두 개 이상 형성되어 구형파 형상으로 될 수도 있고, 모서리 없이 만곡된 사인파 형상으로 될 수도 있으며, 지그재그 즉, 경로 변경되는 반복 횟수는 한번 또는 두 번 이상일 수 있는데, 그 적용은 모스에프이티(MOS-FET)의 특성과 기판의 면적 및 웨이퍼에 형성되는 모스에프이티(MOS-FET)의 개수에 따라 선택적으로 변경 적용시킬 수 있다.
본 발명에서는 실시예로서 소스간 연결 패턴(25)을 구형파 형상으로 적용하여 설명한다.
[ 제 3 실시예 ]
다음으로, 파워 모스에프이티(MOS-FET)는 제 2 실시예와 같이, 소스간 연결 패턴을 지그재그로 하여, 길이를 제한 없이 길게 할 수 없는 한계가 존재하게 된다. 그 이유는 도 4에 도시된 바와 같이 바디1(23)과 바디2(24)간의 연결 중간 부분에 위치한 소스간 연결 드레인 영역에서 충돌 이온화가 발생하면 정공(HOLE)이 실리콘 표면에 있는 바디 단자까지 흘러가야 할 경로가 길어지게 되기 때문이다.
참고로, 충돌 이온화는 소스간 연결 드레인 영역 전체에 걸쳐 발생할 수 있고, 바디 단자 근처에서 발생할 수도 있으나, 이때 문제가 되는 것은 바디의 전압이 올라가서, 소스와 바디 간에 순방향 바이어스가 걸릴 가능성을 제공한다는 것이다.
그러므로, 소스간 연결 패턴의 길이는 전술한 바와 같은 스냅 백(SNAP BACK) 현상이 생기지 않는 범위 내에서 길어져야 하며, 이러한 지그재그 패턴에서 발생될 수 있음을 감안하여야 한다.
따라서, 도 5에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 파워 모스에프이티(MOS-FET)는 소스간 연결 패턴(35)이 바디1(33)과 바디2(34)를 연결하는 직선 경로 상에 직각 연장 형성되되, 게이트1(31)과 게이트2(32) 각각의 방향으로 동일한 위치에서 연장 형성되는 재그 패턴(jagged pattern)으로 이루어진다.
이와 같이 재그 패턴(jagged pattern)으로 이루어지면, 충돌 이온화가 발생한 곳과 바디 단자까지의 거리가 짧아져서 스냅 백 현상의 발생 확률이 낮아지므로, 결과적으로 전술한 지그재그 패턴에 비해 소스와 바디(BODY) 간에 순방향 바이어스가 걸릴 가능성이 낮아지게 된다.
이때, 소스간 연결 패턴(35)이 바디1(33)과 바디2(34)를 연결하는 직선 경로 상에 수직 연장 형성되되, 게이트1(31)과 게이트2(32) 각각의 방향으로 동일한 위치에서 연장 형성될 수도 있으며, 상호 어긋나게 형성될 수도 있다.
또한, 그 연장 형성되는 개수는 하나일 수도 있고, 두 개 이상일 수도 있는데, 이러한 설계 변경은 전술한 실시예들과 마찬가지로, 모스에프이티(MOS-FET)의 특성과 기판의 면적 및 웨이퍼에 형성되는 모스에프이티(MOS-FET)의 개수에 따라 선택적으로 변경 적용시킬 수 있다.
[ 제 4 실시예 ]
끝으로, 전술한 바와 같은 본 발명에 따른 파워 모스에프이티(MOS-FET)는 소스간 연결 패턴에서 드리프트 영역은 전기장이 크게 걸리기 때문에, 충돌 이온화가 쉽게 발생할 수 있다. 그러므로, 전기장이 집중되는 영역이 발생한다면, 이에 대한 개선이 필요하게 된다.
이와 같은 전기장은 도 7a와 도 7b에 각각 C와 D로 동그라미 표시한 바와 같이 구조가 갑자기 변하는 곳에서 주로 집중되기 때문에, 본 발명의 제 4 실시예에 따른 파워 모스에프이티(MOS-FET)는 도 8a에 도시된 바와 같이 지그재그 패턴(MEANDERING PATTERN)에서는 게이트1(41)과 게이트2(42)가 소스간 연결 패턴(45)과 만나는 곳에 직각 모서리가 형성되지 않도록 한다.
또한, 본 발명의 제 4 실시예에 따른 파워 모스에프이티(MOS-FET)는 도 8b에 도시된 바와 같이 재그 패턴(jagged pattern)에서도 마찬가지로 게이트1(51)과 게이트2(52)가 소스간 연결 패턴(55)과 만나는 곳에 직각 모서리가 형성되지 않도록 구비된다.
즉, 게이트1(41,51)과 게이트2(42,52)의 구조가 급격히 변하지 않도록, 소스간 연결 패턴(45,55)이 직선 경로를 이탈하여 게이트1(41,51)과 게이트2(42,52)의 점유 면적을 경유하여 형성될 경우, 형성되는 모서리 부분에 대해 급격한 각도 변경을 방지하도록 챔퍼(46,56)를 형성함으로써, 전기장이 집중되는 것을 줄일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
이와 같이 되는 본 발명은 단위 영역(각각의 칩(CHIP))에 대해 작은 면적을 차지하면서도 다수의 게이트와 소스 간의 접촉면을 넓혀 전류가 흐르는 폭을 증대시킴으로써, 전류의 흐름 효율을 향상시키는 효과를 얻을 수 있다.
또한, 본 발명은 게이트와 바디간의 접촉면을 넓혀 전류가 흐르는 폭을 증대시키는 과정에서 생길 수 있는 소스와 바디 간에 순방향 바이어스가 발생하는 것을 방지하는 효과를 얻을 수 있다.
또한, 본 발명은 게이트와 소스간의 접촉면을 넓혀 전류가 흐르는 폭을 증대시키는 과정에서 게이트 구조가 급격히 변하지 않도록 함으로써, 충돌 이온화을 방지하는 효과를 얻을 수 있다.

Claims (12)

  1. 소스간 연결 패턴을 통해 게이트(GATE)에 전류를 공급하는 파워 모스에프이티(MOS-FET)에서,
    상기 소스간 연결 패턴은 다수의 게이트에 접하는 소정의 패턴 경로를 이루어 상기 다수의 게이트에 대한 접 면적을 경유하여 연장 형성되어 전류를 공급하는 것을 특징으로 하는 파워 모스에프이티.
  2. 제 1 항에 있어서,
    상기 소스간 연결 패턴은 상기 다수의 게이트에 접하는 접 면적을 지그재그로 경유하여 연장되는 지그재그 패턴(meandering pattern)으로 형성됨을 특징으로 하는 파워 모스에프이티.
  3. 제 1 항에 있어서,
    상기 소스간 연결 패턴은 상기 다수의 바디를 연결하는 직선 경로 상에서 직각으로 연장 형성되되, 상기 게이트 각각의 방향으로 다수 연장하는 재그 패턴(jagged pattern)으로 형성됨을 특징으로 하는 파워 모스에프이티.
  4. 제 2 항에 있어서,
    상기 소스간 연결 패턴은 경로의 연장 절곡되는 양측 단에 외곽 모서리가 하 나 이상으로 형성되고, 상기 바디를 둘러싸는 소스의 외측 경계까지 지그재그로 경유하여 연장됨을 특징으로 하는 파워 모스에프이티.
  5. 제 2 항에 있어서,
    상기 지그재그로 연장 형성되는 소스간 연결 패턴은 삼각파 형상임을 특징으로 하는 파워 모스에프이티.
  6. 제 2항에 있어서,
    상기 지그재그로 연장 형성되는 소스간 연결 패턴은 구형파 형상임을 특징으로 하는 파워 모스에프이티.
  7. 제 2항에 있어서,
    상기 지그재그로 연장 형성되는 소스간 연결 패턴은 사인파 형상임을 특징으로 하는 파워 모스에프이티.
  8. 제 3 항에 있어서,
    상기 소스간 연결 패턴은 상기 다수의 바디를 연결하는 직선 경로 상에서 상기 바디를 둘러싸는 소스의 외측 경계 길이까지 직각으로 연장하여 다수 형성됨을 특징으로 하는 파워 모스에프이티.
  9. 제 3 항에 있어서,
    상기 소스간 연결 패턴은 상기 다수의 바디를 연결하는 직선 경로 상에서 상기 게이트 각각의 방향으로 동일한 직선 경로의 위치에서 직각으로 연장 형성됨을 특징으로 하는 파워 모스에프이티.
  10. 제 3 항에 있어서,
    상기 소스간 연결 패턴은 상기 다수의 바디를 연결하는 직선 경로 상에서 상기 게이트 각각의 방향으로 상호 어긋나게 형성됨을 특징으로 하는 파워 모스에프이티.
  11. 제 1 항에 있어서,
    상기 소스간 연결 패턴의 경로가 상기 다수의 게이트의 접 면적을 경유하여 연장 형성될 경우, 연장 형성되는 패턴의 모서리는 각각 급격한 각도 변경을 방지하도록 챔퍼가 형성됨을 특징으로 하는 파워 모스에프이티.
  12. 제 11 항에 있어서,
    상기 챔퍼는 45도 각도로 경사지게 형성되어 이루어짐을 특징으로 하는 파워 모스에프이티.
KR1020060100210A 2006-10-16 2006-10-16 파워 모스에프이티 KR100769139B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060100210A KR100769139B1 (ko) 2006-10-16 2006-10-16 파워 모스에프이티
US11/869,378 US7944001B2 (en) 2006-10-16 2007-10-09 Power mosfet including inter-source connection pattern
DE102007049000A DE102007049000A1 (de) 2006-10-16 2007-10-12 Leistungs-Metall-Oxid-Silizium-Feldeffekttransistor
JP2007266688A JP2008098643A (ja) 2006-10-16 2007-10-12 パワーモスエフ・イー・ティー
TW096138370A TWI347008B (en) 2006-10-16 2007-10-12 Power metal oxide silicon field effect transistor
CNB2007101628605A CN100570874C (zh) 2006-10-16 2007-10-16 功率金属氧化物硅场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100210A KR100769139B1 (ko) 2006-10-16 2006-10-16 파워 모스에프이티

Publications (1)

Publication Number Publication Date
KR100769139B1 true KR100769139B1 (ko) 2007-10-22

Family

ID=38815457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100210A KR100769139B1 (ko) 2006-10-16 2006-10-16 파워 모스에프이티

Country Status (6)

Country Link
US (1) US7944001B2 (ko)
JP (1) JP2008098643A (ko)
KR (1) KR100769139B1 (ko)
CN (1) CN100570874C (ko)
DE (1) DE102007049000A1 (ko)
TW (1) TWI347008B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148555B (zh) * 2017-06-27 2021-08-31 深圳尚阳通科技有限公司 超结器件及其制造方法
CN113066866B (zh) * 2021-03-15 2022-07-26 无锡新洁能股份有限公司 碳化硅mosfet器件及其工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121051A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 電力用半導体素子
JPH09260648A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその製造方法
KR20000032754A (ko) * 1998-11-17 2000-06-15 정선종 트렌치 게이트 전력소자의 제조방법
KR20030096074A (ko) * 2002-06-14 2003-12-24 산요덴키가부시키가이샤 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398242B2 (ja) 1994-11-30 2003-04-21 日本インター株式会社 絶縁ゲート型バイポーラトランジスタ
JP3329707B2 (ja) 1997-09-30 2002-09-30 株式会社東芝 半導体装置
JP3679954B2 (ja) 1999-09-24 2005-08-03 株式会社東芝 半導体装置
JP2001352063A (ja) 2000-06-09 2001-12-21 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP3524850B2 (ja) 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
JP2005209731A (ja) 2004-01-20 2005-08-04 Seiko Instruments Inc トレンチゲート型ｍｏｓトランジスタとその作成法
JP2007059636A (ja) * 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121051A (ja) * 1995-08-21 1997-05-06 Fuji Electric Co Ltd 電力用半導体素子
JPH09260648A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 半導体装置及びその製造方法
KR20000032754A (ko) * 1998-11-17 2000-06-15 정선종 트렌치 게이트 전력소자의 제조방법
KR20030096074A (ko) * 2002-06-14 2003-12-24 산요덴키가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
DE102007049000A1 (de) 2008-05-21
CN100570874C (zh) 2009-12-16
US20080087953A1 (en) 2008-04-17
CN101165899A (zh) 2008-04-23
TW200820434A (en) 2008-05-01
US7944001B2 (en) 2011-05-17
JP2008098643A (ja) 2008-04-24
TWI347008B (en) 2011-08-11

Similar Documents

Publication Publication Date Title
JP4689977B2 (ja) 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ
US7655981B2 (en) Superjunction semiconductor device
US6833585B2 (en) High voltage lateral DMOS transistor having low on-resistance and high breakdown voltage
JP3382172B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
US20130270633A1 (en) Semiconductor device
US7495286B2 (en) High-voltage semiconductor device structure
CN111712926B (zh) 碳化硅半导体装置
US10074723B1 (en) Field plate trench FET and a semiconductor component
US6462378B1 (en) Power MOSFET with decreased body resistance under source region
JP2003008014A (ja) 半導体装置
KR100873419B1 (ko) 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
KR100769139B1 (ko) 파워 모스에프이티
CN101176210A (zh) 半导体装置及其制造方法
CN111554743A (zh) 半导体装置
JP7387501B2 (ja) 半導体装置およびその制御方法
US10811529B2 (en) Transistor device with gate resistor
JP2006120952A (ja) Ｍｉｓ型半導体装置
JP5309427B2 (ja) 半導体装置
JP2021048337A (ja) 半導体装置及び半導体回路
JP7256771B2 (ja) 半導体装置
JPS63254769A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
US20240162297A1 (en) Silicon carbide semiconductor device
US20230343867A1 (en) Shielded gate trench mosfets with improved trench terminations and shielded gate trench contacts
JP5309428B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee