DE19520785C2 - Thyristor mit isoliertem Gate - Google Patents
Thyristor mit isoliertem GateInfo
- Publication number
- DE19520785C2 DE19520785C2 DE19520785A DE19520785A DE19520785C2 DE 19520785 C2 DE19520785 C2 DE 19520785C2 DE 19520785 A DE19520785 A DE 19520785A DE 19520785 A DE19520785 A DE 19520785A DE 19520785 C2 DE19520785 C2 DE 19520785C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- layer
- base
- source
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010410 layer Substances 0.000 claims description 113
- 239000002344 surface layer Substances 0.000 claims description 20
- 239000002800 charge carrier Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 241000863814 Thyris Species 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die vorliegende Erfindung betrifft Thyristoren mit isoliertem Gate, die als Leistungsschaltvorrich
tungen verwendet werden.
Thyristoren sind infolge ihrer niedrigen Durchlaßspannungscharakteristik als unverzichtbare
Vorrichtungen für Leistungswandlungen großer Kapazität verwendet worden. In diesem Tagen
werden GTO Thyristoren (Gate-abschaltbare Thyristoren) sehr oft im Bereich hoher Spannungen
und hoher Ströme verwendet. Es haben sich allerdings auch Nachteile der GTO-Thyristoren
gezeigt. Die Nachteile umfassen unter anderem, daß (1) die GTO-Thyristoren einen großen
Gatestrom zum Abschalten erfordern, d. h. daß die Abschaltverstärkung der GTO-Thyristoren
klein ist und (2) die GTO-Thyristoren große Snubber-Schaltungen zu ihrem sicheren Abschalten
benötigen. Da die Schaltgeschwindigkeit der GTO-Thyristoren gering ist, war ihre Verwendung
auf den Bereich niedriger Frequenzen beschränkt. 1984 hat V. A. K. Temple (siehe IEEE IEDM
Tech. Dig., 1984, Seite 282) einen MOS gesteuerten Thyristor (nachfolgend als "MCT"
bezeichnet) offenbart, den man als einen spannungsgesteuerten Thyristor bezeichnen kann.
Seitdem ist der MCT weltweit analysiert und verbessert worden. Dies beruht darauf, daß der
MCT ein spannungsgesteuerter Thyristor ist, der mit einer sehr viel einfacheren Gateschaltung
als die GTO-Thyristoren betrieben werden kann, und daß der MCT mit einer niedrigen Durchlaß
spannung einschaltet. Kürzlich sind neue Vorrichtungsaufbauten vorgeschlagen worden, die
zwei Aufbauten mit isoliertem Gate aufweisen und in einer Thyristorbetriebsart arbeiten, wenn
die Vorrichtungen eingeschaltet werden und in einer IGBT-Betriebsart, wenn die Vorrichtungen
ausgeschaltet werden (siehe S. Momota et al., Proc. of IEEE ISPSD, '92(1992), Seite 28, und
Y. Seki et al., Prod. of IEEE ISPSD, '93(1993), Seite 159). Die neuen Vorrichtungen realisieren
die Eigenschaften niedriger Durchlaßspannung und hoher Schaltgeschwindigkeit in einer einzi
gen Vorrichtung durch Umschaltung zwischen den Betriebsarten.
Fig. 10 ist eine Schnittansicht, die eine 1992 offenbarte (nachfolgend als "DGMOS" bezeich
nete) MOS-Vorrichtung mit doppeltem isoliertem Gate zeigt. In Fig. 10 ist eine (nachfolgend als
"Zelle" bezeichnete) Einheit gezeigt, die zwei Steuerelektroden aufweist. Eine aktive Zone, die
den Schaltbetrieb zum Leiten und Unterbrechen des Hauptstroms des DGMOS ausführt, umfaßt
sehr viele Zellen. Obwohl der DGMOS einen Spannungsstehwertaufbau zum Aufteilen der Steh
spannung in der Randzone aufweist, die die aktive Zone umgibt, wird die Erläuterung des Span
nungsstehwertaufbaus weggelassen, da er nicht mit dem wesentlichen Teil der vorliegenden
Erfindung in Beziehung steht.
In Fig. 10 ist eine n Basisschicht 43 auf einer n Pufferschicht 42 ausgebildet, die ihrerseits auf
einer Seite einer p Kollektorschicht 41 aufgebracht ist. Eine p Basiszone 44 ist selektiv in einer
Oberflächenschicht der n Basisschicht 43 ausgebildet. n Emitterzonen 45, 45 sind selektiv in
einer Oberflächenschicht der p Basiszone 44 ausgebildet. Emitterzonen 46, 46 des p-Typs sind
selektiv in einer Oberflächenschicht jeder der n Emitterzonen 45 ausgebildet. Eine mit einem
Emitteranschluß E verbundene Emitterelektrode 55 kontaktiert sowohl die p Emitterzonen 46,
46 als auch die n Emitterzone 45. Eine erste Gateelektrode 51 ist auf einem ersten Gateoxidfilm
48 angeordnet, und zwar von einer Stelle oberhalb eines Oberflächenbereichs der n Emitterzone
45, der zwischen der p Basiszone 44 und der p Emitterzone 46 eingeschlossen ist, bis zu einer
freiliegenden Oberfläche der n Basisschicht 43. Die erste Gateelektrode 51 ist mit einem Isolier
film 57 bedeckt und mit einem ersten Gateanschluß G1 verbunden. Eine zweite Gateelektrode
52 ist auf einem zweiten Gateoxidfilm 54 angeordnet, und zwar von einer Stelle oberhalb eines
Oberflächenbereichs der n Emitterzone 45, die zwischen der p Emitterzone 46 und der p Basis
zone 44 eingeschlossen ist, bis zu einer freiliegenden Oberfläche der p Basiszone 44. Die zweite
Gateelektrode 52 ist mit einem Isolierfilm 57 bedeckt und mit einem zweiten Gateanschluß G2
verbunden. Eine Kollektorelektrode 53, die mit einem Kollektoranschluß C verbunden ist, steht
mit einer Rückfläche der p Kollektorschicht 41 in Verbindung.
Spannungen, deren Wellenform in Fig. 11 gezeigt ist, werden an die ersten bzw. die zweite
Gateelektrode angelegt. Wenn eine Spannung, die einen Schwellenwert übersteigt, an den
Anschluß G1 angelegt wird, wird in dem Oberflächenbereich der p Basiszone 44 unter der
ersten Gateelektrode 51 eine Inversionsschicht ausgebildet. Während Elektronen die Inversions
schicht durchlaufen, fließt ein Elektronenstrom in die n Basisschicht 43 und die n Pufferschicht
42. Da eine positive Spannung an die Kollektorelektrode 53 angelegt wird, führt der Strom, der
in die n Basisschicht 43 und die n Pufferschicht 42 geflossen ist, zu einem Basisstrom eines
pnp Transistors bestehend aus der p Kollektorschicht 41, der n Pufferschicht 42 und der n
Basisschicht 43 sowie der p Basiszone 44. Der Basisstrom moduliert die Leitfähigkeit der n
Basisschicht 43 und schaltet den pnp Transistor ein. Der von der Leitfähigkeitsmodulation
herrührende Löcherstrom führt zu einem Basisstrom eines npn Transistors bestehend aus der n
Pufferschicht 42 und der n Basisschicht 43, der p Basiszone 44 und der n Emitterzone 45, und
steuert den npn Transistor. Da schließlich ein pnpn Thyristor, bestehend aus der p Kollektor
schicht 41, der n Pufferschicht 42 und der n Basisschicht 43, der p Basiszone 44 und der n
Emitterzone 45 in Betrieb kommt, wird der DGMOS von Fig. 10 durch das Anlegen der positi
ven Spannung an den Anschluß G1 eingeschaltet.
Der DGMOS von Fig. 10 wird dadurch abgeschaltet, daß die an die Gateelektroden 51 und 52
angelegten Gatespannungen mit einer Zeitverzögerung abgeschaltet werden, wie in Fig. 11
gezeigt. Die Spannung der zweiten Gateelektrode 52, die zu einem Zeitpunkt t1 auf Masse
potential geht, wird in bezug auf die Spannung der Emitterelektrode 55 negativ. Eine Inver
sionsschicht wird in der Oberflächenschicht der n Emitterzone 45 unter der zweiten Gateelek
trode 52 gebildet, und ein p-Kanal MOSFET wird eingeschaltet. Da das Einschalten des p-Kanal
MOSFETs einen Kurzschluß der p-Basiszone 44 und der n Emitterzone 45 bewirkt, wird der
Grundaufbau äquivalent zu einem IGBT. Der DGMOS arbeitet daher gewöhnlich über die erste
Gateelektrode 51 in einer Thyristorbetriebsart und schaltet zum Zeitpunkt t1 beim Beginn des
Abschaltens zu dem Einschaltzustand der IGBT Betriebsart um, und zwar als Reaktion auf die
negative Vorspannung der zweiten Gateelektrode 52 in bezug auf die erste Gateelektrode 51.
Zu dem Zeitpunkt t2, 3 bis 4 µsec, nachdem der IGBT Betrieb begann, wird der DGMOS durch
Abschalten der an die erste Gateelektrode 51 angelegten Spannung zum Stoppen der Elektronenzufuhr
ausgeschaltet. Ein 1993 offenbarter, auch als "DGMOT" bezeichneter MOS-
Thyristor mit doppeltem isoliertem Gate weist einen verringerten Einschaltwiderstand dadurch
auf, daß die p-Kanal-Vorrichtung von Fig. 10 zu einer n-Kanal-Vorrichtung umgewandelt wurde.
Diese Vorrichtungen zeichnen sich durch die Betriebsartumschaltung aus, die in einer einzigen
Vorrichtung den niedrigen Einschaltwiderstand des Thyristors und die hohe
Schaltgeschwindigkeit des IGBT realisiert.
Da jedoch in den MCTs ein großer Nachlaufstrom (tail current) ähnlich wie bei den GTO-
Thyristoren bewirkt wird, werden auch die MCTs nur im Niederfrequenzbereich verwendet.
Darüber hinaus ist der maximale steuerbare Strom bei den Thyristoren mit doppeltem isolierten
Gate so gering, daß auch die praktische Verwendung dieser Thyristoren begrenzt ist.
Die Druckschrift US 5,091,766 A offenbart einen Thyristor gemäß dem Oberbegriff des
Patentanspruchs 1 und des nebengeordneten Patentanspruchs 3, bei dem die Emitterzone gleich tief wie die erste, die zweite und die dritte
Sourcezone diffundiert ist. Außerdem sind bei diesem Stand der Technik die zweite und die dritte
Sourcezone, nicht die erste Sourcezone, in Form einer Vielzahl von in Längsrichtung
ausgerichteten, voneinander beabstandeten Sourcestreifen ausgebildet. Bei einem Ausführungs
beispiel der US 5,091,766 A, bei dem die zweite und die dritte Sourcezone zu einer einzigen
Zone zusammengefaßt sind, ist eine n Kontaktzone die in der Oberflächenschicht der Basiszone in
Kontakt mit dieser einzigen Zone ausgebildet und steht mit der Hilfselektrode in Verbindung.
Die Druckschrift DE 42 44 436 A1 offenbart einen emittergeschalteten Thyristor mit einer n
Basisschicht hohen spezifischen Widerstands, einer p Basiszone, die selektiv in einer
Oberflächenschicht auf einer ersten Seite der Basisschicht ausgebildet ist, einer inneren und einer
äußeren n Sourcezone, die in Form konzentrischer Ringe in einer Oberflächenschicht der
Basiszone ausgebildet sind, einer ersten Gateelektrode, die auf einem Isolierfilm über einem
Oberflächenbereich der Basiszone zwischen der inneren und der äußeren Sourcezone und einem
freiliegenden Bereich der Basisschicht ausgebildet ist, einer zweiten Gateelektrode, die auf einem
Isolierfilm über einem Oberflächenbereich der Basiszone außerhalb der äußeren Sourcezone, diese
noch überlappend ausgebildet ist, einer p Emitterschicht, die auf einer zweiten Seite der
Basisschicht ausgebildet ist, eine Anode, die auf einer Oberfläche der Emitterschicht angeordnet
ist, und einer Kathode, die gemeinsam die innere Sourcezone und die Basiszone kontaktiert. Die
äußere Sourcezone ist tiefer als die innere diffundiert ist.
Aufgabe der vorliegenden Erfindung ist es, einen Thyristor mit isoliertem Gate zu schaffen, der in
einer Vorrichtung einen großen steuerbaren Strom, einen niedrigen Einschaltwiderstand und eine
hohe Schaltgeschwindigkeit realisiert.
Diese Aufgabe wird erfindungsgemäß mit einem Thyristor gemäß Anspruch 1 bzw. Anspruch 3 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Nachfolgend wird die Anode auch als erste Hauptelektrode und die Kathode als zweite
Hauptelektrode bezeichnet.
Durch Anlegen einer Spannung an die erste Gateelektrode wird in der Oberflächenschicht der
Basiszone des zweiten Leitungstyps ein Kanal ausgebildet. Von der zweiten Hauptelektrode
(Kathode) injizierte erste Ladungsträger dienen als ein Basisstrom der Basisschicht des bipolaren
Transistors zum Betrieb des bipolaren Transistors. Die Basis des bipolaren Transistors besteht aus
der Pufferschicht und der Basisschicht (bzw. der ersten Basisschicht), eingeschlossen zwischen
der Emitterschicht und der Basiszone (bzw. zweiten Basisschicht). Als Reaktion darauf werden
von der Emitterschicht zweite Ladungsträger injiziert. Da die injizierten zweiten Ladungsträger die
Injektion der ersten begünstigen, arbeitet ein Thyristor, umfassend die Emitterschicht, die
Pufferschicht und die Basisschicht (bzw. die erste Basisschicht), die Basiszone (bzw. die zweite
Basisschicht), und die Emitterzone, und wird zwischen der ersten Hauptelektrode (Anode) und
der zweiten Hauptelektrode bei niedriger Durchlaßspannung leitend. Wenn der Thyristor mit
isoliertem Gate durch Anlegen einer Spannung an die zweite Gateelektrode zur Ausbildung von
Kanälen zwischen der Emitterzone und der dritten Sourcezone sowie zwischen der zweiten
Sourcezone und der ersten Sourcezone abgeschaltet wird, fließen die von der Emitterschicht
injizierten zweiten Ladungsträger von der Basisschicht zur Emitterzone über die Hilfselektrode, die
zweite Sourcezone und den Kanal, wodurch der Thyristor mit isoliertem Gate zu der IGBT
Betriebsart umgeschaltet wird und ein schnelles Abschalten des Thyristors mit isoliertem
Gate ermöglicht wird. Da beim Schalten des Thyristors mit doppeltem isolierten Gate des
Standes der Technik der gesamte Strom durch den aufgrund der an die zweite Gateelektrode
angelegten Spannung gebildeten Kanal fließt, wird der steuerbare Strom durch den Widerstand
des Kanals mit geringer Beweglichkeit begrenzt. Daher ist die Durchbruchsfestigkeit des Thyri
stors mit isoliertem Gate des Standes der Technik gering. Im Gegensatz dazu verringert der
Thyristor mit isoliertem Gate gemäß der vorliegenden Erfindung den Strom, der durch den oben
beschriebenen Kanal fließt und erhöht den steuerbaren Strom, indem der Schaltstrom nicht nur
durch den MOSFET, sondern auch durch den bipolaren Transistor fließt, der sich aus der Emit
terschicht, der Pufferschicht und der Basisschicht (bzw. der ersten Basisschicht) und der Basis
zone (bzw. der zweiten Basisschicht) zusammensetzt und dann durch die Unterbrechungszone
fließt.
Da die Zelleneinheitengröße verringert ist und das Flächenverhältnis des eingebauten Thyristors
zur Gesamtfläche durch Einsatz einer Grabenstruktur für die erste Gateelektrode erhöht ist, wird
bei einer Ausführungsform der Erfindung der Durchlaßwiderstand des Thyristors mit isoliertem
Gate gesenkt. Die Stehspannung des Thyristors mit isoliertem Gate wird erhöht, wenn eine
stärker als die Basisschicht dotierte Pufferschicht zwischen der Basisschicht und der Emitter
schicht angeordnet ist. Darüber hinaus kann der Thyristorbetrieb beim Einschalten des Thyri
stors mit isoliertem Gate dadurch stabilisiert werden, daß die Emitterzone tiefer als die erste, die
zweite und die dritte Sourcezone diffundiert ist.
Durch Anordnen der Unterbrechungszone zwischen den Sourcestreifen der ersten Sourcezone,
wird eine reibungslose Umschaltung zum Bipolartransistorbetrieb beim Einschalten des Thyri
stors mit isoliertem Gate ermöglicht.
Durch Anlegen einer Spannung an die erste Gateelektrode beim Einschalten des Thyristors mit
isoliertem Gate wird eine niedrige Durchlaßspannung in der Thyristorbetriebsart realisiert. Der
Thyristor mit isoliertem Gate wird dadurch abgeschaltet, daß zunächst zu der IGBT Betriebsart
umgeschaltet wird, indem eine Spannung an die zweite Gateelektrode angelegt wird, und dann
die an die erste Gateelektrode angelegte Spannung entfernt wird.
Die Erfindung wird nachfolgend unter Bezugnahme auf die begleitenden Zeichnungen näher
erläutert, in denen bevorzugte Ausführungsformen der Erfindung dargestellt sind, und in denen
Fig. 1 eine Schnittansicht ist, die eine erste Ausführungsform des Thyristors mit isoliertem
Gate gemäß der vorliegenden Erfindung zeigt,
Fig. 2 eine perspektivische Ansicht des Thyristors von Fig. 1 ist,
Fig. 3 eine Schnittansicht einer zweiten Ausführungsform des Thyristors mit isoliertem Gate
gemäß der vorliegenden Erfindung ist,
Fig. 4 eine perspektivische Ansicht des Thyristors von Fig. 3 ist,
Fig. 5 ein Spannungs-Strom-Diagramm ist, das den Betriebsbereich sicherer Sperrvorspan
nung (RBSOA) des Thyristors von Fig. 3 mit denen des DGMOS und des IGBT gemäß
dem Stand der Technik vergleicht (600 V-Klasse),
Fig. 6 ein Schaltbild einer Schaltung zur Messung des Betriebsbereichs sicherer Sperrvor
spannung ist,
Fig. 7 ein Spannungs-Strom-Diagramm ist, das den Betriebsbereich sicherer Sperrvorspan
nung des Thyristors mit isoliertem Gate, dem die n Pufferschicht fehlt, mit denen des
DGMOS und IGBT gemäß dem Stand der Technik vergleicht (2500 V-Klasse),
Fig. 8 eine Grafik ist, die die Kompromißcharakteristiken zwischen der Durchlaßspannung
und der Abschaltzeit der 600 V-Klasse-Vorrichtungen vergleicht,
Fig. 9 eine Grafik ist, die die Kompromißcharakteristiken zwischen der Durchlaßspannung
und der Abschaltzeit der 2500 V-Klasse-Vorrichtungen vergleicht,
Fig. 10 eine Schnittansicht ist, die einen Thyristor mit isoliertem Gate gemäß dem Stand der
Technik zeigt, und
Fig. 11 ein Wellenformdiagramm ist, das die Spannung zur Ansteuerung des Thyristors von
Fig. 10 zeigt.
Obwohl die Erfindung anhand von Beispielen erläutert wird, bei denen der erste Leitungstyp der
n-Leitungstyp und der zweite Leitungstyp der p-Leitungstyp ist, können die Leitungstypen
vertauscht werden.
Fig. 1 ist eine Schnittansicht, die eine erste Ausführungsform eines Thyristors mit isoliertem
Gate gemäß der vorliegenden Erfindung zeigt. Fig. 1 zeigt eine Halbzelle, d. h. eine Einheit mit
zwei Steuerelektroden. Bei dem vorliegenden Thyristor sind viele Halbzellen sich zweidimensio
nal wiederholend angeordnet, wobei ihr Muster in jeder zweiten umgekehrt ist. Ein nicht darge
stellter Spannungsstehwertaufbau ist am Rand der Vorrichtung angeordnet. In Fig. 1 ist eine p
Basiszone 4 in einer Oberflächenschicht auf der ersten Seite einer n Basisschicht 3 mit hohem
spezifischen Widerstand ausgebildet, und eine n Emitterschicht 1 ist auf der zweiten Seite einer
p Pufferschicht 2 ausgebildet, welche auf die zweite Seite der n Basisschicht 3 aufgebracht ist.
Eine erste n Sourcezone 6, eine zweite n Sourcezone 7 und eine dritte n Sourcezone 8, die
voneinander getrennt sind, sind in einer Oberflächenschicht der p Basiszone ausgebildet. Eine n
Emitterzone 9 ist tiefer als die Sourcezonen 6, 7 und 8 eindiffundiert. Eine p Kontaktzone 5 ist
in der Oberflächenschicht der p Basiszone 4 zwischen der zweiten n Sourcezone 7 und der drit
ten n Sourcezone 8 ausgebildet. Eine Hilfselektrode 16 ist brückenartig zwischen der zweiten n
Sourcezone 7 und der dritten n Sourcezone 8 über der p Kontaktzone 5 vorgesehen. Eine erste
Gateelektrode 11 ist auf einem ersten Gateoxidfilm 10 über dem Oberflächenbereich der p
Basiszone 4 abgeschieden, der zwischen freiliegenden Oberflächen der ersten n Sourcezone 6
und der n Basisschicht 3 eingeschlossen ist. Zweite Gateelektroden 12, 12 sind auf einem zweiten
Gateoxidfilm 14 oberhalb Oberflächenbereichen der p Basiszone 4 abgeschieden, die
zwischen der ersten n Sourcezone 6 und der zweiten n Sourcezone 7 bzw. zwischen der dritten
n Sourcezone 8 und der n Emitterzone 9 eingeschlossen sind. Dadurch wird ein lateraler n-Kanal
MOSFET zum Umschalten zwischen der Thyristorbetriebsart und der IGBT Betriebsart gebildet.
Eine mit einem Anodenanschluß A verbundene Anode 13 als die erste Hauptelektrode ist auf
der Rückfläche der p Emitterschicht 1 abgeschieden. Eine mit einem Kathodenanschluß C
verbundene Kathode 15 als die zweite Hauptelektrode ist gemeinsam auf der ersten n Source
zone 6 und der n Emitterzone 9 abgeschieden. Die erste Gateelektrode 11, die zweite Gateelek
trode 12, die Hilfselektrode 16 und die Kathode 15 sind mittels eines Isolierfilms 17 aus Phos
phorsilikatglas (PSG), Siliziumoxid etc. gegeneinander isoliert.
Fig. 2 ist eine perspektivische Ansicht des Thyristors von Fig. 1, von dem die Gateoxidfilme 10,
14, der Isolierfilm 17 und die Elektroden 11, 12, 15 und 16 entfernt wurden. Fig. 2 zeigt deut
lich das Profil der n Sourcezone 6. Obwohl sich die erste n Sourcezone 6 parallel zu den ande
ren n Sourcezonen 7 und 8 erstreckt, ist die erste Sourcezone 6 in eine Vielzahl von Source
streifen unterteilt, die sich in Längsrichtung erstrecken und einen Teil 18 (Unterbrechungszone)
der Oberflächenschicht der p Basiszone 4 zwischen sich lassen. In der vertikalen säulenartigen
Zone, an deren Oberseite die erste Sourcezone 6 vorhanden ist, wird ein Vierschichtaufbau
gebildet, der die p Emitterschicht 1, die n Pufferschicht 2 und die Basisschicht 3, die p Basis
zone 4 und die erste n Sourcezone 6 umfaßt. In der vertikalen säulenartigen Zone ohne die erste
Sourcezone 6 ist ein pnp Dreischichtaufbau gebildet.
Die Arbeitsweise des solcherart gestalteten Thyristors wird nachfolgend beschrieben. Durch
Anlegen einer positiven Spannung an die erste Gateelektrode 11 in dem Zustand, wo die
Kathode 15 an Masse liegt und eine positive Spannung an die Anode 13 angelegt ist, wird in
der Oberflächenschicht der p Basiszone 4 unter dem Gateoxidfilm 10 eine Inversionsschicht
(Teilspeicherschicht) gebildet. Die erste n Sourcezone 6 und der freiliegende Oberflächenbereich
der n Basiszone 3 werden durch die Inversionsschicht verbunden. Auf dem Weg von der
Kathode 15 über die erste n Sourcezone 6 zum Kanal des MOSFETs werden dann Elektronen
der n Basiszone 3 zugeführt. Die Elektronen dienen als ein Basisstrom eines pnp Transistors
umfassend die n Emitterschicht 1, die n Pufferschicht 2 und die Basisschicht 3 und die p Basis
zone 4, und der pnp Transistor wird angesteuert. Von der p Emitterschicht 1 injizierte Löcher
fließen über die n Pufferschicht 2 zur n Basisschicht 3. Ein Teil der Löcher fließt zur p Basiszone
4. Die Löcher, die in die p Basiszone 4 geflossen sind, heben das Potential der p Basiszone 4 an
und unterstützen eine Elektroneninjektion von der n Emitterzone 9. Dadurch wird der Thyristor
in seine Thyristorbetriebsart gebracht. In diesem Moment wird die zweite Gateelektrode 12 auf
Nullpotential gehalten.
Beim Abschalten des Thyristors wird zunächst durch Anheben des Potentials der zweiten Gate
elektrode 12 über den Schwellenwert des MOSFETs der laterale MOSFET eingeschaltet. Dann
ist die p Basiszone 4 über den MOSFET mit dem gleichem Potential vorgespannt wie die
Kathode 15. Als Folge davon fließen Löcher, die von der p Emitterschicht 1 injiziert werden zur
Überführung des Thyristors in die IGBT Betriebsart in die Kathode 15 nach Durchlaufen der p
Basiszone 4, der p Kontaktzone 5, der Hilfselektrode 16, der zweiten n Sourcezone 7, des
Kanals und der ersten n Sourcezone 6 oder durch die p Basiszone 4, die p Kontaktzone 5, die
Hilfselektrode 16, die dritte n Sourcezone 8, den Kanal und die n Emitterzone 9. Durch Senken
des Potentials der ersten Gateelektrode 11 unter den Schwellenwert in diesem Moment wird der
Thyristor durch einen ähnlichen Schaltprozeß wie beim IGBT abgeschaltet. Da der Strom in
dieser Betriebsart durch den oben beschriebenen MOSFET fließt, bleibt dadurch ein bipolarer
Transistoraufbau bestehen, daß die Unterbrechungszone 18 vorgesehen ist, die gemäß Darstel
lung in Fig. 2 einem fehlenden Teil der ersten n Sourcezone 6 entspricht. Durch diesen Aufbau
wird der steuerbare Strom vergrößert, da der Schaltstrom beim Abschalten der durch den Kanal
mit geringer Ladungsträgerbeweglichkeit fließt, verringert wird.
Fig. 3 ist eine Schnittansicht, die eine zweite Ausführungsform des Thyristors mit isoliertem
Gate gemäß der vorliegenden Erfindung zeigt. In Fig. 3 ist eine p Basisschicht 24 auf der ersten
Seite einer n Basisschicht 23 mit hohem spezifischen Widerstand ausgebildet, und eine n Emit
terschicht 21 ist auf einer p Pufferschicht 22 ausgebildet, die auf die zweite Seite der n Basis
schicht 23 aufgebracht ist. Die erste n Sourcezone 26, die zweite n Sourcezone 27 und die
dritte n Sourcezone 28, die voneinander beabstandet sind, sind in einer Oberflächenschicht der
p Basisschicht 24 ausgebildet. Eine n Emitterzone 29 ist tiefer als die Sourcezonen 26, 27 und
28 eindiffundiert. Eine p Kontaktzone 25 ist in der Oberflächenschicht der p Basisschicht 24
zwischen der zweiten n Sourcezone 27 und der dritten n Sourcezone 28 ausgebildet. Eine Hilfs
elektrode 36 liegt brückenartig über der p Kontaktzone 25 zwischen der zweiten n Sourcezone
27 und der der dritten n Sourcezone 28. Insoweit gleicht der Aufbau demjenigen von Fig. 1.
Anders als bei der ersten Ausführungsform ist jedoch ein Graben 39, der die p Basisschicht 24
durchstößt von der Oberfläche der ersten n Sourcezone 26 bis hinunter zur n Basisschicht 23
ausgebildet. Die erste Gateelektrode 31 ist auf einem Gateoxidfilm 30 angeordnet, der auf den
Innenflächen des Grabens 39 abgeschieden ist. Die zweiten Gateelektroden 32, 32 sind auf
dem zweiten Gateoxidfilm 34 über Oberflächenbereichen der p Basisschicht 24 abgeschieden,
die zwischen der ersten n Sourcezone 26 und der zweiten n Sourcezone 27 bzw. zwischen der
dritten n Sourcezone 28 und der n Emitterzone 29 eingeschlossen sind. Dadurch wird ein late
raler n-Kanal MOSFET zum Umschalten zwischen der Thyristorbetriebsart und der IGBT
Betriebsart gebildet. Eine mit einem Anodenanschluß A verbundene Anode 33 als die erste
Hauptelektrode ist auf einer Rückfläche der p Emitterschicht 21 abgeschieden. Eine mit einem
Kathodenanschluß C verbundene Kathode 35 als die zweite Hauptelektrode ist gemeinsam auf
der ersten n Sourcezone 26 und der n Emitterzone 29 abgeschieden. Die erste Gateelektrode
31, die zweite Gateelektrode 32, die Hilfselektrode 36 und die Kathode 35 sind voneinander
mittels eines Isolierfilms 37 aus Phosphorsilikatglas (PSG), Siliziumoxid etc. isoliert.
Fig. 4 ist eine perspektivische Ansicht des Thyristors von Fig. 3, von dem der zweite Gateoxid
film 34, der Isolierfilm 37, die zweite Gateelektrode 32 und die Hilfselektrode 36 entfernt
wurden. Fig. 4 zeigt deutlich das Profil der ersten n Sourcezone 26. Obwohl sich die erste n
Sourcezone 26 ebenso wie die anderen n Sourcezonen 27 und 28 in Längsrichtung erstreckt,
ist sie von einer Unterbrechungszone 38 in in Längsrichtung aufgereihte Sourcestreifen unter
teilt. In der säulenförmigen Zone, an deren Oberseite die erste n Sourcezone 26 angeordnet ist,
wird eine pnpn Vierschichtstruktur gebildet, die aus der p Emitterschicht 21, der n Pufferschicht
22 und der Basisschicht 23, der p Basisschicht 24 und der ersten n Sourcezone 26 besteht. In
der Zone, in der die Unterbrechungszone 38 nicht vorhanden ist, wird eine pnp Dreischicht
struktur gebildet.
Obwohl der Thyristor von Fig. 3 in gleicher Weise an- und abschaltet wie derjenige von Fig. 1,
erlaubt der Aufbau des Thyristors von Fig. 3 eine dichtere Integration der Zellenmuster aufgrund
der Grabenstruktur der ersten Gateelektrode 31, sowie die Steuerung eines größeren Stroms
pro Flächeneinheit.
Fig. 5 ist ein Spannungs-Strom-Diagramm, das den Betriebsbereich sicherer Sperrvorspannung
(RBSOA) des Thyristors von Fig. 3 mit jenen des DGMOS und des IGBT gemäß dem Stand der
Technik vergleicht. In Fig. 5 stellt die Abszisse die Spannung zwischen der Anode und der
Kathode dar, während auf der Ordinate die Stromdichte aufgetragen ist. Fig. 6 ist das Schaltbild
einer Schaltung zum Messen des Betriebsbereichs sicherer Sperrvorspannung von Fig. 5. Die
verglichenen drei Vorrichtungen wurden als Vorrichtungen der 600 V-Klasse ausgelegt und
hergestellt. Alle Vorrichtungen verwenden ein Epitaxial-Wafer umfassend ein p Siliziumsubstrat
mit einem spezifischen Widerstand von 0,02 Ωcm und einer Dicke von 450 µm als die p Emit
terschicht 21 oder Kollektorschicht 41, eine Epitaxialschicht mit einem spezifischen Widerstand
von 0,1 Ωcm und einer Dicke von 10 µm als die n Pufferschicht 22 oder 42 und eine Epitaxial
schicht mit einem spezifischen Widerstand von 40 Ωcm und einer Dicke von 55 µm als die n
Basisschicht 23 oder 43. Die Epitaxialschichten sind auf dem Siliziumsubstrat gewachsen. Die
Chipgröße für diese Testvorrichtungen betrug 1 cm2. Die Durchlaßspannung, definiert als der
Potentialabfall bei einem Stromfluß von 100 A durch die Vorrichtung beträgt 1,1 V für den
Thyristor der vorliegenden Erfindung, 1,1 V für den DGMOS und 2,3 V für den IGBT. Der Thyri
stor der vorliegenden Erfindung hat also eine Durchlaßspannung, die niedriger ist als die des
IGBT und darüber hinaus, wie aus Fig. 5 ersichtlich, eine Durchbruchsfestigkeit, die so hoch ist
wie des IGBT und doppelt so hoch wie die des DGMOS.
Fig. 8 ist eine Grafik, die Kompromißeigenschaften zwischen der Durchlaßspannung und der
Abschaltzeit der drei Arten von Vorrichtungen miteinander vergleicht. Die Abszisse repräsentiert
die Durchlaßspannung und die Ordinate die Abschaltzeit. Fig. 8 zeigt deutlich, daß der Thyristor
gemäß der vorliegenden Erfindung hinsichtlich des Abwägens zwischen Durchlaßspannung und
Abschaltzeit verglichen mit denen des IGBT und des DGMOS ausgezeichnete Eigenschaften
aufweist, d. h., der Thyristor gemäß der vorliegenden Erfindung realisiert eine niedrige Durchlaß
spannung und eine kurze Abschaltzeit in einer einzigen Vorrichtung.
In den Fig. 1 und 3 ist die n Pufferschicht 2 bzw. 22 zwischen der p Emitterschicht 1 bzw. 21
und der n Basisschicht 3 bzw. 23 angeordnet. Die vorliegende Erfindung ist anwendbar auf
Thyristoren mit isoliertem Gate ohne jegliche n Pufferschicht. Fig. 7 ist ein Spannungs-Strom-
Diagramm, das den Betriebsbereich sicherer Sperrvorspannung eines solchen Thyristors ohne n
Pufferschicht mit jenen des DGMOS und des IGBT gemäß dem Stand der Technik vergleicht. In
Fig. 7 ist auf der Abszisse die Spannung zwischen der Anode und der Kathode und auf der
Ordinate die Stromdichte aufgetragen. Diese drei Vorrichtungen wurden als Vorrichtungen der
2500 V-Klasse ausgelegt und hergestellt. Alle Vorrichtungen verwenden anstelle eines Epitaxial-
Wafers ein massives Silizium-Wafer. Die Durchlaßspannung beträgt 1,3 V für den Thyristor der
vorliegenden Erfindung, 1,3 V für den DGMOS und 3,8 V für den IGBT. Wie durch Fig. 7
gezeigt, zeigt der Thyristor der vorliegenden Erfindung einen sehr viel weiteren Betriebsbereich
sicherer Sperrvorspannung als der DGMOS und der IGBT. In anderen Worten, der Thyristor der
vorliegenden Erfindung ermöglicht die Erweiterung des Betriebsbereichs sicherer Sperrvorspan
nung unabhängig vom Verfahren des Wachstums des Substratkristalls, des spezifischen Wider
stands der n Basiszone und des Stromverstärkungsfaktors des pnp Transistors mit weiter Basis
sowie ohne Verursachung einer Zunahme der Einschaltspannung.
Fig. 9 ist eine Grafik, die die Kompromißeigenschaften zwischen der Durchlaßspannung und der
Abschaltzeit dieser drei Arten von 2500 V-Klasse Vorrichtungen zeigt. Die Abszisse zeigt die
Durchlaßspannung und die Ordinate die Abschaltzeit. Fig. 9 zeigt deutlich, daß hinsichtlich
dieser Abwägung der Thyristor gemäß der vorliegenden Erfindung im Vergleich zu dem IGBT
und DGMOS ausgezeichnete Eigenschaften aufweist. D. h., der Thyristor gemäß der vorlie
genden Erfindung realisiert eine niedrige Durchlaßspannung und eine kurze Abschaltzeit in einer
einzigen Vorrichtung.
Wie oben erläutert, verbessert der Thyristor mit isoliertem Gate gemäß der vorliegenden Erfin
dung die Durchbruchsfestigkeit dadurch, daß ein Teil des Hauptstroms von dem bipolaren Tran
sistor direkt zu den Hauptelektroden fließt, ohne durch den MOSFET zu fließen, wenn von der
Thyristorbetriebsart zur IGBT Betriebsart unter Verwendung zweier Gates umgeschaltet wird.
Die vorliegende Erfindung ermöglicht es, spannungsgesteuerte Thyristoren mit isoliertem Gate
zu erhalten, die bessere Durchbruchsfestigkeiten und Kompromißeigenschaften zwischen der
Durchlaßspannung und der Abschaltzeit aufweisen, als die Vorrichtungen des Standes der
Technik, und zwar in dem weiten Stehspannungsbereich zwischen 600 V und 2500 V.
Claims (4)
1. Thyristor mit isoliertem Gate, umfassend:
eine Basisschicht (3) eines ersten Leitungstyps und hohen spezifischen Widerstands,
eine Basiszone (4) eines zweiten Leitungstyps, die selektiv in einer Oberflächenschicht auf einer ersten Seite der Basisschicht (3) ausgebildet ist,
eine erste, eine zweite und eine dritte Sourcezone (6, 7, 8) des ersten Leitungstyps, die in einer Oberflächenschicht der Basiszone (4) ausgebildet sind,
eine Emitterzone (9) des ersten Leitungstyps, die in der Oberflächenschicht der Basis zone (4) ausgebildet ist,
eine erste Gateelektrode (11), die auf einem Isolierfilm (10) über einem Oberflächen bereich der Basiszone (4) zwischen der ersten Sourcezone (6) und einem freiliegenden Bereich der Basisschicht (3) ausgebildet ist,
eine zweite Gateelektrode (12), die auf einem Isolierfilm (14) über einem Oberflächenbereich der Basiszone (4) zwischen der ersten Sourcezone (6) und der zweiten Sourcezone (7) und über einem Oberflächenbereich der Basiszone (4) zwischen der dritten Sourcezone (8) und der Emitterzone (9) ausgebildet ist,
eine Hilfselektrode (16), die gemeinsam die zweite Sourcezone (7), und die dritte Sourcezone (8) und die Kontaktzone (5) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Seite der Basisschicht (3) ausgebildet ist,
eine Anode (13), die auf einer Oberfläche der Emitterschicht (1) angeordnet ist, und
eine Kathode (15), die gemeinsam die erste Sourcezone (6), die Emitterzone (9) und die Basiszone (4) kontaktiert,
dadurch gekennzeichnet, daß
eine Kontaktzone (5) des zweiten Leitungstyps in der Oberflächenschicht der Basiszone (4) in Kontakt mit der zweiten Sourcezone (7) und der dritten Sourcezone (8) ausgebildet ist,
die Hilfselektrode (16) auch die Kontaktzone (5) kontaktiert, und
die Emitterzone (9; 29) tiefer als die erste, die zweite und die dritte Sourcezone (6, 7, 8; 26, 27, 28) diffundiert ist.
eine Basisschicht (3) eines ersten Leitungstyps und hohen spezifischen Widerstands,
eine Basiszone (4) eines zweiten Leitungstyps, die selektiv in einer Oberflächenschicht auf einer ersten Seite der Basisschicht (3) ausgebildet ist,
eine erste, eine zweite und eine dritte Sourcezone (6, 7, 8) des ersten Leitungstyps, die in einer Oberflächenschicht der Basiszone (4) ausgebildet sind,
eine Emitterzone (9) des ersten Leitungstyps, die in der Oberflächenschicht der Basis zone (4) ausgebildet ist,
eine erste Gateelektrode (11), die auf einem Isolierfilm (10) über einem Oberflächen bereich der Basiszone (4) zwischen der ersten Sourcezone (6) und einem freiliegenden Bereich der Basisschicht (3) ausgebildet ist,
eine zweite Gateelektrode (12), die auf einem Isolierfilm (14) über einem Oberflächenbereich der Basiszone (4) zwischen der ersten Sourcezone (6) und der zweiten Sourcezone (7) und über einem Oberflächenbereich der Basiszone (4) zwischen der dritten Sourcezone (8) und der Emitterzone (9) ausgebildet ist,
eine Hilfselektrode (16), die gemeinsam die zweite Sourcezone (7), und die dritte Sourcezone (8) und die Kontaktzone (5) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Seite der Basisschicht (3) ausgebildet ist,
eine Anode (13), die auf einer Oberfläche der Emitterschicht (1) angeordnet ist, und
eine Kathode (15), die gemeinsam die erste Sourcezone (6), die Emitterzone (9) und die Basiszone (4) kontaktiert,
dadurch gekennzeichnet, daß
eine Kontaktzone (5) des zweiten Leitungstyps in der Oberflächenschicht der Basiszone (4) in Kontakt mit der zweiten Sourcezone (7) und der dritten Sourcezone (8) ausgebildet ist,
die Hilfselektrode (16) auch die Kontaktzone (5) kontaktiert, und
die Emitterzone (9; 29) tiefer als die erste, die zweite und die dritte Sourcezone (6, 7, 8; 26, 27, 28) diffundiert ist.
2. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß die erste Sourcezone (6;
26) eine Vielzahl von in Längsrichtung ausgerichteten, voneinander beabstandeten Sourcestreifen
umfaßt.
3. Thyristor nach dem Oberbegriff des Anspruchs 1,
dadurch gekennzeichnet, daß
eine Kontaktzone (5) des zweiten Leitungstyps in der Oberflächenschicht der Basiszone (4) in Kontakt mit der zweiten Sourcezone (7) und der dritten Sourcezone (8) ausgebildet ist, und
nur die erste Sourcezone (6; 26) eine Vielzahl von in Längsrichtung ausgerichteten, voneinander beabstandeten Sourcestreifen umfaßt.
eine Kontaktzone (5) des zweiten Leitungstyps in der Oberflächenschicht der Basiszone (4) in Kontakt mit der zweiten Sourcezone (7) und der dritten Sourcezone (8) ausgebildet ist, und
nur die erste Sourcezone (6; 26) eine Vielzahl von in Längsrichtung ausgerichteten, voneinander beabstandeten Sourcestreifen umfaßt.
4. Thyristor nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine
Pufferschicht (2; 22) des ersten Leitungstyps, die zwischen der Basisschicht (3) bzw. der ersten
Basisschicht (23) und der Emitterschicht (1; 21) ausgebildet und stärker als die Basisschicht (3)
bzw. die erste Basisschicht (23) dotiert ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6126024A JPH07335858A (ja) | 1994-06-08 | 1994-06-08 | 絶縁ゲートサイリスタおよびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19520785A1 DE19520785A1 (de) | 1995-12-14 |
DE19520785C2 true DE19520785C2 (de) | 2001-12-06 |
Family
ID=14924822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19520785A Expired - Fee Related DE19520785C2 (de) | 1994-06-08 | 1995-06-07 | Thyristor mit isoliertem Gate |
Country Status (3)
Country | Link |
---|---|
US (1) | US5659185A (de) |
JP (1) | JPH07335858A (de) |
DE (1) | DE19520785C2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5757034A (en) * | 1994-07-28 | 1998-05-26 | International Rectifier Corporation | Emitter switched thyristor |
US5998811A (en) * | 1998-02-17 | 1999-12-07 | Intersil Corporation | Trench emitter controlled thyristor |
EP1081769A4 (de) * | 1998-04-27 | 2007-05-02 | Mitsubishi Electric Corp | Halbleiteranordnung und verfahren zur herstellung |
DE69839570D1 (de) * | 1998-09-10 | 2008-07-10 | Mitsubishi Electric Corp | Halbleiteranordnung und dessen betriebsverfahren |
US7742943B2 (en) * | 1999-06-23 | 2010-06-22 | Signature Systems Llc | Method and system for issuing, aggregating and redeeming merchant loyalty points with an acquiring bank |
US6906354B2 (en) * | 2001-06-13 | 2005-06-14 | International Business Machines Corporation | T-RAM cell having a buried vertical thyristor and a pseudo-TFT transfer gate and method for fabricating the same |
US7235862B2 (en) * | 2001-07-10 | 2007-06-26 | National Semiconductor Corporation | Gate-enhanced junction varactor |
US7081663B2 (en) | 2002-01-18 | 2006-07-25 | National Semiconductor Corporation | Gate-enhanced junction varactor with gradual capacitance variation |
JP2004014547A (ja) * | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置及び容量調節回路 |
US7655977B2 (en) * | 2005-10-18 | 2010-02-02 | International Rectifier Corporation | Trench IGBT for highly capacitive loads |
US20070114565A1 (en) * | 2005-11-23 | 2007-05-24 | Makaram Udaysimha A | Integrated field-effect transistor-thyristor device |
US8618576B1 (en) * | 2012-08-27 | 2013-12-31 | Infineon Technologies Ag | Semiconductor device with back side metal structure |
CN108538910B (zh) * | 2018-02-13 | 2020-08-14 | 株洲中车时代电气股份有限公司 | 具有复合栅的igbt芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1356670A (en) * | 1970-10-08 | 1974-06-12 | Matsushita Electric Ind Co Ltd | Semiconductor device |
US5091766A (en) * | 1989-10-23 | 1992-02-25 | Mitsubishi Denki Kabushiki Kaisha | Thyristor with first and second independent control electrodes |
DE4244436A1 (de) * | 1992-03-16 | 1993-09-30 | Mitsubishi Electric Corp | Halbleitervorrichtung und Herstellungsverfahren |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0219995B1 (de) * | 1985-09-30 | 1994-03-02 | Kabushiki Kaisha Toshiba | Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren |
JPS63141375A (ja) * | 1986-12-03 | 1988-06-13 | Fuji Electric Co Ltd | 絶縁ゲ−ト電界効果トランジスタ |
-
1994
- 1994-06-08 JP JP6126024A patent/JPH07335858A/ja active Pending
-
1995
- 1995-06-07 DE DE19520785A patent/DE19520785C2/de not_active Expired - Fee Related
- 1995-06-07 US US08/477,439 patent/US5659185A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1356670A (en) * | 1970-10-08 | 1974-06-12 | Matsushita Electric Ind Co Ltd | Semiconductor device |
US5091766A (en) * | 1989-10-23 | 1992-02-25 | Mitsubishi Denki Kabushiki Kaisha | Thyristor with first and second independent control electrodes |
DE4244436A1 (de) * | 1992-03-16 | 1993-09-30 | Mitsubishi Electric Corp | Halbleitervorrichtung und Herstellungsverfahren |
Non-Patent Citations (4)
Title |
---|
BALIGA, B.J.: Gate Turn-off Capability of Deple- tion-Mode Thyristors. In: IEEE Electron Device Letters, Vol. 10, No. 10, October 1989, S.464-466 * |
MOMOTA, S. et al.: IN: Proc. of IEEE ISPSD 92, 1992, S. 28-33 * |
SEKI, Y. et al.: IN: Proc. of IEEE ISPSD 93, 1993, S. 159-164 * |
TEMPLE, V.A.K.: IN: IEEE IEDM Tech.Dig., 1984, S. 282-285 * |
Also Published As
Publication number | Publication date |
---|---|
DE19520785A1 (de) | 1995-12-14 |
US5659185A (en) | 1997-08-19 |
JPH07335858A (ja) | 1995-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3821459C2 (de) | Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor | |
EP0340445B1 (de) | Abschaltbares Leistungshalbleiterbauelement | |
DE69600801T2 (de) | Halbleiterbauelement mit isoliertem Gate | |
DE4130889C2 (de) | Isolierschicht-Thyristor | |
DE3689680T2 (de) | Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren. | |
DE69319549T2 (de) | Spannungsgesteuerte Halbleiteranordnung | |
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE69321642T2 (de) | MOS-kontrollierter Thyristor | |
EP1320133B1 (de) | IGBT mit Trench-Gate-Struktur | |
DE3485831T2 (de) | Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen. | |
EP0043009B1 (de) | Steuerbarer Halbleiterschalter | |
DE19523172A1 (de) | Bidirektionaler Thyristor | |
CH657230A5 (de) | Halbleitergleichrichtereinrichtung. | |
DE19520785C2 (de) | Thyristor mit isoliertem Gate | |
EP0394859A1 (de) | Bidirektionals, abschaltbares Halbeiterbauelement | |
EP0438700A1 (de) | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
EP0507974B1 (de) | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement | |
EP0520355B1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
DE19511382C2 (de) | Thyristor mit isoliertem Gate | |
DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
DE19712566A1 (de) | Isolierschichtthyristor | |
DE19744678A1 (de) | Thyristor mit isoliertem Gate | |
DE19638381A1 (de) | Basiswiderstand-gesteuerte Thyristorstruktur | |
DE3750743T2 (de) | Halbleiter-Schaltanordnung mit einer Anodenkurzschlussstruktur. | |
EP0239866B1 (de) | Abschaltbares Halbleiterbauelement sowie Verwendung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |