DE112019004031T5 - SiC-HALBLEITERBAUTEIL - Google Patents

SiC-HALBLEITERBAUTEIL Download PDF

Info

Publication number
DE112019004031T5
DE112019004031T5 DE112019004031.6T DE112019004031T DE112019004031T5 DE 112019004031 T5 DE112019004031 T5 DE 112019004031T5 DE 112019004031 T DE112019004031 T DE 112019004031T DE 112019004031 T5 DE112019004031 T5 DE 112019004031T5
Authority
DE
Germany
Prior art keywords
layer
sic semiconductor
modified
region
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112019004031.6T
Other languages
English (en)
Other versions
DE112019004031B4 (de
Inventor
Yasuhiro Kawakami
Yuki Nakano
Masaya Ueno
Seiya Nakazawa
Sawa Haruyama
Yasunori Kutsuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112019004031T5 publication Critical patent/DE112019004031T5/de
Application granted granted Critical
Publication of DE112019004031B4 publication Critical patent/DE112019004031B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein SiC-Halbleiterbauteil ist versehen mit einer SiC-Halbleiterschicht, die einen SiC-Monokristall beinhaltet und eine erste Hauptfläche als eine Bauteilfläche, eine zweite Hauptfläche auf einer Seiten gegenüberliegend der ersten Hauptfläche und eine Seitenfläche hat, die die erste Hauptfläche und die zweite Hauptfläche verbindet; einer Hauptflächen-Isolierschicht, die ein Isoliermaterial beinhaltet, die die erste Hauptfläche der SiC-Halbleiterschicht bedeckt und die eine Isolierseitenfläche hat, die kontinuierlich ausgebildet ist mit der Seitenfläche der SiC-Halbleiterschicht; und einer modifizierten Grenzschicht, die eine erste Region beinhaltet, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet, und die eine zweite Region beinhaltet, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem Isoliermaterial unterscheidet,und die quer über die Seitenfläche der SiC-Halbleiterschicht und die Isolierseitenfläche der Hauptflächen-Isolierschicht gebildet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein SiC-Halbleiterbauteil.
  • Stand der Technik
  • In den letzten Jahren hat ein Verfahren zum Verarbeiten eines SiC-Halbleiterwafers Aufmerksamkeit erlangt, das als „Stealth-Trennverfahren“ („stealth dicing Verfahren“) bezeichnet wird. Bei dem Stealth-Trennverfahren wird, und zwar nachdem Laserlicht selektiv auf den SiC-Halbleiterwafer abgestrahlt wird, der SiC-Halbleiterwafer entlang jenes Abschnittes geschnitten, der mit dem Laserlicht bestrahlt worden ist. Gemäß diesem Verfahren kann der SiC-Halbleiterwafer, der eine vergleichsweise hohe Härte hat, ohne ein Schneidelement wie ein Trennblatt („dicing blade“), etc. geschnitten werden, und daher kann eine Herstellungszeit verkürzt werden.
  • Patentliteratur 1 offenbart ein Verfahren zum Herstellen eines SiC-Halbleiterbauteils, das das Stealth-Trennverfahren verwendet. Bei dem Herstellungsverfahren der Patentliteratur 1 wird eine Vielzahl von Säulen bzw. Spalten („columns“) von modifizierten Regionen (modifizierten Schichten) über gesamte Flächenbereiche („areas“) von jeweiligen Seitenflächen einer SiC-Halbleiterschicht gebildet, die aus dem SiC-Halbleiterwafer ausgeschnitten wird. Die Vielzahl von Spalten von modifizierten Regionen erstrecken sich entlang von Tangentialrichtungen in Bezug auf eine Hauptfläche der SiC-Halbleiterschicht und sind in einer Normalenrichtung mit Abständen („intervals“) zu der Hauptfläche der SiC-Halbleiterschicht gebildet.
  • Zitatliste
  • Patentliteratur
  • Patentliteratur 1: Japanische Patentanmeldung mit der Veröffentlichungsnr. 2012-146878
  • Überblick über die Erfindung
  • Technisches Problem
  • Die vorliegenden Erfinder haben das Implementieren des Stealth-Trennverfahrens auf eine Struktur untersucht, die eine Isolierschicht hat, die auf einer Hauptfläche des SiC-Halbleiterwafers gebildet ist. In einem Fall, bei dem ein herkömmliches Verfahren zum Herstellen eines SiC-Halbleiterbauteils auf diese Struktur angewendet wird, und zwar nachdem modifizierte Schichten in einem Inneren des SiC-Halbleiterwafers gebildet sind, wird der SiC-Halbleiterwafer getrennt bzw. geschnitten, und zwar zusammen mit der Isolierschicht mit einer modifizierten Schicht als ein Trennausgangspunkt.
  • Die Isolierschicht, obgleich sie physikalische Eigenschaften hat, die sich von einem SiC-Monokristall unterscheiden, hat keine modifizierte Schicht und wird daher mit geringer Wahrscheinlichkeit zu einem Trennausgangspunkt. Daher treten Probleme, wie das Verringern einer Adhäsionskraft der Isolierschicht, das Abschälen („peeling“) der Isolierschicht, etc. auf, und zwar aufgrund eines Aufpralls bzw. einer Auswirkung („impact“) während des Trennens des SiC-Halbleiterwafers. Dieses Problem verbleibt in dem SiC-Halbleiterbauteil, das aus dem SiC-Halbleiterwafer herausgetrennt ist.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein SiC-Halbleiterbauteil bereit, wobei in einer Struktur, die eine Isolierschicht hat, die auf einer SiC-Halbleiterschicht gebildet ist, ein Abschälen („peeling“) der Isolierschicht unterdrückt werden kann.
  • Lösung für das Problem
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein SiC-Halbleiterbauteil bereit, das eine SiC-Halbleiterschicht beinhaltet, die einen SiC-Monokristall aufweist, und die eine erste Hauptfläche als eine Bauteilfläche hat, eine zweite Hauptfläche auf einer Seite gegenüber der ersten Hauptfläche hat, und eine Seitenfläche hat, die die erste Hauptfläche und die zweite Hauptfläche verbindet, wobei das SiC-Halbleiterbauteil eine Hauptflächenisolierschicht beinhaltet, die ein Isoliermaterial aufweist, die die erste Hauptfläche der SiC-Halbleiterschicht bedeckt und die eine Isolierseitenfläche aufweist, die kontinuierlich übergeht in die Seitenfläche der SiC-Halbleiterschicht, und wobei das SiC-Halbleiterbauteil eine grenzmodifizierte Schicht bzw. modifizierte Grenzschicht („boundary modified layer“) beinhaltet, die eine erste Region aufweist, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet, und die eine zweite Region aufweist, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem Isoliermaterial unterscheidet, und die über die Seitenfläche der SiC-Halbleiterschicht und der Isolierseitenfläche der Hauptflächenisolierschicht hinweg gebildet ist.
  • Gemäß diesem SiC-Halbleiterbauteil wird die grenzmodifizierte Schicht, die als ein Trennausgangspunkt dient, quer über die SiC-Halbleiterschicht und die Hauptflächenisolierschicht hinweg gebildet. Daher kann ein Verringern einer Adhäsionskraft der Hauptflächenisolierschicht, ein Abschälen der Hauptflächenisolierschicht, etc., aufgrund einer Auswirkung („impact“) während des Trennens des SiC-Halbleiterwafers beim Heraustrennen des SiC-Halbleiterbauteils aus dem SiC-Halbleiterwafer unterdrückt werden. Das SiC-Halbleiterbauteil, bei dem das Abschälen der Hauptflächenisolierschicht unterdrückt werden kann, kann folglich bereitgestellt werden.
  • Die oben genannten als auch weitere Aufgaben, Merkmale und Wirkungen der vorliegenden Erfindung ergeben sich deutlicher durch die nachstehende Beschreibung der bevorzugten Ausführungsformen, und zwar unter Bezugnahme auf die beigefügte Zeichnung.
  • Figurenliste
    • [1] 1 ist ein Diagramm einer Einheitszelle eines 4H-SiC-Monokristalls, die auf bevorzugte Ausführungsformen der vorliegenden Erfindung anzuwenden ist.
    • [2] 2 ist eine Draufsicht einer Siliciumebene der Einheitszelle, die in 1 gezeigt ist.
    • [3] 3 ist eine perspektivische Ansicht, betrachtet aus einem Winkel, eines SiC-Halbleiterbauteils gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung und ist eine perspektivische Ansicht, die ein erstes Konfigurationsbeispiel von modifizierten Linien bzw. Leitungen bzw. Zeilen („modified lines“) zeigt.
    • [4] 4 ist eine perspektivische Ansicht bei einer Betrachtung aus einem weiteren Winkel des SiC-Halbleiterbauteils, das in 3 gezeigt ist.
    • [5A] 5A ist eine vergrößerte Ansicht einer Region VA, die in 3 gezeigt ist.
    • [5B] 5B ist eine vergrößerte Ansicht einer Region VB, die in 3 gezeigt ist.
    • [6A] 6A ist eine vergrößerte Ansicht einer Region VIA, die in 3 gezeigt ist.
    • [6B] 6B ist eine vergrößerte Ansicht einer Region VIB, die in 3 gezeigt ist.
    • [7] 7 ist eine Draufsicht des SiC-Halbleiterbauteils, das in 3 gezeigt ist.
    • [8] 8 ist eine Schnittansicht entlang einer Linie VIII-VIII, die in 7 gezeigt ist.
    • [9] 9 ist eine perspektivische Ansicht, die einen SiC-Halbleiterwafer zeigt, der beim Herstellen des SiC-Halbleiterbauteils verwendet wird, das in 3 gezeigt ist.
    • [10A] 10A ist eine Schnittansicht) eines Beispiels eines Verfahrens zum Herstellen des SiC-Halbleiterbauteils, das in 3 gezeigt ist.
    • [10B] 10B ist ein Diagramm eines Schrittes, der jenem der 10A folgt.
    • [10C] 10C ist ein Diagramm eines Schrittes, der jenem folgt, der in 10B gezeigt ist.
    • [10D] 10D ist ein Diagramm eines Schrittes, der jenem folgt, der in 10C gezeigt ist.
    • [10E] 10E ist ein Diagramm eines Schrittes, der jenem folgt, der in 10D gezeigt ist.
    • [10F] 10F ist ein Diagramm eines Schrittes, der jenem folgt, der in 10E gezeigt ist.
    • [10G] 10G ist ein Diagramm eines Schrittes, der jenem folgt, der in 10F gezeigt ist.
    • [10H] 10H ist ein Diagramm eines Schrittes, der jenem folgt, der in 10G gezeigt ist.
    • [10I] 10I ist ein Diagramm eines Schrittes, der jenem folgt, der in 10H gezeigt ist.
    • [10J] 10J ist ein Diagramm eines Schrittes, der jenem folgt, der in 10I gezeigt ist.
    • [10K] 10K ist ein Diagramm eines Schrittes, der jenem folgt, der in 10J gezeigt ist.
    • [10L] 10L ist ein Diagramm eines Schrittes, der jenem folgt, der in 10K gezeigt ist.
    • [10M] 10M ist ein Diagramm eines Schrittes, der jenem folgt, der in 10L gezeigt ist.
    • [11] 11 ist eine perspektivische Ansicht, und zwar bei einer Betrachtung durch ein Abdichtungsharz hindurch, eines Halbleitergehäuses, das das SiC-Halbleiterbauteil aufnimmt bzw. enthält, das in 3 gezeigt ist.
    • [12A] 12A ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein zweites Konfigurationsbeispiel von modifizierten Linien zeigt.
    • [12B] 12B ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein drittes Konfigurationsbeispiel von modifizierten Linien zeigt.
    • [12C] 12C ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein viertes Konfigurationsbeispiel von modifizierten Linien zeigt.
    • [12D] 12D ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein fünftes Konfigurationsbeispiel von modifizierten Linien zeigt.
    • [12E] 12E ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein sechstes Konfigurationsbeispiel von modifizierten Linien zeigt.
    • [12F] 12F ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein siebtes Konfigurationsbeispiel von modifizierten Linien zeigt.
    • [13] 13 ist eine perspektivische Ansicht, die ein SiC-Halbleiterbauteil gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist eine perspektivische Ansicht, die eine Struktur zeigt, die mit den modifizierten Linien gemäß dem ersten Konfigurationsbeispiel angewendet ist.
    • [14] 14 ist eine vergrößerte Ansicht einer Region XIV, die in 13 gezeigt ist.
    • [15] 15 ist eine vergrößerte Ansicht einer Region XV, die in 13 gezeigt ist.
    • [16] 16 ist eine perspektivische Ansicht bei einer Betrachtung aus einem Winkel eines SiC-Halbleiterbauteils gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung und ist eine perspektivische Ansicht, die eine Struktur zeigt, die mit den modifizierten Linien gemäß dem ersten Konfigurationsbeispiel angewendet bzw. beaufschlagt bzw. bearbeitet ist.
    • [17] 17 ist eine perspektivische Ansicht bei einer Betrachtung aus einem weiteren Winkel des SiC-Halbleiterbauteils, das in 16 gezeigt ist.
    • [18] 18 ist eine Draufsicht des SiC-Halbleiterbauteils, das in 16 gezeigt ist.
    • [19] 19 ist eine Draufsicht, wobei eine Harzschicht von 18 entfernt ist.
    • [20] 20 ist eine vergrößerte Ansicht einer Region XX, die in 19 gezeigt ist, und ist ein Diagramm zum Beschreiben der Struktur einer ersten Hauptfläche einer SiC-Halbleiterschicht.
    • [21] 21 ist eine Schnittansicht entlang einer Linie XXI-XXI, die in 20 gezeigt ist.
    • [22] 22 ist eine Schnittansicht entlang einer Linie XXII-XXII, die in 20 gezeigt ist.
    • [23] 23 ist eine vergrößerte Ansicht einer Region XXIII, die in 21 gezeigt ist.
    • [24] 24 ist eine Schnittansicht entlang einer Linie XXIV-XXIV, die in 19 gezeigt ist.
    • [25] 25 ist eine vergrößerte Ansicht einer Region XXV, die in 24 gezeigt ist.
    • [26] 26 ist ein Graph zum Beschreiben eines Schicht- bzw. Lagenwiderstandes („sheet resistance“).
    • [27] 27 ist eine vergrößerte Ansicht einer Region entsprechend 20 und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [28] 28 ist eine Schnittansicht entlang einer Linie XXVIII-XXVIII, die in 27 gezeigt ist.
    • [29] 29 ist eine vergrößerte Ansicht einer Region entsprechend 23 und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [30] 30 ist eine vergrößerte Ansicht einer Region entsprechend 20 und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [31] 31 ist eine perspektivische Ansicht, die ein SiC-Halbleiterbauteil gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist eine perspektivische Ansicht, die eine Struktur zeigt, die mit den modifizierten Linien gemäß dem ersten Konfigurationsbeispiel angewendet bzw. versehen ist.
  • Beschreibung von Ausführungsformen
  • In den bevorzugten Ausführungsformen der vorliegenden Erfindung wird ein SiC-Monokristall (Siliciumcarbid-Monokristall) angewendet, der aus einem hexagonalen Kristall gebildet ist. Der SiC-Monokristall, der aus dem hexagonalen Kristall gebildet ist, weist eine Vielzahl von Polytypen auf, einschließlich eines (hexagonalen) 2H-SiC-Monokristalls, eines 4H-SiC-Monokristalls und eines 6H-SiC-Monokristalls, und zwar gemäß einem Zyklus einer atomaren Anordnung. Obgleich bei den bevorzugten Ausführungsformen der vorliegenden Erfindung Beispiele beschrieben werden, bei denen ein 4H-SiC-Monokristall angewendet wird, schließt dies andere Polytypen nicht von der vorliegenden Erfindung aus.
  • Die Kristallstruktur des 4H-SiC-Monokristalls wird nunmehr beschrieben. 1 ist ein Diagramm einer Einheitszelle des 4H-SiC-Monokristalls, die auf bevorzugte Ausführungsformen der vorliegenden Erfindung anzuwenden ist (nachstehend einfach als die „Einheitszelle“ bezeichnet). 2 ist eine Draufsicht einer Siliciumebene der Einheitszelle, die in 1 gezeigt ist.
  • Unter Bezugnahme auf 1 und auf 2 beinhaltet die Einheitszelle tetraedrische bzw. tetrahedrale Strukturen, in denen jeweils vier C-Atome an ein einzelnes Si-Atom gebondet bzw. gebunden sind, und zwar in einer Beziehung einer tetraedrischen Anordnung (reguläre bzw. regelmäßige tetraedrische Anordnung). Die Einheitszelle weist eine atomare Anordnung bzw. Atomanordnung auf, bei der die tetraedrischen Strukturen in einer Vierer-Periode übereinander gestapelt sind. Die Einheitszelle weist eine hexagonale Prismenstruktur mit einer regelmäßigen hexagonalen Siliciumebene, einer regelmäßigen hexagonalen Kohlenstoffebene und sechs Seitenebenen auf, die die Siliciumebene und die Kohlenstoffebene verbinden.
  • Die Siliciumebene ist eine Endebene, die durch Si-Atome abgeschlossen ist. An der Siliciumebene ist ein einzelnes Si-Atom an jedem von sechs Eckpunkten eines regelmäßigen Hexagons positioniert. Die Kohlenstoffebene ist eine Endebene, die durch C-Atome abgeschlossen ist. An der Kohlenstoffebene ist ein einzelnes C-Atom an jedem von sechs Eckpunkten eines regelmäßigen Sechsecks angeordnet und ist ein einzelnes C-Atom bei einer Mitte des regelmäßigen Sechsecks angeordnet.
  • Die Kristallebenen der Einheitszelle sind definiert durch vier Koordinatenachsen (a1, a2, a3 und c), einschließlich einer al-Achse, einer a2-Achse, einer a3-Achse und einer c-Achse. Von den vier Koordinatenachsen nimmt ein Wert von a3 einen Wert von -(a1+a2) an. Die Kristallebenen des 4H-SiC-Monokristalls werden nachstehend basierend auf der Siliciumebene als ein Beispiel einer Endebene eines hexagonalen Kristalls beschrieben.
  • In einer Draufsicht beim Betrachten der Siliciumebene aus der c-Achse sind die al-Achse, die a2-Achse und die a3-Achse jeweils entlang von Richtungen der Anordnung von am nächsten benachbarten Si-Atomen eingestellt bzw. vorgegeben (nachstehend bezeichnet einfach als die „nächsten Atomrichtungen“) , und zwar auf der Grundlage des bei der Mitte positionierten Si-Atoms. Die al-Achse, die a2-Achse und die a3-Achse sind so eingestellt, dass sie um 120° voneinander versetzt sind, und zwar jeweils in Übereinstimmung mit der Anordnung der Si-Atome.
  • Die c-Achse ist in einer Normalenrichtung in Bezug auf die Siliciumebene eingestellt, die auf dem Si-Atom basiert, das bei der Mitte positioniert ist. Die Siliciumebene ist eine (0001)-Ebene. Die Kohlenstoffebene ist eine (000-1)-Ebene. Die Seitenebenen des hexagonalen Prismas beinhalten sechs Kristallebenen, die entlang der nächsten Atomrichtungen orientiert sind, und zwar in einer Draufsicht beim Betrachten der Siliciumebene aus der c-Achse. Genauer gesagt beinhalten die Seitenebenen des hexagonalen Prismas die sechs Kristallebenen, die jeweils zwei am nächsten benachbarte Si-Atome beinhalten, und zwar in einer Draufsicht beim Betrachten der Siliciumebene aus der c-Achse.
  • In der Draufsicht beim Betrachten der Siliciumebene aus der c-Achse beinhalten die Seitenebenen der Einheitszelle eine (1-100)-Ebene, eine (0-110)-Ebene, eine (-1010)-Ebene, eine (-1100)-Ebene, eine (01-10)-Ebene und eine (10-10) -Ebene, und zwar ausgehend von einer Spitze der a1-Achse in einer Reihenfolge im Uhrzeigersinn.
  • Diagonalebenen der Einheitszelle, die nicht durch die Mitte verlaufen, beinhalten sechs Kristallebenen, die entlang von Schnittrichtungen orientiert sind, die die nächsten Atomrichtungen schneiden, und zwar in der Draufsicht beim Betrachten der Siliciumebene aus der c-Achse. Bei einer Betrachtung auf der Grundlage des Si-Atoms, das bei der Mitte angeordnet ist, sind die nächsten Atomrichtungs-Schnittrichtungen solche Richtungen, die senkrecht sind zu den nächsten Atomrichtungen. Genauer gesagt beinhalten die diagonalen Ebenen der Einheitszelle, die nicht durch die Mitte hindurch verlaufen, sechs Kristallebenen, die jeweils zwei Si-Atome beinhalten, die keine nächsten Nachbarn sind.
  • In der Draufsicht beim Betrachten der Siliciumebene aus der c-Achse beinhalten die Diagonalebenen der Einheitszelle, die nicht durch die Mitte verlaufen, eine (11-20)-Ebene, eine (1-210)-Ebene, eine (-2110)-Ebene, eine (-1-120)-Ebene, eine (-12-10)-Ebene und eine (2-1-10)-Ebene.
  • Die Kristallrichtungen der Einheitszelle sind definiert durch Richtungen, die normal bzw. senkrecht verlaufen zu den Kristallebenen. Eine Normalenrichtung auf die (1-100)-Ebene ist eine [1-100]-Richtung. Eine Normalenrichtung auf die (0-110)-Ebene ist eine [0-110]-Richtung. Eine Normalenrichtung auf die (-1010)-Ebene ist eine [-1010]-Richtung. Eine Normalenrichtung auf die (-1100)-Ebene ist eine [-1100]-Richtung. Eine Normalenrichtung auf die (01-10)-Ebene ist eine [01-10]-Richtung. Eine Normalenrichtung auf die (10-10)-Ebene ist eine [10-10]-Richtung.
  • Eine Normalenrichtung auf die (11-20)-Ebene ist eine [11-20]-Richtung. Eine Normalenrichtung auf die (1-210)-Ebene ist eine [1-210]-Richtung. Eine Normalenrichtung auf die (-2110)-Ebene ist eine [-2110]-Richtung. Eine Normalenrichtung auf die (-1-120)-Ebene ist eine [-1-120]-Richtung. Eine Normalenrichtung auf die (-12-10)-Ebene ist eine [-12-10]-Richtung. Eine Normalenrichtung auf die (2-1-10)-Ebene ist eine [2-1-10]-Richtung.
  • Das hexagonale Prisma ist sechsfach symmetrisch und weist alle 60° äquivalente Kristallebenen und äquivalente Kristallrichtungen auf. Beispielsweise bilden die (1-100)-Ebene, die (0-110)-Ebene, die (-1010)-Ebene, die (-1100)-Ebene, die (01-10)-Ebene und die (10-10)-Ebene äquivalente Kristallebenen. Gleichfalls bilden die (11-20)-Ebene, die (1-210)-Ebene, die (-2110)-Ebene, die (-1-120)-Ebene, die (-12-10)-Ebene und die (2-1-10)-Ebene äquivalente Kristallebenen.
  • Ferner bilden die [1-100]-Richtung, die [0-110]-Richtung, die [-1010]-Richtung, die [-1100]-Richtung, die [01-10]-Richtung und die [10-10]-Richtung äquivalente Kristallrichtungen. Gleichfalls bilden die [11-20]-Richtung, die [1-210]-Richtung, die [-2110]-Richtung, die [-1-120]-Richtung, die [-12-10]-Richtung und die [2-1-10]-Richtung äquivalente Kristallrichtungen.
  • Die c-Achse ist eine [0001]-Richtung ([000-1]-Richtung). Die a1-Achse ist die [2-1-10]-Richtung ([-2110]-Richtung). Die a2-Achse ist die [-12-10]-Richtung ([1-210]-Richtung). Die a3-Achse ist die [-1-120]-Richtung ([11-20]-Richtung).
  • Die [0001]-Richtung und die [000-1]-Richtung werden gemeinsam als die c-Achse bezeichnet. Die (0001)-Ebene und die (000-1)-Ebene werden als die c-Ebenen bezeichnet. Die [11-20]-Richtung und die [-1-120]-Richtung werden als eine a-Achse bezeichnet. Die (11-20)-Ebene und die (-1-120)-Ebene werden als a-Ebenenbezeichnet. Die [1-100]-Richtung und die [-1100]-Richtung werden als eine m-Achse bezeichnet. Die (1-100)-Ebene und die (-1100)-Ebene werden als m-Ebenen bezeichnet.
  • 3 ist eine perspektivische Ansicht bei einer Betrachtung aus einem Winkel eines SiC-Halbleiterbauteils 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung und ist eine perspektivische Ansicht, die ein erstes Konfigurationsbeispiel von modifizierten Linien 22A bis 22D zeigt. 4 ist eine perspektivische Ansicht bei einer Betrachtung aus einem anderen Winkel des SiC-Halbleiterbauteils 1, das in 3 gezeigt ist. 5A ist eine vergrößerte Ansicht einer Region VA, die in 3 gezeigt ist. 5B ist eine vergrößerte Ansicht einer Region VB, die in 3 gezeigt ist. 6A ist eine vergrößerte Ansicht einer Region VIA, die in 3 gezeigt ist. 6B ist eine vergrößerte Ansicht einer Region VIB, die in 3 gezeigt ist. 7 ist eine Draufsicht des SiC-Halbleiterbauteils 1, das in 3 gezeigt ist. 8 ist eine Schnittansicht entlang einer Linie VIII-VIII, die in 7 gezeigt ist.
  • Unter Bezugnahme auf 3 bis 8 beinhaltet das SiC-Halbleiterbauteil 1 eine SiC-Halbleiterschicht 2. Die SiC-Halbleiterschicht 2 beinhaltet ein 4H-SiC-Monokristall als ein Beispiel eines SiC-Monokristalls, das aus einem hexagonalen bzw. sechseckigen Kristall gebildet ist. Die SiC-Halbleiterschicht 2 ist in eine Chipform aus einer rechteckigen Parallelepiped-Form gebildet.
  • Die SiC-Halbleiterschicht 2 weist auf einer Seite eine erste Hauptfläche 3 auf, auf einer weiteren Seiteeine zweite Hauptfläche 4 und weist Seitenflächen 5A, 5B, 5C und 5D auf, die die erste Hauptfläche 3 und die zweite Hauptfläche 4 verbinden. Die erste Hauptfläche 3 und die zweite Hauptfläche 4 sind in einer Draufsicht bei einer Betrachtung in einer Normalenrichtung Z hiervon (nachstehend einfach als „Draufsicht“ bezeichnet) in vierseitige Formen (vorliegend quadratische Formen) gebildet.
  • Die erste Hauptfläche 3 ist eine Bauteilfläche, in der ein funktionales Bauteil (Halbleiterelement) gebildet ist. Die zweite Hauptfläche 4 ist gebildet aus einer Erdungs- bzw. Massefläche mit Schleifmarkierungen („grinding marks“). Die Seitenflächen 5A bis 5D sind jeweils gebildet aus einer glatten Spaltfläche („cleavage surface“), die zu einer Kristallebene des SiC-Monokristalls weist. Die Seitenflächen 5A bis 5D sind frei von Schleifmarkierungen.
  • Eine Dicke TL der SiC-Halbleiterschicht 2 ist vorzugsweise nicht kleiner als 40 µm und nicht größer als 200 µm. Die Dicke TL kann ggf. nicht kleiner sein als 40 µm und nicht größer als 60 µm, kann ggf. nicht kleiner sein als 60 µm und nicht größer als 80 µm, kann ggf. nicht kleiner sein als 80 µm und nicht größer als 100 µm, kann ggf. nicht kleiner sein als 100 µm und nicht größer als 120 µm, kann ggf. nicht kleiner sein als 120 µm und nicht größer als 140 µm, kann ggf. nicht kleiner sein als 140 µm und nicht größer als 160 µm, kann ggf. nicht kleiner sein als 160 µm und nicht größer als 180 um oder kann ggf. nicht kleiner sein als 180 µm und nicht größer als 200 µm. Die Dicke TL ist vorzugsweise nicht kleiner als 60 µm und nicht größer als 150 µm.
  • Bei dieser Ausführungsform weisen die erste Hauptfläche 3 und die zweite Hauptfläche 4 hin zu den c-Ebenen des SiC-Monokristalls. Die erste Hauptfläche 3 weist zu der (0001) -Ebene (Siliciumebene) . Die zweite Hauptfläche 4 weist zu der (000-1)-Ebene (Kohlenstoffebene) des SiC-Monokristalls.
  • Die erste Hauptfläche 3 und die zweite Hauptfläche 4 weisen in der [11-20]-Richtung in Bezug auf die c-Ebenen des SiC-Monokristalls einen Off-Winkel θ auf, der unter einem Winkel von nicht mehr als 10° geneigt ist. Die Normalenrichtung Z ist um eben bzw. genau („just“) den Off-Winkel θ in Bezug auf die c-Achse ([0001]-Richtung) des SiC-Monokristalls geneigt.
  • Der Off-Winkel θ kann ggf. nicht kleiner sein als 0° und nicht größer sein als 5,0°. Der Off-Winkel θ kann eingestellt werden innerhalb eines Winkelbereiches von nicht weniger als 0° und nicht mehr als 1,0°, von nicht weniger als 1,0° und nicht mehr als 1,5°, von nicht weniger als 1,5° und nicht mehr als 2,0 °, von nicht weniger als 2,0° und nicht mehr als 2,5°, von nicht weniger als 2,5° und nicht mehr als 3,0°, von nicht weniger als 3,0° und nicht mehr als 3,5°, von nicht weniger als 3,5° und nicht mehr als 4,0°, von nicht weniger als 4,0° und nicht mehr als 4,5° oder von nicht weniger als 4,5° und nicht mehr als 5,0°. Der Off-Winkel θ überschreitet vorzugsweise 0°. Der Off-Winkel θ kann kleiner sein als 4,0°.
  • Der Off-Winkel θ kann eingestellt werden innerhalb eines Winkelbereiches von nicht weniger als 3,0° und nicht mehr als 4,5°. In diesem Fall ist der Off-Winkel 9 vorzugsweise innerhalb eines Winkelbereiches von nicht weniger als 3, 0° und nicht mehr als 3,5° eingestellt, oder von nicht weniger als 3,5° und nicht mehr als 4,0°. Der Off-Winkel θ kann eingestellt werden innerhalb eines Winkelbereiches von nicht weniger als 1,5° und nicht mehr als 3,0°. In diesem Fall ist der Off-Winkel 9 vorzugsweise eingestellt innerhalb eines Winkelbereiches von nicht weniger als 1,5° und nicht mehr als 2,0°, oder von nicht weniger als 2,0° und nicht mehr als 2,5°.
  • Längen der Seitenflächen 5A bis 5D können jeweils ggf. nicht kleiner sein als 0,5 mm und nicht größer als 10 mm. Flächenbereiche bzw. Flächeninhalte der Seitenflächen 5A bis 5D sind bei dieser Ausführungsform jeweils gleich groß. Wenn die erste Hauptfläche 3 und die zweite Hauptfläche 4 bei einer Draufsicht in rechteckige Formen gebildet sind, sind die Flächenbereiche der Seitenflächen 5A und 5C ggf. kleiner als die Flächenbereiche der Seitenflächen 5B und 5D oder können größer sein als die Flächenbereiche der Seitenflächen 5B und 5D.
  • Bei dieser Ausführungsform erstrecken sich die Seitenfläche 5A und die Seitenfläche 5C in einer ersten Richtung X und liegen einander in einer zweiten Richtung Y gegenüber, die die erste Richtung X schneidet. Bei dieser Ausführungsform erstrecken sich die Seitenfläche 5B und die Seitenfläche 5D in der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. Genauer gesagt ist die zweite Richtung Y orthogonal zu der ersten Richtung X.
  • Bei dieser Ausführungsform ist die erste Richtung X auf die m-Achsenrichtung ([1-100]-Richtung) des SiC-Monokristalls eingestellt. Die zweite Richtung Y ist auf die a-Achsenrichtung ([11-20]-Richtung) des SiC-Monokristalls eingestellt.
  • Die Seitenfläche 5A und die Seitenfläche 5C sind durch die a-Ebenen des SiC-Monokristalls gebildet und liegen einander in der a-Achsenrichtung gegenüber. Die Seitenfläche 5A ist durch die (-1-120) -Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 5C ist durch die (11-20) Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 5A und die Seitenfläche 5C können geneigte Flächen bilden, die dann, wenn eine Normale auf die erste Hauptfläche 3 als eine Basis herangezogen wird, in Bezug auf die Normale hin zu der c-Achsenrichtung ([0001]-Richtung) des SiC-Monokristalls geneigt sind.
  • In diesem Fall können die Seitenfläche 5A und die Seitenfläche 5C in Bezug auf die Normale auf die erste Hauptfläche 3 mit einem Winkel gemäß dem Off-Winkel θ geneigt sein, wenn die Normale auf die erste Hauptfläche 3 gleich 0° ist. Der Winkel gemäß dem Off-Winkel θ kann gleich dem Off-Winkel θ sein oder kann ein Winkel sein, der 0° überschreitet und der kleiner ist als der Off-Winkel 9.
  • Die Seitenfläche 5B und die Seitenfläche 5D sind durch die m-Ebenen des SiC-Monokristalls gebildet und liegen einander in der m-Achsenrichtung gegenüber. Die Seitenfläche 5B ist durch die (-1100) -Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 5D ist durch die (1-100)-Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 5B und die Seitenfläche 5D erstrecken sich in Ebenenformen entlang der Normalen auf die erste Hauptfläche 3. Genauer gesagt sind die Seitenfläche 5B und die Seitenfläche 5D im Wesentlichen senkrecht zu der ersten Hauptfläche 3 und der zweiten Hauptfläche 4 gebildet.
  • Bei dieser Ausführungsform weist die SiC-Halbleiterschicht 2 eine laminierte Struktur auf, die ein SiC-Halbleitersubstrat 6 vom n+-Typ und eine SiC-Epitaxialschicht 7 vom n-Typ aufweist. Die zweite Hauptfläche 4 der SiC-Halbleiterschicht 2 ist durch das SiC-Halbleitersubstrat 6 gebildet. Die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 ist durch die SiC-Epitaxialschicht 7 gebildet. Die Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 sind durch das SiC-Halbleitersubstrat 6 und die SiC-Epitaxialschicht 7 gebildet.
  • Eine Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 7 ist nicht größer als eine Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 6. Genauer gesagt ist die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 7 kleiner als die Verunreinigungskonzentration vom n -Typ des SiC-Halbleitersubstrats 6. Die Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 6 beträgt ggf. nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3. Die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 7 beträgt ggf. nicht weniger als 1,0×1015 cm-3 und nicht mehr als 1,0×1018 cm-3.
  • Eine Dicke TS des SiC-Halbleitersubstrats 6 beträgt ggf. nicht weniger bzw. ist ggf. nicht kleiner als 40 µm und nicht mehr bzw. größer als 150 µm. Die Dicke TS beträgt ggf. nicht weniger als 40 µm und nicht mehr als 50 µm, ggf. nicht weniger als 50 µm und nicht mehr als 60 µm, ggf. nicht weniger als 60 µm und nicht mehr als 70 µm, ggf. nicht weniger als 70 µm und nicht mehr als 80 µm, ggf. nicht weniger als 80 µm und nicht mehr als 90 µm, ggf. nicht weniger als 90 µm und nicht mehr als 100 µm, ggf. nicht weniger als 100 µm und nicht mehr als 110 µm, ggf. nicht weniger als 110 µm und und nicht mehr als 120 µm, ggf. nicht weniger als 120 µm und nicht mehr als 130 µm, ggf. nicht weniger als 130 µm und nicht mehr als 140 µm oder ggf. nicht weniger als 140 µm und nicht mehr als 150 µm. Die Dicke TS ist vorzugsweise nicht kleiner als 40 µm und nicht größer als 130 µm. Wenn man das SiC-Halbleitersubstrat 6 dünner macht, ist ein Strompfad verkürzt und eine Reduktion eines Widerstandswertes kann hierdurch erreicht werden.
  • Eine Dicke TE der SiC-Epitaxialschicht 7 kann ggf. nicht kleiner sein als 1 µm und nicht mehr bzw. größer als 50 µm. Die Dicke TE kann ggf. nicht kleiner sein als 1 µm und nicht mehr als 5 µm, kann ggf. nicht kleiner sein als 5 µm und nicht mehr als 10 µm, ggf. nicht kleiner als 10 µm und nicht mehr als 15 µm, ggf. nicht kleiner als 15 µm und nicht mehr als 20 µm, ggf. nicht kleiner als 20 µm und nicht mehr als 25 µm, ggf. nicht kleiner als 25 µm und nicht mehr als 30 µm, ggf. nicht kleiner als 30 µm und nicht mehr als 35 µm, ggf. nicht kleiner als 35 µm und nicht mehr als 40 µm, ggf. nicht kleiner als 40 µm und nicht mehr als 45 µm oder ggf. nicht kleiner als 45 µm und nicht mehr als 50 µm. Die Dicke TE ist vorzugsweise nicht kleiner als 5 µm und nicht größer als 15 µm.
  • Die SiC-Halbleiterschicht 2 beinhaltet eine aktive Region 8 und eine äußere Region 9. Die aktive Region 8 ist eine Region, innerhalb der eine Schottky-Diode bzw. Schottky-Barrierediode D gebildet ist, und zwar als ein Beispiel eines funktionalen Bauteils. In Draufsicht ist die aktive Region 8 in einem zentralen Abschnitt der SiC-Halbleiterschicht 2 gebildet, und zwar ausgehend von den Seitenflächen 5A bis 5D oder SiC-Halbleiterschicht 2 mit Abständen bzw. Intervallen in Richtung hin zu einer inneren Region. In Draufsicht ist die aktive Region 8 in eine vierseitige Form gebildet, mit vier Seiten, die parallel sind zu den vier Seitenflächen 5A bis 5D.
  • Die äußere Region 9 ist eine Region auf einer äußeren Seite der aktiven Region 8. Die äußere Region 9 ist in einer Region zwischen den Seitenflächen 5A bis 5D und Umfangsrändern der aktiven Region 8 gebildet. Die äußere Region 9 ist in einer Draufsicht in einer endlosen Form (vierseitige Ringform bei dieser Ausführungsform) gebildet, die die aktive Region 8 umgibt.
  • Das SiC-Halbleiterbauteil 1 beinhaltet eine Hauptflächen-Isolierschicht 10, die auf der ersten Hauptfläche 3 gebildet ist. Die Hauptflächen-Isolierschicht 10 bedeckt selektiv die aktive Region 8 und die äußere Region 9. Die Hauptflächen-Isolierschicht 10 kann eine Einzelschichtstruktur haben, gebildet aus einer Siliciumoxidschicht (SiO2-Schicht) oder einer Siliciumnitridschicht (SiN-Schicht) . Die Hauptflächen-Isolierschicht 10 kann eine laminierte Struktur haben, die eine Siliciumoxidschicht und eine Siliciumnitridschicht beinhaltet. Die Siliciumoxidschicht kann auf der Siliciumnitridschicht gebildet sein. Die Siliciumnitridschicht kann auf der Siliciumoxidschicht gebildet sein. Bei dieser Ausführungsform weist die Hauptflächen-Isolierschicht 10 eine Einzelschichtstruktur auf, die aus einer Siliciumoxidschicht gebildet ist.
  • Die Hauptflächen-Isolierschicht 10 weist Isolierseitenflächen 11A, 11B, 11C und 11D auf, die gegenüber den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 freiliegen („exposed“). Die Isolierseitenflächen 11A bis 11D gehen kontinuierlich über in die Seitenflächen 5A bis 5D. Die Isolierseitenflächen 11A bis 11D sind bündig mit den Seitenflächen 5A bis 5D ausgebildet. Die Isolierseitenflächen 11A bis 11D sind durch Spaltflächen („cleavage surfaces“) gebildet.
  • Eine Dicke der Hauptflächen-Isolierschicht 10 kann ggf. nicht kleiner sein als 1 µm und nicht mehr als 50 µm. Die Dicke der Hauptflächen-Isolierschicht 10 kann ggf. nicht kleiner sein als 1 µm und nicht mehr als 10 µm, kann ggf. nicht kleiner sein als 10 µm und nicht mehr als 20 µm, kann ggf. nicht kleiner sein als 20 µm und nicht mehr als 30 µm, kann ggf. nicht kleiner sein als 30 µm und nicht mehr als 40 um oder kann ggf. nicht kleiner sein als 40 µm und nicht mehr als 50 µm.
  • Das SiC-Halbleiterbauteil 1 weist eine erste Hauptflächen-Elektrodenschicht 12 auf, die auf der Hauptflächen-Isolierschicht 10 gebildet ist. In einer Draufsicht ist die erste Hauptflächen-Elektrodenschicht 12 in dem zentralen Abschnitt der SiC-Halbleiterschicht 2 gebildet, und zwar ausgehend von den Seitenflächen 5A bis 5D mit Abständen in Richtung hin zu der inneren Region.
  • Das SiC-Halbleiterbauteil 1 weist eine Passivierungsschicht 13 (Isolierschicht) auf, die auf der Hauptflächen-Isolierschicht 10 gebildet ist. Die Passivierungsschicht 13 kann eine Einzelschichtstruktur haben, die aus einer Siliciumoxidschicht oder einer Siliciumnitridschicht gebildet ist. Die Passivierungsschicht 13 kann eine laminierte Struktur haben, die eine Siliciumoxidschicht und eine Siliciumnitridschicht aufweist. Die Siliciumoxidschicht kann auf der Siliciumnitridschicht gebildet sein. Die Siliciumnitridschicht kann auf der Siliciumoxidschicht gebildet sein. Bei dieser Ausführungsform weist die Passivierungsschicht 13 eine Einzelschichtstruktur auf, die aus einer Siliciumnitridschicht gebildet ist.
  • Die Passivierungsschicht 13 beinhaltet vier Seitenflächen 14A, 14B, 14C und 14D. In Draufsicht sind die Seitenflächen 14A bis 14D der Passivierungsschicht 13 ausgehend von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 mit Abständen bzw. versetzt in Richtung hin zu der inneren Region gebildet. In der Draufsicht legt die Passivierungsschicht 13 einen Umfangsrandabschnitt der ersten Hauptfläche 3 frei. Die Passivierungsschicht 13 legt die Hauptflächen-Isolierschicht 10 frei.
  • Die Passivierungsschicht 13 weist eine Sub-Pad-Öffnung 15 auf, die einen Abschnitt der ersten Hauptflächen-Elektrodenschicht 12 als eine Pad-Region freilegt. Die Sub-Pad-Öffnung 15 ist in eine vierseitige Form gebildet, mit vier Seiten, die parallel sind zu den Seitenflächen 5A bis 5D, und zwar in einer Draufsicht.
  • Eine Dicke der Passivierungsschicht 13 kann ggf. nicht kleiner sein als 1 µm und nicht größer als 50 µm. Die Dicke der Passivierungsschicht 13 beträgt ggf. nicht weniger als 1 µm und nicht mehr als 10 µm, ggf. nicht weniger als 10 µm und nicht mehr als 20 µm, ggf. nicht weniger als 20 µm und nicht mehr als 30 µm, ggf. nicht weniger als 30 µm und nicht mehr als 40 µm und ggf. nicht weniger als 40 µm und nicht mehr als 50 µm.
  • Das SiC-Halbleiterbauteil 1 weist eine Harzschicht 16 (Isolierschicht) auf, die auf der Passivierungsschicht 13 gebildet ist. Die Harzschicht 16 bildet mit der Passivierungsschicht 13 eine einzelne laminierte Isolierstruktur (Isolierschicht). In 7 ist die Harzschicht 16 mit einer Schraffur gezeigt.
  • Die Harzschicht 16 kann ein fotoempfindliches Harz vom negativen Typ oder vom positiven Typ aufweisen. Bei dieser Ausführungsform beinhaltet die Harzschicht 16 ein Polybenzoxazol als ein Beispiel eines lichtempfindlichen bzw. fotoempfindlichen Harzes vom positiven Typ. Die Harzschicht 16 kann ein Polyimid als ein Beispiel eines fotoempfindlichen Harzes vom negativen Typ aufweisen.
  • Die Harzschicht 16 beinhaltet vier Harz-Seitenflächen 17A, 17B, 17C und 17D. In Draufsicht sind die Harz-Seitenflächen 17A bis 17D ausgehend von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 mit Abständen in Richtung hin zu der inneren Region gebildet. In der Draufsicht legt die Harzschicht 16 den Umfangsrandabschnitt der ersten Hauptfläche 3 frei. Die Harzschicht 16 legt zusammen mit der Passivierungsschicht 13 die Hauptflächen-Isolierschicht 10 frei. Bei dieser Ausführungsform sind die Harz-Seitenflächen 17A bis 17D bündig ausgebildet mit den Seitenflächen 14A bis 14D der Passivierungsschicht 13.
  • Die Harz-Seitenflächen 17A bis 17D der Harzschicht 16 grenzen zusammen mit den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 eine Trenn- bzw. Vereinzelungsstraße („demarcate the dicing street“) ab. Bei dieser Ausführungsform grenzen auch die Seitenflächen 14Abis 14D der Passivierungsschicht 13 die Trennstraße ab. Gemäß der Trennstraße wird es unnötig, die Harzschicht 16 und die Passivierungsschicht 13 physikalisch zu schneiden, wenn das SiC-Halbleiterbauteil 1 von einem einzelnen SiC-Halbleiterwafer ausgeschnitten bzw. vereinzelt wird. Das SiC-Halbleiterbauteil 1 kann hierdurch von dem einzelnen SiC-Halbleiterwafer frei leicht („smoothly“) ausgeschnitten bzw. abgetrennt werden. Ferner können Isolationsabstände von den Seitenflächen 5A bis 5D vergrößert werden.
  • Eine Breite der Trennstraße beträgt ggf. nicht weniger als 1 µm und nicht mehr als 25 µm. Die Breite der Trennstraße kann ggf. nicht kleiner sein als 1 µm und nicht größer als 5 µm, ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ggf. nicht kleiner als 10 µm und nicht größer als 15 µm, ggf. nicht kleiner als 15 µm und nicht größer als 20 µm. oder ggf. nicht kleiner als 20 µm und nicht größer als 25 µm.
  • Die Harzschicht 16 weist eine Pad-Öffnung 18 auf, die einen Abschnitt der ersten Hauptflächen-Elektrodenschicht 12 als eine Pad-Region freilegt. Die Pad-Öffnung 18 ist in einer vierseitigen Form gebildet mit vier Seiten, die parallel sind zu den Seitenflächen 5A bis 5D, und zwar in einer Draufsicht.
  • Die Pad-Öffnung 18 steht in Kommunikation mit bzw. korrespondiert mit der Sub-Pad-Öffnung 15. Innere Wände der Pad-Öffnung 18 sind bündig ausgebildet mit inneren Wänden der Sub-Pad-Öffnung 15. Die inneren Wände der Pad-Öffnung 18 können in Bezug auf die inneren Wände der Sub-Pad-Öffnung 15 in Richtung hin zu Seiten der Seitenflächen 5A bis 5D positioniert sein. Die inneren Wände der Pad-Öffnung 18 können in Bezug auf die inneren Wände der Sub-Pad-Öffnung 15 in Richtung hin zu der inneren Region der SiC-Halbleiterschicht 2 positioniert sein. Die Harzschicht 16 kann die inneren Wände der Sub-Pad-Öffnung 15 bedecken.
  • Eine Dicke der Harzschicht 16 beträgt ggf. nicht weniger als 1 µm und nicht mehr als 50 µm. Die Dicke der Harzschicht 16 kann ggf. nicht kleiner sein als 1 µm und nicht größer als 10 µm, kann ggf. nicht kleiner sein als 10 µm. und nicht größer als 20 µm, kann ggf. nicht kleiner sein als 20 µm. und nicht größer als 30 µm, kann ggf. nicht kleiner sein als 30 µm und nicht größer als 40 µm oder kann ggf. nicht kleiner sein als 40 µm und nicht größer als 50 µm.
  • Das SiC-Halbleiterbauteil 1 weist eine zweite Hauptflächen-Elektrodenschicht 19 auf, die auf der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 gebildet ist. Die zweite Hauptflächen-Elektrodenschicht 19 bildet einen Ohm'schen Kontakt mit der zweiten Hauptfläche 4 (SiC-Halbleitersubstrat 6).
  • Das SiC-Halbleiterbauteil 1 weist eine Vielzahl von modifizierten Linien bzw. linienförmigen Abschnitten 22A bis 22D (modifizierte Schichten) auf, die an den Seitenflächen 5A bis 5D gebildet sind. Die modifizierten Linien 22A bis 22D beinhalten eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) der modifizierten Linie bzw. Linien 22A, eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) der modifizierten Linie bzw. Linien 22B, eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) der modifizierten Linie bzw. Linien 22C, eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) der modifizierten Linie bzw. Linien 22D.
  • Die modifizierten Linien 22A und 22C sind in einer Beziehung einer Eins-zu-Eins-Entsprechung an den Seitenflächen 5A bis 5D gebildet. Die modifizierte Linie 22A ist an der Seitenfläche 5A gebildet. Die modifizierte Linie 22B ist an der Seitenfläche 5B gebildet. Die modifizierte Linie 22C ist an der Seitenfläche 5C gebildet. Die modifizierte Linie 22D ist an der Seitenfläche 5D gebildet.
  • Die modifizierten Linien 22A bis 22D beinhalten Regionen in einer Schichtform, bei denen Abschnitte des SiC-Monokristalls, der die Seitenflächen 5A bis 5D bildet, modifiziert sind, so dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet. Die modifizierten Linien 22A bis 22D beinhalten jene Regionen, die modifiziert sind, so dass sie eine Eigenschaft haben, die sich hinsichtlich Dichte, Brechungsindex („refractive index“), mechanische Festigkeit (Kristallstärke bzw. -festigkeit), oder anderer physikalischer Charakteristika von dem SiC-Monokristall unterscheidet. Die modifizierten Linien 22A bis 22D können wenigstens eine Schicht aus einer aufgeschmolzenen und wieder gehärteten Schicht, einer Defektschicht, einer dielektrischen Durchbruchsschicht („breakdown layer“) und einer Brechungsindex-Änderungsschicht beinhalten.
  • Die aufgeschmolzene und wieder gehärtete Schicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 aufgeschmolzen und hiernach wieder gehärtet bzw. verfestigt ist. Die Defektschicht ist eine Schicht, die ein Loch, eine Fissur bzw. einen Riss etc. beinhaltet, das bzw. die in der SiC-Halbleiterschicht 2 gebildet ist bzw. sind. Die dielektrische Durchbruchsschicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 einen dielektrischen Durchbruch erfahren hat. Die Brechungsindex-Änderungsschicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 auf einen Brechungsindex geändert worden ist, der sich von jenem des SiC-Monokristalls unterscheidet.
  • Die modifizierten Linien 22A bis 22D erstrecken sich in Bandformen entlang von Tangentialrichtungen zu der ersten Hauptfläche 3. Die Tangentialrichtungen zu der ersten Hauptfläche 3 sind Richtungen orthogonal zu der Normalenrichtung Z. Die Tangentialrichtungen beinhalten die erste Richtung X (die m-Achsenrichtung des SiC-Monokristalls) und die zweite Richtung Y (die a-Achsenrichtung des SiC-Monokristalls).
  • Genauer gesagt, ist die modifizierte Linie 22A in eine Bandform gebildet, die sich geradlinig entlang der m-Achsenrichtung an der Seitenfläche 5A erstreckt. Die modifizierte Linie 22B ist in eine Bandform gebildet, die sich geradlinig entlang der a-Achsenrichtung an der Seitenfläche 5B erstreckt. Die modifizierte Linie 22C ist in eine Bandform gebildet, die sich geradlinig entlang der m-Achsenrichtung an der Seitenfläche 5C erstreckt. Die modifizierte Linie 22D ist in eine Bandform gebildet, die sich geradlinig entlang der a-Achsenrichtung an der Seitenfläche 5D erstreckt.
  • Die modifizierten Linien 22A bis 22D sind ausgehend von der ersten Hauptfläche 3 mit Abständen hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die modifizierten Linien 22A bis 22D legen an den Seitenflächen 5A bis 5D Flächenschichtabschnitte der ersten Hauptfläche 3 frei. Die modifizierten Linien 22A bis 22D sind ausgehend von der zweiten Hauptfläche 4 mit Abständen hin zu der Seite der ersten Hauptfläche 3 gebildet. Die modifizierten Linien 22A bis 22D legen an den Seitenflächen 5A bis 5D Flächenschichtabschnitte der zweiten Hauptfläche 4 frei. [0073] Die modifizierten Linien 22A bis 22D sind in der Normalenrichtung Z in Dickenrichtung-Zwischenabschnitten des SiC-Halbleitersubstrats 6 gebildet. Die modifizierten Linien 22A bis 22D sind ausgehend von einer Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 mit Abständen hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die modifizierten Linien 22A bis 22D legen daher die SiC-Epitaxialschicht 7 an den Flächenschichtabschnitten der ersten Hauptfläche 3 frei.
  • Durch die modifizierten Linien 22A bis 22D, die Flächenschichtabschnitte der ersten Hauptfläche 3 und die Flächenschichtabschnitte der zweiten Hauptfläche 4 sind in den jeweiligen Seitenflächen 5A bis 5D Streifenmuster gebildet, die sich in den Tangentialrichtungen der ersten Hauptfläche 3 erstrecken.
  • Die modifizierten Linie 22A und die modifizierte Linie 22B gehen an einem Eck- bzw. Kantenabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, kontinuierlich ineinander über. Die modifizierte Linie 22B und die modifizierte Linie 22C gehen an einem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, kontinuierlich ineinander über. Die modifizierte Linie 22C und die modifizierte Linie 22D gehen an einem Eckabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, kontinuierlich ineinander über. Die modifizierte Linie 22D und die modifizierte Linie 22A gehen an einem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, kontinuierlich ineinander über.[0076] Die modifizierte Linien 22A bis 22D sind hierdurch einstückig bzw. integral gebildet, derart, dass sie die SiC-Halbleiterschicht 2 umgeben. Die modifizierten Linien 22A bis 22D bilden eine einzelne endlose (ringförmige) modifizierte Linie, die die SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D umgibt.
  • In der Normalenrichtung Z sind Dicken TR der modifizierten Linien 22A bis 22D vorzugsweise nicht größer als die Dicke TL der SiC-Halbleiterschicht 2 (TR≤TL). Die Dicken TR der modifizierten Linien 22A bis 22D sind vorzugsweise kleiner als die Dicke TS des SiC-Halbleitersubstrats 6 (TR<TS) .
  • Die Dicken TR der modifizierten Linien 22A bis 22D sind ggf. nicht kleiner als die Dicke TE der SiC-Epitaxialschicht 7 (TR≥TE) . Die Dicke TR der modifizierte Linie 22A, die Dicke TR der modifizierte Linie 22B, die Dicke TR der modifizierten Linie 22C und die Dicke TR der modifizierten Linie 22D können zueinander gleich sein oder können voneinander unterschiedlich sein.
  • Verhältnisse TR/TL der Dicken TR der modifizierten Linien 22A bis 22D in Bezug auf die Dicke TL der SiC-Halbleiterschicht 2 sind vorzugsweise nicht kleiner als 0,1 und kleiner als 1,0. Die Verhältnisse TR/TL sind ggf. nicht kleiner als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0,6, ggf. nicht kleiner als 0,6 und nicht größer als 0,8 oder ggf. nicht kleiner als 0,8 und kleiner als 1,0.
  • Die Verhältnisse TR/TL sind ggf. nicht kleiner als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,3, ggf. nicht kleiner als 0,3 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0,5, ggf. nicht kleiner als 0,5 und nicht größer als 0, 6, ggf. nicht kleiner als 0,6 und nicht größer als 0, 7, ggf. nicht kleiner als 0,7 und nicht größer als 0,8, ggf. nicht kleiner als 0,8 und nicht größer als 0,9 oder können ggf. nicht kleiner sein als 0, 9 und kleiner sein als 1,0. Die Verhältnisse TR/TL sind vorzugsweise nicht kleiner als 0,2 und nicht größer als 0,5.
  • Besonders bevorzugt sind die Verhältnisse TR/TS der Dicken TR der modifizierten Linien 22A bis 22D in Bezug auf die Dicke TS des SiC-Halbleitersubstrates 6 nicht kleiner als 0,1 und nicht größer als 1,0. Die Verhältnisse TR/TS sind ggf. nicht kleiner als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0,6, ggf. nicht kleiner als 0,6 und nicht größer als 0,8 oder ggf. nicht kleiner als 0,8 und kleiner als 1,0.
  • Die Verhältnisse TR/TS sind ggf. nicht kleiner als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,3, ggf. nicht kleiner als 0,3 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0,5, ggf. nicht kleiner als 0,5 und nicht größer als 0, 6, ggf. nicht kleiner als 0,6 und nicht größer als 0, 7, ggf. nicht kleiner als 0,7 und nicht größer als 0,8, ggf. nicht kleiner als 0,8 und nicht größer als 0,9 oder ggf. nicht kleiner als 0,9 und kleiner als 1,0. Die Verhältnisse TR/TS sind vorzugsweise nicht kleiner als 0,2 und nicht größer als 0,5.
  • Unter Bezugnahme 5A beinhaltet die modifizierte Linie 22A eine Vielzahl von modifizierten a-Ebenen-Abschnitten 28 (modifizierte Abschnitte). Mit anderen Worten ist die modifizierte Linie 22A gebildet aus einer Zusammenstellung („aggregate“) der Vielzahl von modifizierten a-Ebenen-Abschnitten 28. Die Vielzahl von a-Ebenen-Abschnitten 28 sind Abschnitte, bei denen der SiC-Monokristall, der von der Seitenfläche 5A freiliegt, modifiziert ist, so dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet. An der Seitenfläche 5A kann eine Region in einem Umfangsbereich von jedem modifizierten a-Ebenen-Abschnitt 28 modifiziert sein, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet.
  • Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 beinhalten jeweils einen Endabschnitt 28a, der auf der Seite der ersten Hauptfläche 3 positioniert ist, einen weiteren Endabschnitt 28b, der auf der Seite der zweiten Hauptfläche 4 positioniert ist, und einen Verbindungsabschnitt 28c, der den einen Endabschnitt 28a und den anderen Endabschnitt 28b verbindet.
  • Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 sind jeweils in eine lineare Form gebildet, die sich in der Normalenrichtung Z erstreckt. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 sind hierdurch insgesamt in eine Streifenform gebildet. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können eine Vielzahl von modifizierten a-Ebenen-Abschnitten 28 beinhalten, die in eine konvergierende Form gebildet sind, bei der eine Breite in m-Achsenrichtung von der Seite des einen Endabschnittes 28a sich hin zu der Seite des anderen Endabschnittes 28b verjüngt bzw. schmäler wird.
  • Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 sind mit Abständen in der m-Achsenrichtung gebildet, so dass sie in der m-Achsenrichtung einander gegenüberliegen. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können einander wechselseitig in der m-Achsenrichtung überlappen. Eine bandförmige Region, die sich in der m-Achsenrichtung erstreckt, ist durch eine Linie, die die einen Endabschnitte 28a der Vielzahl von modifizierten a-Ebenen-Abschnitten 28 verbindet, und eine Linie gebildet, die die anderen Endabschnitte 28b der Vielzahl von modifizierten a-Ebenen-Abschnitten 28 miteinander verbindet. Die modifizierte Linie 22A ist durch diese bandförmige Region gebildet.
  • Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können jeweils einen gekerbten Abschnitt („notchedportion“) bilden, bei dem die Seitenfläche 5A gekerbt ist. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können jeweils eine Ausnehmung bilden, die von der Seitenfläche 5A in Richtung der a-Achsenrichtung ausgenommen ist. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können in Punktformen („point shapes“) (Fleckformen („dot shapes“)) gebildet sein, und zwar gemäß einer Länge in der Normalenrichtung Z und der Breite in der m-Achsenrichtung.
  • Ein Teilungsabstand („pitch“) PR in der m-Achsenrichtung zwischen zentralen Abschnitten einer Vielzahl von zueinander benachbarten modifizierten a-Ebenen-Abschnitten 28 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Der Teilungsabstand PR kann 0 µm überscheiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 um oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.
  • Eine Breite WR in der m-Achsenrichtung von jedem modifizierte a-Ebenen-Abschnitt 28 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Die Breite WR kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 um oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.
  • Die modifizierte Linie 22C hat die gleiche Struktur wie die modifizierte Linie 22A, mit der Ausnahme, dass sie an der Seitenfläche 5C gebildet ist. Die Beschreibung der modifizierten Linie 22A ist daher auf eine Beschreibung der modifizierten Linie 22C anwendbar, und zwar durch Ersatz von „Seitenfläche 5A“ durch „Seitenfläche 5C.“
  • Unter Bezugnahme auf 6A beinhaltet die modifizierte Linie 22D eine Vielzahl von modifizierten m-Ebenen-Abschnitten 29 (modifizierte Abschnitte). Mit anderen Worten ist die modifizierte Linie 22D gebildet aus einer Zusammenstellung bzw. einer Gesamtheit („aggregate“) der Vielzahl von modifizierten m-Ebenen-Abschnitten 29. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 sind Abschnitte, bei denen der SiC-Monokristall, der von der Seitenfläche 5D freiliegt, so modifiziert ist, dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet. An der Seitenfläche 5D kann eine Region in einer Peripherie von jedem modifizierten m-Ebenen-Abschnitt 29 modifiziert sein, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet.
  • Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 beinhalten jeweils einen Endabschnitt 29a, der auf der Seite der ersten Hauptfläche 3 positioniert ist, einen weiteren Endabschnitt 29b, der auf der Seite der zweiten Hauptfläche 4 positioniert ist, und einen Verbindungsabschnitt 29c, der den einen Endabschnitt 29a und den anderen Endabschnitt 29b verbindet.
  • Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 sind jeweils in eine lineare Form gebildet, die sich in der Normalenrichtung Z erstreckt. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 ist hierdurch insgesamt in eine Streifenform gebildet. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 können eine Vielzahl von modifizierten m-Ebenen-Abschnitten 29 enthalten, die in eine konvergierende Form gebildet sind, bei der die Breite in der a-Achsenrichtung von der Seite des einen Endabschnittes 29a hin zu der Seite des anderen Endabschnittes 29b sich verschmälert bzw. verjüngt.
  • Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 sind in der a-Achsenrichtung mit Abständen bzw. Intervallen gebildet, derart, dass sie einander in der a-Achsenrichtung gegenüberliegen. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 kann einander in der a-Achsenrichtung überlappen. Eine bandförmige Region, die sich in der a-Achsenrichtung erstreckt, ist durch eine Linie, die die einen Endabschnitten 29a der Vielzahl von modifizierten m-Ebenen-Abschnitten 29 verbindet, und eine Linie gebildet, die die anderen Endabschnitte 29b der Vielzahl von modifizierten m-Ebenen-Abschnitten 29 verbindet. Die modifizierte Linie 22D ist durch diese bandförmige Region gebildet.
  • Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 kann jeweils einen gekerbten Abschnitt bilden, bei dem die Seitenfläche 5D gekerbt ist. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 kann jeweils eine Ausnehmung bilden, die von der Seitenfläche 5D in Richtung der m-Achsenrichtung ausgenommen ist. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 können in Punktformen (Fleckformen) gebildet sein, und zwar gemäß einer Länge in der Normalenrichtung Z und der Breite in der a-Achsenrichtung.
  • Ein Teilungsabstand PR in der a-Achsenrichtung zwischen zentralen Abschnitten einer Vielzahl von zueinander benachbarten modifizierten m-Ebenen-Abschnitten 29 ist ggf. nicht kleiner als 0 µm und nicht größer als 20 µm. Der Teilungsabstand PR ist ggf. nicht kleiner als 0 µm und nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 µm oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.
  • Eine Breite WR in der a-Achsenrichtung von jedem modifizierten m-Ebenen-Abschnitt 29 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Die Breite WR kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 um oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.
  • Die modifizierte Linie 22B hat die gleiche Struktur wie die modifizierte Linie 22D mit der Ausnahme, dass sie an der Seitenfläche 5B gebildet ist. Die Beschreibung der modifizierten Linie 22D lässt sich auf die Beschreibung der modifizierten Linie 22B anwenden und zwar durch Ersetzen von „Seitenfläche 5D“ durch „Seitenfläche 5B“.
  • Unter Bezugnahme auf 3, 4, 5B und 6B beinhaltet das SiC-Halbleiterbauteil 1 eine Vielzahl von modifizierten Grenzlinien 30A bis 30D (modifizierte Grenzschichten), die an den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 und an den Isolierseitenflächen 11A bis 11D der Hauptflächenisolierschicht 10 gebildet sind.
  • Die modifizierten Grenzlinien 30A bis 30D sind über die Seitenflächen 5A bis 5D und die Isolierseitenflächen 11A bis 11D hinweg gebildet. Die modifizierten Grenzlinien 30A bis 30D sind über die Seitenflächen 5A bis 5D und die Isolierseitenflächen 11A bis 11D hinweg gebildet, während sie die Passivierungsschicht 13 und die Harzschicht 16 vermeiden. Das heißt, die modifizierten Grenzlinien 30A bis 30D sind nicht in der Passivierungsschicht 13 und der Harzschicht 16 gebildet.
  • Die modifizierten Grenzlinien 30A bis 30D beinhalten eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) der modifizierten Grenzlinie bzw. -linien 30A, eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) der modifizierten Grenzlinie bzw. - linien 30B, eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) der modifizierten Grenzlinie bzw. -linien 30C, und eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) der modifizierten Grenzlinie bzw. - linien 30D.
  • Die modifizierten Grenzlinien 30A bis 30D sind in einer Beziehung einer Eins-zu-Eins-Entsprechung in Grenzregionen zwischen den Seitenflächen 5A bis 5B und den Isolierseitenflächen 11A bis 11D gebildet. Die modifizierte Grenzlinie 30A ist in der Grenzregion zwischen der Seitenfläche 11A und der Isolierseitenfläche 11A gebildet. Die modifizierte Grenzlinie 30B ist in der Grenzregion zwischen der Seitenfläche 11B und der Isolierseitenfläche 11B gebildet. Die modifizierte Grenzlinie 30C ist in der Grenzregion zwischen der Seitenfläche 11C und der Isolierseitenfläche 11C gebildet. Die modifizierte Grenzlinie 30D ist in der Grenzregion zwischen der Seitenfläche 5D und der Isolierseitenfläche 11D gebildet.
  • Die modifizierten Grenzlinien 30A bis 30D sind in Bezug auf die modifizierten Linien 22A bis 22D auf der Seite der ersten Hauptfläche 3 positioniert. Die modifizierten Grenzlinien 30A bis 30D liegen den modifizierten Linien 22A bis 22D entlang der Normalenrichtung Z gegenüber.
  • Bei dieser Ausführungsform sind die modifizierten Grenzlinien 30A bis 30D mit Abständen von den modifizierten Linien 22A bis 22D gebildet. Die modifizierten Grenzlinien 30A bis 30D können mit den modifizierten Linien 22A bis 22D überlappen. Die modifizierten Grenzlinien 30A bis 30D können kontinuierlich übergehen in die modifizierten Linien 22A bis 22D.
  • Die modifizierten Grenzlinien 30A bis 30D können integral bzw. einstückig mit den modifizierten Linien 22A bis 22D gebildet sein. In diesem Fall können die modifizierten Grenzlinien 30A bis 30D, die gemeinsam als die modifizierte Linien 22A bis 22D dienen, gebildet werden. Genauer gesagt können sich die modifizierten Grenzlinien 30A bis 30D von den Grenzregionen zwischen den Seitenflächen 5A bis 5D und den Isolierseitenflächen 11A bis 11D zu Dickenrichtung-Zwischenabschnitten der SiC-Halbleiterschicht 2 (SiC-Halbleitersubstrat 6) erstrecken.
  • Die modifizierten Grenzlinien 30A bis 30D erstrecken sich in Bandformen entlang der Tangentialrichtungen der ersten Hauptfläche 3. Die modifizierten Grenzlinien 30A bis 30D erstrecken sich parallel zu den modifizierten Linien 22A bis 22D.
  • Die modifizierte Grenzlinie 30A ist in einer Bandform gebildet, die sich geradlinig entlang der m-Achsenrichtung an der Seitenfläche 5A und der Isolierseitenfläche 11A erstreckt. Die modifizierte Grenzlinie 30B ist in einer Bandform gebildet, die sich geradlinig entlang der a-Achsenrichtung an der Seitenfläche 5B und der Isolierseitenfläche 11B erstreckt.
  • Die modifizierte Grenzlinie 30C ist in einer Bandform gebildet, die sich geradlinig entlang der m-Achsenrichtung an der Seitenfläche 5C und der Isolierseitenfläche 11C erstreckt. Die modifizierte Grenzlinie 30D ist in einer Bandform gebildet, die sich geradlinig entlang der a-Achsenrichtung an der Seitenfläche 5D und der Isolierseitenfläche 11D erstreckt.
  • Die modifizierte Grenzlinien 30A bis 30D beinhalten erste Regionen 31 auf den Seiten der Seitenflächen 5A bis 5D und zweite Regionen 32 auf den Seiten der Isolierseitenflächen 11A bis 11D. Die ersten Regionen 31 beinhalten Regionen in Schichtform, in denen Abschnitte des SiC-Monokristalls, der die Seitenflächen 5A bis 5D bildet, modifiziert sind, so dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet.
  • Die zweiten Regionen 32 beinhalten Regionen in Schichtform, in denen Abschnitte eines Isoliermaterials, das die Isolierseitenflächen 11A bis 11D bilden, modifiziert sind, so dass sie eine Eigenschaft haben, die sich von dem Isoliermaterial unterscheidet. Die zweiten Regionen 32 gehen kontinuierlich über in die ersten Regionen 31 bzw. sind direkt hierzu benachbart. Ferner sind die zweiten Regionen 32 integral ausgebildet mit den ersten Regionen 31. Die zweiten Regionen 32 können mit den ersten Regionen 31 angeheftet bzw. per Klebstoff verbunden („adhered“), festgelegt („fixed“), geschweißt („welded“) und/oder schmelzverbunden („fused“) sein.
  • Die ersten Regionen 31 beinhalten jene Regionen, die modifiziert sind, so dass sie eine Eigenschaft haben, die sich hinsichtlich Dichte, Brechungsindex, mechanische Festigkeit (Kristallstärke bzw. -festigkeit), oder anderer physikalischer Charakteristika von dem SiC-Monokristall unterscheidet. Die ersten Regionen 31 können wenigstens eine Schicht aus einer aufgeschmolzenen und wieder gehärteten Schicht, einer Defektschicht, einer dielektrischen Durchbruchsschicht und einer Brechungsindex-Änderungsschicht beinhalten.
  • Die aufgeschmolzene und wieder gehärtete Schicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 aufgeschmolzen und hiernach wieder gehärtet bzw. verfestigt ist. Die Defektschicht ist eine Schicht, die ein Loch, eine Fissur bzw. einen Riss, etc. beinhaltet, das bzw. die in der SiC-Halbleiterschicht 2 gebildet ist. Die dielektrische Durchbruchsschicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 einen dielektrischen Durchbruch erfahren hat. Die Brechungsindex-Änderungsschicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 auf einen Brechungsindex geändert worden ist, der sich von jenem des SiC-Monokristalls unterscheidet.
  • Die zweiten Regionen 32 beinhalten jene Regionen, die modifiziert sind, so dass sie eine Eigenschaft haben, die sich hinsichtlich Dichte, Brechungsindex, mechanische Festigkeit (Kristallstärke bzw. -festigkeit), oder anderer physikalischer Charakteristika von dem Isoliermaterial der Hauptflächenisolierschicht 10 unterscheidet. Die zweiten Regionen 32 können wenigstens eine Schicht aus einer aufgeschmolzenen und wieder gehärteten Schicht, einer Defektschicht, einer dielektrischen Durchbruchsschicht und einer Brechungsindex-Änderungsschicht beinhalten.
  • Die aufgeschmolzene und wieder gehärtete Schicht ist eine Schicht, bei der ein Abschnitt der Hauptflächenisolierschicht 10 aufgeschmolzen und hiernach wieder gehärtet bzw. verfestigt ist. Die Defektschicht ist eine Schicht, die ein Loch, eine Fissur bzw. einen Riss etc. beinhaltet, das bzw. die in der Hauptflächenisolierschicht 10 gebildet ist. Die dielektrische Durchbruchsschicht ist eine Schicht, in der ein Abschnitt der Hauptflächenisolierschicht 10 einen dielektrischen Durchbruch erfahren hat. Die Brechungsindex-Änderungsschicht ist eine Schicht, bei der ein Abschnitt der Hauptflächenisolierschicht 10 auf einen Brechungsindex geändert worden ist, der sich von dem Isoliermaterial der Hauptflächenisolierschicht 10 unterscheidet.
  • Bei dieser Ausführungsform sind die ersten Regionen 31 der modifizierten Grenzlinien 30A bis 30D mit Abständen ausgehend von den modifizierten Linien 22A bis 22D in Richtung hin zu der Seite der ersten Hauptfläche 3 gebildet. Die ersten Regionen 31 sind mit Abständen ausgehend von einer Grenzregion des SiC-Halbleitersubstrats 6 und der SiC-Epitaxialschicht 7 hin zu der Seite der ersten Hauptfläche 3 gebildet.
  • Die ersten Regionen 31 legen hierdurch Abschnitte der SiC-Epitaxialschicht 7 an den Seitenflächen 5A bis 5D frei. Die ersten Regionen 31 können die Grenzregion des SiC-Halbleitersubstrats 6 und der SiC-Epitaxialschicht 6 kreuzen bzw. queren und können sowohl in dem SiC-Halbleitersubstrat 6 als auch in der SiC-Epitaxialschicht 7 gebildet sein. In diesem Fall können die ersten Regionen 31 mit den modifizierten Linien 22A bis 22D überlappen.
  • Die erste Region 31 der modifizierten Grenzlinie 30A und die erste Region 31 der modifizierten Grenzlinie 30B gehen an dem Eckabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, kontinuierlich ineinander über. Die erste Region 31 der modifizierten Grenzlinie 30B und die erste Region 31 der modifizierten Grenzlinie 30C gehen an dem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, kontinuierlich ineinander über.
  • Die erste Region 31 der modifizierten Grenzlinie 30C und die erste Region 31 der modifizierten Grenzlinie 30D gehen an dem Eckabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, kontinuierlich ineinander über. Die erste Region 31 der modifizierten Grenzlinie 30D und die erste Region der modifizierten Grenzlinie 30A gehen an dem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, kontinuierlich ineinander über.
  • Die ersten Regionen 31 der modifizierten Grenzregion 30A bis 30D sind daher integral gebildet, derart, dass sie die SiC-Halbleiterschicht 2 umgeben. Das heißt, die ersten Regionen der modifizierten Grenzlinien 30A bis 30D bilden eine einzelne endlose (ringförmige) modifizierte Grenzlinie, die die SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5B umgibt.
  • Bei dieser Ausführungsform sind die zweiten Regionen 32 der modifizierten Grenzlinien 30A bis 30D mit Abständen ausgehend von einer Hauptfläche der Hauptflächenisolierschicht 10 hin zu der Seite der SiC-Halbleiterschicht 2 gebildet. Die zweiten Regionen 32 legen hierdurch Flächenschichtabschnitte der Hauptfläche der Hauptflächenisolierschicht 10 an den Isolierseitenflächen 11A bis 11D frei. Die zweiten Regionen 32 können über gesamte Flächenbereiche der Isolierseitenflächen 11A bis 11D gebildet sein.
  • Die zweite Region 32 der modifizierten Grenzlinie 30A und die zweite Region 32 der modifizierten Grenzlinie 30B gehen an einem Eckabschnitt, der die Isolierseitenfläche 11A und die Isolierseitenfläche 11B verbindet, kontinuierlich ineinander über. Die zweite Region 32 der modifizierten Grenzlinie 30B und die zweite Region 32 der modifizierten Grenzlinie 30C gehen an einem Eckabschnitt, der die Isolierseitenfläche 11B und die Isolierseitenfläche 11C verbindet, kontinuierlich ineinander über.
  • Die zweite Region 32 der modifizierten Grenzlinie 30C und die zweite Region 32 der modifizierten Grenzlinie 30D gehen an einem Eckabschnitt, der die Isolierseitenfläche 11C und die Isolierseitenfläche 11D verbindet, kontinuierlich ineinander über. Die zweite Region 32 der modifizierten Grenzlinie 30D und die zweite Region 32 der modifizierten Grenzlinie 30A gehen an einem Eckabschnitt, der die Isolierseitenfläche 11D und die Isolierseitenfläche 11A verbindet, kontinuierlich ineinander über.
  • Die zweiten Regionen 32 der modifizierten Grenzlinie 30A bis 30D sind hierdurch einstückig bzw. integral gebildet, derart, dass sie die Hauptflächenisolierschicht 10 umgeben. Das heißt, die zweiten Regionen 32 der modifizierten Grenzlinien 30A bis 30D bilden eine einzelne endlose (ringförmige) modifizierte Grenzlinie, die die Hauptflächenisolierschicht 10 an den Isolierseitenflächen 11A bis 11D umgibt.
  • In der Normalenrichtung Z sind die Dicken TRB der modifizierten Grenzlinien 30A bis 30D vorzugsweise kleiner als die Dicke TS des SiC-Halbleitersubstrats 6 (TRB < TS). Die Dicken TRB der modifizierten Grenzlinien 30A bis 30D können ggf. nicht größer sein als die Dicken TR der modifizierten Linien 22A bis 22D (TRB ≤ TR). Die Dicken TRB der modifizierten Grenzlinien 30A bis 30D können ggf. nicht größer sein als die Dicke TE der SiC-Epitaxialschicht 7 (TRB ≤ TE).
  • Die Dicke TRB der modifizierten Grenzlinie 30A, die Dicke TRB der modifizierten Grenzlinie 30B, die Dicke TRB der modifizierten Grenzlinie 30C und die Dicke TRB der modifizierten Grenzlinie 30D können zueinander gleich oder voneinander unterschiedlich sein.
  • Verhältnisse TRB/TL der Dicken TRB der modifizierten Grenzlinien 30A bis 30D in Bezug auf die Dicke TL der SiC-Halbleiterschicht 2 können ggf. nicht kleiner sein als 0,01 und kleiner als 1,0. Die Verhältnisse TRB/TL können ggf. nicht kleiner sein als 0,01 und nicht größer als 0,02, ggf. nicht kleiner als 0,02 und nicht größer als 0,04, ggf. nicht kleiner als 0,04 und nicht größer als 0,06, ggf. nicht kleiner als 0,06 und nicht größer als 0,08, oder ggf. nicht kleiner als 0,08 und nicht größer als 0,1. Die Verhältnisse TRB/TL können ggf. nicht kleiner sein als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0, 6, ggf. nicht kleiner als 0,6 und nicht größer als 0,8, oder ggf. nicht kleiner als 0,8 und kleiner als 1,0.
  • Unter Bezugnahme auf 5B beinhaltet die modifizierte Grenzlinie 30A eine Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 (modifizierte Grenzabschnitte), die eine Grenzregion zwischen der SiC-Halbleiterschicht 2 und der Hauptflächenisolierschicht 10 kreuzen bzw. queren. Mit anderen Worten ist die modifizierte Grenzlinie 30A aus einer Gesamtheit bzw. einem Aggregat der Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 gebildet.
  • Die Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 sind Abschnitte, bei denen der SiC-Monokristall, der an der Seitenfläche 5A freiliegt, modifiziert ist, so dass er eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet, und bei denen das Isoliermaterial, das an der Isolierseitenfläche 11A freiliegt, modifiziert ist, so dass es eine Eigenschaft hat, die sich von dem Isoliermaterial unterscheidet.
  • An der Seitenfläche 5A kann eine Region in einem Umfangsbereich von jedem modifizierten a-Ebenengrenzabschnitt 33 modifiziert sein, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet. An der Isolierseitenfläche 11A kann eine Region in einem Umfangsbereich von jedem modifizierten a-Ebenengrenzabschnitt 33 modifiziert sein, so dass sie eine Eigenschaft hat, die sich von dem Isoliermaterial der Hauptflächenisolierschicht 10 unterscheidet.
  • Die Vielzahl von modifiziertem a-Ebenengrenzabschnitt 33 beinhalten jeweils einen Endabschnitt 33a, der an der Hauptflächenisolierschicht 10 positioniert ist, einen weiteren Endabschnitt 33b, der an der SiC-Halbleiterschicht 2 positioniert ist, und einen Verbindungsabschnitt 33c, der den einen Endabschnitt 33a und den anderen bzw. weiteren Endabschnitt 33b verbindet. Der Verbindungsabschnitt 33c kreuzt die Grenzregion zwischen der SiC-Halbleiterschicht 2 und der Hauptflächenisolierschicht 10, um den einen Endabschnitt 33a und den anderen Endabschnitt 33b zu verbinden.
  • Die Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 sind jeweils in einer linearen Form gebildet, die sich in der Normalenrichtung Z erstreckt. Die Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 sind hierdurch insgesamt in einer Streifenform gebildet. Eine Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 können eine Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 beinhalten, die in eine konvergierende Form gebildet sind, bei der sich eine Breite in einer m-Achsenrichtung ausgehend von der Seite des einen Endabschnittes 33a hin zu der Seite des anderen Endabschnittes 33b verschmälert.
  • Die Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 sind mit Abständen in der m-Achsenrichtung gebildet, derart, dass sie einander in der m-Achsenrichtung gegenüberliegen. Die Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 können in der m-Achsenrichtung wechselseitig überlappend sein. Eine bandförmige Region, die sich in der m-Achsenrichtung erstreckt, ist durch eine Linie, die die einen Endabschnitte 33a der Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 verbindet, und eine Linie gebildet, die die anderen Endabschnitte 33b der Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 verbindet. Die modifizierte Grenzlinie 30A wird durch diese bandförmige Region gebildet.
  • Die Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 können jeweils einen gekerbten Abschnitt („notched portion“) bilden, bei dem die Seitenfläche 5A und die Isolierseitenfläche 11A gekerbt sind. Die Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 können jeweils eine Ausnehmung bilden, die ausgehend von der Seitenfläche 5A und der Isolierseitenfläche 11A hin in Richtung der a-Achsenrichtung ausgenommen ist. Die Vielzahl von modifizierten a-Ebenengrenzabschnitten 33 können in Punktformen (Fleckformen) gebildet sein, und zwar gemäß der Länge in der Normalenrichtung Z und der Breite in der m-Achsenrichtung.
  • Ein Teilungsabstand („pitch“) PRB in der m-Achsenrichtung zwischen zentralen Abschnitten einer Vielzahl von zueinander benachbarten modifizierten a-Ebenengrenzabschnitten 33 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Der Teilungsabstand PRB kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 µm oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.
  • Eine Breite WRB in der m-Achsenrichtung von jedem modifizierten a-Ebenengrenzabschnitt 33 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Die Breite WRB kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 µm, oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.
  • Die modifizierte Grenzlinie 30C hat die gleiche Struktur wie die modifizierte Grenzlinie 30A, mit der Ausnahme, dass die an der Seitenfläche 5C und der Isolierseitenfläche 11C gebildet ist. Die Beschreibung der modifizierten Grenzlinie 30A ist daher auf eine Beschreibung der modifizierten Grenzlinie 30C anwendbar, und zwar durch Ersatz von „Seitenfläche 5A“ und „Isolierseitenfläche 11A“ durch „Seitenfläche 5C“ bzw. „Isolierseitenfläche 11C“.
  • Unter Bezugnahme auf 6B beinhaltet die modifizierte Grenzlinie 30D eine Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 (modifizierte Grenzabschnitte), die die Grenzregion zwischen der SiC-Halbleiterschicht 2 und der Hauptflächenisolierschicht 10 kreuzen. Mit anderen Worten ist die modifizierte Grenzlinie 30D aus einer Gesamtheit der Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 gebildet.
  • Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 sind Abschnitte, bei denen der SiC-Monokristall, der an der Seitenfläche 5D freiliegt, modifiziert ist, so dass er eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet, und das Isoliermaterial, das an der Isolierseitenfläche 11D freiliegt, so modifiziert ist, dass es eine Eigenschaft hat, die sich von dem Isoliermaterial unterscheidet.
  • An der Seitenfläche 5D kann eine Region in einem Umfangsbereich von jedem modifizierten m-Ebenengrenzabschnitt 34 modifiziert sein, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet. An der Isolierseitenfläche 11D kann eine Region in einem Umfangsbereich von jedem modifizierten m-Ebenengrenzabschnitt 34 modifiziert sein, so dass sie eine Eigenschaft hat, die sich von dem Isoliermaterial der Hauptflächenisolierschicht 10 unterscheidet.
  • Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 beinhalten jeweils einen Endabschnitt 34a, der an der SiC-Halbleiterschicht 2 positioniert ist, einen weiteren Endabschnitt 34b, der an der Hauptflächenisolierschicht 10 positioniert ist, und einen Verbindungsabschnitt 34c, der den einen Endabschnitt 34a und den anderen Endabschnitt 34b verbindet. Der Verbindungsabschnitt 34c kreuzt die Grenzregion zwischen der SiC-Halbleiterschicht 2 und der Hauptflächenisolierschicht 10, um den einen Endabschnitt 34a und den anderen Endabschnitt 34b zu verbinden.
  • Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 sind jeweils in eine lineare Form gebildet, die sich in der Normalenrichtung Z erstreckt. Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 sind hierdurch insgesamt in einer Streifenform gebildet. Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 können eine Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 beinhalten, die in eine konvergierende Form gebildet sind, bei der sich eine Breite in der m-Achsenrichtung ausgehend von der Seite des einen Endabschnittes 34a hin zu der Seite des anderen Endabschnittes 34b verschmälert.
  • Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 sind mit Abständen in der a-Achsenrichtung gebildet, derart, dass sie einander in der a-Achsenrichtung gegenüberliegen. Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 können in der a-Achsenrichtung wechselseitig überlappend gebildet sein. Eine bandförmige Region, die sich in der a-Achsenrichtung erstreckt, ist durch eine Linie, die den einen Endabschnitt 34a der Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 verbindet, und eine Linie gebildet, die die anderen Endabschnitte 34b der Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 verbindet. Die modifizierte Grenzlinie 30D ist durch diese bandförmige Region gebildet.
  • Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 können jeweils einen gekerbten Abschnitt beinhalten, bei dem die Seitenfläche 5D und die Isolierseitenfläche 11D gekerbt sind. Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 können jeweils eine Ausnehmung bilden, die ausgehend von der Seitenfläche 5D und der Isolierseitenfläche 11D hin in der m-Achsenrichtung ausgenommen ist. Die Vielzahl von modifizierten m-Ebenengrenzabschnitten 34 können in Punktformen (Fleckformen) gebildet sein, und zwar gemäß der Länge in der Normalenrichtung Z und der Breite in der a-Achsenrichtung.
  • Ein Teilungsabstand PRB in der a-Achsenrichtung zwischen zentralen Abschnitten der Vielzahl von zueinander benachbarten modifizierten m-Ebenengrenzabschnitten 34 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Der Teilungsabstand PRB kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 pm und nicht größer als 15 µm, oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.
  • Eine Breite WRB der a-Achsenrichtung von jedem modifizierten m-Ebenengrenzabschnitt 34 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Die Breite WRB kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 µm, oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.
  • Die modifizierte Grenzlinie 30B hat die gleiche Struktur wie die modifizierte Grenzlinie 30D, mit der Ausnahme, dass sie an der Seitenfläche 5B und der Isolierseitenfläche 11B gebildet ist. Die Beschreibung der modifizierten Grenzlinie 30D ist daher auf eine Beschreibung der modifizierten Grenzlinie 30B anwendbar, und zwar durch Ersatz von „Seitenfläche 5D“ und „Isolierseitenfläche 11D“ durch „Seitenfläche 5B“ bzw. „Isolierseitenfläche 11B“.
  • Die modifizierten Grenzlinien 30A bis 30D sind vorzugsweise an den Seitenflächen 5A bis 5D und den Isolierseitenflächen 11A bis 11D festgelegt. Mit anderen Worten sind die Isolierseitenflächen 11A bis 11D vorzugsweise an den Seitenflächen 5A bis 5D durch die modifizierten Grenzlinien 30A bis 30D festgelegt bzw. fixiert. In diesem Fall kann ein Abschälen der Hauptflächenisolierschicht 10 geeignet unterdrückt werden. Das heißt, das SiC-Halbleiterbauteil 1 beinhaltet vorzugsweise eine Fixierschicht („fixing layer“), die durch die modifizierten Grenzlinien 30A bis 30D gebildet ist und die die Seitenflächen 5A bis 5D und die Isolierseitenflächen 11A bis 11D fixiert bzw. festlegt.
  • Die Fixierschicht kann eine Schweißschicht beinhalten, die an die Seitenflächen 5A bis 5D und die Isolierseitenflächen 11A bis 11D geschweißt ist. Die Fixierschicht kann einen Isolierschweißabschnitt beinhalten, bei dem das Isoliermaterial, das aus der Hauptflächenisolierschicht 10 aufgeschmolzen ist, auf die Seitenflächen 5A bis 5D geschweißt ist. Der Isolierschweißabschnitt beinhaltet eine aufgeschmolzene und wieder gehärtete Schicht des Isoliermaterials. Der Isolierschweißabschnitt kann ein Isolieraufschmelzabschnitt („insulating fused portion“) sein.
  • Die Fixierschicht kann einen SiC-Schweißabschnitt beinhalten, bei dem das SiC-Monokristall, das aus der SiC-Halbleiterschicht 2 aufgeschmolzen ist, an die Isolierseitenflächen 11A bis 11D geschweißt ist. Der SiC-Schweißabschnitt beinhaltet eine aufgeschmolzene und wieder gehärtete Schicht des SiC-Monokristalls. Der SiC-Schweißabschnitt kann ein SiC-Aufschmelzabschnitt („SiC fused portion“) sein. Die Fixierschicht kann sowohl den Isolierschweißabschnitt als auch den SiC-Schweißabschnitt beinhalten.
  • Die Fixierschicht kann durch die ersten Regionen 31 und die zweiten Regionen 32 der modifizierten Grenzlinien 30A bis 30D gebildet sein. Die Fixierschicht kann durch die modifizierten a-Ebenengrenzabschnitte 33 und die modifizierten m-Ebenengrenzabschnitte 34 gebildet sein. Die Fixierschicht kann einen Abschnitt oder sämtliche der modifizierten Grenzlinien 30A bis 30D beinhalten.
  • Unter Bezugnahme auf 8 beinhaltet das SiC-Halbleiterbauteil 1 eine Diodenregion 35 vom n-Typ, die in einem Flächenschichtabschnitt der ersten Hauptfläche 3 in der aktiven Region 8 gebildet ist. Bei dieser Ausführungsform ist die Diodenregion 35 in einem zentralen Abschnitt der ersten Hauptfläche 3 gebildet. Die Diodenregion 35 kann in eine vierseitige Form gebildet sein, mit vier Seiten, die in Draufsicht parallel sind zu den Seitenflächen 5A bis 5D.
  • Bei dieser Ausführungsform ist die Diodenregion 35 gebildet unter Verwendung eines Abschnittes der SiC-Epitaxialschicht 7. Eine Konzentration einer Verunreinigung vom n-Typ der Diodenregion 35 ist gleich der Konzentration einer Verunreinigung vom n-Typ der SiC-Epitaxialschicht7. Die Konzentration der Verunreinigung vom n-Typ der Diodenregion 35 kann ggf. nicht kleiner sein als die Konzentration der Verunreinigung vom n-Typ der SiC-Epitaxialschicht 7. D.h., die Diodenregion 35 kann gebildet sein durch Einführen einer Verunreinigung vom n-Typ in einen Flächenschichtabschnitt der SiC-Epitaxialschicht 7.
  • Das SiC-Halbleiterbauteil 1 beinhaltet eine Schutzregion 36 vom p+-Typ, die in einem Flächenschichtabschnitt der ersten Hauptfläche 3 in der äußeren Region 9 gebildet ist. Die Schutzregion 36 ist in einer Bandform gebildet, die sich in der Draufsicht entlang der Diodenregion 35 erstreckt. Genauer gesagt ist die Schutzregion 36 in einer Endlosform gebildet, die in Draufsicht die Diodenregion 35 umgibt. Die Schutzregion 36 ist in eine vierseitige Ringform gebildet (genauer gesagt eine vierseitige Ringform mit abgeschrägten Eck- bzw. Kantenabschnitten) oder eine kreisförmige Ringform.
  • Die Schutzregion 36 ist hierdurch als eine Schutzringregion gebildet. Bei dieser Ausführungsform ist die Diodenregion 35 durch die Schutzregion 36 definiert. Ferner ist die aktive Region 8 durch die Schutzregion 36 definiert.
  • Eine Verunreinigung vom p -Typ der Schutzregion 36 muss nicht aktiviert werden. In diesem Fall ist die Schutzregion 36 als eine Nicht-Halbleiterregion bzw. nicht halbleitende Region gebildet. Die Verunreinigung vom p-Typ der Schutzregion 36 kann aktiviert werden. In diesem Fall ist die Schutzregion 36 als eine Halbleiterregion vom p-Typ gebildet.
  • Die Hauptflächen-Isolierschicht 10, die oben beschrieben wurde, beinhaltet eine Diodenöffnung 37, die die Diodenregion 35 freilegt. Die Diodenöffnung 37 legt einen inneren Umfangsrand der Schutzregion 36 frei, und zwar zusätzlich zu der Diodenregion 35. Die Diodenöffnung 37 kann in eine vierseitige Form gebildet sein, mit vier Seiten, die in der Draufsicht parallel sind zu den Seitenflächen 5A bis 5D.
  • Die erste Hauptflächen-Elektrodenschicht 12, die oben beschrieben wurde, tritt von oberhalb der Hauptflächen-Isolierschicht 10 in die Diodenöffnung 37 ein. Innerhalb der Diodenöffnung 37 ist die erste Hauptflächen-Elektrodenschicht 12 elektrisch mit der Diodenregion 35 verbunden. Genauer gesagt bildet die erste Hauptflächen-Elektrodenschicht 12 mit der Diodenregion 35 einen Schottky-Übergang („Schottky junction“). Die Schottky-Diode D, die die erste Hauptflächen-Elektrodenschicht 12 als eine Anode aufweist und die die Diodenregion 35 als eine Kathode aufweist, wird hierdurch gebildet. Die Passivierungsschicht 13 und die Harzschicht 16, die oben beschrieben wurden, sind auf der Hauptflächen-Isolierschicht 10 gebildet.
  • 9 ist eine perspektivische Ansicht, die einen SiC-Halbleiterwafer 41 zeigt, der beim Herstellen des SiC-Halbleiterbauteils 1 verwendet wird, das in 3 gezeigt ist.
  • Der SiC-Halbleiterwafer 41 ist ein Element, um eine Basis des SiC-Halbleitersubstrats 6 zu bilden bzw. zu sein. Der SiC-Halbleiterwafer 41 beinhaltet ein 4H-SiC-Monokristall als ein Beispiel eines SiC-Monokristalls, das aus einem hexagonalen Kristall gebildet ist. Bei dieser Ausführungsform weist der SiC-Halbleiterwafer 41 eine Konzentration einer Verunreinigung vom n-Typ auf, die der Konzentration der Verunreinigung vom n-Typ des SiC-Halbleitersubstrats 6 entspricht.
  • Der SiC-Halbleiterwafer 41 ist in einer Plattenform oder in einer diskoidalen Form („discoid shape“) gebildet. Der SiC-Halbleiterwafer 41 kann in einer Scheibenform („disk shape“) gebildet sein. Der SiC-Halbleiterwafer 41 weist auf einer Seite eine erste Wafer-Hauptfläche 42, auf einer anderen Seite eine zweite Wafer-Hauptfläche 43 und eine Wafer-Seitenfläche 44 auf, die die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 verbindet.
  • Eine Dicke TW des SiC-Halbleiterwafer 41 überschreitet die Dicke TS des SiC-Halbleitersubstrats 6 (TS<TW). Die Dicke TW des SiC-Halbleiterwafers 41 wird eingestellt durch Schleifen auf die Dicke TS des SiC-Halbleitersubstrats 6.
  • Die Dicke TW kann ggf. 150 µm überschreiten und ist ggf. nicht größer als 750 µm. Die Dicke TW kann ggf. 150 µm überschreiten und nicht größer sein als 300 µm, ist ggf. nicht kleiner als 300 µm und nicht größer als 450 um, ist ggf. nicht kleiner als 450 µm und nicht größer als 600 µm. oder ist ggf. nicht kleiner als 600 µm und nicht größer als 750 µm. In Anbetracht der Schleifzeit des SiC-Halbleiterwafers 41 überschreitet die Dicke TW vorzugsweise 150 µm und ist nicht größer als 500 µm. Die Dicke TW ist typischerweise nicht kleiner als 300 µm. und nicht größer als 450 µm.
  • Bei dieser Ausführungsform weisen die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 hin zu den c-Ebenen des SiC-Monokristall. Die erste Wafer-Hauptfläche 42 weist hin zu der (0001)-Ebene (Siliciumebene). Die zweite Wafer-Hauptfläche 43 weist hin zu der (000-1)-Ebene (Kohlenstoffebene) des SiC-Monokristalls.
  • Die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 haben einen Off-Winkel 9, der in Bezug auf die c-Ebenen des SiC-Monokristalls unter einem Winkel von nicht mehr als 10° in der [11-20]-Richtung geneigt ist. Eine Normalenrichtung Z auf die erste Wafer-Hauptfläche 42 ist um genau („just“) den Off-Winkel θ in Bezug auf die c-Achse ([0001]-Richtung) des SiC-Monokristalls geneigt.
  • Der Off-Winkel θ ist ggf. nicht kleiner als 0° und nicht größer als 5,0°. Der Off-Winkel θ kann in einem Winkelbereich von nicht weniger als 0° und nicht größer als 1,0° eingestellt w, von nicht weniger als 1,0° und nicht größer als 1,5°, von nicht weniger als 1,5° und nicht größer als 2,0°, von nicht weniger als 2,0° und nicht größer als 2,5°, von nicht weniger als 2,5° und nicht größer als 3,0°, von nicht weniger als 3,0° und nicht größer als 3,5°, von nicht weniger als 3,5° und nicht größer als 4, 0°, von nicht weniger als 4, 0° und nicht größer als 4, 5° oder von nicht weniger als 4, 5° und nicht größer als 5,0°. Der Off-Winkel θ überschreitet vorzugsweise 0°. Der Off-Winkel θ ist ggf. kleiner als 4,0°.
  • Der Off-Winkel θ kann in einen Winkelbereich von nicht kleiner als 3,0° und nicht größer als 4,5° eingestellt sein. In diesem Fall ist der Off-Winkel 9 vorzugsweise eingestellt innerhalb eines Winkelbereiches von nicht weniger als 3,0° und nicht mehr als 3,5° oder von nicht weniger als 3,5° und von nicht mehr als 4,0°. Der Off-Winkel θ kann innerhalb eines Winkelbereiches von nicht weniger als 1, 5° und von nicht mehr als 3,0° eingestellt sein. In diesem Fall ist der Off-Winkel 9 vorzugsweise eingestellt innerhalb eines Winkelbereiches von nicht weniger als 1,5° und nicht mehr als 2,0° oder von nicht weniger als 2,0° und nicht mehr als 2,5°.
  • Der SiC-Halbleiterwafer 41 beinhaltet einen ersten Wafer-Kantenabschnitt bzw. Wafer-Eckabschnitt 45, der die erste Wafer-Hauptfläche 42 und die Wafer-Seitenfläche 44 verbindet, und beinhaltet einen zweiten Wafer-Kantenabschnitt 46, der die zweite Wafer-Hauptfläche 43 und die Wafer-Seitenfläche 44 verbindet. Der erste Wafer-Kantenabschnitt 45 weist einen ersten abgeschrägten Abschnitt („chamfered portion“) 47 auf, der von der ersten Wafer-Hauptfläche 42 hin zu der Wafer-Seitenfläche 44 nach unten geneigt ist. Der zweite Wafer-Kantenabschnitt 46 weist einen zweiten abgeschrägten Abschnitt 48 auf, der von der zweiten Wafer-Hauptfläche 43 in Richtung hin zu der Wafer-Seitenfläche 44 nach unten geneigt ist.
  • Der erste abgeschrägte Abschnitt 47 kann in einer konvex gekrümmten Form gebildet sein. Der zweite abgeschrägte Abschnitt 48 kann in einer konvex gekrümmten Form gebildet sein. Der erste abgeschrägte Abschnitt 47 und der zweite abgeschrägte Abschnitt 48 unterdrücken eine Bruchbildung („cracking“) des SiC-Halbleiterwafers 41.
  • Ein Orientierungsflach bzw. eine Orientierungsabflachung 49, als ein Beispiel einer Markierung, die eine Kristallorientation des SiC-Monokristalls anzeigt, ist in der Wafer-Seitenfläche 44 gebildet. Der Orientierungsflach („orientation flat“) 49 ist ein ausgenommener bzw. gekerbter Abschnitt, der in der Wafer-Seitenfläche 44 gebildet ist. Bei dieser Ausführungsform erstreckt sich der Orientierungsflach 49 geradlinig entlang der a-Achsenrichtung ([11-20]-Richtung) des SiC-Monokristalls.
  • Eine Vielzahl von (beispielsweise zwei) Orientierungsflachs 49, die die Kristallorientierungen anzeigen, können in der Wafer-Seitenfläche 44 gebildet werden. Die Vielzahl von (beispielsweise zwei) Orientierungsflachs 49 kann einen ersten Orientierungsflach und einen zweiten Orientierungsflach beinhalten.
  • Der erste Orientierungsflach kann ein gekerbter Abschnitt sein, der sich geradlinig entlang der a-Achsenrichtung ([11-20]-Richtung) des SiC-Monokristalls erstreckt. Der zweite Orientierungsflach kann ein gekerbter Abschnitt sein, der sich geradlinig entlang der m-Achsenrichtung ([1-100]-Richtung) des SiC-Monokristalls erstreckt.
  • In der ersten Wafer-Hauptfläche 42 ist eine Vielzahl von Bauteilbildungsregionen 51 eingestellt, die jeweils einem SiC-Halbleiterbauteil 1 entsprechen. Die Vielzahl von Bauteilbildungsregionen 51 sind in einen Matrix-Array eingestellt, und zwar mit Abständen in der m-Achsenrichtung ([1-100]-Richtung) und der a-Achsenrichtung ([11-20]-Richtung) .
  • Jede Bauteilbildungsregion 51 weist vier Seiten 52A, 52B, 52C und 52D auf, die entlang der Kristallorientation des SiC-Monokristalls orientiert sind. Die vier Seiten 52A bis 52D entsprechen jeweils den vier Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2. D.h., die vier Seiten 52A bis 52D beinhalten die zwei Seiten 52A und 52C, die entlang der m-Achsenrichtung ([1-100]-Richtung) orientiert sind, und die zwei Seiten 52B und 52D, die entlang der a-Achsenrichtung ([11-20]-Richtung) orientiert sind.
  • Eine Schnitt- bzw. Trennvorgabelinie („cutting schedule line“) 53 einer Gitterform, die sich entlang der m-Achsenrichtung ([1-100]-Richtung) und entlang der a-Achsenrichtung ([11-20]-Richtung) erstreckt, um die Vielzahl von jeweiligen Bauteilbildungsregionen 51 abzugrenzen, ist in der ersten Wafer-Hauptfläche 42 eingestellt bzw. vorgegeben. Die Schnittvorgabelinie 53 beinhaltet eine Vielzahl von ersten Schnittvorgabelinien 54 und eine Vielzahl von zweiten Schnittvorgabelinien 55.
  • Die Vielzahl von ersten Schnittvorgabelinien 54 erstrecken sich jeweils entlang der m-Achsenrichtung ([1-100]-Richtung). Die Vielzahl von zweiten Schnittvorgabelinien 55 erstrecken sich jeweils entlang der a-Achsenrichtung ([11-20]-Richtung). Nachdem in der Vielzahl von Bauteilbildungsregionen 51 vorbestimmte Strukturen gebildet worden sind, wird die Vielzahl von SiC-Halbleiterbauteilen 1 ausgeschnitten, und zwar durch Schneiden bzw. Trennen des SiC-Halbleiterwafers 41 entlang der Schnittvorgabelinie 53.
  • 10A bis 10M sind Schnittansichten eines Beispiels eines Verfahrens zum Herstellen des SiC-Halbleiterbauteils 1, das in 3 gezeigt ist. In 10A bis 10M ist aus Gründen einer einfacheren Beschreibung nur bzw. genau eine Region, die drei Bauteilbildungsregionen 51 beinhaltet, gezeigt, und eine Illustration von anderen Regionen ist weggelassen.
  • Unter Bezugnahme auf 10A wird als erstes der SiC-Halbleiterwafer 41 vorbereitet (siehe auch 9) . Als Nächstes wird die SiC-Epitaxialschicht 7 auf der ersten Wafer-Hauptfläche 42 gebildet. In dem Schritt des Bildens der SiC-Epitaxialschicht 7 wird SiC epitaktisch ausgehend von der ersten Wafer-Hauptfläche 42 aufgewachsen. Eine Dicke TE der SiC-Epitaxialschicht 7 ist ggf. nicht kleiner als 1 µm und nicht größer als 50 µm. Eine SiC-Halbleiter-Waferstruktur 61, die den SiC-Halbleiterwafer 41 und die SiC-Epitaxialschicht 7 beinhaltet, wird hierdurch gebildet.
  • Die SiC-Halbleiter-Waferstruktur 61 beinhaltet eine erste Hauptfläche 62 und eine zweite Hauptfläche 63. Die erste Hauptfläche 62 und die zweite Hauptfläche 63 entsprechen der ersten Hauptfläche 3 bzw. der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2. Eine Dicke TWS der SiC-Halbleiter-Waferstruktur 61 kann ggf. 150 µm überschreiten und ist ggf. nicht größer als 800 µm. Die Dicke TWS überschreitet vorzugsweise 150 µm und ist vorzugsweise nicht größer als 550 µm.
  • Als Nächstes werden unter Bezugnahme auf 10B die Schutzregionen 36 vom p+-Typ in der ersten Hauptfläche 62 gebildet. Der Schritt des Bildens der Schutzregionen 36 beinhaltet einen Schritt des selektiven Einführens der Verunreinigung vom p-Typ in Flächenschichtabschnitte der ersten Hauptfläche 62, und zwar über eine Ionen-Implantationsmaske (nicht gezeigt). Genauer gesagt werden die Schutzregionen 36 in Flächenschichtabschnitten der SiC-Epitaxialschicht 7 gebildet.
  • Die Schutzregionen 36 grenzen die aktiven Regionen 8 und die äußeren Regionen 9 in der SiC-Halbleiter-Waferstruktur 61 voneinander ab. Die Diodenregionen 35 vom n-Typ werden in Regionen abgegrenzt bzw. eingegrenzt (aktive Regionen 8), die von den Schutzregionen 36 umgeben sind. Die Diodenregionen 35 können gebildet werden durch selektives Einführen der Verunreinigung vom n-Typ in Flächenschichtabschnitte der ersten Hauptfläche 62, und zwar über eine Ionen-Implantationsmaske (nicht gezeigt).
  • Als Nächstes wird unter Bezugnahme auf 10C die Hauptflächen-Isolierschicht 10 auf der ersten Hauptfläche 62 gebildet. Die Hauptflächen-Isolierschicht 10 beinhaltet Siliciumoxid (SiO2). Die Hauptflächen-Isolierschicht 10 kann gebildet werden durch ein CVD-Verfahren (chemisches Dampfabscheidungsverfahren) oder durch ein Oxidationsbehandlungsverfahren (beispielsweise ein thermisches Oxidationsbehandlungsverfahren).
  • Als Nächstes wird unter Bezugnahme auf 10D eine Maske 64, die ein vorbestimmtes Muster hat, auf der Hauptflächen-Isolierschicht 10 gebildet. Die Maske 64 weist in eine Vielzahl von Öffnungen 65 auf. Die Vielzahl von Öffnungen 65 legen jeweils Regionen in der Hauptflächen-Isolierschicht 10 frei, in denen die Diodenöffnungen 37 zu bilden sind.
  • Als Nächstes werden unnötige Abschnitte der Hauptflächen-Isolierschicht 10 durch ein Ätzverfahren über die Maske 64 entfernt. Die Diodenöffnungen 37 werden hierdurch in der Hauptflächen-Isolierschicht 10 gebildet. Nachdem die Diodenöffnungen 37 gebildet sind, wird die Maske 64 entfernt.
  • Als Nächstes wird unter Bezugnahme auf 10E eine Basis-Elektrodenschicht 66, die eine Basis der ersten Hauptflächen-Elektrodenschichten 12 sein soll, in der ersten Hauptfläche 62 gebildet. Die Basis-Elektrodenschicht 66 wird über eine gesamte Fläche bzw. einen gesamten Bereich der ersten Hauptfläche 62 gebildet und bedeckt die Hauptflächen-Isolierschicht 10. Die ersten Hauptflächen-Elektrodenschichten 12 können gebildet werden durch ein Dampfabscheidungsverfahren, ein Sputter-Verfahren oder durch ein Plattierungs-Verfahren.
  • Als Nächstes wird unter Bezugnahme auf Fig. 10F eine Maske 67 mit einem vorbestimmten Muster auf der Basis-Elektrodenschicht 66 gebildet. Die Maske 67 weist Öffnungen 68 auf, die Regionen der Basis-Elektrodenschicht 66 neben Regionen freilegen, bei denen die ersten Hauptflächen-Elektrodenschichten 12 zu bilden sind.
  • Als Nächstes werden nicht notwendige Abschnitte der Basis-Elektrodenschicht 66 durch ein Ätzverfahren über die Maske 67 entfernt. Die Basis-Elektrodenschicht 66 wird hierdurch in die Vielzahl von ersten Hauptflächen-Elektrodenschichten 12 unterteilt. Nachdem die ersten Hauptflächen-Elektrodenschichten 12 gebildet sind, wird die Maske 67 entfernt.
  • Als Nächstes wird unter Bezugnahme auf 10G die Passivierungsschicht 13 auf der ersten Hauptfläche 62 gebildet. Die Passivierungsschicht 13 beinhaltet Siliciumnitrid (SiN). Die Passivierungsschicht 13 kann durch ein CVD-Verfahren gebildet werden.
  • Als Nächstes wird unter Bezugnahme auf 10H die Harzschicht 16 auf die Passivierungsschicht 13 geschichtet bzw. die Passivierungsschicht 13 wird von der Harzschicht 16 überzogen. Die Harzschicht 16 bedeckt insgesamt die aktiven Regionen 8 und die äußeren Regionen 9. Die Harzschicht 16 kann ein Polybenzoxazol als ein Beispiel eines fotoempfindlichen Harzes vom positiven Typ beinhalten.
  • Als Nächstes wird unter Bezugnahme auf 10I die Harzschicht 16 selektiv belichtet und hiernach entwickelt. Die Pad-Öffnungen 18 werden hierdurch in der Harzschicht 16 gebildet. Auch werden Trennstraßen („dicing streets“) 69, die entlang der Schnittvorgabelinie 53 (den Seiten 52A bis 52D der jeweiligen Bauteilbildungsregionen 51) orientiert sind, in der Harzschicht 16 abgegrenzt bzw. demarkiert.
  • Als Nächstes werden unnötige Abschnitte der Passivierungsschicht 13 entfernt. Die unnötigen Abschnitte der Passivierungsschicht 13 können durch ein Ätzverfahren über die Harzschicht 16 entfernt werden. Die Sub-Pad-Öffnungen 15 werden hierdurch in der Passivierungsschicht 13 gebildet. Ferner werden die Trenn- bzw. Vereinzelungsstraßen 69, die entlang der Schnittvorgabelinie 53 orientiert sind, in der Passivierungsschicht 13 abgegrenzt.
  • Bei dieser Ausführungsform wurde der Schritt des Entfernens der nicht-nötigen Abschnitte der Passivierungsschicht 13 unter Verwendung der Harzschicht 16 beschrieben. Die Harzschicht 16 und die Pad-Öffnungen 18 können jedoch gebildet werden, nachdem die Sub-Pad-Öffnungen 15 in der Passivierungsschicht 13 gebildet wurden. In diesem Fall werden vor dem Schritt des Bildens der Harzschicht 16 die nicht-notwendigen Abschnitte der Passivierungsschicht 13 durch ein Ätzverfahren über eine Maske entfernt, um die Sub-Pad-Öffnungen 15 zu bilden. Gemäß diesem Schritt kann die Passivierungsschicht 13 in jede beliebige Form gebildet werden.
  • Als Nächstes wird unter Bezugnahme auf 10J die zweite Hauptfläche 63 (zweite Wafer-Hauptfläche 43) geschliffen. Die SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) wird hierdurch dünner gemacht. Ferner werden in der zweiten Hauptfläche 63 (zweite Wafer-Hauptfläche 43) Schleifmarkierungen gebildet. Die SiC-Halbleiter-Waferstruktur 61 wird geschliffen, bis sie die Dicke TWS entsprechend der Dicke TL der SiC-Halbleiterschicht 2 hat.
  • Die SiC-Halbleiter-Waferstruktur 61 kann auf die Dicke TWS von nicht weniger als 40 µm und von nicht mehr als 200 µm geschliffen werden. D.h., der SiC-Halbleiterwafer 41 wird geschliffen, bis er von der Dicke TW entsprechend der Dicke TS des SiC-Halbleitersubstrats 6 ist. Der SiC-Halbleiterwafer 41 kann auf die Dicke TW von nicht weniger als 40 µm und von nicht mehr als 150 µm geschliffen werden.
  • Als Nächstes werden unter Bezugnahme auf 10K eine Vielzahl von modifizierten Linien 70 (modifizierte Schichten) gebildet, um Basen der modifizierten Linien 22A bis 22D zu werden. In dem Schritt des Bildens der modifizierten Linien 70 wird ein gepulstes Laserlicht von einer Laserlicht-Bestrahlungsvorrichtung 71 auf die SiC-Halbleiter-Waferstruktur 61 abgestrahlt.
  • Das Laserlicht wird auf die SiC-Halbleiter-Waferstruktur 61 ausgehend von der Seite der ersten Hauptfläche 62 abgestrahlt und über die Hauptflächen-Isolierschicht 10. Das Laserlicht kann direkt auf die SiC-Halbleiter-Waferstruktur 61 abgestrahlt werden, und zwar ausgehendvon der Seite der zweiten Hauptfläche 63.
  • Ein Licht konvergierender Abschnitt (Brennpunkt) des Laserlichtes wird auf in Dickenrichtung mittlere bzw. Zwischenabschnitte („intermediate portions“) der SiC-Halbleiter-Waferstruktur 61 eingestellt. Eine Laserlicht-Bestrahlungsposition in Bezug auf die SiC-Halbleiter-Waferstruktur 61 wird entlang der Schnittvorgabelinie 53 (die vier Seiten 52A bis 52D der jeweiligen Bauteilbildungsregionen 51) bewegt. Genauer gesagt wird die Laserlicht-Bestrahlungsposition in Bezug auf die SiC-Halbleiter-Waferstruktur 61 entlang der ersten Schnittvorgabelinien 54 bewegt. Ferner wird die Laserlicht-Bestrahlungsposition in Bezug auf die SiC-Halbleiter-Waferstruktur 61 entlang der zweiten Schnittvorgabelinien 55 bewegt.
  • Die Vielzahl von modifizierten Linien 70, die sich entlang der Schnittvorgabelinie 53 (die vier Seiten 52A bis 52D der jeweiligen Bauteilbildungsregionen 51) erstrecken und in denen ein Kristallzustand des SiC-Monokristalls modifiziert ist, so dass sie eine Eigenschaft haben, die sich von anderen Regionen unterscheidet, werden hierdurch in Dickenrichtung mittlere Abschnitte der SiC-Halbleiter-Waferstruktur 61 gebildet.
  • Die Vielzahl von modifizierten Linien 70 sind jeweils an den vier Seiten 52A bis 52D von jeder Bauteilbildungsregion 51 gebildet. Bei dieser Ausführungsform sind die Vielzahl von modifizierten Linien 70 in einer Beziehung einer Eins-zu-eins-Entsprechung in Bezug auf die vier Seiten 52A bis 52D von jeder Bauteilbildungsregion 51 gebildet.
  • Jede der zwei modifizierten Linien 70, die entlang der Seiten 52A und 52C der Bauteilbildungsregion 51 orientiert sind, beinhalten den modifizierten a-Ebenenabschnitt 28. Jede der zwei modifizierten Linien 70, die entlang der Seiten 52B und 52D der Bauteilbildungsregion 51 orientiert sind, beinhalten den modifizierten m-Ebenenabschnitt 29.
  • Die Vielzahl von modifizierten Linien 70 sind auch Laserverarbeitungsmarkierungen („laser processing marks“), die in den Dickenrichtung-Zwischenabschnitten der SiC-Halbleiterwaferstruktur 61 gebildet sind. Genauer gesagt sind die modifizierten a-Ebenenabschnitte 28 und die modifizierten m-Ebenenabschnitte 29 der modifizierten Linien 70 Laserverarbeitungsmarkierungen. Der Licht konvergierende Abschnitt (Brennpunkt), die Laserenergie, das Impulstastverhältnis, die Bestrahlungsgeschwindigkeit etc. des Laserlichts werden auf geeignete bzw. beliebige Werte eingestellt, und zwar gemäß Positionen, Größen, Formen, Dicken etc. der zu bildenden modifizierten Linien 70 (modifizierte Linien 22A bis 22D).
  • Ferner werden in diesem Schritt eine Vielzahl von modifizierten Grenzlinien 72 (modifizierte Grenzschichten) gebildet, die eine Basis sein sollen für die modifizierten Grenzlinien 30A bis 30D. In dem Schritt des Bildens der modifizierten Grenzlinien 72 wird Laserlicht aus der Laserlichtbestrahlungsvorrichtung 71 hin zu der SiC-Halbleiterwaferstruktur 61 abgestrahlt. Das Laserlicht wird vorzugsweise ausgehend von der Seite der ersten Hauptfläche 62 abgestrahlt. Das Laserlicht kann ausgehend von der Seite der zweiten Hauptfläche 63 abgestrahlt werden.
  • Der Licht konvergierende Abschnitt (Brennpunkt) des Laserlichts wird auf Grenzregionen zwischen der SiC-Halbleiterwaferstruktur 61 und der Hauptflächenisolierschicht 10 eingestellt. Die Laserlichtbestrahlungsposition in Bezug auf die SiC-Halbleiterwaferstruktur 61 wird entlang der Schneidvorgabelinie 53 (die vier Seiten 52A bis 52D der jeweiligen Bauteilbildungsregionen 51) bewegt. Genauer gesagt wird die Laserlichtbestrahlungsposition in Bezug auf die SiC-Halbleiterwaferstruktur 61 entlang der ersten Schneidvorgabelinien 54 bewegt. Ferner wird die Laserlichtbestrahlungsposition in Bezug auf die SiC-Halbleiterwaferstruktur 61 entlang der zweiten Schneidvorgabelinien 55 bewegt.
  • Die Vielzahl von modifizierten Grenzlinien 72, die sich entlang der Schneidvorgabelinie 53 (die vier Seiten 52A bis 52D der jeweiligen Bauteilbildungsregionen 51) erstrecken, werden hierdurch in den Grenzregionen zwischen der SiC-Halbleiterwaferstruktur 61 und der Hauptflächenisolierschicht 10 gebildet. Die modifizierten Grenzlinien 72 beinhalten die ersten Regionen 31, die modifiziert sind, so dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet, und die zweiten Regionen 32, die modifiziert sind, so dass sie eine Eigenschaft haben, die sich von dem Isoliermaterial der Hauptflächenisolierschicht 10 unterscheidet.
  • Die Vielzahl von modifizierten Grenzlinien 72 sind jeweils an den vier Seiten 52A bis 52D von jeder Bauteilbildungsregion 51 gebildet. Die Vielzahl von modifizierten Grenzlinien 72 sind in einer Beziehung einer Eins-zu-eins-Entsprechung in Bezug auf die vier Seiten 52A bis 52D von jeder Bauteilbildungsregion 51 gebildet. Jede der zwei modifizierten Grenzlinien 72, die entlang der Seiten 52A und 52C der Bauteilbildungsregion 51 orientiert sind, beinhalten den modifizierten a-Ebenengrenzabschnitt 33. Jede der zwei modifizierten Grenzlinien 72, die entlang der Seiten 52B und 52D der Bauteilbildungsregion 51 orientiert sind, beinhalten den modifizierten m-Ebenengrenzabschnitt 34.
  • Die Vielzahl von modifizierten Grenzlinien 72 sind auch Laserverarbeitungsmarkierungen, die in den Grenzregionen zwischen der SiC-Halbleiterwaferstruktur 61 und der Hauptflächenisolierschicht 10 gebildet sind. Genauer gesagt sind die modifizierten a-Ebenengrenzabschnitte 33 und die modifizierten m-Ebenengrenzabschnitte 34 der modifizierten Grenzlinien 72 Laserverarbeitungsmarkierungen. Der Licht konvergierende Abschnitt (Brennpunkt), die Laserenergie, das Impulstastverhältnis, die Bestrahlungsgeschwindigkeit etc. des Laserlichts werden auf beliebige Werte eingestellt, und zwar gemäß Positionen, Größen, Formen, Dicken etc. der zu bildenden modifizierten Grenzlinien 72 (modifizierte Grenzlinien 30A bis 30D).
  • Die Grenzregionen zwischen der SiC-Halbleiterwaferstruktur 61 und der Hauptflächenisolierschicht 10 können auf eine Temperatur erwärmt werden, bei der das Isoliermaterial der Hauptflächenisolierschicht 10 schmilzt. Die Grenzregionen zwischen der SiC-Halbleiterwaferstruktur 61 und der Hauptflächenisolierschicht 10 können auf eine Temperatur erwärmt werden, bei der der SiC-Monokristall schmilzt. In diesem Fall schmilzt auch das Isoliermaterial der Hauptflächenisolierschicht 10 zur gleichen Zeit.
  • Als nächstes wird unter Bezugnahme auf 10L die zweite Hauptflächen-Elektrodenschicht 19 auf der zweiten Hauptfläche 63 gebildet. Die zweite Hauptflächen-Elektrodenschicht 19 kann durch ein Dampfabscheidungsverfahren, ein Sputter-Verfahren oder ein Plattierungs-Verfahren gebildet werden. An der zweiten Hauptfläche 63 (Erdungsfläche bzw. Massefläche) kann eine Glüh- bzw. Erwärmungsbehandlung („annealing treatment“) durchgeführt werden und zwar vor dem Schritt des Bildens der zweiten Hauptflächen-Elektrodenschicht 19. Die Glüh- bzw. Erwärmungsbehandlung kann durch ein Laser-Glühbehandlungsverfahren unter Verwendung von Laserlicht durchgeführt werden.
  • Gemäß dem Laser-Glühbehandlungsverfahren wird der SiC-Monokristall an einem Flächenschichtabschnitt der zweiten Hauptfläche 63 modifiziert, und eine amorphe Si-Schicht wird gebildet. In diesem Fall wird das SiC-Halbleiterbauteil 1, das die amorphe Si-Schicht an einem Flächenschichtabschnitt der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 aufweist, hergestellt. An der zweiten Hauptfläche 4 existieren sowohl die Schleifmarkierungen als auch die amorphe Si-Schicht. Gemäß dem Laser-Glühbehandlungsverfahren kann eine Ohm'sche Eigenschaft der zweiten Hauptflächen-Elektrodenschicht 19 in Bezug auf die zweite Hauptfläche 4 verbessert werden.
  • Als Nächstes werden unter Bezugnahme auf 10M die Vielzahl von SiC-Halbleiterbauteilen 1 von der SiC-Halbleiter-Waferstruktur 61 abgeschnitten bzw. abgetrennt. Bei diesem Schritt wird ein tape-förmiges Trägerelement 73 auf der Seite der zweiten Hauptfläche 63 haftend angebracht bzw. angeklebt („adhered“). Als Nächstes wird auf die Schnittvorgabelinie 53 ausgehend von der Seite der zweiten Hauptfläche 63 eine externe Kraft ausgeübt, und zwar über das Trägerelement 73. Die externe Kraft, die auf die Schnittvorgabelinie 53 angewendet bzw. aufgebracht wird, wird durch ein Andruckelement wie eine Klinge („blade“), etc. aufgebracht.
  • Das Trägerelement 73 kann auf der Seite der ersten Hauptfläche 62 haftend angebracht werden. In diesem Fall kann die externe Kraft auf die Schnittvorgabelinie 53 über das Trägerelement 73 ausgehend der Seite der ersten Hauptfläche 62 aufgebracht werden. Die externe Kraft kann durch ein Andruckelement, wie eine Klinge, etc. aufgebracht werden.
  • Ein elastisches Trägerelement 73 kann auf der Seite der ersten Hauptfläche 62 oder auf der Seite der zweiten Hauptfläche 63 haftend angebracht werden („adhered“). In diesem Fall kann die SiC-Halbleiter-Waferstruktur 61 gespalten („cleaved“) werden durch Dehnen („stretching“) des elastischen Trägerelementes 73 in der m-Achsenrichtung und der a-Achsenrichtung.
  • Wenn die SiC-Halbleiter-Waferstruktur 61 unter Verwendung des Trägerelementes 73 zu spalten bzw. zu vereinzeln ist, ist es bevorzugt, wenn das Trägerelement 73 mit wenigen Hindernissen auf der Seite der zweiten Hauptfläche 63 haftend angebracht wird. Die SiC-Halbleiter-Waferstruktur 61 wird somit entlang der Schnittvorgabelinie 53 gespalten, und zwar mit den modifizierten Linien 70 und den modifizierten Grenzlinien als Ausgangspunkte, und die Vielzahl von SiC-Halbleiterbauteilen 1 werden aus der einzelnen SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) abgetrennt bzw. herausgeschnitten bzw. vereinzelt.
  • Abschnitte der modifizierten Linien 70, die entlang der Seiten 52A der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Linien 22A. Abschnitte der modifizierten Linien 70, die entlang der Seiten 52B der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Linien 22B. Abschnitte der modifizierten Linien 70, die entlang der Seiten 52C der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Linien 22C. Abschnitte der modifizierten Linien 70, die entlang der Seiten 52D der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Linien 22D.
  • Abschnitte der modifizierten Grenzlinien 72, die entlang der Seiten 52A der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Grenzlinien 30A. Abschnitte der modifizierten Grenzlinien 72, die entlang der Seiten 52B der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Grenzlinien 30B. Abschnitte der modifizierten Grenzlinien 72, die entlang der Seiten 52C der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Grenzlinien 30C. Abschnitte der modifizierten Grenzlinien 72, die entlang der Seiten 52D der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Grenzlinien 30D. Die SiC-Halbleiterbauteile 1 werden durch Schritte einschließlich der obigen Schritte hergestellt.
  • Bei dieser Ausführungsform wird der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) vor dem Schritte des Bildens der modifizierten Linien 70 und der modifizierten Grenzlinien 72 (10K) durchgeführt. Der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) kann jedoch zu jedem beliebigen Zeitpunkt nach dem Schritt des Vorbereitens des SiC-Halbleiterwafers 41 ( 10A) und vor dem Schritt des Bildens der zweiten Hauptflächen-Elektrodenschicht 19 (10L) durchgeführt werden.
  • Beispielsweise kann der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) vor dem Schritt des Bildens der SiC-Epitaxialschicht 7 (10A) durchgeführt werden. Auch kann der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) nach dem Schritt des Bildens der modifizierten Linien 70 und der modifizierten Grenzlinien 72 (10K) durchgeführt werden.
  • Ferner kann der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) über eine Vielzahl von Zeiten zu jedem beliebigen Zeitpunkt nach dem Schritt des Vorbereitens des SiC-Halbleiterwafers 41 (10A) und vor dem Schritt des Bildens der modifizierten Linien 70 und der modifizierten Grenzlinien 72 (10K) durchgeführt werden. Auch kann der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) über eine Vielzahl von Zeiten zu jedem beliebigen Zeitpunkt nach dem Schritt des Vorbereitens des SiC-Halbleiterwafers 41 (10A) und vor dem Schritt des Bildens der zweiten Hauptflächen-Elektrodenschicht 19 (10L) durchgeführt werden.
  • 11 ist eine perspektivische Ansicht, und zwar bei einer Betrachtung durch ein Abdichtungsharz 79 hindurch, eines Halbleitergehäuses („semi-conductor package“) 74, in dem das SiC-Halbleiterbauteil 1 aufgenommen ist, das in 3 gezeigt ist.
  • Unter Bezugnahme auf 11 ist das Halbleitergehäuse 74 bei dieser Ausführungsform von einem sogenannten TO-220-Typ. Das Halbleitergehäuse 74 beinhaltet das SiC-Halbleiterbauteil 1, einen Pad-Abschnitt 75, eine Wärmesenke 76, eine Vielzahl von (bei dieser Ausführungsform zwei) Terminals 77, eine Vielzahl von (bei dieser Ausführungsform zwei) leitfähigen Drähten 78 und ein Abdichtungsharz 79. Der Pad-Abschnitt 75, die Wärmesenke 76 und die Vielzahl von Terminals 77 bilden einen Anschlussrahmen („lead frame“), und zwar als ein Beispiel eines Verbindungsobjektes.
  • Der Pad-Abschnitt 75 beinhaltet eine Metallplatte. Der Pad-Abschnitt 75 kann Eisen, Gold Silber, Kupfer, Aluminium etc. beinhalten. Der Pad-Abschnitt 75 ist in einer Draufsicht in eine vierseitige Form gebildet. Der Pad-Abschnitt 75 weist eine Ebenenfläche bzw. einen Ebenenbereich auf, der nicht kleiner ist als ein Ebenenbereich („plane area“) des SiC-Halbleiterbauteils 1. Das SiC-Halbleiterbauteil 1 ist auf dem Pad-Abschnitt 75 angeordnet.
  • Die zweite Hauptflächen-Elektrodenschicht 19 des SiC-Halbleiterbauteils 1 ist elektrisch mit dem Pad-Abschnitt 75 verbunden und zwar über ein leitfähiges Bond-Material 80. Das leitfähige Bond-Material 80 ist in einer Region zwischen der zweiten Hauptflächen-Elektrodenschicht 19 und dem Pad-Abschnitt 75 angeordnet.
  • Das leitfähige Bond-Material 80 kann eine Metallpaste oder ein Lötmittel sein. Die Metallpaste kann eine leitfähige Paste sein, die Au (Gold), Ag (Silber) oder Cu (Kupfer) enthält. Das leitfähige Bond-Material 80 ist vorzugsweise durch Lötmittel gebildet. Das Lötmittel kann ein Lötmittel vom bleifreien Typ sein. Das Lötmittel kann wenigstens eine Art von Material von SnAgCu, SnZnBi, SnCu, SnCuNi und SnSbNi beinhalten.
  • Die Wärmesenke 76 ist mit einer Seite des Pad-Abschnitts 75 verbunden. Bei dieser Ausführungsform sind der Pad-Abschnitt 75 und die Wärmesenke 76 aus einer einzelnen Metallplatte gebildet. Ein Durchgangsloch 76a ist in der Wärmesenke 76 gebildet. Das Durchgangsloch 76a ist in eine Kreisform gebildet.
  • Die Vielzahl von Terminal 77 sind entlang einer Seite gegenüberliegend der Wärmesenke 76 in Bezug auf den Pad-Abschnitt 75 ausgerichtet. Die Vielzahl von Terminals 77 beinhalten jeweils eine Metallplatte. Die Terminals 77 können Eisen, Gold, Silber, Kupfer, Aluminium etc. beinhalten.
  • Die Vielzahl von Terminals 77 beinhalten ein erstes Terminal 77A und ein zweites Terminal 77B. Das erste Terminal 77A und das zweite Terminal 77B sind mit einem Abstand voneinander entlang einer Seite des Pad-Abschnittes 75 ausgerichtet angeordnet, und zwar gegenüberliegend der Wärmesenke 76. Das erste Terminal 77A und das zweite Terminal 77B erstrecken sich in Bandformen entlang einer Richtung orthogonal zu einer Richtung ihrer Ausrichtung bzw. Beabstandung.
  • Die Vielzahl von leitfähigen Drähten 78 können Bond-Drähte etc. sein. Die Vielzahl von leitfähigen Drähten 78 beinhalten einen leitfähigen Draht 78A und einen leitfähigen Draht 78B. Der leitfähige Draht 78A ist elektrisch mit dem ersten Terminal 77A und mit der ersten Hauptflächen-Elektrodenschicht 12 des SiC-Halbleiterbauteils 1 verbunden. Das erste Terminal 77A ist hierdurch elektrisch mit der ersten Hauptflächen-Elektrodenschicht 12 des SiC-Halbleiterbauteil 1 verbunden, und zwar über den leitfähigen Draht 78A.
  • Der leitfähige Draht 78B ist elektrisch mit dem zweiten Terminal 77B und dem Pad-Abschnitt 75 verbunden. Das zweite Terminal 77B ist hierdurch elektrisch verbunden mit der zweiten Hauptflächen-Elektrodenschicht 19 des SiC-Halbleiterbauteils 1, und zwar über den leitfähigen Draht 78B. Das zweite Terminal 77B kann einstückig mit dem Pad-Abschnitt 75 gebildet sein.
  • Das Abdichtungsharz 79 dichtet das SiC-Halbleiterbauteil 1, den Pad-Abschnitt 75 und die Vielzahl von leitfähigen Drähten 78 ab bzw. versiegelt diese, derart, dass die Wärmesenke 76 und Abschnitte der Vielzahl von Terminals 77 freiliegen. Das Abdichtungsharz 79 ist in einer rechteckigen Parallelepiped-Form gebildet.
  • Die Konfiguration des Halbleitergehäuses 74 ist nicht auf TO-220 beschränkt. Als das Halbleitergehäuses 74 können ein SOP („small outline package“), ein QFN („quad for non-lead package“), ein DFP („dual flat package“), ein DIP („dual inline package“), ein QFP („quad flat package“), ein SIP („single inline package“), ein SOJ („small outline J-leaded package“) oder eine beliebige von verschiedenen ähnlichen Konfigurationen angewendet werden.[0230] Wie oben beschrieben, beinhaltet das SiC-Halbleiterbauteil 1 die modifizierten Grenzlinien 30A bis 30D, die über die Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 und die Isolierseitenflächen 11A bis 11D der Hauptflächenisolierschicht 10 hinweg gebildet sind. Die modifizierten Grenzlinien 30A bis 30D beinhalten die ersten Regionen 31, die modifiziert sind, so dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet, und die zweiten Regionen 32, die modifiziert sind, so dass sie eine Eigenschaft haben, die sich von dem Isoliermaterial der Hauptflächenisolierschicht 10 unterscheidet.
  • Bei dem Verfahren zum Herstellen des SiC-Halbleiterbauteils 1 wird die SiC-Halbleiterwaferstruktur 61 mit den modifizierten Grenzlinien 30A bis 30D, die über die SiC-Halbleiterwaferstruktur 61 und die Hauptflächenisolierschicht 10 gebildet sind, als Spaltausgangspunkte (Trenn bzw. Schneidausgangspunkte) gespalten bzw. getrennt. Ein Verringern der Adhäsionskraft der Hauptflächenisolierschicht 10 und ein Abschälen der Hauptflächenisolierschicht 10 aufgrund eines Stoßes bzw. aufgrund einer Auswirkung während des Spaltens (während des Schneidens) der SiC-Halbleiterwaferstruktur 61 können folglich unterdrückt werden. Demzufolge kann das SiC-Halbleiterbauteil 1 bereitgestellt werden, bei dem das Abschälen der Hauptflächenisolierschicht 10 unterdrückt werden kann.
  • Das SiC-Halbleiterbauteil 1 beinhaltet vorzugsweise die Fixierschicht, die die Seitenflächen 5A bis 5D und die Isolierseitenflächen 11A bis 11D fixiert bzw. aneinander festlegt. Gemäß der Fixierschicht kann ein Abschälen der Hauptflächenisolierschicht 10 geeignet unterdrückt werden. Die Fixierschicht kann die Schweißschicht beinhalten, die an die Seitenflächen 5A bis 5D und die Isolierseitenflächen 11A bis 11D geschweißt ist. Die Fixierschicht kann den Isolierschweißabschnitt beinhalten, bei dem das Isoliermaterial, das aus der Hauptflächenisolierschicht 10 geschmolzen ist, an die Seitenflächen 5A bis 5D geschweißt ist. Die Fixierschicht kann den SiC-Schweißabschnitt beinhalten, bei dem das SiC-Monokristall, das aus der SiC-Halbleiterschicht 2 geschmolzen ist, an die Isolierseitenflächen 11A bis 11D geschweißt ist. Die Fixierschicht kann sowohl den Isolierschweißabschnitt als auch den SiC-Schweißabschnitt beinhalten.
  • Die Fixierschicht kann durch die ersten Regionen 31 und die zweiten Regionen 32 der modifizierten Grenzlinien 30A bis 30D gebildet sein. Die Fixierschicht kann durch die modifizierten a-Ebenengrenzabschnitte 33 und die modifizierten m-Ebenengrenzabschnitte 34 gebildet sein. Die Fixierschicht kann einen Abschnitt oder sämtliche der modifizierten Grenzlinien 30A bis 30D enthalten.
  • Ferner wird bei dem SiC-Halbleiterbauteil 1 der Schritt des Dünnermachens der SiC-Halbleiter-Waferstruktur 61 (des SiC-Halbleiterwafers 41) durchgeführt und daher kann die SiC-Halbleiter-Waferstruktur 61 geeignet durch eine einzelne Schicht der modifizierten Linien 70 (der modifizierten Linien 22A bis 22D) geeignet gespalten werden. Mit anderen Worten kann durch die dünnergemachte SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) die SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) geeignet gespalten werden, und zwar ohne das Bilden einer Vielzahl der modifizierten Linien 70 (modifizierte Linien 22A bis 22D) mit Abständen in der Normalenrichtung Z.
  • In diesem Fall ist die zweite Hauptfläche 4 durch die Erdungs- bzw. Massefläche gebildet. Das SiC-Halbleiterbauteil 1 beinhaltet vorzugsweise die SiC-Halbleiterschicht 2, die die Dicke TL hat, die nicht kleiner ist als 40 µm und nicht größer als 200 µm. Die SiC-Halbleiterschicht 2, die eine derartige Dicke TL hat, kann geeignet von der SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) ausgeschnitten bzw. abgetrennt werden.
  • In der SiC-Halbleiterschicht 2 ist die Dicke TS of des SiC-Halbleitersubstrats 6 ggf. nicht kleiner als 40 µm und nicht größer als 150 µm. Die Dicke TE der SiC-Epitaxialschicht 7 in der SiC-Halbleiterschicht 2 ist ggf. nicht kleiner als 1 µm und nicht größer als 50 µm. Das Dünnermachen der SiC-Halbleiterschicht 2 ist auch wirksam hinsichtlich eines Reduzierens des Widerstandswertes.
  • Ferner sind gemäß dem SiC-Halbleiterbauteil 1 die Hauptflächen-Isolierschicht 10 und die erste Hauptflächen-Elektrodenschicht 12, die auf der ersten Hauptfläche 3 gebildet sind, enthalten. Die Hauptflächen-Isolierschicht 10 weist die Isolierseitenflächen 11A bis 11D auf, die kontinuierlich übergehen in die Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2.
  • Die Hauptflächen-Isolierschicht 10 verbessert eine Isolationseigenschaft zwischen den Seitenflächen 5A bis 5D und der ersten Hauptflächen-Elektrodenschicht 12, und zwar in der Struktur, bei der die modifizierten Linien 22A bis 22D gebildet werden. Eine Stabilität der elektrischen Eigenschaften der SiC-Halbleiterschicht 2 kann hierdurch in der Struktur verbessert werden, bei der die modifizierten Linien 22A bis 22D und die modifizierten Grenzlinien 30A bis 30B in den Seitenflächen 5A bis 5D gebildet sind.
  • 12A ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil 1, das in 3 gezeigt ist, zeigt, und ist eine perspektivische Ansicht, die ein zweites Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den in Bezug auf das SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel gehen an den Eck- bzw. Kantenabschnitten kontinuierlich ineinander über, die die Seitenflächen 5A bis 5D verbinden. Andererseits sind die modifizierten Linien 22A bis 22D gemäß dem zweiten Konfigurationsbeispiel mit Abständen voneinander an den Eckabschnitten gebildet, die die Seitenflächen 5A bis 5D verbinden.
  • Die modifizierte Linie 22A und die modifizierte Linie 22B sind an dem Eckabschnitt („corner portion“), der die Seitenfläche 5A und die Seitenfläche 5B verbindet, mit einem Abstand („interval“) voneinander in der Normalenrichtung Z gebildet. Die modifizierte Linie 22B und die modifizierte Linie 22C sind an dem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, mit einem Abstand voneinander in der Normalenrichtung Z gebildet.
  • Die modifizierte Linie 22C und die modifizierte Linie 22D sind an dem Eckabschnitt, der Seitenfläche 5C und die Seitenfläche 5D verbindet, mit einem Abstand voneinander in der Normalenrichtung Z gebildet. Die modifizierte Linie 22D und die modifizierte Linie 22A sind an dem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, mit einem Abstand voneinander in der Normalenrichtung Z gebildet.
  • Es versteht sich, dass wenigstens eine der modifizierten Linien 22A bis 22D mit einem Abstand von den anderen der modifizierten Linien 22A bis 22D gebildet sein kann, und zwar an einem Eckabschnitt, der beliebige der Seitenflächen 5A bis 5D verbindet. Zwei oder drei der modifizierten Linien 22A bis 22D können an einem Eckabschnitt oder an Eckabschnitten, der bzw. die beliebige der Seitenflächen 5A bis 5D verbindet bzw. verbinden, kontinuierlich miteinander ausgebildet sein.
  • Die modifizierten Linien 22A bis 22D gemäß dem zweiten Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt), etc., des Laserlichts, und zwar in dem Schritt des Bildens der modifizierten Linien 70 (siehe auch 10K) . Selbst in einem Fall, bei dem die modifizierten Linien 22A bis 22D gemäß dem zweiten Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen aufzeigen wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel.
  • 12B ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil 1 zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein drittes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den zuvor in Bezug auf das SiC-Halbleiterbauteil 1 beschriebenen Sturkturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel sind in Bandformen gebildet, die sich gradlinig entlang der Tangentialrichtungen der ersten Hauptfläche 3 erstrecken. Die modifizierten Linien 22A bis 22D gemäß dem dritten Konfigurationsbeispiel sind andererseits in Bandformen gebildet, die sich in Neigungsformen erstrecken, die sich ausgehend von der ersten Hauptfläche 3 nach unten hin zu der zweiten Hauptfäche 4 neigen. Genauer gesagt, beinhalten die modifizierten Linien 22A bis 22D gemäß dem dritten Konfigurationsbeispiel jeweils eine erste Endabschnittsregion 81, eine zweite Endabschnittsregion 82 und eine Neigungsregion („slope region“) 83.
  • Die ersten Endabschnittsregionen 81 sind auf der Seite der ersten Hauptfläche 3 in Nachbarschaften zu den Eckabschnitten der SiC-Halbleiterschicht 2 gebildet. Die zweiten Endabschnittsregionen 82 sind auf den Seiten der zweiten Hauptfläche 4 in Bezug auf die ersten Endabschnittsregionen 81 in den Nachbarschaften der Eckabschnitte der SiC-Halbleiterschicht 2 positioniert. Die Neigungsregionen 83 sind ausgehend von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 nach unten geneigt, und zwar in Regionen zwischen den ersten Endabschnittsregionen 81 und den zweiten Endabschnittsregionen 82.
  • Die erste Endabschnittsregion 81 der modifizierten Linie 22A und die erste Endabschnittsregion 81 der modifizierten Linie 22B können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endabschnittsregion 82 der modifizierten Linie 22A und die zweite Endabschnittsregion 82 der modifizierten Linie 22B können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endabschnittsregion 81 der modifizierten Linie 22A und die zweite Endabschnittsregion 82 der modifizierten Linie 22B können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endabschnittsregion 82 der modifizierten Linie 22A und die erste Endabschnittsregion 81 der modifizierten Linie 22B können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die modifizierte Linie 22A und die modifizierte Linie 22B können an dem Eckabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, kontinuierlich miteinander ausgebildet sein oder können mit einem Abstand voneinander ausgebildet sein.
  • Die erste Endabschnittsregion 81 der modifizierten Linie 22B und die erste Endabschnittsregion 81 der modifizierten Linie 22C können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endabschnittsregion 82 der modifizierten Linie 22B und die zweite Endabschnittsregion 82 der modifizierten Linie 22C können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endabschnittsregion 81 der modifizierten Linie 22B und die zweite Endabschnittsregion 82 der modifizierten Linie 22C können an dem Eckabschnitt positioniert sein, der die Steitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endabschnittsregion 82 der modifizierten Linie 22B und die erste Endabschnittsregion 81 der modifizierten Linie 22C können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die modifizierte Linie 22B und die modifizierte Linie 22C können an dem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, kontinuierlich miteinander ausgebildet sein oder können mit einem Abstand gebildet sein.
  • Die erste Endabschnittsregion 81 der modifizierten Linie 22C und die erste Endabschnittsregion 81 der modifizierten Linie 22D können an dem Eckabschnitt positioniert sein, der Seitenfäche 5C und die Seitenfläche 5D verbindet. Die zweite Endabschnittsregion 82 der modifizierten Linie 22C und die zweite Endabschnittsregion 82 der modifizierten Linie 22D können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endabschnittsregion 81 der modifizierten Linie 22C und die zweite Endabschnittslinie 82 der modifizierten Linie 22D können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endabschnittsregion 82 der modifizierten Linie 22C und die erste Endabschnittsregion 81 der modifizierten Linie 22D können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22C und die modifizierte Linie 22D können an dem Eckabschitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, kontinuierlich miteinander ausgebildet sein bzw. ineinander übergehen oder können mit einem Abstand voneinander gebildet sein.
  • Die erste Endabschnittsregion 81 der modifizierten Linie 22D und die erste Endabschnittsregion 81 der modifizierten Linie 22A können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endabschnittsregion 82 der modifizierten Linie 22D und die zweite Endabschnittsregion 82 der modifizierten Linie 22A können an dem Eckabschnitt positioniert sein, der die Seitenfäche 5D und die Seitenfläche 5A verbindet.
  • Die erste Endabschnittsregion 81 der modifizierten Linie 22D und die zweite Endabschnittsregion 82 der modifizierten Linie 22A können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endabschnittsregion 82 der modifizierten Linie 22D und die erste Endabschnittsregion 81 der modifizierten Linie 22A können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die modifizierte Linie 22D und die modifizierte Linie 22A können an dem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, kontinuierlich ineinander übergehen oder können mit einem Abstand voneinander gebildet sein.
  • Die modifizierten Linien 22A bis 22D gemäß dem dritten Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt) etc., des Laserlichts in dem Schritt des Bildens der modifizierten Linien 70 (siehe auch 10K) . Selbst in einem Fall, bei dem die modifizierten Linien 22A bis 22D gemäß dem dritten Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen aufzeigen wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel.
  • Insbesondere können mit den modifizierten Linien 22A bis 22D gemäß dem dritten Konfigurationsbeispiel die Spaltausgangspunkte in unterschiedlichen Regionen in einer Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halberleiterwaferstruktur 61 kann hierdurch geeignet gespalten werden, selbst wenn die modifizierten Linien 22A bis 22D gebildet werden, die aus einer einzelnen Schicht aufgebaut sind.
  • 12C ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil 1 zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein viertes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den zuvor in Bezug auf das SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel sind in Bandformen gebildet, die sich geradlinig entlang der Tangentialrichtungen der ersten Hauptfläche 3 erstrecken. Die modifizierten Linien 22A bis 22D gemäß dem vierten Konfigurationsbeispiel sind andererseits in Bandformen gebildet, die sich von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 so erstrecken, dass sie in Kurven (gekrümmten Formen) nach unten geneigt sind. Genauer gesagt beinhalten die modifizierten Linien 22A bis 22D gemäß dem vierten Konfigurationsbeispiel jeweils eine erste Endabschnittsregion 84, eine zweite Endabschnittsregion 85 und eine gekrümmte Region bzw. Kurvenregion 86.
  • Die ersten Endabschnittsregionen 84 sind auf der Seite der ersten Hauptfläche 3 in Nachbarschaften der Eckabschnitte der SiC-Halbleiterschicht 2 positioniert. Die zweiten Endabschnittsregionen 85 sind auf der Seite der zweiten Hauptfläche 4 in Bezug auf die ersten Endabschnittsregionen 84 in den Nachbarschaften der Eckabschnitte der SiC-Halbleiterschicht 2 positioniert. Die gekrümmten Regionen 86 sind ausgehend von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 nach unten geneigt, und zwar in konkav gekrümmten Formen, und verbinden die ersten Endabschnittsregionen 84 und die zweiten Endabschnittsregionen 85. Die gekrümmten Regionen 86 können ausgehend von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 in konvex gekrümmten Formen nach unten geneigt sein.
  • Die erste Endabschnittsregion 84 der modifizierten Linie 22A und die erste Endabschnittsregion 84 der modifizierten Linie 22B können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endabschnittsregion 85 der modifizierten Linie 22A und die zweite Endabschnittsregion 85 der modifizierten Linie 22B können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endabschnittsregion 84 der modifizierten Linie 22A und die zweite Endabschnittsregion 85 der modifizierten Linie 22B könne an dem Eckabschnitt positioniert sein, der die Seitenfläche 5A und die Seitenfäche 5B verbindet. Die zweite Endabschnittsregion 85 der modifizierten Linie 22A und die erste Endabschnittsregion 84 der modifizierten Linie 22B können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die modifizierte Linie 22A und die modifizierte Linie 22B können an dem Eckabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, kontinuierlich ineinander übergehen oder können mit einem Abstand voneinander gebildet sein.
  • Die erste Endabschnittsregion 84 der modifizierten Linie 22B und die erste Endabschnittsregion 84 der modifizierten Linie 22C können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endabschnittsregion 85 der modifizierten Linie 22B und und die zweite Endabschnittsregion 85 der modifizierten Linie 22C können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endabschnittsregion 84 der modifizierten Linie 22B und die zweite Endabschnittsregion 85 der modifizierten Linie 22C können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endabschnittsregion 85 der modifizierten Linie 22B und die erste Endabschnittsregion 84 der modifizierten Linie 22C können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die modifizeirte Linie 22B und die modifizierte Linie 22C können an dem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, kontinuierlich miteinander sein oder können mit einem Abstand voneinander gebildet sein.
  • Die erste Endabschnittsregion 84 der modifizierten Linie 22C und die erste Endabschnittsregion 84 der modifizierten Linie 22D können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endabschnittsregion 85 der modifizierten Linie 22C und die zweite Endabschnittsregion 85 der modifizierten Linie 22D können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endabschnittsregion 84 der modifizierten Linie 22C und die zweite Endabschnittsregion 85 der modifizierten Linie 22D können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endabschnittsregion 85 der modifizierten Linie 22C und die erste Endabschnittsregion 84 der modifizierten Linie 22D können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22C und die modifizierte Linie 22D können an dem Eckabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, kontinuierlich miteinander ausgebildet sein oder können mit einem Abstand voneinander gebildet sein.
  • Die erste Endabschnittsregion 84 der modifizierten Linie 22D und die erste Endabschnittsregion 84 der modifizierten Linie 22A können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endabschnittsregion 85 der modifizierten Linie 22D und die zweite Endabschnittsregion 85 der modifizierten Linie 22A können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die erste Endabschnittsregion 84 der modifizierten Linie 22D und die zweite Endabschnittsregion 85 der modifizierten Linie 22A können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endabschnittsregion 85 der modifizierten Linie 22D und die erste Endabschnittsregion 84 der modifizierten Linie 22A können an dem Eckabschnitt positioniert sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die modifizierte Linie 22D und die modifizierte Linie 22A können an dem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, kontinuierlich ineinander übergehen oder können mit einem Abstand voneinander gebildet sein.
  • Die modifizierten Linien 22A bis 22D gemäß dem vierten Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt), etc., des Laserlichts in dem Schritt des Bildens der modifizierten Linien 70 (siehe auch 10K) . Selbst in einem Fall, bei dem die modifizierten Linien 22A bis 22D gemäß dem vierten Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen aufzeigen wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel.
  • Insbesondere können mit den modifizierten Linien 22A bis 22D gemäß dem vierten Konfigurationsbeispiel die Spaltausgangspunkte in unterschiedlichen Regionen in der Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiterwaferstruktur 61 kann hierdurch geeignet gespalten werden, selbst wenn die modifizierten Linien 22A bis 22D gebildet werden, die aus einer einzelnen Schicht aufgebaut sind.
  • 12D ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil 1 zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein fünftes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den zuvor bei dem SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel sind in Bandformen gebildet, die sich geradlinig entlang der Tangentialrichtungen der ersten Hauptfläche 3 erstrecken. Die modifizierten Linien 22A bis 22D gemäß dem fünften Konfigurationsbeispiel sind andererseits in Bandformen gebildet, die sich in Kurven (gekrümmten Formen) erstrecken, die von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 mäandern bzw. mäanderförmig gebildet sind („meandering“). Genauer gesagt beinhalten die modifizierten Linien 22A bis 22D gemäß dem fünften Konfigurationsbeispiel jeweils eine Vielzahl von ersten Regionen 87, eine Vielzahl von zweiten Regionen 88 und eine Vielzahl von Verbindungsregionen 89.
  • Die Vielzahl von ersten Regionen 87 sind bei Regionen auf der Seite der ersten Hauptfläche 3 positioniert. Die Vielzahl von zweiten Regionen 88 sind auf der Seite der zweiten Hauptfläche 4 positioniert, und zwar in Bezug auf die Vielzahl von ersten Regionen 87. Die Vielzahl von gekrümmten Regionen 86 verbinden jeweils die entsprechende erste Region 87 und zweite Region 88.
  • Die modifizierte Linie 22A und die modifizierte Linie 22B können an dem Eckabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, kontinuierlich ineinander übergehen oder können mit einem Abstand voneinander gebildet sein. Die modifizierte Linie 22B und die modifizierte Linie 22C können an dem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, kontinuierlich ineinander übergehen oder können mit einem Abstand voneinander gebildet sein.
  • Die modifizierte Linie 22C und die modifizierte Linie 22DB können an dem Eckabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, kontinuierlich ineinander übergehen oder können mit einem Abstand voneinander gebildet sein. Die modifizierte Linie 22D und die modifizierte Linie 22A können an dem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, kontinuierlich ineinander übergehen oder können mit einem Abstand voneinander gebildet sein.
  • Die Mäanderzyklen bzw. -perioden der modifizierten Linien 22A bis 22D sind beliebig. Die modifizierten Linien 22A bis 22D können jeweils in eine einzelne Bandform gebildet sein, die sich in einer Form erstreckt, die von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 konkav gekrümmt ist. In diesem Fall kann jede der modifizierten Linien 22A bis 22D zwei erste Regionen 87, eine zweite Region 88 und zwei Verbindungsregionen 89 beinhalten.
  • Ferner können die modifizierten Linien 22A bis 22D jeweils in eine einzelne Bandform gebildet werden, die sich in einer Form erstreckt, die ausgehend von der zweiten Hauptfläche 4 hin zu der ersten Hauptfläche 3 konvex gekrümmt ist. In diesem Fall kann jede der modifizierten Linien 22A bis 22D eine erste Region 87, zwei zweite Regionen 88 und zwei Verbindungsregionen 89 beinhalten.
  • Die modifizierten Linien 22A bis 22D gemäß dem fünften Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt), etc. des Laserlichtes in dem Schritt des Bildens der modifizierten Linien 70 (siehe auch 10K) . Selbst in einem Fall, bei dem die modifizierten Linien 22A bis 22D gemäß dem fünften Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen bzw. Effekte wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel aufzeigen.
  • Insbesondere können bei den modifizierten Linien 22A bis 22D gemäß dem fünften Konfigurationsbeispiel die Spaltausgangspunkte in unterschiedlichen Regionen in der Dickenrichtung der SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiter-Waferstruktur 61 kann daher geeignet gespalten werden, selbst wenn die modifizierten Linien 22A bis 22D, die durch eine einzelne Schicht aufgebaut bzw. ausgebildet sind, gebildet werden.[0280]12E ist eine perspektivische Ansicht, die dasSiC-Halbleiterbauteil 1 zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein sechstes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den zuvor unter Bezugnahme auf das SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit dem gleichen Bezugszeichen versehen und deren Beschreibung wird weggelassen.
  • Die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel sind in gleichen Formen an den Seitenflächen 5A bis 5D gebildet. Die modifizierten Linien 22A bis 22D gemäß dem sechsten Konfigurationsbeispiel sind andererseits mit unterschiedlichen Besetzungsverhältnissen RA, RB, RC und RD an den Seitenflächen 5A bis 5D gebildet. Die Besetzungsverhältnisse RA bis RD („occupying ratios“) sind Verhältnisse bzw. Anteile der modifizierten Linien 22A bis 22D, die diese in den Seitenflächen 5A bis 5D einnehmen bzw. besetzen.
  • Für diese Konfiguration ist ein Beispiel gezeigt, bei dem zwei Schichten von jeweils den modifizierten Linien 22A und 22C an den Seitenflächen 5A bzw. 5C gebildet sind, und bei dem eine Schicht von jeweils den modifizierten Linien 22B und 22D an den Seitenflächen 5B bzw. 5D gebildet ist. Jeweils eine von den modifizierten Linien 22A bis 22D kann bei einem Dickenrichtung-Zwischenabschnitt der SiC-Halbleiterschicht an jeder der Seitenflächen 5A bis 5D gebildet sein, und zwar in einer Beziehung einer Eins-zu-Eins-Entsprechung.
  • Genauer gesagt unterscheiden sich die Besetzungsverhältnisse („occupying ratios“) RA bis RD gemäß den Kristallebenen des SiC-Monokristalls. Die Besetzungsverhältnisse RB und RD der modifizierten Linien 22B und 22D, die an den m-Ebenen des SiC-Monokristalls gebildet sind, sind nicht größer als die Besetzungsverhältnisse RA und RC der modifizierten Linien 22A und 22C, die an den a-Ebenen des SiC-Monokristalls gebildet sind (RB, RD≤RA, RC). Genauer gesagt sind die Besetzungsverhältnisse RB und RD kleiner als die Besetzungsverhältnisse RA und RC (RB, RD<RA, RC).
  • Die Besetzungsverhältnisse RA und RC der modifizierten Linien 22A und 22C können zueinander gleich oder können voneinander unterschiedlich sein. Die Besetzungsverhältnisse RB und RD der modifizierten Linien 22B und 22D können zueinander gleich oder können voneinander unterschiedlich sein.
  • Bei dieser Konfiguration sind Oberflächenbereiche bzw. Flächeninhalte („surface areas“) der modifizierten Linien 22B und 22D in Bezug auf die Seitenflächen 5B und 5D kleiner als die Oberflächenbereiche der modifizierten Linien 22A und 22C in Bezug auf die Seitenflächen 5A und 5C. Bei dieser Konfiguration sind die Dicken TR der modifizierten Linien 22B und 22D kleiner als die Dicken TR der modifizierten Linien 22A und 22C.
  • Die modifizierten Linien 22A bis 22D gemäß dem sechsten Konfigurationsbeispiel werden durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt), etc., des Laserlichtes in dem Schritt des Bildens der modifizierten Linien 70 gebildet (siehe auch 10K) . Selbst in einem Fall, bei dem die modifizierten Linien 22A bis 22D gemäß dem sechsten Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen aufzeigen wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel.
  • Insbesondere sind die modifizierten Linien 22A bis 22D gemäß dem sechsten Konfigurationsbeispiel jeweils mit den unterschiedlichen Besetzungsverhältnissen RA bis RD an den Seitenflächen 5A bis 5D gebildet. Genauer gesagt haben die modifizierten Linien 22A bis 22D Besetzungsverhältnisse RAbis RD, die sich gemäß den Kristallebenen des SiC-Monokristalls unterscheiden. Die Besetzungsverhältnisse RB und RD der modifizierten Linien 22B und 22D, die an den m-Ebenen des SiC-Monokistalls gebildet sind, sind nicht größer als die Besetzungsverhältnisse RA und RC der modifizierten Linien 22A und 22C, die an den a-Ebenen des SiC-Monokristalls gebildet sind (RB, RD≤RA, RC).
  • In einer Draufsicht beim Betrachten der c-Ebene (Silicium-Ebene) aus der c-Achse hat der SiC-Monokristall eine physikalische Eigenschaft, dass er am leichtesten entlang der nächsten Atomrichtungen (siehe auch 1 und 2) bricht, und entlang von Richtungen, die die nächsten Atomrichtungen schneiden bzw. kreuzen, nicht leicht bricht. Die nächsten Atomrichtungen sind die a-Achsenrichtung und Richtungen äquivalent hierzu. Die Kristallebenen, die entlang der nächsten Atomrichtungen orientiert sind, sind die m-Ebenen und Ebenen äquivalent hierzu. Die Richtungen, die die nächsten Atomrichtungen kreuzen, sind die m-Achsenrichtung und Richtungen äquivalent hierzu. Die Kristallebenen, die entlang der Richtungen orientiert sind, die die nächsten Atomrichtungen kreuzen, sind die a-Ebenen und Ebenen äquivalent hierzu.
  • Selbst wenn in dem Schritt des Bildens der modifizierten Linien 70 die modifizierten Linien 70 mit vergleichsweise großen Besetzungsverhältnissen nicht an den Kristallebenen gebildet werden, die entlang der nächsten Atomrichtungen des SiC-Monokristalls orientiert sind, kann der SiC-Monokristall daher geeignet getrennt (gespalten) werden, da diese Kristallebenen die Eigenschaft haben, dass sie relativ leicht brechen (siehe auch 10L).
  • D.h., in dem Schritt des Bildens der modifizierten Linien 70 können die Besetzungsverhältnisse der modifizierten Linien 70, die entlang der zweiten Schneidvorgabelinien 55 orientiert sind, die sich in der a-Achsenrichtung erstrecken, kleiner ausgebildet werden als die Besetzungsverhältnisse der modifizierten Linien 70, die entlang der ersten Schneidvorgabelinien 54 orientiert sind, die sich in der m-Achsenrichtung erstrecken.
  • Andererseits werden die modifizierten Linien 70, die die vergleichsweise großen Besetzungsverhältnisse haben, an den Kristallebenen gebildet, die entlang der Richtungen orientiert sind, die die nächsten Atomrichtungen des SiC-Monokristalls kreuzen bzw. schneiden. Ein ungeeignetes Trennen (Spalten) der SiC-Halbleiterwaferstruktur 61 kann daher unterdrückt werden, und die Erzeugung von Brüchen aufgrund der physikalischen Eigenschaft des SiC-Monokristalls kann somit geeignet unterdrückt werden.
  • Folglich kann bei den modifizierten Linien 22A bis 22D gemäß dem sechsten Konfigurationsbeispiel die physikalische Eigenschaft des SiC-Monokristalls dazu verwendet werden, um die Besetzungsverhältnisse RA bis RD in Bezug auf die Seitenflächen 5A bis 5D einzustellen und zu reduzieren. Eine zeitliche Reduktion des Schrittes des Bildens der modifizierten Linien 70 kann hierdurch erreicht werden.
  • Die Besetzungsverhältnisse RA bis RD können durch die Oberflächenbereiche der modifizierten Linien 22A bis 22D in Bezug auf die Seitenflächen 5A bis 5D eingestellt werden. Die Besetzungsverhältnisse RA bis RD können durch die Dicken TR der modifizierten Linien 22A bis 22D eingestellt werden. Die Besetzungsverhältnisse RA bis RD können durch die Anzahl der modifizierten Linien 22A bis 22D eingestellt werden.
  • 12F ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein siebtes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den zuvor bei dem SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel werden an den Seitenflächen 5A bis 5D mit Abständen von der ersten Hauptfläche 3 und von der zweiten Hauptfläche 4 gebildet. Die modifizierten Linien 22A bis 22D gemäß dem siebten Konfigurationsbeispiel werden andererseits über die gesamten Flächenbereiche der Seitenflächen 5A bis 5D gebildet.
  • Genauer gesagt sind eine Vielzahl (bei dieser Konfiguration: sechs Schichten) der modifizierten Linien 22A, eine Vielzahl (bei dieser Konfiguration: sechs Schichten) der modifizierten Linien 22B, eine Vielzahl (bei dieser Konfiguration: sechs Schichten] der modifizierten Linien 22C und eine Vielzahl (bei dieser Konfiguration sechs Schichten) der modifizierten Linien 22D über die gesamten Flächenbereiche der Seitenflächen 5A bis 5D gebildet.
  • Die Vielzahl von modifizierten Linien 22A sind in der Normalenrichtung Z voneinander verschoben bzw. gegeneinander versetzt gebildet. Die Vielzahl von modifizierten Linien 22A sind mit Abständen voneinander in der Normalenrichtung Z gebildet. Die Vielzahl von modifizierten Linien 22A können einander in der Normalenrichtung Z überlappen. Die modifizierte Linie 22A, die der ersten Hauptfläche 3 am nächsten ist, ist überlappend ausgebildet mit der modifizierten Grenzlinie 30A.
  • Die Vielzahl von modifizierten Linien 22B sind in der Normalenrichtung Z voneinander verschoben bzw. gegeneinander versetzt gebildet. Die Vielzahl von modifizierten Linien 22B sind mit Abständen voneinander in der Normalenrichtung Z gebildet. Die Vielzahl von modifizierten Linien 22B können einander in der Normalenrichtung Z überlappen. Die modifizierte Linie 22B, die der ersten Hauptfläche 3 am nächsten ist, ist überlappend ausgebildet mit der modifizierten Grenzelinie 30B.
  • Die Vielzahl von modifizierten Linien 22C sind in der Normalenrichtung Z voneinander verschoben bzw. gegeneinander versetzt gebildet. Die Vielzahl von modifizierten Linien 22C sind mit Abständen voneinander in der Normalenrichtung Z gebildet. Die Vielzahl von modifizierten Linien 22C können einander in der Normalenrichtung Z überlappen. Die modifizierte Linie 22C, die der ersten Hauptfläche 3 am nächsten ist, ist überlappend ausgebildet mit der modifizierten Grenzelinie 30C.
  • Die Vielzahl von modifizierten Linien 22D sind in der Normalenrichtung Z voneinander verschoben bzw. gegeneinander versetzt gebildet. Die Vielzahl von modifizierten Linien 22D sind mit Abständen voneinander in der Normalenrichtung Z gebildet. Die Vielzahl von modifizierten Linien 22D können einander in der Normalenrichtung Z überlappen. Die modifizierte Linie 22D, die der ersten Hauptfläche 3 am nächsten ist, ist überlappend ausgebildet mit der modifizierten Grenzelinie 30D.
  • Die modifizierten Linien 22A bis 22D gemäß dem siebten Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt), etc., des Laserlichts in dem Schritt des Bildens der modifizierten Linien 70 (siehe auch 10K) . Selbst in einem Fall, bei dem die modifizierten Linien 22A bis 22D gemäß dem siebten Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen aufzeigen wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel.
  • Bei diesem Konfigurationsbeispiel wurde ein Beispiel beschrieben, bei dem die Vielzahl von modifizierten Linien 22A bis 22D jeweils über die gesamten Flächenbereiche der Seitenflächen 5A bis 5D gebildet sind. Es können jedoch modifizierte Linien 22A bis 22D, die jeweils aus einer Schicht aufgebaut sind, jeweils über die gesamten Flächenbereiche der Seitenflächen 5A bis 5B gebildet werden. Derartige modifizierte Linien 22A bis 22D werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt), etc. des Laserlichts in dem Schritt des Bildens der modifizierten Linien 70 (siehe auch 10K).
  • Ferner können modifizierte Grenzlinien 30A bis 30D, die jeweils aus einer Schicht aufgebaut sind und die gemeinsam als die modifizierten Linien 22A bis 22D dienen, über die gesamten Flächenbereiche der Seitenflächen 5A bis 5D und an den Isolierseitenfächen 11A bis 11D gebildet werden. Derartige modifizierte Grenzlinien 30A bis 30D werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt), etc. des Laserlichts in dem Schritt des Bildens der modifizierten Linien 70 (siehe auch 10K).
  • Das SiC-Halbleiterbauteil 1, das wenigstens zwei Typen von modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel, dem vierten Konfigurationsbeispiel, dem fünften Konfigurationsbeispiel, dem sechsten Konfigurationsbeispiel und dem siebten Konfigurationsbeispiel (nachstehend einfach als das „erstes bis siebtes Konfigurationsbeispiel“ bezeichnet) zur gleichen Zeit aufweist, kann gebildet werden.
  • Ferner können Merkmale der modifizierten Linien 22A bis 22D gemäß dem ersten bis siebten Konfigurationsbeispiels untereinander in einem beliebigen Modus oder in einer beliebigen Konfiguration kombiniert werden. D.h., die modifizierten Linien 22A bis 22D, die Konfigurationen haben, die wenigstens zwei Merkmale aus den Merkmalen der modifizierten Linien 22A bis 22D gemäß dem ersten bis siebten Konfigurationsbeispiel kombinieren, können angewendet werden.
  • Beispielsweise können die Merkmale der modifizierten Linien 22A bis 22D gemäß dem dritten Konfigurationsbeispiel mit den Merkmalen der modifizierten Linien 22A bis 22D gemäß dem fünften Konfigurationsbeispiel kombiniert werden. In diesem Fall werden die bandförmigen modifizierten Linien 22A bis 22D gebildet, die von der ersten Hauptfläche 3 in Richtung hin zu der zweiten Hauptfläche 4 nach unten geneigt sind und sich in Kurven (gekrümmten Formen) erstrecken, die mäanderförmig von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 verlaufen.
  • 13 ist eine perspektivische Ansicht, die ein SiC-Halbleiterbauteil 91 gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist eine perspektivische Ansicht, die eine Struktur zeigt, die mit den modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel angewendet wird. 14 ist eine vergrößerte Ansicht einer Region XIV, die in 13 gezeigt ist. 15 ist eine vergrößerte Ansicht einer Region XV, die in 13 gezeigt ist. Im Nachstehenden sind Strukturen, die den zuvor unter Bezugnahme auf das SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Bei dieser Ausführungsform werden die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel angewendet. Beliebige der modifizierten Linien 22A bis 22D gemäß dem zweiten bis siebten Konfigurationsbeispiel können jedoch anstelle oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel angewendet bzw. verwendet werden. Auch können solche modifizierten Linien 22A bis 22D angewendet werden, die Konfigurationen haben, die wenigstens zwei Merkmale aus den Merkmalen der modifizierten Linien 22A bis 22D gemäß dem ersten bis siebten Konfigurationsbeispiel kombinieren.
  • Unter Bezugnahme auf 13 bis 15 sind bei dieser Ausführungsform die Seitenflächen 14A bis 14D der Passivierungsschicht 13 kontinuierlich ausgebildet mit den Isolierseitenflächen 11A bis 11D der Hauptflächen-Isolierschicht 10. D.h., die Seitenflächen 5A bis 5D, die Isolierseitenflächen 11A bis 11D und die Seitenflächen 14Abis 14D sind bündig miteinander ausgebildet.
  • Bei dieser Ausführungsform beinhalten die modifizierten Grenzlinien 30A bis 30D dritte Regionen 92, die an den Seitenflächen 14A bis 14D der Passivierungsschicht 13 gebildet sind. Die dritten Regionen 92 der modifizierten Grenzlinien 30A bis 30D beinhalten Regionen, die so modifiziert sind, dass sie eine Eigenschaft haben bzw. von einer Eigenschaft sind, die sich hinsichtlich Dichte, Brechungsindex, mechanische Festigkeit (Kristallfestigkeit) oder hinsichtlich anderer physikalischer Chakteristika von dem Isoliermaterial der Passivierungsschicht 13 unterscheiden. Die dritten Regionen 92 der modifizierten Grenzlinien 30A bis 30D können wenigstens eine Schicht aus einer aufgeschmolzenen und wieder ausgehärteten Schicht, einer Defektschicht, einer dielektrischen Durchbruchsschicht und einer Brechungsindex-Änderungsschicht beinhalten.
  • Die aufgeschmolzene und wieder gehärtete Schicht ist eine Schicht, bei der ein Abschnitt der Passivierungsschicht 13 aufgeschmolzen und hiernach wieder gehärtet bzw. verfestigt ist. Die Defektschicht ist eine Schicht, die ein Loch, eine Fissur bzw. einen Riss etc. beinhaltet, das bzw. die in der Passivierungsschicht 13 gebildet ist. Die dielektrische Durchbruchsschicht ist eine Schicht, in der ein Abschnitt der Passivierungsschicht 13 einen dielektrischen Durchbruch bzw. Durchschlag erfahren hat. Die Brechungsindex-Änderungsschicht ist eine Schicht, bei der ein Abschnitt der Passivierungsschicht 13 auf einen Brechungsindex geändert worden ist, der sich von dem Isoliermaterial der Passivierungsschicht 13 unterscheidet.
  • Die dritten Regionen 92 der modifizierten Grenzlinien 30A bis 30D sind mit Abständen von der Hauptfläche der Passivierungsschicht 13 hin zu der Seite der SiC-Halbleiterschicht 2 gebildet. Die dritten Regionen 92 legen daher Flächenschichtabschnitte der Hauptfläche der Passivierungsschicht 13 an den Seitenflächen 14A bis 14D frei. Die modifizierten Grenzlinien 30A bis 30D können über gesamte Flächenbereiche der Seitenflächen 14A bi 14D gebildet sein.
  • Die dritte Region 92 der modifizierten Grenzlinie 30A und die dritte Region 92 der modifizierten Grenzlinie 30B gehen an einem Eckabschnitt, der die Seitenfläche 14A und die Seitenfläche 14B verbindet, kontinuierlich ineinander über. Die dritte Region 92 der modifizierten Grenzlinie 30B und die dritte Region 92 der modifizierten Grenzlinie 30C gehen an einem Eckabschnitt, der die Seitenfläche 14B und die Seitenfläche 14C verbindet, kontinuierlich ineinander über.
  • Die dritte Region 92 der modifizierten Grenzlinie 30C und die dritte Region 92 der modifizierten Grenzlinie 30D gehen an einem Eckabschnitt, der die Seitenfläche 14C und die Seitenfläche 14D verbindet, kontinuierlich ineinander über. Die dritte Region 92 der modifizierten Grenzlinie 30D und die dritte Region 92 der modifizierten Grenzlinie 30A gehen an einem Eckabschnitt, der die Seitenfläche 14D und die Seitenfläche 14A verbindet, kontinuierlich ineinander über.
  • Die dritten Regionen 92 der modifizierten Grenzlinien 30A bis 30D sind hierdurch einstückig bzw. integral gebildet, derart, dass sie die Passivierungsschicht 13 umgeben. D.h., die dritten Regionen 92 der modifizierten Grenzlinien 30A bis 30D bilden eine einzelne endlose (ringförmige) modifizierte Grenzlinie, die die Passivierungsschicht 13 an den Seitenflächen 14A bis 14D der Passivierungsschicht 13 umgibt.
  • In den modifizierten Grenzlinien 30A und 30C sind die einen Endabschnitte 33a bzw. 33b der modifizierten a-Ebenengrenzabschnitte 33 an der SiC-Halbleiterschicht 2 positioniert. Ferner sind die anderen Endabschnitte 33b bzw. 33a der modifizierten a-Ebenengrenzabschnitte 33 an der Passivierungsschicht 13 positioniert. Ferner kreuzen die Verbindungsabschnitte 33c der modifizierten a-Ebenengrenzabschnitte 33 Grenzregionen zwischen der Hauptflächen-Isolierschicht 10 und der Passivierungsschicht 13 und Grenzregionen zwischen der SiC-Halbleiterschicht 2 und der Hauptflächen-Isolierschicht 10, um die ersten Endabschnitte 33a und die anderen Endabschnitte 33b zu verbinden.
  • In den modifizierten Grenzlinien 30B und 30D sind die einen Endabschnitte 34a bzw. 34b der modifizierten m-Ebenengrenzabschnitte 34 an der SiC-Halbleiterschicht 2 positioniert. Ferner sind die anderen Endabschnitte 34b bzw. 34a der modifizierten m-Ebenengrenzabschnitte 34 an der Passivierungsschicht 13 positioniert. Ferner kreuzen bzw. queren die Verbindungsabschnitte 34c der modifizierten m-Ebenengrenzabschnitte 34 Grenzregionen zwischen der Hauptflächen-Isolierschicht 10 und der Passivierungsschicht 13 und die Grenzregionen zwischen der SiC-Halbleiterschicht 2 und der Hauptflächen-Isolierschicht 10, um die ersten Endabschnitte 34a und die anderen Endabschnitte 34b zu verbinden.
  • Die Passivierungsschicht 13 ist gebildet, indem der Schritt des Entfernens der Passivierungsschicht 13 in dem oben beschriebenen Schritt der 10E eliminiert wird. Ferner werden die modifizierten Grenzinien 30A bis 30B durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt) etc., des Laserlichts in dem Schritt des Bildens der modifizierten Grenzlinien 72 gebildet (siehe auch 10K) .
  • Wie oben beschrieben, lassen sich selbst mit dem SiC-Halbleiterbauteil 91 die gleichen Wirkungen wie jene Wirkungen aufzeigen, die für das SiC-Halbleiterbauteil 1 aufgezeigt worden sind.
  • 16 ist eine perspektivische Ansicht bei einer Betrachtung aus einem Winkel eines SiC-Halbleiterbauteils 101 gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung und ist eine perspektivische Ansicht, die eine Struktur zeigt, auf die die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel angewendet sind. 17 ist eine perspektivische Ansicht bei einer Betrachtung aus einem anderen Winkel des in in 16 gezeigten SiC-Halbleiterbauteils 101. 18 ist eine Draufsicht auf das in 16 gezeigte SiC-Halbleiterbauteil 101. 19 ist eine Draufsicht, bei der gegenüber 18 eine Harzschicht 129 entfernt ist.
  • Bei dieser Ausführungsform werden die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel angewendet. D.h., ineinem Herstellungsprozess des SiC-Halbleiterbauteils 101 werden die gleichen Schritte wie die Schritte der 10A bis 10M, die oben beschrieben wurden, angewendet.
  • In dem SiC-Halbleiterbauteil 101 kann einebeliebige der modifizierten Linien 22A bis 22D gemäß dem zweiten bis siebten Konfigurationsbeispiel angewendet bzw. verwendet werden, und zwar anstelle oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel. Auch können solche modifizierten Linien 22A bis 22D verwendet werden, die Konfigurationen haben, die wenigstens zwei Merkmale aus den Merkmalen der modifizierten Linien 22A bis 22D gemäß dem ersten bis siebten Konfigurationsbeispiel kombinieren.
  • Unter Bezugnahme auf 16 bis 19 beinhaltet das SiC-Halbleiterbauteil 101 eine SiC-Halbleiterschicht 102. Die SiC-Halbleiterschicht 102 beinhaltet einen 4H-SiC-Monokristall als ein Beispiel eines SiC-Monokristalls, der aus einem hexagonalen Kristall aufgebaut ist. Die SiC-Halbleiterschicht 102 ist in einer Chipform mit einer rechteckigen Parallelepiped-Form gebildet.
  • Die SiC-Halbleiterschicht 102 weist auf einer Seite eine erste Hauptfläche 103, auf einer weiteren Seite eine zweite Hauptfläche 104 und Seitenflächen 105A, 105B, 105C und 105D auf, die die erste Hauptfläche 103 und die zweite Hauptfläche 104 verbinden. Die erste Hauptfläche 103 und die zweite Hauptfläche 104 sind in vierseitige Formen (vorliegend rechteckigen Formen) gebildet, und zwar in einer Draufsicht bei einer Betrachtung in einer Normalenrichtung Z hiervon (nachstehend einfach als „Draufsicht“ bezeichnet).
  • Die erste Hauptfläche 103 ist eine Bauteilfläche, in der ein funktionales Bauteil gebildet ist. Die zweite Hauptfläche 104 ist aufgebaut als eine Masse- bzw. Erdungsfläche mit Schleifmarkierungen („grinding marks“). Die Seitenflächen 105A bis 105D sind jeweils aufgebaut bzw. gebildet als eine glatte Spaltfläche, die hin zu einer Kristallebene des SiC-Monokristalls weist. Die Seitenflächen 105A bis 105D sind frei von Schleifmarkierungen.
  • Eine Dicke TL der SiC-Halbleiterschicht 102 ist ggf. nicht kleiner als 40 µm und nicht größer als 200 µm. Die Dicke TL ist ggf. nicht kleiner als 40 µm und nicht größer als 60 µm, ggf. nicht kleiner als 60 µm und nicht größer als 80 µm, ggf. nicht kleiner als 80 µm und nicht größer als 100 µm, ggf. nicht kleiner als 100 µm und nicht größer als 120 µm, ggf. nicht kleiner als 120 µm und nicht größer als 140 µm, ggf. nicht kleiner als 140 µm und nicht größer als 160 µm, ggf. nicht kleiner als 160 µm und nicht größer als 180 µm oder ggf. nicht kleiner als 180 µm und nicht größer als 200 µm. Die Dicke TL ist vorzugsweise nicht kleiner als 60 µm und nicht größer als 150 µm.
  • Bei dieser Ausführungsform weisen die erste Hauptfläche 103 und die zweite Hauptfläche 104 hin zu den c-Ebenen des SiC-Monokristalls. Die erste Hauptfläche 103 weist zu der (0001)-Ebene (Siliciumebene). Die zweite Hauptfläche 104 weist zu der (000-1)-Ebene (Kohlenstoffebene) des SiC-Monokristalls.
  • Die erste Hauptfläche 103 und die zweite Hauptfläche 104 haben einen Off-Winkel 9, der in Bezug auf die c-Ebenen des SiC-Monokristalls unter einem Winkel von nicht mehr als 10° in der [11-20]-Richtung geneigt ist. Die Normalenrichtung Z ist um genau bzw. nur den Off-Winkel θ in Bezug auf die c-Achse ([0001]-Richtung) des SiC-Monokristalls geneigt.
  • Der Off-Winkel θ ist ggf. nicht kleiner als 0° und nicht größer als 5,0°. Der Off-Winkel θ kann innerhalb eines Winkelbereiches von nicht weniger als 0° und nicht mehr als 1,0° eingestellt sein, von nicht weniger als 1,0° und nicht mehr als 1,5°, von nicht weniger als 1,5° und nicht mehr als 2,0°, von nicht weniger als 2,0° und nicht mehr als 2,5°, von nicht weniger als 2,5° und nicht mehr als 3,0°, von nicht weniger als 3,0° und nicht mehr als 3,5°, von nicht weniger als 3,5° und nicht mehr als 4,0°, von nicht weniger als 4,0° und nicht mehr als 4,5° oder von nicht weniger als 4,5° und nicht mehr als 5,0°. Der Off-Winkel θ überschreitet vorzugsweise 0°. Der Off-Winkel θ kann kleiner sein als 4,0°.
  • Der Off-Winkel θ kann eingestellt werden innerhalb eines Winkelbereiches von nicht weniger als 3,0° und nicht mehr als 4,5°. In diesem Fall ist der Off-Winkel 9 vorzugsweise eingestellt innerhalb eines Winkelbereiches von nicht weniger als 3,0° und nicht mehr als 3,5°, oder von nicht weniger als 3,5° und nicht mehr als 4,0°. Der Off-Winkel θ kann innerhalb eines Winkelbereiches von nicht weniger als 1, 5° und nicht mehr als 3,0° eingestellt sein. In diesem Fall ist der Off-Winkel 9 vorzugsweise innerhalb eines Winkelbereiches von nicht weniger als 1, 5° und nicht mehr als 2, 0° oder von nicht weniger als 2,0° und nicht mehr als 2,5° eingestellt.
  • Längen der Seitenflächen 105A bis 105D können jeweils ggf. nicht kleiner sein als 1 mm und nicht größer als 10 mm (zum Beispiel nicht kleiner als 2 mm und nicht größer als 5 mm). In dieser Ausführungsform überschreiten Flächenbereiche bzw. Flächeninhalte der Seitenflächen 105B und 105D Flächenbereiche der Seitenflächen 105A und 105C. Die erste Hauptfläche 103 und die zweite Hauptfläche 104 können in einer Draufsicht in quadratische Formen gebildet sein. In diesem Fall sind die Flächenbereiche der Seitenflächen 105A und 105C gleich den Flächenbereichen der Seitenflächen 105B und 105D.
  • Bei dieser Ausführungsform erstrecken sich die Seitenfläche 105A und die Seitenfläche 105C in einer ersten Richtung X und liegen einander in einer zweiten Richtung Y gegenüber, die die erste Richtung X schneidet. Bei dieser Ausführungsform erstrecken sich die Seitenfläche 105B und die Seitenfläche 105D in der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. Genauer gesagt ist die zweite Richtung Y orthogonal zu der ersten Richtung X.
  • Bei dieser Ausführungsform ist die erste Richtung X auf die m-Achsenrichtung ([1-100]-Richtung) des SiC-Monokristalls eingestellt. Die zweite Richtung Y ist eingestellt auf die a-Achsenrichtung ([11-20]-Richtung) des SiC-Monokristalls.
  • Die Seitenfläche 105A und die Seitenfläche 105C bilden in Draufsicht kurze Seiten der SiC-Halbleiterschicht 102. Die Seitenfläche 105A und die Seitenfläche 105C sind durch die a-Ebenen des SiC-Monokristalls gebildet und liegen einander in der a-Achsenrichtung gegenüber. Die Seitenfläche 105A ist durch die (-1-120)-Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 105C ist durch die (11-20)-Ebene des SiC-Monokristalls gebildet.
  • Die Seitenfläche 105A und die Seitenfläche 105C können geneigte Flächen bilden, die, wenn eine Normale auf die erste Hauptfläche 103 als eine Basis herangezogen wird, in Bezug auf die Normale hin zu der c-Achsenrichtung ([0001]-Richtung) des SiC-Monokristalls geneigt sind. In diesem Fall können die Seitenfläche 105A und die Seitenfläche 105C unter einem Winkel gemäß dem Off-Winkel θ in Bezug auf die Normale auf die erste Hauptfläche 103 geneigt sein, wenn die Normale auf die erste Hauptfläche 103 gleich 0° ist. Der Winkel gemäß dem der Off-Winkel θ kann gleich dem Off-Winkel θ oder kann ein Winkel sein, der 0° überschreitet und kleiner ist als der Off-Winkel 9.
  • Die Seitenfläche 105B und die Seitenfläche 105D bilden in Draufsicht lange Seiten der SiC-Halbleiterschicht 102. Die Seitenfläche 105B und die Seitenfläche 105D sind durch die m-Ebenen des SiC-Monokristalls gebildet und liegen einander in der m-Achsenrichtung gegenüber. Die Seitenfläche 105B ist durch die (-1100)-Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 105D ist durch die (1-100)-Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 105B und die Seitenfläche 105D erstrecken sich in ebenen Formen entlang der Normalen auf die erste Hauptfläche 103. Genauer gesagt sind die Seitenfläche 105B und die Seitenfläche 105D so gebildet, dass sie im Wesentlichen senkrecht ausgerichtet sind zu der ersten Hauptfläche 103 und der zweiten Hauptfläche 104.
  • Bei dieser Ausführungsform weist die SiC-Halbleiterschicht 102 eine laminierte Struktur auf, die ein SiC-Halbleitersubstrat 106 vom n+-Typ und eine SiC-Epitaxialschicht 107 vom n-Typ beinhaltet. Das SiC-Halbleitersubstrat 106 und die SiC-Epitaxialschicht 107 entsprechen jeweils dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 gemäß der ersten bevorzugten Ausführungsform. Die zweite Hauptfläche 104 der SiC-Halbleiterschicht 102 ist durch das SiC-Halbleitersubstrat 106 gebildet.
  • Die erste Hauptfläche 103 ist gebildet durch die SiC-Epitaxialschicht 107. Die Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 sind gebildet durch das SiC-Halbleitersubstrat 106 und die SiC-Epitaxialschicht 107.
  • Eine Dicke TS des SiC-Halbleitersubstrats 106 ist ggf. nicht kleiner als 40 µm und nicht größer als 150 µm. Die Dicke TS ist ggf. nicht kleiner als 40 µm und nicht größer als 50 µm, ggf. nicht kleiner als 50 µm und nicht größer als 60 µm, ggf. nicht kleiner als 60 µm und nicht größer als 70 µm, ggf. nicht kleiner als 70 µm und nicht größer als 80 µm, ggf. nicht kleiner als 80 µm und nicht größer als 90 µm, ggf. nicht kleiner als 90 µm und nicht größer als 100 µm, ggf. nicht kleiner als 100 µm und nicht größer als 110 µm, ggf. nicht kleiner als 110 µm und nicht größer als 120 µm, ggf. nicht kleiner als 120 µm und nicht größer als 130 µm, ggf. nicht kleiner als 130 µm und nicht größer als 140 µm oder ggf. nicht kleiner als 140 µm und nicht größer als 150 µm. Die Dicke TS ist vorzugsweise nicht kleiner als 40 µm und nicht größer als 130 µm. Durch Dünnermachen des SiC-Halbleitersubstrats 106 wird ein Strompfad verkürzt und eine Reduktion eines Widerstandswertes kann hierdurch erreicht werden.
  • Eine Dicke TE der SiC-Epitaxialschicht 107 ist ggf. nicht kleiner als 1 µm und nicht größer als 50 µm. Die Dicke TE ist ggf. nicht kleiner als 1 µm und nicht größer als 5 µm, ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ggf. nicht kleiner als 10 µm und nicht größer als 15 µm, ggf. nicht kleiner als 15 µm und nicht größer als 20 µm, ggf. nicht kleiner als 20 µm und nicht größer als 25 µm, ggf. nicht kleiner als 25 µm und nicht größer als 30 µm, ggf. nicht kleiner als 30 µm und nicht größer als 35 µm, ggf. nicht kleiner als 35 µm und nicht größer als 40 µm, ggf. nicht kleiner als 40 µm und nicht größer als 45 µm oder ggf. nicht kleiner als 45 µm und nicht größer als 50 µm. Die Dicke TE ist vorzugsweise nicht kleiner als 5 µm und nicht größer als 15 µm.
  • Eine Konzentration einer Verunreinigung vom n-Typ der SiC-Epitaxialschicht 107 ist nicht größer als eine Konzentration einer Verunreinigung vom n-Typ des SiC-Halbleitersubstrats 106. Genauer gesagt ist die Konzentration der Verunreinigung vom n-Typ der SiC-Epitaxialschicht 107 kleiner als die Konzentration der Verunreinigung vom n-Typ des SiC-Halbleitersubstrats 106. Die Konzentration der Verunreinigung vom n-Typ des SiC-Halbleitersubstrats 106 ist ggf. nicht kleiner als 1, 0×1018 cm-3 und nicht größer als 1, 0×1021 cm-3. Die Konzentration der Verunreinigung vom n-Typ der SiC-Epitaxialschicht 107 ist ggf. nicht kleiner als 1,0×1015 cm-3 und nicht größer als 1,0×1018 cm-3.
  • Bei dieser Ausführungsform weist die SiC-Epitaxialschicht 107 eine Vielzahl von Regionen auf, die entlang der Normalenrichtung Z unterschiedliche Konzentrationen der Verunreinigungen vom n-Typs haben. Genauer gesagt beinhaltet die SiC-Epitaxialschicht 107 eine Hochkonzentrationsregion 108, die eine vergleichsweise hohe Konzentration der Verunreinigung vom n-Typ hat, und eine Niedrigkonzentrationsregion 109, die eine niedrigere Konzentration der Verunreinigung vom n-Typ hat als die Hochkonzentrationsregion 108. Die Hochkonzentrationsregion 108 ist in einer Region auf der Seite der ersten Hauptfläche 103 gebildet. Die Niedrigkonzentrationsregion 109 ist in einer Region auf der Seite der zweiten Hauptfläche 104 gebildet, und zwar in Bezug auf die Hochkonzentrationsregion 108.
  • Die Konzentration der Verunreinigung vom n-Typ der Hochkonzentrationsregion 108 ist ggf. nicht kleiner als 1×1016 cm-3 und nicht größer als 1×1018 cm-3. Die Konzentration der Verunreinigung vom n-Typ der Niedrigkonzentrationsregion 109 ist ggf. nicht kleiner als 1×1015 cm-3 und nicht größer als 1×1016 cm-3.
  • Eine Dicke der Hochkonzentrationsregion 108 ist nicht größer als eine Dicke der Niedrigkonzentrationsregion 109. Genauer gesagt ist die Dicke der Hochkonzentrationsregion 108 kleiner als die Dicke der Niedrigkonzentrationsregion 109. Die Dicke der Hochkonzentrationsregion 108 ist geringer als eine Hälfte der Gesamtdicke der SiC-Epitaxialschicht 107.
  • Die SiC-Halbleiterschicht 102 beinhaltet eine aktive Region 111 und eine äußere Region 112. Die aktive Region 111 ist eine Region, innerhalb der ein vertikaler MISFET (Metallisolator-Feldeffektransistor) als ein Beispiel eines funktionalen Bauteils gebildet ist. In einer Draufsicht ist die aktive Region 111 in einem zentralen Abschnitt der SiC-Halbleiterschicht 102 gebildet, und zwar mit Abständen ausgehend von den Seitenflächen 105A bis 105D hin zu einer inneren Region. In einer Draufsicht ist die aktive Region 111 in einer vierseitigen Form (rechteckige Form bei dieser Ausführungsform) gebildet, und zwar mit vier Seiten, die parallel sind zu den vier Seitenflächen 105A bis 105D.
  • Die äußere Region 112 ist eine Region auf einer äußeren Seite der aktiven Region 111. Die äußere Region 112 ist in einer Region zwischen den Seitenflächen 105A bis 105D und Umfangsrändern der aktiven Region 111 gebildet. Die äußere Region 112 ist in einer Endlosform (einer vierseitigen Ringform bei dieser Ausführungsform) gebildet, die in der Draufsicht die aktive Region 111 umgibt.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Hauptflächen-Isolierschicht 113, die auf der ersten Hauptfläche 103 gebildet ist. Die Hauptflächen-Isolierschicht 113 entspricht der Hauptflächen isolierschicht 10 gemäß der ersten bevorzugten Ausführungsform. Die Hauptflächen-Isolierschicht 113 bedeckt selektiv die aktive Region 111 und die äußere Region 112. Die Hauptflächen-Isolierschicht 113 kann Siliciumoxid (SiO2) enthalten.
  • Die Hauptflächen-Isolierschicht 113 weist vier Isolierseitenflächen 114A, 114B, 114C und 114D auf, die gegenüber den Seitenflächen 105A bis 105D freiliegen („exposed“). Die Isolierseitenflächen 114A bis 114D gehen kontinuierlich über in die Seitenflächen 105A bis 105D. Die Isolierseitenflächen 114A bis 114D sind bündig mit den Seitenflächen 105A bis 105D gebildet. Die Isolierseitenflächen 114A bis 114D sind als Spaltflächen aufgebaut.
  • Die Dicke der Hauptflächen-Isolierschicht 113 ist ggf. nicht kleiner als 1 µm und nicht größer als 50 µm. Die Dicke der Hauptflächen-Isolierschicht 113 ist ggf. nicht kleiner als 1 µm und nicht größer als 10 µm, ggf. nicht kleiner als 10 µm und nicht größer als 20 µm, ggf. nicht kleiner als 20 µm und nicht größer als 30 µm, ggf. nicht kleiner als 30 µm und nicht größer als 40 µm oder ggf. nicht kleiner als 40 µm und nicht größer als 50 µm.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Hauptflächen-Gate-Elektrodenschicht 115, die auf der Hauptflächen-Isolierschicht 113 gebildet ist, und zwar als eine der ersten Hauptflächen-Elektrodenschichten. Eine Gate-Spannung wird an die Hauptflächen-Gate-Elektrodenschicht 115 angelegt. Die Gate-Spannung ist ggf. nicht kleiner als 10 V und nicht größer als 50 V (zum Beispiel etwa 30 V). Die Hauptflächen-Gate-Elektrodenschicht 115 durchdringt die Hauptflächen-Isolierschicht 113 und ist elektrisch mit einer geeigneten bzw. beliebigen („arbitrary“) Region der SiC-Halbleiterschicht 102 verbunden.
  • Die Hauptflächen-Gate-Elektrodenschicht 115 beinhaltet ein Gate-Pad 116 und Gate-Finger 117 und 118. Das Gate-Pad 116 und die Gate-Finger 117 und 118 sind in der in der aktiven Region 111 angeordnet.
  • Das Gate-Pad 116 ist in der Draufsicht entlang der Seitenfläche 105A gebildet. Das Gate-Pad 116 ist in der Draufsicht entlang einer zentralen Region der Seitenfläche 105A gebildet. Das Gate-Pad 116 kann entlang eines Kantenabschnittes gebildet sein, der beliebige zwei der Seitenflächen 105A bis 105D verbindet, und zwar in der Draufsicht. Das Gate-Pad 116 kann in der Draufsicht in eine vierseitige Form gebildet sein.
  • Die Gate-Finger 117 und 118 beinhalten einen äußeren Gate-Finger 117 und einen inneren Gate-Finger 118. Der äußere Gate-Finger 117 ist von dem Gate-Pad 116 herausgeführt und erstreckt sich in einer Bandform entlang eines Umfangsrandes der aktiven Region 111. Bei dieser Ausführungsform ist der äußere Gate-Finger 117 entlang der drei Seitenflächen 105A, 105B und 105D gebildet, um aus drei Richtungen eine innere Region der aktiven Region 111 abzugrenzen.
  • Der äußere Gate-Finger 117 weist ein Paar von offenen Endabschnitten 119 und 120 auf. Das Paar von offenen Endabschnitten 119 und 120 ist in einer Region gebildet, die dem Gate-Pad 116 über die innere Region der aktiven Region 111 gegenüberliegt. Bei dieser Ausführungsform sind das Paar von offenen Endabschnitten 119 und 120 entlang der Seitenfläche 105C gebildet.
  • Der innere Gate-Finger 118 ist aus dem Gate-Pad 116 hin zu der inneren Region der aktiven Region 111 herausgeführt. Der innere Gate-Finger 118 erstreckt sich in einer Bandform in die innere Region der aktiven Region 111. Der innere Gate-Finger 118 erstreckt sich von dem Gate-Pad 116 in Richtung hin zu der Seitenfläche 105C.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Hauptflächen-Source-Elektrodenschicht 121, die auf der Hauptflächen-Isolierschicht 113 gebildet ist, und zwar als eine der ersten Hauptflächen-Elektrodenschichten. Eine Source-Spannung wird an die Hauptflächen-Source-Elektrodenschicht 121 angelegt. Die Source-Spannung kann eine Referenzspannung sein (zum Beispiel, eine Massespannung bzw. GND-Spannung). Die Hauptflächen-Source-Elektrodenschicht 121 durchdringt die Hauptflächen-Isolierschicht 113 und ist elektrisch mit einer beliebigen Region der SiC-Halbleiterschicht 102 verbunden. Bei dieser Ausführungsform beinhaltet die Hauptflächen-Source-Elektrodenschicht 121 ein Source-Pad 122, eine Source-Routing-Verdrahtung 123 und einen Source-Verbindungsabschnitt 124.
  • Das Source-Pad 122 ist in der aktiven Region 111 gebildet, und zwar in Abständen von dem Gate-Pad 116 und den Gate-Fingern 117 und 118. Das Source-Pad 122 ist in einer Draufsicht in einer C-Form (einer invertierten C-Form in 18 und in 19) gebildet, um eine Region einer C-Form (invertierte C-Form in 18 und in 19) zu bedecken, die von dem Gate-Pad 116 und den Gate-Fingern 117 und 118 abgegrenzt ist.
  • Die Source-Routing-Verdrahtung 123 ist in der äußeren Region 112 gebildet. Die Source-Routing-Verdrahtung 123 erstreckt sich in einer Bandform entlang der aktiven Region 111. Bei dieser Ausführungsform ist die Source-Routing-Verdrahtung 123 in einer Draufsicht in einer Endlosform (einer vierseitigen Ringform bei dieser Ausführungsform) gebildet, die die aktive Region 111 umgibt. Die Source-Routing-Verdrahtung 123 ist elektrisch mit der SiC-Halbleiterschicht 102 verbunden, und zwar in der äußeren Region 112.
  • Der Source-Verbindungsabschnitt 124 verbindet das Source-Pad 122 und die Source-Routing-Verdrahtung 123. Der Source-Verbindungsabschnitt 124 ist in einer Region zwischen dem Paar von offenen Endabschnitten 119 und 120 des äußeren Gate-Fingers 117 gebildet. Der Source-Verbindungsabschnitt 124 kreuzt eine Grenzregion zwischen der aktiven Region 111 und der äußeren Region 112, und zwar ausgehend von dem Source-Pad 122, und ist mit der Source-Routing-Verdrahtung 123 verbunden.
  • Der in der aktiven Region 111 gebildete MISFET beinhaltet aufgrund seiner Struktur einen parasitären Bipolar-Transistor vom npn-Typ. Wenn ein in der äußeren Region 112 erzeugter Avalanche-Strom bzw. Lawinenstrom in die aktive Region 111 fließt, wird der parasitäre Bipolar-Transistor in einen eingeschalteten Zustand („on state“) geschaltet. In diesem Fall kann eine Steuerung des MISFETs instabil werden, zum Beispiel aufgrund eines Latchup-Effektes („latchup“).
  • Bei dem SiC-Halbleiterbauteil 101 wird daher die Struktur der Hauptflächen-Source-Elektrodenschicht 121 dazu verwendet, um eine einen Avalanche-Strom absorbierende Struktur zu bilden, die den Avalanche-Strom absorbiert, der in der äußeren Region 112 erzeugt wird. Genauer gesagt wird der Avalanche-Strom, der in der äußeren Region 112 erzeugt wird, durch die Source-Routing-Verdrahtung 123 absorbiert und erreicht das Source-Pad 122 über den Source-Verbindungsabschnitt 124. Wenn ein leitfähiger Draht(zum Beispiel ein Bond-Draht) für eine externe Verbindung mit dem Source-Pad 122 verbunden ist, wird der Avalanche-Strom durch diesen leitfähigen Draht abgezogen bzw. abgenommen.
  • Ein Schalten des parasitären Bipolar-Transistors in den eingeschalteten Zustand aufgrund eines unerwünschten Stromes, der in der äußeren Region 112 erzeugt wird, kann hierdurch unterdrückt werden. Ein Latchup-Effekt kann somit unterdrückt werden und folglich kann eine Stabilität der Steuerung des MISFET verbessert werden.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Passivierungsschicht 125 (Isolierschicht), die auf der Hauptflächen-Isolierschicht 113 gebildet ist. Die Passivierungsschicht 125 kann eine Einzelschichtstruktur haben, die aus einer Siliciumoxidschicht oder aus einer Siliciumnitridschicht gebildet ist. Die Passivierungsschicht 125 kann eine laminierte Struktur haben, die eine Siliciumoxidschicht und eine Siliciumnitridschicht aufweist. Die Siliciumoxidschicht kann auf der Siliciumnitridschicht gebildet sein. Die Siliciumnitridschicht kann auf der Siliciumoxidschicht gebildet sein. Bei dieser Ausführungsform weist die Passivierungsschicht 125 eine Einzelschichtstruktur auf, die aus einer Siliciumnitridschicht gebildet ist.
  • Die Passivierungsschicht 125 beinhaltet vier Seitenflächen 126A, 126B, 126C und 126D. In der Draufsicht sind die Seitenflächen 126A bis 126D der Passivierungsschicht 125 mit Abständen von den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 in Richtung hin zu der inneren Region gebildet. In der Draufsicht legt die Passivierungsschicht 125 einen Umfangsrandabschnitt der SiC-Halbleiterschicht 102 frei. Die Passivierungsschicht 125 legt die Hauptflächen-Isolierschicht 113 frei.
  • Die Passivierungsschicht 125 bedeckt selektiv die Hauptflächen-Gate-Elektrodenschicht 115 und die Hauptflächen-Source-Elektrodenschicht 121. Die Passivierungsschicht 125 beinhaltet eine Gate-Sub-Pad-Öffnung 127 und eine Source-Sub-Pad-Öffnung 128. Die Gate-Sub-Pad-Öffnung 127 legt das Gate-Pad 116 frei. Die Source-Sub-Pad-Öffnung 128 legt das Source-Pad 122 frei.
  • Eine Dicke der Passivierungsschicht 125 ist ggf. nicht kleiner als 1 µm und nicht größer als 50 µm. Die Dicke der Passivierungsschicht 125 ist ggf. nicht kleiner als 1 µm und nicht größer als 10 µm, ggf. nicht kleiner als 10 µm und nicht größer als 20 µm, ggf. nicht kleiner als 20 µm und nicht größer als 30 µm, ggf. nicht kleiner als 30 µm und nicht größer als 40 µm oder ggf. nicht kleiner als 40 µm und nicht größer als 50 µm.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Harzschicht 129 (Isolierschicht), die auf der Passivierungsschicht 125 gebildet ist. Die Passivierungsschicht 125 und die Harzschicht 129 bilden eine einzelne isolierende laminierte Struktur (Isolierschicht). In 18 ist die Harzschicht 129 mit einer Schraffur gezeigt.
  • Die Harzschicht 129 kann ein fotoempfindliches Harz vom Negativ-Typ oder vom Positiv-Typ enthalten. Bei dieser Ausführungsform beinhaltet die Harzschicht 129 ein Polybenzoxazol als ein Beispiel eines lichtempfindlichen bzw. fotoempfindlichen Harzes vom Positiv-Typ. Die Harzschicht 129 kann ein Polyimid als ein Beispiel eines fotoempfindlichen Harzes vom Negativ-Typ enthalten.
  • Die Harzschicht 129 bedeckt selektiv die Hauptflächen-Gate-Elektrodenschicht 115 und die Hauptflächen-Source-Elektrodenschicht 121. Die Harzschicht 129 beinhaltet vier Harz-Seitenflächen 130A, 130B, 130C und 130D. Die Harz-Seitenflächen 130A bis 130D sind mit Abständen von den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 in Richtung hin zu der inneren Region gebildet. Die Harzschicht 129 legt zusammen mit der Passivierungsschicht 125 die Hauptflächen-Isolierschicht 113 frei. Bei dieser Ausführungsform sind die Harz-Seitenflächen 130Abis 130D bündig mit den Seitenflächen 126A bis 126D der Passivierungsschicht 125 gebildet.
  • Die Harz-Seitenflächen 130A bis 130D der Harzschicht 129 grenzen gemeinsam mit den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 eine Trennstraße („dicing street“) ab. Bei dieser Ausführungsform grenzen auch die Seitenflächen 126A bis 126D der Passivierungsschicht 125 die Trennstraße ab. Gemäß der Trennstraße ist es nicht notwendig, die Harzschicht 129 und die Passivierungsschicht 125 physikalisch zu schneiden bzw. zu trennen, wenn ein Ausschneiden bzw. Abtrennen des SiC-Halbleiterbauteils 101 von einem einzelnen SiC-Halbleiterwafer erfolgt. Das SiC-Halbleiterbauteil 101 kann hierdurch leichter („smoothly“) von dem einzelnen SiC-Halbleiterwafer abgetrennt werden. Auch können Isolationsabstände von den Seitenflächen 105A bis 105D vergrößert werden.
  • Eine Breite der Trennstraße ist ggf. nicht kleiner als 1 µm und nicht größer als 25 µm. Die Breite der Trennstraße kann ggf. nicht kleiner sein als 1 µm und nicht größer als 5 µm, ggf. nicht kleiner sein als 5 µm und nicht größer als 10 µm, ggf. nicht kleiner sein als 10 µm und nicht größer als 15 µm, ggf. nicht kleiner sein als 15 µm und nicht größer als 20 µm oder ggf. nicht kleiner sein als 20 µm und nicht größer als 25 µm.
  • Die Harzschicht 129 beinhaltet eine Gate-Pad-Öffnung 131 und eine Source-Pad-Öffnung 132. Die Gate-Pad-Öffnung 131 legt das Gate-Pad 116 frei. Die Source-Pad-Öffnung 132 legt das Source-Pad 122 frei.
  • Die Gate-Pad-Öffnung 131 steht in Kommunikation bzw. geht über in die Gate-Sub-Pad-Öffnung 127 der Passivierungsschicht 125. Innere Wände der Gate-Pad-Öffnung 131 können an äußeren Seiten von inneren Wänden der Gate-Sub-Pad-Öffnung 127 positioniert sein. Die inneren Wände der Gate-Pad-Öffnung 131 können an inneren Seiten der inneren Wände der Gate-Sub-Pad-Öffnung 127 positioniert sein. Die Harzschicht 129 kann die inneren Wände der Gate-Sub-Pad-Öffnung 127 bedecken.
  • Die Source-Pad-Öffnung 132 steht in Kommunikation bzw. geht über in die Source-Sub-Pad-Öffnung 128 der Passivierungsschicht 125. Die inneren Wände der Gate-Pad-Öffnung 131 können an äußeren Seiten von inneren Wänden der Source-Sub-Pad-Öffnung 128 positioniert sein. Innere Wände der Source-Pad-Öffnung 132 können an inneren Seiten der inneren Wände der Source-Sub-Pad-Öffnung 128 positioniert sein. Die Harzschicht 129 kann die inneren Wände der Source-Sub-Pad-Öffnung 128 bedecken.
  • Eine Dicke der Harzschicht 129 ist ggf. nicht kleiner als 1 µm und nicht größer als 50 µm. Die Dicke der Harzschicht 129 ist ggf. nicht kleiner als 1 µm und nicht größer als 10 µm, ggf. nicht kleiner als 10 µm und nicht größer als 20 µm, ggf. nicht kleiner als 20 µm und nicht größer als 30 µm, ggf. nicht kleiner als 30 µm und nicht größer als 40 µm oder ggf. nicht kleiner als 40 µm und nicht größer als 50 µm.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Drain-Elektrodenschicht 133, die auf der zweiten Hauptfläche 104 gebildet ist, und zwar als eine zweite Hauptflächen-Elektrodenschicht. Die Drain-Elektrodenschicht 133 bildet einen Ohm' schen Kontakt mit der zweiten Hauptfläche 104 (SiC-Halbleitersubstrat 106). D.h., das SiC-Halbleitersubstrat 106 ist als eine Drain-Region 134 des MISFET gebildet. Auch ist die SiC-Epitaxialschicht 107 als eine Drift-Region 135 des MISFET gebildet. Eine Maximalspannung, die in einem ausgeschalteten Zustand („off state“) zwischen der Hauptflächen-Source-Elektrodenschicht 121 und der Drain-Elektrodenschicht 133 anlegbar ist, ist ggf. nicht kleiner als 1000 V und nicht größer als 10000 V.
  • Die Drain-Elektrodenschicht 133 kann wenigstens eine Schicht aus einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht, einer Ag-Schicht und einer Al-Schicht beinhalten. Die Drain-Elektrodenschicht 133 kann eine Einzelschichtstruktur haben, die eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht, eine Ag-Schicht oder eine Al-Schicht beinhaltet. Die Drain-Elektrodenschicht 133 kann eine laminierte Struktur haben, bei der wenigstens zwei Schichten aus einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht, einer Ag-Schicht und einer Al-Schicht in einer beliebigen Kombination bzw. einem beliebigen Modus übereinander laminiert sind. Die Drain-Elektrodenschicht 133 kann eine Vier-Schicht-Struktur haben, die eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht und eine Ag-Schicht beinhaltet, die in dieser Reihenfolge ausgehend von der zweiten Hauptfläche 104 laminiert sind.
  • Das SiC-Halbleiterbauteil 101 beinhaltet die Vielzahl von modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel, die an den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 gebildet sind. Die Struktur der modifizierten Linien 22A bis 22D des SiC-Halbleiterbauteils 101 ist die gleiche wie die Struktur der modifizierten Linien 22A bis 22D des SiC-Halbleiterbauteils 1, mit der Ausnahme, dass sie in der SiC-Halbleiterschicht 102 anstelle in der SiC-Halbleiterschicht 2 gebildet sind.
  • Die Beschreibungen der modifizierten Linien 22A bis 22D des SiC-Halbleiterbauteils 1 sind jeweils auf die modifizierten Linien 22A bis 22D des SiC-Halbleiterbauteils 101 anwendbar. Genauere Beschreibungen der modifizierten Linien 22A bis 22D des SiC-Halbleiterbauteils 101 werden daher weggelassen.
  • Das Sic-Halbleiterbauteil 101 beinhaltet die Vielzahl von modifizierten Grenzlinien 30A bis 30D, die an den Seitenfächen 105A bis 105D der SiC-Halbleiterschicht 102 gebildet sind, und die Islolierseitenflächen 114A bis 114D der Hauptflächen-Isolierschicht 113. Die Struktur der modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 101 ist die gleiche wie die Sturktur der modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 1, mit der Ausnahme, dass sie in einer Grenzregion zwichen der SiC-Halbleiterschicht 102 und der Hauptflächen-Isolierschicht 113 gebildet ist, statt in der Grenzregion zwischen der SiC-Halbleiterschicht 2 und der Hauptflächen-Isolierschicht 10.[0381] Die Beschreibungen der modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 1 lassen sich jeweils auf die modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 101 anwenden. Genaue Beschreibungen der modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 101 werden daher weggelassen.
  • 20 ist eine vergrößerte Ansicht einer Region XX, die in 19 gezeigt ist, und ist ein Diagramm zum Beschreiben der Struktur der ersten Hauptfläche 103. 21 ist eine Schnittansicht entlang einer Linie XXI-XXI, die in 20 gezeigt ist. 22 ist eine Schnittansicht entlang einer Linie XXII-XXII, die in 20 gezeigt ist. 23 ist eine vergrößerte Ansicht einer Region XXIII, die in 21 gezeigt ist. 24 ist eine Schnittansicht entlang einer Linie XXIV-XXIV, die in 19 gezeigt ist. 25 ist eine vergrößerte Ansicht einer Region XXV, die in 24 gezeigt ist.
  • Unter Bezugnahme auf 20 bis 24 beinhaltet das SiC-Halbleiterbauteil 101 eine Körperregion 141 vom p-Typ, die in einem Flächenschichtabschnitt der ersten Hauptfläche 103 in der aktiven Region 111 gebildet ist. Bei dieser Ausführungsform ist die Körperregion 141 über einen gesamten Bereich einer Region der ersten Hauptfläche 103 gebildet, die die aktive Region 111 bildet. Die Körperregion 141 definiert hierdurch die aktive Region 111. Eine Konzentration einer Verunreinigung vom p-Typ der Körperregion 141 ist ggf. nicht kleiner als 1,0×1017 cm-3 und nicht größer als 1, 0×1019 cm-3.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Vielzahl von Gate-Gräben 142, die in dem Flächenschichtabschnitt der ersten Hauptfläche 103 in der aktiven Region 111 gebildet sind. In der Draufsicht sind die Vielzahl von Gate-Gräben 142 jeweils in Bandformen gebildet, die sich entlang der ersten Richtung X (der m-Achsenrichtung des SiC-Monokristalls) erstrecken und mit Abständen voneinander entlang der zweiten Richtung Y (der a-Achsenrichtung des SiC-Monokristalls) gebildet sind.
  • Bei dieser Ausführungsform erstreckt sich jeder Gate-Graben 142 ausgehend von einem Umfangsrandabschnitt auf einer Seite (der Seite der Seitenfläche 105B) in Richtung hin zu einem Umfangsrandabschnitt auf einer anderen Seite (der Seite der Seitenfläche 105D) der aktiven Region 111. Die Vielzahl von Gate-Gräben 142 sind in Draufsicht insgesamt in einer Streifenform gebildet.
  • Jeder Gate-Graben 142 kreuzt einen mittleren Abschnitt zwischen dem Umfangsrandabschnitt auf der einen Seite und dem Umfangsrandabschnitt auf der anderen Seite der aktiven Region 111. Ein Endabschnitt von jedem Gate-Graben 142 ist bei dem Umfangsrandabschnitt auf der einen Seite der aktiven Region 111 positioniert. Ein weiterer Endabschnitt von jedem Gate-Graben 142 ist bei dem Umfangsrandabschnitt auf der anderen Seite der aktiven Region 111 positioniert.
  • Eine Länge von jedem Gate-Graben 142 beträgt ggf. bzw. vorzugsweise nicht weniger als 0,5 mm. Die Länge von jedem Gate-Graben 142 ist in dem in 22 gezeigten Schnitt eine Länge von dem Endabschnitt auf der Seite eines Verbindungsabschnittes von jedem Gate-Graben 142 und dem äußeren Gate-Finger 117 hin zu dem Endabschnitt auf der gegenüberliegenden Seite. Bei dieser Ausführungsform ist die Länge von jedem Gate-Graben 142 nicht kleiner als 1 mm und nicht größer als 10 mm (zum Beispiel nicht kleiner als 2 mm und nicht größer als 5 mm) . Eine Gesamterstreckung von einem oder einer Vielzahl der Gate-Gräben 142 pro Einheitsbereich bzw. Einheitsfläche („unit area“) beträgt ggf. nicht weniger als als 0,5 µm/um2 und nicht mehr als 0,75 µm/µm2.
  • Jeder Gate-Graben 142 beinhaltet integral bzw. einstückig einen aktiven Grabenabschnitt 143 und einen Kontakt-Grabenabschnitt 144. Der aktive Grabenabschnitt 143 ist ein Abschnitt in der aktiven Region 111, und zwar orientiert entlang eines Kanals des MISFET.
  • Der Kontakt-Grabenabschnitt 144 ist ein Abschnitt des Gate-Graben 142, der hauptsächlich als ein Kontakt mit dem äußeren Gate-Finger 117 dient. Der Kontakt-Grabenabschnitt 144 ist aus dem aktiven Grabenabschnitt 143 hin zu dem Umfangsrandabschnitt der aktiven Region 111 herausgeführt. Der Kontakt-Grabenabschnitt 144 ist in einer Region direkt unterhalb des äußeren Gate-Fingers 117 gebildet. Ein Betrag bzw. eine Größe eines Herausführens („lead-out amount“) des Kontakt-Grabenabschnittes 144 ist beliebig.
  • Jeder Gate-Graben 142 durchdringt die Körperregion 141 und erreicht die SiC-Epitaxialschicht 107. Jeder Gate-Graben 142 beinhaltet Seitenwände und eine Bodenwand bzw. untere Wand. Die Seitenwände, die lange Seiten von jedem Gate-Graben 142 bilden, sind durch die a-Ebenen des SiC-Monokristalls gebildet. Die Seitenwände, die kurze Seiten von jedem Gate-Graben 142 bilden, sind durch die m-Ebenen des SiC-Monokristalls gebildet.
  • Die Seitenwände von jedem Gate-Graben 142 können sich entlang der Normalenrichtung Z erstrecken. Die Seitenwände von jedem Gate-Graben 142 können im Wesentlichen senkrecht zu der ersten Hauptfläche 103 gebildet sein. Winkel, die die Seitenwände von jedem Gate-Graben 142 in Bezug auf die erste Hauptfläche 103 im Inneren der SiC-Halbleiterschicht 102 bilden, sind ggf. nicht kleiner als 90° und nicht größer als 95° (zum Beispiel nicht kleiner als 91° und nicht größer als 93°). Jeder Gate-Graben 142 kann in eine Kegelform gebildet sein, mit einem Öffnungsbereich bzw. Öffnungsflächeninhalt auf der Seite der Bodenwand, der kleiner ist als ein Öffnungsbereich auf einer Öffnungsseite, und zwar in einer Schnittansicht.
  • Die Bodenwand von jedem Gate-Graben 142 ist bei der SiC-Epitaxialschicht 107 positioniert. Genauer gesagt ist die Bodenwand von jedem Gate-Graben 142 bei der Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 positioniert. Die Bodenwand von jedem Gate-Graben 142 weist zu der c-Ebene des SiC-Monokristalls. Die Bodenwand von jedem Gate-Graben 142 weist den Off-Winkel θ auf, und zwar geneigt in der [11-20]-Richtung in Bezug auf die c-Ebene des SiC-Monokristalls.
  • Die Bodenwand von jedem Gate-Graben 142 kann parallel zu der ersten Hauptfläche 103 gebildet sein. Natürlicherweise kann die Bodenwand von jedem Gate-Graben 142 in einer Form gebildet sein, die in Richtung hin zu der zweiten Hauptfläche 104 gekrümmt ist.
  • Eine Tiefe in der Normalenrichtung Z von jedem Gate-Graben 142 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 3,0 µm. Die Tiefe von jedem Gate-Graben 142 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 1,0 µm, ggf. nicht kleiner als 1,0 µm und nicht größer als 1, 5 µm, ggf. nicht kleiner als 1,5 µm und nicht größer als 2,0 µm, ggf. nicht kleiner als 2,0 µm und nicht größer als 2,5 µm oder ggf. nicht kleiner als 2,5 µm und nicht größer als 3,0 µm.
  • Die Breite von jedem Gate-Graben 142 entlang der zweiten Richtung Y ist ggf. nicht kleiner als 0, 1 µm und nicht größer als 2 µm. Die Breite von jedem Gate-Graben 142 ist ggf. nicht kleiner als 0, 1 µm und nicht größer als 0,5 µm, ggf. nicht kleiner als 0,5 µm und nicht größer als 1,0 µm, ggf. nicht kleiner als 1, µm und nicht größer als 1,5 µm oder ggf. nicht kleiner als 1,5 µm und nicht größer als 2 µm.
  • Unter Bezugnahme auf 23 beinhaltet ein Öffnungsrandabschnitt 146 von jedem Gate-Graben 142 einen geneigten Abschnitt 147, der ausgehend von der ersten Haupt fläche 103 in Richtung hin zu einer inneren Seite von jedem Gate-Graben 142 nach unten geneigt ist. Der Öffnungsrandabschnitt 146 von jedem Gate-Graben 142 ist ein Kantenabschnitt, der die erste Hauptfläche 103 und die Seitenwände von jedem Gate-Graben 142 verbindet.
  • Bei dieser Ausführungsform ist der geneigte Abschnitt 147 in einer gekrümmten Form gebildet, die zu der Seite der SiC-Halbleiterschicht 102 ausgenommen bzw. zurückversetzt ist. Der geneigte Abschnitt 147 kann in einer gekrümmten Form gebildet sein, die in Richtung hin zu der Seite des entsprechenden Gate-Grabens 142 vorsteht. Der geneigte Abschnitt 147 entspannt eine Konzentration eines elektrischen Feldes in Bezug auf den Öffnungsrandabschnitt 146 des entsprechenden Gate-Grabens 142.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Gate-Isolierschicht 148 und eine Gate-Elektrodenschicht 149, die im Inneren der jeweiligen Gate-Gräben 142 gebildet sind. In 20 sind die Gate-Isolierschichten 148 und die Gate-Elektrodenschichten 149 durch eine Schraffur gezeigt.
  • Die Gate-Isolierschicht 148 beinhaltet wenigstens eine Art von Material aus Siliciumoxid (SiO2), Siliciumnitrid (SiN), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO2) und Tantaloxid (Ta2O3). Die Gate-Isolierschicht 148 kann eine laminierte Struktur haben, die eine SiN-Schicht und eine SiO2-Schicht beinhaltet, die in dieser Reihenfolge ausgehend von der Seite der SiC-Halbleiterschicht 102 laminiert sind.
  • Die Gate-Isolierschicht 148 kann eine laminierte Struktur haben, die eine SiO2-Schicht und eine SiN-Schicht beinhaltet, die in dieser Reihenfolge ausgehend von der Seite der SiC-Halbleiterschicht 102 laminiert sind. Die Gate-Isolierschicht 148 kann eine Einzelschichtstruktur haben, die durch eine SiO2-Schicht oder eine SiN-Schicht aufgebaut ist. Bei dieser Ausführungsform weist die Gate-Isolierschicht 148 eine Einzelschichtstruktur auf, die aus einer SiO2-Schicht aufgebaut ist.
  • Die Gate-Isolierschicht 148 ist als ein Film gebildet, und zwar entlang von inneren Wandflächen von jedem Gate-Graben 142, und grenzt einen Ausnehmungsraum im Inneren des Gate-Grabens 142 ab. Die Gate-Isolierschicht 148 beinhaltet erste Regionen 148a, zweite Regionen 148b und dritte Regionen 148c.
  • Jede erste Region 148a ist entlang der Seitenwände des entsprechenden Gate-Grabens 142 gebildet. Jede zweite Region 148b ist entlang der Bodenwand des entsprechenden Gate-Grabens 142 gebildet. Jede dritte Region 148c ist entlang der ersten Hauptfläche 103 gebildet. Die dritte Region 148c der Gate-Isolierschicht 148 bildet einen Abschnitt der Hauptflächenisolierschicht 113.
  • Eine Dicke Ta der ersten Region 148a ist kleiner als eine Dicke Tb der zweiten Region 148b und als eine Dicke Tc der dritten Region 148c. Ein Verhältnis Tb/Ta der Dicke Tb der zweiten Region 148b in Bezug auf die Dicke Ta der ersten Region 148a ist ggf. nicht kleiner als 2 und nicht größer als 5. Ein Verhältnis T3/Ta bzw. Tc/Ta der Dicke Tc der dritten Region 148c in Bezug auf die Dicke Ta der ersten Region 148a ist ggf. nicht kleiner als 2 und nicht größer als 5.
  • Die Dicke Ta der ersten Region 148a ist ggf. nicht kleiner als 0,01 µm und nicht größer als 0,2 µm. Die Dicke Tb der zweiten Region 148b ist ggf. nicht kleiner als 0,05 µm und nicht größer als 0,5 µm. Die Dicke Tc der dritten Region 148c ist ggf. nicht kleiner als 0,05 µm. und nicht größer als 0,5 µm.
  • Indemman die erste Region 148a dünn ausbildet, kann eine Zunahme von Trägern bzw. Ladungsträgern reduziert werden, die in Regionen der Körperregion 141 in Nachbarschaften der Seitenwände des entsprechenden Gate-Grabens 142 induziert werden. Eine Zunahme im Kanalwiderstand kann hierdurch unterdrückt werden. Wenn man die zweite Region 148b dick ausbildet, kann eine Konzentration des elektrischen Feldes in Bezug auf die Bodenwand des entsprechenden bzw. jeweiligen Gate-Grabens 142 entspannt werden.
  • Indem man die dritte Region 148c dick ausbildet, kann eine Stehspannung („withstand voltage“) der Gate-Isolierschicht 148 in einer Nachbarschaft des Öffnungsrandabschnittes 146 von jedem Gate-Graben 142 verbessert werden. Gleichfalls kann dadurch, dass man die dritte Region 148c dick macht, ein Verlust der dritten Region 148c aufgrund eines Ätzverfahrens unterdrückt werden.
  • Es kann hierdurch unterdrückt werden, dass die erste Region 148a durch das Ätzverfahren entfernt wird, und zwar aufgrund des Verlustes der dritten Region 148c. Demzufolge kann jede Gate-Elektrodenschicht 149 so hergestellt werden, dass sie der SiC-Halbleiterschicht 102 (Körperregion 141) geeignet über die entsprechende Gate-Isolierschicht 148 gegenüberliegt.
  • Die Gate-Isolierschicht 148 beinhaltet ferner einen Bauchabschnitt 148d, der in Richtung hin zu einem Inneren des entsprechenden Gate-Graben 142 ausbaucht („bulging“) , und zwar an dem Öffnungsrandabschnitt 146 des entsprechenden Gate-Grabens 142. Der Bauchabschnitt 148d ist an einem Kantenabschnitt gebildet, der die entsprechende erste Region 148a und die dritte Region 148c der Gate-Isolierschicht 148 verbindet.
  • Der Bauchabschnitt 148d baucht gekrümmt in Richtung hin zu dem Inneren des entsprechenden Gate-Grabens 142 aus. Der Bauchabschnitt 148d verengt eine Öffnung des entsprechenden Gate-Grabens 142, und zwar an dem Öffnungsrandabschnitt 146 des entsprechenden Gate-Grabens 142.
  • Der Bauchabschnitt 148d verbessert eine dielektrische Stehspannung der Gate-Isolierschicht 148 an den Öffnungsrandabschnitten 146. Natürlicherweise kann die Gate-Isolierschicht 148 auch ohne den Bauchabschnitt 148d gebildet werden. Auch kann die Gate-Isolierschicht 148 mit einer gleichförmigen Dicke gebildet werden.
  • Jede Gate-Elektrodenschicht 149 ist in den entsprechenden Gate-Graben 142 eingebettet, und zwar über die Gate-Isolierschicht 148. Genauer gesagt ist die Gate-Elektrodenschicht 149 in dem Ausnehmungsraum eingebettet, der durch die Gate-Isolierschicht 148 in dem entsprechenden Gate-Graben 142 abgegrenzt ist. Die Gate-Elektrodenschicht 149 wird durch die Gate-Spannung gesteuert.
  • Die Gate-Elektrodenschicht 149 weist einen oberen Endabschnitt auf, der bei der Öffnungsseite des entsprechenden Gate-Grabens 142 positioniert ist. Der obere Endabschnitt der Gate-Elektrodenschicht 149 ist in einer gekrümmten Form gebildet, und zwar ausgenommen bzw. zurückversetzt in Richtung hin zu der Bodenwand des entsprechenden Gate-Grabens 142. Der obere Endabschnitt der Gate-Elektrodenschicht 149 weist einen eingeschnürten Abschnitt („constrict portion“) auf, der entlang des Bauchabschnittes 148d der Gate-Isolierschicht 148 eingeschnürt ist.
  • Ein Querschnittsbereich bzw. eine Querschnittsfläche der Gate-Elektrodenschicht 149 ist ggf. nicht kleiner als 0,05 µm2 und nicht größer als 0,5 µm2. Der Querschnittsbereich der Gate-Elektrodenschicht 149 ist ein Bereich bzw. Flächeninhalt eines Schnitts, der auftritt, wenn die Gate-Elektrodenschicht 149 in einer Richtung orthogonal zu der Richtung geschnitten wird, entlang der sich der Gate-Graben 142 erstreckt. Der Querschnittsbereich der Gate-Elektrodenschicht 149 ist definiert als ein Produkt einer Tiefe der Gate-Elektrodenschicht 149 und einer Breite der Gate-Elektrodenschicht 149.
  • Die Tiefe der Gate-Elektrodenschicht 149 ist eine Distanz von dem oberen Endabschnitt hin zu einem unteren Endabschnitt der Gate-Elektrodenschicht 149. Die Breite der Gate-Elektrodenschicht 149 ist eine Breite des Gate-Grabens 142 bei einer mittleren Position zwischen dem oberen Endabschnitt und dem unteren Endabschnitt der Gate-Elektrodenschicht 149. Wenn der obere Endabschnitt eine gekrümmte Fläche ist, wird die Position des oberen Endabschnittes der Gate-Elektrodenschicht 149 als eine mittlere Position des oberen Endabschnittes der Gate-Elektrodenschicht 149 angenommen.
  • Die Gate-Elektrodenschicht 149 beinhaltet ein Polysilicium vom p-Typ, das mit einer Verunreinigung vom p-Typ dotiert ist. Die Verunreinigung vom p-Typ der Gate-Elektrodenschicht 149 kann wenigstens ein Typ von Material aus Bor (B), Aluminium (Al), Indium (In) und Gallium (Ga) enthalten.
  • Eine Konzentration der Verunreinigung vom p-Typ der Gate-Elektrodenschicht 149 ist nicht kleiner als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141. Genauer gesagt überschreitet die Konzentration der Verunreinigung vom p-Typ der Gate-Elektrodenschicht 149 die Konzentration der Verunreinigung vom p-Typ der Körperregion 141. Die Konzentration der Verunreinigung vom p-Typ der Gate-Elektrodenschicht 149 ist ggf. nicht kleiner als 1×1018 cm-3 und nicht größer als 1×1022 cm-3. Ein Schichtwiderstand bzw. Lagenwiderstand („sheet resistance“) der Gate-Elektrodenschicht 149 ist ggf. nicht kleiner als 10 Ω/□ und nicht größer als 500 Ω/□ (etwa 200 Ω/□ bei dieser Ausführungsform).
  • Unter Bezugnahme auf 20 und 22 beinhaltet das SiC-Halbleiterbauteil 101 eine Gate-Verdrahtungsschicht 150, die in der aktiven Region 111 gebildet ist. Die Gate-Verdrahtungsschicht 150 ist elektrisch mit dem Gate-Pad 116 und den Gate-Fingern 117 und 118 verbunden. In 22 ist die Gate-Verdrahtungsschicht 150 mit einer Schraffur gezeigt.
  • Die Gate-Verdrahtungsschicht 150 ist auf der ersten Hauptfläche 103 gebildet. Genauer gesagt ist die Gate-Verdrahtungsschicht 150 auf den dritten Regionen 148c der Gate-Isolierschicht 148 gebildet. Bei dieser Ausführungsform, ist die Gate-Verdrahtungsschicht 150 entlang des äußeren Gate-Fingers 117 gebildet. Genauer gesagt ist die Gate-Verdrahtungsschicht 150 entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 gebildet, um die innere Region der aktive Region 111 aus drei Richtungen abzugrenzen.
  • Die Gate-Verdrahtungsschicht 150 ist mit der Gate-Elektrodenschicht 149 verbunden, die gegenüber dem Kontakt-Grabenabschnitt 144 von jedem Gate-Graben 142 freiliegt. Bei dieser Ausführungsform ist die Gate-Verdrahtungsschicht 150 durch herausgeführte Abschnitte der Gate-Elektrodenschicht 149 gebildet, die aus den jeweiligen Gate-Gräben 142 auf die erste Hauptfläche 103 herausgeführt sind. Ein oberer Endabschnitt der Gate-Verdrahtungsschicht 150 ist mit den oberen Endabschnitten der Gate-Elektrodenschichten 149 verbunden.
  • Unter Bezugnahme auf 20, 21 und 23 beinhaltet das SiC-Halbleiterbauteil 101 eine Vielzahl von Source-Gräben 155, die in der ersten Hauptfläche 103 in der aktiven Region 111 gebildet sind. Jeder Source-Graben 155 ist in einer Region zwischen zwei zueinander benachbarten Gate-Gräben 142 gebildet.
  • Die Vielzahl von Source-Gräben 155 sind jeweils in einer Bandform gebildet, die sich entlang der ersten Richtung X (der m-Achsenrichtung des SiC-Monokristalls) erstreckt. Die Vielzahl von Source-Gräben 155 sind in einer Draufsicht insgesamt in einer Streifenform gebildet. Ein Abstand bzw. eine Periode („pitch“) in der zweiten Richtung Y zwischen zentralen Abschnitten der Source-Gräben 155, die zueinander benachbart sind, ist ggf. nicht kleiner als 1,5 µm und nicht größer als 3 µm.
  • Jeder Source-Graben 155 durchdringt die Körperregion 141 und erreicht die SiC-Epitaxialschicht 107. Jeder Source-Graben 155 beinhaltet Seitenwände und eine Bodenwand. Die Seitenwände, die lange Seiten von jedem Source-Graben 155 bilden, sind durch die α-Ebenen des SiC-Monokristalls gebildet. Die Seitenwände, die kurze Seiten von jedem Source-Graben 155 bilden, sind durch die m-Ebenen des SiC-Monokristalls gebildet.
  • Die Seitenwände von jedem Source-Graben 155 können sich entlang der Normalenrichtung Z erstrecken. Die Seitenwände von jedem Source-Graben 155 können im Wesentlichen senkrecht sein zu der ersten Hauptfläche 103. Winkel, die die Seitenwände von jedem Source-Graben 155 in Bezug auf die erste Hauptfläche 103 im Inneren der SiC-Halbleiterschicht 102 bilden, sind ggf. nicht kleiner als 90° und nicht größer als 95° (beispielsweise nicht kleiner als 91° und nicht größer als 93°). Jeder Source-Graben 155 kann in einer Kegelform gebildet sein, mit einem Öffnungsbereich bzw. Öffnungsflächeninhalt auf der Seite der Bodenwand, der kleiner ist als ein Öffnungsbereich auf einer Öffnungsseite, und zwar in einer Schnittansicht.
  • Die Bodenwand von jedem Source-Graben 155 ist innerhalb der SiC-Epitaxialschicht 107 positioniert. Genauer gesagt ist die Bodenwand von jedem Source-Graben 155 bei der Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 positioniert. Die Bodenwand von jedem Source-Graben 155 ist in Bezug auf die Bodenwand von jedem Gate-Graben 142 auf der Seite der zweiten Hauptfläche 104 positioniert. Die Bodenwand von jedem Source-Graben 155 ist bei einer Region zwischen der Bodenwand von jedem Gate-Graben 142 und der Niedrigkonzentrationsregion 109 positioniert.
  • Die Bodenwand von jedem Source-Graben 155 weist hin zu der c-Ebene des SiC-Monokristalls. Die Bodenwand von jedem Source-Graben 155 weist den Off-Winkel θ auf, der in Bezug auf die c-Ebene des SiC-Monokristalls in der [11-20]-Richtung geneigt ist. Die Bodenwand von jedem Source-Graben 155 kann parallel zu der ersten Hauptfläche 103 gebildet sein. Die Bodenwand von jedem Source-Graben 155 kann in einer Form gebildet sein, die in Richtung hin zu der zweiten Hauptfläche 104 gekrümmt ist.
  • Bei dieser Ausführungsform ist eine Tiefe von jedem Source-Graben 155 nicht kleiner als die Tiefe von jedem Gate-Graben 142. Genauer gesamt ist die Tiefe von jedem Source-Graben 155 größer als die Tiefe von jedem Gate-Graben 142. Die Tiefe von jedem Source-Graben 155 kann gleich der Tiefe von jedem Gate-Graben 142 sein.
  • Die Tiefe in der Normalenrichtung Z von jedem Source-Graben 155 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 10 µm (beispielsweise etwa 2 µm). Ein Verhältnis der Tiefe von jedem Source-Graben 155 in Bezug auf die Tiefe von jedem Gate-Graben 142 kann ggf. nicht kleiner sein als 1,5. Das Verhältnis der Tiefe von jedem Source-Graben 155 in Bezug auf die Tiefe von jedem Gate-Graben 142 ist vorzugsweise nicht kleiner als 2.
  • Eine Breite von jedem Source-Graben 155 in der ersten Richtung kann im Wesentlichen gleich der Breite von jedem Gate-Graben 142 in der ersten Richtung sein. Die Breite in der ersten Richtung von jedem Source-Graben 155 ist ggf. nicht kleiner als die Breite in der ersten Richtung von jedem Gate-Graben 142. Die Breite in der ersten Richtung von jedem Source-Graben 155 ist ggf. nicht kleiner als 0,1 µm und nicht größer als 2 µm (beispielsweise etwa 0,5 µm).
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Source-Isolierschicht 156 und eine Source-Elektrodenschicht 157, die im Inneren von jedem Source-Graben 155 gebildet sind. In 20 sind die Source-Isolierschichten 156 und die Source-Elektrodenschichten 157 mit einer Schraffur gezeigt.
  • Jede Source-Isolierschicht 156 beinhaltet wenigstens eine Art von Material aus Siliciumoxid (SiO2), Siliciumnitrid (SiN), Aluminiumoxid (Al2O3) , Zirkoniumoxid (ZrO2) und Tantaloxid (Ta2O3). Die Source-Isolierschicht 156 kann eine laminierte Struktur haben, die eine SiN Schicht und eine SiO2 Schicht beinhaltet, die in dieser Reihenfolge ausgehend von der Seite der ersten Hauptfläche 103 laminiert sind.
  • Die Source-Isolierschicht 156 kann eine laminierte Struktur haben, die eine SiO2-Schicht und eine SiN-Schicht beinhaltet, die in dieser Reihenfolge ausgehend von der Seite der ersten Hauptfläche 103 laminiert sind. Die Source-Isolierschicht 156 kann eine Einzelschichtstruktur aufweisen, die aus einer SiO2-Schicht oder einer SiN-Schicht aufgebaut ist. Bei dieser Ausführungsform weist die Source-Isolierschicht 156 eine Einzelschichtstruktur auf, die aus einer SiO2-Schicht gebildet ist.
  • Die Source-Isolierschicht 156 ist in einem Film entlang von inneren Wandflächen des entsprechenden Source-Grabens 155 gebildet und grenzt einen Ausnehmungsraum im Inneren des entsprechenden Source-Grabens 155 ab. Die Source-Isolierschicht 156 beinhaltet eine erste Region 156a und eine zweite Region 156b.
  • Die erste Region 156a ist entlang der Seitenwände des entsprechenden Source-Grabens 155 gebildet. Die zweite Region 156b ist entlang der Bodenwand des entsprechenden Source-Grabens 155 gebildet. Eine Dicke Tsa der ersten Region 156a ist kleiner als eine Dicke Tsb der zweiten Region 156b.
  • Ein Verhältnis Tsb/Tsa der Dicke Tsb der zweiten Region 156b in Bezug auf die Dicke Tsa der ersten Region 156a ist ggf. nicht kleiner als 2 und nicht größer als 5. Die Dicke Tsa der ersten Region 156a ist ggf. nicht kleiner als 0,01 µm und nicht größer als 0,2 µm. Die Dicke Tsb der zweiten Region 156b ist ggf. nicht kleiner als 0,05 µm. und nicht größer als 0,5 µm.
  • Die Dicke Tsa der ersten Region 156a kann im Wesentlichen gleich der Dicke Ta der ersten Region 156a bzw. 148a der Gate-Isolierschicht 148 sein. Die Dicke Tsb der zweiten Region 156b kann im Wesentlichen gleich der Dicke Tb der zweiten Region 156b bzw. 148b der Gate-Isolierschicht 148 sein. Offensichtlicherweise kann eine Source-Isolierschicht 156 mit einer gleichförmigen Dicke gebildet werden.
  • Jede Source-Elektrodenschicht 157 ist in den entsprechenden Source-Graben 155 eingebettet, und zwar über die Source-Isolierschicht 156. Genauer gesagt ist die Source-Elektrodenschicht 157 in dem Ausnehmungsraum eingebettet, der durch die Source-Isolierschicht 156 in dem entsprechenden Source-Graben 155 abgegrenzt ist. Die Source-Elektrodenschicht 157 wird durch die Source-Spannung gesteuert.
  • Die Source-Elektrodenschicht 157 weist einen oberen Endabschnitt auf, der bei einer Öffnungsseite des entsprechenden Source-Grabens 155 positioniert ist. Der obere Endabschnitt der Source-Elektrodenschicht 157 ist in Bezug auf die erste Hauptfläche 103 auf der Seite der Bodenwand des Source-Grabens 155 gebildet. Der obere Endabschnitt der Source-Elektrodenschicht 157 kann so positioniert sein, dass er höher liegt als die erste Hauptfläche 103.
  • Der obere Endabschnitt der Source-Elektrodenschicht 157 ist in einer konkav gekrümmten Form gebildet, die ausgenommen ist in Richtung hin zu der Bodenwand des entsprechenden Source-Graben 155. Der obere Endabschnitt der Source-Elektrodenschicht 157 kann parallel zu der ersten Hauptfläche 103 gebildet sein.
  • Der obere Endabschnitt der Source-Elektrodenschicht 157 kann höher vorstehen als ein oberer Endabschnitt der Source-Isolierschicht 156. Der obere Endabschnitt der Source-Elektrodenschicht 157 kann in Bezug auf den oberen Endabschnitt der Source-Isolierschicht 156 auf der Seite der Bodenwand des Source-Grabens 155 positioniert sein. Eine Dicke der Source-Elektrodenschicht 157 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 10 µm (beispielsweise etwa 1 µm).
  • Die Source-Elektrodenschicht 157 beinhaltet vorzugsweise ein Polysilicium, das hinsichtlich der Materialeigenschaften solche Eigenschaften hat, die denen von SiC nahe sind. Spannungen, die in der SiC-Halbleiterschicht 102 erzeugt werden, können dadurch reduziert werden. Bei dieser Ausführungsform beinhaltet die Source-Elektrodenschicht 157 ein Polysilicium vom p-Typ, das mit einer Verunreinigung vom p-Typ dotiert ist. In diesem Fall kann die Source-Elektrodenschicht 157 zur gleichen Zeit wie die Gate-Elektrodenschicht 149 gebildet werden. Die Verunreinigung vom p-Typ der Source-Elektrodenschicht 157 kann wenigstens eine Art von Material aus Bor (B), Aluminium (Al), Indium (In) und Gallium (Ga) enthalten.
  • Eine Konzentration der Verunreinigung vom p-Typ der Source-Elektrodenschicht 157 ist nicht kleiner als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141. Genauer gesagt überschreitet die Konzentration der Verunreinigung vom p-Typ der Source-Elektrodenschicht 157 die Konzentration der Verunreinigung vom p-Typ der Körperregion 141. Die Konzentration der Verunreinigung vom p-Typ der Source-Elektrodenschicht 157 ist ggf. nicht kleiner als 1×1018 cm-3 und nicht größer als 1×1022 cm-3.
  • Ein Schichtwiderstand („sheet resistance“) der Source-Elektrodenschicht 157 ist ggf. nicht kleiner als 10 Ω/□ und nicht größer als 500 Ω/□ (etwa 200 Ω/□ bei dieser Ausführungsform). Die Konzentration der Verunreinigung vom p-Typ der Source-Elektrodenschicht 157 kann im Wesentlichen gleich der Konzentration der Verunreinigung vom p-Typ der Gate-Elektrodenschicht 149 sein. Der Schichtwiderstand der Source-Elektrodenschicht 157 kann im Wesentlichen gleich dem Schichtwiderstand der Gate-Elektrodenschicht 149 sein.
  • Die Source-Elektrodenschicht 157 kann ein Polysilicium vom n-Typ anstelle des Polysiliciums vom p-Typ oder zusätzlich hierzu enthalten. Die Source-Elektrodenschicht 157 kann wenigstens eine Art von Material aus Aluminium, Kupfer, einer Aluminiumlegierung, oder einer Kupferlegierung enthalten, und zwar anstelle oder zusätzlich zu dem Polysilicium vom p-Typ.
  • Das SiC-Halbleiterbauteil 101 weist somit eine Vielzahl von Graben-Gate-Strukturen 161 und eine Vielzahl von Graben-Source-Strukturen 162 auf. Jede Graben-Gate-Struktur 161 beinhaltet den Gate-Graben 142, die Gate-Isolierschicht 148 und die Gate-Elektrodenschicht 149. Jede Graben-Source-Struktur 162 beinhaltet den Source-Graben 155, die Source-Isolierschicht 156 und die Source-Elektrodenschicht 157.
  • Das SiC-Halbleiterbauteil 101 beinhaltet Source-Regionen 163 vom n+-Typ, die in Regionen eines Flächenschichtabschnitts der Körperregion 141 entlang der Seitenwände von jedem Gate-Graben 142 gebildet sind. Ein Konzentration einer Verunreinigung vom n-Typ der Source-Regionen 163 ist ggf. nicht kleiner als 1,0×1018 cm-3 und nicht größer als 1,0×1021 cm-3. Eine Verunreinigung vom n-Typ der Source-Regionen 163 kann Phosphor (P) sein.
  • Eine Vielzahl der Source-Regionen 163 sind entlang der Seitenwand auf einer Seite und der Seitenwand auf der anderen Seite von jedem Gate-Graben 142 gebildet. Die Vielzahl von Source-Regionen 163 sind jeweils in Bandformen gebildet, die sich entlang der ersten Richtung X erstrecken. Die Vielzahl von Source-Regionen 163 sind in einer Draufsicht insgesamt in einer Streifenform gebildet. Die jeweiligen Source-Regionen 163 liegen gegenüber den Seitenwänden der jeweiligen Gate-Gräben 142 und den Seitenwänden der jeweiligen Source-Gräben 155 frei.
  • Die Source-Regionen 163, die Körperregion 141 und die Drift-Region 135 sind somit in dieser Reihenfolge ausgehend von der ersten Hauptfläche 103 in Richtung hin zu der zweiten Hauptfläche 104 gebildet, und zwar in Regionen des Flächenschichtabschnitt der ersten Hauptfläche 103 entlang der Seitenwände der Gate-Gräben 142. Die Kanäle des MISFET sind in Regionen der Körperregion 141 entlang der Seitenwände der Gate-Gräben 142 gebildet. Die Kanäle sind in den Regionen entlang der Seitenwände der Gate-Gräben 142 gebildet, die zu den α-Ebenen des SiC-Monokristalls weisen. Ein EIN-Schalten bzw. AUS-Schalten („ON/OFF“) der Kanäle wird durch die Gate-Elektrodenschichten 149 gesteuert.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Vielzahl von Kontakt-Regionen 164 vom p+-Typ, die in dem Flächenschichtabschnitt der ersten Hauptfläche 103 in der aktiven Region 111 gebildet sind. Jede Kontakt-Region 164 ist in Draufsicht in einer Region zwischen zwei zueinander benachbarten Gate-Gräben 142 gebildet. Jede Kontakt-Region 164 ist in einer Region gebildet, die dem entsprechenden Gate-Graben 142 in Bezug auf die entsprechende Source-Region 163 gegenüberliegt.
  • Jede Kontakt-Region 164 ist entlang einer inneren Wand bzw. Innenwand des entsprechenden Source-Grabens 155 gebildet. Bei dieser Ausführungsform sind eine Vielzahl von Kontakt-Regionen 164 in Abständen bzw. Intervallen entlang der inneren Wände von jedem Source-Graben 155 gebildet. Jede Kontakt-Region 164 ist mit Abständen von den entsprechenden Gate-Gräben 142 gebildet.
  • Eine Konzentration einer Verunreinigung vom p-Typ von jeder Kontakt-Region 164 ist größer als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141. Die Konzentration der Verunreinigung vom p-Typ von jeder Kontakt-Region 164 ist ggf. nicht kleiner als 1,0×1018 cm-3 und nicht größer als 1,0×1021 cm-3. Eine Verunreinigung vom p-Typ von jeder Kontakt-Region 164 kann Aluminium (Al) sein.
  • Jede Kontakt-Region 164 bedeckt die Seitenwände und die Bodenwand des entsprechenden Source-Grabens 155. Ein Bodenabschnitt von jeder Kontakt-Region 164 kann parallel zu der Bodenwand des entsprechenden Source-Grabens 155 gebildet sein. Genauer gesagt beinhaltet jede Kontakt-Region 164 integral eine erste Flächenschichtregion 164a, eine zweite Flächenschichtregion 164b und eine Innenwandregion 164c.
  • Die erste Flächenschichtregion 164a bedeckt die Seitenwand auf einer Seite des Source-Grabens 155 in dem Flächenschichtabschnitt der Körperregion 141. Die erste Flächenschichtregion 164a ist elektrisch mit der Körperregion 141 und der Source-Region 163 verbunden.
  • Die erste Flächenschichtregion 164a ist bei einer Region auf der Seite der ersten Hauptfläche 103 in Bezug auf einen Bodenabschnitt der Source-Region 163 gebildet. Bei dieser Ausführungsform weist die erste Flächenschichtregion 164a einen Bodenabschnitt auf, der sich parallel zu der ersten Hauptfläche 103 erstreckt. Bei dieser Ausführungsform ist der Bodenabschnitt der ersten Flächenschichtregion 164a bei einer Region zwischen einem Bodenabschnitt der Körperregion 141 und dem Bodenabschnitt der Source-Region 163 positioniert. Der Bodenabschnitt der ersten Flächenschichtregion 164a kann bei einer Region zwischen der ersten Hauptfläche 103 und dem Bodenabschnitt der Körperregion 141 positioniert sein.
  • Bei dieser Ausführungsform ist die erste Flächenschichtregion 164a aus dem Source-Graben 155 in Richtung hin zu dem hierzu benachbarten Gate-Graben 142 herausgeführt. Die erste Flächenschichtregion 164a kann sich zu einer mittleren Region bzw. Zwischenregion zwischen dem Gate-Graben 142 und dem Source-Graben 155 erstrecken. Die erste Flächenschichtregion 164a ist mit einem Abstand von dem Gate-Graben 142 in Richtung hin zu der Seite des Source-Grabens 155 gebildet.
  • Die zweite Flächenschichtregion 164b bedeckt die Seitenwand auf der anderen Seite des Source-Grabens 155 in dem Flächenschichtabschnitt der Körperregion 141. Die zweite Flächenschichtregion 164b ist elektrisch mit der Körperregion 141 und der Source-Region 163 verbunden. Die zweite Flächenschichtregion 164b ist in Bezug auf den Bodenabschnitt der Source-Region 163 bei einer Region auf der Seite der ersten Hauptfläche 103 positioniert. Bei dieser Ausführungsform weist die zweite Flächenschichtregion 164b einen Bodenabschnitt auf, der sich parallel zu der ersten Hauptfläche 103 erstreckt.
  • Bei dieser Ausführungsform ist der Bodenabschnitt der zweiten Flächenschichtregion 164b bei einer Region zwischen dem Bodenabschnitt der Körperregion 141 und dem Bodenabschnitt der Source-Region 163 positioniert. Der Bodenabschnitt der zweiten Flächenschichtregion 164b kann bei einer Region zwischen der ersten Hauptfläche 103 und dem Bodenabschnitt der Körperregion 141 positioniert sein.
  • Bei dieser Ausführungsform ist die zweite Flächenschichtregion 164b aus der Seitenwand auf der anderen Seite des Source-Grabens 155 in Richtung hin zu dem hierzu benachbarten Gate-Graben 142 herausgeführt. Die zweite Flächenschichtregion 164b kann sich hin zu einer Zwischenregion zwischen dem Source-Graben 155 und dem Gate-Graben 142 erstrecken. Die zweite Flächenschichtregion 164b ist mit einem Abstand von dem Gate-Graben 142 in Richtung hin zu der Seite des Source-Grabens 155 gebildet.
  • Die Innenwandregion 164c ist bei einer Region auf der Seite der zweiten Hauptfläche 104 in Bezug auf die erste Flächenschichtregion 164a und die zweite Flächenschichtregion 164b (den Bodenabschnitt der Source-Region 163) positioniert. Die Innenwandregion 164c ist in einer Region der SiC-Halbleiterschicht 102 entlang der inneren Wände des Source-Grabens 155 gebildet. Die Innenwandregion 164c bedeckt die Seitenwände des Source-Grabens 155.
  • Die Innenwandregion 164c bedeckt einen Kantenabschnitt, der die Seitenwände und die Bodenwand des Source-Grabens 155 verbindet. Die Innenwandregion 164c bedeckt die Bodenwand des Source-Grabens 155, und zwar ausgehend von den Seitenwänden und über den Kantenabschnitt des Source-Grabens 155 hinweg. Der Bodenabschnitt der Kontakt-Region 164 ist durch die Innenwandregion 164c gebildet.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Vielzahl von Tiefwannenregionen („deep well regions“) 165, die in dem Flächenschichtabschnitt der ersten Hauptfläche 103 in der aktiven Region 111 gebildet sind. Jede Tiefwannenregion 165 wird auch als eine Stehspannungseinstellregion (Stehspannungshalteregion) bezeichnet, die die Stehspannung („withstand voltage“) der SiC-Halbleiterschicht 102 einstellt.
  • Jede Tiefwannenregion 165 ist in der SiC-Epitaxialschicht 107 gebildet. Genauer gesagt ist jede Tiefwannenregion 165 in der Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 gebildet.
  • Jede Tiefwannenregion 165 ist entlang der inneren Wände des entsprechenden Source-Grabens 155 gebildet, um die entsprechenden Kontakt-Regionen 164 zu bedecken. Jede Tiefwannenregion 165 ist elektrisch mit den entsprechenden Kontakt-Regionen 164 verbunden. Jede Tiefwannenregion 165 ist in einer Bandform gebildet, die sich in einer Draufsicht entlang des entsprechenden Source-Grabens 155 erstreckt. Jede Tiefwannenregion 165 bedeckt die Seitenwände des entsprechenden Source-Grabens 155.
  • Jede Tiefwannenregion 165 bedeckt den Kantenabschnitt, der die Seitenwände und die Bodenwand des entsprechenden Source-Grabens 155 verbindet. Jede Tiefwannenregion 165 bedeckt die Bodenwand des entsprechenden Source-Grabens 155, und zwar ausgehend von den Seitenwänden und hinweg über den Kantenabschnitt des entsprechenden Source-Grabens 155. Jede Tiefwannenregion 165 geht kontinuierlich über in die Körperregion 141, und zwar an den Seitenwänden des entsprechenden Source-Grabens 155.
  • Jede Tiefwannenregion 165 weist einen Bodenabschnitt auf, der in Bezug auf die Bodenwand des entsprechenden Gate-Grabens 142 auf der Seite der zweiten Hauptfläche 104 positioniert ist. Der Bodenabschnitt von jeder Tiefwannenregion 165 kann parallel zu der Bodenwand des entsprechenden Source-Grabens 155 gebildet sein.
  • Eine Konzentration einer Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 kann im Wesentlichen gleich der Konzentration der Verunreinigung vom p-Typ der Körperregion 141 sein. Die Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 kann die Konzentration der Verunreinigung vom p-Typ der Körperregion 141 überschreiten. Die Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 kann kleiner sein als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141.
  • Die Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 ist ggf. nicht größer als die Konzentration der Verunreinigung vom p-Typ der Kontakt-Regionen 164. Die Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 ist ggf. kleiner als die Konzentration der Verunreinigung vom p-Typ der Kontakt-Regionen 164. Die Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 ist ggf. nicht kleiner als 1,0×1017 cm-3 und nicht größer als 1,0×1019 cm-3.
  • Jede Tiefwannenregion 165 bildet einen pn-Übergangsabschnitt mit der SiC-Halbleiterschicht 102 (der Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107) . Ausgehend von dem pn-Übergangsabschnitt breitet sich eine Verarmungsschicht („depletion layer“) hin zu einer Region zwischen der Vielzahl von Gate-Gräben 142 aus, die zueinander benachbart sind. Die Verarmungsschicht breitet sich in Bezug auf die Bodenwand von jedem Gate-Graben 142 hin zu einer Region auf der Seite der zweiten Hauptfläche 104 aus.
  • Die Verarmungsschicht, die sich von jeder Tiefwannenregion 165 ausbreitet („spreading“), kann die Bodenwände der entsprechenden Gate-Gräben 142 überlappen. Die Verarmungsschicht, die sich von dem Bodenabschnitt von jeder Tiefwannenregion 165 ausbreitet, kann die Bodenwände der entsprechenden Gate-Gräben 142 überlappen.
  • Unter Bezugnahme auf 20 und 22 beinhaltet das SiC-Halbleiterbauteil 101 eine Umfangsrand-Tiefwannenregion 166 vom p-Typ, die in einem Umfangsrandabschnitt der aktiven Region 111 gebildet ist. Die Umfangsrand-Tiefwannenregion 166 ist in der SiC-Epitaxialschicht 107 gebildet. Genauer gesagt ist die Umfangsrand-Tiefwannenregion 166 in der Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 gebildet.
  • Die Umfangsrand-Tiefwannenregion 166 ist elektrisch mit den jeweiligen Tiefwannenregionen 165 verbunden. Die Umfangsrand-Tiefwannenregion 166 bildet ein gleiches Potential mit den jeweiligen Tiefwannenregionen 165. Bei dieser Ausführungsform ist die Umfangsrand-Tiefwannenregion 166 integral mit den jeweiligen Tiefwannenregionen 165 gebildet.
  • Genauer gesagt ist in dem Umfangsrandabschnitt der aktiven Region 111 die Umfangsrand-Tiefwannenregion 166 in Regionen entlang der inneren Wand der Kontakt-Grabenabschnitte 144 der jeweiligen Gate-Gräben 142 gebildet. Die Umfangsrand-Tiefwannenregion 166 bedeckt die Seitenwände der Kontakt-Grabenabschnitte 144 der jeweiligen Gate-Gräben 142. Die Umfangsrand-Tiefwannenregion 166 bedeckt Kantenabschnitte, die die Seitenwände und die Bodenwände der jeweiligen Kontakt-Grabenabschnitte 144 verbinden.
  • Die Umfangsrand-Tiefwannenregion 166 bedeckt die Bodenwände der jeweiligen Kontakt-Grabenabschnitten 144, und zwar ausgehend von den Seitenwänden und über die Kantenabschnitte der jeweiligen Kontakt-Grabenabschnitte 144. Die jeweiligen Tiefwannenregionen 165 gehen an den Seitenwänden der entsprechenden Kontakt-Grabenabschnitte 144 kontinuierlich in die Körperregion 141 über. Ein Bodenabschnitt der Umfangsrand-Tiefwannenregion 166 ist in Bezug auf die Bodenwände der jeweiligen Kontakt-Grabenabschnitte 144 auf der Seite der zweiten Hauptfläche 104 positioniert.
  • Die Umfangsrand-Tiefwannenregion 166 überlappt in Draufsicht die Gate-Verdrahtungsschicht 150. Die Umfangsrand-Tiefwannenregion 166 liegt der Gate-Verdrahtungsschicht 150 über die Gate-Isolierschicht 148 (die dritten Regionen 148c) gegenüber.
  • Die Umfangsrand-Tiefwannenregion 166 beinhaltet Herausführabschnitte 166a, die von den jeweiligen Kontakt-Grabenabschnitten 144 zu den jeweiligen aktiven Grabenabschnitten 143 herausgeführt sind. Die Herausführabschnitte 166a sin in der Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 gebildet. Jeder Herausführabschnitt 166a erstreckt sich entlang der Seitenwände des entsprechenden aktiven Grabenabschnittes 143 und bedeckt die Bodenwand des aktiven Grabenabschnitts 143, und zwar über einen Kanten- bzw. Eckabschnitt.
  • Der Herausführabschnitt 166a bedeckt die Seitenwände des entsprechenden aktiven Grabenabschnitts 143. Der Herausführabschnitt 166a bedeckt den Kantenabschnitt, der die Seitenwände und die Bodenwand des entsprechenden aktiven Grabenabschnittes 143 verbindet. Der Herausführabschnitt 166a bedeckt die Bodenwand des entsprechenden aktiven Grabenabschnitts 143, und zwar ausgehend von den Seitenwänden und über den Kantenabschnitt des entsprechenden aktiven Grabenabschnittes 143. Der Herausführabschnitt 166a geht bei den Seitenwänden des entsprechenden aktiven Grabenabschnittes 143 kontinuierlich über in die Körperregion 141. Ein Bodenabschnitt des Herausführabschnittes 166a ist in Bezug auf die Bodenwand des entsprechenden aktiven Grabenabschnittes 143 auf der Seite der zweiten Hauptfläche 104 positioniert.
  • Eine Konzentration einer Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 kann im Wesentlichen gleich der Konzentration der Verunreinigung vom p-Typ der Körperregion 141 sein. Die Konzentration der Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 kann die Konzentration der Verunreinigung vom p-Typ der Körperregion 141 überschreiten. Die Konzentration der Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 kann kleiner sein als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141.
  • Die Konzentration der Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 kann im Wesentlichen gleich der Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 sein. Die Konzentration der Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 kann die Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 überschreiten. Die Konzentration der Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 kann kleiner sein als die Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165.
  • Die Konzentration der Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 ist ggf. nicht größer als die Konzentration der Verunreinigung vom p-Typ der Kontakt-Regionen 164. Die Konzentration der Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 ist ggf. kleiner als die Konzentration der Verunreinigung vom p-Typ der Kontakt-Regionen 164. Die Konzentration der Verunreinigung vom p-Typ der Umfangsrand-Tiefwannenregion 166 ist ggf. nicht kleiner als 1,0×1017 cm-3 und nicht größer als 1,0×1019 cm-3.
  • Bei einem SiC-Halbleiterbauteil, das genau bzw. gerade eine pn-Übergangs-Diode beinhaltet, tritt aufgrund der Struktur, die frei von Gräben ist, ein Problem einer Konzentration eines elektrischen Feldes im Inneren der SiC-Halbleiterschicht 102 kaum auf. Die jeweiligen Tiefwannenregionen 165 (die Umfangsrand-Tiefwannenregion 166) führen dazu, dass der MISFET vom Graben-Gate-Typ sich der Struktur einer pn-Übergangs-Diode annähert. Das elektrische Feld im Inneren der SiC-Halbleiterschicht 102 kann hierdurch in dem MISFET vom Graben-Gate-Typ entspannt („relaxed“) werden. Ein Verringern eines Abstandes bzw. einer Periode („pitch“) zwischen der Vielzahl von zueinander benachbarten Tiefwannenregionen 165 ist daher hinsichtlich eines Entspannens der Konzentration des elektrischen Feldes wirksam.
  • Auch kann bei den jeweiligen Tiefwannenregionen 165, die die Bodenabschnitte auf der Seite der zweiten Hauptfläche 104 in Bezug auf die Bodenwände der entsprechenden Gate-Gräben 142 haben, eine Konzentration eines elektrischen Feldes in Bezug auf die entsprechenden Gate-Gräben 142 geeignet durch die Verarmungsschichten entspannt werden. Vorzugsweise sind Distanzen zwischen den Bodenabschnitten der Vielzahl von Tiefwannenregionen 165 und der zweiten Hauptfläche 104 im Wesentlichen gleich.
  • Das Auftreten einer Variation in den Distanzen zwischen den Bodenabschnitten der Vielzahl von Tiefwannenregionen 165 und der zweiten Hauptfläche 104 kann hierdurch unterdrückt werden. Es kann dadurch unterdrückt werden, dass die Stehspannung (zum Beispiel eine elektrostatische Durchschlagfestigkeit) („electrostatic breakdown strength“) der SiC-Halbleiterschicht 102 beschränkt wird, und zwardurch eine Konfiguration der jeweiligen Tiefwannenregionen 165, und folglich kann eine Verbesserung der Stehspannung geeignet erzielt werden.
  • Durch Ausbilden der Source-Gräben 155 kann die Verunreinigung vom p-Typ in die inneren Wände der Source-Gräben 155 eingeführt werden. Die jeweiligen Tiefwannenregionen 165 können daher so gebildet werden, dass sie mit den Source-Gräben 155 übereinstimmen bzw. konform hierzu ausgebildet sind, und das Auftreten einer Variation in den Tiefen der jeweiligen Tiefwannenregionen 165 kann somit geeignet unterdrückt werden. Auch können durch Verwenden der jeweiligen Source-Gräben 155 die jeweiligen Tiefwannenregionen 165 in geeigneter Weise in vergleichsweise tiefen Regionen der SiC-Halbleiterschicht 102 gebildet werden.
  • Bei dieser Ausführungsform ist die Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 zwischen Regionen zwischen der Vielzahl von zueinander benachbarten Tiefwannenregionen 165 angeordnet. Ein JFET- Widerstand („Übergangs-Feldeffekttransistor“, „junction field effect transistor“) kann hierdurch in den Regionen zwischen der Vielzahl von zueinander benachbarten Tiefwannenregionen 165 reduziert werden.
  • Ferner sind bei dieser Ausführungsform die Bodenabschnitte der jeweiligen Tiefwannenregionen 165 im Inneren der Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 positioniert. Hierdurch können Strompfade in seitlicher bzw. lateraler Richtung parallel zu der ersten Hauptfläche 103 ausgehend von den Bodenabschnitten der jeweiligen Tiefwannenregionen 165 erweitert bzw. verlängert werden. Ein Stromausbreitungswiderstand („current spread resistance“) kann hierdurch verringert werden. Die Niedrigkonzentrationsregion 109 der SiC-Epitaxialschicht 107 erhöht die Stehspannung der SiC-Halbleiterschicht 102 in einer solchen Struktur.
  • Unter Bezugnahme auf 23 beinhaltet das SiC-Halbleiterbauteil 101 eine Niedrigwiderstands-Elektrodenschicht 167, die auf den Gate-Elektrodenschichten 149 gebildet ist. Innerhalb der jeweiligen Gate-Gräben 142 bedeckt die Niedrigwiderstands-Elektrodenschicht 167 die oberen Endabschnitte der Gate-Elektrodenschichten 149. Die Niedrigwiderstands-Elektrodenschicht 167 beinhaltet ein leitfähiges Material mit einem Schichtwiderstand, der kleiner ist als der Schichtwiderstand der Gate-Elektrodenschichten 149. Der Schichtwiderstand der Niedrigwiderstands-Elektrodenschicht 167 ist ggf. nicht kleiner als 0, 01 Ω/□ und nicht größer als 10 Ω/□.
  • Die Niedrigwiderstands-Elektrodenschicht 167 ist in einem Film gebildet. Die Niedrigwiderstands-Elektrodenschicht 167 weist Verbindungsabschnitte 167a auf, die sich in Kontakt befinden mit den oberen Endabschnitten der Gate-Elektrodenschichten 149, und weist verbindungslose Abschnitte („non-connection portions“) 167b gegenüberliegend hierzu auf. Die Verbindungsabschnitte 167a und die verbindungslosen Abschnitte 167b der Niedrigwiderstands-Elektrodenschicht 167 können in gekrümmten Formen gebildet sein, die den oberen Endabschnitten der Gate-Elektrodenschichten 149 entsprechen bzw. mit diesen übereinstimmen. Die Verbindungsabschnitte 167a und die verbindungslose Abschnitte 167b der Niedrigwiderstands-Elektrodenschicht 167 können jede beliebige Konfiguration annehmen.
  • Eine Gesamtheit von jedem Verbindungsabschnitt 167a kann höher positioniert sein als die erste Hauptfläche 103. Die Gesamtheit des Verbindungsabschnittes 167a bzw. der gesamte Verbindungsabschnitt 167a kann niederiger positioniert sein als die erste Hauptfläche 103. Der Verbindungsabschnitt 167a kann einen Abschnitt beinhalten, der höher positioniert ist als die erste Hauptfläche 103. Der Verbindungsabschnitt 167a kann einen Abschnitt aufweisen, der niederiger positioniert ist als die erste Hauptfläche 103. Beispielsweise kann ein zentraler Abschnitt des Verbindungsabschnittes 167a niedriger positioniert sein als die erste Hauptfläche 103, und ein Umfangsrandabschnitt des Verbindungsabschnittes 167a kann höher positioniert sein als die erste Hauptfläche 103.
  • Eine Gesamtheit von jedem verbindungslosen Abschnitt 167b bzw. jeder kontaktlose Abschnitt 167b insgesamt kann höher positioniert sein als die erste Hauptfläche 103. Die Gesamtheit des verbindungslosen Abschnittes 167b kann niedriger positioniert sein als die erste Hauptfläche 103. Der verbindungslose Abschnitt 167b kann einen Abschnitt aufweisen, der höher positioniert ist als die erste Hauptfläche 103. Der verbindungslose Abschnitt 167b kann einen Abschnitt aufweisen, der niedriger positioniert ist als die erste Hauptfläche 103. Beispielsweise kann ein zentraler Abschnitt des verbindungslosen Abschnittes 167b niedriger positioniert sein als die erste Hauptfläche 103, und ein Umfangsrandabschnitt des verbindungslosen Abschnittes 167b kann höher positioniert sein als die erste Hauptfläche 103.
  • Die Niedrigwiderstands-Elektrodenschicht 167 weist Randabschnitte 167c auf, die die Gate-Isolierschicht 148 kontaktieren. Jeder Randabschnitt 167c kontaktiert einen Kantenabschnitt der Gate-Isolierschicht 148, der die entsprechende erste Region 148a und die entsprechende zweite Region 148b bzw. dritte Region 148c verbindet. Der Randabschnitt 167c kontaktiert die entsprechende dritte Region 148c der Gate-Isolierschicht 148. Genauer gesagt kontaktiert der Randabschnitt 167c den entsprechenden Bauchabschnitt 148d der Gate-Isolierschicht 148.
  • Der Randabschnitt 167c ist in einer Region auf der Seite der ersten Hauptfläche 103 in Bezug auf die Bodenabschnitte der Source-Regionen 163 gebildet. Der Randabschnitt 167c ist in einer Region weiter hin zu der Seite der ersten Hauptfläche 103 als Grenzregionen zwischen der Körperregion 141 und den Source-Regionen 163 gebildet. Der Randabschnitt 167c liegt folglich den Source-Regionen 163 über die Gate-Isolierschicht 148 gegenüber. Der Randabschnitt 167c liegt der Körperregion 141 über die Gate-Isolierschicht 148 nicht gegenüber.
  • Das Bilden eines Strompfades in einer Region der Gate-Isolierschicht 148 zwischen der Niedrigwiderstands-Elektrodenschicht 167 und der Körperregion 141 kann dadurch unterdrückt werden. Der Strompfad kann gebildet werden durch eine unerwünschte Diffusion eines Elektrodenmaterials der Niedrigwiderstands-Elektrodenschicht 167 in die Gate-Isolierschicht 148. Zum Reduzieren des Risikos des Bildens des Strompfades ist insbesondere ein Design wirksam, bei dem der Randabschnitt 167c mit der vergleichsweise dicken dritten Region 148c der Gate-Isolierschicht 148 (dem Kantenabschnitt der Gate-Isolierschicht 148) verbunden ist.
  • In der Normalenrichtung Z ist eine Dicke Tr der Niedrigwiderstands-Elektrodenschicht 167 nicht größer als eine Dicke TG der Gate-Elektrodenschicht 149 (Tr≤TG). Die Dicke Tr der Niedrigwiderstands-Elektrodenschicht 167 ist vorzugsweise kleiner als die Dicke TG der Gate-Elektrodenschicht 149 (Tr<TG). Genauer gesagt beträgt die Dicke Tr der Niedrigwiderstands-Elektrodenschicht 167 nicht mehr als eine Hälfte der Dicke TG der Gate-Elektrodenschicht 149 (Tr≤TG/2).
  • Ein Verhältnis Tr/TG der Dicke Tr der Niedrigwiderstands-Elektrodenschicht 167 in Bezug auf die Dicke TG der Gate-Elektrodenschicht 149 ist nicht kleiner als 0,01 und nicht größer als 1. Die Dicke TG der Gate-Elektrodenschicht 149 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 3 µm. Die Dicke Tr der Niedrigwiderstands-Elektrodenschicht 167 ist ggf. nicht kleiner als 0,01 µm und nicht größer als 3 µm.
  • Ein Strom, der in die jeweiligen Gate-Gräben 142 eingeleitet ist, fließt durch die Niedrigwiderstands-Elektrodenschicht 167, die den vergleichsweise niedrigen Schichtwiderstand hat, und wird auf die Gate-Elektrodenschichten 149 insgesamt übertragen. Die Gate-Elektrodenschichten 149 insgesamt (ein gesamter Bereich der aktiven Region 111) kann hierdurch dazu gebracht werden, schnell von ausgeschalteten Zustand in einen eingeschalteten Zustand zu wechseln („transition“), und daher kann eine Verzögerung des Schaltansprechens bzw. Schaltansprechverhaltens unterdrückt werden.
  • Insbesondere, obgleich zur Übertragung des Stromes im Falle der Gate-Gräben 142 mit einer Länge in der Größenordnung von Millimetern (eine Länge von nicht weniger als 1 mm) Zeit erforderlich ist, kann die Verzögerung des des Schaltansprechens geeignet durch die Niedrigwiderstands-Elektrodenschicht 167 unterdrückt werden. D.h, die Niedrigwiderstands-Elektrodenschicht 167 ist in einer stromdiffundierenden Elektrodenschicht gebildet, die den Strom in den entsprechenden Gate-Graben 142 hinein diffundiert („diffuses“).
  • Ferner verringern sich mit einem Fortschreiten der Verfeinerung der Zellstrukturen die Breite, die Tiefe, der Querschnittsbereich, etc. der Gate-Elektrodenschicht 149, und daher besteht eine Sorge hinsichtlich eines Verzögerns des Schaltansprechens aufgrund einer Zunahme eines elektrischen Widerstandes im Inneren von jedem Gate-Graben 142. In dieser Hinsicht können gemäß der Niedrigwiderstands-Elektrodenschicht 167 die Gate-Elektrodenschichten 149 insgesamt dazu gebracht werden, schnell von dem ausgeschalteten Zustand in den eingeschalteten Zustand zu wechseln, und daher kann eine Verzögerung des Schaltansprechens aufgrund der Verfeinerung geeignet unterdrückt werden.
  • Unter Bezugnahme auf 22 bedeckt bei dieser Ausführungsform die Niedrigwiderstands-Elektrodenschicht 167 auch den oberen Endabschnitt der Gate-Verdrahtungsschicht 150. Ein Abschnitt der Niedrigwiderstands-Elektrodenschicht 167, der den oberen Endabschnitt der Gate-Verdrahtungsschicht 150 bedeckt, ist einstückig ausgebildet mit Abschnitten der Niedrigwiderstands-Elektrodenschicht 167, die die oberen Endabschnitte der Gate-Elektrodenschichten 149 bedecken. Die Niedrigwiderstands-Elektrodenschicht 167 bedeckt daher gesamte Bereiche bzw. Flächen der Gate-Elektrodenschichten 149 und einen gesamten Bereich bzw. eine gesamte Fläche der Gate-Verdrahtungsschicht 150.
  • Ein Strom, der von dem Gate-Pad 116 und den Gate-Fingern 117 und 118 der Gate-Verdrahtungsschicht 150 zugeführt wird, wird folglich über die Niedrigwiderstands-Elektrodenschicht 167 übertragen, die den vergleichsweise niedrigen Schichtwiderstand hat, und zwar auf die Gate-Elektrodenschichten 149 und die Gate-Verdrahtungsschicht 150 insgesamt bzw. auf alle Gate-Elektrodenschichten 149 und Gate-Verdrahtungsschichten 150.
  • Die Gate-Elektrodenschichten 149 insgesamt (der gesamte Bereich der aktiven Region 111) kann hierdurch so ausgebildet werden, dass sie schnell von dem ausgeschalteten Zustand in den eingeschalteten Zustand wechseln bzw. umschalten, und zwar über die Gate-Verdrahtungsschicht 150 und daher kann die Verzögerung des Schaltansprechens unterdrückt werden. Insbesondere in dem Fall, dass die Gate-Gräben 142 die Länge der Größenordnung von Millimetern haben, kann die Verzögerung des Schaltansprechens geeignet durch die Niedrigwiderstands-Elektrodenschicht 167 unterdrückt werden, die den oberen Endabschnitt der Gate-Verdrahtungsschicht 150 bedeckt.
  • Die Niedrigwiderstands-Elektrodenschicht 167 beinhaltet eine Polycide-Schicht. Die Polycide-Schicht wird dadurch gebildet, dass Abschnitte, die Flächenschichtabschnitte der Gate-Elektrodenschichten 149 bilden, durch ein Metallmaterial zu Silicit gebildet („silicided“) werden. Genauer gesagt ist die Polycide-Schicht aufgebaut aus einer Polycide-Schicht vom p-Typ, die die Verunreinigung vom p-Typ beinhaltet, die in die Gate-Elektrodenschichten 149 dotiert ist (Polysilicium vom p-Typ). Die Polycide-Schicht hat vorzugsweise einen spezifischen Widerstand von nicht weniger als 10 µΩ·cm und nicht mehr als 110 µΩ·cm.
  • Ein Schichtwiderstand im Inneren des Gate-Grabens 142, in den die Gate-Elektrodenschichten 149 und die Niedrigwiderstands-Elektrodenschicht 167 eingebettet sind, ist nicht größer als ein Schichtwiderstand der Gate-Elektrodenschichten 149 allein. Der Schichtwiderstand im Inneren des Gate-Grabens 142 ist vorzugsweise nicht größer als ein Schichtwiderstand eines Polysiliciums vom n-Typ, das mit einer Verunreinigung vom n-Typ dotiert ist.
  • Der Schichtwiderstand im Inneren des Gate-Grabens 142 wird angenähert durch den Schichtwiderstand der Niedrigwiderstands-Elektrodenschicht 167. D.h., der Schichtwiderstand im Inneren des Gate-Graben 142 ist ggf. nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□. Der Schichtwiderstand im Inneren des Gate-Grabens 142 ist vorzugsweise kleiner als 10 Ω/□.
  • Die Niedrigwiderstands-Elektrodenschicht 167 kann wenigstens eine Art von Material aus TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und WSi2 aufweisen. Von diesen Arten von Materialien sind NiSi, CoSi2 and TiSi2 insbesondere geeignet als die Polycide-Schicht, die die Niedrigwiderstands-Elektrodenschicht 167 bildet, und zwar weil diese vergleichsweise niedrige spezifische Widerstandswerte und Temperaturabhängigkeiten haben.
  • Das SiC-Halbleiterbauteil 101 beinhaltet Source-Sub-Gräben 168, die in Regionen der ersten Hauptfläche 103 entlang der oberen Endabschnitte der Source-Elektrodenschichten 157 gebildet sind, so dass sie in Kommunikation bzw. in Verbindung bzw. in Berührung sind mit den entsprechenden Source-Gräben 155. Jeder Source-Sub-Graben 168 bildet einen Abschnitt der Seitenwände des entsprechenden Source-Grabens 155.
  • Bei dieser Ausführungsform ist der Source-Sub-Graben 168 in eine Endlosform (bei dieser Ausführungsform in eine vierseitige Ringform) gebildet, die in Draufsicht den oberen Endabschnitt der Source-Elektrodenschicht 157 umgibt. Der Source-Sub-Graben 168 grenzt an den oberen Endabschnitt der Source-Elektrodenschicht 157.
  • Der Source-Sub-Graben 168 wird gebildet durch Graben in einen Abschnitt der Source-Isolierschicht 156. Genauer gesagt wird der Source-Sub-Graben 168 gebildet durch Graben in dem oberen Endabschnitt der Source-Isolierschicht 156 und dem oberen Endabschnitt der Source-Elektrodenschicht 157, und zwar ausgehend von der ersten Hauptfläche 103.
  • Der obere Endabschnitt der Source-Elektrodenschicht 157 weist eine Form auf, die in Bezug auf einen unteren Endabschnitt der Source-Elektrodenschicht 157 nach innen eingeschnürt („constricted“) ist. Der untere Endabschnitt der Source-Elektrodenschicht 157 ist ein Abschnitt der Source-Elektrodenschicht 157, der auf der Seite der Bodenwand des entsprechenden Source-Grabens 155 positioniert ist. Eine Breite des oberen Endabschnittes der Source-Elektrodenschicht 157 in der ersten Richtung kann kleiner sein als eine Breite in der ersten Richtung des unteren Endabschnittes der Source-Elektrodenschicht 157.
  • Der Source-Sub-Graben 168 ist in Schnittansicht in eine konvergierende Form gebildet, mit einem Bodenbereich, der kleiner ist als ein Öffnungsbereich. Eine Bodenwand des Source-Sub-Grabens 168 kann in eine Form gebildet sein, die hin zu der zweiten Hauptfläche 104 gekrümmt ist.
  • Eine innere Wand des Source-Sub-Grabens 168 legt die Source-Region 163, die Kontakt-Region 164, die Source-Isolierschicht 156 und die Source-Elektrodenschicht 157 frei („exposes‟). Die innere Wand des Source-Sub-Grabens 168 legt die erste Flächenschichtregion 164a und die zweite Flächenschichtregion 164b der Kontakt-Region 164 frei. Die Bodenwand des Source-Sub-Grabens 168 legt wenigstens die erste Region 156a der Source-Isolierschicht 156 frei. Ein oberer Endabschnitt der ersten Region 156a der Source-Isolierschicht 156 ist tiefer positioniert als die erste Hauptfläche 103.
  • Ein Öffnungsrandabschnitt 169 von jedem Source-Graben 155 beinhaltet einen geneigten Abschnitt 170, der ausgehend von der ersten Hauptfläche 103 hin zu einer Innenseite des Source-Graben 155 nach unten geneigt ist. Der Öffnungsrandabschnitt 169 von jedem Source-Graben 155 ist ein Kantenabschnitt, der die erste Hauptfläche 103 und die Seitenwände des Source-Grabens 155 verbindet. Der geneigte Abschnitt 170 von jedem Source-Graben 155 ist durch den Source-Sub-Graben 168 gebildet.
  • Bei dieser Ausführungsform ist der geneigte Abschnitt 170 in eine gekrümmte Form gebildet, die hin zu der Seite der SiC-Halbleiterschicht 102 ausgenommen ist. Der geneigte Abschnitt 170 kann in einer gekrümmten Form gebildet sein, die hin zu der Seite des Source-Sub-Grabens 168 vorsteht. Der geneigte Abschnitt 170 entspannt eine Konzentration eines elektrischen Feldes in Bezug auf den Öffnungsrandabschnitt 169 des entsprechenden Source-Grabens 155.
  • Unter Bezugnahme auf 24 und 25 weist die aktive Region 111 eine aktive Hauptfläche 171 auf, die einen Abschnitt der ersten Hauptfläche 103 bildet. Die äußere Region 112 weist eine äußere Hauptfläche 172 auf, die einen Abschnitt der ersten Hauptfläche 103 bildet. Bei dieser Ausführungsform ist die äußere Hauptfläche 172 mit den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 verbunden.
  • Die aktive Hauptfläche 171 und die äußere Hauptfläche 172 weisen jeweils hin zu der c-Ebene des SiC-Monokristalls. Ferner haben die aktive Hauptfläche 171 und die äußere Hauptfläche 172 jeweils den Off-Winkel 9, der in der [11-20]-Richtung in Bezug auf die c-Ebenen des SiC-Monokristalls geneigt ist.
  • Die äußere Hauptfläche 172 ist in Bezug auf die aktive Hauptfläche 171 auf der Seite der zweite Hauptfläche 104 gebildet. Bei dieser Ausführungsform ist die äußere Region 112 gebildet durch Graben in der ersten Hauptfläche 103, und zwar in Richtung hin zu der Seite der zweiten Hauptfläche 104. Die äußere Hauptfläche 172 ist somit in einer Region gebildet, die in Bezug auf die aktive Hauptfläche 171 in Richtung hin zu der Seite der zweiten Hauptfläche 104 ausgenommen bzw. zurückversetzt ist.
  • Die äußere Hauptfläche 172 kann auf der Seite der zweiten Hauptfläche 104 in Bezug auf die Bodenwände der jeweiligen Gate-Gräben 142 positioniert sein. Die äußere Hauptfläche 172 kann auf einer Tiefenposition gebildet sein, die im Wesentlichen gleich den Bodenwänden der jeweiligen Source-Gräben 155 ist. Die äußere Hauptfläche 172 kann im Wesentlichen auf der gleichen Ebene wie die Bodenwände der jeweiligen Source-Gräben 155 positioniert sein.
  • Eine Distanz zwischen der äußeren Hauptfläche 172 und der zweiten Hauptfläche 104 kann im Wesentlichen gleich Distanzen zwischen den Bodenwänden der jeweiligen Source-Gräben 155 und der zweiten Hauptfläche 104 sein. Die äußere Hauptfläche 172 kann in Bezug auf die Bodenwände der jeweiligen Source-Gräben 155 auf der Seite der zweiten Hauptfläche 104 positioniert sein. Die äußere Hauptfläche 172 kann innerhalb eines Bereiches von nicht weniger als 0 µm und nicht mehr als 1 µm hin zu der Seite der zweiten Hauptfläche 104 in Bezug auf die Bodenwände der jeweiligen Source-Gräben 155 positioniert sein.
  • Die äußere Hauptfläche 172 legt die SiC-Epitaxialschicht 107 frei. Genauer gesagt legt die äußere Hauptfläche 172 die Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 frei („exposes“) . Die äußere Hauptfläche 172 liegt daher der Niedrigkonzentrationsregion 109 über die Hochkonzentrationsregion 108 gegenüber.
  • Bei dieser Ausführungsform ist die aktive Region 111 durch die äußere Region 112 als ein Mesa bzw. mit einer Mesa-Form abgegrenzt. D.h., die aktive Region 111 ist als ein aktiver Mesa 173 mit einer Mesa-Form gebildet, die weiter nach oben vorsteht als die äußere Region 112.
  • Der aktive Mesa 173 beinhaltet aktive Seitenwände 174, die die aktive Hauptfläche 171 und die äußere Hauptfläche 172 verbinden. Die aktiven Seitenwände 174 grenzen eine Grenzregion zwischen der aktiven Region 111 und der äußeren Region 112 ab. Die erste Hauptfläche 103 ist gebildet durch die aktive Hauptfläche 171, die äußere Hauptfläche 172 und die aktiven Seitenwände 174.
  • Bei dieser Ausführungsform erstrecken sich die aktiven Seitenwände 174 entlang der Normalenrichtung Z auf die aktive Hauptfläche 171 (äußere Hauptfläche 172). Die aktiven Seitenwände 174 sind durch die m-Ebenen und die α-Ebenen des SiC-Monokristalls gebildet.
  • Die aktiven Seitenwände 174 können geneigte Flächen haben, die ausgehend von der aktiven Hauptfläche 171 hin zu der äußeren Hauptfläche 172 nach unten geneigt sind. Ein Neigungswinkel von jeder aktiven Seitenwand 174 ist ein Winkel, den die aktive Seitenwand 174 mit der aktiven Hauptfläche 171 im Inneren der SiC-Halbleiterschicht 102 bildet.
  • In diesem Fall kann der Neigungswinkel der aktiven Seitenwand 174 90° überschreiten und ist ggf. nicht größer als 135°. Der Neigungswinkel der aktiven Seitenwand 174 überschreitet ggf. 90° und ist ggf. nicht größer als 95°, ist ggf. nicht kleiner als 95° und nicht größer als 100°, ist ggf. nicht kleiner als 100° und nicht größer als 110°, ist ggf. nicht kleiner als 110° und nicht größer als 120° oder ist ggf. nicht kleiner als 120° und nicht größer als 135°. Der Neigungswinkel der aktiven Seitenwand 174 überschreitet vorzugsweise 90° und ist vorzugsweise nicht größer als 95°.
  • Die aktiven Seitenwände 174 legen die SiC-Epitaxialschicht 107 frei („expose“). Genauer gesagt legen die aktiven Seitenwände 174 die Hochkonzentrationsregion 108 frei. In einer Region auf der Seite der aktiven Hauptfläche 171 legen die aktiven Seitenwände 174 wenigstens die Körperregion 141 frei. In 24 und 25 ist ein Konfigurationsbeispiel gezeigt, bei dem die aktiven Seitenwände 174 die Körperregion 141 und die Source-Regionen 163 freilegen bzw. exponieren („expose“) .
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine Diodenregion 181 vom p+-Typ (Verunreinigungsregion) , die in einem Flächenschichtabschnitt der äußeren Hauptfläche 172 gebildet ist. Ferner beinhaltet das SiC-Halbleiterbauteil 101 eine äußere Tiefwannenregion 182 vom p-Typ, die in dem Flächenschichtabschnitt der äußeren Hauptfläche 172 gebildet ist. Ferner beinhaltet das SiC-Halbleiterbauteil 101 eine Feldgrenzstruktur bzw. Feldbegrenzungsstruktur 183 vom p-Typ, die in dem Flächenschichtabschnitt der äußeren Hauptfläche 172 gebildet ist.
  • Die Diodenregion 181 ist in einer Region der äußeren Region 112 zwischen den aktiven Seitenwänden 174 und den Seitenflächen 105A bis 105D gebildet. Die Diodenregion 181 ist mit Abständen von den aktiven Seitenwänden 174 und den Seitenflächen 105A bis 105D gebildet.
  • Die Diodenregion 181 erstreckt sich in Draufsicht in einer Bandform entlang der aktiven Region 111. Bei dieser Ausführungsform ist die Diodenregion 181 in eine Endlosform (eine vierseitige Ringform bei dieser Ausführungsform) gebildet, die in Draufsicht die aktive Region 111 umgibt. Die Diodenregion 181 überlappt in Draufsicht mit der Source-Routing-Verdrahtung 123. Die Diodenregion 181 ist elektrisch mit der Source-Routing-Verdrahtung 123 verbunden. Die Diodenregion 181 bildet einen Abschnitt der einen Avalanche-Strom absorbierenden Struktur.
  • Die Diodenregion 181 bildet mit der SiC-Halbleiterschicht 102 einen pn-Übergangsabschnitt. Genauer gesagt ist die Diodenregion 181 im Inneren der SiC-Epitaxialschicht 107 positioniert. Die Diodenregion 181 bildet folglich den pn-Übergangsabschnitt mit der SiC-Epitaxialschicht 107.
  • Genauer gesagt ist die Diodenregion 181 im Inneren der Hochkonzentrationsregion 108 positioniert. Die Diodenregion 181 bildet folglich den pn-Übergangsabschnitt mit der Hochkonzentrationsregion 108. Eine pn-Übergangs-Diode Dpn, die die Diodenregion 181 als eine Anode und die SiC-Halbleiterschicht 102 als eine Kathode hat, wird hierdurch gebildet.
  • Eine Gesamtheit der Diodenregion 181 bzw. die gesamte Diodenregion 181 ist auf der Seite der zweiten Hauptfläche 104 in Bezug auf die Bodenwände oder jeweiligen Gate-Gräben 142 positioniert. Ein Bodenabschnitt der Diodenregion 181 ist auf der Seite der zweiten Hauptfläche 104 in Bezug auf die Bodenwände der jeweiligen Source-Gräben 155 positioniert. Der Bodenabschnitt der Diodenregion 181 kann bei einer Tiefenposition gebildet sein, die im Wesentlichen gleich jener der Bodenabschnitte der Kontakt-Regionen 164 ist. Der Bodenabschnitt der Diodenregion 181 kann auf im Wesentlichen der gleichen Ebene positioniert sein wie die Bodenabschnitte der Kontakt-Regionen 164.
  • Eine Konzentration einer Verunreinigung vom p-Typ der Diodenregion 181 ist im Wesentlichen gleich der Konzentration der Verunreinigung vom p-Typ der Kontakt-Regionen 164. Die Konzentration der Verunreinigung vom p-Typ der Diodenregion 181 ist größer als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141. Die Konzentration der Verunreinigung vom p-Typ der Diodenregion 181 ist ggf. nicht kleiner als 1,0×1018 cm-3 und nicht größer als 1,0×1021 cm-3.
  • Die äußere Tiefwannenregion 182 ist in einer Draufsicht in einer Region zwischen den aktiven Seitenwänden 174 und der Diodenregion 181 gebildet. Bei dieser Ausführungsform ist die äußere Tiefwannenregion 182 mit Abständen von den aktiven Seitenwänden 174, und zwar hin zu der Seite der Diodenregion 181, gebildet. Die äußere Tiefwannenregion 182 wird auch als eine Stehspannungseinstellregion (Stehspannungshalteregion) bezeichnet, die die Stehspannung der SiC-Halbleiterschicht 102 einstellt.
  • Die äußere Tiefwannenregion 182 erstreckt sich in einer Draufsicht in einer Bandform entlang der aktiven Region 111. Bei dieser Ausführungsform ist die äußere Tiefwannenregion 182 in einer Endlosform (einer vierseitigen Ringform bei dieser Ausführungsform) gebildet, die in Draufsicht die aktive Region 111 umgibt. Die äußere Tiefwannenregion 182 ist elektrisch mit der Source-Routing-Verdrahtung 123 verbunden, und zwar über die Diodenregion 181. Die äußere Tiefwannenregion 182 kann einen Abschnitt der pn-Übergangs-Diode Dpn bilden. Die äußere Tiefwannenregion 182 kann einen Abschnitt einer einen Avalanche-Strom absorbierenden Struktur bilden.
  • Eine Gesamtheit der äußeren Tiefwannenregion 182 bzw. die gesamte äußere Tiefwannenregion 182 ist in Bezug auf die Bodenwände der jeweiligen Gate-Gräben 142 auf der Seite der zweiten Hauptfläche 104 positioniert. Ein Bodenabschnitt der äußeren Tiefwannenregion 182 ist in Bezug auf die Bodenwände der jeweiligen Source-Gräben 155 auf der Seite der zweiten Hauptfläche 104 positioniert. Der Bodenabschnitt der äußeren Tiefwannenregion 182 ist in Bezug auf Bodenabschnitt der Diodenregion 181 auf der Seite der zweiten Hauptfläche 104 positioniert.
  • Der Bodenabschnitt der äußeren Tiefwannenregion 182 kann bei einer Tiefenposition gebildet sein, die im Wesentlichen gleich jener der Bodenabschnitte der jeweiligen Tiefwannenregionen 165 ist. Der Bodenabschnitt der äußeren Tiefwannenregion 182 kann im Wesentlichen auf der gleichen Ebene positioniert sein wie die Bodenabschnitte der jeweiligen Tiefwannenregionen 165. Eine Distanz zwischen dem Bodenabschnitt der äußeren Tiefwannenregion 182 und der äußeren Hauptfläche 172 kann im Wesentlichen gleich Distanzen zwischen den Bodenabschnitten der jeweiligen Tiefwannenregionen 165 und den Bodenwänden der jeweiligen Source-Gräben 155 sein.
  • Eine Distanz zwischen dem Bodenabschnitt der äußeren Tiefwannenregion 182 und der zweiten Hauptfläche 104 kann im Wesentlichen gleich den Distanzen zwischen den Bodenabschnitten der jeweiligen Tiefwannenregionen 165 und der zweiten Hauptfläche 104 sein. Hierdurch kann unterdrückt werden, dass eine Variation zwischen der Distanz zwischen dem Bodenabschnitt der äußeren Tiefwannenregion 182 und der zweiten Hauptfläche 104 sowie den Distanzen zwischen den Bodenabschnitten der jeweiligen Tiefwannenregionen 165 und der zweiten Hauptfläche 104 auftritt.
  • Es kann hierdurch unterdrückt werden, dass die Stehspannung (zum Beispiel die elektrostatische Durchschlagfestigkeit bzw. Durchbruchfestigkeit) der SiC-Halbleiterschicht 102 beschränkt wird durch die Konfiguration der äußeren Tiefwannenregion 182 und die Konfiguration der jeweiligen Tiefwannenregionen 165, und daher kann eine Verbesserung der Stehspannung geeignet erzielt werden.
  • Der Bodenabschnitt der äußeren Tiefwannenregion 182 kann in Bezug auf die Bodenabschnitte der jeweiligen Tiefwannenregionen 165 auf der Seite der zweiten Hauptfläche 104 positioniert sein. Der Bodenabschnitt der äußeren Tiefwannenregion 182 kann innerhalb eines Bereiches von nicht weniger als 0 µm und nicht mehr als 1 µm hin zu der Seite der zweiten Hauptfläche 104 positioniert sein, und zwar in Bezug auf die Bodenabschnitte der jeweiligen Tiefwannenregionen 165.
  • Ein innerer Umfangsrand der äußeren Tiefwannenregion 182 kann sich hin zu der Nachbarschaft der Grenzregion zwischen der aktiven Region 111 und der äußeren Region 112 erstrecken. Die äußere Tiefwannenregion 182 kann die Grenzregion zwischen der aktiven Region 111 und der äußeren Region 112 kreuzen. Der innere Umfangsrand der äußeren Tiefwannenregion 182 kann Kantenabschnitte bedecken, die die aktiven Seitenwände 174 und die äußere Hauptfläche 172 verbinden. Der innere Umfangsrand der äußeren Tiefwannenregion 182 kann sich weiter entlang der aktiven Seitenwände 174 erstrecken und mit der Körperregion 141 verbunden sein.
  • Bei dieser Ausführungsform bedeckt ein äußerer Umfangsrand der äußeren Tiefwannenregion 182 die Diodenregion 181 ausgehend von der Seite der zweiten Hauptfläche 104. Die äußere Tiefwannenregion 182 kann in Draufsicht mit der Source-Routing-Verdrahtung 123 überlappen. Der äußere Umfangsrand der äußeren Tiefwannenregion 182 kann ausgehend von der Diodenregion 181 mit Abständen hin zu den Seiten der aktiven Seitenwand 174 gebildet sein.
  • Eine Konzentration einer Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 ist ggf. nicht größer als die Konzentration der Verunreinigung vom p-Typ der Diodenregion 181. Die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 ist ggf. kleiner als die Konzentration der Verunreinigung vom p-Typ der Diodenregion 181.
  • Die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 kann im Wesentlichen gleich der Konzentration der Verunreinigung vom p-Typ von jeder Tiefwannenregion 165 sein. Die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 kann im Wesentlichen gleich der Konzentration der Verunreinigung vom p-Typ der Körperregion 141 sein.
  • Die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 kann die Konzentration der Verunreinigung vom p-Typ der Körperregion 141 überschreiten. Die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 kann kleiner sein als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141.
  • Die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 ist ggf. nicht größer als die Konzentration der Verunreinigung vom p-Typ von jeder Kontakt-Region 164. Die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 kann ggf. kleiner sein als die Konzentration der Verunreinigung vom p-Typ von jeder Kontakt-Region 164. Die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182 ist ggf. nicht kleiner als 1,0×1017 cm-3 und nicht größer als 1,0×1019 cm-3.
  • Die Feldgrenzstruktur 183 ist in Draufsicht in einer Region zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D gebildet. Bei dieser Ausführungsform ist die Feldgrenzstruktur 183 ausgehend von den Seitenflächen 105A bis 105D mit Abständen in Richtung hin zu der Seite der Diodenregion 181 gebildet.
  • Die Feldgrenzstruktur 183 beinhaltet eine oder eine Vielzahl von (beispielsweise nicht weniger als zwei und nicht mehr als zwanzig) Feldgrenzregionen 184. Bei dieser Ausführungsform beinhaltet die Feldgrenzstruktur 183 eine Feldgrenzregiongruppe mit einer Vielzahl von (fünf) Feldgrenzregionen 184A, 184B, 184C, 184D und 184E. Die Feldgrenzregionen 184A bis 184E sind in dieser Reihenfolge mit Abständen entlang einer Richtung weg von der Diodenregion 181 gebildet.
  • Die Feldgrenzregionen 184A bis 184E erstrecken sich in Draufsicht jeweils in Bandformen entlang dem Umfangsrand der aktiven Region 111. Genauer gesagt sind die Feldgrenzregionen 184A bis 184E jeweils in Endlosformen (vierseitige Ringformen bei dieser Ausführungsform) gebildet, die in Draufsicht die aktive Region 111 umgeben. Jede der Feldgrenzregionen 184A bis 184E wird auch als eine FLR-Region bzw. als feldbegrenzende Ringregion („field limiting ring“) bezeichnet.
  • Bei dieser Ausführungsform sind Bodenabschnitte der Feldgrenzregionen 184A bis 184E in Bezug auf den Bodenabschnitt der Diodenregion 181 auf der Seite der zweiten Hauptfläche 104 positioniert. Bei dieser Ausführungsform bedeckt die Feldgrenzregion 184A auf einer innersten Seite von den Feldgrenzregionen 184A bis 184E die Diodenregion 181 ausgehend von der Seite der zweiten Hauptfläche 104. Die Feldgrenzregion 184A kann in Draufsicht mit der Source-Routing-Verdrahtung 123 überlappen, die oben beschrieben ist.
  • Die Feldgrenzregion 184A ist elektrisch mit der Source-Routing-Verdrahtung 123 verbunden, und zwar über die Diodenregion 181. Die Feldgrenzregion 184A kann einen Abschnitt der pn-Übergangs-Diode Dpn bilden. Die Feldgrenzregion 184A kann einen Abschnitt der einen Avalanche-Strom absorbierenden Struktur bilden.
  • Gesamtheiten der Feldgrenzregionen 184A bis 184E bzw. die gesamten Feldgrenzregionen 184Abis 184E sind in Bezug auf die Bodenwände der jeweiligen Gate-Gräben 142 auf der Seite zweiten Hauptfläche 104 positioniert. Die Bodenabschnitte der Feldgrenzregionen 184A bis 184E sind in Bezug auf die Bodenwände der jeweiligen Source-Gräben 155 auf der Seite der zweiten Hauptfläche 104 positioniert.
  • Die Feldgrenzregionen 184A bis 184E können auf einer Tiefenposition gebildet sein, die im Wesentlichen gleich jener der jeweiligen Tiefwannenregionen 165 (der äußeren Tiefwannenregion 182) ist. Die Bodenabschnitte der Feldgrenzregionen 184A bis 184E können auf im Wesentlichen der gleichen Ebene positioniert sein wie die Bodenabschnitte der jeweiligen Tiefwannenregionen 165 (der äußeren Tiefwannenregion 182).
  • Die Bodenabschnitte der Feldgrenzregionen 184A bis 184E können in Bezug auf die Bodenabschnitte der jeweiligen Tiefwannenregionen 165 (der äußeren Tiefwannenregion 182) auf der Seite der äußeren Hauptfläche 172 positioniert sein. Die Bodenabschnitte der Feldgrenzregionen 184A bis 184E können in Bezug auf die Bodenabschnitte der jeweiligen Tiefwannenregionen 165 (der äußeren Tiefwannenregion 182) auf der Seite der zweiten Hauptfläche 104 positioniert sein.
  • Die Breiten bzw. Abstände zwischen zueinander benachbarten Feldgrenzregionen 184A bis 184E können sich voneinander unterscheiden. Die Breiten zwischen zueinander benachbarten Feldgrenzregionen 184A bis 184E können in der Richtung weg von der aktiven Region 111 zunehmen. Die Breiten zwischen zueinander benachbarten Feldgrenzregionen 184A bis 184E können in der Richtung weg von der aktiven Region 111 abnehmen.
  • Die Tiefen der Feldgrenzregionen 184A bis 184E können sich voneinander unterscheiden. The Tiefen der Feldgrenzregionen 184A bis 184E können in der Richtung weg von der aktiven Region 111 abnehmen. Die Tiefen der Feldgrenzregionen 184A bis 184E können in der Richtung weg von der aktiven Region 111 zunehmen.
  • Eine Konzentration einer Verunreinigung vom p-Typ der Feldgrenzregionen 184A bis 184E ist ggf. nicht größer als die Konzentration der Verunreinigung vom p-Typ der Diodenregion 181. Die Konzentration der Verunreinigung vom p-Typ der Feldgrenzregionen 184A bis 184E ist ggf. kleiner als die Konzentration der Verunreinigung vom p-Typ der Diodenregion 181.
  • Die Konzentration der Verunreinigung vom p-Typ der Feldgrenzregionen 184A bis 184E ist ggf. nicht größer als die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182. Die Konzentration der Verunreinigung vom p-Typ der Feldgrenzregionen 184A bis 184E ist ggf. kleiner als die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182.
  • Die Konzentration der Verunreinigung vom p-Typ der Feldgrenzregionen 184A bis 184E ist ggf. nicht kleiner als die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182. Die Konzentration der Verunreinigung vom p-Typ der Feldgrenzregionen 184A bis 184E kann größer sein als die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182.
  • Die Konzentration der Verunreinigung vom p-Typ der Feldgrenzregionen 184A bis 184E ist ggf. nicht kleiner als 1,0×1015 cm-3 und nicht größer als 1, 0×1018 cm-3. Vorzugsweise ist die Konzentration der Verunreinigung vom p-Typ der Diodenregion 181 größer als (>) die Konzentration der Verunreinigung vom p-Typ der äußeren Tiefwannenregion 182, die wiederum größer ist (>) als die Konzentration der Verunreinigung vom p-Typ der Feldgrenzregionen 184A bis 184E.
  • Die Feldgrenzstruktur 183 entspannt die Konzentration des elektrischen Feldes in der äußeren Region 112. Die Anzahl, die Breiten, die Tiefen, die Konzentration der Verunreinigung vom p-Typ, etc. der Feldgrenzregionen 184 können gemäß dem zu entspannenden elektrischen Feld beliebige von verschiedenen Werten annehmen.
  • Bei dieser Ausführungsform wurde ein Beispiel beschrieben, bei dem die Feldgrenzstruktur 183 eine oder eine Vielzahl von Feldgrenzregionen 184 beinhaltet, die in einer Region zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D gebildet sind.
  • Die Feldgrenzstruktur 183 kann jedoch eine oder eine Vielzahl von Feldgrenzregionen 184 beinhalten, die in Draufsicht in der Region zwischen den aktiven Seitenwänden 174 und der Diodenregion 181 gebildet ist bzw. sind, und zwar anstelle der Region zwischen der Diodenregion 181 und den Seitenflächen 105A bis105D.
  • Ferner kann die Feldgrenzstruktur 183 eine oder eine Vielzahl von Feldgrenzregionen 184 beinhalten, die in Draufsicht in der Region zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D gebildet ist bzw. sind, und kann eine oder eine Vielzahl von Feldgrenzregionen 184 beinhalten, die in Draufsicht in der Region zwischen den aktiven Seitenwänden 174 und der Diodenregion 181 gebildet ist bzw. sind.
  • Das SiC-Halbleiterbauteil 101 beinhaltet eine äußere Isolierschicht 191, die auf der ersten Hauptfläche 103 in der äußeren Region 112 gebildet ist. Die äußere Isolierschicht 191 bildet einen Abschnitt der Hauptflächen-Isolierschicht 113. Die äußere Isolierschicht 191 bildet Abschnitte der Isolierseitenflächen 114A bis 114D der Hauptflächen-Isolierschicht 113.
  • Die äußere Isolierschicht 191 bedeckt selektiv die Diodenregion 181, die äußere Tiefwannenregion 182 und die Feldgrenzstruktur 183 in der äußeren Region 112. Die äußere Isolierschicht 191 ist in einem Film entlang der aktiven Seitenwände 174 und der äußeren Hauptfläche 172 gebildet. Auf der aktiven Hauptfläche 171 ist die äußere Isolierschicht 191 kontinuierlich ausgebildet mit der Gate-Isolierschicht 148. Genauer gesagt ist die äußere Isolierschicht 191 kontinuierlich ausgebildet mit den dritten Regionen 148c der Gate-Isolierschicht 148.
  • Die äußere Isolierschicht 191 kann ein Siliciumoxid beinhalten. Die äußere Isolierschicht 191 kann einen anderen bzw. weiteren Isolierfilm aus Siliciumnitrid, etc. beinhalten. Bei dieser Ausführungsform ist die äußere Isolierschicht 191 aus dem gleichen Isoliermaterialtyp gebildet wie die Gate-Isolierschicht 148.
  • Die äußere Isolierschicht 191 beinhaltet eine erste Region 191a und eine zweite Region 191b. Die erste Region 191a der äußeren Isolierschicht 191 bedeckt die aktiven Seitenwände 174. Die zweite Region 191b der äußeren Isolierschicht 191 bedeckt die äußere Hauptfläche 172.
  • Eine Dicke der zweiten Region 191b der äußeren Isolierschicht 191 ist ggf. nicht größer als eine Dicke der ersten Region 191a der äußeren Isolierschicht 191. Die Dicke der zweiten Region 191b der äußeren Isolierschicht 191 kann kleiner sein als die Dicke der ersten Region 191a der äußeren Isolierschicht 191.
  • Die Dicke der ersten Region 191a der äußeren Isolierschicht 191 kann im Wesentlichen gleich sein der Dicke der ersten Regionen 191a bzw. 148a der Gate-Isolierschicht 148. Die Dicke der zweiten Region 191b der äußeren Isolierschicht 191 kann im Wesentlichen gleich der Dicke der dritten Regionen 148c der Gate-Isolierschicht 148 sein. Offensichlicherweise kann die äußere Isolierschicht 191 mit einer gleichförmigen Dicke gebildet werden.
  • Unter Bezugnahme auf 24 und 25 beinhaltet das SiC-Halbleiterbauteil 101 ferner eine Seitenwandstruktur 192, die die aktiven Seitenwände 174 bedeckt. Die Seitenwandstruktur 192 schützt und verstärkt den aktiven Mesa 173 von der Seite der äußeren Region 112.
  • Auch bildet die Seitenwandstruktur 192 eine niveaudifferenz-moderierende Struktur, die eine Niveaudifferenz moderiert bzw. ausgleicht, die zwischen der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 gebildet ist. Wenn eine obere Schichtstruktur (Deckschicht), die die Grenzregion zwischen der aktiven Region 111 und der äußeren Region 112 bedeckt, gebildet wird, bedeckt die obere Schichtstruktur die Seitenwandstruktur 192. Die Seitenwandstruktur 192 verbessert die Flachheit der oberen Schichtstruktur.
  • Die Seitenwandstruktur 192 kann einen geneigten Abschnitt 193 haben, der ausgehend von der aktiven Hauptfläche 171 in Richtung hin zu der äußeren Hauptfläche 172 nach unten geneigt ist bzw. abfällt. Die Niveaudifferenz kann durch den geneigten Abschnitt 193 geeignet moderiert bzw. abgeschwächt werden. Der geneigte Abschnitt 193 kann in einer gekrümmten Form gebildet sein, die in Richtung hin zu der Seite der SiC-Halbleiterschicht 102 ausgenommen ist. Der geneigte Abschnitt 193 kann in einer gekrümmten Form gebildet sein, die in einer Richtung weg von der SiC-Halbleiterschicht 102 vorsteht.
  • Der geneigte Abschnitt 193 kann sich in einer Ebene von der Seite der aktiven Hauptfläche 171 in Richtung hin zu der Seite der äußeren Hauptfläche 172 erstrecken. Der geneigte Abschnitt 193 kann sich geradlinig von der Seite der aktiven Hauptfläche 171 in Richtung hin zu der Seite der äußeren Hauptfläche 172 erstrecken.
  • Der geneigte Abschnitt 193 kann durch einen Satz von Stufen gebildet sein, die von der aktiven Hauptfläche 171 hin zu der äußeren Hauptfläche 172 absteigen bzw. absteigend ausgebildet sind. D.h., der geneigte Abschnitt 193 kann einen oder eine Vielzahl von Stufenabschnitten aufweisen, die in Richtung hin zu der Seite der SiC-Halbleiterschicht 102 ausgenommen bzw. zurückversetzt sind. Eine Vielzahl von Stufenabschnitten erhöht einen Flächenbereich des geneigten Abschnittes 193 und verbessert eine Adhäsionskraft in Bezug auf die obere Schichtstruktur.
  • Der geneigte Abschnitt 193 kann eine Vielzahl von erhabenen Abschnitten („raised portions“) aufweisen, die in einer Richtung weg von der SiC-Halbleiterschicht 102 erhaben ausgebildet sind. Die Vielzahl von erhabenen Abschnitten vergrößern den Flächenbereich bzw. den Flächeninhalt des geneigten Abschnittes 193 und verbessern die Adhäsionskraft in Bezug auf die obere Schichtstruktur. Der geneigte Abschnitt 193 kann eine Vielzahl von Ausnehmungen aufweisen, die in Richtung hin zu der Seite der SiC-Halbleiterschicht 102 ausgenommen bzw. zurückversetzt sind. Die Vielzahl von Ausnehmungen erhöhen den Flächenbereich des geneigten Abschnittes 193 und verbessern die Adhäsionskraft in Bezug auf die obere Schichtstruktur.
  • Die Seitenwandstruktur 192 ist selbst ausrichtend („self-aligningly“) in Bezug auf die aktive Hauptfläche 171 gebildet. Genauer gesagt ist die Seitenwandstruktur 192 entlang der aktiven Seitenwände 174 gebildet. Bei dieser Ausführungsform ist die Seitenwandstruktur 192 in einer Endlosform (eine vierseitige Ringform bei dieser Ausführungsform) gebildet, die in Draufsicht die aktive Region 111 umgibt.
  • Die Seitenwandstruktur 192 beinhaltet vorzugsweise ein Polysilicium vom p-Typ, das mit einer Verunreinigung vom p-Typ dotiert ist. In diesem Fall kann die Seitenwandstruktur 192 zur gleichen Zeit gebildet werden wie die Gate-Elektrodenschichten 149 und die Source-Elektrodenschichten 157.
  • Eine Konzentration einer Verunreinigung vom p-Typ der Seitenwandstruktur 192 ist nicht kleiner als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141. Genauer gesagt ist die Konzentration der Verunreinigung vom p-Typ der Seitenwandstruktur 192 größer als die Konzentration der Verunreinigung vom p-Typ der Körperregion 141. Die Verunreinigung vom p-Typ der Seitenwandstruktur 192 kann wenigstens einer Art von Metall aus Bor (B), Aluminium (Al), Indium (In) und Gallium (Ga) beinhalten.
  • Die Konzentration der Verunreinigung p-Typ der Seitenwandstruktur 192 ist ggf. nicht kleiner als 1×1018 cm-3 und nicht größer als 1×1022 cm-3. Ein Schichtwiderstand der Seitenwandstruktur 192 ist ggf. nicht kleiner als 10 Q/□ und nicht größer als 500 Ω/□ (etwa 200 Ω/□ bei dieser Ausführungsform). Die Konzentration der Verunreinigung vom p-Typ der Seitenwandstruktur 192 kann im Wesentlichen gleich der Konzentration der Verunreinigung vom p-Typ der Gate-Elektrodenschichten 149 sein. Der Schichtwiderstand der Seitenwandstruktur 192 kann im Wesentlichen gleich dem Schichtwiderstand der Gate-Elektrodenschichten 149 sein.
  • Die Seitenwandstruktur 192 kann ein Polysilicium vom n-Typ aufweisen, und zwar anstelle von oder zusätzlich zu dem Polysilicium vom p-Typ. Die Seitenwandstruktur 192 kann wenigstens eine Art von Material aus Wolfram, Aluminium, Kupfer, einer Aluminiumlegierung und einer Kupferlegierung beinhalten, und zwar anstelle von oder zusätzlich zu dem Polysilicium vom p-Typ. Die Seitenwandstruktur 192 kann ein Isoliermaterial beinhalten. In diesem Fall kann eine Isoliereigenschaft bzw. Isolationseigenschaft der aktiven Region 111 in Bezug auf die äußere Region 112 durch die Seitenwandstruktur 192 verbessert werden.
  • Unter Bezugnahme auf 21 bis 25 beinhaltet das SiC-Halbleiterbauteil 101 eine Zwischenschicht-Isolierschicht 201, die auf der ersten Hauptfläche 103 gebildet ist. Die Zwischenschicht-Isolierschicht 201 bildet einen Abschnitt der Hauptflächen-Isolierschicht 113. Die Zwischenschicht-Isolierschicht 201 bildet Abschnitte der Isolierseitenflächen 114A bis 114D der Hauptflächen-Isolierschicht 113. D.h., die Hauptflächen-Isolierschicht 113 weist eine laminierte Struktur auf, die die Gate-Isolierschicht 148 (äußere Isolierschicht 191) und die Zwischenschicht-Isolierschicht 201 beinhaltet.
  • Die Zwischenschicht-Isolierschicht 201 bedeckt selektiv die aktive Region 111 und die äußere Region 112. Genauer gesagt bedeckt die Zwischenschicht-Isolierschicht 201 selektiv die dritten Regionen 148c der Gate-Isolierschicht und die äußere Isolierschicht 191.
  • Die Zwischenschicht-Isolierschicht 201 ist in einem Film entlang der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 gebildet. In der aktiven Region 111 bedeckt die Zwischenschicht-Isolierschicht 201 selektiv die Graben-Gate-Strukturen 161, die Gate-Verdrahtungsschicht 150 und die Graben-Source-Strukturen 162. In der äußeren Region 112 bedeckt die Zwischenschicht-Isolierschicht 201 selektiv die Diodenregion 181, die äußere Tiefwannenregion 182 und die Feldgrenzstruktur („field limit structure“) 183.
  • In der Grenzregion („boundary region“) zwischen der aktiven Region 111 und der äußeren Region 112 ist die Zwischenschicht-Isolierschicht 201 entlang einer äußeren Fläche (geneigter Abschnitt 193) der Seitenwandstruktur 192 gebildet. Die Zwischenschicht-Isolierschicht 201 bildet einen Abschnitt der oberen Schichtstruktur, die die Seitenwandstruktur 192 bedeckt.
  • Die Zwischenschicht-Isolierschicht 201 kann Siliciumoxid oder Siliciumnitrid beinhalten. Die Zwischenschicht-Isolierschicht 201 kann PSG (Phosphorsilicatglas) und/oder BPSG (Borphosphorsilicatglas) beinhalten, und zwar als ein Beispiel eines Siliciumoxids. Die Zwischenschicht-Isolierschicht 201 kann eine laminierte Struktur mit einer PSG-Schicht und einer BPSG-Schicht aufweisen, die in dieser Reihenfolge ausgehend von der Seite der ersten Hauptfläche 103 laminiert sind. Die Zwischenschicht-Isolierschicht 201 kann eine laminierte Struktur haben, die eine BPSG-Schicht und eine PSG-Schicht aufweist, die in dieser Reihenfolge ausgehend von der Seite der ersten Hauptfläche 103 laminiert sind.
  • Die Zwischenschicht-Isolierschicht 201 beinhaltet ein Gate-Kontaktloch 202, Source-Kontaktlöcher 203 und ein Dioden-Kontaktloch 204. Die Zwischenschicht-Isolierschicht 201 beinhaltet auch ein Verankerungsloch („anchor hole“) 205.
  • Das Gate-Kontaktloch 202 legt die Gate-Verdrahtungsschicht 150 in der aktiven Region 111 frei. Das Gate-Kontaktloch 202 kann in einer Bandform gebildet sein, die sich entlang der Gate-Verdrahtungsschicht 150 erstreckt. Ein Öffnungsrandabschnitt des Gate-Kontaktloches 202 ist in einer Form gebildet, die in Richtung hin zu der Seite des Gate-Kontaktloches 202 gekrümmt ist.
  • Die Source-Kontaktlöcher 203 legen die Source-Regionen 163, die Kontakt-Regionen 164 und die Graben-Source-Strukturen 162 in der aktiven Region 111 frei. Die Source-Kontaktlöcher 203 können in Bandformen gebildet sein, die entlang der Graben-Source-Strukturen 162, etc. orientiert sind. Ein Öffnungsrandabschnitt von jedem Source-Kontaktloch 203 ist in einer Form gebildet, die in Richtung hin zu der Seite des Source-Kontaktloches 203 gekrümmt ist.
  • Das Dioden-Kontaktloch 204 legt die Diodenregion 181 in der äußeren Region 112 frei. Das Dioden-Kontaktloch 204 kann in einer Bandform (genauer gesagt, in einer Endlosform) gebildet sein, die sich entlang der Diodenregion 181 erstreckt.
  • Das Dioden-Kontaktloch 204 kann ggf. die äußere Tiefwannenregion 182 und/oder die Feldgrenzstruktur 183 freilegen. Ein Öffnungsrandabschnitt des Dioden-Kontaktloches 204 ist in einer Form gebildet, die in Richtung hin zu der Seite des Dioden-Kontaktloches 204 gekrümmt ist.
  • Das Verankerungsloch bzw. Ankerloch 205 ist gebildet durch Graben in die Zwischenschicht-Isolierschicht 201 in der äußeren Region 112. Das Verankerungsloch 205 ist in Draufsicht in der Region zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D gebildet. Genauer gesagt ist das Verankerungsloch 205 in einer Region zwischen der Feldgrenzstruktur 183 und den Seitenflächen 105A bis 105D gebildet, und zwar in Draufsicht. Das Verankerungsloch 205 legt die erste Hauptfläche 103 (äußere Hauptfläche 172) frei. Ein Öffnungsrandabschnitt des Verankerungsloches 205 ist in einer Form gebildet, die in Richtung hin zu der Seite des Verankerungsloches 205 gekrümmt ist.
  • Unter Bezugnahme auf 19 erstreckt sich das Verankerungsloch 205 in Draufsicht in einer Bandform entlang der aktiven Region 111. Bei dieser Ausführungsform ist das Verankerungsloch 205 in einer Endlosform (eine vierseitige Ringform bei dieser Ausführungsform) gebildet, die in Draufsicht die aktive Region 111 umgibt.
  • Bei dieser Ausführungsform ist ein einzelnes Verankerungsloch 205 in einem Abschnitt der Zwischenschicht-Isolierschicht 201 gebildet, die die äußere Region 112 bedeckt. Eine Vielzahl von Verankerungslöchern 205 kann jedoch in Abschnitten der Zwischenschicht-Isolierschicht 201 gebildet sein, die die äußere Region 112 bedeckt.
  • Die Hauptflächen-Gate-Elektrodenschicht 115 und die Hauptflächen-Source-Elektrodenschicht 121, die oben beschrieben wurden, sind jeweils auf der Zwischenschicht-Isolierschicht 201 gebildet. Sowohl die Hauptflächen-Gate-Elektrodenschicht 115 als auch die Hauptflächen-Source-Elektrodenschicht 121 haben jeweils eine laminierte Struktur, die eine Barriere-Elektrodenschicht 206 und eine Haupt-Elektrodenschicht 207 beinhaltet, die in dieser Reihenfolge ausgehend von der Seite der SiC-Halbleiterschicht 102 laminiert sind.
  • Die Barriere-Elektrodenschicht 206 kann eine Einzelschichtstruktur aufweisen, die aufgebaut ist aus einer Titanschicht oder einer Titan-Nitridschicht. Die Barriere-Elektrodenschicht 206 kann eine laminierte Struktur haben, die eine Titanschicht und eine Titan-Nitridschicht beinhaltet, die in dieser Reihenfolge ausgehend von der Seite der SiC-Halbleiterschicht 102 laminiert sind.
  • Eine Dicke der Haupt-Elektrodenschicht 207 überschreitet eine Dicke der Barriere-Elektrodenschicht 206. Die Haupt-Elektrodenschicht 207 beinhaltet ein leitfähiges Material, das einen Widerstandswert hat, der kleiner ist als ein Widerstandswert der Barriere-Elektrodenschicht 206. Die Haupt-Elektrodenschicht 207 kann wenigstens eine Art von Material aus Aluminium, Kupfer, einer Aluminiumlegierung oder einer Kupferlegierung beinhalten. Die Haupt-Elektrodenschicht 207 kann wenigstens eine Art von Material aus einer AlSi-Legierung, einer AlSiCu-Legierung und einer AlCu-Legierung beinhalten. Bei dieser Ausführungsform beinhaltet die Haupt-Elektrodenschicht 207 eine AlSiCu-Legierung.
  • Der äußere Gate-Finger 117, der in der Hauptflächen-Gate-Elektrodenschicht 115 enthalten ist, tritt in das Gate-Kontaktloch 202 von oberhalb der Zwischenschicht-Isolierschicht 201 ein. Der äußere Gate-Finger 117 ist elektrisch mit der Gate-Verdrahtungsschicht 150 verbunden, und zwar im Inneren des Gate-Kontaktloches 202. Ein elektrisches Signal von dem Gate-Pad 116 wird hierdurch über den äußeren Gate-Finger 117 auf die Gate-Elektrodenschichten 149 übertragen.
  • Das Source-Pad 122, das in der Hauptflächen-Source-Elektrodenschicht 121 enthalten ist, tritt in die Source-Kontaktlöcher 203 und die Source-Sub-Gräben 168 von oberhalb der Zwischenschicht-Isolierschicht 201 ein. Das Source-Pad 122 ist elektrisch verbunden mit den Source-Regionen 163, den Kontakt-Regionen 164 und den Source-Elektrodenschichten 157, und zwar im Inneren der Source-Kontaktlöcher 203 und der Source-Sub-Gräben 168.
  • Die Source-Elektrodenschichten 157 können unter Verwendung von Teilregionen des Source-Pads 122 gebildet werden. Die Source-Elektrodenschichten 157 können durch Abschnitte des Source-Pads 122 gebildet sein, die in die jeweiligen Source-Gräben 155 eintreten.
  • Die Source-Routing-Verdrahtung 123, die in der Hauptflächen-Source-Elektrodenschicht 121 enthalten ist, tritt in das Dioden-Kontaktloch 204 von oberhalb der Zwischenschicht-Isolierschicht 201 ausgehend ein. Die Source-Routing-Verdrahtung 123 ist elektrisch mit der Diodenregion 181 verbunden, und zwar im Inneren des Dioden-Kontaktloches 204.
  • Der Source-Verbindungsabschnitt 124, der in der Hauptflächen-Source-Elektrodenschicht 121 enthalten ist, kreuzt die Seitenwandstruktur 192 ausgehend von der aktiven Region 111 und ist zu der äußeren Region 112 herausgeführt. Der Source-Verbindungsabschnitt 124 bildet einen Abschnitt der oberen Schichtstruktur, die die Seitenwandstruktur 192 bedeckt.
  • Die oben beschriebene Passivierungsschicht 125 ist auf der Zwischenschicht-Isolierschicht 201 gebildet. Die Passivierungsschicht 125 ist in einem Film entlang der Zwischenschicht-Isolierschicht 201 gebildet. Die Passivierungsschicht 125 bedeckt selektiv die aktive Region 111 und die äußere Region 112, und zwar über die Zwischenschicht-Isolierschicht 201.
  • Die Passivierungsschicht 125 kreuzt die Seitenwandstruktur 192 ausgehend von der aktiven Region 111 und ist zu der äußeren Region 112 herausgeführt. Die Passivierungsschicht 125 bildet einen Abschnitt der oberen Schichtstruktur, die die Seitenwandstruktur 192 bedeckt.
  • Unter Bezugnahme auf 24 tritt in der äußeren Region 112 die Passivierungsschicht 125 von oberhalb der Zwischenschicht-Isolierschicht 201 in das Verankerungsloch 205 ein. Im Inneren des Verankerungsloches 205 ist die Passivierungsschicht 125 mit der äußeren Hauptfläche 172 (erste Hauptfläche 103) verbunden. Eine Ausnehmung 211, die in Entsprechung bzw. in Übereinstimmung mit dem Verankerungsloch 205 ausgenommen ist, ist in einer Region einer äußeren Fläche der Passivierungsschicht 125 gebildet, und zwar positioniert auf dem Verankerungsloch 205.
  • Die Harzschicht 129, die oben beschrieben wurde, ist auf der Passivierungsschicht 125 gebildet. Die Harzschicht 129 ist in einem Film entlang der Passivierungsschicht 125 gebildet. Die Harzschicht 129 bedeckt selektiv die aktive Region 111 und die äußere Region 112, und zwar über die Passivierungsschicht 125 und die Zwischenschicht-Isolierschicht 201. Die Harzschicht 129 kreuzt die Seitenwandstruktur 192 ausgehend von der aktiven Region 111 und ist zu der äußeren Region 112 herausgeführt. Die Harzschicht 129 bildet einen Abschnitt der oberen Schichtstruktur, die die Seitenwandstruktur 192 bedeckt.
  • Unter Bezugnahme auf 24 hat die Harzschicht 129 in der äußeren Region 112 einen Verankerungsabschnitt, der in die Ausnehmung 211 der Passivierungsschicht 125 eintritt. Eine Verankerungsstruktur, die dazu ausgelegt ist, eine Verbindungsfestigkeit der Harzschicht 129 zu verbessern, wird folglich in der äußeren Region 112 gebildet.
  • Die Verankerungsstruktur beinhaltet eine ungleichmäßige bzw. unebene Struktur, die in der ersten Hauptfläche 103 in der äußeren Region 112 gebildet ist. Genauer gesagt beinhaltet die ungleichmäßige Struktur (Verankerungsstruktur) eine Unebenheit, die gebildet ist unter Verwendung der Zwischenschicht-Isolierschicht 201, die die äußere Hauptfläche 172 bedeckt. Noch genauer gesagt beinhaltet die unebene bzw. ungleichmäßige Struktur (Verankerungsstruktur) das Verankerungsloch 205, das in der Zwischenschicht-Isolierschicht 201 gebildet ist.
  • Die Harzschicht 129 steht in Eingriff mit dem Verankerungsloch 205. Bei dieser Ausführungsform steht die Harzschicht 129 über die Passivierungsschicht 125 in Eingriff mit dem Verankerungsloch. Die Verbindungsfestigkeit der Harzschicht 129 in Bezug auf die erste Hauptfläche 103 kann hierdurch verbessert werden und daher kann ein Abschälen („peeling“) der Harzschicht 129 unterdrückt werden.
  • Wie oben beschrieben, lassen sich auch bei dem SiC-Halbleiterbauteil 101 die gleichen Wirkungen wie jene Wirkungen aufzeigen, die in Bezug auf das SiC-Halbleiterbauteil 1 beschrieben worden sind. Ferner können sich bei dem SiC-Halbleiterbauteil 101 Verarmungsschichten ausgehend von Grenzregionen (pn-Übergangsabschnitten) zwischen der SiC-Halbleiterschicht 102 und den Tiefwannenregionen 165 in Bezug auf die Gate-Gräben 142 ausbreiten, und zwar in Richtung hin zu Regionen auf der Seite der zweiten Hauptfläche 104.
  • Strompfade eines Kurzschluss-Stromes, der zwischen der Hauptflächen-Source-Elektrodenschicht 121 und den Drain-Elektrodenschichten 133 fließt, können hierdurch verengt bzw. schmaler gemacht werden. Ferner kann eine Rückkoppelkapazität („feedback capacitance“) Crss invers-proportional reduziert werden, und zwar durch die Verarmungsschichten, die sich ausgehend von den Grenzregionen zwischen der SiC-Halbleiterschicht 102 und den Tiefwannenregionen 165 ausbreiten. Das SiC-Halbleiterbauteil 101 kann daher auf eine derartige Weise bereitgestellt werden, dass die Kurzschlussfestigkeit („short-circuit capacity“) verbessert werden kann und eine Rückkoppelkapazität Crss reduziert werden kann. Die Rückkoppelkapazität Crss ist eine statische Kapazität über die Gate-Elektrodenschichten 149 und die Drain-Elektrodenschicht 133.
  • Die Verarmungsschichten, die sich ausgehend von den Grenzregionen zwischen der SiC-Halbleiterschicht 102 und den Tiefwannenregionen 165 ausbreiten, können mit den Bodenwänden der Gate-Gräben 142 überlappen. In diesem Fall können die Verarmungsschichten, die sich ausgehend von den Bodenabschnitten der Tiefwannenregionen 165 ausbreiten, mit den Bodenwänden der Gate-Gräben 142 überlappen.
  • Ferner sind bei dem SiC-Halbleiterbauteil 101 die Distanzen zwischen den Bodenabschnitten der jeweiligen Tiefwannenregionen 165 und der zweiten Hauptfläche 104 im Wesentlichen gleich. Das Auftreten einer Variation in den Distanzen zwischen den Bodenabschnitten der jeweiligen Tiefwannenregionen 165 und der zweiten Hauptfläche 104 kann daher unterdrückt werden. Es kann somit unterdrückt werden, dass die Stehspannung (zum Beispiel die elektrostatische Durchbruchfestigkeit bzw. Durchschlagfestigkeit) der SiC-Halbleiterschicht 102 eingeschränkt bzw. verringert wird, und zwar durch die Tiefwannenregionen 165, und daher kann eine Verbesserung der Stehspannung geeignet erreicht werden.
  • Ferner ist bei dem SiC-Halbleiterbauteil 101 die Diodenregion 181 in der äußeren Region 112 gebildet. Die Diodenregion 181 ist elektrisch mit der Hauptflächen-Source-Elektrodenschicht 121 verbunden. Der Avalanche-Strom, der in der äußeren Region 112 erzeugt wird, kann hierdurch so beeinflusst werden, dass er über die Diodenregion 181 in die Hauptflächen-Source-Elektrodenschicht 121 fließt. D.h., der in der äußeren Region 112 erzeugte Avalanche-Strom kann durch die Diodenregion 181 und die Hauptflächen-Source-Elektrodenschicht 121 absorbiert werden. Demzufolge kann eine Stabilität des Betriebs des MISFET verbessert werden.
  • Auch ist bei dem SiC-Halbleiterbauteil 101 die äußere Tiefwannenregion 182 in der äußeren Region 112 gebildet. Die Stehspannung der SiC-Halbleiterschicht 102 kann daher in der äußeren Region 112 eingestellt werden. Insbesondere ist bei dem SiC-Halbleiterbauteil 101 die äußere Tiefwannenregion 182 auf im Wesentlichen der gleichen Tiefenposition wie die Tiefwannenregionen 165 gebildet. Genauer gesagt ist der Bodenabschnitt der äußeren Tiefwannenregion 182 auf im Wesentlichen der gleichen Ebene wie die Bodenabschnitte der Tiefwannenregionen 165 positioniert.
  • Die Distanz zwischen dem Bodenabschnitt der äußeren Tiefwannenregion 182 und der zweiten Hauptfläche 104 ist im Wesentlichen gleich den Distanzen zwischen den Bodenabschnitten der Tiefwannenregionen 165 und der zweiten Hauptfläche 104. Es kann daher unterdrückt werden, dass eine Variation zwischen der Distanz zwischen dem Bodenabschnitt der äußeren Tiefwannenregion 182 und der zweiten Hauptfläche 104 und den Distanzen zwischen den Bodenabschnitten der Tiefwannenregionen 165 und der zweiten Hauptfläche 104 auftritt.
  • Durch die Konfiguration der äußeren Tiefwannenregion 182 und die Konfiguration der Tiefwannenregionen 165 kann daher unterdrückt werden, dass die Stehspannung (z.B. die elektrostatische Durchschlag- bzw. Durchbruchfestigkeit) der SiC-Halbleiterschicht 102 eingeschränkt bzw. begrenzt wird. Demzufolge kann eine Verbesserung der Stehspannung geeignet erzielt werden. Insbesondere ist bei dem SiC-Halbleiterbauteil 101 die äußere Region 112 in einer Region auf der Seite der zweiten Hauptfläche 104 in Bezug auf die aktive Region 111 gebildet. Die Position des Bodenabschnittes der äußeren Tiefwannenregion 182 kann hierdurch so ausgebildet werden, dass sie sich geeignet den Positionen der Bodenabschnitte der Tiefwannenregionen 165 annähert.
  • D.h., es wird eine Notwendigkeit eliminiert, die Verunreinigung vom p-Typ in eine vergleichsweise tiefe Position des Flächenschichtabschnittes der ersten Hauptfläche 103 während der Bildung der äußeren Tiefwannenregion 182 einzuführen. Es kann hierdurch geeignet unterdrückt werden, dass die Position des Bodenabschnittes der äußeren Tiefwannenregion 182 stark in Bezug auf die Positionen der Bodenabschnitte der Tiefwannenregionen 165 abweicht.
  • Darüber hinaus ist bei dem SiC-Halbleiterbauteil 101 die äußere Hauptfläche 172 auf im Wesentlichen der gleichen Ebene positioniert wie die Bodenwände der Source-Gräben 155. Wenn die Verunreinigung vom p-Typ in die Bodenwände der Source-Gräben 155 und die äußere Hauptfläche 172 mit einer gleichen Energie eingeführt wird, können hierdurch die Tiefwannenregionen 165 und die äußere Tiefwannenregion 182 auf im Wesentlichen gleichen Tiefenpositionen gebildet werden. Es kann daher sogar in noch geeigneter Weise unterdrückt werden, dass die Position des Bodenabschnittes der äußeren Tiefwannenregion 182 stark in Bezug auf die Positionen der Bodenabschnitte der Tiefwannenregionen 165 abweicht.
  • Ferner ist bei dem SiC-Halbleiterbauteil 101 die Feldgrenzstruktur 183 in der äußeren Region 112 gebildet. Die elektrische Feldentspannungswirkung durch die Feldgrenzstruktur 183 kann hierdurch in der äußeren Region 112 erreicht werden. Die elektrostatische Durchschlagfestigkeit der SiC-Halbleiterschicht 102 kann hierdurch geeignet verbessert werden.
  • Ferner ist bei dem SiC-Halbleiterbauteil 101 die aktive Region 111 als der aktive Mesa 173 mit einer Mesa-Form gebildet. Der aktive Mesa 173 beinhaltet die aktiven Seitenwände 174, die die aktive Hauptfläche 171 der aktiven Region 111 und die äußere Hauptfläche 172 verbinden. Die Niveaudifferenz-moderierende Struktur, die die Niveaudifferenz zwischen der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 moderiert bzw. ausgleicht, ist in der Region zwischen der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 gebildet. Die Niveaudifferenz-moderierende Struktur beinhaltet die Seitenwandstruktur 192.
  • Die Niveaudifferenz zwischen der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 kann hierdurch geeignet moderiert bzw. ausgeglichen werden. Die Flachheit der oberen Schichtstruktur, die auf der Seitenwandstruktur 192 gebildet ist, kann hierdurch geeignet verbessert werden. Bei dem SiC-Halbleiterbauteil 101 sind die Zwischenschicht-Isolierschicht 201, die Hauptflächen-Source-Elektrodenschicht 121, die Passivierungsschicht 125 und die Harzschicht 129 als ein Beispiel der oberen Schichtstruktur gebildet.
  • Auch ist bei dem SiC-Halbleiterbauteil 101 die Verankerungsstruktur, die dazu angeordnet ist, die Verbindungsfestigkeit der Harzschicht 129 zu verbessern, in der äußeren Region 112 gebildet. Die Verankerungsstruktur beinhaltet die unebene Struktur, die in der ersten Hauptfläche 103 in der äußeren Region 112 gebildet ist. Genauer gesagt beinhaltet die unebene Struktur (Verankerungsstruktur) die Unebenheit, die gebildet ist unter Verwendung der Zwischenschicht-Isolierschicht 201, die auf der ersten Hauptfläche 103 in der äußeren Region 112 gebildet ist. Noch genauer gesagt beinhaltet die unebene Struktur (Verankerungsstruktur) das Verankerungsloch 205, das in der Zwischenschicht-Isolierschicht 201 gebildet ist.
  • Die Harzschicht 129 steht mit dem Verankerungsloch 205 in Eingriff. Bei dieser Ausführungsform steht die Harzschicht 129 über die Passivierungsschicht 125 mit dem Verankerungsloch 205 in Eingriff. Die Verbindungsfestigkeit der Harzschicht 129 in Bezug auf die erste Hauptfläche 103 kann hierdurch verbessert werden und daher kann ein Abschälen der Harzschicht 129 geeignet unterdrückt werden.
  • Auch sind bei dem SiC-Halbleiterbauteil 101 die Graben-Gate-Strukturen 161 gebildet, mit jeder von denen die Gate-Elektrodenschicht 149 über die Gate-Isolierschicht 148 eingebettet ist. Bei der Graben-Gate-Struktur 161 ist die Gate-Elektrodenschicht 149 von der Niedrigwiderstands-Elektrodenschicht 167 bedeckt, und zwar in dem begrenzten Raum des Gate-Grabens 142. Durch eine solche Struktur kann daher eine Wirkung aufgezeigt werden, die unter Verwendung von 26 beschrieben wird.
  • 26 ist ein Graph zum Beschreiben des Schichtwiderstandes im Inneren des Gate-Graben 142. In 26 stellt die Ordinate den Schichtwiderstand (Ω/□) dar und die Abszisse stellt Einzelheiten („items“) dar. In 26 sind ein erster Balkengraph BL1, ein zweiter Balkengraph BL2 und ein dritter Balkengraph BL3 gezeigt.
  • Der erste Balkengraph BL1 stellt den Schichtwiderstand im Inneren des Gate-Grabens 142 dar, und zwar eingebettet mit dem Polysilicium vom n-Typ. Der zweite Balkengraph BL2 stellt den Schichtwiderstand im Inneren des Gate-Grabens 142 dar, und zwar eingebettet mit dem Polysilicium vom p-Typ.
  • Der dritte Balkengraph BL3 stellt den Schichtwiderstand im Inneren des Gate-Grabens 142 dar, und zwar eingebettet mit den Gate-Elektrodenschichten 149 (Polysilicium vom p-Typ) und der Niedrigwiderstands-Elektrodenschicht 167. Nachstehend wird ein Fall beschrieben, bei dem die Niedrigwiderstands-Elektrodenschicht 167 gebildet ist aus TiSi2 (Titansilicid vom p-Typ), und zwar als ein Beispiel eines Polycide-Materials (Silicid).
  • Unter Bezugnahme auf den ersten Balkengraph BL1 betrug der Schichtwiderstand im Inneren des Gate-Grabens 142, eingebettet mit dem Polysilicium vom n-Typ, 10 Ω/□. Unter Bezugnahme auf den zweiten Balkengraph BL2 betrug der Schichtwiderstand im Inneren des Gate-Grabens 142, und zwar eingebettet mit dem Polysilicium vom p-Typ, 200 Ω/□. Unter Bezugnahme auf den dritten Balkengraph BL3 betrug der Schichtwiderstand im Inneren des Gate-Grabens 142, und zwar eingebettet mit den Gate-Elektrodenschichten 149 (Polysilicium vom p-Typ) und der Niedrigwiderstands-Elektrodenschicht 167, 2 Ω/□.
  • Das Polysilicium vom p-Typ hat eine Arbeitsfunktion („work funtion“), die sich von dem Polysilicium vom n-Typ unterscheidet. Bei einer Struktur, bei der das Polysilicium vom p-Typ in den Gate-Gräben 142 eingebettet ist, kann eine Gate-Schwellenspannung Vth um etwa 1 V erhöht werden.
  • Das Polysilicium vom p-Typ weist jedoch einen Schichtwiderstand auf, der einige zehn Male (vorliegend etwa 20 Mal) höher ist als ein Schichtwiderstand des Polysiliciums vom n-Typ. Wenn daher das Polysilicium vom p-Typ als ein Material der Gate-Elektrodenschichten 149 angewendet wird, nimmt ein Energieverlust signifikant zu, und zwar in Begleitung von einer Zunahme eines parasitären Widerstandes im Inneren der Gate-Gräben 142 (nachstehend einfach als „Gate-Widerstand“ bezeichnet).
  • Bei der Struktur, die die Niedrigwiderstands-Elektrodenschicht 167 auf den Gate-Elektrodenschichten 149 (Polysilicium vom p-Typ) hat, kann der Schichtwiderstand andererseits auf nicht mehr als 1/100-stel im Vergleich zu einem Fall verringert werden, bei dem die Niedrigwiderstands-Elektrodenschicht 167 nicht gebildet wird. D.h., bei der Struktur, die die Niedrigwiderstands-Elektrodenschicht 167 hat, kann der Schichtwiderstand auf nicht mehr als 1/5-tel verringert werden, und zwar im Vergleich zu den Gate-Elektrodenschichten 149, die das Polysilicium vom n-Typ enthalten.
  • Folglich kann bei der Struktur, die die Niedrigwiderstands-Elektrodenschicht 167 aufweist, der Schichtwiderstand im Inneren des Gate-Grabens 142 reduziert werden während die Gate-Schwellenspannung Vth erhöht wird (beispielsweise eine Erhöhung von dieser um etwa 1 V) . Eine Verringerung bzw. Reduktion des Gate-Widerstandes kann hierdurch erreicht werden und daher kann ein Strom effizient entlang der Graben-Gate-Strukturen 161 diffundiert bzw. verteilt („diffused“) werden. Demzufolge kann eine Reduktion einer Schaltverzögerung („switching delay“) erreicht werden.
  • Auch müssen bei der Struktur, die die Niedrigwiderstands-Elektrodenschicht 167 aufweist, die Konzentration der Verunreinigung vom p-Typ der Körperregion 141 und die Konzentration der Verunreinigung vom p-Typ der Kontakt-Regionen 164 nicht erhöht werden. Die Gate-Schwellenspannung Vth kann hierdurch geeignet erhöht werden, während die Zunahme im Kanalwiderstand unterdrückt wird.
  • Die Niedrigwiderstands-Elektrodenschicht 167 kann wenigstens eine Art von Material aus TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und WSi2 enthalten. Von diesen Arten von Materialien sind NiSi, CoSi2 und TiSi2 insbesondere geeignet als die Polycide-Schicht, die die Niedrigwiderstands-Elektrodenschicht 167 bildet, und zwar weil diese in dem Wert des spezifischen Widerstands und hinsichtlich der Temperaturabhängigkeit vergleichsweise niedrig sind bzw. liegen.
  • Als ein Ergebnis von weiteren Tests durch die vorliegenden Erfinder wurde eine Zunahme eines Gate-zu-Source-Leckstromes während einer Anwendung eines niedrigen bzw. geringen elektrischen Feldes beobachtet, wenn TiSi2 als das Material der Niedrigwiderstands-Elektrodenschicht 167 angewendet wurde. Andererseits wurde eine Zunahme des Gate-zu-Source-Leckstromes während einer Anwendung des geringen elektrischen Feldes nicht beobachtet, wenn CoSi2 angewendet wurde. Unter Berücksichtigung dieses Punktes wird angenommen, dass CoSi2 als die Polycide-Schicht, die die Niedrigwiderstands-Elektrodenschicht 167 bildet, am bevorzugtesten ist.
  • Ferner ist bei dem SiC-Halbleiterbauteil 101 die Gate-Verdrahtungsschicht 150 von der Niedrigwiderstands-Elektrodenschicht 167 bedeckt. Eine Reduktion des Gate-Widerstandes der Gate-Verdrahtungsschicht 150 kann hierdurch auch erreicht werden. Insbesondere kann bei der Struktur, bei der die Gate-Elektrodenschichten 149 und die Gate-Verdrahtungsschicht 150 von der Niedrigwiderstands-Elektrodenschicht 167 bedeckt sind, der Strom effizient entlang der Graben-Gate-Strukturen 161 diffundiert bzw. verteilt werden. Eine Reduktion der Schaltverzögerung kann hierdurch geeignet erreicht werden.
  • 27 ist eine vergrößerte Ansicht einer Region, die 20 entspricht, und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils 221 gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung. 28 ist eine Schnittansicht entlang einer Linie XXVIII-XXVIII, die in 27 gezeigt ist. Nachstehend werden Strukturen, die den unter Bezugnahme auf das SiC-Halbleiterbauteil 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 27 und 28 beinhaltet das SiC-Halbleiterbauteil 221 einen äußeren Gate-Graben 222, der in der ersten Hauptfläche 103 in der aktiven Region 111 gebildet ist. Der äußere Gate-Graben 222 erstreckt sich in einer Bandform entlang der Umfangsrandabschnitte der aktiven Region 111. Der äußere Gate-Graben 222 ist in einer Region der ersten Hauptfläche 103 direkt unterhalb des äußeren Gate-Fingers 117 gebildet.
  • Der äußere Gate-Graben 222 erstreckt sich entlang des äußeren Gate-Fingers 117. Genauer gesagt ist der äußere Gate-Graben 222 entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 gebildet, um die innere Region der aktive Region 111 aus drei Richtungen abzugrenzen. Der äußere Gate-Graben 222 kann in einer Endlosform (zum Beispiel einer vierseitigen Ringform) gebildet sein, die die innere Region der aktiven Region 111 umgibt.
  • Der äußere Gate-Graben 222 steht in Kommunikation mit den Kontakt-Grabenabschnitten 144 der jeweiligen Gate-Gräben 142. Der äußere Gate-Graben 222 und die Gate-Gräben 142 sind hierdurch mittels eines einzelnen Grabens gebildet.
  • Die Gate-Verdrahtungsschicht 150, die oben beschrieben wurde, ist in den äußeren Gate-Graben 222 eingebettet. Die Gate-Verdrahtungsschicht 150 ist mit den Gate-Elektrodenschichten 149 an Kommunikationsabschnitten der Gate-Gräben 142 und des äußeren Gate-Grabens 222 verbunden. Ferner bedeckt die oben beschriebene Niedrigwiderstands-Elektrodenschicht 167 die Gate-Verdrahtungsschicht 150 im Inneren des äußeren Gate-Grabens 222. In diesem Fall sind die Niedrigwiderstands-Elektrodenschicht 167, die die Gate-Elektrodenschichten 149 bedeckt, und die Niedrigwiderstands-Elektrodenschicht 167, die die Gate-Verdrahtungsschicht 150 bedeckt, innerhalb eines einzelnen Grabens gebildet.
  • Wie oben beschrieben lassen sich selbst bei dem SiC-Halbleiterbauteil 221 die gleichen Wirkungen wie jene Wirkungen aufzeigen, die in Bezug auf das SiC-Halbleiterbauteil 101 beschrieben worden sind. Ferner muss bei dem Halbleiterbauteil 221 die Gate-Verdrahtungsschicht 150 nicht heraus auf die erste Hauptfläche 103 geführt werden. Es kann hierdurch unterdrückt werden, dass die Gate-Verdrahtungsschicht 150 der SiC-Halbleiterschicht 102 über die Gate-Isolierschicht 148 an den Öffnungsrandabschnitten 146 der Gate-Gräben 142 (dem äußeren Gate-Graben 222) gegenüberliegt. Demzufolge kann die Konzentration des elektrischen Feldes an den Öffnungsrandabschnitten 146 der Gate-Gräben 142 (des äußeren Gate-Grabens 222) unterdrückt werden.
  • 29 ist eine vergrößerte Ansicht einer Region entsprechend 23 und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils 231 gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung. Nachstehend sind Strukturen, die den unter Bezugnahme auf das SiC-Halbleiterbauteil 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 29 beinhaltet die SiC-Epitaxialschicht 107 bei dieser Ausführungsform die Hochkonzentrationsregion 108, die Niedrigkonzentrationsregion 109 und eine Konzentrationsgradientenregion 232, die zwischen der Hochkonzentrationsregion 108 und der Niedrigkonzentrationsregion 109 angeordnet ist. In der SiC-Epitaxialschicht 107 ist die Konzentrationsgradientenregion 232 in der äußeren Region 112 als auch in der aktiven Region 111 gebildet. Die Konzentrationsgradientenregion 232 ist in einem gesamten Bereich bzw. einer gesamten Fläche der SiC-Epitaxialschicht 107 gebildet.
  • Die Konzentrationsgradientenregion 232 weist einen Konzentrationsgradienten auf, bei dem die Konzentration der Verunreinigung vom n-Typ graduell ausgehend von der Hochkonzentrationsregion 108 in Richtung hin zu der Niedrigkonzentrationsregion 109 abnimmt. Mit anderen Worten weist die Konzentrationsgradientenregion 232 einen Konzentrationsgradienten auf, bei dem die Konzentration der Verunreinigung vom n-Typ graduell ausgehend von der Niedrigkonzentrationsregion 109 in Richtung hin zu der Hochkonzentrationsregion 108 zunimmt. Die Konzentrationsgradientenregion 232 unterdrückt eine plötzliche bzw. schlagartige Änderung der Konzentration der Verunreinigung vom n-Typ in einer Region zwischen der Hochkonzentrationsregion 108 und der Niedrigkonzentrationsregion 109.
  • Wenn die SiC-Epitaxialschicht 107 die Konzentrationsgradientenregion 232 enthält, ist die Konzentration der Verunreinigung vom n-Typ der Hochkonzentrationsregion 108 vorzugsweise nicht kleiner als das 1, 5-fache und nicht größer als 5-fache der Konzentration der Verunreinigung vom n-Typ der Niedrigkonzentrationsregion 109. Die Konzentration der Verunreinigung vom n-Typ der Hochkonzentrationsregion 108 ist ggf. nicht kleiner als das 3-fache und nicht größer als das 5-fache der Konzentration der Verunreinigung vom n-Typ der Niedrigkonzentrationsregion 109.
  • Eine Dicke der Konzentrationsgradientenregion 232 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 2,0 µm. Die Dicke der Konzentrationsgradientenregion 232 ist ggf. nicht kleiner als 0,5 µm und nicht größer als 1,0 µm, ggf. nicht kleiner als 1, 0 µm und nicht größer als 1,5 µm oder ggf. nicht kleiner als 1,5 µm und nicht größer als 2,0 µm.
  • Obgleich eine genaue Beschreibung weggelassen wird, sind in der Hochkonzentrationsregion 108 die Gate-Gräben 142, die Source-Gräben 155, die Tiefwannenregionen 165, die äußere Tiefwannenregion 182, etc. gebildet, die oben beschrieben sind. D.h., die Gate-Gräben 142, die Source-Gräben 155, die Tiefwannenregionen 165, die äußere Tiefwannenregion 182, etc., die oben beschrieben sind, sind in einer Region der SiC-Halbleiterschicht 102 auf der Seite der ersten Hauptfläche 103 einer Grenzregion zwischen der Hochkonzentrationsregion 108 und der Konzentrationsgradientenregion 232 gebildet.
  • Wie oben beschrieben, lassen sich sogar bei dem Halbleiterbauteil 231 die gleichen Wirkungen aufzeigen wie jene Wirkungen, die in Bezug auf das SiC-Halbleiterbauteil 101 beschrieben worden sind.
  • 30 ist eine vergrößerte Ansicht einer Region entsprechend 20 und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils 241 gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den unter Bezugnahme auf das SiC-Halbleiterbauteil 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Unter Bezugnahme auf 30 ist bei dieser Ausführungsform ein Gate-Graben 142 in Draufsicht in einer Gitterform gebildet. Genauer gesagt beinhaltet der Gate-Graben 142 eine Vielzahl von ersten Gate-Gräben 242 und eine Vielzahl von zweiten Gate-Gräben 243. Die Vielzahl von ersten Gate-Gräben 242 und die Vielzahl von zweiten Gate-Gräben 243 bilden aktive Grabenabschnitte 143.
  • Die Vielzahl von ersten Gate-Gräben 242 sind mit Abständen in der zweiten Richtung Y gebildet und sind jeweils in eine Bandform gebildet, die sich entlang der ersten Richtung X erstreckt. Die Vielzahl von ersten Gate-Gräben 242 sind in Draufsicht insgesamt in eine Streifenform gebildet. Seitenwände von jedem ersten Gate-Graben 242, die lange Seiten bilden, sind durch die a-Ebenen des SiC-Monokristalls gebildet. Seitenwände von jedem ersten Gate-Graben 242, die kurze Seiten bilden, sind von den m-Ebenen des SiC-Monokristalls gebildet.
  • Die Vielzahl von zweiten Gate-Gräben 243 sind mit Abständen bzw. Intervallen in der ersten Richtung X gebildet und sind jeweils in eine Bandform gebildet, die sich entlang der zweiten Richtung Y erstreckt. Die Vielzahl von zweiten Gate-Gräben 243 sind in Draufsicht insgesamt in einer Streifenform gebildet. Seitenwände von jedem zweiten Gate-Graben 243, die lange Seiten bilden, sind durch die m-Ebenen des SiC-Monokristalls gebildet. Seitenwände von jedem zweiten Gate-Graben 243, die kurze Seiten bilden, sind von den a-Ebenen des SiC-Monokristalls gebildet.
  • Die Vielzahl von ersten Gate-Gräben 242 und die Vielzahl von zweiten Gate-Gräben 243 schneiden einander. Ein einzelner Gate-Graben 142 mit einer Gitterform wird in Draufsicht hierdurch gebildet. Eine Vielzahl von Zellregionen 244 sind in Regionen abgegrenzt, die von dem Gate-Graben 142 umgeben sind.
  • Die Vielzahl von Zellregionen 244 sind in einer Matrix mit Abständen bzw. Intervallen in der ersten Richtung X und in der zweiten Richtung Y angeordnet, und zwar in Draufsicht. Die Vielzahl von Zellregionen 244 sind in Draufsicht in vierseitige Formen gebildet. In jeder Zellregion 244 ist die Körperregion 141 von den Seitenwänden des Gate-Grabens 142 freigelegt. Die Körperregion 141 ist von den Seitenwänden des Gate-Grabens 142 freigelegt, die durch die m-Ebenen und die a-Ebenen des SiC-Monokristalls gebildet sind.
  • Natürlicherweiseweise kann der Gate-Graben 142 in Draufsicht in eine Honigwabenform als ein Modus bzw. eine Ausführungsform der Gitterform gebildet werden. In diesem Fall können die Vielzahl von Zellregionen 244 in einer gestaffelten Anordnung mit Abständen in der ersten Richtung X und in der zweiten Richtung Y angeordnet sein. Ferner können die Vielzahl von Zellregionen 244 in Draufsicht in Sechseckformen gebildet sein.
  • Jeder Source-Graben 155 ist in Draufsicht in einem zentralen Abschnitt der entsprechenden Zellregion 244 gebildet. Jeder Source-Graben 155 ist in einem Muster gebildet, das einzeln an einer Schnittfläche auftritt, die auftritt, wenn die entsprechende Zellregion 244 entlang der ersten Richtung X geschnitten wird. Ferner ist jeder Source-Graben 155 in einem Muster gebildet, das einzeln bei einer Schnittfläche auftritt, die auftritt, wenn die entsprechende Zellregion 244 entlang der zweiten Richtung Y geschnitten wird.
  • Genauer gesagt ist jeder Source-Graben 155 in Draufsicht in eine vierseitige Form gebildet. Vier Seitenwände von jedem Source-Graben 155 sind durch die m-Ebenen und die a-Ebenen des SiC-Monokristalls gebildet. Eine ebene Form bzw. Ebenenform von jedem Source-Graben 155 ist beliebig wählbar. Jeder Source-Graben 155 kann in Draufsicht in eine Polygonalform, wie eine Dreieckform, eine Fünfeckform, eine Sechseckform, etc., oder in eine Kreisform oder eine elliptische Form gebildet werden.
  • Eine Schnittansicht entlang der Linie XXI-XXI der 30 entspricht der Schnittansicht der 21. Eine Schnittansicht entlang der Linie XXII-XXII der 30 entspricht der Schnittansicht der 22.
  • Wie oben beschrieben, selbst bei dem SiC-Halbleiterbauteil 241 lassen sich die gleichen Wirkungen wie jene Wirkungen aufzeigen, die in Bezug auf das SiC-Halbleiterbauteil 101 beschrieben worden sind.
  • 31 ist eine perspektivische Ansicht, die ein SiC-Halbleiterbauteil 251 gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfinding zeigt, und ist eine perspektivische Ansicht, die eine Struktur zeigt, auf die die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel angewendet sind. Im Nachstehenden sind Strukturen, die den bei dem SiC-Halbleiterbauteil 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.
  • Bei dieser Ausführungsform werden die modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel angewendet. Es können jedoch die modifizierten Linien 22A bis 22D gemäß dem zweiten Konfigurationsbeispiel, gemäß dem dritten Konfigurationsbeispiel, gemäß dem vierten Konfigurationsbeispiel, gemäß dem fünften Konfigurationsbeispiel, gemäß dem sechsten Konfigurationsbeispiel oder gemäß dem siebten Konfigurationsbeispiel angewendet werden, und zwar anstelle von oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel. Ferner können die modifizierten Linien 22A bis 22D angewendet werden, die Konfigurationen haben, die wenigstens zwei Merkmale aus den Merkmalen der modifizierten Linien 22A bis 22D gemäß dem ersten bis siebten Konfigurationsbeispiel kombinieren.
  • Unter Bezugnahme auf 31 sind bei dieser Ausführungsform die Seitenflächen 126A bis 126D der Passivierungsschicht 125 kontinuierlich ausgebildet mit den Isolierseitenflächen 114A bis 114D der Hauptflächen-Isolierschicht 113. D.h., die Seitenflächen 105A bis 105D, die Isolierseitenflächen 114A bis 114D der Hauptflächen-Isolierschicht 113 und die Seitenflächen 126A bis 126D der Passivierungsschicht 125 sind bündig miteinander gebildet.
  • Bei dieser Ausführungsform beinhalten die modifizierten Grenzlinien 30A bis 30D dritte Regionen 92, die an den Seitenflächen 126A bis 126D der Passivierungschicht 125 gebildet sind. Mit der Ausnahme, dass sie an den Seitenflächen 126A bis 126D der Passivierungsschicht 125 gebildet ist, ist die Struktur der modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 251 die gleiche wie die Struktur der modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 91 (zweite bevorzugte Ausführungsform).
  • Die Beschreibung der modifizierten Grenzenlinien 30A bis 30D des SiC-Halbleiterbauteils 91 ist anwendbar auf die Beschreibung der modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 251. Eine genaue Beschreibung der modifizierten Grenzlinien 30A bis 30D des SiC-Halbleiterbauteils 251 wird daher weggelassen.
  • Wie oben beschrieben lassen sich selbst bei dem SiC-Halbleiterbauteil 251 die gleichen Wirkungen aufzeigen wie jene Wirkungen, die für das SiC-Halbleiterbauteil 101 beschrieben worden sind.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung können in noch anderen Ausführungsformen implementiert werden.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen wurde eine Ausführungsform beschrieben, bei der die Seitenfläche 5A oder 105A und die Seitenfläche 5C oder 105C der SiC-Halbleiterschicht 2 oder 102 zu den a-Ebenen des SiC-Monokristalls weisen und bei der die Seitenfläche 5B oder 105B und die Seitenfläche 5D oder 105D zu den m-Ebenen des SiC-Monokristalls weisen. Es kann jedoch eine Ausführungsform zur Anwendung kommen, bei der die Seitenfläche 5A oder 105A und die Seitenfläche 5C oder 105C zu den m-Ebenen des SiC-Monokristalls weisen und bei der die Seitenfläche 5B oder 105B und die Seitenfläche 5D oder 105D zu den a-Ebenen des SiC-Monokristalls weisen.
  • Bei jeder der bevorzugten Ausführungsformen, die oben beschrieben worden sind, wurde ein Beispiel beschrieben, bei dem die modifizierten Linien 22A bis 22D mit Bandformen gebildet sind, die sich kontinuierlich erstrecken. In jeder der oben beschriebenen bevorzugten Ausführungsformen können die modifizierten Linien 22A bis 22D jedoch in linienunterbrochenen Bandformen (unterbrochenen Linienformen) gebildet werden. D.h., die modifizierten Linien 22A bis 22D können in Bandformen gebildet werden, die sich abseitsweise bzw. mit Unterbrechungen erstrecken. In diesem Fall können eine, zwei oder drei der modifizierten Linien 22A bis 22D in einer linienunterbrochenen Bandform gebildet sein, und der Rest kann in einer Bandform gebildet sein.
  • Bei jeder der dritten bis siebten bevorzugten Ausführungsform, die oben beschrieben worden sind, wurde ein Beispiel beschrieben, bei dem die Vielzahl von Gate-Gräben 142 (erste Gate-Gräben 242) gebildet werden, die sich entlang der m-Achsenrichtung (der [1-100]-Richtung) des SiC-Monokristalls erstrecken. Die Vielzahl von Gate-Gräben 142 (erste Gate-Gräben 242) können jedoch so gebildet werden, dass sie sich entlang der a-Achsenrichtung (der [11-20]-Richtung) des SiC-Monokristalls erstrecken. In diesem Fall werden die Vielzahl von Source-Gräben 155 gebildet, die sich entlang der a-Achsenrichtung (der [11-20]-Richtung) des SiC-Monokristalls erstrecken.
  • Bei jeder der oben beschriebenen dritten bis siebten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die Source-Elektrodenschichten 157 in die Source-Gräben 155 über die Source-Isolierschichten 156 eingebettet sind. Die Source-Elektrodenschichten 157 können jedoch direkt in den Source-Gräben 155 eingebettet sein, ohne dass die Source-Isolierschichten 156 dazwischen angeordnet sind.
  • Bei jeder der oben beschriebenen dritten bis siebten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem jede Source-Isolierschicht 156 entlang der Seitenwände und der Bodenwand des entsprechenden Source-Grabens 155 gebildet ist. Jede Source-Isolierschicht 156 kann jedoch entlang der Seitenwände des entsprechenden Source-Grabens 155 so gebildet werden, dass die Bodenwand des Source-Grabens 155 freiliegt. Jede Source-Isolierschicht156 kann entlang der Seitenwände und der Bodenwand des entsprechenden Source-Grabens 155 gebildet werden, derart, dass ein Abschnitt der Bodenwand des Source-Grabens 155 freigelegt wird.
  • Ferner kann jede Source-Isolierschicht 156 entlang der Bodenwand des entsprechenden Source-Grabens 155 gebildet werden, derart, dass die Seitenwände des Source-Grabens 155 freiliegen bzw. freigelegt werden. Jede Source-Isolierschicht 156 kann entlang der Seitenwände und der Bodenwand des entsprechenden Source-Grabens 155 gebildet werden, derart, dass ein Abschnitt der Seitenwände des Source-Grabens 155 freiliegt.
  • Bei jeder der oben beschriebenen dritten bis siebten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die Gate-Elektrodenschichten 149 und die Gate-Verdrahtungsschicht 150 gebildet sind, die Polysilicium vom p-Typ aufweisen, das mit einer Verunreinigung vom p-Typ dotiert ist. Wenn jedoch auf eine Zunahme der Gate-Schwellenspannung Vth kein besonderer Wert gelegt wird, können die Gate-Elektrodenschichten 149 und die Gate-Verdrahtungsschicht 150 das Polysilicium vom n-Typ aufweisen, das mit der Verunreinigung vom n-Typ dotiert ist, und zwar anstelle oder zusätzlich zu dem Polysilicium vom p-Typ.
  • In diesem Fall kann die Niedrigwiderstands-Elektrodenschicht 167 durch Silicidieren mittels eines Metallmaterials der Abschnitte der Gate-Elektrodenschichten 149 (Polysilicium vom n-Typ) gebildet werden, die die Flächenschichtabschnitte bilden. D.h., die Niedrigwiderstands-Elektrodenschicht 167 kann ein n-Typ-Polycid („policide“) enthalten. Bei einer derartigen Struktur kann eine Reduktion des Gate-Widerstandes erreicht werden.
  • Bei jeder der dritten bis siebten bevorzugten Ausführungsformen, die oben beschrieben wurden, kann anstelle des SiC-Halbleitersubstrat 106 vom n+-Typ ein SiC-Halbleitersubstrat 106 vom p+-Typ angewendet werden. Bei dieser Struktur kann ein IGBT (Bipolartransistor mit isoliertem Gate) anstelle eines MISFET vorgesehen werden. In diesem Fall wird bei jeder der oben beschriebenen dritten bis siebten bevorzugten Ausführungsform die „source“ des MISFET ersetzt durch einen „emitter“ des IGBT, und der „drain“ des MISFET wird ersetzt durch einen „collector“ des IGBT.
  • Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann eine Struktur angewendet werden, bei der die Leitfähigkeitstypen der jeweiligen Halbleiterabschnitte invertiert sind. D.h., ein Abschnitt vom p-Typ kann zu einem n-Typ gemacht werden, und ein Abschnitt vom n-Typ kann zu einem p-Typ gemacht werden.
  • Die jeweiligen oben beschriebenen bevorzugten Ausführungsformen können auch auf ein Halbleiterbauteil angewendet werden, das ein Halbleitermaterial verwendet, das sich von SiC unterscheidet. Das sich von SiC unterscheidende Halbleitermaterial kann ein Verbund-Halbleitermaterial sein. Das Verbund-Halbleitermaterial kann entweder Galliumnitrid (GaN) oder Galliumoxid (Ga2O3) sein oder aus beiden dieser Materialien aufgebaut sein.
  • Beispielsweise kann jede der oben beschriebenen dritten bis siebten bevorzugten Ausführungsformen ein Verbund-Halbleiterbauteil sein, das einen Verbund-Halbleiter-MISFET vom Vertikaltyp beinhaltet, der ein Verbund-Halbleitermaterial anstelle von SiC verwendet. Bei dem Verbund-Halbleiter kann Magnesium als eine Verunreinigung vom p-Typ (Akzeptor) angewendet werden. Auch können Germanium (Ge), Sauerstoff (O) oder Silicium (Si) als eine Verunreinigung vom n-Typ (Donator) angewendet werden.
  • Beispiele von Merkmalen, die aus der vorliegenden Beschreibung und Zeichnungen extrahiert sind, sind nachstehend angegeben.
  • [A1] SiC-Halbleiterbauteil mit einer SiC-Halbleiterschicht, die ein SiC-Monokristall aufweist und eine erste Hauptfläche auf einer Seite, eine zweite Hauptfläche auf einer anderen Seite und eine Seitenfläche hat, die die erste Hauptfläche und die zweite Hauptfläche verbindet, einer Isolierschicht, die ein Isoliermaterial enthält, die die erste Hauptfläche der SiC-Halbleiterschicht bedeckt und die eine Isolierseitenfläche hat, die kontinuierlich ausgebildet ist mit der Seitenfläche der SiC-Halbleiterschicht, und einer Fixierschicht, die die Seitenfläche der SiC-Halbleiterschicht und die Isolierseitenfläche der Isolierschicht fixiert.
  • Gemäß diesem SiC-Halbleiterbauteil kann das SiC-Halbleiterbauteil bereitgestellt werden, bei dem ein Abschälen der Isolierschicht mittels der Fixierschicht unterdrückt werden kann.
  • [A2] SiC-Halbleiterbauteil nach A1, wobei die Fixierschicht eine Schweißschicht beinhaltet, die die Seitenfläche der SiC-Halbleiterschicht und die Isolierseitenfläche der Isolierschicht verschweißt.
  • [A3] SiC-Halbleiterbauteil nach A1 oder A2, wobei die Fixierschicht sich in einer Bandform entlang einer Tangentialrichtung zu der ersten Hauptfläche der SiC-Halbleiterschicht erstreckt.
  • [A4] Sic-Halbleiterbauteil nach einem beliebigen von A1 bis A3, wobei die Fixierschicht eine modifizierte Grenzschicht beinhaltet, die eine erste Region aufweist, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet, und die zweite Region aufweist, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem Isoliermaterial der Isolierschicht unterscheidet, und die quer über die Seitenfläche der SiC-Halbleiterschicht und die Isolierseitenfläche der Isolierschicht gebildet ist.
  • [A5] SiC-Halbleiterbauteil nach einem beliebigen von A1 bis A4, wobei die SiC-Halbleiterschicht eine laminierte Struktur aufweist, die ein SiC-Halbleitersubstrat und eine SiC-Epitaxialschicht beinhaltet und in der die erste Hauptfläche durch die SiC-Epitaxialschicht gebildet ist, in der die Isolierschicht auf der SiC-Epitaxialschicht gebildet ist und in der die Fixierschicht quer über die SiC-Epitaxialschicht und die Isolierschicht gebildet ist.
  • Die vorliegende Beschreibung stellt keine Beschränkung hinsichtlich einer beliebigen kombinierten Ausführungsform von Merkmalen dar, die in Bezug auf die erste bis siebte bevorzugte Ausführungsform dargestellt worden sind. Die erste bis siebte bevorzugte Ausführungsform können miteinander in jedem beliebigen Modus oder in jeder beliebigen Ausüfhrungsform kombiniert werden. D.h., es kann ein SiC-Halbleiterbauteil angewendet werden, das Merkmale kombiniert, die in Bezug auf die erste bis siebte bevorzugte Ausführungsform dargestellt worden sind, und zwar in jedem beliebigen Modus oder jeder beliebigen Konfiguration.
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung mit der Nr. 2018-151449 , die am 10. August 2018 beim Japanischen Patentamt eingereicht wurde, wobei der gesamte Offenbarungsgehalt von dieser Anmeldung vorliegend durch Bezugnahme enthalten ist.
  • Obgleich bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail beschrieben worden sind, stellen diese lediglich spezifische Beispiele dar, die verwendet werden, um die technischen Inhalte der vorliegenden Erfindung zu verdeutlichen, und die vorliegende Erfindung sollte nicht so interpretiert werden, dass sie auf diese speziellen Beispiele beschränkt ist, und der Schutzbereich der vorliegenden Erfindung ist lediglich durch die beigefügten Ansprüche beschränkt.
  • Bezugszeichenliste
    • 1
    SiC-Halbleiterbauteil
    2
    SiC-Halbleiterschicht
    3
    erste Hauptfläche von SiC-Halbleiterschicht
    4
    zweite Hauptfläche von SiC-Halbleiterschicht
    5A
    Seitenfläche von SiC-Halbleiterschicht
    5B
    Seitenfläche von SiC-Halbleiterschicht
    5C
    Seitenfläche von SiC-Halbleiterschicht
    5D
    Seitenfläche von SiC-Halbleiterschicht
    6
    SiC-Halbleitersubstrat
    7
    SiC-Epitaxialschicht
    10
    Hauptflächen-Isolierschicht
    11A
    Isolierseitenfläche von Hauptflächen-Isolierschicht
    11B
    Isolierseitenfläche von Hauptflächen-Isolierschicht
    11C
    Isolierseitenfläche von Hauptflächen-Isolierschicht
    11D
    Isolierseitenfläche von Hauptflächen-Isolierschicht
    13
    Passivierungsschicht
    16
    Harzschicht
    22A
    modifizierte Linie
    22B
    modifizierte Linie
    22C
    modifizierte Linie
    22D
    modifizierte Linie
    30A
    modifizierte Grenzlinie
    30B
    modifizierte Grenzlinie
    30C
    modifizierte Grenzlinie
    30D
    modifizierte Grenzlinie
    31
    erste Region von modifizierter Grenzlinie
    32
    zweite Region von modifizierter Grenzlinie
    33
    modifizierter a-Ebenengrenzabschnitt (modifizierter Grenzabschnitt)
    34
    modifizierter m-Ebenengrenzabschnitt (modifizierter Grenzabschnitt)
    91
    SiC-Halbleiterbauteil
    101
    SiC-Halbleiterbauteil
    102
    SiC-Halbleiterschicht
    103
    erste Hauptfläche von SiC-Halbleiterschicht
    104
    zweite Hauptfläche von SiC-Halbleiterschicht
    105A
    Seitenfläche von SiC-Halbleiterschicht
    105B
    Seitenfläche von SiC-Halbleiterschicht
    105C
    Seitenfläche von SiC-Halbleiterschicht
    105D
    Seitenfläche von SiC-Halbleiterschicht
    106
    SiC-Halbleitersubstrat
    107
    SiC-Epitaxialschicht
    113
    Hauptflächen-Isolierschicht
    114A
    Isolierseitenfläche von Hauptflächen-Isolierschicht
    114B
    Isolierseitenfläche von Hauptflächen-Isolierschicht
    114C
    Isolierseitenfläche von Hauptflächen-Isolierschicht
    114D
    Isolierseitenfläche von Hauptflächen-Isolierschicht
    125
    Passivierungsschicht
    129
    Harzschicht
    8
    Off-Winkel
    Z
    Normalenrichtung
    X
    erste Richtung (Tangentialrichtung)
    Y
    zweite Richtung (Tangentialrichtung)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2018151449 [0680]

Claims (27)

  1. SiC-Halbleiterbauteil mit: einer SiC-Halbleiterschicht, die einen SiC-Monokristall beinhaltet und eine erste Hauptfläche als eine Bauteilfläche, eine zweite Hauptfläche auf einer Seite gegenüberliegend der ersten Hauptfläche und eine Seitenfläche hat, die die erste Hauptfläche und die zweite Hauptfläche verbindet; einer Hauptflächen-Isolierschicht, die ein Isoliermaterial beinhaltet, die die erste Hauptfläche der SiC-Halbleiterschicht bedeckt und die eine Isolierseitenfläche hat, die kontinuierlich ausgebildet ist mit der Seitenfläche der SiC-Halbleiterschicht; und einer modifizierten Grenzschicht, die eine erste Region beinhaltet, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet, und die eine zweite Region beinhaltet, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem Isoliermaterial unterscheidet, und die quer über die Seitenfläche der SiC-Halbleiterschicht und die Isolierseitenfläche der Hauptflächen-Isolierschicht gebildet ist.
  2. SiC-Halbleiterbauteil nach Anspruch 1, wobei die modifizierte Grenzschicht an die Seitenfläche der SiC-Halbleiterschicht und die Isolierseitenfläche der Hauptflächen-Isolierschicht fixiert bzw. daran festgelegt ist.
  3. SiC-Halbleiterbauteil nach Anspruch 1 oder 2, wobei die modifizierte Grenzschicht sich in einer Bandform entlang einer Tangentialrichtung zu der ersten Hauptfläche der SiC-Halbleiterschicht erstreckt.
  4. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 3, wobei die modifizierte Grenzschicht eine Vielzahl von modifizierten Grenzabschnitten beinhaltet, die sich jeweils in einer Normalenrichtung auf die erste Hauptfläche der SiC-Halbleiterschicht erstrecken und so ausgerichtet sind, dass sie einander in einer Tangentialrichtung zu der ersten Hauptfläche der SiC-Halbleiterschicht gegenüberliegen.
  5. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 4, wobei die Hauptflächen-Isolierschicht SiO2 beinhaltet.
  6. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 5, wobei die Seitenfläche der SiC-Halbleiterschicht aus einer Spaltfläche aufgebaut ist.
  7. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 6, wobei die Isolierseitenfläche der Hauptflächen-Isolierschicht aus einer Spaltfläche aufgebaut ist.
  8. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 7, ferner mit: einer Isolierschicht, die auf der Hauptflächen-Isolierschicht gebildet ist; wobei die modifizierte Grenzschicht quer über die Seitenfläche der SiC-Halbleiterschicht und die Isolierseitenfäche der Hauptflächen-Isolierschicht gebildet ist, während die Isolierschicht vermieden wird.
  9. SiC-Halbleiterbauteil nach Anspruch 8, wobei die Isolierschicht ausgehend von der Seitenfläche der SiC-Halbleiterschicht mit einem Abstand hin zu einer inneren Seite gebildet ist.
  10. SiC-Halbleiterbauteil nach Anspruch 9, wobei die Isolierschicht ausgehend von der Seitenfläche der SiC-Halbleiterschicht mit einem Abstand von nicht weniger als 1 µm hin zu einer inneren Seite gebildet ist.
  11. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 8 bis 10, wobei die Isolierschicht eine Dicke von nicht kleiner als 1 µm hat.
  12. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 8 bis 11, wobei die Isolierschicht ein Isoliermaterial beinhaltet, dass sich von der Hauptflächen-Isolierschicht unterscheidet.
  13. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 8 bis 12, wobei die Isolierschicht eine Harzschicht beinhaltet, die auf der Hauptflächen-Isolierschicht gebildet ist.
  14. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 8 bis 13, wobei die Isolierschicht eine Passivierungsschicht beinhaltet, die auf der Hauptflächen-Isolierschicht gebildet ist.
  15. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 8 bis 12, wobei die Isolierschicht eine Passivierungsschicht beinhaltet, die auf der Hauptflächen-Isolierschicht gebildet ist, und eine Harzschicht beinhaltet, die auf der Passivierungsschicht gebildet ist.
  16. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 15, ferner mit: einer modifizierten Schicht, die in einer Region der Seitenfläche der SiC-Halbleiterschicht auf der Seite der zweiten Hauptfläche der SiC-Halbleiterschicht in Bezug auf die modifizierte Grenzschicht gebildet ist und die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet.
  17. SiC-Halbleiterbauteil nach Anspruch 16, wobei die modifizierte Schicht sich in einer Bandform entlang einer Tangentialrichtung zu der ersten Hauptfläche der SiC-Halbleiterschicht erstreckt.
  18. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 17, wobei die SiC-Halbleiterschicht eine Dicke von nicht kleiner als 40 µm und nicht größer als 200 µm hat.
  19. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 18, wobei die SiC-Halbleiterschicht eine laminierte Struktur hat, die ein SiC-Halbleitersubstrat und eine SiC-Epitaxialschicht beinhaltet und in der die erste Hauptfläche durch die SiC-Epitaxialschicht gebildet ist, wobei die Hauptflächen-Isolierschicht auf der SiC-Epitaxialschicht gebildet ist, und wobei die modifizierte Grenzschicht quer über die SiC-Epitaxialschicht und die Hauptflächen-Isolierschicht gebildet ist.
  20. SiC-Halbleiterbauteil nach Anspruch 19, wobei die SiC-Epitaxialschicht eine Dicke hat, die nicht größer ist als eine Dicke des SiC-Halbleitersubstrats.
  21. SiC-Halbleiterbauteil nach Anspruch 19 oder 20, wobei das SiC-Halbleitersubstrat eine Dicke von nicht kleiner als 40 µm und nicht größer als 150 µm hat, und wobei die SiC-Epitaxialschicht eine Dicke von nicht kleiner als 1 µm und nicht größer als 50 µm hat.
  22. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 21, wobei der SiC-Monokristall aus einem hexagonalen Kristall aufgebaut ist.
  23. SiC-Halbleiterbauteil nach Anspruch 22, wobei der SiC-Monokristall aus einem 2H-(hexagonal)-SiC-Monokristall, einem 4H-Sic-Monokristall oder einem 6H-SiC-Monokristall aufgebaut ist.
  24. SiC-Halbleiterbauteil nach Anspruch 22 oder 23, wobei die erste Hauptfläche der SiC-Halbleiterschicht hin zu einer c-Ebene des SiC-Monokristalls weist.
  25. SiC-Halbleiterbauteil nach einem beliebigen der Ansprüche 22 bis 24, wobei die erste Hauptfläche der SiC-Halbleiterschicht einen Off-Winkel hat, der unter einem Winkel von nicht kleiner als 0° und nicht größer als 10° in Bezug auf eine c-Ebene des SiC-Monokristalls geneigt ist.
  26. SiC-Halbleiterbauteil nach Anspruch 25, wobei der Off-Winkel ein Winkel von nicht größer als 5° ist.
  27. SiC-Halbleiterbauteil nach Anspruch 25 oder 26, wobei der Off-Winkel ein Winkel ist, der 0° überschreitet und der kleiner ist als 4°.
DE112019004031.6T 2018-08-10 2019-08-08 SiC-HALBLEITERBAUTEIL Active DE112019004031B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018151449A JP6563093B1 (ja) 2018-08-10 2018-08-10 ＳｉＣ半導体装置
JP2018-151449 2018-08-10
PCT/JP2019/031471 WO2020032204A1 (ja) 2018-08-10 2019-08-08 ＳｉＣ半導体装置

Publications (2)

Publication Number Publication Date
DE112019004031T5 true DE112019004031T5 (de) 2021-04-29
DE112019004031B4 DE112019004031B4 (de) 2024-10-24

Family

ID=67692134

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019004031.6T Active DE112019004031B4 (de) 2018-08-10 2019-08-08 SiC-HALBLEITERBAUTEIL

Country Status (5)

Country Link
US (1) US11916112B2 (de)
JP (1) JP6563093B1 (de)
CN (1) CN112567530A (de)
DE (1) DE112019004031B4 (de)
WO (1) WO2020032204A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7391326B2 (ja) 2019-12-26 2023-12-05 株式会社ノベルクリスタルテクノロジー 半導体装置
JP7327191B2 (ja) * 2020-02-07 2023-08-16 豊田合成株式会社 半導体装置とその製造方法
JP2023553477A (ja) * 2020-12-18 2023-12-21 エムアイツー‐ファクトリー ジーエムビーエイチ 電子半導体部品、および電子半導体部品用の前処理された複合基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809632B2 (ja) 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5119463B2 (ja) * 2006-09-22 2013-01-16 Ｄｏｗａエレクトロニクス株式会社 発光素子及びその製造方法
JP5670764B2 (ja) 2011-01-13 2015-02-18 浜松ホトニクス株式会社 レーザ加工方法
JP2012146876A (ja) 2011-01-13 2012-08-02 Hamamatsu Photonics Kk レーザ加工方法
JP5480169B2 (ja) 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
JP5775312B2 (ja) 2011-01-13 2015-09-09 浜松ホトニクス株式会社 レーザ加工方法
JP5670765B2 (ja) 2011-01-13 2015-02-18 浜松ホトニクス株式会社 レーザ加工方法
JP2013247147A (ja) * 2012-05-23 2013-12-09 Hamamatsu Photonics Kk 加工対象物切断方法、加工対象物、及び、半導体素子
EP3024616B1 (de) 2013-07-23 2019-04-10 3D-Micromac AG Verfahren und vorrichtung zur trennung eines flachen werkstücks in mehrere teilstücke
JP2016207908A (ja) 2015-04-27 2016-12-08 三菱電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
DE102016224978B4 (de) * 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren

Also Published As

Publication number Publication date
US11916112B2 (en) 2024-02-27
DE112019004031B4 (de) 2024-10-24
US20210296448A1 (en) 2021-09-23
WO2020032204A1 (ja) 2020-02-13
JP2020027853A (ja) 2020-02-20
JP6563093B1 (ja) 2019-08-21
CN112567530A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
DE112018003104B4 (de) Halbleitervorrichtung
DE112015004515B4 (de) Halbleitervorrichtungen
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE112014007266B4 (de) Halbleitervorrichtung
DE112020000226T5 (de) SiC-HALBLEITERBAUTEIL
DE112016005685T5 (de) Halbleiterbauteil
DE112013002213T5 (de) Halbleitereinrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112019003976T5 (de) KRISTALLSCHNEIDEVERFAHREN, VERFAHREN ZUR HERSTELLUNG VON SiC- HALBLEITERVORRICHTUNGEN, UND SiC-HALBLEITERVORRICHTUNGEN
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112019004031B4 (de) SiC-HALBLEITERBAUTEIL
DE212018000096U1 (de) Halbleitervorrichtung
DE102018117717B4 (de) Siliciumcarbid-halbleiterbauelement, leistungsmodul und leistungsumwandlungsbauelement
DE112019001691B4 (de) Halbleiterbauteil
DE212018000102U1 (de) Halbleitervorrichtung
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE112020003413T5 (de) Halbleiterbauteil
DE212020000212U1 (de) SiC-Halbleiterbauteil
DE112017008299T5 (de) Halbleitereinheit
DE212018000097U1 (de) Halbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE202019005382U1 (de) SiC-Halbleitervorrichtung
DE112020000717T5 (de) Halbleiterbauelement
DE112019004619T5 (de) SiC-HALBLEITERBAUTEIL

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: ROHM CO., LTD., JP

Free format text: FORMER OWNER: ROHM CO., LTD., KYOTO, JP

R082 Change of representative

Representative=s name: WITTE, WELLER & PARTNER PATENTANWAELTE MBB, DE

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division