DE202019005382U1 - SiC-Halbleitervorrichtung - Google Patents

SiC-Halbleitervorrichtung Download PDF

Info

Publication number
DE202019005382U1
DE202019005382U1 DE202019005382.4U DE202019005382U DE202019005382U1 DE 202019005382 U1 DE202019005382 U1 DE 202019005382U1 DE 202019005382 U DE202019005382 U DE 202019005382U DE 202019005382 U1 DE202019005382 U1 DE 202019005382U1
Authority
DE
Germany
Prior art keywords
sic semiconductor
layer
semiconductor device
sic
modified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202019005382.4U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018151451A external-priority patent/JP6647352B1/ja
Priority claimed from JP2018151452A external-priority patent/JP6664445B2/ja
Priority claimed from JP2018151450A external-priority patent/JP6630410B1/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE202019005382U1 publication Critical patent/DE202019005382U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8346—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8546—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Eine SiC-Halbleitervorrichtung, umfassend:
eine SiC-Halbleiterschicht, die eine geschichtete Struktur mit einem SiC-Halbleitersubstrat und einer SiC-Epitaxialschicht hat und die eine durch die SiC-Epitaxialschicht gebildete Bauelementfläche aufweist; sowie
eine modifizierte Schicht, die so modifiziert ist, dass sie eine Eigenschaft aufweist, die sich von einem SiC-Einkristall unterscheidet, und die auf einem Abschnitt, der aus dem SiC-Halbleitersubstrat gebildet ist, in einer Seitenfläche der SiC-Halbleiterschicht so ausgebildet ist, dass sie die SiC-Epitaxialschicht freilegt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine SiC-Halbleitervorrichtung.
  • Hintergrund
  • Die vorliegende Erfindung betrifft eine SiC-Halbleitervorrichtung.
  • Hintergrund
  • Eine Methode zur Bearbeitung eines SiC-Halbleiterwafers, die als „Stealth-Dicing“-Methode bezeichnet wird, ist in den letzten Jahren bekannt geworden. Bei der Stealth-Dicing-Methode wird nach der selektiven Bestrahlung des SiC-Halbleiterwafers mit Laserlicht der SiC-Halbleiterwafer entlang des mit dem Laserlicht bestrahlten Teils geschnitten. Nach diesem Verfahren kann der SiC-Halbleiterwafer, der eine vergleichsweise hohe Härte aufweist, ohne Verwendung eines Schneideelements wie z.B. einer Trennschneide usw. geschnitten werden, wodurch eine Verkürzung der Herstellungszeit möglich ist.
  • In Patentliteratur 1 wird ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung offenbart, bei dem die Stealth-Dicing-Methode verwendet wird. Bei dem Herstellungsverfahren gemäß der Patentliteratur 1 werden mehrere Spalten modifizierter Bereiche (modifizierte Schichten) über die gesamte Fläche der jeweiligen Seitenflächen einer aus dem SiC-Halbleiterwafer ausgeschnittenen SiC-Halbleiterschicht gebildet. Die Vielzahl der Spalten der modifizierten Regionen erstrecken sich entlang tangentialer Richtungen zu einer Hauptfläche der SiC-Halbleiterschicht und werden in Abständen in einer Normalenrichtung zu der Hauptfläche der SiC-Halbleiterschicht gebildet.
  • Literaturliste
  • Patentliteratur
  • Patentliteratur 1: Veröffentlichung der japanischen Patentanmeldung Nr. 2012-146878
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Eine modifizierte Linie wird gebildet, indem ein SiC-Einkristall der SiC-Halbleiterschicht so modifiziert wird, dass er eine andere Eigenschaft aufweist. Daher ist es unter Berücksichtigung von Einflüssen auf die SiC-Halbleiterschicht durch die modifizierte Linie nicht wünschenswert, eine Vielzahl von modifizierten Linien über die gesamte Fläche der Seitenflächen der SiC-Halbleiterschicht zu bilden. Als Beispiele für die Einflüsse auf die SiC-Halbleiterschicht durch die modifizierte Linie können Fluktuation der elektrischen Eigenschaften der SiC-Halbleiterschicht durch die modifizierte Linie, Erzeugung eines Risses in der SiC-Halbleiterschicht mit der modifizierten Linie als Ausgangspunkt usw. angeführt werden.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung ist eine SiC-Halbleitervorrichtung, die es ermöglicht, Einflüsse auf eine SiC-Halbleiterschicht durch eine modifizierte Linie zu reduzieren.
  • Lösung des Problems
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung sieht eine SiC-Halbleitervorrichtung vor, die eine SiC-Halbleiterschicht mit einem SiC-Einkristall enthält und eine erste Hauptfläche als elementbildende Oberfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine Vielzahl von Seitenflächen, die die erste Hauptfläche und die zweite Hauptfläche verbinden, aufweist, und eine Vielzahl von modifizierten Linien, die jeweils eine Schicht an den jeweiligen Seitenflächen der SiC-Halbleiterschicht bilden und sich jeweils in Bandform entlang einer tangentialen Richtung zur ersten Hauptfläche der SiC-Halbleiterschicht erstrecken und so modifiziert sind, dass sie eine vom SiC-Einkristall abweichende Eigenschaft aufweisen.
  • Bei dieser SiC-Halbleitervorrichtung wird an jeder Seitenfläche der SiC-Halbleiterschicht nur eine modifizierte Linie gebildet. Einflüsse auf die SiC-Halbleiterschicht durch die modifizierten Linien können so reduziert werden.
  • Die oben genannten sowie weitere Gegenstände, Merkmale und Wirkungen der vorliegenden Erfindung werden durch die folgende Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen verdeutlicht.
  • Figurenliste
    • 1 ist ein Diagramm einer Einheitszelle eines 4H-SiC-Einkristalls, das auf bevorzugte Ausführungen der vorliegenden Erfindung angewendet werden kann.
    • 2 ist eine Draufsicht auf eine Siliziumebene der in 1 gezeigten Einheitszelle.
    • 3 ist eine perspektivische Ansicht betrachtet aus einem Winkel einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführung der vorliegenden Erfindung, und eine perspektivische Ansicht, die ein erstes Ausgestaltungsbeispiel für modifizierte Linien zeigt.
    • 4 ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung aus einem anderen Blickwinkel. 5 ist eine vergrößerte Ansicht einer in 3 gezeigten Region V.
    • 6 ist eine vergrößerte Ansicht einer in 3 gezeigten Region VI.
    • 7 ist eine Draufsicht auf die in 3 gezeigte SiC-Halbleitervorrichtung.
    • 8 ist ein Schnitt entlang der in 7 gezeigten Linie VIII-VIII.
    • 9 ist eine perspektivische Ansicht, die einen SiC-Halbleiterwafer zeigt, der bei der Herstellung der in 3 gezeigten SiC-Halbleitervorrichtung verwendet wird.
    • 10A ist eine Schnittansicht, die ein Beispiel für ein Herstellungsverfahren einer in 3 gezeigten SiC-Halbleitervorrichtung illustriert.
    • 10B ist ein Diagramm eines auf 10A folgenden Schrittes.
    • 10C ist ein Diagramm eines auf 10B folgenden Schrittes.
    • 10D ist ein Diagramm eines auf 10C folgenden Schrittes.
    • 10E ist ein Diagramm eines auf 10D folgenden Schrittes.
    • 10F ist ein Diagramm eines auf 10E folgenden Schrittes.
    • 10G ist ein Diagramm eines auf 10F folgenden Schrittes.
    • 10H ist ein Diagramm eines auf 10G folgenden Schrittes.
    • 101 ist ein Diagramm eines auf 10H folgenden Schrittes.
    • 10J ist ein Diagramm eines auf 101 folgenden Schrittes.
    • 10K ist ein Diagramm eines auf 10J folgenden Schrittes.
    • 10L ist ein Diagramm eines auf 10K folgenden Schrittes.
    • 10M ist ein Diagramm eines auf 10L folgenden Schrittes.
    • 11 ist eine perspektivische Ansicht eines Halbleitergehäuses, das die in 3 gezeigte SiC-Halbleitervorrichtung enthält, wie durch ein Versiegelungsharz gesehen.
    • ] 12 ist eine perspektivische Ansicht, die speziell den Montagezustand der in 11 gezeigten SiC-Halbleitervorrichtung zeigt.
    • 13A ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein zweites Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13B ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein drittes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13C ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein viertes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13D ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein fünftes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13E ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein sechstes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13F ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein siebtes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13G ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein achtes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13H ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein neuntes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13I ist eine perspektivische Ansicht der in 13H gezeigten SiC-Halbleitervorrichtung aus einem anderen Blickwinkel.
    • 13J ist eine vergrößerte Ansicht einer in 13H gezeigten Region XIIIJ.
    • 13K ist eine vergrößerte Ansicht einer in 13H gezeigten Region XIIIK.
    • 13L ist ein Teilschnitt einer SiC-Halbleiterwaferstruktur und dient der Beschreibung eines ersten Ausgestaltungsbeispiels für modifizierte Linien, die im Schritt von 10K gebildet wurden.
    • 13M ist ein Teilschnitt einer SiC-Halbleiterwaferstruktur und dient der Beschreibung eines zweiten Ausgestaltungsbeispiels für modifizierte Linien, die im Schritt von 10K gebildet wurden.
    • 13N ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein zehntes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 130 ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein elftes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13P ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein zwölftes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13Q ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein dreizehntes Ausgestaltungsbeispiel der modifizierten Linien zeigt. 13R ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein vierzehntes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13S ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein fünfzehntes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13T ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein sechzehntes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13U ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung aus einem anderen Blickwinkel.
    • 13V ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein siebzehntes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13W ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein achtzehntes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13X ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein neunzehntes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13Y ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein zwanzigstes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 13Z ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung zeigt, und ist eine perspektivische Ansicht, die ein einundzwanzigstes Ausgestaltungsbeispiel der modifizierten Linien zeigt.
    • 14 ist eine perspektivische Ansicht, die eine SiC-Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführung der vorliegenden Erfindung zeigt, und ist eine perspektivische Ansicht, bei der eine Struktur mit modifizierten Linien gemäß dem ersten Ausgestaltungsbeispiel verwendet wurde.
    • 15 ist eine perspektivische Ansicht gesehen aus einem Winkel einer SiC-Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführung der vorliegenden Erfindung und ist eine perspektivische Ansicht, die eine Struktur mit modifizierten Linien gemäß dem ersten Ausgestaltungsbeispiel zeigt.
    • 16 ist eine perspektivische Ansicht der in 15 gezeigten SiC-Halbleitervorrichtung aus einem anderen Blickwinkel.
    • 17 ist eine Draufsicht auf die in 15 gezeigte SiC-Halbleitervorrichtung.
    • 18 ist eine Draufsicht, bei der eine Harzschicht aus der
    • 17 entfernt wurde.
    • 19 ist eine vergrößerte Ansicht eines in 18 dargestellten Bereichs XIX und ein Diagramm zur Beschreibung der Struktur einer ersten Hauptfläche einer SiC-Halbleiterschicht.
    • 20 ist ein Schnitt entlang der in 19 dargestellten Linie XX-XX.
    • 21 ist ein Schnitt entlang der in 19 dargestellten Linie XXI-XXI.
    • 22 ist eine vergrößerte Ansicht einer in 22 dargestellten Region XXII.
    • 23 ist ein Schnitt entlang der in 19 dargestellten Linie XXIII-XXIII.
    • 24 ist eine vergrößerte Ansicht einer in 23 dargestellten Region XXIV.
    • 25 ist ein Diagramm zur Beschreibung des Schichtwiderstands.
    • 26 ist eine vergrößerte Ansicht eines Bereichs entsprechend 19 und ist eine vergrößerte Ansicht einer SiC-Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführung der vorliegenden Erfindung.
    • 27 ist ein Schnitt entlang der in 26 gezeigten Linie XXVII-XXVII.
    • 28 ist eine vergrößerte Ansicht eines Bereichs entsprechend 22 und ist eine vergrößerte Ansicht einer SiC-Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführung der vorliegenden Erfindung.
    • 29 ist eine vergrößerte Ansicht eines Bereichs entsprechend 19 und ist eine vergrößerte Ansicht einer SiC-Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführung der vorliegenden Erfindung.
  • Beschreibung der Ausführungsbeispiele
  • Ein SiC (Siliziumkarbid)-Einkristall, der aus einem hexagonalen Kristall besteht, wird in den bevorzugten Ausführungsformen der vorliegenden Erfindung eingesetzt. Der aus dem hexagonalen Kristall bestehende SiC-Einkristall hat eine Vielzahl von Polytypen, einschließlich eines 2H (hexagonalen)-SiC-Einkristalls, eines 4H-SiC-Einkristalls und eines 6H-SiC-Einkristalls gemäß dem Zyklus der atomaren Anordnung. Obwohl in den bevorzugten Ausführungsformen der vorliegenden Erfindung Beispiele beschrieben werden, in denen ein 4H-SiC-Einkristall verwendet wird, schließt dies andere Polytypen nicht von der vorliegenden Erfindung aus.
  • Die Kristallstruktur des 4H-SiC-Einkristalls wird nun beschrieben. 1 ist ein Diagramm einer Einheitszelle des 4H-SiC-Einkristalls, das auf bevorzugte Ausführungen der vorliegenden Erfindung (im Folgenden einfach „Einheitszelle“ genannt) anwendbar ist. 2 ist eine Draufsicht auf eine Siliziumebene der in 1 gezeigten Einheitszelle.
  • Unter Bezugnahme auf 1 und 2 beinhaltet die Einheitszelle tetraedrische Strukturen, in denen jeweils vier C-Atome an ein einzelnes Si-Atom in einer tetraedrischen Anordnung (regelmäßige tetraedrische Anordnung) gebunden sind. Die Einheitszelle hat eine atomare Anordnung, bei der die tetraedrischen Strukturen in einer Vier-Periode gestapelt sind. Die Einheitszelle weist eine hexagonale Prismenstruktur mit einer regelmäßigen hexagonalen Siliziumebene, einer regelmäßigen hexagonalen Kohlenstoffebene und sechs Seitenebenen auf, die die Siliziumebene und die Kohlenstoffebene verbinden.
  • Die Siliziumebene ist eine Endebene, die durch Si-Atome abgeschlossen ist. In der Siliziumebene ist jeweils ein einzelnes Si-Atom an jedem der sechs Eckpunkte eines regelmäßigen Sechsecks und ein einzelnes Si-Atom an einem Mittelpunkt des regelmäßigen Sechsecks angeordnet. Die Kohlenstoffebene ist eine Endebene, die durch C-Atome abgeschlossen ist. In der Kohlenstoffebene ist jeweils ein einzelnes C-Atom an jedem der sechs Eckpunkte eines regelmäßigen Sechsecks und ein einzelnes C-Atom an einem Mittelpunkt des regelmäßigen Sechsecks angeordnet.
  • Die Kristallebenen der Einheitszelle sind durch vier Koordinatenachsen (a1, a2, a3 und c) definiert, die eine al-Achse, eine a2-Achse, eine a3-Achse und eine c-Achse beinhalten. Von den vier Koordinatenachsen nimmt ein Wert von a3 einen Wert von - (a1+a2) an. Die Kristallebenen des 4H-SiC-Einkristalls sind im Folgenden anhand der Siliziumebene als Beispiel für eine Endebene eines hexagonalen Kristalls beschrieben.
  • In einer Draufsicht zur Betrachtung der Siliziumebene von der c-Achse aus sind die al-Achse, die a2-Achse und die a3-Achse jeweils entlang der Anordnungsrichtungen der nächstgelegenen benachbarten Si-Atome (im Folgenden einfach als „nächstgelegene, atomare Richtungen“ bezeichnet) basierend auf dem in der Mitte positionierten Si-Atom angeordnet. Die al-Achse, die a2-Achse und die a3-Achse sind entsprechend der Anordnung der Si-Atome um jeweils 120° verschoben.
  • Die c-Achse wird in einer Normalenrichtung zur Siliziumebene auf der Grundlage des in der Mitte positionierten Si-Atoms eingestellt. Die Siliziumebene ist die (0001)-Ebene. Die Kohlenstoffebene ist die (000-1) -Ebene. Die Seitenebenen des hexagonalen Prismas beinhalten sechs Kristallebenen, die entlang der nächstgelegenen, atomaren Richtungen in der Draufsicht auf die Siliziumebene von der c-Achse aus ausgerichtet sind. Genauer gesagt umfassen die Seitenebenen des hexagonalen Prismas die sechs Kristallebenen, die jeweils zwei nächstgelegene benachbarte Si-Atome in der Draufsicht auf die Siliziumebene von der c-Achse aus gesehen enthalten.
  • In der Draufsicht auf die Siliziumebene von der c-Achse aus gesehen, umfassen die Seitenebenen der Einheitszelle eine (1-100)-Ebene, eine (0-110)-Ebene, eine (-1010)-Ebene, eine (-1100)-Ebene, eine (01-10)-Ebene und eine (10-10) -Ebene im Uhrzeigersinn von der Spitze der a1-Achse aus.
  • Diagonalebenen der Einheitszelle, die nicht durch das Zentrum verlaufen, umfassen sechs Kristallebenen, die in der Draufsicht auf die Siliziumebene von der c-Achse aus betrachtet in Schnittrichtungen orientiert sind, die die nächstgelegenen, atomaren Richtungen schneiden. Ausgehend von einem im Zentrum positionierten Si-Atoms betrachtet, sind die nächstgelegene, atomare Richtung schneidenden Richtungen orthogonale Richtungen zu den nächstgelegenen, atomaren Richtungen. Genauer gesagt umfassen die Diagonalebenen der Einheitszelle, die nicht durch das Zentrum hindurchgehen, die sechs Kristallebenen, die jeweils zwei Si-Atome enthalten, die keine nächsten Nachbarn sind.
  • In der Draufsicht auf die Siliziumebene von der c-Achse aus betrachtet, umfassen die Diagonalebenen der Einheitszelle, die nicht durch das Zentrum gehen, eine (11-20)-Ebene, eine (1-210)-Ebene, eine (-2110)-Ebene, eine (-1-120)-Ebene, eine (-12-10)-Ebene und eine (2-1-10)-Ebene.
  • Die Kristallrichtungen der Einheitszelle werden durch Richtungen senkrecht zu den Kristallebenen definiert. Eine Normalenrichtung zur (1-100)-Ebene ist eine [1-100]-Richtung. Eine Normalenrichtung zur (0-110)-Ebene ist eine [0-110]-Richtung. Eine Normalenrichtung zur (-1010)-Ebene ist eine [-1010]-Richtung. Eine Normalenrichtung zur (-1100) -Ebene ist eine [-1100]-Richtung. Eine Normalenrichtung zur (01-10)-Ebene ist eine [01-10]-Richtung. Eine Normalenrichtung zur (10-10)-Ebene ist eine [10-10]-Richtung.
  • Eine Normalenrichtung zur (11-20)-Ebene ist eine [11-20]-Richtung. Eine Normalenrichtung zur (1-210)-Ebene ist eine [1-210]-Richtung. Eine Normalenrichtung zur (-2110)-Ebene ist eine [-2110]-Richtung. Eine Normalenrichtung zur (-1-120)-Ebene ist eine [-1-120]-Richtung. Eine Normalenrichtung zur (-12-10) -Ebene ist eine [-12-10]-Richtung. Eine Normalenrichtung zur (2-1-10)-Ebene ist eine [2-1-10]-Richtung.
  • Das hexagonale Prisma ist sechsfach symmetrisch und hat alle 60° äquivalente Kristallebenen und äquivalente Kristallrichtungen. So bilden beispielsweise die (1-100)-Ebene, die (0-110)-Ebene, die (-1010)-Ebene, die (-1100)-Ebene, die (01-10)-Ebene und die (10-10)-Ebene äquivalente Kristallebenen. Ebenso bilden die (11-20) -Ebene, die (1-210)-Ebene, die (-2110)-Ebene, die (-1-120)-Ebene, die (-12-10)-Ebene und die (2-1-10)-Ebene äquivalente Kristallebenen.
  • Außerdem bilden die [1-100]-Richtung, die [0-110]-Richtung, die [-1010]-Richtung, die [-1100]-Richtung, die [01-10]-Richtung und die [10-10]-Richtung äquivalente Kristallrichtungen. Ebenso bilden die [11-20]-Richtung, die [1-210]-Richtung, die [-2110]-Richtung, die [-1-120]-Richtung, die [-12-10]-Richtung und die [2-1-10]-Richtung äquivalente Kristallrichtungen.
  • Die c-Achse ist eine [0001]-Richtung ([000-1]-Richtung). Die a1-Achse ist die [2-1-10]-Richtung ([-2110]-Richtung). Die a2-Achse ist die [-12-10]-Richtung ([1-210]-Richtung). Die a3-Achse ist die [-1-120]-Richtung ([11-20]-Richtung).
  • Die [0001]-Richtung und die [000-1]-Richtung werden als c-Achse bezeichnet. Die (0001)-Ebene und die (000-1)-Ebene werden als c-Ebenen bezeichnet. Die [11-20]-Richtung und die [-1-120]-Richtungwerden als a-Achse bezeichnet. Die (11-20)-Ebene und die (-1-120)-Ebene werden als a-Ebenen bezeichnet. Die [1-100]-Richtung und die [-1100]-Richtung werden als m-Achse bezeichnet. Die (1-100)-Ebene und die (-1100)-Ebene werden als m-Ebenen bezeichnet.
  • 3 ist eine perspektivische Ansicht betrachtet aus einem Winkel einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführung der vorliegenden Erfindung, und eine perspektivische Ansicht, die ein erstes Ausgestaltungsbeispiel für modifizierte Linien 22A bis 22D zeigt. 4 ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 aus einem anderen Blickwinkel. 5 ist eine vergrößerte Ansicht einer in 3 gezeigten Region V. 6 ist eine vergrößerte Ansicht einer in 3 gezeigten Region VI. 7 ist eine Draufsicht auf die in 3 gezeigte SiC-Halbleitervorrichtung 1. 8 ist ein Schnitt entlang der in 7 gezeigten Linie VIII-VIII.
  • Bezüglich der 3 bis 8 enthält die SiC-Halbleitervorrichtung 1 eine SiC-Halbleiterschicht 2. Die SiC-Halbleiterschicht 2 enthält einen 4H-SiC-Einkristall als Beispiel für einen SiC-Einkristall, der aus einem hexagonalen Kristall besteht. Die SiC-Halbleiterschicht 2 ist in Chip-Form eines rechteckigen Parallelepipeds ausgebildet.
  • Die SiC-Halbleiterschicht 2 hat eine erste Hauptfläche 3 an einer Seite, eine zweite Hauptfläche 4 an der anderen Seite und Seitenflächen 5A, 5B, 5C und 5D, die die erste Hauptfläche 3 und die zweite Hauptfläche 4 verbinden. Die erste Hauptfläche 3 und die zweite Hauptfläche 4 sind in einer Draufsicht gesehen in einer Normalenrichtung Z (im Folgenden einfach „Draufsicht“ genannt) in viereckiger Form (hier quadratische Formen) ausgebildet.
  • Die erste Hauptfläche 3 ist eine Bauelementfläche, in der ein funktionales Bauelement (Halbleiterelement) gebildet wird. Die zweite Hauptfläche 4 besteht aus einer Bodenfläche mit Schleifspuren. Die Seitenflächen 5A bis 5D bestehen jeweils aus einer glatten Spaltfläche, die einer Kristallebene des SiC-Einkristalls zugewandt ist. Die Seitenflächen 5A bis 5D sind frei von einer Schleifspur.
  • In der vorliegenden Ausführung ist die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 als Nichtmontagefläche ausgebildet. In der vorliegenden Ausführung ist die zweite Hauptfläche 4 der SiC-Halbleiterschicht 2 als Montagefläche ausgebildet. Wenn die SiC-Halbleiterschicht 2 auf ein Verbindungsobjekt montiert wird, wird die SiC-Halbleiterschicht 2 auf das Verbindungsobjekt in einer Haltung montiert, in der die zweite Hauptfläche 4 dem Verbindungsobjekt gegenüberliegt. Als Beispiel für das Verbindungsobjekt kann ein elektronisches Bauteil, ein Leadframe, eine Leiterplatte usw. genannt werden.
  • Eine Dicke TL der SiC-Halbleiterschicht 2 sollte nicht weniger als 40 µm und nicht mehr als 200 µm betragen. Die Dicke TL sollte nicht weniger als 40 µm und nicht mehr als 60 µm, nicht weniger als 60 µm und nicht mehr als 80 µm, nicht weniger als 80 µm und nicht mehr als 100 µm, nicht weniger als 100 µm und nicht mehr als 120 µm, nicht weniger als 120 µm und nicht mehr als 140 µm, nicht weniger als 140 µm und nicht mehr als 160 µm, nicht weniger als 160 µm und nicht mehr als 180 µm oder nicht weniger als 180 µm und nicht mehr als 200 µm betragen. Die Dicke TL beträgt vorzugsweise nicht weniger als 60 µm und nicht mehr als 150 µm.
  • In der vorliegenden Ausführung sind die erste Hauptfläche 3 und die zweite Hauptfläche 4 den c-Ebenen des SiC-Einkristalls zugewandt. Die erste Hauptfläche 3 ist der (0001)-Ebene (Siliziumebene) zugewandt. Die zweite Hauptfläche 4 ist der (000-1)-Ebene (Kohlenstoffebene) des SiC-Einkristalls zugewandt.
  • Die erste Hauptfläche 3 und die zweite Hauptfläche 4 haben einen Abweichungswinkel 9, der in einem Winkel von nicht mehr als 10° in [11-20]-Richtung zu den c-Ebenen des SiC-Einkristalls geneigt ist. Die Normalenrichtung Z ist genau um den Winkel 9 gegenüber der c-Achse ([0001] -Richtung) des SiC-Einkristalls geneigt.
  • Der Abweichungswinkel θ sollte nicht weniger als 0° und nicht mehr als 5,0° betragen. Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 0° und höchstens 1,0°, mindestens 1,0° und höchstens 1,5°, mindestens 1,5° und höchstens 2,0°, mindestens 2,0° und höchstens 2,5°, mindestens 2,5° und höchstens 3,0°, mindestens 3,0° und höchstens 3,5°, mindestens 3,5° und höchstens 4,0°, mindestens 4,0° und höchstens 4,5° oder mindestens 4,5° und höchstens 5,0° eingestellt sein. Der Abweichungswinkel θ überschreitet vorzugsweise 0°. Der Abweichungswinkel θ kann weniger als 4,0° betragen.
  • Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 3,0° und höchstens 4,5° eingestellt sein. In diesem Fall wird der Abweichungswinkel 9 vorzugsweise in einem Winkelbereich von mindestens 3,0° und höchstens 3,5° oder mindestens 3,5° und höchstens 4,0° eingestellt. Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 1,5° und höchstens 3,0° eingestellt sein. In diesem Fall wird der Abweichungswinkel 9 vorzugsweise in einem Winkelbereich von mindestens 1,5° und höchstens 2,0° oder mindestens 2,0° und höchstens 2,5° eingestellt.
  • Die Längen der Seitenflächen 5A bis 5D sollten jeweils nicht weniger als 0,5 mm und nicht mehr als 10 mm betragen. Die Flächen der Seitenflächen 5A bis 5D sind in dieser Ausführung gleich groß. Wenn die erste Hauptfläche 3 und die zweite Hauptfläche 4 in der Draufsicht rechteckig ausgebildet sind, können die Flächen der Seitenflächen 5A und 5C kleiner als die Flächen der Seitenflächen 5B und 5D sein oder die Flächen der Seitenflächen 5B und 5D überschreiten.
  • In der vorliegenden Ausführung erstrecken sich die Seitenfläche 5A und die Seitenfläche 5C in einer ersten Richtung X und stehen sich in einer zweiten Richtung Y gegenüber, die die erste Richtung X schneidet. In der vorliegenden Ausführung erstrecken sich die Seitenfläche 5B und die Seitenfläche 5D in der zweiten Richtung Y und stehen sich in der ersten Richtung X gegenüber. Genauer gesagt, die zweite Richtung Y ist orthogonal zur ersten Richtung X.
  • In der vorliegenden Ausführung ist die erste Richtung X auf die m-Achsen-Richtung ([1-100]-Richtung) des SiC-Einkristalls eingestellt. Die zweite Richtung Y ist auf die a-Achsen-Richtung ([11-20]-Richtung) des SiC-Einkristalls eingestellt.
  • Die Seitenfläche 5A und die Seitenfläche 5C werden durch die a-Ebenen des SiC-Einkristalls gebildet und stehen sich in a-Achsen-Richtung gegenüber. Die Seitenfläche 5Awird durch die (-1-120)-Ebene des SiC-Einkristalls gebildet. Die Seitenfläche 5C wird durch die (11-20)-Ebene des SiC-Einkristalls gebildet. Die Seitenfläche 5A und die Seitenfläche 5C können geneigte Flächen bilden, die, wenn man von einer Normalen der ersten Hauptfläche 3 ausgeht, sich in Richtung der c-Achse ([0001]-Richtung) des SiC-Einkristalls relativ zu der Normalen neigen.
  • In diesem Fall können die Seitenfläche 5A und die Seitenfläche 5C in einem Winkel entsprechend dem Abweichungswinkel θ relativ zur Normalen der ersten Hauptfläche 3 geneigt sein, wenn die Normale zur ersten Hauptfläche 3 0° beträgt. Der Winkel in Übereinstimmung mit dem Abweichungswinkel θ kann dem Abweichungswinkel θ entsprechen oder ein Winkel sein, der größer als 0° und kleiner als der Abweichungswinkel θ ist.
  • Die Seitenfläche 5B und die Seitenfläche 5D werden durch die m-Ebenen des SiC-Einkristalls gebildet und stehen sich in m-Achsen-Richtung gegenüber. Die Seitenfläche 5B wird durch die (-1100)-Ebene des SiC-Einkristalls gebildet. Die Seitenfläche 5D wird durch die (1-100)-Ebene des SiC-Einkristalls gebildet. Die Seitenfläche 5B und die Seitenfläche 5D erstrecken sich in ebenen Formen entlang der Normalen zur ersten Hauptfläche 3. Genauer gesagt, die Seitenfläche 5B und die Seitenfläche 5D werden im Wesentlichen senkrecht zur ersten Hauptfläche 3 und zur zweiten Hauptfläche 4 gebildet.
  • In der vorliegenden Ausführung hat die SiC-Halbleiterschicht 2 eine laminierte Struktur, die ein n+-artiges SiC-Halbleitersubstrat 6 und eine n-artige SiC-Epitaxialschicht umfasst. Die zweite Hauptfläche 4 der SiC-Halbleiterschicht 2 wird durch das SiC-Halbleitersubstrat 6 gebildet. Die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 wird durch die SiC-Epitaxialschicht 7 gebildet. Die Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 werden durch das SiC-Halbleitersubstrat 6 und die SiC-Epitaxialschicht 7 gebildet.
  • Eine n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 7 ist nicht mehr als eine n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats 6. Genauer gesagt, ist die n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 7 geringer als die n-artig Verunreinigungskonzentration des SiC-Halbleitersubstrats 6. Die n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats 6 kann nicht weniger als 1, 0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen. Die n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 7 kann nicht weniger als 1,0×1015 cm-3 und nicht mehr als 1,0×1018 cm-3 betragen.
  • Die Dicke TS des SiC-Halbleitersubstrats 6 sollte nicht weniger als 40 µm und nicht mehr als 150 µm betragen. Die Dicke TS sollte nicht weniger als 40 µm und nicht mehr als 50 µm, nicht weniger als 50 µm und nicht mehr als 60 µm, nicht weniger als 60 µm und nicht mehr als 70 µm, nicht weniger als 70 µm und nicht mehr als 80 µm, nicht weniger als 80 µm und nicht mehr als 90 µm, nicht weniger als 90 µm und nicht mehr als 100 µm, nicht weniger als 100 µm und nicht mehr als 110 µm, nicht weniger als 110 µm und nicht mehr als 120 µm, nicht weniger als 120 µm und nicht mehr als 130 µm, nicht weniger als 130 µm und nicht mehr als 140 µm, oder nicht weniger als 140 µm und nicht mehr als 150 µm betragen. Die Dicke TS beträgt vorzugsweise nicht weniger als 40 µm und nicht mehr als 130 µm. Durch die Verdünnung des SiC-Halbleitersubstrats 6 wird ein Strompfad verkürzt und somit eine Verringerung des Widerstandswertes erreicht.
  • Eine Dicke TE der SiC-Epitaxialschicht 7 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke TE sollte nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 25 µm, nicht weniger als 25 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 35 µm, nicht weniger als 35 µm und nicht mehr als 40 µm, nicht weniger als 40 µm und nicht mehr als 45 µm oder nicht weniger als 45 µm und nicht mehr als 50 µm betragen. Die Dicke TE beträgt vorzugsweise nicht weniger als 5 µm und nicht mehr als 15 µm.
  • Die SiC-Halbleiterschicht 2 umfasst eine aktive Region 8 und eine äußere Region 9. Die aktive Region 8 ist ein Bereich, in dem eine Schottky-Barriere-Diode D als Beispiel für ein funktionales Bauelement gebildet wird. In der Draufsicht ist die aktive Region 8 in einem zentralen Teil der SiC-Halbleiterschicht 2 in Abständen zu einer inneren Region von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet. In der Draufsicht wird die aktive Region 8 in einer vierseitigen Form mit vier Seiten parallel zu den vier Seitenflächen 5A bis 5D gebildet.
  • Die äußere Region 9 ist ein Bereich an einer Außenseite der aktiven Region 8. Die äußere Region 9 wird in einem Bereich zwischen den Seitenflächen 5A bis 5D und den peripheren Kanten der aktiven Region 8 gebildet. Die äußere Region 9 ist in einer endlosen Form ausgebildet (in der vorliegenden Ausführung eine vierseitige Ringform), die die aktive Region 8 in der Draufsicht umgibt.
  • Die SiC-Halbleitervorrichtung 1 enthält eine Hauptflächen-Isolierschicht 10, die auf der ersten Hauptfläche 3 gebildet wird. Die Hauptflächen-Isolierschicht 10 bedeckt selektiv die aktive Region 8 und die äußere Region 9. Die Hauptflächen-Isolierschicht 10 kann eine einschichtige Struktur haben, die aus einer Siliziumoxid- (SiO2) - oder einer Siliziumnitrid- (SiN)-Schicht besteht. Die Hauptflächen-Isolierschicht10 kann eine laminierte Struktur haben, die eine Siliziumoxid- und eine Siliziumnitridschicht enthält. Die Siliziumoxidschicht kann auf der Siliziumnitridschicht gebildet sein. Die Siliziumnitridschicht kann auf der Siliziumoxidschicht gebildet sein. In der vorliegenden Ausführung hat die Hauptflächen-Isolierschicht 10 eine einschichtige Struktur, die aus einer Siliziumoxidschicht besteht.
  • Die Hauptflächen-Isolierschicht10 hat isolierende Seitenflächen 11A, 11B, 11C und 11D, die von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 freiliegen. Die isolierenden Seitenflächen 11A bis 11D sind durchgehend zu den Seitenflächen 5A bis 5D. Die isolierenden Seitenflächen 11A bis 11D sind bündig mit den Seitenflächen 5Abis 5D ausgebildet. Die isolierenden Seitenflächen 11A bis 11D bestehen aus Spaltflächen.
  • Die Dicke der Hauptflächen-Isolierschicht 10 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der Hauptflächen-Isolierschicht 10 sollte nicht weniger als 1 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen.
  • Die SiC-Halbleitervorrichtung 1 enthält eine erste Hauptflächen-Elektrodenschicht 12, die auf der Hauptflächen-Isolierschicht 10 ausgebildet ist. In der Draufsicht wird die erste Hauptflächen-Elektrodenschicht12 im zentralen Teil der SiC-Halbleiterschicht 2 in Abständen zur inneren Region von den Seitenflächen 5A bis 5D gebildet.
  • Die SiC-Halbleitervorrichtung 1 enthält eine Passivierungsschicht 13 (Isolierschicht), die auf der Hauptflächen-Isolierschicht 10 ausgebildet ist. Die Passivierungsschicht 13 kann eine einschichtige Struktur haben, die aus einer Siliziumoxidschicht oder einer Siliziumnitridschicht besteht. Die Passivierungsschicht 13 kann eine laminierte Struktur haben, die eine Siliziumoxidschicht und eine Siliziumnitridschicht enthält. Die Siliziumoxidschicht kann auf der Siliziumnitridschicht gebildet sein. Die Siliziumnitridschicht kann auf der Siliziumoxidschicht gebildet sein. In der vorliegenden Ausführung hat die Passivierungsschicht 13 eine einschichtige Struktur, die aus einer Siliziumnitridschicht besteht.
  • Die Passivierungsschicht 13 umfasst die vier Seitenflächen 14A, 14B, 14C und 14D. In der Draufsicht sind die Seitenflächen 14A bis 14D der Passivierungsschicht 13 in Abständen zum inneren Bereich hin von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 her gebildet. In der Draufsicht legt die Passivierungsschicht 13 einen peripheren Randbereich der ersten Hauptfläche 3 frei. Die Passivierungsschicht 13 legt die Hauptflächen-Isolierschicht 10 frei. Die Seitenflächen 14A bis 14D der Passivierungsschicht 13 können bündig mit den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 ausgebildet sein.
  • Die Passivierungsschicht 13 enthält eine Sub-Pad-Öffnung 15, die einen Teil der ersten Hauptflächen-Elektrodenschicht 12 als Pad-Bereich freilegt. Die Sub-Pad-Öffnung 15 ist viereckig ausgebildet und hat in der Draufsicht vier Seiten parallel zu den Seitenflächen 5A bis 5D.
  • Die Dicke der Passivierungsschicht 13 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der Passivierungsschicht 13 sollte nicht weniger als 1 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen.
  • Die SiC-Halbleitervorrichtung 1 enthält eine Harzschicht 16 (Isolierschicht), die auf der Passivierungsschicht 13 gebildet ist. Die Harzschicht 16 bildet mit der Passivierungsschicht 13 eine einzige isolierende, laminierte Struktur (Isolierschicht). In 7 ist die Harzschicht 16 schraffiert dargestellt.
  • Die Harzschicht 16 kann ein lichtempfindliches Harz vom negativen oder positiven Typ beinhalten. In der vorliegenden Ausführung enthält die Harzschicht 16 ein Polybenzoxazol als Beispiel für ein lichtempfindliches Harz eines positiven Typs. Die Harzschicht 16 kann ein Polyimid als Beispiel für ein lichtempfindliches Harz eines negativen Typs enthalten.
  • Die Harzschicht 16 umfasst vier Harzseitenflächen 17A, 17B, 17C und 17D. In der Draufsicht sind die Harzseitenflächen 17A bis 17D der Harzschicht 16 in Abständen zum inneren Bereich von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet. In der Draufsicht legt die Harzschicht 16 den peripheren Randteil der ersten Hauptfläche 3 frei. Die Harzschicht 16 legt zusammen mit der Passivierungsschicht 13 die Hauptflächen-Isolierschicht 10 frei. In der vorliegenden Ausführung sind die Harzseitenflächen 17A bis 17D der Harzschicht 16 bündig mit den Seitenflächen 14A bis 14D der Passivierungsschicht 13 ausgebildet.
  • Die Harzseitenflächen 17A bis 17D der Harzschicht 16, mit den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2, begrenzen eine Schneidstraße (engl. dicing street) . In der vorliegenden Ausführung grenzen die Seitenflächen 14A bis 14D der Passivierungsschicht 13 auch die Schneidstraße ab. Durch die Schneidstraße ist es beim Ausschneiden der SiC-Halbleitervorrichtung 1 aus einem einzigen SiC-Halbleiterwafer überflüssig, die Harzschicht 16 und die Passivierungsschicht 13 physikalisch zu schneiden. Die SiC-Halbleitervorrichtung 1 kann dadurch problemlos aus dem einzelnen SiC-Halbleiterwafer herausgeschnitten werden. Zudem können die Isolationsabstände von den Seitenflächen 5A bis 5D erhöht werden.
  • Die Breite der Schneidstraße sollte nicht weniger als 1 µm und nicht mehr als 25 µm betragen. Die Breite der Schneidstraße sollte nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm oder nicht weniger als 20 µm und nicht mehr als 25 µm betragen.
  • Die Harzschicht 16 enthält eine Pad-Öffnung 18, die einen Teil der ersten Hauptflächen-Elektrodenschicht 12 als Pad-Bereich freilegt. Die Pad-Öffnung 18 ist viereckig ausgebildet und hat in der Draufsicht vier Seiten parallel zu den Seitenflächen 5A bis 5D.
  • Die Pad-Öffnung 18 steht in Verbindung mit der Sub-Pad-Öffnung 15. Die Innenwände der Pad-Öffnung 18 sind bündig mit den Innenwänden der Sub-Pad-Öffnung 15 ausgebildet. Die Innenwände der Pad-Öffnung 18 können zu den Seitenflächen 5A bis 5D relativ zu den Innenwänden der Sub-Pad-Öffnung 15 positioniert sein. Die Innenwände der Pad-Öffnung 18 können relativ zu den Innenwänden der Sub-Pad-Öffnung 15 in Richtung des inneren Bereichs der SiC-Halbleiterschicht 2 positioniert sein. Die Harzschicht 16 kann die Innenwände der Sub-Pad-Öffnung 15 bedecken.
  • Die Dicke der Harzschicht 16 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der Harzschicht 16 sollte nicht weniger als 1 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm, oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen.
  • Die SiC-Halbleitervorrichtung 1 enthält eine zweite Hauptflächen-Elektrodenschicht 19, die auf der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 gebildet ist. Die zweite Hauptflächen-Elektrodenschicht 19 bildet einen ohmschen Kontakt mit der zweiten Hauptfläche 4 (SiC-Halbleitersubstrat 6).
  • Die SiC-Halbleitervorrichtung 1 umfasst raue Oberflächenbereiche 20A bis 20D und glatte Oberflächenbereiche 21A bis 21D, die jeweils an den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet sind. Die rauen Oberflächenbereiche 20A bis 20D sind Bereiche, in denen Teilbereiche der Seitenflächen 5A bis 5D durch Einbringen einer vorgegebenen Oberflächenrauigkeit Rr aufgeraut werden. Die glatten Oberflächenbereiche 21Abis 21D sind Bereiche der Seitenflächen 5A bis 5D mit einer Oberflächenrauheit Rs, die kleiner ist als die Oberflächenrauheit Rr der rauen Oberflächenbereiche 20A bis 20D (Rs<Rr).
  • Die Bereiche mit rauer Oberfläche 20A bis 20D umfassen einen Bereich mit rauer Oberfläche 20A, der an der Seitenfläche 5A ausgebildet ist, einen Bereich mit rauer Oberfläche 20B, der an der Seitenfläche 5B ausgebildet ist, einen Bereich mit rauer Oberfläche 20C, der an der Seitenfläche 5C ausgebildet ist, und einen Bereich mit rauer Oberfläche 20D, der an der Seitenfläche 5D ausgebildet ist. Die glatten Oberflächenbereiche 21A bis 21D umfassen einen glatten Oberflächenbereich 21A, der an der Seitenfläche 5A ausgebildet ist, einen glatten Oberflächenbereich 21B, der an der Seitenfläche 5B ausgebildet ist, einen glatten Oberflächenbereich 21C, der an der Seitenfläche 5C ausgebildet ist, und einen glatten Oberflächenbereich 21D, der an der Seitenfläche 5D ausgebildet ist.
  • Die rauen Oberflächenbereiche 20A bis 20D werden in Bereichen der Seitenflächen 5A bis 5D auf Seiten der zweiten Hauptfläche 4 gebildet. In der vorliegenden Ausführung werden die rauen Oberflächenbereiche 20Abis 20D an den Seitenflächen 5A bis 5D von den Eckabschnitt auf Seiten der zweiten Hauptfläche 4 bis zu den Dickenrichtungs-Zwischenbereichen der SiC-Halbleiterschicht 2 gebildet.
  • Die rauen Oberflächenbereiche 20A bis 20D werden in Abständen zur Seite der zweiten Hauptfläche 4 von der ersten Hauptfläche 3 gebildet. Die rauen Oberflächenbereiche 20A bis 20D legen Oberflächenschichtteile der ersten Hauptfläche 3 von der Seitenfläche 5A bis 5D frei. Die rauen Oberflächenbereiche 20A bis 20D werden in der Hauptflächen-Isolierschicht 10, der Passivierungsschicht 13 und der Harzschicht 16 nicht gebildet.
  • Genauer gesagt, die rauen Oberflächenbereiche 20A bis 20D werden in Dickenrichtungs-Zwischenbereichen des SiC-Halbleitersubstrats 6 gebildet. Noch spezifischer sind die rauen Oberflächenbereiche 20A bis 20D in Abständen zur Seite der zweiten Hauptfläche 4 von einer Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 gebildet. Die rauen Oberflächenbereiche 20A bis 20D legen dabei einen Teil des SiC-Halbleitersubstrats 6 und die SiC-Epitaxialschicht 7 an den Oberflächenschichtteilen der ersten Hauptfläche 3 frei.
  • Die rauen Oberflächenbereiche 20A bis 20D erstrecken sich in Bandform entlang tangentialer Richtungen zur ersten Hauptfläche 3. Die tangentialen Richtungen zur ersten Hauptfläche 3 sind Richtungen senkrecht zur Normalenrichtung Z. Die tangentialen Richtungen umfassen die erste Richtung X (die m-Achsen-Richtung des SiC-Einkristalls) und die zweite Richtung Y (die a-Achsen-Richtung des SiC-Einkristalls).
  • Der raue Oberflächenbereich 20A ist in Bandform ausgebildet und erstreckt sich geradlinig entlang der m-Achsen-Richtung an der Seitenfläche 5A. Der raue Oberflächenbereich 20B ist in Bandform ausgebildet und erstreckt sich geradlinig entlang der a-Achsen-Richtung an der Seitenfläche 5B. Der raue Oberflächenbereich 20C ist in Bandform ausgebildet und erstreckt sich geradlinig entlang der m-Achsen-Richtung an der Seitenfläche 5C. Der raue Oberflächenbereich 20D ist in Bandform ausgebildet und erstreckt sich geradlinig entlang der a-Achsen-Richtung an der Seitenfläche 5D.
  • Der Bereich der rauen Oberfläche 20A und der Bereich der rauen Oberfläche 20B sind an einem Eckabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, miteinander verbunden. Der Bereich der rauen Oberfläche 20B und der Bereich der rauen Oberfläche 20C sind an einem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, miteinander verbunden. Der Bereich der rauen Oberfläche 20C und der Bereich der rauen Oberfläche 20D sind an einem Eckabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, miteinander verbunden. Der Bereich der rauen Oberfläche 20D und der Bereich der rauen Oberfläche 20A sind an einem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, miteinander verbunden.
  • Die rauen Oberflächenbereiche 20A bis 20D werden dabei so integral ausgebildet, dass sie die SiC-Halbleiterschicht 2 umgeben. Die rauen Oberflächenbereiche 20A bis 20D bilden einen einzigen endlosen (ringförmigen) rauen Oberflächenbereich, der die SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D umgibt.
  • In der Normalenrichtung Z sind die Dicken TR der rauen Oberflächenbereiche 20A bis 20D geringer als die Dicke TL der SiC-Halbleiterschicht 2 (TR<TL). Die Dicken TR der rauen Oberflächenbereiche 20A bis 20D sind vorzugsweise geringer als die Dicke TS des SiC-Halbleitersubstrats 6 (TR<TS) .
  • Die Dicken TR der rauen Oberflächenbereiche 20A bis 20D sollten nicht geringer sein als die Dicke TE der SiC-Epitaxialschicht 7 (TR≥TE). Die Dicke TR des rauen Oberflächenbereichs 20A, die Dicke TR des rauen Oberflächenbereichs 20B, die Dicke TR des rauen Oberflächenbereichs 20C und die Dicke TR des rauen Oberflächenbereichs 20D können gegenseitig gleich oder unterschiedlich sein.
  • Die Verhältnisse TR/TL der Dicken TR der rauen Oberflächenbereiche 20A bis 20D relativ zu der Dicke TL der SiC-Halbleiterschicht 2 sind vorzugsweise nicht kleiner als 0,1 und weniger als 1,0. Die Verhältnisse TR/TL sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0,8 oder nicht weniger als 0,8 und weniger als 1,0 betragen.
  • Die Verhältnisse TR/TL sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,3, nicht weniger als 0,3 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0,5, nicht weniger als 0, 5 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0,7, nicht weniger als 0,7 und nicht mehr als 0,8, nicht weniger als 0,8 und nicht mehr als 0, 9 oder nicht weniger als 0, 9 und weniger als 1,0 betragen. Die Verhältnisse TR/TL sind vorzugsweise nicht weniger als 0,2 und nicht mehr als 0,5.
  • Bevorzugterweise sind die Verhältnisse TR/TS der Dicken TR der rauen Oberflächenbereiche 20A bis 20D relativ zu der Dicke TS des SiC-Halbleitersubstrats 6 nicht kleiner als 0,1 und weniger als 1,0. Die Verhältnisse TR/TS sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0, 4, nicht weniger als 0,4 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0,8 oder nicht weniger als 0,8 und weniger als 1,0 betragen.
  • Die Verhältnisse TR/TS sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,3, nicht weniger als 0,3 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0,5, nicht weniger als 0, 5 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0,7, nicht weniger als 0,7 und nicht mehr als 0,8, nicht weniger als 0,8 und nicht mehr als 0, 9 oder nicht weniger als 0, 9 und weniger als 1,0 betragen. Die Verhältnisse TR/TS sind vorzugsweise nicht weniger als 0,2 und nicht mehr als 0,5.
  • Die rauen Oberflächenbereiche 20A bis 20D umfassen jeweils die modifizierten Linien 22A bis 22D (modifizierte Schichten). Das heißt, die rauen Oberflächenbereiche 20A bis 20D sind Bereiche, die durch die modifizierten Linien 22A bis 22D aufgeraut werden.
  • Die modifizierten Linien 22A bis 22D umfassen Bereiche mit Schichtform, in denen Teile des SiC-Einkristalls, die die Seitenflächen 5A bis 5D bilden, so modifiziert sind, dass sie eine andere Eigenschaft als der SiC-Einkristall aufweisen. Die modifizierten Linien 22A bis 22D umfassen die Bereiche, die so modifiziert werden, dass sie sich in ihrer Eigenschaft in Bezug auf Dichte, Brechungsindex, mechanische Festigkeit (Kristallfestigkeit) oder andere physikalische Eigenschaften vom SiC-Einkristall unterscheiden. Die modifizierten Linien 22A bis 22D können mindestens eine Schicht aus einer geschmolzenen und gehärteten Schicht, einer Defekt-Schicht, einer dielektrischen Durchbruchsschicht und einer Brechungsindex-Änderungsschicht umfassen.
  • Die geschmolzene und gehärtete Schicht ist eine Schicht, in der ein Teil der SiC-Halbleiterschicht 2 geschmolzen und danach wieder gehärtet wird. Die Defekt-Schicht ist eine Schicht, die ein Loch, einen Riss usw. enthält und in der SiC-Halbleiterschicht 2 gebildet wird. Die dielektrische Durchbruchsschicht ist eine Schicht, in der ein Teil der SiC-Halbleiterschicht 2 einen dielektrischen Durchbruch erfahren hat. Die Brechungsindex-Änderungsschicht ist eine Schicht, in der ein Teil der SiC-Halbleiterschicht 2 auf einen vom SiC-Einkristall abweichenden Brechungsindex geändert wird.
  • Der raue Oberflächenbereich 20A umfasst eine Schicht oder eine Vielzahl (zwei oder mehr Schichten; in der vorliegenden Ausführung zwei Schichten) mit modifizierten Linien 22A. In der vorliegenden Ausführung erstreckt sich die Vielzahl der modifizierten Linien 22A in Bandform entlang der tangentialen Richtung zur ersten Hauptfläche 3. Genauer gesagt ist jede der Vielzahl der modifizierten Linien 22A in einer Bandform ausgebildet, die sich geradlinig entlang der m-Achsen-Richtung an der Seitenfläche 5A erstreckt.
  • Die Vielzahl der modifizierten Linien 22A wird in der Normalenrichtung Z gegeneinander verschoben gebildet. Die Vielzahl der modifizierten Linien 22A kann sich in der Normalenrichtung Z gegenseitig überlappen. Die Vielzahl der modifizierten Linien 22A kann in Abständen in der Normalenrichtung Z gebildet sein. Die Dicke TR des rauen Oberflächenbereichs 20A wird durch einen Gesamtwert der Dicken der Vielzahl der modifizierten Linien 22B bestimmt. Die Dicken der Vielzahl der modifizierten Linien 22A können untereinander gleich oder unterschiedlich sein.
  • Der raue Oberflächenbereich 20B umfasst eine Schicht oder eine Vielzahl (zwei oder mehr Schichten; in der vorliegenden Ausführung zwei Schichten) mit modifizierten Linien 22B. In der vorliegenden Ausführung erstreckt sich die Vielzahl der modifizierten Linien 22B in Bandform entlang der tangentialen Richtung zur ersten Hauptfläche 3. Genauer gesagt ist jede der Vielzahl der modifizierten Linien 22B in einer Bandform ausgebildet, die sich geradlinig entlang der a-Achsen-Richtung an der Seitenfläche 5B erstreckt.
  • Die Vielzahl der modifizierten Linien 22B wird in der Normalenrichtung Z gegeneinander verschoben gebildet. Die Vielzahl der modifizierten Linien 22B kann in der Normalenrichtung Z gegenseitig überlappen. Die Vielzahl der modifizierten Linien 22B kann in der Normalenrichtung Z mit Abständen gebildet sein. Die Dicke TR des rauen Oberflächenbereichs 20B wird durch einen Gesamtwert der Dicken der Vielzahl der modifizierten Linien 22B bestimmt. Die Dicken der Vielzahl der modifizierten Linien 22B können untereinander gleich oder unterschiedlich sein.
  • Der raue Oberflächenbereich 20C umfasst eine Schicht oder eine Vielzahl (zwei oder mehr Schichten; in der vorliegenden Ausführung zwei Schichten) mit modifizierten Linien 22C. In der vorliegenden Ausführung erstreckt sich die Vielzahl der modifizierten Linien 22C in Bandform entlang der tangentialen Richtung zur ersten Hauptfläche 3. Genauer gesagt ist jede der Vielzahl der modifizierten Linien 22C in einer Bandform ausgebildet, die sich geradlinig entlang der m-Achsen-Richtung an der Seitenfläche 5C erstreckt.
  • Die Vielzahl der modifizierten Linien 22C wird in der Normalenrichtung Z gegeneinander verschoben gebildet. Die Vielzahl der modifizierten Linien 22C kann sich in der Normalenrichtung Z gegenseitig überlappen. Die Vielzahl der modifizierten Linien 22C kann in Abständen in der Normalenrichtung Z gebildet werden. Die Dicke TR des rauen Oberflächenbereichs 20C wird durch einen Gesamtwert der Dicken der Vielzahl der modifizierten Linien 22C bestimmt. Die Dicken der Vielzahl der modifizierten Linien 22C können untereinander gleich oder unterschiedlich sein.
  • Der raue Oberflächenbereich 20D umfasst eine Schicht oder eine Vielzahl (zwei Schichten oder mehr; in der vorliegenden Ausführung zwei Schichten) der modifizierten Linien 22D. In der vorliegenden Ausführung erstreckt sich die Vielzahl der modifizierten Linien 22D in Bandform entlang der tangentialen Richtung zur ersten Hauptfläche 3. Genauer gesagt ist jede der Vielzahl der modifizierten Linien 22D in einer Bandform ausgebildet, die sich geradlinig entlang der a-Achsen-Richtung an der Seitenfläche 5D erstreckt.
  • Die Vielzahl der modifizierten Linien 22D wird in der Normalenrichtung Z gegeneinander verschoben gebildet. Die Vielzahl der modifizierten Linien 22D kann sich in der Normalenrichtung Z gegenseitig überlappen. Die Vielzahl der modifizierten Linien 22D kann in Abständen in der Normalenrichtung Z gebildet sein. Die Dicke TR des rauen Oberflächenbereichs 20D wird durch einen Gesamtwert der Dicken der Vielzahl der modifizierten Linien 22D bestimmt. Die Dicken der Vielzahl der modifizierten Linien 22D können untereinander gleich oder unterschiedlich sein.
  • Der Bereich der rauen Oberfläche 22A und der Bereich der rauen Oberfläche 22B sind an einem Eckabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, miteinander verbunden. Der Bereich der rauen Oberfläche 22B und der Bereich der rauen Oberfläche 22C sind an einem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, miteinander verbunden. Der Bereich der rauen Oberfläche 22C und der Bereich der rauen Oberfläche 22D sind an einem Eckabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, miteinander verbunden. Der Bereich der rauen Oberfläche 22D und der Bereich der rauen Oberfläche 22A sind an einem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, miteinander verbunden.
  • Die modifizierten Linien 22A bis 22D werden dabei integral ausgebildet, so dass sie die SiC-Halbleiterschicht 2 umgeben. Die modifizierten Linien 22A bis 22D bilden eine einzige endlose (ringförmige) modifizierte Linie, die die SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D umgibt.
  • Mit Bezug auf 5 enthält die modifizierte Linie 22A eine Vielzahl von auf a-Ebene modifizierten Abschnitten 28 (modifizierte Abschnitte). Mit anderen Worten, ist die modifizierte Linie 22A aus einer Aggregation einer Vielzahl von auf a-Ebene modifizierten Abschnitten 28 gebildet. Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 sind Abschnitte, an denen der von der Seitenfläche 5A freiliegende SiC-Einkristall so modifiziert ist, dass er eine vom SiC-Einkristall abweichende Eigenschaft aufweist. An der Seitenfläche 5A kann ein Bereich in der Peripherie jedes in der a-Ebene modifizierten Abschnitts 28 so modifiziert werden, dass er eine andere Eigenschaft als der SiC-Einkristall aufweist.
  • Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 umfasst jeweils einen Endteil 28a, der auf der Seite der ersten Hauptfläche 3 positioniert ist, einen weiteren Endteil 28b, der auf der Seite der zweiten Hauptfläche 4 positioniert ist, und einen Verbindungsteil 28c, der den einen Endteil 28a und den anderen Endteil 28b verbindet.
  • Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 werden jeweils in einer linearen Form gebildet, die sich in der Normalenrichtung Z erstreckt. Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 wird dadurch insgesamt streifenförmig gebildet. Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 kann eine Vielzahl der auf a-Ebene modifizierten Abschnitte 28 enthalten, die in einer konvergenten Form gebildet sind, bei der sich die Breite der m-Achsen-Richtung von der Seite des Endteils 28a zur Seite des anderen Endteils 28b verengt.
  • Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 einer Ebene werden in der m-Achsen-Richtung in Abständen gebildet, so dass sie sich in der m-Achsen-Richtung gegenüberliegen. Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 kann sich in m-Achsen-Richtung überlappen. Eine bandförmige Region, die sich in m-Achsen-Richtung erstreckt, wird durch eine Linie gebildet, die die einen Endteile 28a der Vielzahl der auf a-Ebene modifizierten Abschnitte 28 und eine Linie verbindet, die die anderen Endteile 28b der Vielzahl der auf a-Ebene modifizierten Abschnitte 28 verbindet. Die modifizierte Linie 22A wird durch diese bandförmige Region gebildet.
  • Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 kann jeweils einen eingekerbten Abschnitt bilden, an dem die Seitenfläche 5A eingekerbt ist. Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 kann jeweils eine Aussparung bilden, die von der Seitenfläche 5A in a-Achsen-Richtung ausgespart ist. Die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 kann in Punktformen (Punktformen) entsprechend der Länge in der Normalenrichtung Z und der Breite in m-Achsen-Richtung gebildet werden.
  • Eine Neigung PR in m-Achsen-Richtung zwischen zentralen Abschnitten der Vielzahl von gegenseitig benachbarten, auf a-Ebene modifizierten Abschnitten 28 sollte 0 µm überschreiten und nicht mehr als 20 µm betragen. Die Neigung PR sollte 0 µm überschreiten und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm oder nicht weniger als 15 µm und nicht mehr als 20 µm betragen.
  • Eine Breite WR in der m-Achsen-Richtung jedes auf a-Ebene modifizierten Abschnitts 28 sollte 0 µm überschreiten und nicht mehr als 20 µm betragen. Die Breite WR sollte 0 µm überschreiten und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm oder nicht weniger als 15 µm und nicht mehr als 20 µm betragen.
  • Der raue Oberflächenbereich 20A wird durch die modifizierten Linien 22A aufgeraut, die jeweils die Vielzahl der auf a-Ebene modifizierten Abschnitte 28 enthalten, die sich entlang der Normalenrichtung Z erstrecken und sich in m-Achsen-Richtung gegenüberliegen. Der raue Oberflächenbereich 20A hat die Oberflächenrauigkeit Rr, die mit der Neigung PR und der Breite WR der Vielzahl der auf a-Ebene modifizierten Abschnitte 28 übereinstimmt.
  • Mit Ausnahme der Bildung an der Seitenfläche 5C hat der raue Oberflächenbereich 20C (die modifizierten Linien 22C) die gleiche Struktur wie der raue Oberflächenbereich 20A (die modifizierten Linien 22A). Die Beschreibung des rauen Oberflächenbereichs 20A (die modifizierten Linien 22A) gilt für die Beschreibung des rauen Oberflächenbereichs 20C (die modifizierten Linien 22C), indem „Seitenfläche 5A“ durch „Seitenfläche 5C“ ersetzt wird.
  • Unter Bezugnahme auf 6 enthält die modifizierte Linie 22D eine Vielzahl von auf m-Ebene modifizierten Abschnitten 29 (modifizierte Abschnitte). Mit anderen Worten, ist die modifizierte Linie 22D aus einer Aggregation einer Vielzahl von auf m-Ebene modifizierten Abschnitten 29 gebildet. Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 sind Abschnitte, an denen der von der Seitenfläche 5D freiliegende SiC-Einkristall so modifiziert ist, dass er eine vom SiC-Einkristall abweichende Eigenschaft aufweist. An der Seitenfläche 5D kann ein Bereich in der Peripherie jedes in der m-Ebene modifizierten Abschnitts 29 so modifiziert werden, dass er eine andere Eigenschaft als der SiC-Einkristall aufweist.
  • Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 umfasst jeweils einen Endteil 29a, der auf der Seite der ersten Hauptfläche 3 positioniert ist, einen weiteren Endteil 29b, der auf der Seite der zweiten Hauptfläche 4 positioniert ist, und einen Verbindungsteil 29c, der den einen Endteil 29a und den anderen Endteil 28b verbindet.
  • Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 werden jeweils in einer linearen Form gebildet, die sich in der Normalenrichtung Z erstreckt. Die Vielzahl der auf a-Ebene modifizierten Abschnitte 29 wird dadurch insgesamt streifenförmig gebildet. Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 kann eine Vielzahl der auf m-Ebene modifizierten Abschnitte 29 enthalten, die in einer konvergenten Form gebildet sind, bei der sich die Breite der a-Achsen-Richtung von der Seite des Endteils 29a zur Seite des anderen Endteils 29b verengt.
  • Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 einer Ebene werden in der a-Achsen-Richtung in Abständen gebildet, so dass sie sich in der a-Achsen-Richtung gegenüberliegen. Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 kann sich in a-Achsen-Richtung überlappen. Eine bandförmige Region, die sich in a-Achsen-Richtung erstreckt, wird durch eine Linie gebildet, die die einen Endteile 29a der Vielzahl der auf m-Ebene modifizierten Abschnitte 29 und eine Linie verbindet, die die anderen Endteile 29b der Vielzahl der auf m-Ebene modifizierten Abschnitte 29 verbindet. Die modifizierte Linie 22D wird durch diese bandförmige Region gebildet.
  • Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 kann jeweils einen eingekerbten Abschnitt bilden, an dem die Seitenfläche 5D eingekerbt ist. Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 kann jeweils eine Aussparung bilden, die von der Seitenfläche 5D in m-Achsen-Richtung ausgespart ist. Die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 kann in Punktformen (Punktformen) entsprechend der Länge in der Normalenrichtung Z und der Breite in a-Achsen-Richtung gebildet werden.
  • Eine Neigung PR in a-Achsen-Richtung zwischen zentralen Abschnitten der Vielzahl von gegenseitig benachbarten, auf m-Ebene modifizierten Abschnitten 29 sollte 0 µm überschreiten und nicht mehr als 20 µm betragen. Die Neigung PR sollte nicht weniger als 0 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm oder nicht weniger als 15 µm und nicht mehr als 20 µm betragen.
  • Eine Breite WR in der a-Achsen-Richtung jedes in der m-Ebene modifizierten Abschnitts 29 sollte 0 µm überschreiten und nicht mehr als 20 µm betragen. Die Breite WR sollte 0 µm überschreiten und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm oder nicht weniger als 15 µm und nicht mehr als 20 µm betragen.
  • Der raue Oberflächenbereich 20D wird durch die modifizierten Linien 22D aufgeraut, die jeweils die Vielzahl der auf m-Ebene modifizierten Abschnitte 29 enthalten, die sich entlang der Normalenrichtung Z erstrecken und sich in der a-Achsen-Richtung gegenüberliegen. Der raue Oberflächenbereich 20D hat die Oberflächenrauigkeit Rr, die mit der Neigung PR und der Breite WR der Vielzahl der auf m-Ebene modifizierten Abschnitte 29 übereinstimmt.
  • Mit Ausnahme der Bildung an der Seitenfläche 5B hat der raue Oberflächenbereich 20B (die modifizierten Linien 22B) die gleiche Struktur wie der raue Oberflächenbereich 20D (die modifizierten Linien 22D). Die Beschreibung des rauen Oberflächenbereichs 20D (die modifizierten Linien 22D) gilt für die Beschreibung des rauen Oberflächenbereichs 20C (die modifizierten Linien 22B), indem „Seitenfläche 5D“ durch „Seitenfläche 5B“ ersetzt wird.
  • Unter Bezugnahme auf 3 und 4 werden die glatten Oberflächenbereiche 21A bis 21D in Bereichen der Seitenflächen 5A bis 5D gebildet, die sich von den rauen Oberflächenbereichen 20A bis 20D unterscheiden. Die glatten Oberflächenbereiche 21A bis 21D werden in den Bereichen der Seitenflächen 5A bis 5D neben den rauen Oberflächenbereichen 20A bis 20D gebildet.
  • Die glatten Oberflächenbereiche 21A bis 21D werden in Bereichen der Seitenflächen 5A bis 5D auf der ersten Hauptfläche 3 gebildet. Die glatten Oberflächenbereiche 21A bis 21D werden an den Seitenflächen 5A bis 5D von der ersten Hauptfläche 3 bis zu den Dickenrichtungs-Zwischenbereichen der SiC-Halbleiterschicht 2 gebildet. Genauer gesagt, die glatten Oberflächenbereiche 21A bis 21D werden in der SiC-Epitaxialschicht 7 gebildet. Die glatten Oberflächenbereiche 21A bis 21D legen die SiC-Epitaxialschicht 7 frei.
  • Noch spezifischer sind die glatten Oberflächenbereiche 21A bis 21D, die die Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 überschreiten und sowohl in der SiC-Epitaxialschicht 7 als auch im SiC-Halbleitersubstrat 6 gebildet werden. Die glatten Oberflächenbereiche 21A bis 21D legen sowohl die SiC-Epitaxialschicht 7 als auch das SiC-Halbleitersubstrat 6 frei.
  • Die glatten Oberflächenbereiche 21A bis 21D erstrecken sich in Bandform entlang der tangentialen Richtungen zur ersten Hauptfläche 3. Der glatte Oberflächenbereich 21A ist in Bandform ausgebildet und erstreckt sich geradlinig entlang der m-Achsen-Richtung an der Seitenfläche 5A. Der glatte Oberflächenbereich 21B ist in Bandform ausgebildet und erstreckt sich geradlinig entlang der a-Achsen-Richtung an der Seitenfläche 5B. Der glatte Oberflächenbereich 21C ist in Bandform ausgebildet und erstreckt sich geradlinig entlang der m-Achsen-Richtung an der Seitenfläche 5C. Der glatte Oberflächenbereich 21D ist in Bandform ausgebildet und erstreckt sich geradlinig entlang der a-Achsen-Richtung an der Seitenfläche 5D.
  • Der glatte Oberflächenbereich 21A und der glatte Oberflächenbereich 21B sind an dem Eckenabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, miteinander verbunden. Der glatte Oberflächenbereich 21B und der glatte Oberflächenbereich 21C sind an dem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, miteinander verbunden. Der glatte Oberflächenbereich 21C und der glatte Oberflächenbereich 21D sind an dem Eckabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, miteinander verbunden. Der glatte Oberflächenbereich 21D und der glatte Oberflächenbereich 21A sind an dem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, miteinander verbunden.
  • Die glatten Oberflächenbereiche 21A bis 21D werden dabei integral ausgebildet, so dass sie die SiC-Halbleiterschicht 2 umgeben. Die glatten Oberflächenbereiche 21A bis 21D bilden einen einzigen endlosen (ringförmigen) glatten Oberflächenbereich, der die SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D umgibt.
  • In der Normalenrichtung Z sind die Dicken TRs der glatten Oberflächenbereiche 21A bis 21D Werte, die durch Subtraktion der Dicken TR der rauen Oberflächenbereiche 20A bis 20D von der Dicke TL der SiC-Halbleiterschicht 2 (TRs=TL-TR) erhalten werden. Die Dicken TRs der glatten Oberflächenbereiche 21A bis 21D können entsprechend den Dicken TR der rauen Oberflächenbereiche 20Abis 20D verschiedene Werte annehmen.
  • Die Dicken TRs der glatten Oberflächenbereiche 21A bis 21D sind vorzugsweise nicht geringer als die Dicken TR der rauen Oberflächenbereiche 20A bis 20D (TR≤TRs). Die Verhältnisse TRs/TL der Dicken TRs der glatten Oberflächenbereiche 21A bis 21D relativ zu der Dicke TL der SiC-Halbleiterschicht 2 sind vorzugsweise nicht kleiner als 0,5. Noch bevorzugter ist es, dass die Dicken TRs der glatten Oberflächenbereiche 21A bis 21D die Dicken TRs der rauen Oberflächenbereiche 20A bis 20D übersteigen (TR<TRs). Vorzugsweise überschreiten die Verhältnisse TRs/TL 0,5.
  • Die Dicke TRs des glatten Oberflächenbereichs 21A, die Dicke TRs des glatten Oberflächenbereichs 21B, die Dicke TRs des glatten Oberflächenbereichs 21C und die Dicke TRs des glatten Oberflächenbereichs 21D können einander gleich oder voneinander verschieden sein.
  • Im Gegensatz zu den rauen Oberflächenbereichen 20A bis 20D sind die glatten Oberflächenbereiche 21A bis 21D frei von den modifizierten Linien 22A bis 22D (den modifizierten Schichten). Die glatten Oberflächenbereiche 21A bis 21D bestehen aus glatten Spaltflächen, die durch die Kristallebenen des SiC-Einkristalls gebildet werden. Die glatten Oberflächenbereiche 21A bis 21D haben die Oberflächenrauheit Rs, die mit den Kristallebenen (Spaltflächen) des SiC-Einkristalls übereinstimmt.
  • Der glatte Oberflächenbereich 21A besteht aus der a-Ebene des SiC-Einkristalls, der die Seitenfläche 5A bildet. Der glatte Oberflächenbereich 21B besteht aus der m-Ebene des SiC-Einkristalls, der die Seitenfläche 5B bildet. Der glatte Oberflächenbereich 21C besteht aus der a-Ebene des SiC-Einkristalls, der die Seitenfläche 5C bildet. Der glatte Oberflächenbereich 21D besteht aus der m-Ebene des SiC-Einkristalls, der die Seitenfläche 5D bildet.
  • An den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 werden so die rauen Oberflächenbereiche 20A bis 20D mit einer der Modifikation des SiC-Einkristalls entsprechenden Oberflächenrauigkeit Rr und die glatten Oberflächenbereiche 21A bis 21D mit der den Kristallebenen (Spaltflächen) des SiC-Einkristalls entsprechenden Oberflächenrauigkeit Rs gebildet.
  • Die isolierenden Seitenflächen 11A bis 11D der oben beschriebenen Hauptflächen-Isolierschicht 10 sind kontinuierlich zu den glatten Oberflächenbereichen 21A bis 21D. Die isolierenden Seitenflächen 11A bis 11D sind bündig mit den glatten Oberflächenbereichen 21A bis 21D ausgebildet. Die isolierenden Seitenflächen 11A bis 11D bestehen aus glatten Spaltflächen. Die isolierenden Seitenflächen 11A bis 11D, mit den glatten Oberflächenbereichen 21A bis 21D, bilden dabei einen einzigen glatten Oberflächenbereich.
  • Unter Bezugnahme auf 8 enthält das SiC-Halbleiterbauelement 1 eine n-artige Diodenregion 35, die in einem Oberflächenschichtteil der ersten Hauptfläche 3 in der aktiven Region 8 ausgebildet ist. In der vorliegenden Ausführung wird die Diodenregion 35 in einem zentralen Teil der ersten Hauptfläche 3 gebildet. Die Diodenregion 35 kann in Form eines Vierecks mit vier Seiten parallel zu den Seitenflächen 5A bis 5D in Draufsicht gebildet sein.
  • In der vorliegenden Ausführung wird die Diodenregion 35 unter Verwendung eines Teils der SiC-Epitaxialschicht 7 gebildet. Eine n-artige Verunreinigungskonzentration der Diodenregion 35 ist gleich der n-artigen Verunreinigungskonzentration der SiC-Epitaxialschicht 7. Die n-artige Verunreinigungskonzentration der Diodenregion 35 sollte nicht geringer sein als die n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 7. Das heißt, die Diodenregion 35 kann durch Einbringen einer n-artigen Verunreinigung in einen Oberflächenschichtteil der SiC-Epitaxialschicht 7 gebildet sein.
  • Das SiC-Halbleiterbauelement 1 enthält eine p+-artige Schutzregion 36, die in einem Oberflächenschichtteil der ersten Hauptfläche 3 in der äußeren Region 9 ausgebildet ist. Die Schutzregion 36 ist in Bandform ausgebildet und erstreckt sich in der Draufsicht entlang der Diodenregion 35. Genauer gesagt ist die Schutzregion 36 in einer endlosen Form ausgebildet, die die Diodenregion 35 in der Draufsicht umgibt. Die Schutzregion 36 wird in einer vierseitigen Ringform gebildet (genauer gesagt in einer vierseitigen Ringform mit abgeschrägten Eckabschnitten oder in einer kreisförmigen Ringform).
  • Die Schutzregion 36 wird dadurch in einer Schutzringregion gebildet. In der vorliegenden Ausführung wird die Diodenregion 35 durch die Schutzregion 36 definiert. Auch die aktive Region 8 wird durch die Schutzregion 36 definiert.
  • Eine p-artige Verunreinigung der Schutzregion 36 muss nicht aktiviert sein. In diesem Fall wird die Schutzregion 36 in einem Nicht-Halbleiterbereich gebildet. Die p-artige Verunreinigung der Schutzregion 36 kann aktiviert sein. In diesem Fall wird die Schutzregion 36 in einer p-artigen Halbleiterregion gebildet.
  • Die oben beschriebene Haupt flächen-Isolierschicht 10 enthält eine Diodenöffnung 37, die die Diodenregion 35 freilegt. Die Diodenöffnung 37 legt zusätzlich zu der Diodenregion 35 einen inneren peripheren Rand der Schutzregion 36 frei. Die Diodenregion 37 kann in Form eines Vierecks mit vier Seiten parallel zu den Seitenflächen 5A bis 5D in Draufsicht gebildet sein.
  • Die erste oben beschriebene Hauptflächen-Elektrodenschicht 12 tritt von der Hauptflächen-Isolierschicht 10 in die Diodenöffnung 37 ein. Innerhalb der Diodenöffnung 37 ist die erste Hauptflächen-Elektrodenschicht 12 elektrisch mit der Diodenregion 35 verbunden. Genauer gesagt, die erste Hauptflächen-Elektrodenschicht 12 bildet einen Schottky-Übergang mit der Diodenregion 35. Dadurch wird die Schottky-Barriere-Diode D gebildet, die die erste Hauptflächen-Elektrodenschicht 12 als Anode und die Diodenregion 35 als Kathode umfasst. Die Passivierungsschicht 13 und die oben beschriebene Harzschicht 16 werden auf der Hauptflächen-Isolierschicht 10 gebildet.
  • 9 ist eine perspektivische Ansicht, die einen SiC-Halbleiterwafer 41 zeigt, der bei der Herstellung der in 3 gezeigten SiC-Halbleitervorrichtung 1 verwendet wird.
  • Die SiC-Halbleiterwafer 41 ist ein Element, das als Basis für das SiC-Halbleitersubstrat 6 dient. Der SiC-Halbleiterwafer 41 enthält einen 4H-SiC-Einkristall als Beispiel für einen SiC-Einkristall, der aus einem hexagonalen Kristall besteht. In der vorliegenden Ausführung hat der SiC-Halbleiterwafer 41 eine n-artige Verunreinigungskonzentration, die der n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats 6 entspricht.
  • Der SiC-Halbleiterwafer 41 ist plattenförmig oder diskoidenförmig ausgebildet. Der SiC-Halbleiterwafer 41 kann scheibenförmig ausgebildet sein. Der SiC-Halbleiterwafer 41 weist eine erste Wafer-Hauptfläche 42 auf einer Seite, die zweite Wafer-Hauptfläche 43 auf einer anderen Seite und eine Wafer-Seitenfläche 44 auf, die die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 verbindet.
  • Eine Dicke TW des SiC-Halbleiterwafers 41 übersteigt die Dicke TS des SiC-Halbleitersubstrats 6 (TS<TW) . Die Dicke TW des SiC-Halbleiterwafers 41 wird durch Schleifen auf die Dicke TS des SiC-Halbleitersubstrats 6 eingestellt.
  • Die Dicke TW sollte 150 µm überschreiten und nicht mehr als 750 µm betragen. Die Dicke TW sollte 150 µm überschreiten und nicht mehr als 300 µm, nicht weniger als 300 µm und nicht mehr als 450 µm, nicht weniger als 450 µm und nicht mehr als 600 µm oder nicht weniger als 600 µm und nicht mehr als 750 µm betragen. Im Hinblick auf die Schleifzeit des SiC-Halbleiterwafers 41 übersteigt die Dicke TW vorzugsweise 150 µm und beträgt nicht mehr als 500 µm. Die Dicke TW beträgt typischerweise nicht weniger als 300 µm und nicht mehr als 450 µm.
  • In der vorliegenden Ausführung sind die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 den c-Ebenen des SiC-Einkristalls zugewandt. Die erste Wafer-Hauptfläche 42 ist der (0001)-Ebene (Siliziumebene) zugewandt. Die zweite Wafer-Hauptfläche 43 ist der (000-1)-Ebene (Kohlenstoffebene) des SiC-Einkristalls zugewandt.
  • Die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 haben einen Abweichungswinkel 9, der in einem Winkel von nicht mehr als 10° in der [11-20]-Richtung relativ zu den c-Ebenen des SiC-Einkristalls geneigt ist. Eine Normalenrichtung Z zur ersten Wafer-Hauptfläche 42 ist genau um den Abweichungswinkel θ relativ zu der c-Achse ([0001]-Richtung) des SiC-Einkristalls geneigt.
  • Der Abweichungswinkel θ sollte nicht weniger als 0° und nicht mehr als 5,0° betragen. Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 0° und höchstens 1,0°, mindestens 1,0° und höchstens 1,5°, mindestens 1,5° und höchstens 2,0°, mindestens 2,0° und höchstens 2,5°, mindestens 2,5° und höchstens 3,0°, mindestens 3,0° und höchstens 3,5°, mindestens 3,5° und höchstens 4,0°, mindestens 4,0° und höchstens 4,5° oder mindestens 4,5° und höchstens 5,0° eingestellt sein. Der Abweichungswinkel θ überschreitet vorzugsweise 0°. Der Abweichungswinkel θ kann weniger als 4,0° betragen.
  • Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 3,0° und höchstens 4,5° eingestellt sein. In diesem Fall wird der Abweichungswinkel 9 vorzugsweise in einem Winkelbereich von mindestens 3,0° und höchstens 3,5° oder mindestens 3,5° und höchstens 4,0° eingestellt. Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 1,5° und höchstens 3,0° eingestellt sein. In diesem Fall wird der Abweichungswinkel 9 vorzugsweise in einem Winkelbereich von mindestens 1,5° und höchstens 2,0° oder mindestens 2,0° und höchstens 2,5° eingestellt.
  • Der SiC-Halbleiterwafer 41 enthält einen ersten Wafer-Eckenabschnitt 45, der die erste Wafer-Hauptfläche 42 und die Wafer-Seitenfläche 44 verbindet, und einen zweiten Wafer-Eckenabschnitt 46, der die zweite Wafer-Hauptfläche 43 und die Wafer-Seitenfläche 44 verbindet. Der erste Wafer-Eckenabschnitt 45 hat einen ersten abgeschrägten Abschnitt 47, der von der ersten Wafer-Hauptfläche 42 nach unten zur Wafer-Seitenfläche 44 geneigt ist. Der zweite Wafer-Eckenabschnitt 46 hat einen zweiten abgeschrägten Abschnitt 48, der von der zweiten Wafer-Hauptfläche 43 nach unten zur Wafer-Seitenfläche 44 geneigt ist.
  • Der erste abgeschrägte Abschnitt 47 kann in einer konvex gekrümmten Form ausgebildet sein. Der zweite abgeschrägte Abschnitt 48 kann in einer konvex gekrümmten Form ausgebildet sein. Der erste abgeschrägte Abschnitt 47 und der zweite abgeschrägte Abschnitt 48 unterdrücken eine Rissbildung des SiC-Halbleiterwafers 41.
  • Eine Orientierungsfläche 49, als Beispiel für eine Markierung, die eine Kristallorientierung des SiC-Einkristalls anzeigt, wird in der Wafer-Seitenfläche Oberfläche 44 gebildet. Die Orientierungsfläche 49 ist ein eingekerbter Bereich, der in der Wafer-Seitenfläche 44 gebildet wird. In der vorliegenden Ausführung erstreckt sich die Orientierungsfläche 49 geradlinig entlang der a-Achsen-Richtung ([11-20]-Richtung) des SiC-Einkristalls.
  • Eine Vielzahl von (z.B. zwei) Orientierungsflächen 49, die die Kristallorientierungen anzeigen, können in der Wafer-Seitenfläche 44 gebildet sein. Die Vielzahl der (z.B. zwei) Orientierungsflächen 49 kann eine erste Orientierungsfläche und eine zweite Orientierungsfläche umfassen.
  • Die erste Orientierungsfläche kann ein gekerbter Abschnitt sein, der sich geradlinig entlang der a-Achsen-Richtung ([11-20]-Richtung) des SiC-Einkristalls erstreckt. Die zweite Orientierungsfläche kann ein gekerbter Abschnitt sein, der sich geradlinig entlang der m-Achsen-Richtung ([1-100]-Richtung) des SiC-Einkristalls erstreckt.
  • Eine Vielzahl von Vorrichtungsbildungsbereichen 51, die jeweils einer Halbleitervorrichtung 1 entsprechen, sind in der ersten Wafer-Hauptfläche 42 ausgebildet. Die Vielzahl von Vorrichtungsbildungsbereichen 51 ist in einem Matrix-Array in Abständen in Richtung der m-Achse ([1-100]-Richtung) und der a-Achse ([11-20]-Richtung) angeordnet.
  • Jeder Vorrichtungsbildungsbereich 51, hat vier Seiten 52A, 52B, 52C und 52D, die entlang der Kristallorientierung des SiC-Einkristalls ausgerichtet sind. Die vier Seiten 52A bis 52D entsprechen jeweils den vier Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2. Das heißt, die vier Seiten 52A bis 52D umfassen die beiden Seiten 52A und 52C, die entlang der m-Achsen-Richtung ([1-100]-Richtung) und die beiden Seiten 52B und 52D, die entlang der a-Achsen-Richtung ([11-20]-Richtung) ausgerichtet sind.
  • In der ersten Wafer-Hauptfläche 42 ist eine Schneidplanlinie 53 einer Gitterform, die sich entlang der m-Achsen-Richtung ([1-100]-Richtung) und der a-Achsen-Richtung ([11-20]-Richtung) erstreckt, gesetzt, um die Vielzahl der Vorrichtungsbildungsbereiche 51 jeweils abzugrenzen. Die Schneidplanlinie 53 umfasst eine Vielzahl von ersten Schneidplanlinien 54 und eine Vielzahl von zweiten Schneidplanlinien 55.
  • Die Vielzahl der ersten Schneidplanlinien 54 erstrecken sich jeweils entlang der m-Achsen-Richtung ([1-100]-Richtung). Die Vielzahl der zweiten Schneidplanlinien 55 erstreckt sich jeweils entlang der a-Achsen-Richtung ([11-20]-Richtung). Nachdem vorgegebene Strukturen in der Vielzahl von Vorrichtungsbildungsbereichen 51 gebildet wurden, wird die Vielzahl der SiC-Halbleiterbauelemente 1 durch Schneiden des SiC-Halbleiterwafers 41 entlang der Schneidplanlinie 53 ausgeschnitten.
  • 10A bis 10M sind Schnittzeichnungen eines Beispiels für ein Verfahren zur Herstellung der in 3 gezeigten SiC-Halbleitervorrichtung 1. In 10A bis 10M wird der Einfachheit der Beschreibung halber nur eine Region gezeigt, die drei Vorrichtungsbildungsbereiche 51 enthält, und die Darstellung anderer Regionen wird weggelassen.
  • In 10A wird zunächst der SiC-Halbleiterwafer 41 vorbereitet (siehe auch 9). Als Nächstes wird die SiC-Epitaxialschicht 7 auf der ersten Wafer-Hauptfläche 42 gebildet. Im Schritt der Bildung der SiC-Epitaxialschicht 7 wird SiC von der ersten Wafer-Hauptfläche 42 epitaktisch aufgewachsen. Eine Dicke TE der SiC-Epitaxialschicht 7 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Dadurch wird eine SiC-Halbleiterwaferstruktur 61 gebildet, die den SiC-Halbleiterwafer 41 und die SiC-Epitaxialschicht 7 umfasst.
  • Die SiC-Halbleiterwaferstruktur 61 umfasst eine erste Hauptfläche 62 und eine zweite Hauptfläche 63. Die erste Hauptfläche 62 und die zweite Hauptfläche 63 entsprechen jeweils der ersten Hauptfläche 3 und der zweiten Hauptfläche4 der SiC-Halbleiterschicht 2. Die Dicke TWS der SiC-Halbleiterwaferstruktur 61 sollte 150 µm überschreiten und nicht mehr als 800 µm betragen. Die Dicke TWS übersteigt vorzugsweise 150 µm und beträgt nicht mehr als 550 µm.
  • Als Nächstes werden in 10B die p+-artigen Schutzregionen 36 in der ersten Hauptfläche 62 gebildet. Der Schritt der Bildung der Schutzregionen 36 umfasst einen Schritt des selektiven Einbringens der p-artigen Verunreinigung in Oberflächenschichtteil der ersten Hauptfläche 62 über eine Ionenimplantationsmaske (nicht abgebildet). Genauer gesagt, die Schutzregionen 36 werden in Oberflächenschichtteilen der SiC-Epitaxialschicht 7 gebildet.
  • Die Schutzregionen 36 grenzen die aktiven Regionen 8 und die äußeren Regionen 9 in der SiC-Halbleiterwaferstruktur 61 ab. Die n-artigen Diodenregionen sind in Regionen (aktive Regionen 8) abgegrenzt, die von den Schutzregionen 36 umgeben sind. Die Diodenregionen 35 können durch selektives Einbringen der n-artigen Verunreinigung in Oberflächenschichtteilen der ersten Hauptfläche 62 über eine Ionenimplantationsmaske (nicht abgebildet) gebildet werden.
  • Anschließend wird in 10C die Hauptflächen-Isolierschicht 10 auf der ersten Hauptfläche 62 gebildet. Die Hauptflächen-Isolierschicht 10 enthält Siliziumoxid (SiO2). Die Hauptflächen-Isolierschicht 10 kann durch ein CVD-Verfahren (chemische Gasphasenabscheidung) oder ein Oxidationsbehandlungsverfahren (z.B. ein thermisches Oxidationsbehandlungsverfahren) gebildet werden.
  • Als Nächstes wird in 10D eine Maske 64 mit einem vorbestimmten Muster auf der Hauptflächen-Isolierschicht 10 gebildet. Die Maske 64 hat eine Vielzahl von Öffnungen 65. Die Vielzahl der Öffnungen 65 legt jeweils Bereiche in der Hauptflächen-Isolierschicht 10 frei, in denen die Diodenöffnungen 37 ausgebildet werden sollen.
  • Als Nächstes werden überflüssige Teile der Hauptflächen-Isolierschicht 10 durch ein Ätzverfahren über die Maske 64 entfernt. Die Diodenöffnungen 37 werden dadurch in der Hauptflächen-Isolierschicht 10 gebildet. Nachdem die Diodenöffnungen 37 gebildet wurden, wird die Maske 64 entfernt.
  • Als Nächstes wird in 10E auf der ersten Hauptfläche 62 eine Basiselektrodenschicht 66 als Basis der ersten Hauptflächen-Elektrodenschicht 12 gebildet. Die Basiselektrodenschicht 66 wird über einen gesamten Bereich der ersten Hauptfläche 62 gebildet und bedeckt die Hauptflächen-Isolierschicht 10. Die ersten Hauptflächen-Elektrodenschichten 12 können durch ein Aufdampfverfahren, ein Kathodenzerstäubungsverfahren oder ein Plattierungsverfahren gebildet werden.
  • Als Nächstes wird in 10F eine Maske 67 mit einem vorbestimmten Muster auf der Basiselektrodenschicht 66 gebildet. Die Maske 67 hat Öffnungen 68, die Bereiche der Basiselektrodenschicht 66 neben den Bereichen freilegen, an denen die ersten Hauptflächen-Elektrodenschichten 12 gebildet werden sollen.
  • Als Nächstes werden überflüssige Teile der Basiselektrodenschicht 66 durch ein Ätzverfahren mittels der Maske 67 entfernt. Die Basiselektrodenschicht 66 wird dabei in die Vielzahl der ersten Hauptflächen-Elektrodenschichten 12 unterteilt. Nachdem die ersten Hauptflächen-Elektrodenschichten 12 gebildet sind, wird die Maske 67 entfernt.
  • Anschließend wird, in 10G, die Passivierungsschicht 13 auf der ersten Hauptfläche 62 gebildet. Die Passivierungsschicht 13 enthält Siliziumnitrid (SiN). Die Passivierungsschicht 13 kann durch ein CVD-Verfahren gebildet werden.
  • Als Nächstes wird, in 10H, die Harzschicht 16 auf die Passivierungsschicht 13 aufgetragen. Die Harzschicht 16 bedeckt insgesamt den aktiven Bereich 8 und den äußeren Bereich 9. Die Harzschicht 16 kann das Polybenzoxazol als Beispiel für das lichtempfindliche Harz vom positiven Typ beinhalten.
  • Als Nächstes wird, in 101, die Harzschicht 16 selektiv belichtet und anschließend entwickelt. Dadurch werden in der Harzschicht 16 die Pad-Öffnungen 18 gebildet. Außerdem werden in der Harzschicht 16 Schneidstraßen 69 abgegrenzt, die entlang der Schneidplanlinie 53 orientiert sind (die Seiten 52A bis 52D des jeweiligen Vorrichtungsbildungsbereichs 51).
  • Als Nächstes werden unnötige Teile der Passivierungsschicht 13 entfernt. Die unnötigen Teile der Passivierungsschicht 13 können durch ein Ätzverfahren über die Harzschicht 16 entfernt werden. Die Sub-Pad-Öffnungen 15 werden dadurch in der Passivierungsschicht 13 gebildet. Auch die Schneidstraßen 69, die entlang der Schneidplanlinie 53 orientiert sind, werden in der Passivierungsschicht 13 abgegrenzt.
  • Bei dieser Ausführung wurde der Schritt beschrieben, die unnötigen Teile der Passivierungsschicht 13 mit der Harzschicht 16 zu entfernen. Die Harzschicht 16 und die Pad-Öffnungen 18 können jedoch auch nach Bildung der Sub-Pad-Öffnungen 15 in der Passivierungsschicht 13 gebildet werden. In diesem Fall werden vor dem Schritt der Bildung der Harzschicht 16 die unnötigen Teile der Passivierungsschicht 13 durch ein Ätzverfahren über eine Maske entfernt, um die Sub-Pad-Öffnungen 15 zu bilden. Gemäß diesem Vorgehen kann die Passivierungsschicht 13 in beliebiger Form gebildet werden.
  • Als Nächstes wird, in 10J, die zweite Hauptfläche 63 (zweite Wafer-Hauptfläche 43) geschliffen. Die SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) wird dadurch dünner. Außerdem werden Schleifspuren in der zweiten Hauptfläche 63 (zweite Wafer-Hauptfläche 43) gebildet. Die SiC-Halbleiterwaferstruktur 61 wird geschliffen, bis sie die Dicke TWS hat, die der Dicke TL der SiC-Halbleiterschicht 2 entspricht.
  • Die SiC-Halbleiterwaferstruktur 61 kann so geschliffen werden, dass sie eine TWS-Dicke von mindestens 40 µm und höchstens 200 µm aufweist. Das heißt, der SiC-Halbleiterwafer 41 wird geschliffen, bis er die Dicke TW hat, die der Dicke TS des SiC-Halbleitersubstrats 6 entspricht. Die SiC-Halbleiterwaferstruktur 41 kann so geschliffen werden, dass sie eine Dicke TW von mindestens 40 µm und höchstens 150 µm aufweist.
  • Als Nächstes werden, in 10K, mehrere modifizierte Linien 70 (modifizierte Schichten) gebildet, die die Basis der rauen Oberflächenbereiche 20A bis 20D (die modifizierten Linien 22A bis 22D) bilden. Im Schritt der Bildung der modifizierten Linien 70 wird gepulstes Laserlicht von einem Laserlichtbestrahlungsgerät 71 auf die SiC-Halbleiterwaferstruktur 61 gestrahlt.
  • Das Laserlicht wird auf die SiC-Halbleiterwaferstruktur 61 von der Seite der ersten Hauptfläche 62 und über die Hauptflächen-Isolierschicht 10 eingestrahlt. Das Laserlicht kann direkt auf die SiC-Halbleiterwaferstruktur 61 von der Seite der zweiten Hauptfläche 63 aus eingestrahlt werden.
  • Ein lichtkonvergierender Teil (Brennpunkt) des Laserlichts wird auf die Dickenrichtungs-Zwischenbereiche der SiC-Halbleiterwaferstruktur 61 eingestellt. Eine Laserlichtbestrahlungsposition in Bezug auf die SiC-Halbleiterwaferstruktur 61 wird entlang der Schneidplanlinie 53 (die vier Seiten 52A bis 52D des jeweiligen Bauelements, die die Bereiche 51 bilden) bewegt. Genauer gesagt wird die Laserlichtbestrahlungsposition in Bezug auf die SiC-Halbleiterwaferstruktur 61 entlang der ersten Schnittplanlinien 54 bewegt. Außerdem wird die Laserlichtbestrahlungsposition relativ zu der SiC-Halbleiterwaferstruktur 61 entlang der zweiten Schneidplanlinie 55 bewegt.
  • Die Vielzahl der modifizierten Linien 70, die sich entlang der Schneidplanlinie 53 (die vier Seiten 52A bis 52D der jeweiligen Vorrichtung, die die Bereiche 51 bilden) erstrecken und in denen ein Kristallzustand des SiC-Einkristalls so modifiziert wird, dass er die Eigenschaft hat, sich von anderen Bereichen zu unterscheiden, werden dadurch in den Dickenrichtungs-Zwischenbereichen der SiC-Halbleiterwaferstruktur 61 gebildet. Die Vielzahl der modifizierten Linien 70 werden jeweils als eine einzelne Schicht oder eine Vielzahl (zwei Schichten oder mehr; zwei Schichten in dieser Ausführungsform) in einer Eins-zu-Eins-Zuordnung relativ zu den vier Seiten 52A bis 52D jedes Vorrichtungsbildungsbereichs 51 gebildet.
  • Jede der beiden modifizierten Linien 70, die entlang der Seiten 52A und 52C des Vorrichtungsbildungsbereichs 51 orientiert sind, enthält den auf a-Ebene modifizierten Teil 28. Jede der beiden modifizierten Linien 70, die entlang der Seiten 52B und 52D des Vorrichtungsbildungsbereichs 51 orientiert sind, enthält den auf m-Ebene modifizierten Teil 28.
  • Bei der Vielzahl der modifizierten Linien 70 handelt es sich ebenfalls um Laserbearbeitungsmarkierungen, die in Dickenrichtungs-Zwischenbereichen der SiC-Halbleiterwaferstruktur 61 gebildet sind. Genauer gesagt handelt es sich bei den in der a-Ebene modifizierten Teilen 28 und den in der m-Ebene modifizierten Teilen 29 der modifizierten Linien 70 um Laserbearbeitungsmarkierungen. Der lichtkonvergierender Teil (Brennpunkt), die Laserenergie, das Puls-Verhältnis, die Bestrahlungsgeschwindigkeit usw. des Laserlichts werden auf beliebige Werte entsprechend den Positionen, Größen, Formen, Dicken usw. der zu bildenden modifizierten Linien 70 (Oberflächenbereiche 20A bis 20D) eingestellt.
  • Als Nächstes wird, bezogen auf 10L, die zweite Hauptflächen-Elektrodenschicht 19 auf der zweiten Hauptfläche 63 gebildet. Die zweite Hauptflächen-Elektrodenschicht 19 kann durch ein Aufdampfverfahren, ein Kathodenzerstäubungsverfahren oder ein Plattierungsverfahren gebildet werden. Eine Glühbehandlung kann auf der zweiten Hauptfläche 63 (Bodenfläche) vor dem Schritt der Bildung der zweiten Hauptflächen-Elektrodenschicht 19 durchgeführt werden. Die Glühbehandlung kann durch ein Laser-Glühbehandlungsverfahren mit Laserlicht durchgeführt werden.
  • Nach dem Laser-Glühbehandlungsverfahren wird der SiC-Einkristall an einem Oberflächenschichtteil der zweiten Hauptfläche 63 modifiziert und eine amorphe Si-Schicht gebildet. In diesem Fall wird die SiC-Halbleitervorrichtung 1 mit der amorphen Si-Schicht an einem Oberflächenschichtteil der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 hergestellt. An der zweiten Hauptfläche 4 koexistieren die Schleifspuren und die amorphe Si-Schicht. Mit dem Laser-Glühbehandlungsverfahren kann eine ohmsche Eigenschaft der zweiten Hauptflächen-Elektrodenschicht 19 relativ zu der zweiten Hauptfläche 4 verbessert werden.
  • Als Nächstes wird in 10M die Vielzahl der SiC-Halbleitervorrichtungen 1 aus der SiC-Halbleiterwaferstruktur 61 herausgeschnitten. In diesem Schritt wird ein bandförmiges Stützelement 73 auf die zweite Seite der Hauptfläche 63 aufgebracht. Als Nächstes wird eine externe Kraft über das Stützelement 73 von der Seite der zweiten Hauptfläche 63 auf die Schneidplanlinie 53 aufgebracht. Die äußere Kraft, die auf die Schneidplanlinie 53 ausgeübt wird, kann durch ein drückendes Element, wie z.B. eine Klinge usw., aufgebracht werden.
  • Das Stützelement 73 kann auf die erste Seite der Hauptfläche 62 aufgebracht werden. In diesem Fall kann die äußere Kraft über das Stützelement 73 von der Seite der ersten Hauptfläche 62 aus auf die Schneidplanlinie 53 aufgebracht werden. Die äußere Kraft kann durch ein drückendes Element, wie z.B. eine Klinge usw., ausgeübt werden.
  • Ein elastisches Stützelement 73 kann auf Seiten der ersten Hauptfläche 62 oder auf Seiten der zweiten Hauptfläche 63 aufgebracht werden. In diesem Fall kann die SiC-Halbleiterwafer 61 gespalten werden, indem das elastische Stützelement 73 in Richtung der m-Achse und der a-Achse gedehnt wird.
  • Wenn die SiC-Halbleiterwaferstruktur 61 mit dem Stützelement 73 gespalten werden soll, ist es vorzuziehen, das Stützelement 73 auf Seiten der zweiten Hauptfläche 63 mit wenigen Hindernissen aufzubringen. Die SiC-Halbleiterwaferstruktur 61 wird somit entlang der Schneidplanlinie 53 mit den modifizierten Linien 70 und den modifizierten Linien 72 am Rand als Startpunkte gespalten und die Vielzahl der SiC-Halbleitervorrichtungen 1 aus der einzelnen SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) herausgeschnitten.
  • Teile der modifizierten Linien 70, die entlang der Seiten 52A der jeweiligen Vorrichtungsbildungsbereiche 51 orientiert sind, werden zu den rauen Oberflächenbereichen 20A (modifizierte Linien 22A). Teile der modifizierten Linien 70, die entlang der Seiten 52B der jeweiligen Vorrichtungsbildungsbereiche 51 orientiert sind, werden zu den rauen Oberflächenbereichen 20B (modifizierte Linien 22B) . Teile der modifizierten Linien 70, die entlang der Seiten 52C der jeweiligen Vorrichtungsbildungsbereiche 51 orientiert sind, werden zu den rauen Oberflächenbereichen 20C (modifizierte Linien 22C) . Teile der modifizierten Linien 70, die entlang der Seiten 52D der jeweiligen Vorrichtungsbildungsbereiche 51 orientiert sind, werden zu den rauen Oberflächenbereichen 20D (modifizierte Linien 22D) . Die SiC-Halbleitervorrichtungen 1 werden unter anderem in den oben genannten Schritten hergestellt.
  • In der vorliegenden Ausführung wird der Schritt des Schleifens der SiC-Halbleiterwaferstruktur 61 (10J) vor dem Schritt der Bildung der modifizierten Linien 70 (10K) durchgeführt. Der Schritt des Schleifens der SiC-Halbleiterwaferstruktur 61 (10J) kann jedoch zu jedem Zeitpunkt nach dem Schritt der Vorbereitung des SiC-Halbleiterwafers 41 (10A) und vor dem Schritt der Bildung der zweiten Hauptflächen-Elektrodenschicht 19 ( 10L) durchgeführt werden.
  • Zum Beispiel kann der Schritt des Schleifens der SiC-Halbleiterwaferstruktur 61 (10J) vor dem Schritt der Bildung der SiC-Epitaxialschicht 7 (10A) durchgeführt werden. Auch der Schritt des Schleifens der SiC-Halbleiterwaferstruktur 61 (10J) kann nach dem Schritt der Bildung der modifizierten Linien 70 (10K) durchgeführt werden.
  • Auch der Schritt des Schleifens der SiC-Halbleiterwaferstruktur 61 (10J) kann mehrere Male zu jedem beliebigen Zeitpunkt nach dem Schritt der Vorbereitung des SiC-Halbleiterwafers 41 (10A) und vor dem Schritt der Bildung der modifizierten Linien 70 (10K) durchgeführt werden. Auch der Schritt des Schleifens der SiC-Halbleiterwaferstruktur 61 (10J) kann mehrere Male zu jedem beliebigen Zeitpunkt nach dem Schritt der Vorbereitung des SiC-Halbleiterwafers 41 (10A) und vor dem Schritt der Bildung der zweiten Hauptflächen-Elektrodenschicht 19 ( 10L) durchgeführt werden.
  • 11 ist eine perspektivische, durch ein Versiegelungsharz 79 betrachtet Ansicht eines Halbleitergehäuses 74, das die in 3 gezeigte SiC-Halbleitervorrichtung 1 enthält.
  • In 11 ist das Halbleitergehäuse 74 gemäß der vorliegenden Ausführung vom sogenannten TO-220-Typ. Das Halbleitergehäuse 74 enthält die SiC-Halbleitervorrichtung 1, einen Pad-Abschnitt 75, einen Kühlkörper 76, eine Vielzahl von (in dieser Ausführung zwei) Anschlüssen 77, eine Vielzahl von (in dieser Ausführung zwei) leitenden Drähten 78 und ein Versiegelungsharz 79. Der Pad-Abschnitt 75, der Kühlkörper 76 und die Vielzahl der Anschlüsse 77 bilden einen Anschluss-Rahmen (engl. „Lead frame“) als Beispiel für ein Verbindungsobjekt.
  • Der Pad-Abschnitt 75 beinhaltet eine Metallplatte. Der Pad-Abschnitt 75 kann Eisen, Gold, Silber, Kupfer, Aluminium usw. enthalten. Der Pad-Abschnitt 75 ist in der Draufsicht vierseitig geformt. Der Pad-Abschnitt 75 hat eine ebene Fläche, die nicht kleiner als eine ebene Fläche der SiC-Halbleitervorrichtung 1 ist. Die SiC-Halbleitervorrichtung 1 ist auf dem Pad-Abschnitt 75 angeordnet.
  • Die zweite Hauptflächen-Elektrodenschicht 19 der Halbleitervorrichtung 1 ist über ein leitfähiges Bondmaterial 80 elektrisch mit dem Pad-Abschnitt 75 verbunden. Das leitfähige Bondmaterial 80 wird in einem Bereich zwischen der zweiten Hauptflächen-Elektrodenschicht 19 und dem Pad-Abschnitt 75 angeordnet.
  • Das leitfähige Bondmaterial 80 kann eine Metallpaste oder ein Lot sein. Die Metallpaste kann eine leitfähige Paste sein, die Au (Gold), Ag (Silber) oder Cu (Kupfer) enthält. Das leitfähige Bondmaterial 80 ist vorzugsweise aus Lot. Das Lot kann ein bleifreies Lot sein. Das Lot kann mindestens SnAgCu, SnZnBi, SnCu, SnCuNi und/oder SnSbNi enthalten.
  • Der Kühlkörper 76 ist mit einer Seite des Pad-Abschnitts 75 verbunden. Bei dieser Ausführung bestehen der Pad-Abschnitt 75 und der Kühlkörper 76 aus einer einzigen Metallplatte. In dem Kühlkörper 76 wird ein Durchgangsloch 76a gebildet. Das Durchgangsloch 76a ist kreisförmig ausgebildet.
  • Die Vielzahl der Anschlüsse 77 sind entlang einer Seite gegenüber dem Kühlkörper 76 relativ zu dem Pad-Abschnitt 75 ausgerichtet. Die Vielzahl der Anschlüsse 77 umfasst jeweils eine Metallplatte. Die Anschlüsse 77 können Eisen, Gold, Silber, Kupfer, Aluminium usw. enthalten.
  • Die Vielzahl der Anschlüsse 77 umfasst einen ersten Anschluss 77A und einen zweiten Anschluss 77B. Der erste Anschluss 77A und der zweite Anschluss 77B sind in einem Abstand entlang einer Seite des Pad-Abschnitts 75 gegenüber dem Kühlkörper 76 ausgerichtet. Der erste Anschluss 77A und der zweite Anschluss 77B erstrecken sich in Bandform entlang einer Richtung, die orthogonal zu einer Richtung ihrer Ausrichtung verläuft.
  • Die Vielzahl der leitfähigen Drähte 78 können Bonddrähte usw. sein. Die Vielzahl der leitfähigen Drähte 78 umfasst einen leitfähigen Draht 78A und einen leitfähigen Draht 78B. Der leitfähige Draht 78A ist elektrisch mit dem ersten Anschluss 77A und der ersten Hauptflächen-Elektrodenschicht 12 der SiC-Halbleitervorrichtung 1 verbunden. Der erste Anschluss 77A ist dadurch über den leitfähigen Draht 78A elektrisch mit der ersten Hauptflächen-Elektrodenschicht 12 der SiC-Halbleitervorrichtung 1 verbunden.
  • Der leitfähige Draht 78B ist elektrisch mit dem zweiten Anschluss 77B und dem Pad-Abschnitt 75 verbunden. Der zweite Anschluss 77B ist dadurch über den leitfähigen Draht 78B elektrisch mit der zweiten Hauptflächen-Elektrodenschicht 19 der SiC-Halbleitervorrichtung 1 verbunden. Der zweite Anschluss 77B kann integral mit dem Pad-Abschnitt 75 ausgebildet werden.
  • Das Versiegelungsharz 79 versiegelt die SiC-Halbleitervorrichtung 1, den Pad-Abschnitt 75 und die Vielzahl der leitfähigen Drähte 78 so, dass der Kühlkörper 76 und Teile der Vielzahl der Anschlüsse 77 freigelegt sind. Das Versiegelungsharz 79 ist in einer rechteckigen Parallelepipedform geformt.
  • Die Ausgestaltung des Halbleitergehäuses 74 ist nicht auf den TO-220 beschränkt. Ein SOP (Small Outline Package), ein QFN (Quad for Non-Lead Package), ein DFP (Dual Flat Package), ein DIP (Dual Inline Package), ein QFP (Quad Flat Package), ein SIP (Single Inline Package), ein SOJ (Small Outline J-Leaded Package) oder eines von mehreren ähnlichen Halbleitergehäusen kann als das Halbleitergehäuse 74 verwendet werden.
  • 12 ist eine perspektivische Ansicht, die speziell den Montagezustand des in 11 gezeigten SiC-Halbleiterbauelements 1 zeigt.
  • In 12 ist die SiC-Halbleitervorrichtung 1 auf dem Pad-Abschnitt 75 in einer Haltung angeordnet, in der die zweite Hauptfläche 4 dem Pad-Abschnitt 75 gegenüberliegt. Die zweite Hauptflächen-Elektrodenschicht 19 ist über das leitfähige Bondmaterial 80 elektrisch mit dem Pad-Abschnitt 75 verbunden.
  • Das leitfähige Bondmaterial 80 enthält einen leitfähigen Bondmaterialfilm 80a, der in einem Film auf den Seitenflächen 5A bis 5D ausgebildet ist. Der leitfähige Bondmaterialfilm 80a ist ein Bereich, in dem sich ein Teil des leitfähigen Bondmaterials 80 flächendeckend auf die Seitenflächen 5A bis 5D als Film ausbreitet. Wenn die rauen Oberflächenbereiche 20A bis 20D an der Seitenfläche 5A bis 5D gebildet werden, breitet sich das leitfähige Bondmaterial 80 durch ein Kapillareffekt, das an den rauen Oberflächenbereichen 20A bis 20D auftritt, flächendeckend auf die Seitenflächen 5A bis 5D aus. In 12 wird ein Ausgestaltungsbeispiel gezeigt, bei dem das leitfähige Bondmaterial 80 sich flächendeckend über ganze Bereiche der rauen Oberflächenbereiche 20Abis 20D verteilt und die gesamten Bereiche der rauen Oberflächenbereiche 20A bis 20D abdeckt.
  • Die SiC-Halbleitervorrichtung 1 umfasst die glatten Oberflächenbereiche 21A bis 21D, die an den Seitenflächen 5A bis 5D gebildet werden. Die glatten Oberflächenbereiche 21A bis 21D werden in den Bereichen der Seitenflächen 5A bis 5D zwischen der ersten Hauptfläche 3 und den rauen Oberflächenbereichen 20A bis 20D gebildet. Die glatten Oberflächenbereiche 21A bis 21D haben eine Oberflächenrauigkeit Rs, die kleiner ist als die Oberflächenrauigkeit Rr der rauen Oberflächenbereiche 20A bis 20D (Rs<Rr).
  • Der an den rauen Oberflächenbereichen 20A bis 20D auftretende Kapillareffekt wird durch die glatten Oberflächenbereiche 21A bis 21D unterdrückt. Die Nassausbreitung des leitfähigen Bondmaterials 80 an den Seitenflächen 5A bis 5D wird somit durch die glatten Oberflächenbereiche 21A bis 21D unterdrückt. In der vorliegenden Ausführung kreuzt der leitfähige Bondmaterialfilm 80a die Grenzen der rauen Oberflächenbereiche 20A bis 20D und der glatten Oberflächenbereiche 21A bis 21D und hat Endteile, die in Dickenrichtungs-Zwischenbereichen der glatten Oberflächenbereiche 21A bis 21D angeordnet sind.
  • Die glatten Oberflächenbereiche 21Abis 21D werden in Bereichen der Seitenflächen 5A bis 5D auf Seiten der ersten Hauptfläche 3 relativ zu den rauen Oberflächenbereichen 20A bis 20D gebildet. Ein Fließen des Leitfähigen Bondmaterials 80 zu der ersten Hauptfläche 3 wird dabei durch die glatten Oberflächenbereiche 21A bis 21D entsprechend unterdrückt.
  • So wird bei der SiC-Halbleitervorrichtung 1 ein Kurzschluss der SiC-Halbleiterschicht 2 über das leitfähige Bondmaterial 80 (leitfähiger Bondmaterialfilm 80a) durch die glatten Oberflächenbereiche 21A bis 21D verhindert. Genauer gesagt wird ein Kurzschluss zwischen der ersten Hauptflächen-Elektrodenschicht 12 und der zweiten Hauptflächen-Elektrodenschicht 19 (Pad-Abschnitt 75) über das leitfähige Bondmaterial 80 (leitfähiger Bondmaterialfilm 80a) durch die glatten Oberflächenbereiche 21A bis 21D unterdrückt. Dieser Kurzschluss kann auch durch ein Entladungsphänomen zwischen dem leitfähigen Bondmaterial 80 (leitfähiger Bondmaterialfilm 80a) und der ersten Hauptflächen-Elektrodenschicht 12 umfassen.
  • Das Kurzschlussrisiko, das mit der Bildung des leitfähigen Bondmaterialfilms 80a einhergeht, steigt mit abnehmender Fläche der Seitenflächen 5A bis 5D. Das heißt, je geringer die Dicke TL der SiC-Halbleiterschicht 2 ist, desto höher ist das Kurzschlussrisiko, das mit der Bildung des leitfähigen Bondmaterialfilms 80a einhergeht. Die Struktur, bei der die Bildung des leitfähigen Bondmaterialfilms 80a durch die glatten Oberflächenbereiche 21A bis 21D verhindert wird, ist besonders effektiv, wenn die Dicke TL der SiC-Halbleiterschicht 2 nicht weniger als 40 µm und nicht mehr als 200 µm beträgt.
  • Wie oben beschrieben, kann mit der SiC-Halbleitervorrichtung 1 der an den rauen Oberflächenbereichen 20A bis 20D auftretende Kapillareffekt durch die glatten Oberflächenbereiche 21A bis 21D unterdrückt werden und somit die Nassausbreitung des leitfähigen Bondmaterials 80 an den Seitenflächen 5A bis 5D unterdrückt werden. Der Kurzschluss durch die Nassausbreitung des leitfähigen Bondmaterials 80 kann so unterdrückt werden.
  • Außerdem werden bei der SiC-Halbleitervorrichtung 1 die Bereiche mit rauer Oberfläche 20A bis 20D in den Bereichen auf Seiten der zweiten Hauptfläche 4 und die Bereiche mit glatter Oberfläche 21A bis 21D in den Bereichen auf Seiten der ersten Hauptfläche 3 relativ zu den raue Oberflächenbereichen 20A bis 20D gebildet. Ein Fließen des leitfähigen Bondmaterials 80 zur ersten Hauptfläche 3 kann dadurch entsprechend unterdrückt werden. Der Kurzschluss durch die Nassausbreitung des leitfähigen Bondmaterials 80 kann so entsprechend unterdrückt werden.
  • Insbesondere werden bei der SiC-Halbleitervorrichtung 1 die rauen Oberflächenbereiche 20A bis 20D in dem SiC-Halbleitersubstrat 6 und die glatten Oberflächenbereiche 21A bis 21D in der SiC-Epitaxialschicht 7 gebildet. Eine Nassausbreitung des leitfähigen Bondmaterials 80 auf die SiC-Epitaxialschicht 7 kann dadurch entsprechend verhindert werden. Kurzschluss und Schwankung der elektrischen Eigenschaften des funktionalen Bauteils (in dieser Ausführungsform die Schottky-Barriere-Diode D) aufgrund des leitfähigen Bondmaterials 80 können so unterdrückt werden.
  • In einer solchen Struktur kreuzen die glatten Oberflächenbereiche 21A bis 21D vorzugsweise die Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 und werden in dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 gebildet.
  • Auch sind bei der SiC-Halbleitervorrichtung 1 die Hauptflächen-Isolierschicht 10 und die erste Hauptflächen-Elektrodenschicht 12, die auf der ersten Hauptflächen-Isolierschicht 3 gebildet wird, enthalten. Die Hauptflächen-Isolierschicht 10 hat die isolierenden Seitenflächen 11A bis 11D, die sich an die Seitenflächen 5A bis 5D anschließen. Die Hauptflächen-Isolierschicht 10 verbessert eine Isoliereigenschaft zwischen den Seitenflächen 5A bis 5D und der ersten Hauptflächen-Elektrodenschicht 12 in der Struktur, in der die rauen Oberflächenbereiche 20A bis 20D an den Seitenflächen 5A bis 5D gebildet werden.
  • Dadurch kann die Nassausbreitung des leitfähigen Bondmaterials 80 unterdrückt werden und gleichzeitig kann ein Kurzschließen durch die Nassausbreitung des leitfähigen Bondmaterials 80 entsprechend unterdrückt werden. Eine solche Struktur ist auch im Hinblick auf die Unterdrückung des Entladungsphänomens zwischen dem leitfähigen Bondmaterial 80 (leitfähiger Bondmaterialfilm 80a) und der ersten Hauptflächen-Elektrodenschicht 12 wirksam.
  • 13A ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines zweiten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D (die Bereiche mit rauer Oberfläche 20Abis 20D und die Bereiche mit glatter Oberfläche 21A bis 21D). Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem ersten Ausgestaltungsbeispiel werden an den Seitenflächen 5A bis 5D von den Eckenabschnitten an der Seite der zweiten Hauptfläche 4 zu den Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 gebildet. Gemäß dem zweiten Ausgestaltungsbeispiel werden hingegen die rauen Oberflächenbereiche 20A bis 20D in Abständen in Richtung der Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 gebildet und exponieren Oberflächenschichtteile der zweiten Hauptfläche 4 von den Seitenflächen 5A bis 5D.
  • Ebenso enthalten die rauen Oberflächenbereiche 20A bis 20D jeweils eine Schicht der modifizierten Linien 22A bis 22D. Die modifizierten Linien 22A bis 22D werden jeweils an Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D in einer Eins-zu-Eins-Zuordnung gebildet.
  • In dieser Ausgestaltung werden die glatten Oberflächenbereiche 21A bis 21D in Bereichen der Seitenflächen 5A bis 5D auf der Seite der zweiten Hauptfläche 4 zusätzlich zu den Bereichen auf der Seite der ersten Hauptfläche 3 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf der Seite der zweiten Hauptfläche 4 werden von der zweiten Hauptfläche 4 bis zu den Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf Seiten der zweiten Hauptfläche 4 werden im SiC-Halbleitersubstrat 6 gebildet.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem zweiten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils(Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) gebildet (siehe auch 10K) .
  • Wie oben beschrieben, treten selbst in einem Fall, in dem die rauen Oberflächenbereiche 20Abis 20D und die glatten Oberflächenbereiche 21A bis 21D gemäß dem zweiten Ausgestaltungsbeispiel gebildet werden, die gleichen Effekte wie bei der Bildung der rauen Oberflächenbereiche 20A bis 20D und der glatten Oberflächenbereiche 21A bis 21D gemäß dem ersten Ausgestaltungsbeispiel auf.
  • Insbesondere hat die SiC-Halbleitervorrichtung 1 mit den rauen Oberflächenbereichen 20A bis 20D und den glatten Oberflächenbereichen 21A bis 21D gemäß dem zweiten Ausgestaltungsbeispiel auch die glatten Oberflächenbereiche 21A bis 21D in den Bereichen der Seitenfläche 5A bis 5D auf Seiten der zweiten Hauptfläche 4. Die Nassausbreitung des leitfähigen Bondmaterials 80 kann dadurch in den Bereichen der Seitenfläche 5A bis 5D auf Seiten der zweiten Hauptfläche 4 unterdrückt werden. Der Kurzschluss durch die Nassausbreitung des leitfähigen Bondmaterials 80 kann so entsprechend unterdrückt werden.
  • Außerdem wird bei der Herstellung der SiC-Halbleitervorrichtung 1 der Schritt des Schleifens der SiC-Halbleiterwaferstruktur 61 durchgeführt (10J). Durch die verdünnte SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) kann die SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) in geeigneter Weise gespalten werden, ohne eine Vielzahl der modifizierten Linien 70 (die rauen Oberflächenbereiche 20Abis 20D) in Abständen in der Normalenrichtung Z zu bilden.
  • Mit anderen Worten, der Schritt der Verdünnung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) wird durchgeführt und daher kann die SiC-Halbleiterwaferstruktur 61 durch eine einzige Schicht der modifizierten Linien 70 entsprechend gespalten werden. Auf diese Weise kann der Zeitaufwand für den Schritt des Formens der modifizierten Linien 70 reduziert werden.
  • Dadurch entfällt die Bildung von Vielzahlen der rauen Oberflächenbereiche 20A bis 20D in Abständen in Dickenrichtung der SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D und somit können Bildungsbereiche der rauen Oberflächenbereiche 20A bis 20D entsprechend reduziert werden. Eine Nassausbreitung des leitfähigen Bondmaterials 80 aufgrund der rauen Oberflächenbereiche 20A bis 20D kann dadurch entsprechend unterdrückt werden.
  • In diesem Fall umfasst die zweite Hauptfläche 4 der SiC-Halbleiterschicht 2 die Bodenfläche. Die SiC-Halbleitervorrichtung 1 enthält vorzugsweise die SiC-Halbleiterschicht 2 mit der Dicke TL, die nicht weniger als 40 µm und nicht mehr als 200 µm beträgt. Die SiC-Halbleiterschicht 2 mit einer solchen Dicke TL kann in geeigneter Weise aus der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) ausgeschnitten werden.
  • Bei der SiC-Halbleiterschicht 2 sollte die Dicke TS des SiC-Halbleitersubstrats 6 nicht weniger als 40 µm und nicht mehr als 150 µm betragen. Die Dicke TE der SiC-Epitaxialschicht 7 in der SiC-Halbleiterschicht 2 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Verdünnung der SiC-Halbleiterschicht 2 ist auch im Hinblick auf die Verringerung des Widerstandswertes wirksam.
  • 13B ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines dritten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D (die Bereiche mit rauer Oberfläche 20A bis 20D und die Bereiche mit glatter Oberfläche 21A bis 21D). Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem ersten Ausgestaltungsbeispiel sind an den Eckabschnitten, die die Seitenflächen 5A bis 5D verbinden, kontinuierlich zueinander. Gemäß dem dritten Ausgestaltungsbeispiel werden die rauen Oberflächenbereiche 20Abis 20D hingegen in Abständen voneinander an den Eckenabschnitten gebildet, die die Seitenflächen 5A bis 5D verbinden.
  • Auch die rauen Oberflächenbereiche 20A bis 20D werden in Abständen in Richtung der Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 gebildet. Die rauen Oberflächenbereiche 20A bis 20D legen die Oberflächenschichtanteile der zweiten Hauptfläche 4 von den Seitenflächen 5A bis 5D frei. Ebenso enthalten die rauen Oberflächenbereiche 20A bis 20D jeweils eine Schicht der modifizierten Linien 22A bis 22D. Die modifizierten Linien 22A bis 22D werden jeweils an Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D in einer Eins-zu-Eins-Zuordnung gebildet.
  • Der Bereich der rauen Oberfläche 20A und der Bereich der rauen Oberfläche 20B werden in einem Abstand voneinander in der Normalenrichtung Z an dem Eckabschnitt gebildet, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Der Bereich der rauen Oberfläche 20B und der Bereich der rauen Oberfläche 20C werden in einem Abstand voneinander in der Normalenrichtung Z an dem Eckabschnitt gebildet, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Der Bereich der rauen Oberfläche 20C und der Bereich der rauen Oberfläche 20D werden in einem Abstand voneinander in der Normalenrichtung Z an dem Eckabschnitt gebildet, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Der Bereich der rauen Oberfläche 20D und der Bereich der rauen Oberfläche 20A werden in einem Abstand voneinander in der Normalenrichtung Z an dem Eckabschnitt gebildet, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Mindestens einer der rauen Oberflächenbereiche 20A bis 20D kann in einem Abstand von den anderen der rauen Oberflächenbereiche 20A bis 20D an einem Eckabschnitt gebildet sein, der eine der Seitenflächen 5A bis 5D verbindet. Zwei oder drei der rauen Oberflächenbereiche 20A bis 20D können an einem Eckabschnitt oder an Eckabschnitten, die eine der Seitenflächen 5A bis 5D verbinden, aneinander anschließen.
  • In dieser Ausgestaltung werden die glatten Oberflächenbereiche 21A bis21D in Bereichen der Seitenflächen 5A bis 5D auf der Seite der zweiten Hauptfläche 4 zusätzlich zu den Bereichen auf der Seite der ersten Hauptfläche 3 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf der Seite der zweiten Hauptfläche 4 werden von der zweiten Hauptfläche 4 bis zu den Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf Seiten der zweiten Hauptfläche 4 werden im SiC-Halbleitersubstrat 6 gebildet.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem dritten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils(Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) gebildet (siehe auch 10K) .
  • Wie oben beschrieben, können selbst in einem Fall, in dem die rauen Oberflächenbereiche 20Abis 20D und die glatten Oberflächenbereiche 21A bis 21D gemäß dem dritten Ausgestaltungsbeispiel gebildet werden, die gleichen Effekte wie bei der Bildung der rauen Oberflächenbereiche 20A bis 20D und der glatten Oberflächenbereiche 21A bis 21D gemäß dem ersten Ausgestaltungsbeispiel und dem zweiten Ausgestaltungsbeispiel erzielt werden.
  • 13C ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines vierten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D (die Bereiche mit rauer Oberfläche 20Abis 20Dund die Bereiche mit glatter Oberfläche 21A bis 21D). Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem ersten Ausgestaltungsbeispiel sind in Bandformen ausgebildet, die sich geradlinig entlang der tangentialen Richtungen zur ersten Hauptfläche 3 erstrecken. Gemäß dem vierten Ausgestaltungsbeispiel sind hingegen die rauen Oberflächenbereiche 20A bis 20D in Bandformen ausgebildet, die sich in neigenden Formen erstrecken, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 nach unten geneigt sind.
  • Auch die rauen Oberflächenbereiche 20A bis 20D werden in Abständen in Richtung der Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 gebildet. Die rauen Oberflächenbereiche 20A bis 20D legen die Oberflächenschichtanteile der zweiten Hauptfläche 4 von den Seitenflächen 5A bis 5D frei. Ebenso enthalten die rauen Oberflächenbereiche 20A bis 20D jeweils eine Schicht der modifizierten Linien 22A bis 22D. Die modifizierten Linien 22A bis 22D werden jeweils an Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D in einer Eins-zu-Eins-Zuordnung gebildet.
  • Genauer gesagt umfassen die rauen Oberflächenbereich 20A bis 20D gemäß dem vierten Ausgestaltungsbeispiel jeweils eine erste Endteilregion 81, eine zweite Endteilregion 82 und eine Neigungsregion 83. Die ersten Endteilregionen 81 sind auf Seiten der ersten Hauptfläche 3 in der Nähe der Eckenabschnitt der SiC-Halbleiterschicht 2 positioniert. Die zweiten Endteilregionen 82 sind auf Seiten der zweiten Hauptfläche 4 relativ zu den ersten Endteilregionen 81 in der Nähe der Eckabschnitte der SiC-Halbleiterschicht 2 positioniert. Die Neigungsregionen 83 sind von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 in den Regionen zwischen den ersten Endteilregionen 81 und den zweiten Endteilregionen 82 nach unten geneigt.
  • Die erste Endteilregion 81 des rauen Oberflächenbereichs 20A und die erste Endteilregion 81 des rauen Oberflächenbereichs 20B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endteilregion 82 des rauen Oberflächenbereichs 20A und die zweite Endteilregion 82 des rauen Oberflächenbereichs 20B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endteilregion 81 des rauen Oberflächenbereichs 20A und die zweite Endteilregion 82 des rauen Oberflächenbereichs 20B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endteilregion 82 des rauen Oberflächenbereichs 20A und die erste Endteilregion 81 des rauen Oberflächenbereichs 20B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Der raue Oberflächenbereich 20A und der raue Oberflächenbereich 20B können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endteilregion 81 des rauen Oberflächenbereichs 20B und die erste Endteilregion 81 des rauen Oberflächenbereichs 20C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endteilregion 82 des rauen Oberflächenbereichs 20B und die zweite Endteilregion 82 des rauen Oberflächenbereichs 20C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endteilregion 81 des rauen Oberflächenbereichs 20B und die zweite Endteilregion 82 des rauen Oberflächenbereichs 20C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endteilregion 82 des rauen Oberflächenbereichs 20B und die erste Endteilregion 81 des rauen Oberflächenbereichs 20C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Der raue Oberflächenbereich 20B und der raue Oberflächenbereich 20C können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endteilregion 81 des rauen Oberflächenbereichs 20C und die erste Endteilregion 81 des rauen Oberflächenbereichs 20D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endteilregion 82 des rauen Oberflächenbereichs 20C und die zweite Endteilregion 82 des rauen Oberflächenbereichs 20D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endteilregion 81 des rauen Oberflächenbereichs 20C und die zweite Endteilregion 82 des rauen Oberflächenbereichs 20D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endteilregion 82 des rauen Oberflächenbereichs 20C und die erste Endteilregion 81 des rauen Oberflächenbereichs 20D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Der raue Oberflächenbereich 20C und der raue Oberflächenbereich 20D können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endteilregion 81 des rauen Oberflächenbereichs 20D und die erste Endteilregion 81 des rauen Oberflächenbereichs 20A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endteilregion 82 des rauen Oberflächenbereichs 20D und die zweite Endteilregion 82 des rauen Oberflächenbereichs 20A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die erste Endteilregion 81 des rauen Oberflächenbereichs 20D und die zweite Endteilregion 20D des rauen Oberflächenbereichs 82 können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endteilregion 82 des rauen Oberflächenbereichs 20D und die erste Endteilregion 81 des rauen Oberflächenbereichs 20A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5D verbindet. Der raue Oberflächenbereich 20D und der raue Oberflächenbereich 20A können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • In dieser Ausgestaltung werden die glatten Oberflächenbereiche 21A bis 21D in Bereichen der Seitenflächen 5A bis 5D auf der Seite der zweiten Hauptfläche 4 zusätzlich zu den Bereichen auf der Seite der ersten Hauptfläche 3 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf der Seite der zweiten Hauptfläche 4 werden von der zweiten Hauptfläche 4 bis zu den Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf Seiten der zweiten Hauptfläche 4 werden im SiC-Halbleitersubstrat 6 gebildet.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem vierten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils(Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) gebildet (siehe auch 10K) .
  • Wie oben beschrieben, können selbst in einem Fall, in dem die rauen Oberflächenbereiche 20Abis 20D und die glatten Oberflächenbereiche 21A bis 21D gemäß dem vierten Ausgestaltungsbeispiel gebildet werden, die gleichen Effekte wie bei der Bildung der rauen Oberflächenbereiche 20A bis 20D und der glatten Oberflächenbereiche 21A bis 21D gemäß dem ersten Ausgestaltungsbeispiel und dem zweiten Ausgestaltungsbeispiel erzielt werden.
  • Insbesondere mit den modifizierten Linien 70, die nach dem vierten Ausgestaltungsbeispiel die Basis der rauen Oberflächenbereiche 20A bis 20D sein sollen, können die Spaltungsausgangspunkte in verschiedenen Bereichen in einer Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiterwaferstruktur 61 lässt sich dadurch auch dann angemessen spalten, wenn die modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D), die aus einer einzigen Schicht bestehen, gebildet werden.
  • 13D ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines fünften Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D (die Bereiche mit rauer Oberfläche 20Abis 20D und die Bereiche mit glatter Oberfläche 21A bis 21D). Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem ersten Ausgestaltungsbeispiel sind in Bandformen ausgebildet, die sich geradlinig entlang der tangentialen Richtungen zur ersten Hauptfläche 3 erstrecken. Gemäß dem fünften Ausgestaltungsbeispiel sind hingegen die rauen Oberflächenbereiche 20A bis 20D in Bandformen ausgebildet, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 hin in Kurven (Bogenformen) nach unten geneigt verlaufen.
  • Auch die rauen Oberflächenbereiche 20A bis 20D werden in Abständen in Richtung der Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 gebildet. Die rauen Oberflächenbereiche 20A bis 20D legen die Oberflächenschichtanteile der zweiten Hauptfläche 4 von den Seitenflächen 5A bis 5D frei. Ebenso enthalten die rauen Oberflächenbereiche 20A bis 20D jeweils eine Schicht der modifizierten Linien 22A bis 22D. Die modifizierten Linien 22A bis 22D werden jeweils an Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D in einer Eins-zu-Eins-Zuordnung gebildet.
  • Genauer gesagt umfassen die rauen Oberflächenbereich 20A bis 20D gemäß dem fünften Ausgestaltungsbeispiel jeweils eine erste Endteilregion 84, eine zweite Endteilregion 85 und eine gekrümmte Region 86. Die ersten Endteilregionen 84 sind auf Seiten der ersten Hauptfläche 3 in der Nähe der Eckenabschnitt der SiC-Halbleiterschicht 2 positioniert. Die zweiten Endteilregionen 85 sind auf Seiten der zweiten Hauptfläche 4 relativ zu den ersten Endteilregionen 84 in der Nähe der Eckabschnitte der SiC-Halbleiterschicht 2 positioniert. Die gekrümmten Regionen 86 sind von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 in konkav gekrümmten Formen nach unten geneigt und verbinden die ersten Endteilregionen 84 und die zweiten Endteilregionen 85. Die gekrümmten Regionen 86 können von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 in konvex gekrümmten Formen nach unten geneigt sein.
  • Die erste Endteilregion 84 des rauen Oberflächenbereichs 20A und die erste Endteilregion 84 des rauen Oberflächenbereichs 20B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endteilregion 85 des rauen Oberflächenbereichs 20A und die zweite Endteilregion 85 des rauen Oberflächenbereichs 20B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endteilregion 84 des rauen Oberflächenbereichs 20A und die zweite Endteilregion 85 des rauen Oberflächenbereichs 20B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endteilregion 85 des rauen Oberflächenbereichs 20A und die erste Endteilregion 84 des rauen Oberflächenbereichs 20B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Der raue Oberflächenbereich 20A und der raue Oberflächenbereich 20B können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endteilregion 84 des rauen Oberflächenbereichs 20B und die erste Endteilregion 84 des rauen Oberflächenbereichs 20C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endteilregion 85 des rauen Oberflächenbereichs 20B und die zweite Endteilregion 85 des rauen Oberflächenbereichs 20C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endteilregion 84 des rauen Oberflächenbereichs 20B und die zweite Endteilregion 85 des rauen Oberflächenbereichs 20C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endteilregion 85 des rauen Oberflächenbereichs 20B und die erste Endteilregion 84 des rauen Oberflächenbereichs 20C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Der raue Oberflächenbereich 20B und der raue Oberflächenbereich 20C können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endteilregion 84 des rauen Oberflächenbereichs 20C und die erste Endteilregion 84 des rauen Oberflächenbereichs 20D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endteilregion 85 des rauen Oberflächenbereichs 20C und die zweite Endteilregion 85 des rauen Oberflächenbereichs 20D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endteilregion 84 des rauen Oberflächenbereichs 20C und die zweite Endteilregion 85 des rauen Oberflächenbereichs 20D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endteilregion 85 des rauen Oberflächenbereichs 20C und die erste Endteilregion 84 des rauen Oberflächenbereichs 20D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Der raue Oberflächenbereich 20C und der raue Oberflächenbereich 20D können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endteilregion 84 des rauen Oberflächenbereichs 20D und die erste Endteilregion 84 des rauen Oberflächenbereichs 20A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endteilregion 85 des rauen Oberflächenbereichs 20D und die zweite Endteilregion 85 des rauen Oberflächenbereichs 20A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die erste Endteilregion 84 des rauen Oberflächenbereichs 20D und die zweite Endteilregion 85 des rauen Oberflächenbereichs20A82 können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endteilregion 85 des rauen Oberflächenbereichs 20D und die erste Endteilregion 84 des rauen Oberflächenbereichs 20A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5D verbindet. Der raue Oberflächenbereich 20D und der raue Oberflächenbereich 20A können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • In dieser Ausgestaltung werden die glatten Oberflächenbereiche 21A bis 21D in Bereichen der Seitenflächen 5A bis 5D auf der Seite der zweiten Hauptfläche 4 zusätzlich zu den Bereichen auf der Seite der ersten Hauptfläche 3 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf der Seite der zweiten Hauptfläche 4 werden von der zweiten Hauptfläche 4 bis zu den Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf Seiten der zweiten Hauptfläche 4 werden im SiC-Halbleitersubstrat 6 gebildet.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem fünften Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils(Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) gebildet (siehe auch 10K) .
  • Wie oben beschrieben, können selbst in einem Fall, in dem die rauen Oberflächenbereiche 20Abis 20D und die glatten Oberflächenbereiche 21A bis 21D gemäß dem fünften Ausgestaltungsbeispiel gebildet werden, die gleichen Effekte wie bei der Bildung der rauen Oberflächenbereiche 20A bis 20D und der glatten Oberflächenbereiche 21A bis 21D gemäß dem ersten Ausgestaltungsbeispiel und dem zweiten Ausgestaltungsbeispiel erzielt werden.
  • Insbesondere mit den modifizierten Linien 70, die nach dem fünften Ausgestaltungsbeispiel die Basis der rauen Oberflächenbereiche 20A bis 20D sein sollen, können die Spaltungsausgangspunkte in verschiedenen Bereichen in einer Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiterwaferstruktur 61 lässt sich dadurch auch dann angemessen spalten, wenn die modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D), die aus einer einzigen Schicht bestehen, gebildet werden.
  • 13E ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines sechsten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D (die Bereiche mit rauer Oberfläche 20Abis 20D und die Bereiche mit glatter Oberfläche 21A bis 21D). Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem ersten Ausgestaltungsbeispiel sind in Bandformen ausgebildet, die sich geradlinig entlang der tangentialen Richtungen zur ersten Hauptfläche 3 erstrecken. Gemäß dem sechsten Ausgestaltungsbeispiel sind hingegen die rauen Oberflächenbereiche 20A bis 20D in Bandformen ausgebildet, die sich in Kurven (Kurvenformen) erstrecken, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 mäanderförmig verlaufen.
  • Auch die rauen Oberflächenbereiche 20A bis 20D werden in Abständen in Richtung der Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 gebildet. Die rauen Oberflächenbereiche 20A bis 20D legen die Oberflächenschichtanteile der zweiten Hauptfläche 4 von den Seitenflächen 5A bis 5D frei. Ebenso enthalten die rauen Oberflächenbereiche 20A bis 20D jeweils eine Schicht der modifizierten Linien 22A bis 22D. Die modifizierten Linien 22A bis 22D werden jeweils an Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D in einer Eins-zu-Eins-Zuordnung gebildet.
  • Genauer gesagt umfassen die rauen Oberflächenbereich 20Abis 20D jeweils eine Vielzahl von ersten Regionen 87, eine Vielzahl von zweiten Regionen 88 und eine Vielzahl von Verbindungsregionen 89. Die Vielzahl der ersten Regionen 87 ist an Regionen auf der Seite der ersten Hauptfläche 3 positioniert. Die Vielzahl der zweiten Regionen 88 sind an Regionen auf der Seite der zweiten Hauptfläche 4 relativ zu der Vielzahl der ersten Regionen 87 positioniert. Jede der mehreren gekrümmten Regionen 86 verbindet die entsprechende erste Region 87 und zweite Region 88.
  • Der raue Oberflächenbereich 20A und der raue Oberflächenbereich 20B können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Der raue Oberflächenbereich 20B und der raue Oberflächenbereich 20C können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Der raue Oberflächenbereich 20C und der raue Oberflächenbereich 20D können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Der raue Oberflächenbereich 20D und der raue Oberflächenbereich 20A können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet sein, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • In dieser Ausgestaltung werden die glatten Oberflächenbereiche 21A bis 21D in Bereichen der Seitenflächen 5A bis 5D auf der Seite der zweiten Hauptfläche 4 zusätzlich zu den Bereichen auf der Seite der ersten Hauptfläche 3 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf der Seite der zweiten Hauptfläche 4 werden von der zweiten Hauptfläche 4 bis zu den Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf Seiten der zweiten Hauptfläche 4 werden im SiC-Halbleitersubstrat 6 gebildet.
  • Die Mäanderzyklen der rauen Oberflächenbereiche 20A bis 20D sind beliebig. Die rauen Oberflächenbereiche 20A bis 20D können jeweils in Bandform ausgebildet sein, die sich in einer konkav gekrümmten Form von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 erstrecken. In diesem Fall kann jeder der rauen Oberflächenbereiche 20A bis 20D zwei erste Regionen 87, eine zweite Region 88 und zwei Verbindungsregionen 89 umfassen.
  • Ebenso können die rauen Oberflächenbereiche 20A bis 20D jeweils in Bandform ausgebildet sein, die sich in einer konvex gekrümmten Form von der zweiten Hauptfläche 4 zur ersten Hauptfläche 3 hin erstrecken. In diesem Fall kann jeder der rauen Oberflächenbereiche 20A bis 20D eine erste Region 87, zwei zweite Regionen 88 und zwei Verbindungsregionen 89 umfassen.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem sechsten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils(Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) gebildet (siehe auch 10K) .
  • Wie oben beschrieben, können selbst in einem Fall, in dem die rauen Oberflächenbereiche 20Abis 20D und die glatten Oberflächenbereiche 21A bis 21D gemäß dem sechsten Ausgestaltungsbeispiel gebildet werden, die gleichen Effekte wie bei der Bildung der rauen Oberflächenbereiche 20A bis 20D und der glatten Oberflächenbereiche 21A bis 21D gemäß dem ersten Ausgestaltungsbeispiel und dem zweiten Ausgestaltungsbeispiel erzielt werden.
  • Insbesondere mit den modifizierten Linien 70, die nach dem sechsten Ausgestaltungsbeispiel die Basis der rauen Oberflächenbereiche 20A bis 20D sein sollen, können die Spaltungsausgangspunkte in verschiedenen Bereichen in einer Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiterwaferstruktur 61 lässt sich dadurch auch dann angemessen spalten, wenn die modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D), die aus einer einzigen Schicht bestehen, gebildet werden.
  • 13F ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines siebten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D (die Bereiche mit rauer Oberfläche 20Abis 20D und die Bereiche mit glatter Oberfläche 21A bis 21D). Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem ersten Ausgestaltungsbeispiel werden an den Seitenflächen 5A bis 5D in gleichen Formen geformt. Gemäß dem siebten Ausgestaltungsbeispiel werden hingegen die rauen Oberflächenbereiche 20A bis 20D bei unterschiedlichen Ausbreitungsverhältnissen RA, RB, RC und RD an den Seitenflächen 5A bis 5D gebildet. Die Ausbreitungsverhältnisse RA zu RD sind Verhältnisse der rauen Oberflächenbereiche 20A bis 20D, die sich in den Seitenflächen 5A bis 5D ausbreiten.
  • Auch die rauen Oberflächenbereiche 20A bis 20D werden in Abständen in Richtung der Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 gebildet. Die rauen Oberflächenbereiche 20A bis 20D legen die Oberflächenschichtanteile der zweiten Hauptfläche 4 von den Seitenflächen 5A bis 5D frei. Die rauen Oberflächenbereiche 20A bis 20D umfassen jeweils zwei Schichten der modifizierten Linien 22A und 22C und rauen Oberflächenbereiche 20B und 20D umfassen jeweils eine Schicht der modifizierten Linien 22B und 22D. Die modifizierten Linien 22A bis 22D können stattdessen an jeweils einem der Dickenrichtungs-Zwischenabschnitte der SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D in einer Eins-zu-Eins-Zuordnung gebildet werden.
  • Die Ausbreitungsverhältnisse RA zu RD unterscheiden sich in Abhängigkeit von den Kristallebenen des SiC-Einkristalls. Die Ausbreitungsverhältnisse RB und RD der an den m-Ebenen des SiC-Einkristalls gebildeten rauen Oberflächenbereiche 20B und 20D sind nicht größer als die Ausbreitungsverhältnisse RA und RC der an den a-Ebenen des SiC-Einkristalls gebildeten rauen Oberflächenbereiche 20Aund 20C (RB, RD≤RA, RC). Genauer gesagt, die Ausbreitungsverhältnisse RB und RD sind geringer als die Ausbreitungsverhältnisse RA und RC (RB, RD<RA, RC).
  • Die Ausbreitungsverhältnisse RA und RC der rauen Oberflächenbereiche 20A und 20C können einander gleich oder unterschiedlich sein. Die Ausbreitungsverhältnisse RB und RD der rauen Oberflächenbereiche 20B und 20D können einander gleich sein oder sich voneinander unterscheiden.
  • In der vorliegenden Ausgestaltung sind die Oberflächenbereiche der rauen Oberflächenbereiche 20B und 20D relativ zu den Seitenflächen 5B und 5D kleiner als die Oberflächenbereiche der rauen Oberflächenbereiche 20Aund 20C relativ zu den Seitenflächen 5A und 5C. In der vorliegenden Ausgestaltung sind die Dicken TR der rauen Oberflächenbereiche 20B und 20D geringer als die Dicken TR der rauen Oberflächenbereiche 20A und 20C.
  • In dieser Ausgestaltung werden die glatten Oberflächenbereiche 21A bis21D in Bereichen der Seitenflächen 5A bis 5D auf der Seite der zweiten Hauptfläche 4 zusätzlich zu den Bereichen auf der Seite der ersten Hauptfläche 3 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf der Seite der zweiten Hauptfläche 4 werden von der zweiten Hauptfläche 4 bis zu den Dickenrichtungs-Zwischenabschnitten der SiC-Halbleiterschicht 2 gebildet. Die glatten Oberflächenbereiche 21A bis 21D auf Seiten der zweiten Hauptfläche 4 werden im SiC-Halbleitersubstrat 6 gebildet.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem siebten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils(Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) gebildet (siehe auch 10K) .
  • Wie oben beschrieben, können selbst in einem Fall, in dem die rauen Oberflächenbereiche 20Abis 20D und die glatten Oberflächenbereiche 21A bis 21D gemäß dem siebten Ausgestaltungsbeispiel gebildet werden, die gleichen Effekte wie bei der Bildung der rauen Oberflächenbereiche 20A bis 20D und der glatten Oberflächenbereiche 21A bis 21D gemäß dem ersten Ausgestaltungsbeispiel und dem zweiten Ausgestaltungsbeispiel erzielt werden.
  • Insbesondere werden die rauen Oberflächenbereiche 20A bis 20D gemäß dem siebten Ausgestaltungsbeispiel jeweils bei unterschiedlichen Ausbreitungsverhältnissen RA zu RD an den Seitenflächen 5A bis 5D gebildet. Genauer gesagt haben die rauen Oberflächenbereiche 20A bis 20D Ausbreitungsverhältnisse RA zu RD, die sich je nach den Kristallebenen des SiC-Einkristalls unterscheiden. Die Ausbreitungsverhältnisse RB und RD der an den m-Ebenen des SiC-Einkristalls gebildeten rauen Oberflächenbereiche 20B und 20D sind nicht größer als die Ausbreitungsverhältnisse RA und RC der an den a-Ebenen des SiC-Einkristalls gebildeten rauen Oberflächenbereiche 20A und 20C (RB, RD≤RA, RC).
  • In einer Draufsicht auf die c-Ebene (Siliziumebene) von der c-Achse aus betrachtet, hat der SiC-Einkristall die physikalische Eigenschaft, leicht entlang den nächstgelegenen, atomaren Richtungen zu brechen (siehe auch 1 und 2) und nicht leicht entlang den nächstgelegene, atomare Richtung schneidenden Richtungen. Die nächstgelegenen, atomaren Richtungen sind die a-Achsen-Richtung und dazu äquivalente Richtungen. Die entlang den nächstgelegenen, atomaren Richtungen orientierten Kristallebenen sind die m-Ebenen und dazu äquivalente Ebenen. Die nächstgelegene, atomare Richtung schneidenden Richtungen, sind die m-Achsen-Richtung und dazu äquivalente Richtungen. Die Kristallebenen, die entlang den nächstgelegene, atomare Richtung schneidenden Richtungen orientiert sind, sind die a-Ebenen und dazu äquivalente Ebenen.
  • Somit, selbst wenn im Schritt der Bildung der modifizierten Linien 70 (die rauen Oberflächenbereiche 20Abis 20D) die modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) mit vergleichsweise großen Ausbreitungsverhältnissen nicht an den Kristallebenen gebildet werden, die in den nächstliegenden Atomrichtungen des SiC-Einkristalls orientiert sind, kann der SiC-Einkristall entsprechend geschnitten (gespalten) werden, da diese Kristallebenen die Eigenschaft haben, vergleichsweise leicht zu brechen (siehe auch 10L).
  • Das heißt, in dem Schritt, in dem die modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) gebildet werden, können die Ausbreitungsverhältnisse der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D), die entlang der sich in Richtung der a-Achse erstreckenden zweiten Schneidplanlinien 55 orientiert sind, kleiner gemacht werden als die Ausbreitungsverhältnisse der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D), die entlang der sich in Richtung der m-Achse erstreckenden ersten Schneidplanlinien 54 orientiert sind.
  • Andererseits werden die modifizierten Linien 70 mit den vergleichsweise großen Ausbreitungsverhältnissen an den Kristallebenen gebildet, die entlang der nächstgelegene, atomare Richtung schneidenden Richtungen des SiC-Einkristalls schneiden orientiert sind. Ungeeignetes Schneiden (Spalten) der SiC-Halbleiterwaferstruktur 61 kann dadurch vermieden werden, und die Erzeugung von Rissen aufgrund der physikalischen Eigenschaft des SiC-Einkristalls kann so in geeigneter Weise unterdrückt werden.
  • So kann bei den rauen Oberflächenbereichen 20A bis 20D und den glatten Oberflächenbereichen 21A bis 21D gemäß dem siebten Ausgestaltungsbeispiel die physikalische Eigenschaft des SiC-Einkristalls genutzt werden, um die Ausbreitungsverhältnisse RA zu RD der rauen Oberflächenbereiche 20A bis 20D relativ zu den Seitenflächen 5A bis 5D anzupassen und zu reduzieren. Mit anderen Worten, die physikalische Eigenschaft des SiC-Einkristalls kann genutzt werden, um die Ausbreitungsverhältnisse der glatten Oberflächenbereiche 21A bis 21D relativ zu den Seitenflächen 5A bis 5D zu erhöhen. Dadurch kann das Kurzschließen durch die Nassausbreitung des leitfähigen Bondmaterials 80 entsprechend unterdrückt werden. Es kann auch eine Zeitverkürzung des Schrittes der Formung der modifizierten Linien 70 erreicht werden.
  • Die Ausbreitungsverhältnisse RA zu RD können durch die Oberflächen der rauen Oberflächenbereiche 20A bis 20D relativ zu den Seitenflächen 5A bis 5D eingestellt werden. Die Ausbreitungsverhältnisse RA zu RD können durch die Dicken TR der rauen Oberflächenbereiche 20A bis 20D eingestellt werden. Die Ausbreitungsverhältnisse RA zu RD können durch die Anzahl der Schichten der modifizierten Linien 22A bis 22D angepasst werden, die in den rauen Oberflächenbereichen 20A bis 20D enthalten sind.
  • 13G ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines achten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D (die rauen Oberflächenbereiche Oberfläche 20A bis 20D und die glatten Oberflächenbereiche 21A bis 21D). Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Im ersten Ausgestaltungsbeispiel werden die rauen Oberflächenbereiche 20A bis 20D in den Bereichen der Seitenflächen 5A bis 5D auf Seiten der zweiten Hauptflächen 4 und die glatten Oberflächenbereiche 21A bis 21D in den Bereichen der Seitenflächen 5A bis 5D auf Seiten der ersten Hauptflächen 3 gebildet. Gemäß dem achten Ausgestaltungsbeispiel werden hingegen die rauen Oberflächenbereiche 20A bis 20D in Bereichen der Seitenflächen 5A bis 5D auf Seiten der ersten Hauptfläche und die glatten Oberflächenbereiche 21A bis 21D in Bereichen der Seitenflächen 5A bis 5D auf Seiten der zweiten Hauptfläche gebildet. In dieser Ausgestaltung umfassen die rauen Oberflächenbereiche 20A bis 20D jeweils zwei Schichten der modifizierten Linien 22A bis 22D.
  • Genauer gesagt, die rauen Oberflächenbereiche 20A bis 20D werden in Abständen zur Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 an den Seitenflächen 5A bis 5D gebildet. Die rauen Oberflächenbereiche 20A bis 20D legen die Oberflächenschichtanteile der zweiten Hauptfläche 4 von den Seitenflächen 5A bis 5D frei.
  • In dieser Ausgestaltung werden die rauen Oberflächenbereiche 20A bis 20D in der SiC-Epitaxialschicht 7 gebildet. Genauer gesagt überschreiten die rauen Oberflächenbereiche 20A bis 20D die Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 und sind sowohl in der SiC-Epitaxialschicht 7 als auch im SiC-Halbleitersubstrat 6 ausgebildet.
  • Die glatten Oberflächenbereiche 21A bis 21D werden von der zweiten Hauptfläche 4 bis zu den Dickenrichtungs-Zwischenbereichen der SiC-Halbleiterschicht 2 gebildet. In Bereichen der Seitenfläche 5A bis 5D an der Seite der zweiten Hauptfläche 4 werden die glatten Oberflächenbereiche 21A bis 21D im SiC-Halbleitersubstrat 6 gebildet.
  • In dieser Ausgestaltung ist die erste Hauptfläche 3 in einer Montagefläche und die zweite Hauptfläche 4 in einer Nichtmontagefläche ausgebildet. Das heißt, die SiC-Halbleiterschicht 2 wird mit der Vorderseite nach unten auf ein Verbindungsobjekt in einer Haltung montiert, in der die erste Hauptfläche 3 dem Verbindungsobjekt gegenüberliegt.
  • Die rauen Oberflächenbereiche 20A bis 20D gemäß dem achten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils(Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die rauen Oberflächenbereiche 20A bis 20D) gebildet (siehe auch 10K) .
  • Wie oben beschrieben, kann in einem Fall, in dem die rauen Oberflächenbereiche 20A bis 20D und die glatten Oberflächenbereiche 21A bis 21D gemäß dem achten Ausgestaltungsbeispiel gebildet werden, das leitfähige Bondmaterial 80 von Seiten der ersten Hauptfläche 3 an einer flächendeckenden Ausbreitung in Richtung der Seite der zweiten Hauptfläche 4 gehindert werden. Dadurch können die gleichen Effekte wie bei der Bildung der rauen Oberflächenbereiche 20A bis 20D und der glatten Oberflächenbereiche 21A bis 21D nach dem ersten Ausgestaltungsbeispiel erreicht werden.
  • Es kann eine SiC-Halbleitervorrichtung 1, die mindestens zwei Typen der modifizierten Linien 22A bis 22D (die rauen Oberflächenbereiche 20A bis 20D und die glatten Oberflächenbereiche 21A bis 21D) gemäß dem ersten Ausgestaltungsbeispiel, dem zweiten Ausgestaltungsbeispiel, dem dritten Ausgestaltungsbeispiel, dem vierten Ausgestaltungsbeispiel, dem fünften Ausgestaltungsbeispiel, dem sechsten Ausgestaltungsbeispiel, dem siebten Ausgestaltungsbeispiel und dem achten Ausgestaltungsbeispiel (im Folgenden einfach als „erste bis achte Ausgestaltungsbeispiele“ bezeichnet) gleichzeitig enthält, gebildet werden.
  • Auch die Merkmale der modifizierten Linien 22A bis 22D (die rauen Oberflächenbereiche 20A bis 20D und die glatten Oberflächenbereiche 21A bis 21D) gemäß dem ersten bis achten Ausgestaltungsbeispiel können untereinander auf jede Art und Weise kombiniert werden. Das heißt, es können modifizierte Linien 22A bis 22D (die rauen Oberflächenbereiche 20A bis 20D und die glatten Oberflächenbereiche 21A bis 21D) mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D (die rauen Oberflächenbereiche 20A bis 20D und die glatten Oberflächenbereiche 21A bis 21D) gemäß dem ersten bis achten Ausgestaltungsbeispiel kombinieren, verwendet werden.
  • Im zweiten bis siebten Ausgestaltungsbeispiel werden die glatten Oberflächenbereiche 21A bis 21D in den Bereichen der Seitenflächen 5A bis 5D an der Seite der zweiten Hauptfläche 4 gebildet. Daher kann bei der SiC-Halbleitervorrichtung 1, die in einem der zweiten bis siebten Ausgestaltungsbeispiele gezeigt wird, die SiC-Halbleiterschicht 2 mit der Vorderseite nach unten auf einem Verbindungsobjekt in einer Haltung montiert werden, in der die erste Hauptfläche 3 dem Verbindungsobjekt wie im achten Ausgestaltungsbeispiel gegenüberliegt. Das heißt, im zweiten bis siebten Ausgestaltungsbeispiel kann die erste Hauptfläche 3 die Montagefläche und die zweite Hauptfläche 4 die Nichtmontagefläche sein.
  • Außerdem können die Merkmale der rauen Oberflächenbereiche 20A bis 20D (bzw. der glatten Oberflächenbereiche 21A bis 21D) gemäß dem vierten Ausgestaltungsbeispiel mit den Merkmalen der rauen Oberflächenbereiche 20A bis 20D (bzw. der glatten Oberflächenbereiche 21A bis 21D) gemäß dem sechsten Ausgestaltungsbeispiel kombiniert werden. In diesem Fall werden bandförmige, raue Oberflächenbereiche 20A bis 20D gebildet, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 nach unten geneigt sind und sich in Kurven (gekrümmte Formen) erstrecken, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 mäanderförmig verlaufen.
  • Die Strukturen der modifizierten Linien 22A bis 22D gemäß den neunten bis fünfzehnten Ausgestaltungsbeispielen werden unter Bezugnahme auf 13H bis 13S beschrieben. In jedem der neunten bis fünfzehnten Ausgestaltungsbeispiele ist die SiC-Halbleitervorrichtung 1 vorgesehen, mit dem die Einflüsse auf die SiC-Halbleiterschicht 2 durch die modifizierten Linien 22A bis 22D reduziert werden können.
  • 13H ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 aus einem Winkel und ist eine perspektivische Ansicht des neunten Ausgestaltungsbeispiel der modifizierten Linien 22A bis 22D. 13I ist eine perspektivische Ansicht der in 13H gezeigten SiC-Halbleitervorrichtung 1 aus einem anderen Blickwinkel. 13J ist eine vergrößerte Ansicht einer Region XIIIJ, die in 13H gezeigt ist. 13K ist eine vergrößerte Ansicht einer Region XIIIK, die in 13H gezeigt ist.
  • In 13H bis 13K hat die SiC-Halbleitervorrichtung 1 die modifizierten Linien 22A bis 22D (modifizierte Schichten), die jeweils an den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 ausgebildet sind. Genauer gesagt, die modifizierten Linien 22A bis 22D werden jeweils als eine Schicht an den Seitenflächen 5A bis 5D in einer Eins-zu-Eins-Zuordnung gebildet.
  • In dieser Ausgestaltung besteht jede der modifizierten Linien 22A bis 22D aus einer einzigen Schicht. Das heißt, die modifizierten Linien 22A bis 22D enthalten eine Schicht der modifizierten Linie 22A, die an der Seitenfläche 5A ausgebildet ist, eine Schicht der modifizierten Linie 22B, die an der Seitenfläche 5B ausgebildet ist, eine Schicht der modifizierten Linie 22C, die an der Seitenfläche 5C ausgebildet ist, und eine Schicht der modifizierten Linie 22D, die an der Seitenfläche 5D ausgebildet ist.
  • Die eine Schicht der modifizierten Linien 22A kann einen Modus enthalten, bei dem dadurch, dass eine Vielzahl der modifizierten Linien 22A einander überlappend gebildet wird, davon ausgegangen werden kann, dass eine Schicht der modifizierten Linien 22A, die aus der Vielzahl der modifizierten Linien 22A besteht, gebildet wird. Die eine Schicht der modifizierten Linien 22B kann einen Modus enthalten, bei dem dadurch, dass eine Vielzahl der modifizierten Linien 22B einander überlappend gebildet wird, davon ausgegangen werden kann, dass eine Schicht der modifizierten Linien 22B, die aus der Vielzahl der modifizierten Linien 22B besteht, gebildet wird.
  • Die eine Schicht der modifizierten Linien 22C kann einen Modus enthalten, bei dem dadurch, dass eine Vielzahl der modifizierten Linien 22C einander überlappend gebildet wird, davon ausgegangen werden kann, dass eine Schicht der modifizierten Linien 22C, die aus der Vielzahl der modifizierten Linien 22C besteht, gebildet wird. Die eine Schicht der modifizierten Linien 22D kann einen Modus enthalten, bei dem dadurch, dass eine Vielzahl der modifizierten Linien 22D einander überlappend gebildet wird, davon ausgegangen werden kann, dass eine Schicht der modifizierten Linien 22D, die aus der Vielzahl der modifizierten Linien 22D besteht, gebildet wird.
  • Jedoch ist es in diesen Fällen erforderlich, dass eine Vielzahl dieser modifizierten Linien 22A bis 22D an den jeweiligen Seitenflächen 5A bis 5D gebildet werden und kann daher im Hinblick auf Erhöhung der Arbeitsbelastung, Verzögerung der Fertigungszeit usw. nicht als vorzugswürdig bezeichnet werden. Es ist daher vorzuziehen, modifizierte Linien 22A bis 22D, die jeweils aus einer einzigen Schicht bestehen, an den entsprechenden Seitenflächen 5A bis 5D zu bilden.
  • Die modifizierten Linien 22A bis 22D enthalten jeweils Abschnitte, die sich in Bandform entlang der tangentialen Richtungen zur ersten Hauptfläche 3 erstrecken und gegenüber der ersten Hauptfläche 3 geneigt verlaufen. Ebenso enthalten die modifizierten Linien 22A bis 22D jeweils Abschnitte, die die Normale der ersten Hauptfläche 3 schneiden. Ferner enthalten die modifizierten Linien 22A bis 22D jeweils Abschnitte, die Tangenten der ersten Hauptfläche 3 schneiden.
  • In der vorliegenden Ausgestaltung sind die modifizierten Linien 22A bis 22D von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 geradlinig nach unten geneigt. Das heißt, die modifizierten Linien 22A bis 22D enthalten Abschnitte, die sich geradlinig von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 erstrecken.
  • Genauer gesagt enthalten die modifizierten Linien 22A bis 22D jeweils relativ zu der Normalenrichtung Z einen ersten Endteil 23 auf der Seite der ersten Hauptfläche 3 und einen zweiten Endteil 24 auf der Seite der zweiten Hauptfläche 4. Die modifizierten Linien 22A bis 22D sind jeweils so geneigt, dass die ersten Endteile 23 und die zweiten Endteile 24 parallel zueinander verlaufen. Neigungswinkel und Neigungsrichtungen der modifizierten Linien 22A bis 22D sind beliebig und nicht auf einen bestimmten Winkel und eine bestimmte Richtung beschränkt.
  • Die modifizierte Linie 22A erstreckt sich in Bandform entlang der m-Achse des SiC-Einkristalls an der Seitenfläche 5A und ist in einem beliebigen Winkel zur m-Achse geneigt. Die modifizierte Linie 22B erstreckt sich in Bandform entlang der a-Achse des SiC-Einkristalls an der Seitenfläche 5B und ist in einem beliebigen Winkel gegenüber der a-Achse geneigt. Die modifizierte Linie 22C verläuft in Bandform entlang der m-Achse des SiC-Einkristalls an der Seitenfläche 5C und ist in einem beliebigen Winkel zur m-Achse geneigt. Die modifizierte Linie 22D erstreckt sich in Bandform entlang der a-Achse des SiC-Einkristalls an der Seitenfläche 5D und ist in einem beliebigen Winkel gegenüber der a-Achse geneigt.
  • Die modifizierten Linien 22A bis 22D werden in Abständen zur Seite der zweiten Hauptfläche 4 von der ersten Hauptfläche 3 gebildet. Die modifizierten Linien 22A bis 22D legen Teile der Oberflächenschicht der ersten Hauptfläche 3 von den Seitenflächen 5A bis 5D frei. Ebenso werden die modifizierten Linien 22A bis 22D in Abständen zur Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 gebildet. Die modifizierten Linien 22A bis 22D legen Oberflächenschichtteile der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 von den Seitenflächen 5A bis 5D frei.
  • Die modifizierten Linien 22A bis 22D zweiteilen daher die jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 in Seitenansichten, gesehen aus Normalenrichtungen zu den jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2, in einen Bereich auf der Seite der ersten Hauptfläche 3 und einen Bereich auf der Seite der zweiten Hauptfläche 4 auf. Zudem werden die modifizierten Linien 22A bis 22D nicht in der Hauptflächen-Isolierschicht 10, der Passivierungsschicht 13 und der Harzschicht 16 gebildet.
  • Die modifizierten Linien 22A bis 22D werden im SiC-Halbleitersubstrat 6 gebildet. Die modifizierten Linien 22A bis 22D werden in Abständen zur Seite der zweiten Hauptfläche 4 von der Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 gebildet. Die modifizierten Linien 22A bis 22D legen dabei die SiC-Epitaxialschicht 7 an den Oberflächenschichtteilen der ersten Hauptfläche 3 frei. Das heißt, die SiC-Epitaxialschicht 7 ist in den Bereichen auf Seiten der ersten Hauptfläche 3 unter den Bereichen enthalten, die sich aus der Teilung durch die modifizierten Linien 22A bis 22D an den jeweiligen Seitenflächen 5A bis 5D ergeben.
  • Die modifizierten Linien 22A bis 22D enthalten jeweils eine erste Region 25, eine zweite Region 26 und eine Verbindungsregion 27, so dass der erste Endteil 23 und der zweite Endteil 24 an unterschiedlichen Regionen in Dickenrichtung der SiC-Halbleiterschicht 2 (der Normalenrichtung Z) positioniert sind.
  • Die ersten Regionen 25 sind Regionen, in denen die ersten Endteile 23 und die zweiten Endteile 24 der modifizierten Linien 22A bis 22D auf Seiten der ersten Hauptfläche 3 gebildet werden. In der vorliegenden Ausgestaltung sind die ersten Regionen 25 in der Nähe der Eckenabschnitte der SiC-Halbleiterschicht 2 positioniert. Vorzugsweise wird ein Teil oder die Gesamtheit jeder ersten Region 25 auf Seiten der ersten Hauptfläche 3 relativ zu einem in Dickenrichtung mittleren Teil der SiC-Halbleiterschicht 2 gebildet.
  • Die zweiten Regionen 26 sind Regionen, in denen die ersten Endteile 23 und die zweiten Endteile 24 der modifizierten Linien 22A bis 22D zur Seite der zweiten Hauptfläche 4 relativ zu den ersten Regionen 25 verschoben gebildet werden. In der vorliegenden Ausgestaltung werden die zweiten Regionen 26 in der Nähe der Eckenabschnitte der SiC-Halbleiterschicht 2 gebildet. Der erste Endteil 23 in der zweiten Region 26 ist an der Seite der zweiten Hauptfläche 4 relativ zu dem ersten Endteil 23 in der ersten Region 25 positioniert. Der erste Endteil 23 in der zweiten Region 26 kann an der Seite der zweiten Hauptfläche 4 relativ zu dem zweiten Endteil 24 in der ersten Region 25 positioniert werden. Vorzugsweise wird ein Teil oder die Gesamtheit jeder zweiten Region 26 auf der Seite der zweiten Hauptfläche 4 relativ zu dem in Dickenrichtung mittleren Teil der SiC-Halbleiterschicht 2 positioniert.
  • Die Verbindungsregionen 27 sind von den ersten Regionen 25 zu den zweiten Regionen 26 nach unten geneigt und verbinden die ersten Regionen 25 mit den zweiten Regionen 26. In dieser Ausgestaltung erstrecken sich die Verbindungsregionen 27 geradlinig. Wenn die ersten Regionen 25 und die zweiten Regionen 26 den in Dickenrichtung mittleren Teil der SiC-Halbleiterschicht 2 sandwichartig einschließen, verbinden die Verbindungsregionen 27 die ersten Regionen 25 und die zweiten Regionen 26 beim Kreuzen des in Dickenrichtung mittleren Teils der SiC-Halbleiterschicht 2.
  • Die erste Region 25 der modifizierten Linie 22A und die erste Region 25 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Region 26 der modifizierten Linie 22A und die zweite Region 26 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Region 25 der modifizierten Linie 22A und die zweite Region 26 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Region 26 der modifizierten Linie 22A und die erste Region 25 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die modifizierte Linie 22A und die modifizierte Linie 22B können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Region 25 der modifizierten Linie 22B und die erste Region 25 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Region 26 der modifizierten Linie 22B und die zweite Region 26 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Region 25 der modifizierten Linie 22A und die zweite Region 26 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Region 26 der modifizierten Linie 22B und die erste Region 25 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die modifizierte Linie 22B und die modifizierte Linie 22C können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Region 25 der modifizierten Linie 22C und die erste Region 25 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Region 26 der modifizierten Linie 22C und die zweite Region 26 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Region 25 der modifizierten Linie 22C und die zweite Region 26 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Region 26 der modifizierten Linie 22C und die erste Region 25 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22C und die modifizierte Linie 22D können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Region 25 der modifizierten Linie 22D und die erste Region 25 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Region 26 der modifizierten Linie 22D und die zweite Region 26 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die erste Region 25 der modifizierten Linie 22D und die zweite Region 26 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Region 26 der modifizierten Linie 22D und die erste Region 25 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die modifizierte Linie 22D und die modifizierte Linie 22A können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die modifizierte Linie 22A und die modifizierte Linie 22C können sich in Seitenansichten bei Betrachtung der Seitenflächen 5A und 5C aus der a-Achsen-Richtung in zueinander schneidenden Richtungen erstrecken. Die modifizierte Linie 22A und die modifizierte Linie 22C können sich in den Seitenansichten bei Betrachtung der Seitenflächen 5A und 5C aus der a-Achsen-Richtung parallel zueinander erstrecken.
  • Die modifizierte Linie 22B und die modifizierte Linie 22D können sich in Seitenansichten bei Betrachtung der Seitenflächen 5B und 5D aus der m-Achsen-Richtung in zueinander schneidenden Richtungen erstrecken. Die modifizierte Linie 22B und die modifizierte Linie 22D können sich in den Seitenansichten bei der Betrachtung der Seitenflächen 5B und 5D aus der m-Achsen-Richtung parallel zueinander erstrecken.
  • Alle modifizierten Linien 22A bis 22D können in Abständen voneinander an den Eckenabschnitten der SiC-Halbleiterschicht 2 gebildet werden. Ebenso können mindestens zwei der modifizierten Linien 22A und 22D an den Eckabschnitten der SiC-Halbleiterschicht 2 zueinander durchgehend sein.
  • Alle modifizierten Linien 22A bis 22D können an den Eckabschnitten der SiC-Halbleiterschicht 2 zueinander durchgehend sein. Das heißt, die modifizierten Linien 22A bis 22D können integral ausgebildet werden, so dass sie die SiC-Halbleiterschicht 2 umgeben. In diesem Fall, bilden die modifizierten Linien 22A bis 22D eine einzige endlose (ringförmige) modifizierte Linie, die die SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D umgibt.
  • In der Normalenrichtung Z betragen die Dicken TR der modifizierten Linien 22A bis 22D vorzugsweise nicht mehr als die Dicke TL der SiC-Halbleiterschicht 2 (TR≤TL). Die Dicken TR der modifizierten Linien 22A bis 22D sind vorzugsweise geringer als die Dicke TS des SiC-Halbleitersubstrats 6 (TR<TS).
  • Die Dicken TR der modifizierten Linien 22A bis 22D sollten nicht geringer sein als die Dicke TE der SiC-Epitaxialschicht 7 (TR≥TE). Die Dicke TR der modifizierten Linie 22A, die Dicke TR der modifizierten Linie 22B, die Dicke TR der modifizierten Linie 22C und die Dicke TR der modifizierten Linie 22D können einander gleich oder voneinander verschieden sein.
  • Die Verhältnisse TR/TL der Dicken TR der modifizierten Linien 22A bis 22D relativ zu der Dicke TL der SiC-Halbleiterschicht 2 sind vorzugsweise nicht kleiner als 0,1 und kleiner als 1,0. Die Verhältnisse TR/TL sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0, 8 oder nicht weniger als 0,8 und weniger als 1,0 betragen.
  • Die Verhältnisse TR/TL sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,3, nicht weniger als 0,3 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0,5, nicht weniger als 0,5 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0,7, nicht weniger als 0,7 und nicht mehr als 0,8, nicht weniger als 0,8 und nicht mehr als 0,9 oder nicht weniger als 0,9 und weniger als 1,0 betragen. Die Verhältnisse TR/TL sind vorzugsweise nicht weniger als 0,2 und nicht mehr als 0,5.
  • Noch bevorzugter sind die Verhältnisse TR/TS der Dicken TR der modifizierten Linien 22A bis 22D relativ zu der Dicke TS des SiC-Halbleitersubstrats 6 nicht kleiner als 0,1 und kleiner als 1,0. Die Verhältnisse TR/TS sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0,6, nicht weniger als 0,6 und nicht mehr als 0,8 oder nicht weniger als 0,8 und weniger als 1,0 betragen.
  • Die Verhältnisse TR/TS sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,3, nicht weniger als 0,3 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0,5, nicht weniger als 0,5 und nicht mehr als 0,6, nicht weniger als 0,6 und nicht mehr als 0,7, nicht weniger als 0,7 und nicht mehr als 0,8, nicht weniger als 0,8 und nicht mehr als 0,9 oder nicht weniger als 0,9 und weniger als 1,0 betragen. Die Verhältnisse TR/TS sind vorzugsweise nicht weniger als 0,2 und nicht mehr als 0,5.
  • Die modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierender Teils (Brennpunkt), der Laserenergie, des Tastverhältnisses, der Bestrahlungsgeschwindigkeit usw. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K) . Spezifische Formen der modifizierten Linien 70, die im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet wurden, werden nun unter Bezugnahme auf 13L und 13M beschrieben.
  • 13L ist ein Teilschnitt durch die SiC-Halbleiterwaferstruktur 61 und dient der Beschreibung eines ersten Ausgestaltungsbeispiels der modifizierten Linien 70, die im Schritt von 10K gebildet wurden.
  • In 13L ist eine Position des lichtkonvergierenden Teils (Brennpunkt) des Laserlichts relativ zu der Dickenrichtung der SiC-Halbleiterwaferstruktur 61 entsprechend der Laserlichtbestrahlungsposition für die ersten Schneidplanlinien 54 eingestellt. In dieser Ausgestaltung haben die modifizierten Linien 70 jeweils die Form eines Zickzacks, einer gekrümmten Form oder einer Kurve, die sich mehrmals zur Seite der ersten Hauptfläche 62 und zur Seite der zweiten Hauptfläche 63 hin biegt (mäandert) und sich entlang der entsprechenden ersten Schneidplanlinien 54 erstreckt.
  • Die modifizierten Linien 70, von denen jede die Form einer Kurve hat, die sich entlang der entsprechenden ersten Schneidplanlinie 54 erstreckt und sich mehrmals in Richtung der Seite der ersten Hauptfläche 62 und der Seite der zweiten Hauptfläche 63 schlängelt, können durch Einstellung des lichtkonvergierenden Teils (Brennpunkt) des Laserlichts gebildet werden. Ein Biegezyklus (Mäanderzyklus) jeder modifizierten Linie 70 entlang der entsprechenden ersten Schneidplanlinie 54 kann einen beliebigen Wert in Übereinstimmung mit einem äußeren Erscheinungsbild (Form der modifizierten Linien 22A und 22C) der aus der SiC-Halbleiterwaferstruktur 61 ausgeschnittenen SiC-Halbleitervorrichtung 1 annehmen.
  • Obwohl spezifische Ausführungen hier weggelassen sind, wird der gleiche Schritt wie bei den ersten Schneidplanlinien 54 auch bei den zweiten Schneidplanlinien 55 durchgeführt. Das heißt, die Position des lichtkonvergierenden Teils (Brennpunkt) des Laserlichts relativ zur Dickenrichtung der SiC-Halbleiterwaferstruktur 61 wird entsprechend der Laserlichtbestrahlungsposition für die zweiten Schneidplanlinien 55 eingestellt. In dieser Ausgestaltung haben die modifizierten Linien 70 jeweils die Form eines Zickzacks, einer gekrümmten Form oder einer Kurve, die sich mehrmals zur Seite der ersten Hauptfläche 62 und zur Seite der zweiten Hauptfläche 63 hin biegt (mäandert) und sich entlang der entsprechenden zweiten Schneidplanlinie 55 erstreckt.
  • Die modifizierten Linien 70, von denen jede die Form einer Kurve hat, die sich entlang der entsprechenden zweiten Schneidplanlinie 55 erstreckt und sich mehrmals in Richtung der Seite der ersten Hauptfläche 62 und der Seite der zweiten Hauptfläche 63 schlängelt, können durch Einstellung des lichtkonvergierenden Teils (Brennpunkt) des Laserlichts gebildet werden. Ein Biegezyklus (Mäanderzyklus) jeder modifizierten Linie 70 entlang der entsprechenden zweiten Schneidplanlinie 55 kann einen beliebigen Wert in Übereinstimmung mit einem äußeren Erscheinungsbild (Form der modifizierten Linien 22B und 22D) der aus der SiC-Halbleiterwaferstruktur 61 ausgeschnittenen SiC-Halbleitervorrichtung 1 annehmen.
  • Die Vielzahl der modifizierten Linien 70 werden so jeweils in einer einzelnen Schicht in einer Eins-zu-Eins-Zuordnung relativ zu den vier Seiten 52A bis 52D jedes Vorrichtungsbildungsbereichs 51 gebildet.
  • 13M ist ein Teilschnitt durch die SiC-Halbleiterwaferstruktur 61 und dient der Beschreibung eines zweiten Ausgestaltungsbeispiels der modifizierten Linien 70, die im Schritt von 10K gebildet wurden.
  • Die gemäß dem ersten Ausgestaltungsbeispiel modifizierten Linien 70 werden in Bandformen gebildet, die sich kontinuierlich entlang der ersten Schneidplanlinie 54 (zweite Schneidplanlinie 55) erstrecken. Die modifizierten Linien 70 können jedoch auch jeweils intermittierend entlang der entsprechenden ersten Schneidplanlinie 54 (zweite Schneidplanlinie 55) gebildet werden, wie in 13M dargestellt. In diesem Fall hat jede modifizierte Linie 70 vorzugsweise eine Vielzahl von geteilten Abschnitten 70a, die jeweils eine Schicht in einer Eins-zu-Eins-Zuordnung relativ zu den jeweiligen vier Seiten 52A bis 52D jedes Vorrichtungsbildungsbereichs51 bilden. Die Vielzahl der unterteilten Abschnitte 70a entspricht jeweils den modifizierten Linien 22A bis 22D.
  • Auf diese Weise wird die Vielzahl von modifizierten Linien 70, die jeweils die Vielzahl von unterteilten Abschnitte 70a enthalten, jeweils in einer Schicht in Eins-zu-Eins-Zuordnung relativ zu den vier Seiten 52A bis 52D jedes Vorrichtungsbildungsbereichs 51 gebildet.
  • Wie oben beschrieben, werden bei der SiC-Halbleitervorrichtung 1 (siehe 13H bis 13M) die modifizierten Linien 22A bis 22D, die in Bandform geneigt zur ersten Hauptfläche 3 verlaufen, jeweils eine Schicht an den jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet. Genauer gesagt umfassen die modifizierten Linien 22A bis 22D jeweils die erste Region 25, die auf der Seite der ersten Hauptfläche 3 gebildet wurde, die zweite Region 26, die verschoben zur Seite der zweiten Hauptfläche 4 relativ zu der ersten Region 25 gebildet wurde, und die Verbindungsregion 27, die die erste Region 25 und die zweite Region 26 verbindet.
  • Durch die modifizierten Linien 22A bis 22D von jeweils einer Schicht können dadurch in Regionen an der Seite der ersten Hauptfläche 3 und in Regionen an der Seite der zweiten Hauptfläche 4 entsprechende Schneideausgangspunkte gebildet werden. Daher kann bei der Herstellung der SiC-Halbleitervorrichtung (siehe 13H bis 13M) die SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) in geeigneter Weise geschnitten werden, ohne eine Vielzahl der modifizierten Linien 70 entlang der Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) zu bilden. Folglich können die Regionen, in denen modifizierte Linien 22A bis 22D an den jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet werden, entsprechend reduziert werden. Einflüsse auf die SiC-Halbleiterschicht durch die modifizierten Linien können so reduziert werden.
  • Insbesondere wird bei der SiC-Halbleitervorrichtung 1 (siehe 13H bis 13M) der Schritt der Verdünnung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) durchgeführt, so dass die SiC-Halbleiterwaferstruktur 61 durch eine einzelne Schicht der modifizierten Linien 70 (modifizierte Linien 22A bis 22D) gespalten werden kann.
  • Mit anderen Worten, durch die verdünnte SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) kann die SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) in geeigneter Weise gespalten werden, ohne eine Vielzahl der modifizierten Linien 70 (modifizierte Linien 22A bis 22D) in Abständen in der Normalenrichtung Z zu bilden. Die sich bildenden Bereiche der modifizierten Linien 22A bis 22D an den jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 können dadurch noch geeigneter reduziert werden. Es kann auch eine Zeitverkürzung des Schrittes der Formung der modifizierten Linien 70 erreicht werden.
  • In diesem Fall umfasst die zweite Hauptfläche 4 der SiC-Halbleiterschicht 2 die Bodenfläche. Die SiC-Halbleitervorrichtung (siehe 13H bis 13M) enthält vorzugsweise die SiC-Halbleiterschicht 2 mit der Dicke TL, die nicht weniger als 40 µm und nicht mehr als 200 µm beträgt. Die SiC-Halbleiterschicht 2 mit einer solchen Dicke TL kann in geeigneter Weise aus der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) ausgeschnitten werden.
  • Bei der SiC-Halbleiterschicht 2 sollte die Dicke TS des SiC-Halbleitersubstrats 6 nicht weniger als 40 µm und nicht mehr als 150 µm betragen. Die Dicke TE der SiC-Epitaxialschicht 7 in der SiC-Halbleiterschicht 2 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Verdünnung der SiC-Halbleiterschicht 2 ist auch im Hinblick auf die Verringerung des Widerstandswertes wirksam.
  • Als Beispiele für die Einflüsse auf die SiC-Halbleiterschicht durch die modifizierten Linien können Fluktuation der elektrischen Eigenschaften der SiC-Halbleiterschicht durch die modifizierten Linien, Erzeugung eines Risses in der SiC-Halbleiterschicht mit den modifizierten Linien als Ausgangspunkt usw. angeführt werden. Als Beispiel für die Fluktuation der elektrischen Eigenschaften der SiC-Halbleiterschicht 2 aufgrund der modifizierten Linien kann die Fluktuation der Leckstromcharakteristik angeführt werden.
  • Eine SiC-Halbleitervorrichtung kann mit dem Versiegelungsharz 79 versiegelt werden, wie in 11 gezeigt. In diesem Fall kann davon ausgegangen werden, dass mobile Ionen im Versiegelungsharz 79 über eine modifizierte Linie in die SiC-Halbleiterschicht 2 eintreten. Bei einer Struktur, bei der die Vielzahl der modifizierten Linien in Abständen entlang der Normalenrichtung Z über ganze Bereiche der jeweiligen Seitenflächen 5A bis 5D gebildet wird, besteht aufgrund einer solchen äußeren Struktur ein erhöhtes Risiko, dass sich Strompfade bilden.
  • Auch bei der Struktur, bei der die Vielzahl der modifizierten Linien entlang der Normalenrichtung Z über die gesamten Bereiche der jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet werden, besteht ein erhöhtes Risiko der Erzeugung von Rissen in der SiC-Halbleiterschicht 2. Daher können durch die Beschränkung der Bildungsbereich der modifizierten Linien 22A bis 22D wie bei der SiC-Halbleitervorrichtung 1 (siehe 13H bis 13M) Schwankungen der elektrischen Eigenschaften der SiC-Halbleiterschicht 2 und die Erzeugung von Rissen unterdrückt werden.
  • Ebenso werden bei der Halbleitervorrichtung 1 (siehe 13H bis 13M) die modifizierten Linien 22A bis 22D in Abständen zur Seite der zweiten Hauptfläche 4 hin von der ersten Hauptfläche 3 gebildet. Spannungen konzentrieren sich leicht in den Eckenabschnitten, die die erste Hauptfläche 3 und die Seitenflächen 5A bis 5D verbinden. Daher kann durch Bildung der modifizierten Linien 22A bis 22D in Abständen von den Eckenabschnitten, die die erste Hauptfläche 3 und die Seitenflächen 5A bis 5D verbinden, die Erzeugung von Rissen an den Eckenabschnitten der SiC-Halbleiterschicht 2 entsprechend unterdrückt werden.
  • Insbesondere bei der SiC-Halbleitervorrichtung 1 (siehe 13H bis 13M) werden die modifizierten Linien 22A bis 22D im SiC-Halbleitersubstrat 6 außerhalb der SiC-Epitaxialschicht 7 gebildet. Das heißt, die modifizierten Linien 22A bis 22D legen die SiC-Epitaxialschicht 7 frei, in der ein Hauptteil des funktionalen Bauelements (in dieser Ausführung die Schottky-Barriere-Diode D) gebildet wird. Dadurch können auch Einflüsse auf das funktionale Bauelement durch die modifizierten Linien 22A bis 22D entsprechend reduziert werden.
  • Ebenso werden bei der SiC-Halbleitervorrichtung 1 (siehe 13H bis 13M) die modifizierten Linien 22A bis 22D in Abständen zur Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 aus gebildet. Spannungen konzentrieren sich leicht in den Eckenabschnitt, die die zweite Hauptfläche 4 und die Seitenflächen 5A bis 5D verbinden. Daher kann durch Bildung der modifizierten Linien 22A bis 22D in Abständen von den Eckenabschnitten, die die zweite Hauptfläche 4 und die Seitenflächen 5A bis 5D verbinden, die Erzeugung von Rissen an den Eckenabschnitten der SiC-Halbleiterschicht 2 entsprechend unterdrückt werden.
  • Ebenso sind bei der SiC-Halbleitervorrichtung 1 (siehe 13H bis 13M) die Hauptflächen-Isolierschicht 10 und die erste Hauptflächen-Elektrodenschicht 12, die auf der ersten Hauptfläche 3 gebildet wird, enthalten. Die Hauptflächen-Isolierschicht 10 hat die isolierenden Seitenflächen 11A bis 11D, die sich an die Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 anschließen. Die Hauptflächen-Isolierschicht 10 verbessert eine Isoliereigenschaft zwischen den Seitenflächen 5A bis 5D und der ersten Hauptflächen-Elektrodenschicht 12 bei der Struktur, in der die modifizierten Linien 22A bis 22D gebildet werden. Die Stabilität der elektrischen Eigenschaften der SiC-Halbleiterschicht 2 kann dadurch bei der Struktur, in der die modifizierten Linien 22A bis 22D in den Seitenflächen 5A bis 5D gebildet werden, verbessert werden.
  • 13N ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines zehnten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Bei den modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel sind die Verbindungsregionen 27 von den ersten Regionen 25 zu den zweiten Regionen 26 geradlinig nach unten geneigt. Gemäß dem zehnten Ausgestaltungsbeispiel sind hingegen bei den modifizierten Linien 22A bis 22D die Verbindungsregionen 27 von den ersten Regionen 25 zu den zweiten Regionen 26 in konkav gekrümmten Formen nach unten geneigt. Das heißt, dass die modifizierten Linien 22A bis 22D gemäß dem zehnten Ausgestaltungsbeispiel Abschnitte enthalten, die sich in einer konkav gekrümmten Form von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 erstrecken.
  • Die modifizierten Linien 22A bis 22D gemäß dem zehnten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K) .
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem zehnten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem neunten Ausgestaltungsbeispiel erreicht werden.
  • 13O ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines elften Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Bei den modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel sind die Verbindungsregionen 27 von den ersten Regionen 25 zu den zweiten Regionen 26 geradlinig nach unten geneigt. Gemäß dem elften Ausgestaltungsbeispiel sind hingegen bei den modifizierten Linien 22A bis 22D die Verbindungsregionen 27 von den ersten Regionen 25 zu den zweiten Regionen 26 in konvex gekrümmten Formen nach unten geneigt. Das heißt, dass die modifizierten Linien 22A bis 22D gemäß dem elften Ausgestaltungsbeispiel Abschnitte enthalten, die sich in einer konvex gekrümmten Form von der ersten Hauptfläche 4 zur zweiten Hauptfläche 3 erstrecken.
  • Die modifizierten Linien 22A bis 22D gemäß dem elften Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K) .
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem elften Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem neunten Ausgestaltungsbeispiel erreicht werden.
  • 13P ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines zwölften Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel sind jeweils in einer sich geradlinig erstreckenden Bandform ausgebildet, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 nach unten geneigt ist. Gemäß dem zwölften Ausgestaltungsbeispiel sind hingegen die modifizierten Linien 22A bis 22D jeweils in Bandform ausgebildet, die sich in einer konkav gekrümmten Form von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 erstrecken.
  • Das heißt, dass die modifizierten Linien 22A bis 22D gemäß dem zwölften Ausgestaltungsbeispiel Abschnitte enthalten, die sich in konkav gekrümmten Formen von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 erstrecken. Die modifizierten Linien 22A bis 22D verlaufen in den konkav gekrümmten Formen so, dass die ersten Endteile 23 und die zweiten Endteile 24 parallel zueinander verlaufen.
  • Genauer gesagt umfasst jede der modifizierten Linien 22A bis 22D gemäß dem zwölften Ausgestaltungsbeispiel zwei erste Regionen 25, eine zweite Region 26 und zwei Verbindungsregionen 27. Die beiden ersten Regionen 25 werden jeweils an den beiden Eckabschnitten der entsprechenden Seitenfläche zwischen den Seitenflächen 5A bis 5D gebildet. Die eine zweite Region 26 wird in einer Region zwischen den beiden ersten Regionen 25 an der entsprechenden Seitenfläche zwischen den Seitenflächen 5A bis 5D gebildet. Jede der beiden Verbindungsregionen 27 verbindet die entsprechende erste Region 25 und die zweite Region 26 an der entsprechenden Seitenfläche zwischen den Seitenflächen 5A bis 5D.
  • An jeder der modifizierten Linie 22A und der modifizierten Linie 22C wird die Vielzahl der modifizierten Abschnitte 28 in einer Ebene in Abständen voneinander in einer Weise gebildet, in der ein Abstand zwischen der ersten Hauptfläche 3 und jedem Endabschnitt 28a allmählich von der ersten Region 25 zur zweiten Region 26 hin zunimmt und danach allmählich von der zweiten Region 26 zur ersten Region 25 hin abnimmt.
  • An jeder der modifizierten Linie 22B und der modifizierten Linie 22D wird die Vielzahl der modifizierten Abschnitte 29 in einer Ebene in Abständen voneinander in einer Weise gebildet, in der ein Abstand zwischen der ersten Hauptfläche 3 und jedem Endabschnitt 29a allmählich von der ersten Region 25 zur zweiten Region 26 hin zunimmt und danach allmählich von der zweiten Region 26 zur ersten Region 25 hin abnimmt.
  • Die modifizierten Linien 22A bis 22D gemäß dem zwölften Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K) .
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem zwölften Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem neunten Ausgestaltungsbeispiel erreicht werden.
  • 13Q ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines dreizehnten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel sind jeweils in einer sich geradlinig erstreckenden Bandform ausgebildet, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 nach unten geneigt ist. Gemäß dem dreizehnten Ausgestaltungsbeispiel sind hingegen die modifizierten Linien 22A bis 22D jeweils in Bandform ausgebildet, die sich in einer konvex gekrümmten Form von der zweiten Hauptfläche 4 zur ersten Hauptfläche 3 hin erstrecken.
  • Das heißt, dass die modifizierten Linien 22A bis 22D gemäß dem dreizehnten Ausgestaltungsbeispiel Abschnitte enthalten, die sich in einer konvex gekrümmten Form von der zweiten Hauptfläche 4 zur ersten Hauptfläche 3 hin erstrecken. Die modifizierten Linien 22A bis 22D verlaufen in den konvex gekrümmten Formen so, dass die ersten Endteile 23 und die zweiten Endteile 24 parallel zueinander verlaufen.
  • Genauer gesagt umfasst jede der modifizierten Linien 22A bis 22D gemäß dem dreizehnten Ausgestaltungsbeispiel eine erste Region 25, zwei zweite Regionen 26 und zwei Verbindungsregionen 27. Die eine erste Region 25 wird in einem in Längsrichtung mittleren Abschnitt der entsprechenden Seitenfläche zwischen den Seitenflächen 5A bis 5D gebildet. Die beiden zweiten Regionen 26 werden jeweils an den beiden Eckabschnitten der entsprechenden Seitenfläche zwischen den Seitenflächen 5A bis 5D gebildet. Das heißt, die eine erste Region 25 wird in einer Region zwischen den beiden zweiten Regionen 26 an der entsprechenden Seitenfläche zwischen den Seitenflächen 5A bis 5D gebildet. Jede der beiden Verbindungsregionen 27 verbindet die entsprechende erste Region 25 und die zweite Region 26 an der entsprechenden Seitenfläche zwischen den Seitenflächen 5A bis 5D.
  • An jeder der modifizierten Linie 22A und der modifizierten Linie 22C wird die Vielzahl der modifizierten Abschnitte 28 in einer Ebene in Abständen voneinander in einer Weise gebildet, in der der Abstand zwischen der ersten Hauptfläche 3 und jedem Endabschnitt 28a allmählich von der zweiten Region 26 zur ersten Region 25 hin abnimmt und danach allmählich von der ersten Region 25 zur zweiten Region 26 hin zunimmt.
  • An jeder der modifizierten Linie 22B und der modifizierten Linie 22D wird die Vielzahl der modifizierten Abschnitte 29 in einer Ebene in Abständen voneinander in einer Weise gebildet, in der der Abstand zwischen der ersten Hauptfläche 3 und jedem Endabschnitt 29a allmählich von der zweiten Region 26 zur ersten Region 25 hin abnimmt und danach allmählich von der ersten Region 25 zur zweiten Region 26 hin zunimmt.
  • Die modifizierten Linien 22A bis 22D gemäß dem dreizehnten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem dreizehnten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem neunten Ausgestaltungsbeispiel erreicht werden.
  • 13R ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines vierzehnten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel sind jeweils in einer sich geradlinig erstreckenden Bandform ausgebildet, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 nach unten geneigt ist. Gemäß dem vierzehnten Ausgestaltungsbeispiel sind hingegen die modifizierten Linien 22A bis 22D jeweils in einer Bandform ausgebildet, die sich in einer Kurve (Kurvenform) von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 hin mäandernd erstreckt.
  • Das heißt, die modifizierten Linien 22A bis 22D gemäß dem vierzehnten Ausgestaltungsbeispiel enthalten Abschnitte, die sich in konkav gekrümmten Formen von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 erstrecken, und Abschnitte, die sich in konvex gekrümmten Formen von der zweiten Hauptfläche 4 zur ersten Hauptfläche 3 erstrecken. Genauer gesagt erstrecken sich die modifizierten Linien 22A bis 22D in den mäandrierenden Kurven (Kurvenformen) so, dass die ersten Endteile 23 und die zweiten Endteile 24 parallel zueinander verlaufen.
  • Genauer gesagt, enthält jede der modifizierten Linien 22A bis 22D gemäß dem vierzehnten Ausgestaltungsbeispiel eine Vielzahl von ersten Regionen 25, eine Vielzahl von zweiten Regionen 26 und eine Vielzahl von Verbindungsregionen 27. Die Vielzahl der ersten Regionen 25 wird in Abständen voneinander entlang der tangentialen Richtung zur ersten Hauptfläche 3 an der entsprechenden Seitenfläche der Seitenflächen 5A bis 5D gebildet.
  • Die Vielzahl der zweiten Regionen 25 werden in Abständen voneinander entlang der tangentialen Richtung zur ersten Hauptfläche 3 an der entsprechenden Seitenfläche der Seitenflächen 5A bis 5D gebildet. Jede zweite Region 26 wird in einer Region zwischen zwei aneinander angrenzenden ersten Regionen 25 gebildet. Jede der beiden Verbindungsregionen 27 verbindet die entsprechende erste Region 25 und die zweite Region 26 an der entsprechenden Seitenfläche der Seitenflächen 5A bis 5D.
  • An jeder der modifizierten Linie 22A und der modifizierten Linie 22C wird die Vielzahl der modifizierten Abschnitte 28 in einer Ebene in Abständen voneinander in einer Weise gebildet, in der der Abstand zwischen der ersten Hauptfläche 3 und jedem Endabschnitt 28a allmählich von der zweiten Region 26 zur ersten Region 25 hin abnimmt und danach allmählich von der ersten Region 25 zur zweiten Region 26 hin zunimmt.
  • An jeder der modifizierten Linie 22B und der modifizierten Linie 22D wird die Vielzahl der modifizierten Abschnitte 29 in einer Ebene in Abständen voneinander in einer Weise gebildet, in der der Abstand zwischen der ersten Hauptfläche 3 und jedem Endabschnitt 29a allmählich von der zweiten Region 26 zur ersten Region 25 hin abnimmt und danach allmählich von der ersten Region 25 zur zweiten Region 26 hin zunimmt.
  • Die modifizierten Linien 22A bis 22D gemäß dem vierzehnten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem vierzehnten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem neunten Ausgestaltungsbeispiel erreicht werden.
  • 13S ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines fünfzehnten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel werden an den Seitenflächen 5A bis 5D in gleichen Formen geformt. Gemäß dem fünfzehnten Ausgestaltungsbeispiel werden hingegen die modifizierten Linien 22A bis 22D bei unterschiedlichen Ausbreitungsverhältnissen RA, RB, RC und RD an den Seitenflächen 5A bis 5D gebildet. Die Ausbreitungsverhältnisse RA zu RD sind Verhältnisse der modifizierten Linien 22A zu 22D, die sich in den Seitenflächen 5A bis 5D ausbreiten.
  • Genauer gesagt unterscheiden sich die Ausbreitungsverhältnisse RA zu RD in Abhängigkeit von den Kristallebenen des SiC-Einkristalls. Die Ausbreitungsverhältnisse RB und RD der modifizierten Linien 22B und 22D, die an den m-Ebenen des SiC-Einkristalls gebildet werden, sind nicht größer als die Ausbreitungsverhältnisse RA und RC der modifizierten Linien 22A und 22C, die an den a-Ebenen des SiC-Einkristalls gebildet werden (RB, RD≤RA, RC). Genauer gesagt, die Ausbreitungsverhältnisse RB und RD sind geringer als die Ausbreitungsverhältnisse RA und RC (RB, RD<RA, RC).
  • Die Ausbreitungsverhältnisse RA und RC der modifizierten Linien 22A und 22C können zueinander gleich sein oder sich voneinander unterscheiden. Ebenso können die Ausbreitungsverhältnisse RB und RD der modifizierten Linien 22B und 22D zueinander gleich sein oder sich voneinander unterscheiden. In der vorliegenden Ausgestaltung sind die Flächen der modifizierten Linien 22B und 22D relativ zu den Seitenflächen 5B und 5D kleiner als die Flächen der modifizierten Linien 22A und 22C relativ zu den Seitenflächen 5A und 5C. In dieser Ausgestaltung sind die Dicken TR der modifizierten Linien 22B und 22D geringer als die Dicken TR der modifizierten Linien 22A und 22C.
  • Die modifizierten Linien 22A bis 22D gemäß dem fünfzehnten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem vierzehnten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem neunten Ausgestaltungsbeispiel erreicht werden. Insbesondere werden gemäß dem fünfzehnten Ausgestaltungsbeispiel die modifizierten Linien 22A bis 22D jeweils bei unterschiedlichen Ausbreitungsverhältnissen RA zu RD an den Seitenflächen 5A bis 5D gebildet. Genauer gesagt haben die modifizierten Linien 22A bis 22D Ausbreitungsverhältnisse RA bis RD, die sich je nach den Kristallebenen des SiC-Einkristalls unterscheiden.
  • Die Ausbreitungsverhältnisse RB und RD der modifizierten Linien 22B und 22D, die an den m-Ebenen des SiC-Einkristalls gebildet werden, sind nicht größer als die Ausbreitungsverhältnisse RA und RC der modifizierten Linien 22A und 22C, die an den a-Ebenen des SiC-Einkristalls gebildet werden (RB, RD≤RA, RC).
  • In einer Draufsicht auf die c-Ebene (Siliziumebene) von der c-Achse aus betrachtet, hat der SiC-Einkristall die physikalische Eigenschaft, leicht entlang den nächstgelegenen, atomaren Richtungen zu brechen (siehe auch 1 und 2) und nicht leicht entlang den nächstgelegene, atomare Richtung schneidenden Richtungen. Die nächstgelegenen, atomaren Richtungen sind die a-Achsen-Richtung und dazu äquivalente Richtungen. Die entlang den nächstgelegenen, atomaren Richtungen orientierten Kristallebenen sind die m-Ebenen und dazu äquivalente Ebenen. Die nächstgelegene, atomare Richtung schneidenden Richtungen, sind die m-Achsen-Richtung und dazu äquivalente Richtungen. Die Kristallebenen, die entlang den nächstgelegene, atomare Richtung schneidenden Richtungen orientiert sind, sind die a-Ebenen und dazu äquivalente Ebenen.
  • Selbst wenn somit im Schritt der Bildung der modifizierten Linien 70 die modifizierten Linien 70 mit vergleichsweise großen Ausbreitungsverhältnis nicht an den in den nächstgelegenen, atomaren Richtungen des SiC-Einkristalls orientierten Kristallebenen gebildet werden, kann der SiC-Einkristall entsprechend geschnitten (gespalten) werden, da diese Kristallebenen die Eigenschaft haben, vergleichsweise leicht zu brechen (siehe auch 10L).
  • Das heißt, in dem Schritt der Bildung der modifizierten Linien 70 können die Ausbreitungsverhältnisse der modifizierten Linien 70, die entlang der sich in der a-Achsen-Richtung erstreckenden zweiten Schneidplanlinie 55 orientiert sind, kleiner gemacht werden als das Ausbreitungsverhältnis der modifizierten Linien 70, die entlang der sich in m-Achsen-Richtung erstreckenden ersten Schneidplanlinie 54 orientiert sind.
  • Andererseits werden die modifizierten Linien 70 mit den vergleichsweise großen Ausbreitungsverhältnissen an den Kristallebenen gebildet, die entlang der nächstgelegene, atomare Richtung schneidenden Richtungen des SiC-Einkristalls schneiden orientiert sind. Ungeeignetes Schneiden (Spalten) der SiC-Halbleiterwaferstruktur 61 kann dadurch vermieden werden, und die Erzeugung von Rissen aufgrund der physikalischen Eigenschaft des SiC-Einkristalls kann so in geeigneter Weise unterdrückt werden.
  • So kann bei den modifizierten Linien 22A bis 22D gemäß dem fünfzehnten Ausgestaltungsbeispiel die physikalische Eigenschaft des SiC-Einkristalls genutzt werden, um die Ausbreitungsverhältnisse RA zu RD der modifizierten Linien 22A bis 22D relativ zu den Seitenflächen 5A bis 5D anzupassen und zu reduzieren. Die Einflüsse auf die SiC-Halbleiterschicht 2 durch die modifizierten Linien 22A bis 22D können dadurch weiter reduziert werden. Es kann auch eine Zeitverkürzung des Schrittes der Formung der modifizierten Linien 70 erreicht werden.
  • Die Ausbreitungsverhältnisse RA zu RD können durch die Flächen der modifizierten Linien 22A bis 22D relativ zu den Seitenflächen 5A bis 5D eingestellt werden. Die Ausbreitungsverhältnisse RA zu RD können durch die Dicken TR der modifizierten Linien 22A bis 22D angepasst werden.
  • Eine SiC-Halbleitervorrichtung 1 ist denkbar, die gleichzeitig mindestens zwei Arten der modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel, dem zehnten Ausgestaltungsbeispiel, dem elften Ausgestaltungsbeispiel, dem zwölften Ausgestaltungsbeispiel, dem dreizehnten Ausgestaltungsbeispiel, dem vierzehnten Ausgestaltungsbeispiel und dem fünfzehnten Ausgestaltungsbeispiel (im Folgenden einfach als „neunte bis fünfzehnte Ausgestaltungsbeispiele“ bezeichnet) gleichzeitig enthält.
  • Auch die Merkmale der modifizierten Linien 22A bis 22D gemäß dem neunten bis fünfzehnten Ausgestaltungsbeispiel können auf jegliche Art und Weise miteinander kombiniert werden. Das heißt, es können modifizierten Linien 22A bis 22D mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D gemäß dem neunten bis fünfzehnten Ausgestaltungsbeispiel kombinieren, verwendet werden. Beispielsweise können die Merkmale der modifizierten Linien 22A bis 22D gemäß dem fünfzehnten Ausgestaltungsbeispiel mit den Merkmalen der modifizierten Linien 22A bis 22D gemäß dem zehnten bis vierzehnten Ausgestaltungsbeispiel kombiniert werden.
  • Die Strukturen der modifizierten Linien 22A bis 22D gemäß einem sechzehnten bis zwanzigsten Ausgestaltungsbeispiel sollen nun unter Bezugnahme auf 13T bis 13Z beschrieben werden. In jedem der sechzehnten bis zwanzig ersten Ausgestaltungsbeispiel ist ein SiC-Halbleitervorrichtung 1 gezeigt, bei der die Einflüsse auf die SiC-Halbleiterschicht 2 durch modifizierten Linien 22A bis 22D reduziert werden können.
  • 13T ist eine perspektivische Ansicht, die die in 3 gezeigte SiC-Halbleitervorrichtung 1 zeigt, und ist eine perspektivische Ansicht, die ein sechzehntes Ausgestaltungsbeispiel der modifizierten Linien 22A bis 22D zeigt. 13U ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 aus einem anderen Blickwinkel.
  • In 13T bis 13U hat die SiC-Halbleitervorrichtung 1 die modifizierten Linien 22A bis 22D (modifizierte Schichten), die jeweils an den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 ausgebildet sind. Genauer gesagt, die modifizierten Linien 22A bis 22D werden jeweils als eine Schicht an den Seitenflächen 5A bis 5D in einer Eins-zu-Eins-Zuordnung gebildet.
  • In dieser Ausgestaltung besteht jede der modifizierten Linien 22A bis 22D aus einer einzigen Schicht. Das heißt, die modifizierten Linien 22A bis 22D enthalten eine Schicht der modifizierten Linie 22A, die an der Seitenfläche 5A ausgebildet ist, eine Schicht der modifizierten Linie 22B, die an der Seitenfläche 5B ausgebildet ist, eine Schicht der modifizierten Linie 22C, die an der Seitenfläche 5C ausgebildet ist, und eine Schicht der modifizierten Linie 22D, die an der Seitenfläche 5D ausgebildet ist.
  • Die eine Schicht der modifizierten Linien 22A kann einen Modus enthalten, bei dem dadurch, dass eine Vielzahl der modifizierten Linien 22A einander überlappend gebildet wird, davon ausgegangen werden kann, dass eine Schicht der modifizierten Linien 22A, die aus der Vielzahl der modifizierten Linien 22A besteht, gebildet wird. Die eine Schicht der modifizierten Linien 22B kann einen Modus enthalten, bei dem dadurch, dass eine Vielzahl der modifizierten Linien 22B einander überlappend gebildet wird, davon ausgegangen werden kann, dass eine Schicht der modifizierten Linien 22B, die aus der Vielzahl der modifizierten Linien 22B besteht, gebildet wird.
  • Die eine Schicht der modifizierten Linien 22C kann einen Modus enthalten, bei dem dadurch, dass eine Vielzahl der modifizierten Linien 22C einander überlappend gebildet wird, davon ausgegangen werden kann, dass eine Schicht der modifizierten Linien 22C, die aus der Vielzahl der modifizierten Linien 22C besteht, gebildet wird. Die eine Schicht der modifizierten Linien 22D kann einen Modus enthalten, bei dem dadurch, dass eine Vielzahl der modifizierten Linien 22D einander überlappend gebildet wird, davon ausgegangen werden kann, dass eine Schicht der modifizierten Linien 22D, die aus der Vielzahl der modifizierten Linien 22D besteht, gebildet wird.
  • Jedoch ist es in diesen Fällen erforderlich, dass eine Vielzahl dieser modifizierten Linien 22A bis 22D an den jeweiligen Seitenflächen 5A bis 5D gebildet werden und kann daher im Hinblick auf Erhöhung der Arbeitsbelastung, Verzögerung der Fertigungszeit usw. nicht als vorzugswürdig bezeichnet werden. Es ist daher vorzuziehen, modifizierte Linien 22A bis 22D, die jeweils aus einer einzigen Schicht bestehen, an den entsprechenden Seitenflächen 5A bis 5D zu bilden.
  • Die modifizierten Linien 22A bis 22D erstrecken sich in Bandform entlang der tangentialen Richtungen bis zur ersten Hauptfläche 3. Die tangentialen Richtungen zur ersten Hauptfläche 3 sind Richtungen senkrecht zur Normalenrichtung Z. Die tangentialen Richtungen umfassen die erste Richtung X (die m-Achsen-Richtung des SiC-Einkristalls) und die zweite Richtung Y (die a-Achsen-Richtung des SiC-Einkristalls).
  • Genauer gesagt, die modifizierte Linie 22A wird in einer Bandform gebildet, die sich geradlinig entlang der m-Achsen-Richtung an der Seitenfläche 5A erstreckt. Auch die modifizierte Linie 22B wird in einer Bandform gebildet, die sich geradlinig entlang der a-Achsen-Richtung an der Seitenfläche 5B erstreckt. Auch die modifizierte Linie 22C wird in einer Bandform gebildet, die sich geradlinig entlang der m-Achsen-Richtung an der Seitenfläche 5C erstreckt. Auch die modifizierte Linie 22D wird in einer Bandform gebildet, die sich geradlinig entlang der a-Achsen-Richtung an der Seitenfläche 5D erstreckt.
  • Die modifizierten Linien 22A bis 22D werden in Abständen zur Seite der zweiten Hauptfläche 4 von der ersten Hauptfläche 3 gebildet. Die modifizierten Linien 22A bis 22D legen Teile der Oberflächenschicht der ersten Hauptfläche 3 von den Seitenflächen 5A bis 5D frei. Ebenso werden die modifizierten Linien 22A bis 22D in Abständen zur Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 gebildet. Die modifizierten Linien 22A bis 22D legen Teile der Oberflächenschicht der zweiten Hauptfläche 4 von den Seitenflächen 5A bis 5D frei.
  • Die modifizierten Linien 22A bis 22D zweiteilen daher die jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 in Seitenansichten, gesehen aus Normalenrichtungen zu den jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2, in einen Bereich auf der Seite der ersten Hauptfläche 3 und einen Bereich auf der Seite der zweiten Hauptfläche 4 auf. Streifenmuster, die sich in den tangentialen Richtungen der ersten Hauptfläche 3 erstrecken, werden in den jeweiligen Seitenflächen 5A bis 5D durch die modifizierten Linien 22A bis 22D, die Oberflächenschichtteile der ersten Hauptfläche 3 und die Oberflächenschichtteile der zweiten Hauptfläche 4 gebildet. Zudem werden die modifizierten Linien 22A bis 22D nicht in der Hauptflächen-Isolierschicht 10, der Passivierungsschicht 13 und der Harzschicht 16 gebildet.
  • Die modifizierten Linien 22A bis 22D werden im SiC-Halbleitersubstrat 6 gebildet. Die modifizierten Linien 22A bis 22D werden in Abständen zur Seite der zweiten Hauptfläche 4 von der Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 gebildet. Die modifizierten Linien 22A bis 22D legen dabei die SiC-Epitaxialschicht 7 an den Oberflächenschichtteilen der ersten Hauptfläche 3 frei. Das heißt, die SiC-Epitaxialschicht 7 ist in den Bereichen auf Seiten der ersten Hauptfläche 3 unter den Bereichen enthalten, die sich aus der Teilung durch die modifizierten Linien 22A bis 22D an den jeweiligen Seitenflächen 5A bis 5D ergeben.
  • Die modifizierte Linie 22A und die modifizierte Linie 22B sind an dem Eckabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, durchgehend zueinander. Die modifizierte Linie 22B und die modifizierte Linie 22C sind an dem Eckabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, durchgehend zueinander. Die modifizierte Linie 22C und die modifizierte Linie 22D sind an dem Eckabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, durchgehend zueinander. Die modifizierte Linie 22D und die modifizierte Linie 22A sind an dem Eckabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, durchgehend zueinander.
  • Die modifizierten Linien 22A bis 22D werden dabei integral ausgebildet, so dass sie die SiC-Halbleiterschicht 2 umgeben. Das heißt, die modifizierten Linien 22A bis 22D bilden eine einzige endlose (ringförmige), die die SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 umgibt.
  • In der Normalenrichtung Z betragen die Dicken TR der modifizierten Linien 22A bis 22D vorzugsweise nicht mehr als die Dicke TL der SiC-Halbleiterschicht 2 (TR≤TL). Die Dicken TR der modifizierten Linien 22A bis 22D sind vorzugsweise geringer als die Dicke TS des SiC-Halbleitersubstrats 6 (TR<TS).
  • Die Dicken TR der modifizierten Linien 22A bis 22D sollten nicht geringer sein als die Dicke TE der SiC-Epitaxialschicht 7 (TR≥TE). Die Dicke TR der modifizierten Linie 22A, die Dicke TR der modifizierten Linie 22B, die Dicke TR der modifizierten Linie 22C und die Dicke TR der modifizierten Linie 22D können einander gleich oder voneinander verschieden sein.
  • Die Verhältnisse TR/TL der Dicken TR der modifizierten Linien 22A bis 22D relativ zu der Dicke TL der SiC-Halbleiterschicht 2 sind vorzugsweise nicht kleiner als 0,1 und kleiner als 1,0. Die Verhältnisse TR/TL sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0, 8 oder nicht weniger als 0,8 und weniger als 1,0 betragen.
  • Die Verhältnisse TR/TL sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,3, nicht weniger als 0,3 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0,5, nicht weniger als 0,5 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0,7, nicht weniger als 0,7 und nicht mehr als 0,8, nicht weniger als 0,8 und nicht mehr als 0,9 oder nicht weniger als 0,9 und weniger als 1,0 betragen. Die Verhältnisse TR/TL sind vorzugsweise nicht weniger als 0,2 und nicht mehr als 0,5.
  • Noch bevorzugter sind die Verhältnisse TR/TS der Dicken TR der modifizierten Linien 22A bis 22D relativ zu der Dicke TS des SiC-Halbleitersubstrats 6 nicht kleiner als 0,1 und kleiner als 1,0. Die Verhältnisse TR/TS sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0, 8 oder nicht weniger als 0,8 und weniger als 1,0 betragen.
  • Die Verhältnisse TR/TS sollten nicht weniger als 0,1 und nicht mehr als 0,2, nicht weniger als 0,2 und nicht mehr als 0,3, nicht weniger als 0,3 und nicht mehr als 0,4, nicht weniger als 0,4 und nicht mehr als 0,5, nicht weniger als 0,5 und nicht mehr als 0, 6, nicht weniger als 0, 6 und nicht mehr als 0,7, nicht weniger als 0,7 und nicht mehr als 0,8, nicht weniger als 0,8 und nicht mehr als 0,9 oder nicht weniger als 0,9 und weniger als 1,0 betragen. Die Verhältnisse TR/TS sind vorzugsweise nicht weniger als 0,2 und nicht mehr als 0,5.
  • Die modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierender Teils (Brennpunkt), der Laserenergie, des Tastverhältnisses, der Bestrahlungsgeschwindigkeit usw. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Wie oben beschrieben, enthält die SiC-Halbleitervorrichtung 1 (siehe 13T und 13U) die Vielzahl der modifizierten Linien 22A bis 22D, die jeweils eine Schicht an den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 bilden. Bei dem SiC-Halbleiterbauelement 1 (siehe 13T und 13U) werden die modifizierten Linien 22A bis 22D jeweils nur jeweils eine Schicht an den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet. Die Einflüsse auf die SiC-Halbleiterschicht 2 durch die modifizierten Linien 22A bis 22D können dadurch reduziert werden.
  • Als Beispiele für die Einflüsse auf die SiC-Halbleiterschicht durch die modifizierten Linien können Fluktuation der elektrischen Eigenschaften der SiC-Halbleiterschicht durch die modifizierten Linien, Erzeugung eines Risses in der SiC-Halbleiterschicht mit den modifizierten Linien als Ausgangspunkt usw. angeführt werden. Als Beispiel für die Fluktuation der elektrischen Eigenschaften der SiC-Halbleiterschicht 2 aufgrund der modifizierten Linien kann die Fluktuation der Leckstromcharakteristik angeführt werden.
  • Eine SiC-Halbleitervorrichtung kann mit dem Versiegelungsharz 79 versiegelt werden, wie in 11 gezeigt. In diesem Fall kann davon ausgegangen werden, dass mobile Ionen im Versiegelungsharz 79 über eine modifizierte Linie in die SiC-Halbleiterschicht 2 eintreten. Bei einer Struktur, bei der die Vielzahl der modifizierten Linien in Abständen entlang der Normalenrichtung Z über ganze Bereiche der jeweiligen Seitenflächen 5A bis 5D gebildet wird, besteht aufgrund einer solchen äußeren Struktur ein erhöhtes Risiko, dass sich Strompfade bilden.
  • Auch bei der Struktur, bei der die Vielzahl der modifizierten Linien entlang der Normalenrichtung Z über die gesamten Bereiche der jeweiligen Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet werden, besteht ein erhöhtes Risiko der Erzeugung von Rissen in der SiC-Halbleiterschicht 2. Daher können durch die Beschränkung der Bildungsbereich der modifizierten Linien 22A bis 22D wie bei der SiC-Halbleitervorrichtung 1 (siehe 13T bis 13U) Schwankungen der elektrischen Eigenschaften der SiC-Halbleiterschicht 2 und die Erzeugung von Rissen unterdrückt werden.
  • Insbesondere wird bei der SiC-Halbleitervorrichtung 1 (siehe 13T bis 13U) der Schritt der Verdünnung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) durchgeführt, so dass die SiC-Halbleiterwaferstruktur 61 durch eine einzelne Schicht der modifizierten Linien 70 (modifizierte Linien 22A bis 22D) gespalten werden kann.
  • Durch die verdünnte SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) kann die SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) in geeigneter Weise gespalten werden, ohne eine Vielzahl der modifizierten Linien 70 (die modifizierten Linien 20A bis 22D) in Abständen in der Normalenrichtung Z zu bilden.
  • In diesem Fall umfasst die zweite Hauptfläche 4 der SiC-Halbleiterschicht 2 die Bodenfläche. Die SiC-Halbleitervorrichtung (siehe 13T bis 13U) enthält vorzugsweise die SiC-Halbleiterschicht 2 mit der Dicke TL, die nicht weniger als 40 µm und nicht mehr als 200 µm beträgt. Die SiC-Halbleiterschicht 2 mit einer solchen Dicke TL kann in geeigneter Weise aus der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) ausgeschnitten werden.
  • Bei der SiC-Halbleiterschicht 2 sollte die Dicke TS des SiC-Halbleitersubstrats 6 nicht weniger als 40 µm und nicht mehr als 150 µm betragen. Die Dicke TE der SiC-Epitaxialschicht 7 in der SiC-Halbleiterschicht 2 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Verdünnung der SiC-Halbleiterschicht 2 ist auch im Hinblick auf die Verringerung des Widerstandswertes wirksam.
  • Ebenso werden bei der Halbleitervorrichtung 1 (siehe 13T bis 13U) die modifizierten Linien 22A bis 22D in Abständen zur Seite der zweiten Hauptfläche 4 hin von der ersten Hauptfläche 3 gebildet. Spannungen konzentrieren sich leicht in den Eckenabschnitten, die die erste Hauptfläche 3 und die Seitenflächen 5A bis 5D verbinden. Daher kann durch Bildung der modifizierten Linien 22A bis 22D in Abständen von den Eckenabschnitten, die die erste Hauptfläche 3 und die Seitenflächen 5A bis 5D verbinden, die Erzeugung von Rissen an den Eckenabschnitten der SiC-Halbleiterschicht 2 entsprechend unterdrückt werden.
  • Insbesondere bei der SiC-Halbleitervorrichtung 1 (siehe 13T bis 13U) werden die modifizierten Linien 22A bis 22D im SiC-Halbleitersubstrat 6 außerhalb der SiC-Epitaxialschicht 7 gebildet. Das heißt, die modifizierten Linien 22A bis 22D legen die SiC-Epitaxialschicht 7 frei, in der ein Hauptteil des funktionalen Bauelements (in dieser Ausführung die Schottky-Barriere-Diode D) gebildet wird. Dadurch können auch Einflüsse auf das funktionale Bauelement durch die modifizierten Linien 22A bis 22D entsprechend reduziert werden.
  • Ebenso werden bei der SiC-Halbleitervorrichtung 1 (siehe 13T bis 13U) die modifizierten Linien 22A bis 22D in Abständen zur Seite der ersten Hauptfläche 3 von der zweiten Hauptfläche 4 aus gebildet. Spannungen konzentrieren sich leicht in den Eckenabschnitt, die die zweite Hauptfläche 4 und die Seitenflächen 5A bis 5D verbinden. Daher kann durch Bildung der modifizierten Linien 22A bis 22D in Abständen von den Eckenabschnitten, die die zweite Hauptfläche 4 und die Seitenflächen 5A bis 5D verbinden, die Erzeugung von Rissen an den Eckenabschnitten der SiC-Halbleiterschicht 2 entsprechend unterdrückt werden.
  • Ebenso sind bei der SiC-Halbleitervorrichtung 1 (siehe 13T bis 13U) die Hauptflächen-Isolierschicht 10 und die erste Hauptflächen-Elektrodenschicht 12, die auf der ersten Hauptfläche 3 gebildet wird, enthalten. Die Hauptflächen-Isolierschicht 10 hat die isolierenden Seitenflächen 11A bis 11D, die sich an die Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 anschließen. Die Hauptflächen-Isolierschicht 10 verbessert eine Isoliereigenschaft zwischen den Seitenflächen 5A bis 5D und der ersten Hauptflächen-Elektrodenschicht 12 bei der Struktur, in der die modifizierten Linien 22A bis 22D gebildet werden. Die Stabilität der elektrischen Eigenschaften der SiC-Halbleiterschicht 2 kann dadurch bei der Struktur, in der die modifizierten Linien 22A bis 22D in den Seitenflächen 5A bis 5D gebildet werden, verbessert werden.
  • 13V ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines siebzehnten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierte Linien 20A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel sind an den Eckabschnitten, die die Seitenflächen 5A bis 5D verbinden, kontinuierlich zueinander. Gemäß dem siebzehnten Ausgestaltungsbeispiel werden hingegen die modifizierten Linien 22A bis 22D in Abständen voneinander an den Eckabschnitten gebildet, die die Seitenflächen 5A bis 5D verbinden.
  • Genauer gesagt werden die modifizierte Linie 22A und die modifizierte Linie 22B in einem Abstand voneinander in der Normalenrichtung Z an dem Eckabschnitt gebildet, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die modifizierte Linie 22B und die modifizierte Linie 22C werden in einem Abstand voneinander in der Normalenrichtung Z an dem Eckabschnitt gebildet, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die modifizierte Linie 22C und die modifizierte Linie 22D werden in einem Abstand voneinander in der Normalenrichtung Z an dem Eckabschnitt gebildet, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22D und die modifizierte Linie 22A werden in einem Abstand voneinander in der Normalenrichtung Z an dem Eckabschnitt gebildet, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Mindestens eine der modifizierten Linien 22A bis 22D kann in einem Abstand von den anderen modifizierten Linien 22A bis 22D an einem Eckabschnitt gebildet werden, der eine der Seitenflächen 5A bis 5D verbindet. Zwei oder drei der modifizierten Linien 22A bis 22D können an einem Eckabschnitt oder an Eckabschnitten, die eine der Seitenflächen 5A bis 5D verbinden, durchgehend zueinander sein.
  • Die modifizierten Linien 22A bis 22D gemäß dem siebzehnten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem siebzehnten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem sechzehnten Ausgestaltungsbeispiel erreicht werden.
  • 13W ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines achtzehnten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel werden in Bandformen gebildet, die sich geradlinig entlang der tangentialen Richtungen zur ersten Hauptfläche 3 erstrecken. Gemäß dem achtzehnten Ausgestaltungsbeispiel sind hingegen die modifizierte Linien 22A bis 22D in Bandformen ausgebildet, die sich in neigenden Formen erstrecken, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 nach unten geneigt sind. Genauer gesagt, die modifizierten Linien 22A bis 22D gemäß dem achtzehnten Ausgestaltungsbeispiel enthalten jeweils eine erste Endteilregion 81, eine zweite Endteilregion 82 und eine Neigungsregion 83.
  • Die ersten Endteilregionen 81 sind auf Seiten der ersten Hauptfläche 3 in der Nähe der Eckenabschnitt der SiC-Halbleiterschicht 2 positioniert. Die zweiten Endteilregionen 82 sind auf Seiten der zweiten Hauptfläche 4 relativ zu den ersten Endteilregionen 81 in der Nähe der Eckabschnitte der SiC-Halbleiterschicht 2 positioniert. Die Neigungsregionen 83 sind von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 in den Regionen zwischen den ersten Endteilregionen 81 und den zweiten Endteilregionen 82 nach unten geneigt.
  • Die erste Endteilregion 81 der modifizierten Linie 22A und die erste Endteilregion 81 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endteilregion 82 der modifizierten Linie 22A und die zweite Endteilregion 82 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endteilregion 81 der modifizierten Linie 22A und die erste Endteilregion 82 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die erste Endteilregion 82 der modifizierten Linie 22A und die erste Endteilregion 81 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die modifizierte Linie 22A und die modifizierte Linie 22B können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endteilregion 81 der modifizierten Linie 22B und die erste Endteilregion 81 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endteilregion 82 der modifizierten Linie 22B und die zweite Endteilregion 82 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endteilregion 81 der modifizierten Linie 22B und die erste Endteilregion 82 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die erste Endteilregion 82 der modifizierten Linie 22B und die erste Endteilregion 81 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die modifizierte Linie 22B und die modifizierte Linie 22C können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endteilregion 81 der modifizierten Linie 22C und die erste Endteilregion 81 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endteilregion 82 der modifizierten Linie 22C und die zweite Endteilregion 82 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endteilregion 81 der modifizierten Linie 22C und die erste Endteilregion 82 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die erste Endteilregion 82 der modifizierten Linie 22C und die erste Endteilregion 81 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22C und die modifizierte Linie 22D können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endteilregion 81 der modifizierten Linie 22D und die erste Endteilregion 81 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endteilregion 82 der modifizierten Linie 22D und die zweite Endteilregion 82 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die erste Endteilregion 81 der modifizierten Linie 22D und die erste Endteilregion 82 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die erste Endteilregion 82 der modifizierten Linie 22D und die erste Endteilregion 81 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22D und die modifizierte Linie 22A können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die modifizierten Linien 22A bis 22D gemäß dem achtzehnten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem achtzehnten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem sechzehnten Ausgestaltungsbeispiel erreicht werden. Insbesondere können bei den modifizierten Linien 22A bis 22D nach dem achtzehnten Ausgestaltungsbeispiel die Spaltungsausgangspunkte in verschiedenen Bereichen in Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiterwaferstruktur 61 kann dadurch auch dann entsprechend gespalten werden, wenn die modifizierten Linien 22A bis 22D, die aus einer einzigen Schicht bestehen, gebildet werden.
  • 13X ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines neunzehnten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel werden in Bandformen gebildet, die sich geradlinig entlang der tangentialen Richtungen zur ersten Hauptfläche 3 erstrecken. Gemäß dem neunzehnten Ausgestaltungsbeispiel sind hingegen die modifizierten Linien 22A bis 22D nach dem neunzehnten Ausgestaltungsbeispiel in Bandformen ausgebildet, die sich von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 hin in Kurven (Bogenformen) nach unten geneigt erstrecken. Genauer gesagt, die modifizierten Linien 22A bis 22D gemäß dem neunzehnten Ausgestaltungsbeispiel enthalten jeweils einen ersten Endteilregion 84, einen zweiten Endteilregion 85 und eine gekrümmte Region 86.
  • Die ersten Endteilregionen 84 sind auf Seiten der ersten Hauptfläche 3 in der Nähe der Eckenabschnitt der SiC-Halbleiterschicht 2 positioniert. Die zweiten Endteilregionen 85 sind auf Seiten der zweiten Hauptfläche 4 relativ zu den ersten Endteilregionen 84 in der Nähe der Eckabschnitte der SiC-Halbleiterschicht 2 positioniert. Die gekrümmten Regionen 86 sind in einer konkav gekrümmten Form von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 nach unten geneigt und verbinden die ersten Endteilregionen 84 und die zweiten Endteilregionen 85. Die gekrümmten Regionen 86 können auch in einer konvex gekrümmten Form von der zweiten Hauptfläche 4 zur ersten Hauptfläche 3 nach unten geneigt sein.
  • Die erste Endteilregion 84 der modifizierten Linie 22A und die erste Endteilregion 84 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die zweite Endteilregion 85 der modifizierten Linie 22A und die zweite Endteilregion 85 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endteilregion 84 der modifizierten Linie 22A und die erste Endteilregion 85 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die erste Endteilregion 85 der modifizierten Linie 22A und die erste Endteilregion 84 der modifizierten Linie 22B können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die modifizierte Linie 22A und die modifizierte Linie 22B können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet.
  • Die erste Endteilregion 84 der modifizierten Linie 22B und die erste Endteilregion 84 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die zweite Endteilregion 85 der modifizierten Linie 22B und die zweite Endteilregion 85 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endteilregion 84 der modifizierten Linie 22B und die erste Endteilregion 85 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die erste Endteilregion 85 der modifizierten Linie 22B und die erste Endteilregion 84 der modifizierten Linie 22C können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet. Die modifizierte Linie 22B und die modifizierte Linie 22C können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die erste Endteilregion 84 der modifizierten Linie 22C und die erste Endteilregion 84 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die zweite Endteilregion 85 der modifizierten Linie 22C und die zweite Endteilregion 85 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endteilregion 84 der modifizierten Linie 22C und die erste Endteilregion 85 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die erste Endteilregion 85 der modifizierten Linie 22C und die erste Endteilregion 84 der modifizierten Linie 22D können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22C und die modifizierte Linie 22D können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet.
  • Die erste Endteilregion 84 der modifizierten Linie 22D und die erste Endteilregion 84 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die zweite Endteilregion 85 der modifizierten Linie 22D und die zweite Endteilregion 85 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die erste Endteilregion 84 der modifizierten Linie 22D und die erste Endteilregion 85 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet. Die erste Endteilregion 85 der modifizierten Linie 22D und die erste Endteilregion 84 der modifizierten Linie 22A können an dem Eckabschnitt positioniert werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22D und die modifizierte Linie 22A können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die modifizierten Linien 22A bis 22D gemäß dem neunzehnten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem neunzehnten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem sechzehnten Ausgestaltungsbeispiel erreicht werden. Insbesondere können bei den modifizierten Linien 22A bis 22D nach dem neunzehnten Ausgestaltungsbeispiel die Spaltungsausgangspunkte in verschiedenen Bereichen in Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiterwaferstruktur 61 kann dadurch auch dann entsprechend gespalten werden, wenn die modifizierten Linien 22A bis 22D, die aus einer einzigen Schicht bestehen, gebildet werden.
  • 13Y ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines zwanzigsten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel werden in Bandformen gebildet, die sich geradlinig entlang der tangentialen Richtungen zur ersten Hauptfläche 3 erstrecken. Gemäß dem zwanzigsten Ausgestaltungsbeispiel sind hingegen modifizierte Linien 22A bis 22D in Bandformen ausgebildet, die sich in Kurven (Kurvenformen) erstrecken, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 mäanderförmig verlaufen. Genauer gesagt umfassen die modifizierte Linien 22A bis 22D jeweils eine Vielzahl von ersten Regionen 87, eine Vielzahl von zweiten Regionen 88 und eine Vielzahl von Verbindungsregionen 89.
  • Die Vielzahl der ersten Regionen 87 sind an Regionen auf der Seite der ersten Hauptfläche 3 positioniert. Die Vielzahl der zweiten Regionen 88 sind an Regionen auf der Seite der zweiten Hauptfläche 4 relativ zu der Vielzahl der ersten Regionen 87 positioniert. Jede der mehreren gekrümmten Regionen 86 verbindet die entsprechende erste Region 87 und zweite Region 88.
  • Die modifizierte Linie 22A und die modifizierte Linie 22B können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5A und die Seitenfläche 5B verbindet. Die modifizierte Linie 22B und die modifizierte Linie 22C können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5B und die Seitenfläche 5C verbindet.
  • Die modifizierte Linie 22C und die modifizierte Linie 22D können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5C und die Seitenfläche 5D verbindet. Die modifizierte Linie 22D und die modifizierte Linie 22A können kontinuierlich zueinander verlaufen oder in einem Abstand voneinander an dem Eckabschnitt gebildet werden, der die Seitenfläche 5D und die Seitenfläche 5A verbindet.
  • Die Mäanderzyklen der modifizierten Linien 22A bis 22D sind beliebig. Die modifizierten Linien 22A bis 22D können jeweils in einer einzigen Bandform gebildet werden, die sich in einer konkav gekrümmten Form von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 erstreckt. In diesem Fall kann jede der modifizierten Linien 22A bis 22D zwei erste Regionen 87, eine zweite Region 88 und zwei Verbindungsregionen 89 umfassen.
  • Ebenso können die modifizierte Linien 22A bis 22D jeweils in Bandform ausgebildet sein, die sich in einer konvex gekrümmten Form von der zweiten Hauptfläche 4 zur ersten Hauptfläche 3 hin erstrecken. In diesem Fall kann jede der modifizierten Linien 22A bis 22D eine erste Region 87, zwei zweite Regionen 88 und zwei Verbindungsregionen 89 umfassen.
  • Die modifizierten Linien 22A bis 22D gemäß dem zwanzigsten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem zwanzigsten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem sechzehnten Ausgestaltungsbeispiel erreicht werden. Insbesondere können bei den modifizierten Linien 22A bis 22D nach dem zwanzigsten Ausgestaltungsbeispiel die Spaltungsausgangspunkte in verschiedenen Bereichen in Dickenrichtung der SiC-Halbleiterwaferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiterwaferstruktur 61 kann dadurch auch dann entsprechend gespalten werden, wenn die modifizierten Linien 22A bis 22D, die aus einer einzigen Schicht bestehen, gebildet werden.
  • 13Z ist eine perspektivische Ansicht der in 3 gezeigten SiC-Halbleitervorrichtung 1 und ist eine perspektivische Ansicht eines einundzwanzigsten Ausgestaltungsbeispiels der modifizierten Linien 22A bis 22D. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • Die modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel werden an den Seitenflächen 5A bis 5D in gleichen Formen geformt. Gemäß dem einundzwanzigsten Ausgestaltungsbeispiel werden hingegen die modifizierten Linien 22A bis 22D bei unterschiedlichen Ausbreitungsverhältnissen RA, RB, RC und RD an den Seitenflächen 5A bis 5D gebildet. Die Ausbreitungsverhältnisse RA zu RD sind Verhältnisse der modifizierten Linien 22A zu 22D, die sich in den Seitenflächen 5A bis 5D ausbreiten.
  • Genauer gesagt unterscheiden sich die Ausbreitungsverhältnisse RA zu RD in Abhängigkeit von den Kristallebenen des SiC-Einkristalls. Die Ausbreitungsverhältnisse RB und RD der modifizierten Linien 22B und 22D, die an den m-Ebenen des SiC-Einkristalls gebildet werden, sind nicht größer als die Ausbreitungsverhältnisse RA und RC der modifizierten Linien 22A und 22C, die an den a-Ebenen des SiC-Einkristalls gebildet werden (RB, RD≤RA, RC). Genauer gesagt, die Ausbreitungsverhältnisse RB und RD sind geringer als die Ausbreitungsverhältnisse RA und RC (RB, RD<RA, RC).
  • Die Ausbreitungsverhältnisse RA und RC der modifizierten Linien 22A und 22C können zueinander gleich sein oder sich voneinander unterscheiden. Ebenso können die Ausbreitungsverhältnisse RB und RD der modifizierten Linien 22B und 22D zueinander gleich sein oder sich voneinander unterscheiden. In der vorliegenden Ausgestaltung sind die Flächen der modifizierten Linien 22B und 22D relativ zu den Seitenflächen 5B und 5D kleiner als die Flächen der modifizierten Linien 22A und 22C relativ zu den Seitenflächen 5A und 5C. In dieser Ausgestaltung sind die Dicken TR der modifizierten Linien 22B und 22D geringer als die Dicken TR der modifizierten Linien 22A und 22C.
  • Die modifizierten Linien 22A bis 22D gemäß dem einundzwanzigsten Ausgestaltungsbeispiel werden durch Einstellen des lichtkonvergierenden Teils (Brennpunkt) etc. des Laserlichts im Schritt der Bildung der modifizierten Linien 70 (die modifizierten Linien 22A bis 22D) gebildet (siehe auch 10K).
  • Auch in einem Fall, in dem die modifizierten Linien 22A bis 22D nach dem einundzwanzigsten Ausgestaltungsbeispiel gebildet werden, können die gleichen Effekte wie bei der Bildung der modifizierten Linien 22A bis 22D nach dem sechzehnten Ausgestaltungsbeispiel erreicht werden. Insbesondere werden gemäß dem einundzwanzigsten Ausgestaltungsbeispiel die modifizierten Linien 22A bis 22D jeweils bei unterschiedlichen Ausbreitungsverhältnissen RA zu RD an den Seitenflächen 5A bis 5D gebildet. Genauer gesagt haben die modifizierten Linien 22A bis 22D Ausbreitungsverhältnisse RA bis RD, die sich je nach den Kristallebenen des SiC-Einkristalls unterscheiden.
  • Die Ausbreitungsverhältnisse RB und RD der modifizierten Linien 22B und 22D, die an den m-Ebenen des SiC-Einkristalls gebildet werden, sind nicht größer als die Ausbreitungsverhältnisse RA und RC der modifizierten Linien 22A und 22C, die an den a-Ebenen des SiC-Einkristalls gebildet werden (RB, RD≤RA, RC).
  • In einer Draufsicht auf die c-Ebene (Siliziumebene) von der c-Achse aus betrachtet, hat der SiC-Einkristall die physikalische Eigenschaft, leicht entlang den nächstgelegenen, atomaren Richtungen zu brechen (siehe auch 1 und 2) und nicht leicht entlang den nächstgelegene, atomare Richtung schneidenden Richtungen. Die nächstgelegenen, atomaren Richtungen sind die a-Achsen-Richtung und dazu äquivalente Richtungen. Die entlang den nächstgelegenen, atomaren Richtungen orientierten Kristallebenen sind die m-Ebenen und dazu äquivalente Ebenen. Die nächstgelegene, atomare Richtung schneidenden Richtungen, sind die m-Achsen-Richtung und dazu äquivalente Richtungen. Die Kristallebenen, die entlang den nächstgelegene, atomare Richtung schneidenden Richtungen orientiert sind, sind die a-Ebenen und dazu äquivalente Ebenen.
  • Selbst wenn somit im Schritt der Bildung der modifizierten Linien 70 die modifizierten Linien 70 mit vergleichsweise großen Ausbreitungsverhältnis nicht an den in den nächstgelegenen, atomaren Richtungen des SiC-Einkristalls orientierten Kristallebenen gebildet werden, kann der SiC-Einkristall entsprechend geschnitten (gespalten) werden, da diese Kristallebenen die Eigenschaft haben, vergleichsweise leicht zu brechen (siehe auch 10L).
  • Das heißt, in dem Schritt der Bildung der modifizierten Linien 70 können die Ausbreitungsverhältnisse der modifizierten Linien 70, die entlang der sich in der a-Achsen-Richtung erstreckenden zweiten Schneidplanlinie 55 orientiert sind, kleiner gemacht werden als das Ausbreitungsverhältnis der modifizierten Linien 70, die entlang der sich in m-Achsen-Richtung erstreckenden ersten Schneidplanlinie 54 orientiert sind.
  • Andererseits werden die modifizierten Linien 70 mit den vergleichsweise großen Ausbreitungsverhältnissen an den Kristallebenen gebildet, die entlang der nächstgelegene, atomare Richtung schneidenden Richtungen des SiC-Einkristalls schneiden orientiert sind. Ungeeignetes Schneiden (Spalten) der SiC-Halbleiterwaferstruktur 61 kann dadurch vermieden werden, und die Erzeugung von Rissen aufgrund der physikalischen Eigenschaft des SiC-Einkristalls kann so in geeigneter Weise unterdrückt werden.
  • So kann bei den modifizierten Linien 22A bis 22D gemäß dem einundzwanzigsten Ausgestaltungsbeispiel die physikalische Eigenschaft des SiC-Einkristalls genutzt werden, um die Ausbreitungsverhältnisse RA zu RD der modifizierten Linien 22A bis 22D relativ zu den Seitenflächen 5A bis 5D anzupassen und zu reduzieren. Die Einflüsse auf die SiC-Halbleiterschicht 2 durch die modifizierten Linien 22A bis 22D können dadurch weiter reduziert werden. Es kann auch eine Zeitverkürzung des Schrittes der Formung der modifizierten Linien 70 erreicht werden.
  • Die Ausbreitungsverhältnisse RA zu RD können durch die Flächen der modifizierten Linien 22A bis 22D relativ zu den Seitenflächen 5A bis 5D eingestellt werden. Die Ausbreitungsverhältnisse RA zu RD können durch die Dicken TR der modifizierten Linien 22A bis 22D angepasst werden. Die Ausbreitungsverhältnisse RA zu RD können an die Anzahl der modifizierten Linien 22A bis 22D angepasst sein.
  • Eine SiC-Halbleitervorrichtung 1 ist denkbar, die gleichzeitig mindestens zwei Arten der modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel, dem siebzehnten Ausgestaltungsbeispiel, dem achtzehnten Ausgestaltungsbeispiel, dem neunzehnten Ausgestaltungsbeispiel, dem zwanzigsten Ausgestaltungsbeispiel und dem einundzwanzigsten Ausgestaltungsbeispiel (im Folgenden einfach als „sechzehntes bis einundzwanzigstes Ausgestaltungsbeispiele“ bezeichnet) gleichzeitig enthält.
  • Auch die Merkmale der modifizierten Linien 22A bis 22D gemäß dem sechzehnten bis einundzwanzigsten Ausgestaltungsbeispiel können auf jegliche Art und Weise miteinander kombiniert werden. Das heißt, es können modifizierten Linien 22A bis 22D mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D gemäß dem sechzehnten bis einundzwanzigsten Ausgestaltungsbeispiel kombinieren, verwendet werden.
  • Beispielsweise können die Merkmale der modifizierten Linien 22A bis 22D gemäß dem achtzehnten Ausgestaltungsbeispiel mit den Merkmalen der modifizierten Linien 22A bis 22D gemäß dem zwanzigsten Ausgestaltungsbeispiel kombiniert werden. In diesem Fall werden bandförmige modifizierte Linien 22A bis 22D gebildet, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 nach unten geneigt sind und sich in Kurven (gekrümmte Formen) erstrecken, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 mäanderförmig verlaufen.
  • 14 ist eine perspektivische Ansicht einer SiC-Halbleitervorrichtung 91 gemäß einer zweiten bevorzugten Ausführung der vorliegenden Erfindung und ist eine perspektivische Ansicht einer Struktur, die modifizierten Linien 22A bis 22D (die Bereiche mit rauer Oberfläche 20A bis 20D und die Bereiche mit glatter Oberfläche 21Abis 21D) gemäß dem ersten Ausgestaltungsbeispiel aufweist. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 1 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • In der vorliegenden Ausführung, werden die rauen Oberflächenbereiche 20A bis 20D und die glatten Oberflächenbereiche 21A bis 21D gemäß dem ersten Ausgestaltungsbeispiel verwendet. Die modifizierten Linien 22A bis 22D gemäß dem zweiten bis achten Ausgestaltungsbeispiel können jedoch anstelle oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem ersten Ausgestaltungsbeispiel verwendet werden. Auch die modifizierten Linien 22A bis 22D mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D gemäß dem ersten bis achten Ausgestaltungsbeispiel kombinieren, können verwendet werden.
  • Außerdem können die modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel anstelle der modifizierten Linien 22A bis 22D gemäß dem ersten Ausgestaltungsbeispiel verwendet werden. Außerdem kann jede der modifizierten Linien 22A bis 22D gemäß dem zehnten bis fünfzehnten Ausgestaltungsbeispiel anstelle oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel verwendet werden. Auch können modifizierten Linien 22A bis 22D mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D gemäß dem neunten bis fünfzehnten Ausgestaltungsbeispiel kombinieren, verwendet werden.
  • Außerdem können die modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel anstelle der modifizierten Linien 22A bis 22D gemäß dem ersten Ausgestaltungsbeispiel verwendet werden. Außerdem kann jede der modifizierten Linien 22A bis 22D gemäß dem siebzehnten bis zwanzigsten Ausgestaltungsbeispiel anstelle oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel verwendet werden. Das heißt, es können modifizierten Linien 22A bis 22D mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D gemäß dem sechzehnten bis einundzwanzigsten Ausgestaltungsbeispiel kombinieren, verwendet werden.
  • In 14 sind die isolierenden Seitenflächen 11A bis 11D der Hauptflächen-Isolierschicht 10 in der vorliegenden Ausführung in Abständen zu der inneren Region hin von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 gebildet. In der Draufsicht legt die Hauptflächen-Isolierschicht 10 einen peripheren Randbereich der ersten Hauptfläche 3 frei.
  • Die Hauptflächen-Isolierschicht 10 legt zusammen mit der Harzschicht 16 und der Passivierungsschicht 13 den peripheren Randbereich der ersten Hauptfläche 3 frei. In der vorliegenden Ausführung sind die isolierenden Seitenflächen 11A bis 11D der Hauptflächen-Isolierschicht 10 bündig mit den Harzseitenflächen 17A bis 17D der Harzschicht 16 und den Seitenflächen 14A bis 14D der Passivierungsschicht 13 ausgebildet. In der vorliegenden Ausführung grenzen die Harzseitenflächen 11A bis 11D eine Schneidstraße ab.
  • Die Hauptflächen-Isolierschicht 10 wird gebildet, indem nach dem Schritt des Entfernens der Passivierungsschicht 13 in dem oben beschriebenen Schritt von 10I ein Schritt zum Entfernen der Hauptflächen-Isolierschicht 10 durch ein Ätzverfahren durchgeführt wird. In diesem Fall kann in dem oben beschriebenen Schritt von 10K das Laserlicht direkt von der Seite der ersten Hauptfläche 62 der SiC-Halbleiterwaferstruktur 61 auf das Innere der SiC-Halbleiterwaferstruktur 61 gestrahlt werden und nicht über die Hauptflächen-Isolierschicht 10.
  • Wie oben beschrieben, können auch bei der SiC-Halbleitervorrichtung 91 die gleichen Effekte wie die für die SiC-Halbleitervorrichtung 1 beschriebenen Effekte erreicht werden. Jedoch ist die Struktur der SiC-Halbleitervorrichtung 1 gemäß der ersten bevorzugten Ausführung im Hinblick auf die Verbesserung der Isolationseigenschaften zwischen den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 und der ersten Hauptflächen-Isolierschicht 12 vorzuziehen.
  • 15 ist eine perspektivische Ansicht gesehen aus einem Winkel einer SiC-Halbleitervorrichtung 101 gemäß einer dritten bevorzugten Ausführung der vorliegenden Erfindung und ist eine perspektivische Ansicht, die eine Struktur mit modifizierten Linien 22A bis 22D gemäß dem ersten Ausgestaltungsbeispiel zeigt. 16 ist eine perspektivische Ansicht der in 15 gezeigten SiC-Halbleitervorrichtung 1 aus einem anderen Blickwinkel. 17 ist eine Draufsicht auf die in 15 gezeigte SiC-Halbleitervorrichtung 101. 18 ist eine Draufsicht, bei der die Harzschicht 129 aus 17 entfernt wurde.
  • In der vorliegenden Ausführung werden die modifizierten Linien 22A bis 22D gemäß dem ersten Ausgestaltungsbeispiel verwendet. Das heißt, in einem Herstellungsprozess der SiC-Halbleitervorrichtung 101 werden die gleichen Schritte wie die oben beschriebenen Schritte gemäß 10A bis 10M angewendet.
  • Bei der Halbleitervorrichtung 101 kann jede der modifizierten Linien 22A bis 22D gemäß dem zweiten bis achten Ausgestaltungsbeispiel anstelle der oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem ersten Ausgestaltungsbeispiel verwendet werden. Auch die modifizierten Linien 22A bis 22D mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D gemäß dem ersten bis achten Ausgestaltungsbeispiel kombinieren, können verwendet werden.
  • Außerdem können bei der SiC-Halbleitervorrichtung 101 die modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel anstelle der modifizierten Linien 22A bis 22D gemäß dem ersten Ausgestaltungsbeispiel verwendet werden. Außerdem kann jede der modifizierten Linien 22A bis 22D gemäß dem zehnten bis fünfzehnten Ausgestaltungsbeispiel anstelle oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem neunten Ausgestaltungsbeispiel verwendet werden. Auch können modifizierten Linien 22A bis 22D mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D gemäß dem neunten bis fünfzehnten Ausgestaltungsbeispiel kombinieren, verwendet werden.
  • Außerdem können bei der SiC-Halbleitervorrichtung 101 die modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel anstelle der modifizierten Linien 22A bis 22D gemäß dem ersten Ausgestaltungsbeispiel verwendet werden. Außerdem kann jede der modifizierten Linien 22A bis 22D gemäß dem siebzehnten bis zwanzigsten Ausgestaltungsbeispiel anstelle oder zusätzlich zu den modifizierten Linien 22A bis 22D gemäß dem sechzehnten Ausgestaltungsbeispiel verwendet werden. Das heißt, es können modifizierten Linien 22A bis 22D mit Ausgestaltungen, die mindestens zwei Merkmale der modifizierten Linien 22A bis 22D gemäß dem sechzehnten bis einundzwanzigsten Ausgestaltungsbeispiel kombinieren, verwendet werden.
  • In den 15 bis 18 enthält die SiC-Halbleitervorrichtung 101 eine SiC-Halbleiterschicht 102. Die SiC-Halbleiterschicht 102 enthält einen 4H-SiC-Einkristall als Beispiel für einen SiC-Einkristall, der aus einem hexagonalen Kristall besteht. Die SiC-Halbleiterschicht 102 ist in Chip-Form eines rechteckigen Parallelepipeds ausgebildet.
  • Die SiC-Halbleiterschicht 102 weist eine erste Hauptfläche 103 auf einer Seite, eine zweite Hauptfläche 104 auf einer anderen Seite und Seitenflächen 105A, 105B, 105C und 105D auf, die die erste Hauptfläche 103 und die zweite Hauptfläche 104 verbinden. Die erste Hauptfläche 103 und die zweite Hauptfläche 104 sind in einer Draufsicht gesehen in einer Normalenrichtung Z (im Folgenden einfach „Draufsicht“ genannt) in viereckiger Form (hier rechteckige Formen) ausgebildet.
  • Die erste Hauptfläche 103 ist eine Bauelementfläche, in der ein funktionales Bauelement gebildet wird. Die zweite Hauptfläche 104 besteht aus einer Bodenfläche mit Schleifspuren. Die Seitenflächen 105A bis 105D bestehen jeweils aus einer glatten Spaltfläche, die einer Kristallebene des SiC-Einkristalls zugewandt ist. Die Seitenflächen 105A bis 105D sind frei von einer Schleifspur.
  • Eine Dicke TL der SiC-Halbleiterschicht 102 sollte nicht weniger als 40 µm und nicht mehr als 200 µm betragen. Die Dicke TL sollte nicht weniger als 40 µm und nicht mehr als 60 µm, nicht weniger als 60 µm und nicht mehr als 80 µm, nicht weniger als 80 µm und nicht mehr als 100 µm, nicht weniger als 100 µm und nicht mehr als 120 µm, nicht weniger als 120 µm und nicht mehr als 140 µm, nicht weniger als 140 µm und nicht mehr als 160 µm, nicht weniger als 160 µm und nicht mehr als 180 µm oder nicht weniger als 180 µm und nicht mehr als 200 µm betragen. Die Dicke TL beträgt vorzugsweise nicht weniger als 60 µm und nicht mehr als 150 µm.
  • In der vorliegenden Ausführung sind die erste Hauptfläche 103 und die zweite Hauptfläche 104 den c-Ebenen des SiC-Einkristalls zugewandt. Die erste Hauptfläche 103 ist der (0001)-Ebene (Siliziumebene) zugewandt. Die zweite Hauptfläche 104 ist der (000-1)-Ebene (Kohlenstoffebene) des SiC-Einkristalls zugewandt.
  • Die erste Hauptfläche 103 und die zweite Hauptfläche 104 haben einen Abweichungswinkel θ, der in einem Winkel von nicht mehr als 10° in [11-20]-Richtung zu den c-Ebenen des SiC-Einkristalls geneigt ist. Die Normalenrichtung Z ist genau um den Winkel 9 gegenüber der c-Achse ([0001]-Richtung) des SiC-Einkristalls geneigt.
  • Der Abweichungswinkel θ sollte nicht weniger als 0° und nicht mehr als 5,0° betragen. Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 0° und höchstens 1,0°, mindestens 1,0° und höchstens 1,5°, mindestens 1,5° und höchstens 2,0°, mindestens 2,0° und höchstens 2,5°, mindestens 2,5° und höchstens 3,0°, mindestens 3,0° und höchstens 3,5°, mindestens 3,5° und höchstens 4,0°, mindestens 4,0° und höchstens 4,5° oder mindestens 4,5° und höchstens 5,0° eingestellt sein. Der Abweichungswinkel θ überschreitet vorzugsweise 0°. Der Abweichungswinkel θ kann weniger als 4,0° betragen.
  • Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 3,0° und höchstens 4,5° eingestellt sein. In diesem Fall wird der Abweichungswinkel 9 vorzugsweise in einem Winkelbereich von mindestens 3,0° und höchstens 3,5° oder mindestens 3,5° und höchstens 4,0° eingestellt. Der Abweichungswinkel θ kann in einem Winkelbereich von mindestens 1,5° und höchstens 3,0° eingestellt sein. In diesem Fall wird der Abweichungswinkel 9 vorzugsweise in einem Winkelbereich von mindestens 1,5° und höchstens 2,0° oder mindestens 2,0° und höchstens 2,5° eingestellt.
  • Längen der Seitenflächen 105A bis 105D sollten je nicht weniger als 1 mm und nicht mehr als 10 mm betragen (z.B. nicht weniger als 2 mm und nicht mehr als 5 mm) . In der vorliegenden Ausführung übersteigen die Flächen der Seitenflächen 105B und 105D die Flächen der Seitenflächen 105A und 105C. Die erste Hauptfläche 103 und die zweite Hauptfläche 104 können in der Draufsicht in quadratischen Formen ausgebildet sein. In diesem Fall sind die Oberflächen der Seitenflächen 105A und 105C gleich den Oberflächen der Seitenflächen 105B und 105D.
  • In der vorliegenden Ausführung erstrecken sich die Seitenfläche 105A und die Seitenfläche 105C in einer ersten Richtung X und stehen sich in einer zweiten Richtung Y gegenüber, die die erste Richtung X schneidet. In der vorliegenden Ausführung erstrecken sich die Seitenfläche 105B und die Seitenfläche 105D in der zweiten Richtung Y und stehen sich in der ersten Richtung X gegenüber. Genauer gesagt, die zweite Richtung Y ist orthogonal zur ersten Richtung X.
  • In der vorliegenden Ausführung ist die erste Richtung X auf die m-Achsen-Richtung ([1-100]-Richtung) des SiC-Einkristalls eingestellt. Die zweite Richtung Y ist auf die a-Achsen-Richtung ([11-20]-Richtung) des SiC-Einkristalls eingestellt.
  • Die Seitenfläche 105A und die Seitenfläche 105C bilden in der Draufsicht kurze Seiten der SiC-Halbleiterschicht 102. Die Seitenfläche 105A und die Seitenfläche 105C werden durch die a-Ebenen des SiC-Einkristalls gebildet und stehen sich in a-Achsen-Richtung gegenüber. Die Seitenfläche 105A wird durch die (-1-120)-Ebene des SiC-Einkristalls gebildet. Die Seitenfläche 105C wird durch die (11-20)-Ebene des SiC-Einkristalls gebildet.
  • Die Seitenfläche 105A und die Seitenfläche 105C können geneigte Flächen bilden, die, wenn man von einer Normalen der ersten Hauptfläche 103 ausgeht, sich in Richtung der c-Achse ([0001]-Richtung) des SiC-Einkristalls relativ zu der Normalen neigen. In diesem Fall können die Seitenfläche 105A und die Seitenfläche 105C in einem Winkel entsprechend dem Abweichungswinkel θ relativ zur Normalen der ersten Hauptfläche 103 geneigt sein, wenn die Normale zur ersten Hauptfläche 103 0° beträgt. Der Winkel in Übereinstimmung mit dem Abweichungswinkel θ kann dem Abweichungswinkel θ entsprechen oder ein Winkel sein, der größer als 0° und kleiner als der Abweichungswinkel θ ist.
  • Die Seitenfläche 105B und die Seitenfläche 105D bilden in der Draufsicht die Längsseiten der SiC-Halbleiterschicht 102. Die Seitenfläche 105B und die Seitenfläche 105D werden durch die m-Ebenen des SiC-Einkristalls gebildet und stehen sich in m-Achsen-Richtung gegenüber. Die Seitenfläche 105B wird durch die (-1100)-Ebene des SiC-Einkristalls gebildet. Die Seitenfläche 105D wird durch die (1-100)-Ebene des SiC-Einkristalls gebildet. Die Seitenfläche 105B und die Seitenfläche 105D erstrecken sich in ebenen Formen entlang der Normalen zur ersten Hauptfläche 103. Genauer gesagt, die Seitenfläche 105B und die Seitenfläche 105D werden im Wesentlichen senkrecht zur ersten Hauptfläche 103 und zur zweiten Hauptfläche 104 gebildet.
  • In der vorliegenden Ausführung hat die SiC-Halbleiterschicht 102 eine laminierte Struktur, die ein n+-artiges SiC-Halbleitersubstrat 6 und eine n-artige SiC-Epitaxialschicht umfasst. Das SiC-Halbleitersubstrat 106 und die SiC-Epitaxialschicht 107 entsprechen dem SiC-Halbleitersubstrat 6 bzw. der SiC-Epitaxialschicht 7 gemäß der ersten bevorzugten Ausführung. Die zweite Hauptfläche 104 der SiC-Halbleiterschicht 102 wird durch das SiC-Halbleitersubstrat 106 gebildet.
  • Die erste Hauptfläche 103 wird von der SiC-Epitaxialschicht 107 gebildet. Die Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 werden durch das SiC-Halbleitersubstrat 106 und die SiC-Epitaxialschicht 107 gebildet.
  • Die Dicke TS des SiC-Halbleitersubstrats 106 sollte nicht weniger als 40 µm und nicht mehr als 150 µm betragen. Die Dicke TS sollte nicht weniger als 40 µm und nicht mehr als 50 µm, nicht weniger als 50 µm und nicht mehr als 60 µm, nicht weniger als 60 µm und nicht mehr als 70 µm, nicht weniger als 70 µm und nicht mehr als 80 µm, nicht weniger als 80 µm und nicht mehr als 90 µm, nicht weniger als 90 µm und nicht mehr als 100 µm, nicht weniger als 100 µm und nicht mehr als 110 µm, nicht weniger als 110 µm und nicht mehr als 120 µm, nicht weniger als 120 µm und nicht mehr als 130 µm, nicht weniger als 130 µm und nicht mehr als 140 µm, oder nicht weniger als 140 µm und nicht mehr als 150 µm betragen. Die Dicke TS beträgt vorzugsweise nicht weniger als 40 µm und nicht mehr als 130 µm. Durch die Verdünnung des SiC-Halbleitersubstrats 106 wird ein Strompfad verkürzt und somit eine Verringerung des Widerstandswertes erreicht.
  • Eine Dicke TE der SiC-Epitaxialschicht 107 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke TE sollte nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 25 µm, nicht weniger als 25 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 35 µm, nicht weniger als 35 µm und nicht mehr als 40 µm, nicht weniger als 40 µm und nicht mehr als 45 µm oder nicht weniger als 45 µm und nicht mehr als 50 µm betragen. Die Dicke TE beträgt vorzugsweise nicht weniger als 5 µm und nicht mehr als 15 µm.
  • Eine n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 107 ist nicht mehr als eine n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats 106. Genauer gesagt, ist die n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 107 geringer als die n-artig Verunreinigungskonzentration des SiC-Halbleitersubstrats 106. Die n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats 106 kann nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen. Die n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 107 kann nicht weniger als 1, 0×1015 cm-3 und nicht mehr als 1, 0×1018 cm-3 betragen.
  • In der vorliegenden Ausführung weist die SiC-Epitaxialschicht 107 eine Vielzahl von Bereichen mit unterschiedlichen n-artigen Verunreinigungskonzentration entlang der Normalenrichtung Z auf. Genauer gesagt enthält die SiC-Epitaxialschicht 107 einen Hochkonzentrationsbereich 108 mit einer vergleichsweise hohen n-artigen Verunreinigungskonzentration und einen Niedrigkonzentrationsbereich 109 mit einer n-artigen Verunreinigungskonzentration, die niedriger ist als im Hochkonzentrationsbereich 108. Der Hochkonzentrationsbereich 112a ist in einem Bereich an der Seite der ersten Hauptfläche 103 gebildet. Der Niedrigkonzentrationsbereich 109 ist in einer Region auf der Seite der zweiten Hauptfläche 104 relativ zu dem Hochkonzentrationsbereich 108 gebildet.
  • Die n-artige Verunreinigungskonzentration des Hochkonzentrationsbereichs 108 sollte nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Die n-artige Verunreinigungskonzentration des Niedrigkonzentrationsbereichs 109 sollte nicht weniger als 1×1015 cm-3 und nicht mehr als 1×1016 cm-3 betragen.
  • Eine Dicke des Hochkonzentrationsbereichs 108 ist nicht mehr als eine Dicke des Niedrigkonzentrationsbereichs 109. Genauer gesagt, ist die Dicke des Hochkonzentrationsbereichs 108 geringer als die Dicke des Niedrigkonzentrationsbereichs 109. Das heißt, die Dicke des Hochkonzentrationsbereichs 108 ist weniger als die Hälfte der Gesamtdicke der SiC-Epitaxialschicht 107.
  • Die SiC-Halbleiterschicht 102 umfasst einen aktiven Bereich 111 und einen äußeren Bereich 112. Der aktive Bereich 111 ist eine Region, in der ein vertikaler MISFET (Metall-Isolator-Feldeffekttransistor) als Beispiel für ein funktionales Bauelement ausgebildet ist. In der Draufsicht wird die aktive Region 111 in einem zentralen Teil der SiC-Halbleiterschicht 102 in Abständen zu einer inneren Region von den Seitenflächen 105A bis 105D gebildet. In der Draufsicht wird die aktive Region 111 in einer vierseitigen Form (in dieser Ausführung in einer rechteckigen Form) mit vier Seiten parallel zu den vier Seitenflächen 105A bis 105D gebildet.
  • Die äußere Region 112 ist ein Bereich an einer Außenseite der aktiven Region 111. Die äußere Region 112 wird in einem Bereich zwischen den Seitenflächen 105A bis 105D und den peripheren Kanten der aktiven Region 111 gebildet. Die äußere Region 112 ist in einer endlosen Form ausgebildet (in der vorliegenden Ausführung eine vierseitige Ringform), die die aktive Region 111 in der Draufsicht umgibt.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Hauptflächen-Isolierschicht 113, die auf der ersten Hauptfläche 103 gebildet wird. Die Hauptflächen-Isolierschicht 113 entspricht der Hauptflächen-Isolierschicht 10 gemäß der ersten bevorzugten Ausführung. Die Hauptflächen-Isolierschicht 113 bedeckt selektiv die aktive Region 111 und die äußere Region 112. Die Hauptflächen-Isolierschicht 113 kann Siliziumoxid (SiO2) enthalten.
  • Die Hauptflächen-Isolierschicht 113 hat vier isolierende Seitenflächen 114A, 114B, 114C und 114D, die von den Seitenflächen 105A bis 105D freiliegen. Die isolierenden Seitenflächen 114A bis 114D sind durchgehend zu den Seitenflächen 105A bis 105D. Die isolierenden Seitenflächen 114A bis 114D sind bündig mit den Seitenflächen 105A bis 105D ausgebildet. Die isolierenden Seitenflächen 114A bis 114D bestehen aus Spaltflächen.
  • Die Dicke der Hauptflächen-Isolierschicht 113 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der Hauptflächen-Isolierschicht 113 sollte nicht weniger als 1 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Hauptflächen-Gate-Elektrodenschicht 115, die auf der Hauptflächen-Isolierschicht 113 als eine erste Hauptflächen-Elektrodenschicht ausgebildet ist. Eine Gatespannung wird an die Hauptflächen-Gate-Elektrodenschicht 115 angelegt. Die Gatespannung sollte nicht weniger als 10 V und nicht mehr als 50 V betragen (z.B. ca. 30 V). Die Hauptflächen-Gate-Elektrodenschicht 115 durchdringt die Hauptflächen-Isolierschicht 113 und ist elektrisch mit einem beliebigen Bereich der SiC-Halbleiterschicht 102 verbunden.
  • Die Hauptflächen-Gate-Elektrodenschicht 115 umfasst ein Gate-Pad 116 und Gate-Finger 117 und 118. Das Gate-Pad 116 und die Gate-Finger 117 und 118 sind in der aktiven Region 111 angeordnet.
  • Das Gate-Pad 116 ist in der Draufsicht entlang der Seitenfläche 105A ausgebildet. Das Gate-Pad 116 ist in der Draufsicht entlang eines zentralen Bereichs der Seitenfläche 105A gebildet. Das Gate-Pad 116 kann entlang eines Eckabschnitts gebildet werden, der zwei beliebige Seitenflächen 105A bis 105D in der Draufsicht verbindet. Das Gate-Pad 116 kann in der Draufsicht viereckig ausgebildet sein.
  • Die Gate-Finger 117 und 118 umfassen einen äußeren Gate-Finger 117 und einen inneren Gate-Finger 118. Der äußere Gate-Finger 117 ist aus dem Gate-Pad 116 herausgeführt und erstreckt sich in Bandform entlang einer peripheren Kante der aktiven Region 111. In der vorliegenden Ausführung ist der äußere Gate-Finger 117 entlang der drei Seitenflächen 105A, 105B und 105D so geformt, dass er eine innere Region der aktiven Region 111 aus drei Richtungen abgrenzt.
  • Der äußere Gate-Finger 117 hat ein Paar offene Endabschnitte 119 und 120. Die beiden offenen Endabschnitte 119 und 120 werden in einem Bereich gegenüber dem Gate-Pad 116 über die innere Region der aktiven Region 111 gebildet. In der vorliegenden Ausführung sind die beiden offenen Endabschnitte 119 und 120 entlang der Seitenfläche 105C ausgebildet.
  • Der innere Gate-Finger 118 wird vom Gate-Pad 116 zur inneren Region der aktiven Region 111 herausgeführt. Der innere Gate-Finger 118 erstreckt sich als Bandform in die innere Region der aktiven Region 111. Der innere Gate-Finger 118 erstreckt sich vom Gate-Pad 116 in Richtung der Seitenfläche 105C.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Hauptflächen-Source-Elektrodenschicht 121, die auf der Hauptflächen-Isolierschicht 113 als eine erste Hauptflächen-Elektrodenschicht ausgebildet ist. Eine Source-Spannung wird an die Hauptflächen-Source-Elektrodenschicht 121 angelegt. Die Source-Spannung kann eine Referenzspannung (z.B. eine GND-Spannung) sein. Die Hauptflächen-Gate-Elektrodenschicht 121 durchdringt die Hauptflächen-Isolierschicht 113 und ist elektrisch mit einem beliebigen Bereich der SiC-Halbleiterschicht 102 verbunden. In der vorliegenden Ausführung umfasst die Hauptflächen-Source-Elektrodenschicht 121 ein Source-Pad 122, eine Source-Routing-Verdrahtung 123 und einen Source-Anschlussteil 124.
  • Das Source-Pad 122 wird in der aktiven Region 111 in Abständen von dem Gate-Pad 116 und den Gate-Fingern 117 und 118 gebildet. Das Source-Pad 122 ist in der Draufsicht in C-Form (umgekehrte C-Form in 17 und 18) geformt, so dass es einen Bereich in C-Form (umgekehrte C-Form in 17 und 18) abdeckt, der durch das Gate-Pad 116 und die Gate-Finger 117 und 118 begrenzt ist.
  • Die Source-Routing-Verkabelung 123 ist in der äußeren Region 112 gebildet. Die Source-Routing-Verdrahtung 123 erstreckt sich als Bandform entlang der aktiven Region 111. In der vorliegenden Ausführung ist die Source-Routing-Verdrahtung 123 in einer Endlosform (in dieser Ausführungsform eine vierseitige Ringform) ausgebildet, die die aktive Region 111 in der Draufsicht umgibt. Die Source-Routing-Verdrahtung 123 ist elektrisch mit der SiC-Halbleiterschicht 102 in der äußeren Region 112 verbunden.
  • Der Source-Anschlussteil 124 verbindet das Source-Pad 122 und die Source-Routing-Verdrahtung 123. Der Source-Anschlussteil 124 wird in einem Bereich zwischen dem Paar offener Endabschnitte 119 und 120 des äußeren Gate-Fingers 117 gebildet. Der Source-Anschlussteil 124 kreuzt einen Grenzbereich zwischen der aktiven Region 111 und der äußeren Region 112 vom Source-Pad 122 und ist mit der Source-Routing-Verdrahtung 123 verbunden.
  • Der in der aktiven Region 111 gebildete MISFET beinhaltet aufgrund seiner Struktur einen npn-artigen parasitären Bipolartransistor. Fließt ein in der aktiven Region 112 erzeugter Lawinenstrom in die aktive Region 111, wird der parasitäre Bipolartransistor in den EIN-Zustand versetzt. In diesem Fall kann die Steuerung des MISFET instabil werden, z.B. durch „Latchup“.
  • Daher wird bei der SiC-Halbleitervorrichtung 101 die Struktur der Hauptflächen-Source-Elektrodenschicht 121 verwendet, um eine Lawinenstrom absorbierende Struktur zu bilden, die einen in der äußeren Region 112 erzeugten Lawinenstrom absorbiert. Genauer gesagt wird der in der äußeren Region 112 erzeugte Lawinenstrom von der Source-Routing-Verdrahtung 123 absorbiert und gelangt über den Source-Anschlussteil 124 zum Source-Pad 122. Wenn ein leitfähiger Draht (z.B. ein Bonddraht) für den externen Anschluss an dem Source-Pad 122 angeschlossen wird, wird der Lawinenstrom durch diesen leitfähigen Draht abgeführt.
  • Das Schalten des parasitären Bipolartransistors in den EIN-Zustand durch einen in der äußeren Region 112 erzeugten unerwünschten Strom kann dadurch verhindert werden. „Latchup“ kann so unterdrückt und damit die Stabilität der Kontrolle des MISFET verbessert werden.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Passivierungsschicht 125 (Isolierschicht), die auf der Hauptflächen-Isolierschicht 113 ausgebildet ist. Die Passivierungsschicht 125 kann eine einschichtige Struktur haben, die aus einer Siliziumoxidschicht oder einer Siliziumnitridschicht besteht. Die Passivierungsschicht 125 kann eine laminierte Struktur haben, die eine Siliziumoxidschicht und eine Siliziumnitridschicht enthält. Die Siliziumoxidschicht kann auf der Siliziumnitridschicht gebildet sein. Die Siliziumnitridschicht kann auf der Siliziumoxidschicht gebildet sein. In der vorliegenden Ausführung hat die Passivierungsschicht 125 eine einschichtige Struktur, die aus einer Siliziumnitridschicht besteht.
  • Die Passivierungsschicht 125 umfasst die vier Seitenflächen 126A, 126B, 126C und 126D. In der Draufsicht sind die Seitenflächen 126A bis 126D der Passivierungsschicht 125 in Abständen zum inneren Bereich hin von den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 her gebildet. In der Draufsicht legt die Passivierungsschicht 125 einen peripheren Randbereich der SiC-Halbleiterschicht 102 frei. Die Passivierungsschicht 125 legt die Hauptflächen-Isolierschicht 113 frei.
  • Die Passivierungsschicht 125 bedeckt selektiv die Hauptflächen-Gate-Elektrodenschicht 115 und die Hauptflächen-Source-Elektrodenschicht 121. Die Passivierungsschicht 125 umfasst eine Gate-Sub-Pad-Öffnung 127 und eine Source-Sub-Pad-Öffnung 128. Die Gate-Sub-Pad-Öffnung 127 legt das Gate-Pad 116 nach außen frei. Die Source-Pad-Öffnung 128 legt das Source-Pad 122 nach außen frei.
  • Die Dicke der Passivierungsschicht 125 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der Passivierungsschicht 125 sollte nicht weniger als 1 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Harzschicht 129 (Isolierschicht), die auf der Passivierungsschicht 125 gebildet ist. Die Passivierungsschicht 125 und die Harzschicht 129 bilden eine einzige isolierende Schichtstruktur (Isolierschicht). In 17 ist die Harzschicht 129 schraffiert dargestellt.
  • Die Harzschicht 129 kann ein lichtempfindliches Harz vom negativen oder positiven Typ beinhalten. In der vorliegenden Ausführung enthält die Harzschicht 129 ein Polybenzoxazol als Beispiel für ein lichtempfindliches Harz eines positiven Typs. Die Harzschicht 129 kann ein Polyimid als Beispiel für ein lichtempfindliches Harz eines negativen Typs enthalten.
  • Die Harzschicht 129 bedeckt selektiv die Hauptflächen-Gate-Elektrodenschicht 115 und die Hauptflächen-Source-Elektrodenschicht 121. Die Harzschicht 129 umfasst vier Harzseitenflächen 17A, 17B, 17C und 130D. Die Harzseitenflächen 130A bis 130D werden in Abständen zu der inneren Region hin von den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 gebildet. Die Harzschicht 129 legt zusammen mit der Passivierungsschicht 125 die Hauptflächen-Isolierschicht 113 frei. In der vorliegenden Ausführung sind die Harzseitenflächen 130A bis 130D bündig mit den Seitenflächen 126A bis 126D der Passivierungsschicht 125 ausgebildet.
  • Die Harzseitenflächen 130A bis 130D der Harzschicht 129, mit den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102, begrenzen eine Schneidstraße (engl. dicing street) . In der vorliegenden Ausführung grenzen die Seitenflächen 126A bis 126D der Passivierungsschicht 125 auch die Schneidstraße ab. Durch die Schneidstraße ist es beim Ausschneiden der SiC-Halbleitervorrichtung 101 aus einem einzigen SiC-Halbleiterwafer überflüssig, die Harzschicht 129 und die Passivierungsschicht 125 physikalisch zu schneiden. Die SiC-Halbleitervorrichtung 101 kann dadurch problemlos aus dem einzelnen SiC-Halbleiterwafer herausgeschnitten werden. Zudem können die Isolationsabstände von den Seitenflächen 105A bis 105D erhöht werden.
  • Die Breite der Schneidstraße sollte nicht weniger als 1 µm und nicht mehr als 25 µm betragen. Die Breite der Schneidstraße sollte nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm oder nicht weniger als 20 µm und nicht mehr als 25 µm betragen.
  • Die Harzschicht 129 enthält eine Gate-Pad-Öffnung 131 und eine Source-Pad-Öffnung 132. Die Gate-Pad-Öffnung 131 legt das Gate-Pad 116 nach außen frei. Die Source-Pad-Öffnung 132 legt das Source-Pad 122 nach außen frei.
  • Die Gate-Pad-Öffnung 131 ist mit der Gate-Sub-Pad-Öffnung 127 der Passivierungsschicht 125 verbunden. Die Innenwände der Gate-Pad-Öffnung 131 können an Außenseiten der Innenwände der Gate-Sub-Pad-Öffnung 127 positioniert sein. Die Innenwände der Gate-Pad-Öffnung 131 können an Innenseiten der Innenwände der Gate-Sub-Pad-Öffnung 127 positioniert sein. Die Harzschicht 129 kann die Innenwände der Öffnung 127 des Gate-Sub-Pads bedecken.
  • Die Source-Pad-Öffnung 132 ist mit der Source-Sub-Pad-Öffnung 128 der Passivierungsschicht 125 verbunden. Die Innenwände der Gate-Pad-Öffnung 131 können an Außenseiten der Innenwände der Source-Sub-Pad-Öffnung 128 positioniert sein. Die Innenwände der Source-Pad-Öffnung 132 können an Innenseiten der Innenwände der Source-Sub-Pad-Öffnung 128 positioniert sein. Die Harzschicht 129 kann die Innenwände der Source-Sub-Pad-Öffnung 128 bedecken.
  • Die Dicke der Harzschicht 129 sollte nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der Harzschicht 129 sollte nicht weniger als 1 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm, oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Drain-Elektrodenschicht 133, die auf der zweiten Hauptfläche 104 als zweite Hauptflächen-Elektrodenschicht ausgebildet ist. Die Drain-Elektrodenschicht 133 bildet einen ohmschen Kontakt mit der zweiten Hauptfläche104 (SiC-Halbleitersubstrat 106). Das heißt, das SiC-Halbleitersubstrat 106 wird als Drain-Region 134 des MISFETs ausgebildet. Außerdem wird die SiC-Epitaxialschicht 107 als Drift-Region 135 des MISFET gebildet. Eine maximale Spannung zwischen der Hauptflächen-Source-Elektrodenschicht 121 und der Drain-Elektrodenschicht 133 sollte im ausgeschalteten Zustand nicht weniger als 1000 V und nicht mehr als 10000 V betragen.
  • Die Drain-Elektrodenschicht 133 kann mindestens eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht, eine Ag-Schicht und/oder eine Al-Schicht umfassen. Die Drain-Elektrodenschicht 133 kann eine einschichtige Struktur aufweisen, die eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht, eine Ag-Schicht oder eine Al-Schicht enthält. Die Drain-Elektrodenschicht 133 kann eine laminierte Struktur aufweisen, bei der mindestens zwei Schichten geschichtet sind und eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht, eine Ag-Schicht und/oder eine Al-Schicht in beliebiger Weise umfassen. Die Drain-Elektrodenschicht 133 kann eine vierschichtige Struktur aufweisen, die eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht und eine Ag-Schicht umfasst, die in dieser Reihenfolge von der zweiten Hauptfläche 104 aus geschichtet werden.
  • Die SiC-Halbleitervorrichtung 101 enthält die Vielzahl der modifizierten Linien 22A bis 22D (die Bereiche mit rauer Oberfläche 20A bis 20D und die Bereiche mit glatter Oberfläche 21A bis 21D) gemäß dem ersten Ausgestaltungsbeispiel, die an den Seitenflächen 105Abis 105D der SiC-Halbleiterschicht 102 gebildet werden. Die Struktur der modifizierten Linien 22A bis 22D der SiC-Halbleitervorrichtung 101 ist die gleiche wie die Struktur der modifizierten Linien 22A bis 22D der SiC-Halbleitervorrichtung 1 mit Ausnahme des Punktes, dass sie in der SiC-Halbleiterschicht 102 anstelle der SiC-Halbleiterschicht 2 gebildet werden.
  • Die Beschreibungen der modifizierten Linien 22A bis 22D der SiC-Halbleitervorrichtung 1 gelten jeweils für die modifizierten Linien 22A bis 22D der SiC-Halbleitervorrichtung 101. Eine gesonderte Beschreibung der modifizierten Linien 22A bis 22D der SiC-Halbleitervorrichtung 101 wird daher weggelassen.
  • 19 ist eine vergrößerte Ansicht einer in 18 dargestellten Region XIX und ist ein Diagramm zur Beschreibung der Struktur der ersten Hauptfläche 103. 20 ist ein Schnitt entlang der in 19 gezeigten Linie XX-XX. 21 ist ein Schnitt entlang der in 19 gezeigten Linie XXI-XXI. 22 ist eine vergrößerte Ansicht einer in 20 gezeigten Region XXII. 23 ist ein Schnitt entlang der in 18 gezeigten Linie XXIII-XXIII. 24 ist eine vergrößerte Ansicht einer Region XXIV, die in 23 gezeigt ist.
  • In 19 bis 23 umfasst die SiC-Halbleitervorrichtung 101 eine p-artige Körperregion 141, die in einem Oberflächenschichtteil der ersten Hauptfläche 103 in der aktiven Region 111 ausgebildet ist. In der vorliegenden Ausführung ist die Körperregion 141 über eine gesamte Fläche einer Region der ersten Hauptfläche 103 gebildet, die die aktive Region 111 bildet. Die Körperregion 141 definiert dabei die aktive Region 111. Eine p-artige Verunreinigungskonzentration der Körperregion 141 sollte nicht weniger als 1,0×1016 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Vielzahl von Gate-Gräben 142, die im Oberflächenschichtteil der ersten Hauptfläche 103 in der aktiven Region 111 ausgebildet ist. In Draufsicht sind die Vielzahl an Gate-Gräben 142 jeweils in Bandform entlang der ersten Richtung X (der m-Achsen-Richtung des SiC-Einkristalls) und in Abständen entlang der zweiten Richtung Y (der a-Achsen-Richtung des SiC-Einkristalls) ausgebildet.
  • In der vorliegenden Ausführung erstreckt sich jeder Gate-Graben 142 von einem peripheren Randabschnitt auf einer Seite (der Seitenfläche 105B-Seite) zu einem peripheren Randabschnitt auf einer anderen Seite (der Seitenfläche 105D-Seite) der aktiven Region 111. Die Vielzahl der Gate-Gräben 142 ist in der Draufsicht insgesamt streifenförmig ausgebildet.
  • Jeder Gate-Graben 142 kreuzt einen Zwischenabschnitt zwischen dem Umfangskantenabschnitt auf einer Seite und dem Umfangskantenabschnitt auf der anderen Seite des aktiven Bereichs 111. Ein Endabschnitt jedes Gate-Grabens 142 ist am peripheren Randbereich auf einer Seite des aktiven Bereichs 111 positioniert. Ein weiterer Endabschnitt jedes Gate-Grabens 142 befindet sich am peripheren Randabschnitt auf der anderen Seite der aktiven Region 111.
  • Die Länge jedes Gate-Grabens 142 sollte nicht kleiner als 0,5 mm sein. Die Länge jedes Gate-Grabens 142 ist in dem in 21 gezeigten Abschnitt eine Länge vom Endabschnitt auf der Seite eines Verbindungsteils jedes Gate-Grabens 142 und des äußeren Gate-Fingers 117 bis zum Endabschnitt auf der gegenüberliegenden Seite. In der vorliegenden Ausführung beträgt die Länge jedes Gate-Grabens 142 nicht weniger als 1 mm und nicht mehr als 10 mm (z.B. nicht weniger als 2 mm und nicht mehr als 5 mm) . Eine Gesamtausdehnung von einem oder mehreren der Gate-Gräben 142 pro Flächeneinheit sollte nicht weniger als 0,5 mµ/µm2 und nicht mehr als 0,75 µm/µm2 betragen.
  • Jeder Gate-Graben 142 beinhaltet integral einen aktiven Gate-Graben-Abschnitt 143 und einen Kontakt-Graben-Abschnitt 144. Der aktive Gate-Graben-Abschnitt 143 ist ein Abschnitt in der aktiven Region 111, der entlang eines Kanals des MISFET orientiert ist.
  • Der Kontakt-Graben-Abschnitt 144 ist ein Teil des Gate-Grabens 142, der hauptsächlich als Kontakt mit dem äußeren Gate-Fingers 117 dient. Der Kontakt-Graben-Abschnitt 144 wird vom aktiven Gate-Graben-Abschnitt 143 zum peripheren Randabschnitt der aktiven Region 111 herausgeführt. Der Kontakt-Graben-Abschnitt 144 wird in einem Bereich direkt unterhalb des äußeren Gate-Fingers 117 gebildet. Ein herausgeführter Anteil des Kontakt-Graben-Abschnitts 144 ist beliebig.
  • Jeder Gate-Graben 142 durchdringt den Körperbereich 141 und erreicht die SiC-Epitaxialschicht 107. Jeder Gate-Graben 142 umfasst Seitenwände und eine Bodenwand. Die Seitenwände, die die Längsseiten jedes Gate-Grabens 142 bilden, werden von den a-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die die kurzen Seiten jedes Gate-Grabens 142 bilden, werden von den m-Ebenen des SiC-Einkristalls gebildet.
  • Die Seitenwände jedes Gate-Grabens 142 können sich entlang der Normalenrichtung Z erstrecken. Die Seitenwände jedes Gate-Grabens 142 können im Wesentlichen senkrecht zur ersten Hauptfläche 103 sein. Winkel zwischen den Seitenwänden jedes Gate-Grabens 142 relativ zu der ersten Hauptfläche 103 innerhalb der SiC-Halbleiterschicht 102, sollten nicht weniger als 90° und nicht mehr als 95° betragen (z.B. nicht weniger als 91° und nicht mehr als 93°). Jeder Gate-Graben 142 kann in konischer Form ausgebildet sein, wobei in Schichtansicht die Öffnungsfläche auf Seiten der Bodenwand kleiner ist als die Öffnungsfläche an einer Öffnungsseite.
  • Die Bodenwand jedes Gate-Grabens 142 ist an der SiC-Epitaxialschicht 107 positioniert. Genauer gesagt, ist die Bodenwand jedes Gate-Grabens 142 im Hochkonzentrationsbereich 108 der SiC-Epitaxialschicht 107 positioniert. Die Bodenwand jedes Gate-Grabens 142 ist der c-Ebene des SiC-Einkristalls zugewandt. Die Bodenwand jedes Gate-Graben 142 hat einen Abweichungswinkel 9, der in [11-20]-Richtung relativ zur c-Ebene des SiC-Einkristalls geneigt ist.
  • Die Bodenwand jedes Gate-Grabens 142 kann parallel zur ersten Hauptfläche 103 gebildet sein. Offensichtlich kann die Bodenwand jedes Gate-Grabens 142 in Richtung der zweiten Hauptfläche 104 in einer gekrümmten Form ausgebildet werden.
  • Eine Tiefe in der Normalenrichtung Z jedes Gate-Grabens 142 sollte nicht weniger als 0,5 µm und nicht mehr als 3,0 µm betragen. Die Tiefe jedes Gate-Grabens 142 sollte nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm, nicht weniger als 1,5 µm und nicht mehr als 2,0 µm, nicht weniger als 2,0 µm und nicht mehr als 2,5 µm oder nicht weniger als 2,5 µm und nicht mehr als 3,0 µm betragen.
  • Die Breite jedes Gate-Grabens 142 in zweiter Richtung Y sollte nicht weniger als 0,1 µm und nicht mehr als 2 µm betragen. Die Breite jedes Gate-Grabens 142 sollte nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm oder nicht weniger als 1,5 µm und nicht mehr als 2 µm betragen.
  • In 22 umfasst ein Öffnungskantenabschnitt 146 jedes Gate-Grabens 142 einen geneigten Abschnitt 147, der von der ersten Hauptfläche 103 nach unten in Richtung einer Innenseite jedes Gate-Grabens 142 geneigt ist. Der Öffnungskantenabschnitt 146 jedes Gate-Grabens 142 ist ein Eckabschnitt, der die erste Hauptfläche 103 und die Seitenwände jedes Gate-Grabens 142 verbindet.
  • In der vorliegenden Ausführung ist der geneigte Abschnitt 147 in einer gekrümmten Form ausgebildet, die zur Seite der SiC-Halbleiterschicht 102 hin vertieft ist. Der geneigte Abschnitt 147 kann in einer gekrümmten Form ausgebildet werden, die in Richtung der entsprechenden Seite des Gate-Grabens 142 vorsteht. Der geneigte Abschnitt 147 entspannt eine Konzentration des elektrischen Feldes relativ zu dem Öffnungskantenabschnitt 146 des entsprechenden Gate-Grabens 142.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Gate-Isolierschicht 148 und eine Gate-Elektrodenschicht 149, die innerhalb der jeweiligen Gate-Gräben 142 gebildet werden. In 19 sind die Gate-Isolierschichten 148 und die Gate-Elektrodenschichten 149 schraffiert dargestellt.
  • Die Gate-Isolierschicht 148 enthält zumindest Siliziumoxid (SiO2), Siliziumnitrid (SiN), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO2) und/oder Tantaloxid (Ta2O3). Die Gate-Isolierschicht 148 kann eine laminierte Struktur haben, die eine SiN-Schicht und eine SiO2-Schicht enthält, die in dieser Reihenfolge von der Seite der SiC-Halbleiterschicht 102 gesichtet sind.
  • Die Gate-Isolierschicht 148 kann eine laminierte Struktur haben, die eine SiO2-Schicht und eine SiN-Schicht enthält, die in dieser Reihenfolge von der Seite der SiC-Halbleiterschicht 102 geschichtet sind. Die Gate-Isolierschicht 148 kann eine einschichtige Struktur haben, die aus einer SiO2-Schicht oder einer SiN-Schicht besteht. In der vorliegenden Ausführung hat die Gate-Isolierschicht 148 eine einschichtige Struktur, die aus einer SiO2-Schicht besteht.
  • Die Gate-Isolierschicht 148 wird in einem Film entlang der inneren Wandflächen jedes Gate-Grabens 142 gebildet und grenzt einen Aussparungsraum innerhalb des Gate-Grabens 142 ab. Die Gate-Isolierschicht 148 umfasst erste Regionen 148a, zweite Regionen 148b und dritte Regionen 148c.
  • Jede erste Region 148a wird entlang der Seitenwände des entsprechenden Gate-Grabens 142 gebildet. Jede zweite Region 148b wird entlang der Bodenwand des entsprechenden Gate-Grabens 142 gebildet. Jede dritte Region 148c wird entlang der ersten Hauptfläche 103 gebildet. Die dritte Region 148c der Gate-Isolierschicht 148 bildet einen Teil der Hauptflächen-Isolierschicht 113.
  • Eine Dicke Ta der ersten Region 148a ist kleiner als eine Dicke Tb der zweiten Region 148b und eine Dicke Tc der dritten Region 148c. Ein Verhältnis Tb/Ta der Dicke Tb des zweiten Bereichs 148b relativ zur Dicke Ta des ersten Bereichs 148a sollte nicht weniger als 2 und nicht mehr als 5 betragen. Ein Verhältnis T3/Ta der Dicke Tc des dritten Bereichs 148c zur Dicke Ta des ersten Bereichs 148a sollte nicht kleiner als 2 und nicht größer als 5 sein.
  • Die Dicke Ta der ersten Region 148a sollte nicht weniger als 0,01 µm. und nicht mehr als 0,2 µm betragen. Die Dicke Tb der zweiten Region 148b sollte nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen. Die Dicke Tc des dritten Bereichs 148c sollte nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen.
  • Indem die erste Region 148a dünner gemacht wird, kann die Zunahme von Ladungsträgern, die in Regionen der Körperregion 141 in der Nähe der Seitenwände des entsprechenden Gate-Grabens 142 induziert werden, verhindert werden. Eine Erhöhung des Kanalwiderstands kann dadurch verhindert werden. Indem der zweite Bereich 148b dick gemacht wird, kann die Konzentration des elektrischen Feldes relativ zu der Bodenwand des entsprechenden Gate-Grabens 142 reduziert werden.
  • Indem die dritte Region 148c dick gemacht wird, kann die Spannungsfestigkeit der Gate-Isolierschicht 148 in der Nähe des Öffnungskantenabschnitts 146 jedes Gate-Grabens 142 verbessert werden. Indem man die dritte Region 148c dick macht, kann auch ein Entfernen der dritten Region 148c bei einem Ätzvorgang verhindert werden.
  • Dadurch kann verhindert werden, dass auch die erste Region 148a durch das Entfernen der dritten Region 148c durch den Ätzvorgang entfernt wird. Folglich kann jede Gate-Elektrodenschicht 149 so gestaltet werden, dass sie der SiC-Halbleiterschicht 102 (Körperbereich 141) in geeigneter Weise über die entsprechende Gate-Isolierschicht 148 gegenüberliegt.
  • Die Gate-Isolierschicht 148 enthält ferner einen sich zu einem Innenraum des entsprechenden Gate-Grabens 142 hin wölbenden Abschnitt 148d am Öffnungskantenabschnitt 146 des entsprechenden Gate-Grabens 142. Der Wölbungsabschnitt 148d wird an einem Eckabschnitt gebildet, der die entsprechenden ersten Regionen 148a und die dritten Regionen 148c der Gate-Isolierschicht 148 verbindet.
  • Der Wölbungsabschnitt 148d wölbt sich bogenförmig zum Inneren des entsprechenden Gate-Grabens 142 hin. Der Wölbungsabschnitt 148d verengt eine Öffnung des entsprechenden Gate-Grabens 142 am Öffnungskantenabschnitt 146 des entsprechenden Gate-Grabens 142.
  • Der Wölbungsabschnitt 148d verbessert die dielektrische Widerstandsfähigkeit der Gate-Isolierschicht 148 an den Öffnungskantenabschnitten 146. Offensichtlich kann auch eine Gate-Isolierschicht 148 gebildet werden, die keinen Wölbungsabschnitt 148d aufweist. Es kann auch eine Gate-Isolierschicht 148 mit einer gleichmäßigen Dicke gebildet werden.
  • Jede Gate-Elektrodenschicht 149 ist in den entsprechenden Gate-Graben 142 über die Gate-Isolierschicht 148 eingebettet. Genauer gesagt ist die Gate-Elektrodenschicht 149 in den Aussparungsraum eingebettet, der durch die Gate-Isolierschicht 148 im entsprechenden Gate-Graben 142 abgegrenzt ist. Die Gate-Elektrodenschicht 149 wird durch die Gatespannung gesteuert.
  • Die Gate-Elektrodenschicht 149 hat einen oberen Endteil, der an der Öffnungsseite des entsprechenden Gate-Grabens 142 positioniert ist. Der obere Endteil der Gate-Elektrodenschicht 149 ist in einer gekrümmten Form ausgebildet, die zur Bodenwand des entsprechenden Gate-Grabens 142 hin vertieft ist. Der obere Endteil der Gate-Elektrodenschicht 149 hat einen verengten Abschnitt, der entlang des Wölbungsabschnitts 148d der Gate-Isolierschicht 148 eingeengt ist.
  • Die Querschnittsfläche der Gate-Elektrodenschicht 149 sollte nicht weniger als 0,05 µm2 und nicht mehr als 0,5 µm2 betragen. Die Querschnittsfläche der Gate-Elektrodenschicht 149 ist eine Fläche eines Abschnitts, der entsteht, wenn die Gate-Elektrodenschicht 149 in einer Richtung senkrecht zur Richtung geschnitten wird, in der sich der Gate-Graben 142 erstreckt. Die Querschnittsfläche der Gate-Elektrodenschicht 149 ist definiert als ein Produkt aus einer Tiefe der Gate-Elektrodenschicht 149 und einer Breite der Gate-Elektrodenschicht 149.
  • Die Tiefe der Gate-Elektrodenschicht 149 ist ein Abstand vom oberen Endteil zu einem unteren Endteil der Gate-Elektrodenschicht 149. Die Breite der Gate-Elektrodenschicht 149 ist eine Breite des Gate-Grabens 142 an einer Zwischenposition zwischen dem oberen Endteil und dem unteren Endteil der Gate-Elektrodenschicht 149. Wenn der obere Endteil eine gekrümmte Fläche ist, gilt die Position des oberen Endteils der Gate-Elektrodenschicht 149 als Zwischenposition des oberen Endteils der Gate-Elektrodenschicht 149.
  • Die Gate-Elektrodenschicht 149 enthält ein p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. Die p-artige Verunreinigung der Gate-Elektrodenschicht 149 kann zumindest Bor (B), Aluminium (Al), Indium (In) und/oder Gallium (Ga) umfassen.
  • Eine p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 149 ist nicht kleiner als die p-artige Verunreinigungskonzentration des Körperbereichs 141. Genauer gesagt, die p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 149 übersteigt die p-artige Verunreinigungskonzentration der Körperregion 141. Die p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 149 sollte nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1022 cm-3 betragen. Ein Schichtwiderstand der Gate-Elektrodenschicht 149 sollte nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (in der vorliegenden Ausführung etwa 200 Ω/□) betragen.
  • In 19 und 21 umfasst die SiC-Halbleitervorrichtung eine Gate-Verdrahtungsschicht 150, die in der aktiven Region 111 ausgebildet ist. Die Gate-Verdrahtungsschicht 150 ist elektrisch mit dem Gate-Pad 116 und den Gate-Fingern 117 und 118 verbunden. In 21 ist die Gate-Verdrahtungsschicht 150 schraffiert dargestellt.
  • Die Gate-Verdrahtungsschicht 150 wird auf der ersten Hauptfläche 103 gebildet. Genauer gesagt, die Gate-Verdrahtungsschicht 150 wird in den dritten Regionen 148c der Gate-Isolierschicht 148 gebildet. In der vorliegenden Ausführung ist die Gate-Verdrahtungsschicht 150 entlang des äußeren Gate-Fingers 117 gebildet. Genauer gesagt ist die Gate-Verdrahtungsschicht 150 entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 so gebildet, dass die innere Region der aktiven Region 111 aus drei Richtungen abgegrenzt wird.
  • Die Gate-Verdrahtungsschicht 150 wird mit der Gate-Elektrodenschicht 149 verbunden, die von dem Kontakt-Graben-Abschnitt 144 jedes Gate-Grabens 142 freiliegt. In der vorliegenden Ausführung wird die Gate-Verdrahtungsschicht 150 durch herausführende Abschnitte der Gate-Elektrodenschichten 149 gebildet, die aus den jeweiligen Gate-Gräben 142 auf die erste Hauptfläche 103 herausgeführt sind. Ein oberer Endteil der Gate-Verdrahtungsschicht 150 ist mit den oberen Endabschnitten der Gate-Elektrodenschicht 149 verbunden.
  • In 19, 20 und 22 umfasst die SiC-Halbleitervorrichtung 101 eine Vielzahl von Source-Gräben 155, die in der ersten Hauptfläche 103 in der aktiven Region 111 ausgebildet sind. Jeder Source-Graben 155 ist in einem Bereich zwischen zwei aneinandergrenzenden Gate-Gräben 142 ausgebildet.
  • Die Vielzahl der Source-Gräben 155 ist jeweils in Bandform ausgebildet und erstrecken sich entlang der ersten Richtung X (der m-Achsen-Richtung des SiC-Einkristalls). Die Vielzahl der Source-Gräben 155 sind in der Draufsicht insgesamt streifenförmig ausgebildet. Ein Abstand in der zweiten Richtung Y zwischen zentralen Abschnitten von der Source-Gräben 155, die aneinander angrenzen, sollte nicht weniger als 1,5 µm und nicht mehr als 3 µm betragen.
  • Jeder Source-Graben 155 durchdringt die Körperregion 141 und erreicht die SiC-Epitaxialschicht 107. Jeder Source-Graben 155 umfasst Seitenwände und eine Bodenwand. Die Seitenwände, die die Längsseiten jedes Source-Grabens 155 bilden, werden von den a-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände, die die kurzen Seiten jedes Gate-Grabens 155 bilden, werden von den m-Ebenen des SiC-Einkristalls gebildet.
  • Die Seitenwände jedes Source-Grabens 155 können sich entlang der Normalenrichtung Z erstrecken. Die Seitenwände jedes Source-Grabens 155 können im Wesentlichen senkrecht zur ersten Hauptfläche 103 sein. Winkel zwischen den Seitenwänden jedes Source-Grabens 155 relativ zu der ersten Hauptfläche 103 innerhalb der SiC-Halbleiterschicht 102, sollten nicht weniger als 90° und nicht mehr als 95° betragen (z.B. nicht weniger als 91° und nicht mehr als 93°). Jeder Source-Graben 155 kann in konischer Form ausgebildet sein, wobei in Schichtansicht die Öffnungsfläche auf Seiten der Bodenwand kleiner ist als die Öffnungsfläche an einer Öffnungsseite.
  • Eine Bodenwand jedes Source-Grabens 155 ist innerhalb der SiC-Epitaxialschicht 107 positioniert. Genauer gesagt, ist die Bodenwand jedes Source-Grabens 155 im Hochkonzentrationsbereich 108 der SiC-Epitaxialschicht 107 positioniert. Die Bodenwand jedes Source-Grabens 155 wird auf der Seite der zweiten Hauptfläche 104 relativ zur Bodenwand jedes Gate-Grabens 142 positioniert. Die Bodenwand jedes Source-Grabens 155 befindet sich in einem Bereich zwischen der Bodenwand jedes Gate-Grabens 142 und dem Niedrigkonzentrationsbereich 109.
  • Die Bodenwand jedes Source-Grabens 155 ist der c-Ebene des SiC-Einkristalls zugewandt. Die Bodenwand jedes Source-Grabens 155 hat einen Abweichungswinkel θ, der in [11-20]-Richtung relativ zur c-Ebene des SiC-Einkristalls geneigt ist. Die Bodenwand jedes Source-Grabens 155 kann parallel zur ersten Hauptfläche 103 gebildet sein. Die Bodenwand jedes Source-Grabens 155 kann in Richtung der zweiten Hauptfläche 104 in einer gekrümmten Form ausgebildet sein.
  • In der vorliegenden Ausführung ist die Tiefe jedes Source-Grabens 155 nicht geringer als die Tiefe jedes Gate-Grabens 142. Genauer gesagt ist die Tiefe jedes Source-Graben 155 größer als die Tiefe jedes Gate-Grabens 142. Die Tiefe jedes Source-Grabens 155 kann gleich der Tiefe jedes Gate-Grabens 142 sein.
  • Die Tiefe in der Normalenrichtung Z jedes Source-Grabens 155 sollte nicht weniger als 0,5 µm und nicht mehr als 10 µm (zum Beispiel etwa 2 µm) betragen. Das Verhältnis zwischen der Tiefe jedes Source-Grabens 155 und der Tiefe jedes Gate-Grabens 142 darf nicht weniger als 1,5 betragen. Das Verhältnis der Tiefe jedes Source-Grabens 155 zur Tiefe jedes Gate-Grabens 142 beträgt vorzugsweise nicht weniger als 2.
  • Eine erste Richtungsbreite jedes Source-Grabens 155 kann im Wesentlichen gleich der ersten Richtungsbreite jedes Gate-Grabens 142 sein. Die erste Richtungsbreite jedes Source-Grabens 155 sollte nicht geringer sein als die Richtungsbreite jedes Gate-Grabens 142. Die erste Richtungsbreite des Source-Grabens 155 sollte nicht weniger als 0,1 µm und nicht mehr als 2 µm betragen (z.B. etwa 0,5 µm).
  • Die SiC-Halbleitervorrichtung 101 umfasst eine Source-Isolierschicht 156 und eine Source-Elektrodenschicht 157, die innerhalb jedes Source-Grabens 155 gebildet werden. In 19 sind die Source-Isolierschicht 156 und die Source-Elektrodenschicht 157 schraffiert dargestellt.
  • Jede Source-Isolierschicht 156 enthält zumindest Siliziumoxid (SiO2), Siliziumnitrid (SiN), Aluminiumoxid (Al2O3), Zirkoniumoxid (ZrO2) und/oder Tantaloxid (Ta2O3). Die Source-Isolierschicht 156 kann eine laminierte Struktur haben, die eine SiN-Schicht und eine SiO2-Schicht enthält, die in dieser Reihenfolge von der Seite der ersten Hauptfläche 103 aus geschichtet sind.
  • Die Source-Isolierschicht 156 kann eine laminierte Struktur haben, die eine SiO2-Schicht und eine SiN-Schicht enthält, die in dieser Reihenfolge von der Seite der ersten Hauptfläche 103 aus geschichtet sind. Die Source-Isolierschicht 156 kann eine einschichtige Struktur haben, die aus einer SiO2-Schicht oder einer SiN-Schicht besteht. In der vorliegenden Ausführung hat die Source-Isolierschicht 156 eine einschichtige Struktur, die aus einer SiO2-Schicht besteht.
  • Die Source-Isolierschicht 156 wird in einem Film entlang der Innenwandflächen des entsprechenden Source-Grabens 155 gebildet und begrenzt einen Aussparungsraum innerhalb des entsprechenden Source-Grabens 155. Die Source-Isolierschicht 156 umfasst eine erste Region 156a und eine zweite Region 156b.
  • Die erste Region 156a ist entlang der Seitenwände des entsprechenden Source-Grabens 155 gebildet. Die zweite Region 156b ist entlang der Bodenwand des entsprechenden Source-Grabens 155 gebildet. Eine Dicke Tsa der ersten Region 156a ist kleiner als eine Dicke Tsb der zweiten Region 156b.
  • Ein Verhältnis Tsb/Tsa der Dicke Tsb der zweiten Region 156b relativ zu der Dicke Tsa der ersten Region 156a sollte nicht weniger als 2 und nicht mehr als 5 betragen. Die Dicke Tsa der ersten Region 156a sollte nicht weniger als 0,01 µm und nicht mehr als 0,2 µm betragen. Die Dicke Tsb der zweiten Region 156b sollte nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen.
  • Die Dicke Tsa der ersten Region 156a kann im Wesentlichen gleich der Dicke Ta der ersten Region 156a der Gate-Isolierschicht 148 sein. Die Dicke Tsb der zweiten Region 156b kann im Wesentlichen gleich der Dicke Tb zweiten Region 156b der Gate-Isolierschicht 148 sein. Es ist offensichtlich, dass eine Source-Isolierschicht 156 eine gleichmäßige Dicke haben kann.
  • Jede Source-Elektrodenschicht 157 ist in den entsprechenden Source-Graben 155 über die Source-Isolierschicht 156 eingebettet. Genauer gesagt ist die Source-Elektrodenschicht 157 in den Aussparungsraum eingebettet, der durch die Source-Isolierschicht 156 im entsprechenden Source-Graben 155 abgegrenzt ist. Die Source-Elektrodenschicht 157 wird durch die Sourcespannung gesteuert.
  • Die Source-Elektrodenschicht 157 hat einen oberen Endteil, der an einer Öffnungsseite des entsprechenden Source-Grabens 155 positioniert ist. Der obere Endteil der Source-Elektrodenschicht 157 wird an der unteren Bodenwand des Source-Grabens 155 relativ zu der ersten Hauptfläche 103 gebildet. Der obere Endteil der Source-Elektrodenschicht 157 kann höher positioniert sein als die erste Hauptfläche 103.
  • Der obere Endteil der Source-Elektrodenschicht 157 ist in einer konkav gekrümmten Form ausgebildet, die in Richtung der Bodenwand des entsprechenden Source-Grabens 155 zurückgesetzt ist. Der obere Endteil der Source-Elektrodenschicht 157 kann parallel zur ersten Hauptfläche 103 sein.
  • Der obere Endteil der Source-Elektrodenschicht 157 kann höher hervorstehen als ein oberer Endteil der Source-Isolierschicht 156. Der obere Endteil der Source-Elektrodenschicht 157 kann an der Seite der Bodenwand des Source-Grabens 155 relativ zu dem oberen Endteil der Source-Isolierschicht 156 positioniert werden. Die Dicke der Source-Elektrodenschicht 157 sollte nicht weniger als 0,5 µm und nicht mehr als 10 µm (z.B. ungefähr 1 µm) betragen.
  • Die Source-Elektrodenschicht 157 enthält vorzugsweise ein Polysilizium, das hinsichtlich seiner Materialeigenschaften SiC ähnelt. In der SiC-Halbleiterschicht 102 erzeugte Spannungen können dadurch reduziert werden. In der vorliegenden Ausführung enthält die Source-Elektrodenschicht 157 ein p-artige Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. In diesem Fall können die Source-Elektrodenschichten 157 gleichzeitig mit den Gate-Elektrodenschichten 149 gebildet werden. Die p-artige Verunreinigung der Source-Elektrodenschicht 157 kann zumindest Bor (B), Aluminium (Al), Indium (In) und/oder Gallium (Ga) umfassen.
  • Eine p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 157 ist nicht kleiner als die p-artige Verunreinigungskonzentration der Körperregion 141. Genauer gesagt, die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 157 übersteigt die p-artige Verunreinigungskonzentration der Körperregion 141. Die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 157 sollte nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1022 cm-3 betragen.
  • Ein Schichtwiderstand der Source-Elektrodenschicht 157 sollte nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (in dieser Ausführungsform etwa 200 Ω/□) betragen. Die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 157 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Gate-Elektrodenschicht 149 sein. Der Schichtwiderstand der Source-Elektrodenschicht 157 kann im Wesentlichen gleich dem Schichtwiderstand der Gate-Elektrodenschicht 149 sein.
  • Die Source-Elektrodenschicht 157 kann ein n-artiges Polysilizium anstelle des p-artigen Polysiliziums oder zusätzlich zu diesem enthalten. Die Source-Elektrodenschicht 157 kann zumindest Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung anstelle von oder zusätzlich zu dem p-artigen Polysilizium enthalten.
  • Die SiC-Halbleitervorrichtung 101 hat somit eine Vielzahl von Gate-Graben-Strukturen 161 und eine Vielzahl von Source-Graben-Strukturen 162. Jede Gate-Graben-Struktur 161 beinhaltet einen Gate-Graben 142, eine Gate-Isolierschicht 148 und eine Gate-Elektrodenschicht 149. Jede Source-Graben-Struktur 162 beinhaltet den Source-Graben 155, die Source-Isolierschicht 156 und die Source-Elektrodenschicht 157.
  • Das SiC-Halbleitervorrichtung 101 enthält n+-artige Source-Regionen 163, die in Bereichen eines Oberflächenschichtteils der Körperregion 141 entlang der Seitenwände jedes Gate-Grabens 142 ausgebildet sind. Eine n-artige Verunreinigungskonzentration der Source-Regionen 163 sollte nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen. Eine n-artige Verunreinigung der Source-Regionen 163 kann Phosphor (P) sein.
  • Eine Vielzahl der Source-Regionen 163 ist entlang der Seitenwand auf einer Seite jedes Gate-Grabens 142 und entlang der Seitenwand auf der anderen Seite jedes Gate-Grabens 142 ausgebildet. Die Vielzahl der Source-Regionen 163 sind jeweils in Bandform ausgebildet und erstrecken sich entlang der ersten Richtung X. Die Vielzahl der Source-Regionen 163 sind in der Draufsicht insgesamt streifenförmig ausgebildet. Die jeweiligen Source-Regionen 163 werden von den Seitenwänden der jeweiligen Gate-Gräben 142 und den Seitenwänden der jeweiligen Source-Gräben 155 freigelegt.
  • Die Source-Regionen 163, die Körperregion 141 und die Drift-Region 135 werden in dieser Reihenfolge von der ersten Hauptfläche 103 in Richtung der zweiten Hauptfläche 104 in Bereich des Oberflächenschichtteils der ersten Hauptfläche 103 entlang der Seitenwände der Gate-Gräben 142 gebildet. Die Kanäle des MISFET werden in Bereichen der Körperregion 141 entlang der Seitenwände der Gate-Gräben 142 gebildet. Die Kanäle bilden sich in den Bereichen entlang der Seitenwände der Gate-Gräben 142, die den a-Ebenen des SiC-Einkristalls zugewandt sind. EIN/AUS der Kanäle wird durch die Gate-Elektrodenschichten 149 gesteuert.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Vielzahl von p+-artigen Kontaktregionen 164, die im Oberflächenschichtteil der ersten Hauptfläche 103 in der aktiven Region 111 ausgebildet sind. Jede Kontaktregion 164 wird in einem Bereich zwischen zwei in der Draufsicht aneinandergrenzenden Gate-Gräben 142 gebildet. Jede Kontaktregion 164 wird in einem Bereich gegenüber dem entsprechenden Gate-Graben 142 relativ zu der entsprechenden Source-Region 163 gebildet.
  • Jede Kontaktregion 164 wird entlang einer Innenwand des entsprechenden Source-Grabens 155 gebildet. In der vorliegenden Ausführung ist eine Vielzahl von Kontaktregionen 164 in Abständen entlang der Innenwände jedes Source-Grabens 155 gebildet. Jede Kontaktregion 164 wird in Abständen von den entsprechenden Gate-Gräben 142 gebildet.
  • Eine p-artige Verunreinigungskonzentration der Kontaktregion 164 ist größer als die p-artige Verunreinigungskonzentration der Körperregion 141. Eine p-artige Verunreinigungskonzentration der Kontaktregion 32 sollte nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen. Eine p-artige Verunreinigung ein jeder Kontaktregion 164 kann Aluminium (Al) sein.
  • Jede Kontaktregion 164 umfasst die Seitenwände und die Bodenwand des entsprechenden Source-Grabens 155. Ein Bodenteil jeder Kontaktregion 164 kann parallel zur Bodenwand des entsprechenden Source-Grabens 155 sein. Genauer gesagt umfasst jede Kontaktregion 164 integral eine erste Oberflächenregion 164a, eine zweite Oberflächenregion 164b und eine Innenwandregion 164c.
  • Die erste Oberflächenregion 164a bedeckt die Seitenwand auf einer Seite des Source-Grabens 155 in einer Oberflächenregion der Körperregion 141. Die erste Oberflächenregion 164a ist elektrisch mit der Körperregion 141 und der Source-Region 163 verbunden.
  • Die erste Oberflächenregion 164a ist in einer Region an der Seite der ersten Hauptfläche 103 relativ zu dem unteren Teil der Source-Region 163 positioniert. In der vorliegenden Ausführung hat die erste Oberflächenregion 164a einen unteren Teil, der sich parallel zur ersten Hauptfläche 103 erstreckt. In der vorliegenden Ausführung ist der untere Teil der ersten Oberflächenregion 164a in einer Region zwischen einem unteren Teil der Körperregion 141 und dem unteren Teil der Source-Region 163 positioniert. Der untere Teil der ersten Oberflächenregion 164a kann in einer Region zwischen der ersten Hauptfläche 103 und dem unteren Teil der Körperregion 141 positioniert sein.
  • In der vorliegenden Ausführung ist die erste Oberflächenregion 164a aus dem Source-Graben 155 in Richtung des daran angrenzenden Gate-Grabens 142 herausgeführt. Die erste Oberflächenregion 164a kann sich bis zu einem Zwischenbereich zwischen dem Gate-Graben 142 und dem Source-Graben 155 erstrecken. Die erste Oberflächenregion 164a ist in einem Abstand zur Seite des Source-Grabens 155 von dem Gate-Graben 142 gebildet.
  • Die zweite Oberflächenregion 164b bedeckt die Seitenwand auf der anderen Seite des Source-Grabens 155 in der Oberflächenregion der Körperregion 141. Die zweite Oberflächenregion 164b ist elektrisch mit der Körperregion 141 und der Source-Region 163 verbunden. Die zweite Oberflächenregion 164b ist in einer Region an der Seite der ersten Hauptfläche 103 relativ zu dem unteren Teil der Source-Region 163 positioniert. In der vorliegenden Ausführung hat die zweite Oberflächenregion 164b einen unteren Teil, der sich parallel zur ersten Hauptfläche 103 erstreckt.
  • In der vorliegenden Ausführung ist der untere Teil der zweiten Oberflächenregion 164b in einer Region zwischen einem unteren Teil der Körperregion 141 und dem unteren Teil der Source-Region 163 positioniert. Der untere Teil der zweiten Oberflächenregion 164b kann in einer Region zwischen der ersten Hauptfläche 103 und dem unteren Teil der Körperregion 141 positioniert sein.
  • In der vorliegenden Ausführung ist die zweite Oberflächenregion 164b aus dem Source-Graben 155 in Richtung des daran angrenzenden Gate-Grabens 142 herausgeführt. Die zweite Oberflächenregion 164b kann sich bis zu einem Zwischenbereich zwischen dem Gate-Graben 155 und dem Source-Graben 142 erstrecken. Die zweite Oberflächenregion 164b ist in einem Abstand zur Seite des Source-Grabens 155 von dem Gate-Graben 142 gebildet.
  • Die Innenwandregion 164c befindet sich in einer Region auf der Seite der zweiten Hauptfläche 104 relativ zu der ersten Oberflächenregion 164a und der zweiten Oberflächenregion 164b (der untere Teil der Source-Region 163) . Die Innenwandregion 164c wird in einem Bereich der SiC-Halbleiterschicht 102 entlang der Innenwände des Source-Grabens 155 gebildet. Die Innenwandregion 164c bedeckt die Seitenwände des Source-Grabens 155.
  • Die Innenwandregion 164c umfasst einen Eckabschnitt, der die Seitenwände und die Bodenwand des Source-Grabens 155 verbindet. Die Innenwandregion 164c deckt die Bodenwand des Source-Grabens 155 von den Seitenwänden und über den Eckenabschnitt des Source-Grabens 155 ab. Der untere Teil der Kontaktregion 164 wird von der Innenwandregion 164c gebildet.
  • Die SiC-Halbleitervorrichtung 101 enthält eine Vielzahl von Deep-Well-Regionen 165, die im Oberflächenschichtteil der ersten Hauptfläche 103 in der aktiven Region 111 gebildet sind. Jede Deep-Well-Region 165 wird auch als Stehspannungseinstellbereich (Stehspannungshaltebereich) bezeichnet, der eine Stehspannung der SiC-Halbleiterschicht 102 einstellt.
  • Jede Deep-Well-Region 165 wird in der SiC-Epitaxialschicht 107 gebildet. Genauer gesagt, jede Deep-Well-Region 165 wird in dem Hochkonzentrationsbereich 108 der SiC-Epitaxialschicht 107 gebildet.
  • Jede Deep-Well-Region 165 wird entlang der Innenwände des entsprechenden Source-Grabens 155 so ausgebildet, dass sie die entsprechenden Kontaktregionen 164 abdeckt. Jede Deep-Well-Region 165 ist elektrisch mit den entsprechenden Kontaktregionen 164 verbunden. Jede Deep-Well-Region 165 ist in Bandform ausgebildet und erstreckt sich in der Draufsicht entlang des entsprechenden Source-Grabens 155. Jede Deep-Well-Region 165 deckt die Seitenwände des entsprechenden Source-Grabens 155 ab.
  • Jede Deep-Well-Region 165 deckt den Eckenabschnitt ab, der die Seitenwände und die Bodenwand des entsprechenden Source-Grabens 155 verbindet. Jede Deep-Well-Region 165 deckt die Bodenwand des entsprechenden Source-Grabens 155 von den Seitenwänden und über den Eckenabschnitt des entsprechenden Source-Grabens 155 ab. Jede Deep-Well-Region 165 schließt an die Körperregion 141 an den Seitenwänden des entsprechenden Source-Grabens 155 an.
  • Jede Deep-Well-Region 165 hat einen Bodenteil, der an der Seite der zweiten Hauptfläche 104 relativ zu der Bodenwand des entsprechenden Gate-Grabens 142 positioniert ist. Der Bodenteil jeder Deep-Well-Region 165 kann parallel zur Bodenwand des entsprechenden Source-Grabens 155 sein.
  • Eine p-artige Verunreinigungskonzentration der Deep-Well-Region 165 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Körperbereichs 141 sein. Die p-artige Verunreinigungskonzentration der Deep-Well-Region 165 kann die p-artige Verunreinigungskonzentration des Körperbereichs 141 überschreiten. Die p-artige Verunreinigungskonzentration der Deep-Well-Region 165 kann kleiner sein als die p-artige Verunreinigungskonzentration des Körperbereichs 141.
  • Die p-artige Verunreinigungskonzentration der Deep-Well-Region 165 sollte nicht größer sein als die p-artige Verunreinigungskonzentration der Kontaktregionen 164. Die p-artige Verunreinigungskonzentration der Deep-Well-Region 165 kann kleiner sein als die p-artige Verunreinigungskonzentration der Kontaktregionen 164. Die p-artige Verunreinigungskonzentration der Deep-Well-Region 165 sollte nicht weniger als 1,0×1017 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Jede Deep-Well-Region 165 bildet einen pn-Übergangsbereich mit der SiC-Halbleiterschicht 102 (dem Hochkonzentrationsbereich 108 der SiC-Epitaxialschicht 107) . Von dem pn-Übergangsbereich ausgehend breitet sich eine Verarmungsschicht in Richtung eines Bereichs zwischen der Vielzahl von Gate-Gräben 142 aus, die einander benachbart sind. Die Verarmungsschicht breitet sich zu einem Bereich auf der Seite der zweiten Hauptfläche 104 relativ zur Bodenwand jedes Gate-Grabens 142 aus.
  • Die Verarmungsschicht, die sich von jeder Deep-Well-Region 165 ausbreitet, kann sich mit den Bodenwänden der entsprechenden Gate-Gräben 142 überlappen. Die Verarmungsschicht, die sich vom Bodenteil jeder Deep-Well-Region 165 ausbreitet, kann sich mit den Bodenwänden der entsprechenden Gate-Gräben 142 überlappen.
  • In 19 und 21 enthält die SiC-Halbleitervorrichtung 101 eine p-artigen Deep-Well-Region-Peripheriekante 166, die in einem peripheren Randbereich der aktiven Region 111 ausgebildet ist. Die Deep-Well-Region-Peripheriekante 166 ist in der SiC-Epitaxialschicht 107 gebildet. Genauer gesagt, die Deep-Well-Region-Peripheriekante 166 ist in dem Hochkonzentrationsbereich 108 der SiC-Epitaxialschicht 107 gebildet.
  • Die Deep-Well-Region-Peripheriekante 166 ist elektrisch mit den entsprechenden Deep-Well-Regionen 165 verbunden. Die Deep-Well-Region-Peripheriekante 166 bildet ein gleichwertiges Potential wie die entsprechenden Deep-Well-Regionen 165. In der vorliegenden Ausführung, ist die Deep-Well-Region-Peripheriekante 166 integral in der jeweiligen Deep-Well-Region 165 gebildet.
  • Genauer gesagt, im peripheren Randabschnitt der aktiven Region 111 wird die Deep-Well-Region-Peripheriekante 166 in Bereichen entlang der Innenwand der Kontaktgrabenabschnitte 144 der jeweiligen Gate-Gräben 142 gebildet. Die Deep-Well-Region-Peripheriekante 166 bedeckt die Seitenwände der Kontaktgrabenabschnitte 144 der jeweiligen Gate-Gräben 142. Die Deep-Well-Region-Peripheriekante 166 umfasst Eckabschnitte, die die Seitenwände und die Bodenwände der jeweiligen Kontaktgrabenabschnitte 144 verbinden.
  • Die Deep-Well-Region-Peripheriekante 166 deckt die Bodenwände der jeweiligen Kontaktgrabenabschnitte 144 von den Seitenwänden und über die Eckabschnitte der jeweiligen Kontaktgrabenabschnitte 144 ab. Die jeweiligen Deep-Well-Regionen 165 durchgängig zu der Körperregion 141 an den Seitenwänden der entsprechenden Kontaktgrabenabschnitte 144. Ein Bodenteil der Deep-Well-Region-Peripheriekante 166 ist an der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Kontaktgrabenabschnitte 144 positioniert.
  • Der Deep-Well-Region-Peripheriekante 166 überlappt in der Draufsicht die Gate-Verdrahtungsschicht 150. Das heißt, die Deep-Well-Region-Peripheriekante 166 ist der Gate-Verdrahtungsschicht 150 über die Gate-Isolierschicht 148 (dritte Region 131c) zugewandt.
  • Die Deep-Well-Region-Peripheriekante 166 umfasst Herausführabschnitte (Lead-out-Abschnitte) 166a, die von den entsprechenden Kontaktgrabenabschnitten 144 zu den jeweiligen aktiven Grabenabschnitten 143 führen. Die Herausführabschnitte 166a werden in dem Hochkonzentrationsbereich 108 der SiC-Epitaxialschicht 107 gebildet. Jeder Herausführabschnitt 166a erstreckt sich entlang der Seitenwände des entsprechenden aktiven Grabenabschnitts 143 und bedeckt die Bodenwand des aktiven Grabenabschnitts 143 durch einen Eckabschnitt.
  • Der Herausführabschnitt 166a bedeckt die Seitenwände des entsprechenden aktiven Grabenabschnitts 143. Der Herausführabschnitt 166a deckt den Eckabschnitt ab, der die Seitenwände und die Bodenwand des entsprechenden aktiven Grabenabschnitts 143 verbindet. Der Herausführabschnitt 166a deckt die Bodenwand des entsprechenden aktiven Grabenabschnitts 143 von den Seitenwänden und über den Eckabschnitt des entsprechenden aktiven Grabenabschnitts 143 ab. Der Herausführabschnitt 166a schließt an die Körperregion 141 an den Seitenwänden des entsprechenden aktiven Grabenabschnitts 143 an. Ein unterer Teil des Herausführabschnitts 166a ist an der Seite der zweiten Hauptfläche 104 relativ zu der Bodenwand des entsprechenden aktiven Grabenabschnitts 143 positioniert.
  • Eine p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Körperregion 141 sein. Die p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 kann die p-artig Verunreinigungskonzentration der Körperregion 141 überschreiten. Die p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 kann kleiner sein als die p-artige Verunreinigungskonzentration der Körperregion 141.
  • Die p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Deep-Well-Region 165 sein. Die p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 kann die p-artige Verunreinigungskonzentration der Deep-Well-Region 165 überschreiten. Die p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 kann kleiner sein als die p-artige Verunreinigungskonzentration der Deep-Well-Region.
  • Die p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 sollte nicht größer sein als die p-artige Verunreinigungskonzentration der Kontaktregion 164. Die p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 kann kleiner sein als die p-artige Verunreinigungskonzentration der Kontaktregion 164. Die p-artige Verunreinigungskonzentration der Deep-Well-Region-Peripheriekante 166 sollte nicht weniger als 1,0×1017 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Bei einer SiC-Halbleitervorrichtung, die nur eine pn-Übergangsdiode beinhaltet, tritt das Problem einer Konzentration des elektrischen Feldes innerhalb der SiC-Halbleiterschicht 102 aufgrund einer grabenfreien Struktur nicht häufig auf. Durch die jeweiligen Deep-Well-Regionen 165 (die Deep-Well-Region-Peripheriekante) ähnelt ein Gate-Graben-Typ MISFET der Struktur einer pn-Übergangsdiode. Das elektrische Feld innerhalb der SiC-Halbleiterschicht 102 kann dadurch beim Gate-Graben-Type MISFET entspannt werden. Die Verengung eines Abstands zwischen der Vielzahl der aneinander angrenzenden Deep-Well-Regionen 165 trägt somit dazu bei, die Konzentration des elektrischen Feldes zu entspannen.
  • Da die jeweiligen Deep-Well-Region 165 Bodenteile an der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der entsprechenden Gate-Gräben 142 haben, kann die Konzentration des elektrischen Feldes relativ zu den entsprechenden Gate-Gräben 142 durch die Verarmungsschichten gelockert werden. Vorzugsweise sind die Abstände zwischen den Bodenteilen der Vielzahl von Deep-Well-Regionen 165 und der zweiten Hauptfläche 104 im Wesentlichen gleich.
  • Das Auftreten von Variationen in den Abständen zwischen den Bodenteilen der Vielzahl von Deep-Well-Regionen 165 und der zweiten Hauptfläche 104 kann dadurch vermindert werden. Die Stehspannung (z.B. eine elektrostatische Durchschlagsfestigkeit) der SiC-Halbleiterschicht 102 kann so durch eine Anordnung der jeweiligen Deep-Well-Regionen 165 unterdrückt und damit eine entsprechende Verbesserung der Stehspannung erreicht werden.
  • Durch die Bildung der Source-Gräben 155 kann ein p-artige Verunreinigung in die Innenwände der Source-Gräben 155 auftreten. Die jeweiligen Deep-Well-Regionen 165 können dadurch konform zu den Source-Gräben 155 ausgebildet sein und das Auftreten von Tiefenvarianzen der jeweiligen Deep-Well-Regionen 165 kann so vermindert werden. Außerdem können unter Verwendung der jeweiligen Source-Gräben 155 die entsprechenden Deep-Well-Regionen 165 in vergleichsweise tiefen Bereichen der SiC-Halbleiterschicht 102 in geeigneter Weise ausgebildet sein.
  • In der vorliegenden Ausführung, ist die Hochkonzentrationsregion 108 der SiC-Epitaxialschicht 107 in Regionen zwischen der Vielzahl der aneinander angrenzenden Deep-Well-Regionen 165 angeordnet. Der Widerstand von JFETs (Sperrschicht-Feldeffekttransistoren) kann dadurch in den Bereichen zwischen der Vielzahl von jeweils benachbarten Deep-Well-Regionen 165 verringert werden.
  • Ferner sind in der vorliegenden Ausführung die unteren Teile der jeweiligen Deep-Well-Regionen 165 innerhalb des Hochkonzentrationsbereichs 108 der SiC-Epitaxialschicht 107 positioniert. Strompfade können dadurch in lateraler Richtung parallel zur ersten Hauptfläche 103 von den Bodenteilen der jeweiligen Deep-Well-Regionen 165 erstrecken. Der Stromausbreitungswiderstand kann dadurch reduziert werden. Der Niedrigkonzentrationsbereich 109 der SiC-Epitaxialschicht 107 erhöht die Stehspannung der SiC-Halbleiterschicht 102 in einer solchen Struktur.
  • In 22 umfasst die SiC-Halbleitervorrichtung 101 eine niederohmige Elektrodenschicht 167, die auf den Gate-Elektrodenschichten 149 ausgebildet ist. Innerhalb der jeweiligen Gate-Gräben 142 bedeckt die niederohmige Elektrodenschicht 167 die oberen Endteile der Gate-Elektrodenschichten 149. Die niederohmige Elektrodenschicht 167 enthält ein leitfähiges Material mit einem Flächenwiderstand, der kleiner ist als der Flächenwiderstand der Gate-Elektrodenschicht 149. Ein Schichtwiderstand der niederohmigen Elektrodenschicht 167 sollte nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□ sein.
  • Die niederohmige Elektrodenschicht 167 ist als Film ausgebildet. Die niederohmige Elektrodenschicht 167 hat Verbindungsteile 167a in Kontakt mit den oberen Endteilen der Gate-Elektrodenschichten 149 und gegenüberliegende Nichtverbindungsteile 167b. Die Verbindungsteile 167a und die Nichtverbindungsteile 167b der niederohmigen Elektrodenschicht 167 können in gekrümmten Formen ausgebildet sein, die den oberen Endteilen der Gate-Elektrodenschichten 149 entsprechen. Die Verbindungsteile 167a und die Nichtverbindungsteile 167b der niederohmigen Elektrodenschicht 167 können verschiedene Ausgestaltungen annehmen.
  • Eine Gesamtheit jedes Verbindungsteils 167a kann höher positioniert werden als die erste Hauptfläche 103. Die Gesamtheit des Verbindungsteils 167a kann niedriger als die erste Hauptfläche 103 positioniert werden. Der Verbindungsteil 167a kann einen Teil enthalten, der höher als die erste Hauptfläche 103 liegt. Der Verbindungsteil 167a kann einen Abschnitt umfassen, der niedriger als die erste Hauptfläche 103 positioniert ist. Zum Beispiel kann ein zentraler Abschnitt des Verbindungsteils 167a niedriger als die erste Hauptfläche 103 und ein peripherer Randabschnitt des Verbindungsteils 167a höher als die erste Hauptfläche 103 positioniert werden.
  • Eine Gesamtheit jedes Nichtverbindungsteils 167b kann höher als die erste Hauptfläche 103 positioniert werden. Die Gesamtheit des Nichtverbindungsteils 167b kann niedriger als die erste Hauptfläche 103 positioniert werden. Der Nichtverbindungsteil 167b kann einen Teil enthalten, der höher als die erste Hauptfläche 103 positioniert ist. Der Nichtverbindungsteil 167b kann einen Teil enthalten, der niedriger als die erste Hauptfläche 103 positioniert ist. Zum Beispiel kann ein zentraler Abschnitt des Verbindungsteils 167a niedriger als die erste Hauptfläche 103 und ein peripherer Randabschnitt des Verbindungsteils 167a höher als die erste Hauptfläche 103 positioniert werden.
  • Die niederohmige Elektrodenschicht 167 hat Randteile 167c, die die Gate-Isolierschicht 148 kontaktieren. Jeder Randteil 167c berührt einen Eckenabschnitt der Gate-Isolierschicht 148, die die entsprechende erste Region 148a und die entsprechende zweite Region 148b verbindet. Der Randteil 167c kontaktiert die entsprechende dritte Region 148c der Gate-Isolierschicht 148. Genauer gesagt, der Randteil 167c kontaktiert den entsprechenden ausgewölbten Bereich 148d der Gate-Isolierschicht 148.
  • Der Randteil 167c wird in einer Region an der Seite der ersten Hauptfläche 103 relativ zu den Bodenteilen der Source-Regionen 163 gebildet. Der Randteil 167c wird in einer Region gebildet, die weiter von der Seite der ersten Hauptfläche 103 entfernt ist als die Grenzregionen zwischen der Körperregion 141 und den Source-Regionen 163. Der Randteil 167c liegt somit den Source-Regionen 163 über die Gate-Isolierschicht 148 gegenüber. Der Randteil 167c liegt nicht gegenüber der Körperregion 141 über der Gate-Isolierschicht 148.
  • Die Bildung eines Strompfades in einem Bereich der Gate-Isolierschicht 148 zwischen der niederohmigen Elektrodenschicht 167 und der Körperregion 141 kann dadurch verhindert werden. Der Strompfad kann durch unerwünschte Diffusion eines Elektrodenmaterials der niederohmigen Elektrodenschicht 167 in die Gate-Isolierschicht 148 entstehen. Insbesondere bewirkt ein Design, bei dem der Randteil 167c mit der vergleichsweisen dicken dritten Region 148c der Gate-Isolierschicht 148 (dem Eckenabschnitt der Gate-Isolierschicht 148) verbunden ist, das Risiko der Strompfadbildung zu verringern.
  • In der Normalenrichtung Z ist eine Dicke Tr der niederohmigen Elektrodenschicht 167 nicht größer als eine Dicke TG der Gate-Elektrodenschicht 149 (Tr≤TG). Die Dicke Tr der niederohmigen Elektrodenschicht 167 ist vorzugsweise geringer als die Dicke TG der Gate-Elektrodenschicht 149 (Tr<TG). Genauer gesagt, die Dicke Tr der niederohmigen Elektrodenschicht 167 beträgt nicht mehr als die Hälfte der Dicke TG der Gate-Elektrodenschicht 149 (Tr≤TG/2).
  • Ein Verhältnis Tr/TG der Dicke Tr der niederohmigen Elektrodenschicht 167 relativ zu der Dicke TG der Gate-Elektrodenschicht 149 beträgt nicht weniger als 0,01 und nicht mehr als 1. Die Dicke TG der Gate-Elektrodenschicht 149 sollte nicht weniger als 0,5 µm und nicht mehr als 3 µm betragen. Die Dicke Tr der niederohmigen Elektrodenschicht 167 sollte nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen.
  • Ein in die jeweiligen Gate-Gräben 142 eingespeister Strom fließt durch die niederohmige Elektrodenschicht 167 mit dem vergleichsweise niedrigen Schichtwiderstand und wird auf die Gesamtheit der Gate-Elektrodenschichten 149 übertragen. Dadurch kann die Gesamtheit der Gate-Elektrodenschicht 149 (gesamte Fläche der aktiven Region 111) so gestaltet werden, dass sie schnell von einem Aus-Zustand in einen Ein-Zustand übergeht und eine Verzögerung des Schaltverhaltens unterdrückt.
  • Insbesondere kann die Verzögerung des Schaltverhaltens durch die niederohmige Elektrodenschicht 167 angemessen unterdrückt werden, obwohl bei einer Länge der Gate-Gräben 142 in der Größenordnung von Millimetern (Länge nicht unter 1 mm) Zeit für die Stromübertragung benötigt wird. Das heißt, die niederohmige Elektrodenschicht 167 ist als stromdiffundierende Elektrodenschicht ausgebildet, die den Strom in den Gate-Graben 142 diffundiert.
  • Mit fortschreitender Verfeinerung der Zellstruktur nimmt auch die Breite, Tiefe, Querschnittsfläche usw. der Gate-Elektrodenschicht 149 ab und es besteht daher die Sorge vor einer Verzögerung des Schaltverhaltens durch Erhöhung des elektrischen Widerstands im Gate-Graben 142. Durch die niederohmige Elektrodenschicht 167 können die gesamten Gate-Elektrodenschichten 149 schnell vom Aus-Zustand in den Ein-Zustand übergehen und damit die Verzögerung der Schaltantwort durch diese Ausgestaltung angemessen unterdrückt werden.
  • In 21 bedeckt in der vorliegenden Ausführung die niederohmige Elektrodenschicht 167 auch den oberen Endteil der Gate-Verdrahtungsschicht 150. Ein Abschnitt der niederohmigen Elektrodenschicht 167, der den oberen Endteil der Gate-Verdrahtungsschicht 150 bedeckt, ist integral mit einem Abschnitt der niederohmigen Elektrodenschicht 167 ausgebildet, der den oberen Endteil der Gate-Elektrodenschicht 149 bedeckt. Die niederohmige Elektrodenschicht 167 bedeckt dabei eine gesamte Fläche der Gate-Elektrodenschichten 149 und einen eine gesamte Fläche der Gate-Verdrahtungsschicht 150.
  • Ein von dem Gate-Pad 116 und den Gate-Fingern 117 und 118 der Gate-Verdrahtungsschicht 150 zugeführter Strom wird so über die niederohmige Elektrodenschicht 167 mit dem vergleichsweise geringen Flächenwiderstand auf die Gesamtheit der Gate-Elektrodenschichten 149 und die Gate-Verdrahtungsschicht 150 übertragen.
  • Die Gesamtheit der Gate-Elektrodenschichten 149 (die gesamte Fläche der aktiven Region 111) kann dadurch über die Gate-Verdrahtungsschicht 150 schnell vom Aus-Zustand in den Ein-Zustand übergehen und Verzögerung der Schaltantwort unterdrücken. Insbesondere bei den Gate-Gräben 142 mit einer Länge im Millimeterbereich kann die Verzögerung des Schaltverhaltens durch die niederohmige Elektrodenschicht 167, die den oberen Endteil der Gate-Verdrahtungsschicht 150 bedeckt, angemessen unterdrückt werden.
  • Die niederohmige Elektrodenschicht 167 beinhaltet eine Polyzidschicht. Die Polyzidschicht wird dadurch gebildet, dass Teile, die Oberflächenschichtteil der Gate-Elektrodenschichten 149 bilden, durch ein Metallmaterial siliziert werden. Genauer gesagt umfasst die Polyzidschicht eine p-artige Polyzidschicht, die eine p-artige Verunreinigung einschließt, mit der die Gate-Elektrodenschichten 149 (p-artiges Polysilizium) dotiert sind. Die Polyzidschicht hat vorzugsweise einen spezifischen Widerstand von nicht weniger als 10 µΩ·cm und nicht mehr als 110 µΩ·cm.
  • Ein Schichtwiderstand innerhalb des Gate-Grabens 142, der mit den Gate-Elektrodenschichten 149 und der niederohmigen Elektrodenschicht 167 eingebettet ist, ist nicht mehr als ein Schichtwiderstand der Gate-Elektrodenschichten 149 allein. Der Schichtwiderstand im Inneren des Gate-Grabens 142 ist vorzugsweise nicht größer als ein Schichtwiderstand eines n-artigen Polysiliziums, das mit einer n-artigen Verunreinigung dotiert ist.
  • Der Schichtwiderstand im Gate-Graben 142 ist zu dem Schichtwiderstand der niederohmigen Elektrodenschicht 167 ähnlich. Das heißt, der Schichtwiderstand im Inneren des Gate-Grabens 121 sollte nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□ sein. Der Schichtwiderstand im Inneren des Gate-Grabens 142 ist vorzugsweise kleiner als 10 Ω/□.
  • Die niederohmige Elektrodenschicht 167 kann zumindest TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und/oder WSi2 enthalten. Unter diesen Arten von Materialien sind NiSi, CoSi2 und TiSi2 als Polyzidschicht, die die niederohmige Elektrodenschicht 167 bildet, besonders geeignet, da sie ihr spezifischer Widerstandswert und ihre Temperaturabhängigkeit vergleichsweise gering sind.
  • Die SiC-Halbleitervorrichtung 101 enthält Source-Untergräben 168, die in Bereichen der ersten Hauptfläche 103 entlang der oberen Endteile der Source-Elektrodenschichten 157 so ausgebildet sind, dass sie mit den entsprechenden Source-Gräben 155 in Verbindung stehen. Jeder Source-Untergraben 168 bildet einen Teil der Seitenwände des entsprechenden Source-Grabens 155.
  • In der vorliegenden Ausführung ist der Source-Untergraben 168 in einer Endlosform (in dieser Ausführung in Form eines Vierecks ringförmig) ausgebildet, der den oberen Endteil der Source-Elektrodenschicht 157 in der Draufsicht umgibt. Der Source-Untergraben 168 grenzt an den oberen Endteil der Source-Elektrodenschicht 157 an.
  • Der Source-Untergraben 168 wird durch Vergraben in einen Teil der Source-Isolierschicht 156 gebildet. Genauer gesagt wird der Source-Untergraben 168 durch Eingraben in den oberen Endteil der Source-Isolierschicht 156 und den oberen Endteil der Source-Elektrodenschicht 157 von der ersten Hauptfläche 103 aus gebildet.
  • Der obere Endteil der Source-Elektrodenschicht 157 weist eine Form auf, die gegenüber einem unteren Endteil der Source-Elektrodenschicht 157 verengt ist. Der untere Endteil der Source-Elektrodenschicht 157 ist ein Abschnitt der Source-Elektrodenschicht 157, der an der Seite der Bodenwand des Source-Grabens 155 positioniert ist. Eine erste Richtungsbreite des oberen Endteils der Source-Elektrodenschicht 157 kann kleiner sein als eine erste Richtungsbreite des unteren Endteils der Source-Elektrodenschicht 157.
  • Der Source-Untergraben 168 ist im Querschnitt betrachtet in einer konvergenten Form mit einer Bodenfläche gebildet, die kleiner als eine Öffnungsfläche ist. Eine Bodenwand des Source-Untergrabens 168 kann eine zur zweiten Hauptfläche 104 gekrümmte Form haben.
  • Eine Innenwand des Source-Sub-Grabens 168 legt die Source-Region 163, die Kontaktregion 164, die Source-Isolierschicht 156 und die Source-Elektrodenschicht 157 frei. Die Innenwand des Source-Untergrabens 168 legt die erste Oberflächenregion 164a und die zweite Oberflächenregion 164b der Kontaktregion 164 frei. Die Bodenwand des Source-Untergrabens 168 legt mindestens die erste Region 156a der Source-Isolierschicht 156 frei. Ein oberer Endteil der ersten Region 156a der Source-Isolierschicht 156 ist niedriger positioniert als die erste Hauptfläche 103.
  • Ein Öffnungskantenabschnitt 169 jedes Source-Grabens 155 umfasst einen geneigten Teil 170, der von der ersten Hauptfläche 103 nach unten in Richtung einer Innenseite des Source-Grabens 155 geneigt ist. Der Öffnungskantenabschnitt 169 jedes Source-Grabens 155 ist ein Eckabschnitt, der die erste Hauptfläche 103 und die Seitenwände des Source-Grabens 155 verbindet. Der geneigte Teil 170 jedes Source-Grabens 155 wird durch den Source-Untergraben 168 gebildet.
  • In der vorliegenden Ausführung ist der geneigte Teil 170 in einer gekrümmten Form ausgebildet, die zur Seite der SiC-Halbleiterschicht 102 hin vertieft ist. Der geneigte Teil 170 kann in einer gekrümmten Form ausgebildet sein, die zur Seite des Source-Grabens 168 hin vorsteht. Der geneigte Teil 170 entspannt eine Konzentration des elektrischen Feldes relativ zu dem Öffnungskantenabschnitt 169 des entsprechenden Gate-Grabens 155.
  • In 23 und 24 hat die aktive Region 111 eine aktive Hauptfläche 171, die einen Teil der ersten Hauptfläche 103 bildet. Die äußere Region 112 hat eine äußere Hauptfläche 172, die einen Teil der ersten Hauptfläche 103 bildet. In der vorliegenden Ausführung ist die äußere Hauptfläche 172 mit den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 verbunden.
  • Die aktive Hauptfläche 171 und die äußere Hauptfläche 172 sind jeweils der c-Ebene des SiC-Einkristalls zugewandt. Außerdem haben die aktive Hauptfläche 171 und die äußere Hauptfläche 172 jeweils den Abweichungswinkel θ, der in [11-20]-Richtung relativ zu der c-Ebene des SiC-Einkristalls geneigt ist.
  • Die äußere Hauptfläche 172 ist auf der Seite der zweiten Hauptfläche 104 relativ zur aktiven Hauptfläche 171 positioniert. In der vorliegenden Ausführung wird die äußere Region 112 durch Eingraben in die erste Hauptfläche 103 in Richtung der zweiten Hauptfläche 104 Seite gebildet. Die äußere Hauptfläche 172 wird so in einem Bereich gebildet, der gegenüber der aktiven Hauptfläche 171 zur Seite der zweiten Hauptfläche 104 hin vertieft ist.
  • Die äußere Hauptfläche 172 kann auf der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Gate-Gräben 142 positioniert werden. Die äußere Hauptfläche 172 kann in einer Tiefenposition gebildet werden, die im Wesentlichen gleich der Bodenwand des Source-Grabens 155 ist. Das heißt, die äußere Hauptfläche 172 kann im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 155 positioniert sein.
  • Ein Abstand zwischen der äußeren Hauptfläche 172 und der zweiten Hauptfläche 104 kann im Wesentlichen gleich den Abständen zwischen den Bodenwänden der jeweiligen Source-Gräben 155 und der zweiten Hauptfläche 104 sein. Die äußere Hauptfläche 172 kann auf der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Source-Gräben 155 positioniert werden. Die äußere Hauptfläche 172 kann in einem Bereich von nicht weniger als 0 µm und nicht mehr als 1 µm zur Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Source-Gräben 155 positioniert sein.
  • Die äußere Hauptfläche 172 legt die SiC-Epitaxialschicht 107 frei. Genauer gesagt, die äußere Hauptfläche 172 legt den Hochkonzentrationsbereich 108 der SiC-Epitaxialschicht 107 frei. Die äußere Hauptfläche 172 liegt dabei dem Niedrigkonzentrationsbereich 109 über den Hochkonzentrationsbereich gegenüber.
  • In der vorliegenden Ausführung wird die aktive Region 111 durch die äußere Region 112 als Mesa abgegrenzt. Das heißt, die aktive Region 111 wird als aktive Mesa 173 mit einer Mesa-Form gebildet, die weiter nach oben ragt als die äußere Region 112.
  • Die aktive Mesa 173 umfasst aktive Seitenwände 174, die die aktive Hauptfläche 171 und die äußere Hauptfläche 172 verbinden. Die aktiven Seitenwände 174 markieren einen Grenzbereich zwischen der aktiven Region 111 und der äußeren Region 112. Die erste Hauptfläche 103 wird von der aktiven Hauptfläche 171, der äußeren Hauptfläche 172 und den aktiven Seitenwänden 174 gebildet.
  • In der vorliegenden Ausführung erstrecken sich die aktiven Seitenwände 174 entlang der Normalen Z zur aktiven Hauptfläche 171 (äußere Hauptfläche 172). Die aktiven Seitenwände 174 werden durch die m-Ebenen und die a-Ebenen des SiC-Einkristalls gebildet.
  • Die aktiven Seitenwände 174 können geneigte Flächen aufweisen, die von der aktiven Hauptfläche 171 zur äußeren Hauptfläche 172 nach unten geneigt sind. Ein Neigungswinkel jeder aktiven Seitenwand 174 ist ein Winkel, den die aktive Seitenwand 174 mit der aktiven Hauptfläche 171 innerhalb der SiC-Halbleiterschicht 102 einschließt.
  • In diesem Fall sollte der Neigungswinkel der aktiven Seitenwand 174 mehr als 90° und nicht mehr als 135° betragen. Der Neigungswinkel der aktiven Seitenwand 174 sollte 90° überschreiten und nicht mehr als 95° betragen, nicht weniger als 95° und nicht mehr als 100°, nicht weniger als 100° und nicht mehr als 110°, nicht weniger als 110° und nicht mehr als 120° oder nicht weniger als 120° und nicht mehr als 135° betragen. Der Neigungswinkel der aktiven Seitenwand 174 übersteigt vorzugsweise 90° und beträgt nicht mehr als 95°.
  • Die aktiven Seitenwände 174 legen die SiC-Epitaxialschicht 107 frei. Genauer gesagt, die aktiven Seitenwände 174 legen den Hochkonzentrationsbereich 108 frei. In einer Region auf der Seite der aktiven Hauptfläche 171 legen die aktiven Seitenwände 174 mindestens die Körperregion 141 frei. In 23 und 24 ist ein Ausgestaltungsbeispiel gezeigt, bei dem die aktiven Seitenwände 174 die Körperregion 141 und die Source-Regionen 163 freilegen.
  • Die SiC-Halbleitervorrichtung 101 enthält eine p+-artige Diodenregion 181 (Verunreinigungsbereich), der in einem Oberflächenschichtteil der äußeren Hauptfläche 172 ausgebildet ist. Außerdem enthält die SiC-Halbleitervorrichtung 101 eine p-artige äußere Deep-Well-Region 182, die im Oberflächenschichtteil der äußeren Hauptfläche 172 ausgebildet ist. Außerdem enthält die SiC-Halbleitervorrichtung 101 eine p-artige Feldbegrenzungsstruktur 183, die im Oberflächenschichtteil der äußeren Hauptfläche 172 ausgebildet ist.
  • Die Diodenregion 181 wird in einem Bereich der äußeren Region 112 zwischen den aktiven Seitenwänden 174 und den Seitenflächen 105A bis 105D gebildet. Die Diodenregion 181 wird in Abständen von den aktiven Seitenwänden 174 und den Seitenflächen 105A bis 105D gebildet.
  • Die Diodenregion 181 erstreckt sich in der Draufsicht in Bandform entlang der aktiven Region 111. In der vorliegenden Ausführung ist die Diodenregion 181 in einer Endlosform (in dieser Ausführung eine vierseitige Ringform) ausgebildet, die die aktive Region 111 in der Draufsicht umgibt. Die Diodenregion 181 überschneidet sich in der Draufsicht mit der Source-Routing-Verdrahtung 123. Die Diodenregion 181 ist elektrisch mit der Source-Routing-Verdrahtung 123 verbunden. Die Diodenregion 181 bildet einen Teil der Lawinenstrom absorbierenden Struktur.
  • Die Diodenregion 181 bildet einen pn-Übergangsbereich mit der SiC-Halbleiterschicht 102. Genauer gesagt, die Diodenregion 181 befindet sich innerhalb der SiC-Epitaxialschicht 107. Die Diodenregion 181 bildet somit den pn-Übergangsbereich mit der SiC-Epitaxialschicht 107.
  • Noch spezifischer gesagt, befindet sich die Diodenregion 181 innerhalb des Hochkonzentrationsbereichs 108. Die Diodenregion 181 bildet somit den pn-Übergangsbereich mit dem Hochkonzentrationsbereich 108. Dadurch wird eine pn-Übergangsdiode Dpn gebildet, die die Diodenregion 181 als Anode und die SiC-Halbleiterschicht 102 als Kathode hat.
  • Eine Gesamtheit der Diodenregion 181 befindet sich auf der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Gate-Gräben 142. Ein unterer Teil der Diodenregion 181 befindet sich auf der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Source-Gräben 155. Der untere Teil der Diodenregion 181 kann in einer Tiefenposition gebildet sein, die im Wesentlichen den unteren Teilen der Kontaktregionen 164 entspricht. Der untere Teil der Diodenregion 181 kann im Wesentlichen auf der gleichen Ebene wie die unteren Teile der Kontaktregionen 164 positioniert werden.
  • Eine p-artige Verunreinigungskonzentration der Diodenregion 181 ist im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Kontaktregionen 164. Die p-artige Verunreinigungskonzentration der Diodenregion 181 ist größer als die p-artige Verunreinigungskonzentration der Körperregion 141. Die p-artige Verunreinigungskonzentration der Diodenregion 181 sollte nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen.
  • Die äußere Deep-Well-Region 182 ist in der Draufsicht in einem Bereich zwischen der aktiven Seitenwand 174 und der Diodenregion 181 ausgebildet. In der vorliegenden Ausführung ist die äußere Deep-Well-Region 182 in Abständen zur Diodenregion 181 hin von den aktiven Seitenwänden 174 gebildet. Die äußere Deep-Well-Region 182 wird auch als Stehspannungseinstellbereich (Stehspannungshaltebereich) bezeichnet, der die Stehspannung der SiC-Halbleiterschicht 102 einstellt.
  • Die äußere Deep-Well-Region 182 erstreckt sich in der Draufsicht in Bandform entlang der aktiven Region 111. In der vorliegenden Ausführung ist die äußere Deep-Well-Region 182 in einer Endlosform (in dieser Ausführungsform eine vierseitige Ringform) ausgebildet, die die aktive Region 111 in der Draufsicht umgibt. Die äußere Deep-Well-Region 182 ist über die Diodenregion 181 elektrisch mit der Source-Routing-Verdrahtung 123 verbunden. Die äußere Deep-Well-Region 182 kann ein Teil der pn-Übergangsdiode Dpn sein. Die äußere Deep-Well-Region 182 kann einen Teil der Lawinenstrom absorbierenden Struktur bilden.
  • Eine Gesamtheit der äußeren Deep-Well-Region 182 befindet sich auf der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Gate-Gräben 142. Ein Bodenteil der äußeren Deep-Well-Region 182 befindet sich an der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Source-Gräben 155. Der untere Teil der äußeren Deep-Well-Region 182 befindet sich an der Seite der zweiten Hauptfläche 104 Seite relativ zu dem unteren Teil der Diodenregion 181.
  • Der untere Teil der äußeren Deep-Well-Region 182 kann in einer Tiefenposition gebildet sein, die im Wesentlichen den unteren Teilen der jeweiligen Tiefbohrlochregionen 165 entspricht. Der untere Teil der äußeren Deep-Well-Region 182 kann im Wesentlichen auf der gleichen Ebene wie die unteren Teile der jeweiligen Deep-Well-Regionen 165 positioniert sein. Ein Abstand zwischen dem Bodenteil der äußeren Deep-Well-Region 182 und der äußeren Hauptfläche 172 kann im Wesentlichen gleich den Abständen zwischen den Bodenteilen der jeweiligen Deep-Well-Regionen 165 und den Bodenwänden der jeweiligen Source-Gräben 155 sein.
  • Ein Abstand zwischen dem unteren Teil der äußeren Deep-Well-Regionen 182 und der zweiten Hauptfläche 104 kann im Wesentlichen den Abständen zwischen den unteren Teilen der jeweiligen Deep-Well-Regionen 165 und der zweiten Hauptfläche 104 entsprechen. Dadurch kann verhindert werden, dass Variationen zwischen dem Abstand zwischen dem unteren Teil der äußeren Deep-Well-Regionen 182 und der zweiten Hauptfläche 104 und den Abständen zwischen den unteren Teilen der jeweiligen Deep-Well-Regionen 165 und der zweiten Hauptfläche 104 auftreten.
  • Die Stehspannung (z.B. die elektrostatische Durchschlagfestigkeit) der SiC-Halbleiterschicht 102 kann so durch die Ausgestaltung der äußeren Deep-Well-Region 182 und die Ausgestaltung der jeweiligen Deep-Well-Regionen 165 unbegrenzt sein, wodurch eine entsprechende Verbesserung der Stehspannung erreicht werden kann.
  • Der untere Teil der äußeren Deep-Well-Region 182 kann auf der Seite der zweiten Hauptfläche 104 relativ zu den unteren Teilen der jeweiligen Deep-Well-Regionen 165 positioniert sein. Der untere Teil der äußeren Deep-Well-Region 182 kann in einem Bereich von nicht weniger als 0 µm und nicht mehr als 1 µm zur Seite der zweiten Hauptfläche 104 relativ zu den unteren Teilen der jeweiligen Deep-Well-Regionen 165 positioniert sein.
  • Eine innere periphere Kante der äußeren Deep-Well-Region 182 kann sich bis in die Nähe der Grenzregion zwischen der aktiven Region 111 und der äußeren Region 112 erstrecken. Die äußere Deep-Well-Region 182 kann die Grenzregion zwischen der aktiven Region 111 und der äußeren Region 112 überschreiten. Die innere periphere Kante der äußeren Deep-Well-Region 182 kann Eckabschnitte abdecken, die die aktiven Seitenwände 174 und die äußere Hauptfläche 172 verbinden. Die innere periphere Kante der äußeren Deep-Well-Region 182 kann sich weiter entlang der aktiven Seitenwände 174 erstrecken und mit der Körperregion 141 verbunden werden.
  • In der vorliegenden Ausführung bedeckt eine äußerer periphere Kante der äußeren Deep-Well-Region 182 die Diodenregion 181 von der Seite der zweiten Hauptfläche 104S. Die äußere Deep-Well-Region 182 kann sich in der Draufsicht mit der Source-Routing-Verdrahtung 123 überschneiden. Die äußere periphere Kante der äußeren Deep-Well-Region 182 kann in Abständen zu den Seiten der aktiven Seitenwände 174 von der Diodenregion 181 gebildet werden.
  • Die p-artige Verunreinigungskonzentration der Deep-Well-Region 182 sollte nicht größer sein als die p-artige Verunreinigungskonzentration der Diodenregion 181. Die p-artige Verunreinigungskonzentration der Deep-Well-Region 182 sollte nicht größer sein als die p-artige Verunreinigungskonzentration der Diodenregion 181.
  • Die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182 kann im Wesentlichen gleich der p-artige Verunreinigungskonzentration jeder Deep-Well-Region 165 sein. Die p-artige Verunreinigungskonzentration in der äußeren Deep-Well-Region 182 kann im Wesentlichen gleich der p-artige Verunreinigungskonzentration der Körperregion 141 sein.
  • Die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182 kann die p-artige Verunreinigungskonzentration der Körperregion 141 übersteigen. Die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182 kann geringer sein als die p-artige Verunreinigungskonzentration der Körperregion 141.
  • Die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182 sollte nicht höher sein als die p-artige Verunreinigungskonzentration jeder Kontaktregion 164. Die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182 kann geringer sein als die p-artige Verunreinigungskonzentration jeder Kontaktregion 164. Die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182 sollte nicht weniger als 1, 0×1017 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Die Feldbegrenzungsstruktur 183 wird in einem Bereich zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D in der Draufsicht gebildet. In der vorliegenden Ausführung wird die Feldbegrenzungsstruktur 183 in Intervallen zur Seite der Diodenregion 181 hin von den Seitenflächen 105A bis 105D gebildet.
  • Die Feldbegrenzungsstruktur 183 umfasst eine oder mehrere (z.B. nicht weniger als zwei und nicht mehr als zwanzig) Feldbegrenzungsregionen 184. In der vorliegenden Ausführung enthält die Feldbegrenzungsstruktur 183 eine Feldbegrenzungsregionengruppe mit einer Vielzahl von (fünf) Feldbegrenzungsregionen 184A, 184B, 184C, 184D und 184E. Die Feldbegrenzungsregionen 184A bis 184E werden in dieser Reihenfolge in Abständen zueinander entlang einer Richtung weg von der Diodenregion 181 gebildet.
  • Die Feldbegrenzungsregionen 184A bis 184E erstrecken sich jeweils in Bandform entlang der peripheren Kante der aktiven Region 111 in der Draufsicht. Genauer gesagt sind die Feldbegrenzungsregionen 184A bis 184E jeweils in endlosen Formen (in dieser Ausführungsform in vierseitigen Ringformen) ausgebildet, die die aktive Region 111 in Draufsicht umgeben. Jede der Feldbegrenzungsregionen 184A bis 184E wird auch als FLR-(Field Limiting Ring)-Region bezeichnet.
  • In der vorliegenden Ausführung sind die unteren Teile der Feldbegrenzungsregionen 184A bis 184E auf der Seite der zweiten Hauptfläche 104 relativ zu dem unteren Teil der Diodenregion 181 positioniert. In der vorliegenden Ausführung bedeckt die Feldbegrenzungsregion 184A an der innersten Seite der Feldbegrenzungsregionen 184A bis 184E die Diodenregion 181 von der Seite der zweiten Hauptfläche 104 aus ab. Die Feldbegrenzungsregion 184A kann sich in der Draufsicht mit der oben beschriebenen Source-Routing-Verdrahtung 123 überschneiden.
  • Die Feldbegrenzungsregion 184A ist über die Diodenregion 181 elektrisch mit der Source-Routing-Verdrahtung 123 verbunden. Die Feldbegrenzungsregion 184A kann einen Teil der pn-Übergangsdiode Dpn bilden. Die Feldbegrenzungsregion 184A kann ein Teil der Lawinenstrom absorbierenden Struktur sein.
  • Gesamte Feldbegrenzungsregionen 184A bis 184E sind auf der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Gate-Gräben 142 positioniert. Die unteren Teile der Feldbegrenzungsregionen184A bis 184E befinden sich auf der Seite der zweiten Hauptfläche 104 relativ zu den Bodenwänden der jeweiligen Source-Gräben 155.
  • Die Feldbegrenzungsregionen 184A bis 184E können in einer Tiefenposition gebildet werden, die im Wesentlichen den jeweiligen Deep-Well-Regionen 165 entspricht (der äußeren Deep-Well-Region 182). Die unteren Teile der Feldbegrenzungsregionen 184A bis 184E können im Wesentlichen auf der gleichen Ebene wie die unteren Teile der jeweiligen Deep-Well-Regionen 165 (der äußeren Deep-Well-Region 182) positioniert sein.
  • Die unteren Teile der Feldbegrenzungsregionen 184A bis 184E können an der äußeren Hauptfläche 172 relativ zu den unteren Teilen der jeweiligen Deep-Well-Regionen 165 (der äußeren Deep-Well-Region 182) positioniert sein. Die unteren Teile der Feldbegrenzungsregionen 184A bis 184E können auf der Seite der zweiten Hauptfläche 104 relativ zu den unteren Teilen der jeweiligen Deep-Well-Regionen 165 (der äußere Deep-Well-Region 182) positioniert sein.
  • Die Breiten zwischen den aneinander angrenzenden Feldbegrenzungsregionen 184A bis 184E können voneinander abweichen. Die Breiten zwischen den aneinander angrenzenden Feldbegrenzungsregionen 184A bis 184E können in einer Richtung weg von der aktiven Region 111 zunehmen. Die Breiten zwischen den aneinander angrenzenden Feldbegrenzungsregionen 184A bis 184E können in der Richtung weg von der aktiven Region 111 abnehmen.
  • Die Tiefen der Feldbegrenzungsregionen 184A bis 184E können voneinander abweichen. Die Tiefen der Feldbegrenzungsregionen 184A bis 184E können in der Richtung weg von der aktiven Region 111 abnehmen. Die Tiefen der Feldbegrenzungsregionen 184A bis 184E können in der Richtung weg von der aktiven Region 111 zunehmen.
  • Eine p-artige Verunreinigungskonzentration der Feldbegrenzungsregionen 184A bis 184E sollte nicht höher sein als die p-artige Verunreinigungskonzentration der Diodenregion 181. Die p-artige Verunreinigungskonzentration der Feldbegrenzungsregionen 184A bis 184E kann geringer sein als die p-artige Verunreinigungskonzentration der Diodenregion 181.
  • Die p-artige Verunreinigungskonzentration der Feldbegrenzungsregionen 184A bis 184E sollte nicht höher sein als die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182. Die p-artige Verunreinigungskonzentration der Feldbegrenzungsregionen 184A bis 184E kann geringer sein als die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182.
  • Die p-artige Verunreinigungskonzentration der Feldbegrenzungsregionen 184A bis 184E sollte nicht geringer sein als die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182. Die p-artige Verunreinigungskonzentration der Feldbegrenzungsregionen 184A bis 184E sollte größer sein als die p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182.
  • Die p-artige Verunreinigungskonzentration der Feldbegrenzungsregionen 184A bis 184E sollte nicht weniger als 1,0×1015 cm-3 und nicht mehr als 1,0×1018 cm-3 betragen. Vorzugsweise die p-artige Verunreinigungskonzentration der Diodenregion 181 > der p-artige Verunreinigungskonzentration der äußeren Deep-Well-Region 182 > der p-artige Verunreinigungskonzentration der Feldbegrenzungsregionen 184A bis 184E.
  • Die Feldbegrenzungsstruktur 183 entspannt die Konzentration des elektrischen Feldes in der äußeren Region 112. Die Anzahl, Breiten, Tiefen, p-artige Verunreinigungskonzentration usw. der Feldbegrenzungsregionen 184 können abhängig von dem zu entspannenden elektrischen Feld verschiedene Werte annehmen.
  • In der vorliegenden Ausführung wurde ein Beispiel beschrieben, bei dem die Feldbegrenzungsstruktur 183 eine oder mehrere Feldbegrenzungsregionen 184 umfasse, die in der Region zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D in der Draufsicht gebildet sind.
  • Die Feldbegrenzungsstruktur 183 kann jedoch auch eine oder mehrere Feldbegrenzungsregionen 184 enthalten, die in der Draufsicht in einem Bereich zwischen den aktiven Seitenwänden 174 und der Diodenregion 181 anstelle des Bereichs zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D gebildet werden.
  • Außerdem kann die Feldbegrenzungsstruktur 183 eine oder mehrere Feldbegrenzungsregionen 184 enthalten, die in der Draufsicht in einem Bereich zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D gebildet werden, sowie eine oder mehrere Feldbegrenzungsregionen 184, die in der Draufsicht in einem Bereich zwischen den aktiven Seitenwänden 174 und dem Diodenbereich 181 gebildet werden.
  • Die SiC-Halbleitervorrichtung 101 enthält eine äußere Isolierschicht 191, die auf der ersten Hauptfläche 103 in der äußeren Region 112 gebildet wird. Die äußere Isolierschicht 191 bildet einen Teil der Hauptflächen-Isolierschicht 113. Die äußere Isolierschicht 191 bildet Teile der isolierenden Seitenflächen 114A bis 114D der Hauptflächen-Isolierschicht 113.
  • Die äußere Isolierschicht 191 bedeckt selektiv die Diodenregion 181, die äußere Deep-Well-Region 182 und die Feldbegrenzungsstruktur 183 in der äußeren Region 112. Die äußere Isolierschicht 191 ist ein Film entlang der aktiven Seitenwände 174 und der äußeren Hauptfläche 172. Auf der aktiven Hauptfläche 171 ist die äußere Isolierschicht 191 durchgehend mit der Gate-Isolierschicht 148 verbunden. Genauer gesagt, die äußere Isolierschicht 191 ist durchgehend bis zu den dritten Regionen 148c der Gate-Isolierschicht 148.
  • Die äußere Isolierschicht 191 kann Siliziumoxid enthalten. Die äußere Isolierschicht 191 kann eine weitere Isolierschicht aus Siliziumnitrid usw. enthalten. In der vorliegenden Ausführung ist die äußere Isolierschicht 191 aus dem gleichen Isoliermaterialtyp wie die Gate-Isolierschicht 148 gebildet.
  • Die äußere Isolierschicht 191 umfasst eine erste Region 191a und eine zweite Region 191b. Die erste Region 191a der äußeren Isolierschicht 191 bedeckt die aktiven Seitenwände 174. Die zweite Region 191b der äußeren Isolierschicht 191 bedeckt die äußere Hauptfläche 172.
  • Eine Dicke der zweiten Region 191b der äußeren Isolierschicht 191 sollte nicht mehr als eine Dicke der ersten Region 191a der äußeren Isolierschicht 191 betragen. Die Dicke der zweiten Region 191b der äußeren Isolierschicht 191 kann geringer sein als die Dicke der ersten Region 191a der äußeren Isolierschicht 191.
  • Die Dicke der ersten Region 191a der äußeren Isolierschicht 191 kann im Wesentlichen gleich der Dicke der ersten Region 191a der Gate-Isolierschicht 148 sein. Die Dicke der zweiten Region 191b der äußeren Isolierschicht 191 kann im Wesentlichen gleich der Dicke der dritten Region 148c der Gate-Isolierschicht 148 sein. Es ist offensichtlich, dass die äußere Isolierschicht 191 mit einer gleichmäßigen Dicke gebildet werden kann.
  • In 23 und 24 enthält die SiC-Halbleitervorrichtung 101 außerdem eine Seitenwandstruktur 192, die die aktiven Seitenwände 174 bedeckt. Die Seitenwandstruktur 192 schützt und verstärkt die aktive Mesa 173 von der Seite der äußeren Region 112 aus.
  • Außerdem bildet die Seitenwandstruktur 192 eine Struktur zur Minderung des Höhenunterschieds, die einen Höhenunterschied zwischen der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 mildert. Wenn eine obere Schichtstruktur (Deckschicht) gebildet wird, die den Grenzbereich zwischen der aktiven Region 111 und der äußeren Region 112 abdeckt, deckt die obere Schichtstruktur die Seitenwandstruktur 192 ab. Die Seitenwandstruktur 192 verbessert die Ebenheit der oberen Schichtstruktur.
  • Die Seitenwandstruktur 192 kann einen Neigungsabschnitt 193 aufweisen, der sich von der aktiven Hauptfläche 171 nach unten zur äußeren Hauptfläche 172 neigt. Der Niveauunterschied kann durch den geneigten Teil 193 angemessen abgemildert werden. Der geneigte Teil 193 kann in einer gekrümmten Form ausgebildet werden, die zur Seite der SiC-Halbleiterschicht 102 hin zurückgesetzt ist. Der geneigte Teil 193 kann in einer gekrümmten Form gebildet werden, die in einer Richtung weg von der SiC-Halbleiterschicht 102 vorsteht.
  • Der geneigte Teil 193 kann sich in einer Ebene von der Seite der aktiven Hauptfläche 171 in Richtung der Seite der äußeren Hauptfläche 172 erstrecken. Der geneigte Teil 193 kann sich geradlinig von der Seite der aktiven Hauptfläche 171 in Richtung der Seite der äußeren Hauptfläche 172 erstrecken.
  • Der geneigte Teil 193 kann in einer Reihe von Treppen gebildet werden, die von der aktiven Hauptfläche 171 zur äußeren Hauptfläche 172 hinunterführen. Das heißt, der geneigte Teil 193 kann einen oder mehrere Stufenabschnitte aufweisen, die zur Seite der SiC-Halbleiterschicht 102 hin vertieft sind. Eine Vielzahl von Stufenabschnitten vergrößert die Oberfläche des geneigten Abschnitts 193 und verbessert die Haftkraft relativ zur oberen Schichtstruktur.
  • Der geneigte Teil 193 kann eine Vielzahl von erhabenen Abschnitten enthalten, die in der Richtung weg von der SiC-Halbleiterschicht 102 erhaben sind. Die Vielzahl der erhabenen Abschnitte vergrößert die Oberfläche des geneigten Abschnitts 193 und verbessert die Haftkraft zu der oberen Schichtstruktur. Der geneigte Teil 193 kann eine Vielzahl von Aussparungen enthalten, die zur Seite der SiC-Halbleiterschicht 102 hin vertieft sind. Die Vielzahl der Vertiefungen vergrößert die Oberfläche des geneigten Teils 193 und verbessert die Haftkraft relativ zu der oberen Schichtstruktur.
  • Die Seitenwandstruktur 192 ist selbstausrichtend relativ zu der aktiven Hauptfläche 171 ausgebildet. Genauer gesagt, die Seitenwandstruktur 192 wird entlang der aktiven Seitenwände 174 gebildet. In der vorliegenden Ausführung ist die Seitenwandstruktur 192 in einer Endlosform (in dieser Ausführungsform in einer vierseitigen Ringform) ausgebildet, die die aktive Region 111 in Draufsicht umgibt.
  • Die Seitenwandstruktur 192 enthält vorzugsweise ein p-artiges Polysilizium, das mit einer p-artige Verunreinigung dotiert ist. In diesem Fall kann die Seitenwandstruktur 192 zur gleichen Zeit wie die Gate-Elektrodenschichten 149 und die Source-Elektrodenschichten 157 gebildet werden.
  • Eine p-artige Verunreinigungskonzentration der Seitenwandstruktur 192 ist nicht geringer als die p-artige Verunreinigungskonzentration der Körperregion 141. Genauer gesagt, die p-artige Verunreinigungskonzentration der Seitenwandstruktur 192 ist größer als die p-artige Verunreinigungskonzentration der Körperregion 141. Die p-artige Verunreinigung der Seitenwandstruktur 192 kann zumindest Bor (B), Aluminium (Al), Indium (In) und/oder Gallium (Ga) enthalten.
  • Die p-artige Verunreinigungskonzentration der Seitenwandstruktur 192 sollte nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1022 cm-3 betragen. Ein Schichtwiderstand der Seitenwandstruktur 192 sollte nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (in dieser Ausführungsform etwa 200 Ω/□) betragen. Die p-artige Verunreinigungskonzentration der Seitenwandstruktur 192 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Gate-Elektrodenschicht 149 sein. Der Schichtwiderstand der Seitenwandstruktur 192 kann im Wesentlichen gleich dem Schichtwiderstand der Gate-Elektrodenschicht 149 sein.
  • Die Seitenwandstruktur 192 kann ein n-artiges Polysilizium anstelle des p-artigen Polysiliziums oder zusätzlich zu diesem enthalten. Die Seitenwandstruktur 192 kann zumindest Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung anstelle von oder zusätzlich zum p-artigen Polysilizium enthalten. Die Seitenwandstruktur 192 kann ein Isoliermaterial beinhalten. In diesem Fall kann eine isolierende Eigenschaft der aktiven Region 111 relativ zu der äußeren Region 112 durch die Seitenwandstruktur 192 verbessert werden.
  • In 20 bis 24 enthält die SiC-Halbleitervorrichtung 101 eine isolierende Zwischenschicht 201, die auf der ersten Hauptfläche 103 ausgebildet ist. Die isolierende Zwischenschicht 201 bildet einen Teil der Hauptflächen-Isolierschicht 113. Die isolierende Zwischenschicht 201 bildet Teile der isolierenden Seitenflächen 114A bis 114D der Hauptflächen-Isolierschicht 113. Das heißt, die Hauptflächen-Isolierschicht 113 hat eine laminierte Struktur, die die Gate-Isolierschicht 148 (äußere Isolierschicht 191) und die isolierende Zwischenschicht 201 umfasst.
  • Die isolierende Zwischenschicht 201 deckt selektiv die aktive Region 111 und die äußere Region 112 ab. Genauer gesagt bedeckt die isolierende Zwischenschicht 201 selektiv die dritte Region 148c der Gate-Isolierschicht 148 und die äußere Isolierschicht 191.
  • Die isolierende Zwischenschicht 201 ist ein Film entlang der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172. In der aktiven Region 111 bedeckt die isolierende Zwischenschicht 201 selektiv die Gate-Graben-Strukturen 161, die Gate-Verdrahtungsschicht 150 und die Source-Graben-Strukturen 162. In der äußeren Region 112 bedeckt die isolierende Zwischenschicht 201 selektiv die Diodenregion 181, die äußere Deep-Well-Region 182 und die Feldbegrenzungsstruktur 183.
  • In dem Grenzbereich zwischen der aktiven Region 111 und der äußeren Region 112 wird die isolierende Zwischenschicht 201 entlang einer äußeren Fläche (geneigter Abschnitt 193) der Seitenwandstruktur 192 gebildet. Die isolierende Zwischenschicht 201 bildet einen Abschnitt der oberen Schichtstruktur, der die Seitenwandstruktur 192 bedeckt.
  • Die isolierende Zwischenschicht 201 kann Siliziumoxid oder Siliziumnitrid beinhalten. Die isolierende Zwischenschicht 201 kann als Beispiel für Siliziumoxid PSG (Phosphorsilikatglas) und/oder BPSG (Borphosphorsilikatglas) enthalten. Die isolierende Zwischenschicht 201 kann eine laminierte Struktur haben, die eine PSG-Schicht und eine BPSG-Schicht umfasst, die in dieser Reihenfolge von der Seite ersten Hauptfläche 103 geschichtet sind. Die isolierende Zwischenschicht 201 kann eine laminierte Struktur haben, die eine BPSG-Schicht und eine PSG-Schicht umfasst, die in dieser Reihenfolge von der Seite der ersten Hauptfläche 103 geschichtet sind.
  • Die isolierende Zwischenschicht 201 enthält ein Gate-Kontaktloch 202, ein Source-Kontaktloch 203 und ein Dioden-Kontaktloch 204. Die isolierende Zwischenschicht 201 enthält auch ein Ankerloch 205.
  • Das Gate-Kontaktloch 202 legt die Gate-Verdrahtungsschicht 150 in der aktiven Region 111 frei. Das Gate-Kontaktloch 202 kann in Bandform entlang der Gate-Verdrahtungsschicht 150 ausgerichtet sein. Ein Öffnungskantenabschnitt des Gate-Kontaktlochs 202 ist zur Seite des Gate-Kontaktloch 202 hin in einer gekrümmten Form ausgebildet.
  • Die Source-Kontaktlöcher 203 legen die Source-Regionen 163, die Kontaktregionen 164 und die Source-Graben-Strukturen 162 in der aktiven Region 111 frei. Die Source-Kontaktlöcher 203 können in Bandformen ausgebildet sein, die entlang der Source-Graben-Strukturen 162 usw. orientiert sind. Ein Öffnungskantenabschnitt jeder Source-Kontaktlochs 203 wird in einer gekrümmten Form zur Seite des Source-Kontaktlochs 203 hin ausgebildet.
  • Das Dioden-Kontaktloch 204 legt die Diodenregion 181 in der äußeren Region 112 frei. Das Dioden-Kontaktloch 204 kann in Bandform (genauer gesagt in endloser Form) entlang der Diodenregion 181 ausgebildet werden.
  • Das Dioden-Kontaktloch 204 kann die äußere Deep-Well-Region 182 und/oder die Feldbegrenzungsstruktur 183 freilegen. Ein Öffnungskantenabschnitt des Dioden-Kontaktlochs 204 ist in einer gekrümmten Form zur Seite des Diodenkontaktlochs 204 hin ausgebildet.
  • Das Ankerloch 205 wird durch Graben in die isolierende Zwischenschicht 201 in der äußeren Region 112 gebildet. Das Ankerloch 205 ist in der Draufsicht im Bereich zwischen der Diodenregion 181 und den Seitenflächen 105A bis 105D ausgebildet. Genauer gesagt, das Ankerloch 205 wird in einem Bereich zwischen der Feldbegrenzungsstruktur 183 und den Seitenflächen 105A bis 105D in der Draufsicht gebildet. Das Ankerloch 205 legt die erste Hauptfläche 103 (äußere Hauptfläche 172) frei. Ein Öffnungskantenabschnitt des Ankerlochs 205 wird in einer gekrümmten Form zur Seite des Ankerlochs 205 hin ausgebildet.
  • In 18, erstreckt sich das Ankerloch 205 als Bandform entlang der aktiven Region 111 in der Draufsicht. In der vorliegenden Ausführung ist das Ankerloch 205 endlos ausgebildet (in dieser Ausführung in vierseitiger Ringform) und umgibt die aktive Region 111 in der Draufsicht.
  • In der vorliegenden Ausführung wird ein einzelnes Ankerloch 205 in einem Teil der isolierenden Zwischenschicht 201 gebildet, die den äußeren Bereich 112 abdeckt. Es können jedoch eine Vielzahl von Ankerlöchern 205 in Teilen der isolierenden Zwischenschicht 201, die die äußere Region 112 abdeckt, gebildet werden.
  • Die oben beschriebene Hauptflächen-Gate-Elektrodenschicht 115 und die Hauptflächen-Source-Elektrodenschicht 121 werden jeweils auf der isolierenden Zwischenschicht 201 gebildet. Sowohl die Hauptflächen-Gate-Elektrodenschicht 115 als auch die Hauptflächen-Source-Elektrodenschicht 121 haben eine laminierte Struktur, die eine Barriere-Elektrodenschicht 206 und eine Hauptelektrodenschicht 207 umfasst, die in dieser Reihenfolge von der Seite der SiC-Halbleiterschicht 102 aus geschichtet sind.
  • Die Barriere-Elektrodenschicht 206 kann eine einschichtige Struktur aufweisen, die aus einer Titanschicht oder einer Titannitridschicht besteht. Die Barriere-Elektrodenschicht 206 kann eine laminierte Struktur mit einer Titanschicht und einer Titannitridschicht aufweisen, die in dieser Reihenfolge von der Seite der SiC-Halbleiterschicht 102 geschichtet werden.
  • Die Dicke der Hauptelektrodenschicht 207 übersteigt die Dicke der Barriere-Elektrodenschicht 206. Die Hauptelektrodenschicht 207 enthält ein leitfähiges Material mit einem Widerstandswert, der kleiner ist als der Widerstandswert der Barriere-Elektrodenschicht 206. Die Hauptelektrodenschicht 207 kann zumindest Aluminium, Kupfer, eine Aluminiumlegierung und/oder eine Kupferlegierung umfassen. Die Hauptelektrodenschicht 207 kann zumindest eine AlSi-Legierung, eine AlSiCu-Legierung und/oder eine AlCu-Legierung umfassen. In der vorliegenden Ausführung umfasst die Hauptelektrodenschicht 207 eine AlSiCu-Legierung.
  • Der äußere Gate-Finger 117, der in der Hauptflächen-Gate-Elektrodenschicht 115 umfasst ist, tritt von der isolierenden Zwischenschicht 201 in das Gate-Kontaktloch 202 ein. Der äußere Gate-Finger 117 ist elektrisch mit der Gate-Verdrahtungsschicht 150 innerhalb des Gate-Kontaktlochs 202 verbunden. Dabei wird ein elektrisches Signal vom Gate-Pad 116 über den äußeren Gate-Finger 117 zu den Gate-Elektrodenschichten 149 übertragen.
  • Das in der Hauptflächen-Source-Elektrodenschicht 121 enthaltene Source-Pad 122 tritt in die Source-Kontaktlöcher 203 und die Source-Untergräben 168 von der isolierenden Zwischenschicht 201 aus ein. Das Source-Pad 122 ist elektrisch mit den Source-Regionen 163, den Kontaktregionen 164 und den Source-Elektrodenschichten 157 innerhalb der Source-Kontaktlöcher 203 und der Source-Untergräben 168 verbunden.
  • Die Source-Elektrodenschichten 157 können aus Teilbereichen des Source-Pads 122 gebildet sein. Die Source-Elektrodenschichten 157 können durch Teile des Source-Pads 122 gebildet werden, die in die jeweiligen Source-Gräben 155 eintreten.
  • Die in der Hauptflächen-Source-Elektrodenschicht 121 enthaltene Source-Routing-Verdrahtung 123 tritt von der isolierenden Zwischenschicht 201 in das Dioden-Kontaktloch 204 ein. Die Source-Routing-Verdrahtung 123 ist elektrisch mit der Diodenregion 181 innerhalb des Dioden-Kontaktlochs 204 verbunden.
  • Der Source-Anschlussteil 124, der in der Hauptflächen-Source-Elektrodenschicht 121 enthalten ist, kreuzt die Seitenwandstruktur 192 von der aktiven Region 111 und ist zu der äußeren Region 112 herausgeführt. Der Source-Anschlussteil 124 bildet einen Teil der oberen Schichtstruktur, die die Seitenwandstruktur 192 abdeckt.
  • Die oben beschriebene Passivierungsschicht 125 wird auf der isolierenden Zwischenschicht 201 gebildet. Die Passivierungsschicht 125 ist ein Film entlang der isolierenden Zwischenschicht 201. Die Passivierungsschicht 125 bedeckt selektiv den aktiven Bereich 111 und den äußeren Bereich 112 über die isolierende Zwischenschicht 201.
  • Die Passivierungsschicht 125 kreuzt die Seitenwandstruktur 192 von der aktiven Region 111 und wird zur äußeren Region 112 herausgeführt. Die Passivierungsschicht 125 bildet einen Teil der oberen Schichtstruktur, die die Seitenwandstruktur 192 bedeckt.
  • In 23 tritt in der äußeren Region 112 die Passivierungsschicht 125 von der isolierenden Zwischenschicht 201 in das Ankerloch 205 ein. Im Inneren des Ankerlochs 205 ist die Passivierungsschicht 125 mit der äußeren Hauptfläche 172 (erste Hauptfläche 103) verbunden. In einem Bereich einer äußeren Fläche der Passivierungsschicht 125, die auf dem Ankerloch 205 positioniert ist, ist eine Aussparung 211 in Übereinstimmung mit dem Ankerloch 205 gebildet.
  • Die oben beschriebene Harzschicht 129 wird auf der Passivierungsschicht 125 gebildet. Die Harzschicht 129 wird in einem Film entlang der Passivierungsschicht 125 gebildet. Die Harzschicht 129 bedeckt selektiv die aktive Region 111 und die äußere Region 112 über die Passivierungsschicht 125 und die isolierende Zwischenschicht 201. Die Harzschicht 129 kreuzt die Seitenwandstruktur 192 von der aktiven Region 111 und wird zur äußeren Region 112 herausgeführt. Die Harzschicht 129 bildet einen Teil der oberen Schichtstruktur, die die Seitenwandstruktur 192 bedeckt.
  • In 23 hat die Harzschicht 129 in der äußeren Region 112 einen Ankerteil, der in die Vertiefung 211 der Passivierungsschicht 125 eindringt. Auf diese Weise wird in der äußeren Region 112 eine Ankerstruktur gebildet, die so angeordnet ist, dass die Verbindungsfestigkeit der Harzschicht 129 verbessert wird.
  • Die Ankerstruktur umfasst eine unebene Struktur, die in der ersten Hauptfläche 103 in der äußeren Region 112 gebildet ist. Genauer gesagt umfasst die unebene Struktur (Ankerstruktur) Unebenheiten, die unter Verwendung der isolierenden Zwischenschicht 201, die die äußere Hauptfläche 172 bedeckt, gebildet werden. Genauer gesagt, beinhaltet die unebene Struktur (Ankerstruktur) das Ankerloch 205, das in der isolierenden Zwischenschicht 201 ausgebildet ist.
  • Die Harzschicht 129 ist mit dem Ankerloch 205 verbunden. In der vorliegenden Ausführung ist die Harzschicht 129 über die Passivierungsschicht 125 mit dem Ankerloch 205 verbunden. Dadurch kann die Verbindungsfestigkeit der Harzschicht 129 relativ zu der ersten Hauptfläche 103 verbessert und ein Abblättern der Harzschicht 129 verhindert werden.
  • Wie oben beschrieben, können auch bei der SiC-Halbleitervorrichtung 101 die gleichen Effekte wie die bei der SiC-Halbleitervorrichtung 1 beschriebenen Effekte erreicht werden. Außerdem können bei der SiC-Halbleitervorrichtung 101 Verarmungsschichten von den Grenzbereichen (pn-Übergangsbereiche) zwischen der SiC-Halbleiterschicht 102 und den Deep-Well-Regionen 165 zu den Bereichen auf der Seite der zweiten Hauptfläche 104 relativ zu den Gate-Gräben 142 verteilt werden.
  • Strompfade eines Kurzschlussstromes, der zwischen der Hauptflächen-Source-Elektrodenschicht 121 und den Drain-Elektrodenschichten 133 fließt, können dadurch verengt werden. Außerdem kann eine Rückkopplungskapazität Crss umgekehrt proportional durch die Verarmungsschichten reduziert werden, die sich von den Grenzbereichen zwischen der SiC-Halbleiterschicht 102 und den Deep-Well-Regionen 165 ausbreiten. Damit kann eine SiC-Halbleitervorrichtung 101 bereitgestellt werden, bei der die Kurzschlusskapazität verbessert und die Rückkopplungskapazität Crss reduziert werden kann. Die Rückkopplungskapazität Crss ist eine statische Kapazität zwischen den Gate-Elektrodenschichten 149 und der Drain-Elektrodenschicht 133.
  • Die Verarmungsschichten, die sich von den Grenzbereichen zwischen der SiC-Halbleiterschicht 102 und den Deep-Well-Regionen 165 ausbreiten, können sich mit den Bodenwänden der Gate-Gräben 142 überlappen. In diesem Fall können sich die Verarmungsschichten, die sich von den Bodenteilen der Deep-Well-Regionen 165 ausbreiten, mit den Bodenwänden der Gate-Gräben 142 überlappen.
  • Auch sind bei der Halbleitervorrichtung 101 die Abstände zwischen den Bodenteilen der jeweiligen Deep-Well-Regionen 165 und der zweiten Hauptfläche 104 im Wesentlichen gleich. Ein Auftreten von Abstandsvariationen zwischen den Bodenteilen der jeweiligen Deep-Well-Regionen 165 und der zweiten Hauptfläche 104 kann dadurch verhindert werden. Die Stehspannung (z.B. die elektrostatische Durchschlagfestigkeit) der SiC-Halbleiterschicht 102 kann somit durch die Deep-Well-Regionen 165 unbegrenzt bleiben, wodurch eine entsprechende Verbesserung der Stehspannung erreicht wird.
  • Außerdem wird bei der SiC-Halbleitervorrichtung 101 die Diodenregion 181 in der äußeren Region 112 gebildet. Die Diodenregion 181 ist elektrisch mit der Hauptflächen-Source-Elektrodenschicht 121 verbunden. Der in der äußeren Region 112 erzeugte Lawinenstrom kann dadurch über die Diodenregion 181 in die Hauptflächen-Source-Elektrodenschicht 121 geleitet werden. Das heißt, der in der äußeren Region 112 erzeugte Lawinenstrom kann von der Diodenregion 181 und der Hauptflächen-Source-Elektrodenschicht 121 absorbiert werden. Dadurch kann die Betriebsstabilität des MISFET verbessert werden.
  • Außerdem wird bei der SiC-Halbleitervorrichtung 101 die äußere Deep-Well-Region 182 in der äußeren Region 112 gebildet. Die Stehspannung der SiC-Halbleiterschicht 102 kann dadurch in der äußeren Region 112 eingestellt werden. Insbesondere wird bei der SiC-Halbleitervorrichtung 101 die äußere Deep-Well-Region 182 im Wesentlichen an derselben Tiefenposition gebildet wie die Deep-Well-Regionen 165. Genauer gesagt befindet sich der untere Teil der äußeren Deep-Well-Region 182 im Wesentlichen auf derselben Ebene wie die unteren Teile der Deep-Well-Regionen 165.
  • Der Abstand zwischen dem unteren Teil der äußeren Deep-Well-Region 182 und der zweiten Hauptfläche 104 ist im Wesentlichen gleich den Abständen zwischen den unteren Teilen der Deep-Well-Regionen 165 und der zweiten Hauptfläche104. Dadurch kann verhindert werden, dass Unterschiede zwischen dem Abstand zwischen dem unteren Teil der äußeren Deep-Well-Region 182 und der zweiten Hauptfläche 104 und den Abständen zwischen den unteren Teilen der Deep-Well-Regionen 165 und der zweiten Hauptfläche 104 auftreten.
  • Die Stehspannung (z.B. die elektrostatische Durchschlagfestigkeit) der SiC-Halbleiterschicht 102 kann so durch die Ausgestaltung der äußeren Deep-Well-Region 182 und die Ausgestaltung der jeweiligen Deep-Well-Regionen 165 unbegrenzt sein. Dadurch kann eine Verbesserung der Stehspannung angemessen erreicht werden. Insbesondere wird bei der SiC-Halbleitervorrichtung 101 die äußere Region 112 in einem Bereich auf der Seite der zweiten Hauptfläche 104 in relativ zu der aktiven Region 111 gebildet. Die Position des unteren Teils der äußeren Deep-Well-Region 182 kann dadurch so gestaltet werden, dass sie sich den Positionen der unteren Teile der Deep-Well-Regionen 165 entsprecht annähert.
  • Das heißt, es ist nicht nötig, die p-artige Verunreinigung an einer vergleichsweise tiefen Position des Oberflächenschichtteils der ersten Hauptfläche 103 während der Bildung der äußeren Deep-Well-Regionen 182 einzuführen. Es kann so verhindert werden, dass die Position des unteren Teils der äußeren Deep-Well-Region 182 stark von den Positionen der unteren Teile der Deep-Well-Regionen 165 abweicht.
  • Außerdem befindet sich bei der SiC-Halbleitervorrichtung 101 die äußere Hauptfläche 172 im Wesentlichen auf derselben Ebene wie die Bodenwände der Source-Gräben 155. Dadurch, wenn die p-artige Verunreinigung mit gleicher Energie in die Bodenwände der Source-Gräben 155 und die äußere Hauptfläche 172 eingebracht wird, können die Deep-Well-Regionen 165 und die äußere Deep-Well-Region 182 an im Wesentlichen gleichen Tiefenpositionen gebildet werden. Infolgedessen kann noch besser verhindert werden, dass die Position des unteren Teils der äußeren Deep-Well-Region 182 stark relativ zu den Positionen der unteren Teile der Deep-Well-Region 165 abweicht.
  • Außerdem wird bei der SiC-Halbleitervorrichtung 101 die Feldbegrenzungsstruktur 183 in der äußeren Region 112 gebildet. Dadurch kann in der äußeren Region 112 ein elektrischer Feldrelaxationseffekt durch die Feldbegrenzungsstruktur 183 erzielt werden. Damit kann die elektrostatische Durchschlagsfestigkeit der SiC-Halbleiterschicht 102 entsprechend verbessert werden.
  • Auch wird bei der SiC-Halbleitervorrichtung 101 die aktive Region 111 als aktive Mesa 173 mit Mesaform gebildet. Die aktive Mesa 173 umfasst die aktiven Seitenwände 174, die die aktive Hauptfläche 171 der aktiven Region 111 und die äußere Hauptfläche 172 verbinden. Im Bereich zwischen der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 bildet sich die den Niveauunterschied relativierende Struktur, die den Niveauunterschied zwischen der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 relativiert. Die Niveauunterschied relativierende Struktur umfasst die Seitenwandstruktur 192.
  • Dadurch kann der Niveauunterschied zwischen der aktiven Hauptfläche 171 und der äußeren Hauptfläche 172 entsprechend relativiert werden. Die Ebenheit der auf der Seitenwandstruktur 192 gebildeten oberen Schichtstruktur kann so angemessen verbessert werden. Bei der SiC-Halbleitervorrichtung 101 sind die isolierende Zwischenschicht 201, die Hauptflächen-Source-Elektrodenschicht 121, die Passivierungsschicht 125 und die Harzschicht 129 als Beispiel für die obere Schichtstruktur gebildet.
  • Auch wird bei der SiC-Halbleitervorrichtung 101 die Ankerstruktur, die zur Verbesserung der Verbindungsfestigkeit der Harzschicht 129 dient, in der äußeren Region 112 gebildet. Die Ankerstruktur umfasst die unebene Struktur, die in der ersten Hauptfläche 103 in der äußeren Region 112 gebildet wurde. Genauer gesagt umfasst die unebene Struktur (Ankerstruktur) die Unebenheiten, die durch die auf der ersten Hauptfläche 103 in der äußeren Region 112 gebildete isolierende Zwischenschicht 201 gebildet werden. Genauer gesagt, beinhaltet die unebene Struktur (Ankerstruktur) das Ankerloch 205, das in der isolierenden Zwischenschicht 201 ausgebildet ist.
  • Die Harzschicht 129 ist mit dem Ankerloch 205 verbunden. In der vorliegenden Ausführung ist die Harzschicht 129 über die Passivierungsschicht 125 mit dem Ankerloch 205 verbunden. Dadurch kann die Verbindungsfestigkeit der Harzschicht 129 gegenüber der ersten Hauptfläche 103 verbessert und somit ein Ablösen der Harzschicht 129 angemessen verhindert werden.
  • Außerdem werden bei der SiC-Halbleitervorrichtung 101 die Gate-Graben-Strukturen 161 gebildet, mit denen jeweils die Gate-Elektrodenschicht 149 über der Gate-Isolierschicht 148 im Gate-Graben 142 eingebettet ist. Bei der Gate-Graben-Strukturen 161 wird die Gate-Elektrodenschicht 149 im begrenzten Raum des Gate-Grabens 142 von der niederohmigen Elektrodenschicht 167 bedeckt. Ein mit in 25 beschriebener Effekt kann durch eine solche Struktur erzielt werden.
  • 25 ist ein Diagramm zur Beschreibung des Schichtwiderstands innerhalb des Gate-Grabens 142. In 25 steht die Ordinate für den Schichtwiderstand (Ω/□) und die Abszisse für Elemente. In 25 sind ein erstes Balkendiagramm BL1, ein zweites Balkendiagramm BL2 und ein drittes Balkendiagramm BL3 gezeigt.
  • Das erste Balkendiagramm BL1 stellt den Schichtwiderstand innerhalb des mit dem n-artigen Polysilizium eingebetteten Gate-Grabens 142 dar. Das zweite Balkendiagramm BL2 stellt den Schichtwiderstand innerhalb des mit dem p-artigen Polysilizium eingebetteten Gate-Grabens 142 dar.
  • Das dritte Balkendiagramm BL3 stellt den Schichtwiderstand innerhalb des Gate-Graben 142 dar, der mit den Gate-Elektrodenschichten 149 (p-artiges Polysilizium) und der niederohmigen Elektrodenschicht 167 eingebettet ist. Hier wird ein Fall beschrieben, in dem die niederohmige Elektrodenschicht 167 aus TiSi2 (p-artiges Titansilizid) als Beispiel für ein Polyzid (Silizid) gebildet ist.
  • Gemäß dem ersten Balkendiagramm BL1 beträgt der Schichtwiderstand innerhalb des mit dem n-artigen Polysilizium eingebetteten Gate-Grabens 142 10 Ω/□. Gemäß dem zweiten Balkendiagramm BL2 beträgt der Schichtwiderstand innerhalb des mit dem p-artigen Polysilizium eingebetteten Gate-Grabens 142 200 Ω/□. Gemäß dem dritten Balkendiagramm BL3 beträgt der Schichtwiderstand innerhalb des mit den Gate-Elektrodenschichten 149 (p-artiges Polysilizium) und der niederohmigen Elektrodenschicht 167 eingebetteten Gate-Grabens 142 2 Ω/□.
  • Das p-artige Polysilizium hat einen Arbeitspunkt, der sich von dem des n-artigen Polysiliziums unterscheidet. Bei einer Struktur, bei der das p-artige Polysilizium in den Gate-Gräben 142 eingebettet ist, kann eine Gate-Schwellenspannung Vth um etwa 1 V erhöht werden.
  • Das p-artige Polysilizium hat jedoch einen Schichtwiderstand, der einige zehn Male (hier etwa 20 Mal) höher ist als der Schichtwiderstand des n-artiges Polysiliziums. Wenn daher das p-artige Polysilizium als Material der Gate-Elektrodenschichten 149 verwendet wird, steigt der Energieverlust deutlich mit der Zunahme des parasitären Widerstands innerhalb der Gate-Gräben 142 (im Folgenden einfach als „Gate-Widerstand“ bezeichnet).
  • Andererseits kann mit der Struktur mit der niederohmigen Elektrodenschicht 167 auf den Gate-Elektrodenschichten 149 (p-artiges Polysilizium) der Schichtwiderstand im Vergleich zu einem Fall, in dem die niederohmige Elektrodenschicht 167 nicht gebildet wird, auf nicht mehr als 1/100stel verringert werden. Das heißt, bei der Struktur mit der niederohmigen Elektrodenschicht 167 kann der Schichtwiderstand im Vergleich zu den Gate-Elektrodenschichten 149 mit p-artigen Polysilizium auf nicht mehr als 1/5 verringert werden.
  • So kann mit der Struktur mit der niederohmigen Elektrodenschicht 167 der Schichtwiderstand innerhalb des Gate-Grabens 142 verringert werden, während die Gate-Schwellenspannung Vth erhöht wird (z.B. um etwa 1 V). Dadurch kann eine Reduzierung des Gatewiderstands erreicht werden, so dass ein Strom effizient entlang der Gate-Graben-Strukturen 161 diffundieren kann. Dadurch kann eine Reduzierung der Schaltverzögerung erreicht werden.
  • Da die Struktur die niederohmige Elektrodenschicht 167 aufweist, müssen auch die p-artige Verunreinigungskonzentration der Körperregion 141 und die p-artige Verunreinigungskonzentration der Kontaktregionen 164 nicht erhöht werden. Die Gate-Schwellenspannung Vth kann so entsprechend erhöht werden, wobei die Erhöhung des Kanalwiderstandes unterdrückt wird.
  • Die niederohmige Elektrodenschicht 167 kann zumindest TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und/oder WSi2 enthalten. Unter diesen Materialtypen sind NiSi, CoSi2 und TiSi2 als Polyzidschicht, die die niederohmige Elektrodenschicht 167 bildet, besonders geeignet, da sie im Wert des spezifischen Widerstands und der Temperaturabhängigkeit vergleichsweise niedrig sind.
  • Als Ergebnis weiterer Tests der gegenwärtigen Erfinder wurde bei der Anwendung von TiSi2 als Material der niederohmigen Elektrodenschicht 167 ein Anstieg eines Gate-zu-Source-Leckstroms während der Anwendung bei niedrigen elektrischen Feldern beobachtet. Andererseits wurde kein Anstieg des Gate-to-Source-Leckstroms während der Anwendung bei niedrigen elektrischen Feldern beobachtet, als CoSi2 verwendet wurde. Unter Berücksichtigung dieses Punkts wird CoSi2 als die Polyzidschicht, die die niederohmige Elektrodenschicht 167 bildet, als am besten geeignet erachtet.
  • Außerdem wird beim der SiC-Halbleitervorrichtung 101 die Gate-Verdrahtungsschicht 150 von der niederohmigen Elektrodenschicht 167 bedeckt. Dadurch kann auch eine Reduzierung des Gatewiderstands der Gate-Verdrahtungsschicht 150 erreicht werden. Insbesondere bei der Struktur, bei der die Gate-Elektrodenschichten 149 und die Gate-Verdrahtungsschicht 150 von der niederohmigen Elektrodenschicht 167 bedeckt sind, kann der Strom effizient entlang der Graben-Gate-Strukturen 161 diffundieren. Die Reduzierung der Schaltverzögerung kann somit angemessen erreicht werden.
  • 26 ist eine vergrößerte Ansicht einer Region entsprechend 19 und ist eine vergrößerte Ansicht einer SiC-Halbleitervorrichtung 221 gemäß einer vierten bevorzugten Ausführung der vorliegenden Erfindung. 27 ist ein Schnitt entlang der in 26 gezeigten Linie XXVII-XXVII. Im Folgenden sind Strukturen, die den in Bezug auf die Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen, sodass eine Beschreibung dieser Strukturen weggelassen wird.
  • In 26 und 27 enthält die SiC-Halbleitervorrichtung 221 einen äußeren Gate-Graben 222, der in der ersten Hauptfläche 103 in der aktiven Region 111 gebildet ist. Der äußere Gate-Graben 222 erstreckt sich in Bandform entlang des peripheren Randbereichs der aktiven Region 111. Der äußere Gate-Graben 222 wird in einem Bereich der ersten Hauptfläche 103 direkt unterhalb des äußeren Gate-Fingers 117 gebildet.
  • Der äußere Gate-Graben 222 erstreckt sich entlang des äußeren Gate-Fingers 117. Genauer gesagt wird der äußere Gate-Graben 222 entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 gebildet, so dass die innere Region der aktiven Region 111 aus drei Richtungen abgegrenzt wird. Der äußere Gate-Graben 222 kann in einer endlosen Form (z.B. einer qudrilateralen Ringform) ausgebildet sein, die die innere Region der aktiven Region 111 umgibt.
  • Der äußere Gate-Graben 222 steht in Verbindung mit den Kontakt-Graben-Abschnitten 144 der jeweiligen Gate-Gräben 142. Der äußere Gate-Graben 222 und die Gate-Gräben 142 sind dabei durch einen einzigen Graben gebildet.
  • Die oben beschriebene Gate-Verdrahtungsschicht 150 ist in den äußeren Gate-Graben 222 eingebettet. Die Gate-Verdrahtungsschicht 150 ist mit den Gate-Elektrodenschichten 149 an Kommunikationsabschnitten der Gate-Gräben 142 und des äußeren Gate-Grabens 222 verbunden. Außerdem bedeckt die oben beschriebene niederohmige Elektrodenschicht 167 die Gate-Verdrahtungsschicht 150 innerhalb des äußeren Gate-Grabens 222. In diesem Fall werden die niederohmige Elektrodenschicht 167, die die Gate-Elektrodenschichten 149 bedeckt, und die niederohmige Elektrodenschicht 167, die die Gate-Verdrahtungsschicht 150 bedeckt, innerhalb eines einzigen Grabens gebildet.
  • Wie oben beschrieben, können bei der SiC-Halbleitervorrichtung 221 auch die gleichen Effekte wie bei der SiC-Halbleitervorrichtung 101 erzielt werden. Bei der Halbleitervorrichtung 221 muss die Gate-Verdrahtungsschicht 150 nicht auf die erste Hauptfläche 103 herausgeführt sein. Dadurch kann verhindert werden, dass die Gate-Verdrahtungsschicht 150 der SiC-Halbleiterschicht 102 über die Gate-Isolierschicht 148 an den Öffnungskantenabschnitten 146 der Gate-Gräben 142 (dem äußeren Gate-Graben 222) gegenüberliegt. Folglich kann die Konzentration des elektrischen Feldes an den Öffnungskantenabschnitten 146 der Gate-Gräben 142 (dem äußeren Gate-Graben 222) unterdrückt werden.
  • 28 ist eine vergrößerte Ansicht einer Region gemäß 22 und eine vergrößerte Ansicht einer SiC-Halbleitervorrichtung 231 gemäß einer fünften bevorzugten Ausführung der vorliegenden Erfindung. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 101 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • In 28 umfasst die SiC-Epitaxialschicht 107 In der vorliegenden Ausführung den Hochkonzentrationsbereich 108, den Niedrigkonzentrationsbereich 109 und eine Konzentrationsgradientenregion 232, die zwischen dem Hochkonzentrationsbereich 108 und dem Niedrigkonzentrationsbereich 109 liegt. In der SiC-Epitaxialschicht 107 wird sowohl in der äußeren Region 112 als auch in der aktiven Region 111 die Konzentrationsgradientenregion 232 gebildet. Die Konzentrationsgradientenregion 232 wird in einem ganzen Bereich der SiC-Epitaxialschicht 107 gebildet.
  • Die Konzentrationsgradientenregion 232 weist einen Konzentrationsgradienten auf, bei dem die n-artige Verunreinigungskonzentration allmählich von dem Hochkonzentrationsbereich 108 in Richtung des Niedrigkonzentrationsbereichs 109 abnimmt. Mit anderen Worten, die Konzentrationsgradientenregion 232 weist einen Konzentrationsgradienten auf, bei dem die n-artige Verunreinigungskonzentration allmählich vom Niedrigkonzentrationsbereich 109 zu dem Hochkonzentrationsbereich 108 hin ansteigt. Die Konzentrationsgradientenregion 232 verhindert eine plötzliche Änderung der n-artige Verunreinigungskonzentration in einem Bereich zwischen dem Hochkonzentrationsbereich 108 und dem Niedrigkonzentrationsbereich 109.
  • Wenn die SiC-Epitaxialschicht 107 die Konzentrationsgradientenregion 232 enthält, ist die n-artige Verunreinigungskonzentration des Hochkonzentrationsbereichs 108 vorzugsweise nicht weniger als das 1,5-fache und nicht mehr als das 5-fache der n-artige Verunreinigungskonzentration des Niedrigkonzentrationsbereichs 109. Die n-artige Verunreinigungskonzentration des Hochkonzentrationsbereichs 108 sollte nicht weniger als das 3-fache und nicht mehr als das 5-fache der n-artigen Verunreinigungskonzentration des Niedrigkonzentrationsbereichs 109 betragen.
  • Eine Dicke Konzentrationsgradientenregion 232 sollte nicht weniger als 0,5 µm und nicht mehr als 2,0 µm betragen. Die Dicke der Konzentrationsgradientenregion 232 sollte nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm oder nicht weniger als 1,5 µm und nicht mehr als 2,0 µm betragen.
  • Obwohl auf eine spezifische Beschreibung verzichtet wurde, werden die oben beschriebenen Gate-Gräben 142, die Source-Gräben 155, die Deep-Well-Regionen 165, die äußere Deep-Well-Region 182 usw. in der Hochkonzentrationsregion 108 gebildet. Das heißt, die oben beschriebenen Gate-Gräben 142, die Source-Gräben 155, die Deep-Well-Regionen 165, die äußere Deep-Well-Region 182 usw. werden in einer Region der SiC-Halbleiterschicht 102 auf der Seite der ersten Hauptfläche 103 einer Grenzregion zwischen dem Hochkonzentrationsbereich 108 und der Konzentrationsgradientenregion 232 gebildet.
  • Wie oben beschrieben, können auch bei der Halbleitervorrichtung 231 die gleichen Effekte wie bei der SiC-Halbleitervorrichtung 101 erreicht werden.
  • 29 ist eine vergrößerte Ansicht einer Region gemäß 19 und eine vergrößerte Ansicht einer SiC-Halbleitervorrichtung 241 gemäß einer sechsten bevorzugten Ausführung der vorliegenden Erfindung. Im Folgenden werden Strukturen, die den der SiC-Halbleitervorrichtung 101 entsprechen, mit den gleichen Bezugszeichen versehen, wobei die Beschreibung dieser Strukturen weggelassen wird.
  • In 29 ist in der vorliegenden Ausführung ein Gate-Graben 142 gitterförmig in der Draufsicht ausgebildet. Genauer gesagt umfasst der Gate-Graben 142 eine Vielzahl von ersten Gate-Gräben 242 und eine Vielzahl von zweiten Gate-Gräben 243. Die Vielzahl der ersten Gate-Gräben 242 und die Vielzahl der zweiten Gate-Gräben 243 bilden aktive Grabenabschnitte 143.
  • Die Vielzahl der ersten Gate-Gräben 242 werden in Abständen in der zweiten Richtung Y gebildet und sind jeweils in einer Bandform ausgebildet, die sich entlang der ersten Richtung X erstreckt. Die Seitenwände jedes ersten Gate-Grabens 242, die die Längsseiten bilden, werden von den a-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände jedes ersten Gate-Grabens 242, die die kurzen Seiten bilden, werden von den m-Ebenen des SiC-Einkristalls gebildet.
  • Die Vielzahl der zweiten Gate-Gräben 243 werden in Abständen in der ersten Richtung X gebildet und sind jeweils in einer Bandform ausgebildet, die sich entlang der zweiten Richtung Y erstreckt. Die Vielzahl der zweiten Gate-Gräben 243 sind in der Draufsicht insgesamt streifenförmig ausgebildet. Die Seitenwände jedes zweiten Gate-Grabens 243, die die Längsseiten bilden, werden von den m-Ebenen des SiC-Einkristalls gebildet. Die Seitenwände jedes zweiten Gate-Grabens 243, die due kurzen Seiten bilden, werden von den a-Ebenen des SiC-Einkristalls gebildet.
  • Die Vielzahl der ersten Gate-Gräben 242 und die Vielzahl der zweiten Gate-Gräben 243 schneiden sich gegenseitig. Dadurch entsteht ein einzelner Gate-Graben 142 in Gitterform in der Draufsicht. Eine Vielzahl von Zellregionen 244 werden in Regionen abgegrenzt, die vom Gate-Graben 142 umgeben sind.
  • Die Vielzahl der Zellregionen 244 sind in einer Matrix mit Abständen in der ersten Richtung X und in der zweiten Richtung Y in der Draufsicht angeordnet. Die Vielzahl der Zellregionen 244 sind in der Draufsicht viereckig geformt. In jeder Zellregion 244 wird die Körperregion 141 von den Seitenwänden des Gate-Grabens 142 freigelegt. Die Körperregion 141 wird von den Seitenwänden des Gate-Grabens 142 freigelegt, die von den m-Ebenen und den a-Ebenen des SiC-Einkristalls gebildet werden.
  • Offensichtlich kann der Gate-Graben 142 in der Draufsicht wabenförmig als eine Art der Gitterform ausgebildet sein. In diesem Fall kann die Vielzahl von Zellregionen 244 in der ersten Richtung X und in der zweiten Richtung Y in einer versetzten Anordnung in Abständen angeordnet sein. Auch kann in diesem Fall die Vielzahl von Zellregionen 244 in der Draufsicht in sechseckiger Form ausgebildet sein.
  • Jeder Source-Graben 155 wird in einem zentralen Teil der entsprechenden Zellregion 244 in der Draufsicht gebildet. Jeder Source-Graben 155 wird in einem Muster gebildet, das einzeln an einer Schnittfläche erscheint, die erscheint, wenn die entsprechende Zellregion 244 entlang der ersten Richtung X geschnitten wird. Außerdem wird jeder Source-Graben 155 in einem Muster gebildet, das einzeln an einer Schnittfläche erscheint, die erscheint, wenn die entsprechende Zellregion 244 entlang der zweiten Richtung Y geschnitten wird.
  • Genauer gesagt ist jeder Source-Graben 155 in der Draufsicht viereckig ausgebildet. Vier Seitenwände jedes Source-Grabens 155 werden von den m-Ebenen und den a-Ebenen des SiC-Einkristalls gebildet. Eine planare Form jedes Source-Grabens 155 ist beliebig. Jeder Source-Graben 155 kann in einer polygonalen Form, z.B. dreieckig, fünfeckig, sechseckig usw., oder kreisförmig oder elliptisch in der Draufsicht ausgebildet sein.
  • Ein Schnitt entlang der Linie XX-XX der 29 entspricht der Schnittdarstellung der 20. Ein Schnitt entlang der Linie XXI-XXI der 29 entspricht der Schnittdarstellung von 21.
  • Wie oben beschrieben, können bei der SiC-Halbleitervorrichtung 241 auch die gleichen Effekte wie bei der SiC-Halbleitervorrichtung 101 erzielt werden.
  • Bevorzugte Ausführungen der vorliegenden Erfindung können auch in weiteren Ausführungen implementiert sein.
  • Bei jeder der oben beschriebenen bevorzugten Ausführung ist eine Ausführung beschrieben, bei der die Seitenfläche 5A oder 105A und die Seitenfläche 5C oder 105C der SiC-Halbleiterschicht 2 oder 102 den a-Ebenen des SiC-Einkristalls zugewandt sind und die Seitenfläche 5B oder 105B und die Seitenfläche 5D oder 105D den m-Ebenen des SiC-Einkristalls zugewandt sind. Es ist jedoch auch eine Ausführung denkbar, bei der die Seitenfläche 5A oder 105A und die Seitenfläche 5C oder 105C den m-Ebenen des SiC-Einkristalls zugewandt sind und die Seitenfläche 5B oder 105B und die Seitenfläche 5D oder 105D den a-Ebenen des SiC-Einkristalls zugewandt sind.
  • Mit jeder der oben beschriebenen bevorzugten Ausführung ist ein Beispiel beschrieben, bei dem die modifizierten Linien 22Abis 22D von Bandformen gebildet werden, die sich kontinuierlich ausdehnen. Es ist jedoch auch denkbar, dass in jeder der oben beschriebenen bevorzugten Ausführung die modifizierten Linien 22A bis 22D von Bandformen mit gestrichelten Linien (Broken-Line-Formen) gebildet werden. Das heißt, die modifizierten Linien 22A bis 22D können in Bandformen gebildet werden, die sich intermittierend erstrecken. In diesem Fall können eine, zwei oder drei der modifizierten Linien 22A bis 22D in Form eines gestrichelten Bandes und der Rest in Form eines Bandes gebildet sein.
  • Mit jeder der oben beschriebenen dritten bis sechsten bevorzugten Ausführung ist ein Beispiel beschrieben, bei dem die Vielzahl von Gate-Gräben 142 (erste Gate-Gräben 242), die sich entlang der m-Achsen-Richtung (der [1-100]-Richtung) des SiC-Einkristalls erstrecken, gebildet werden. Es ist jedoch auch denkbar, eine Vielzahl von Gate-Gräben 142 (erste Gate-Gräben 242) zu bilden, die sich entlang der a-Achsen-Richtung (der [11-20]-Richtung) des SiC-Einkristalls erstrecken. In diesem Fall wird die Vielzahl von Source-Gräben 155 gebildet, die sich entlang der a-Achsen-Richtung (der [11-20]-Richtung) des SiC-Einkristalls erstrecken.
  • Bei jeder der oben beschriebenen dritten bis sechsten bevorzugten Ausführung ist ein Beispiel beschrieben, bei dem die Source-Elektrodenschichten 157 in die Source-Gräben 155 quer zu den Source-Isolierschichten 156 eingebettet sind. Die Source-Elektrodenschichten 157 können jedoch direkt in die Source-Gräben 155 ohne Zwischenschaltung der Source-Isolierschichten 156 eingebettet sein.
  • Bei jeder der oben beschriebenen dritten bis sechsten bevorzugten Ausführung ist ein Beispiel beschrieben, bei dem jede Source-Isolierschicht 156 entlang der Seitenwände und der Bodenwand des entsprechenden Source-Grabens 155 gebildet ist. Jede Source-Isolierschicht 156 kann jedoch auch entlang der Seitenwände des entsprechenden Source-Grabens 155 so ausgebildet sein, dass die Bodenwand des Source-Grabens 155 freigelegt wird. Jede Source-Isolierschicht 156 kann entlang der Seitenwände und der Bodenwand des entsprechenden Source-Grabens 155 so ausgebildet sein, dass ein Teil der Bodenwand des Source-Grabens 155 freigelegt wird.
  • Außerdem kann jede Source-Isolierschicht 156 entlang der Bodenwand des entsprechenden Source-Grabens 155 so ausgebildet sein, dass die Seitenwände des Source-Grabens 155 freigelegt werden. Jede Source-Isolierschicht 156 kann entlang der Seitenwände und der Bodenwand des entsprechenden Source-Grabens 155 so ausgebildet sein, dass ein Teil der Seitenwände des Source-Grabens 155 freigelegt wird.
  • Bei jeder der oben beschriebenen dritten bis sechsten bevorzugten Ausführung ist ein Beispiel beschrieben, bei dem Gate-Elektrodenschichten 149 und eine Gate-Verdrahtungsschicht 150 gebildet werden, die ein mit p-artiger Verunreinigung dotiertes p-artiges Polysilizium enthalten. Wenn jedoch die Erhöhung der Gate-Schwellenspannung Vth nicht relevant ist, können die Gate-Elektrodenschichten 149 und die Gate-Verdrahtungsschicht 150 anstelle von oder zusätzlich zu dem p-artigen Polysilizium n-artiges Polysilizium enthalten, das mit n-artiger Verunreinigung dotiert ist.
  • In diesem Fall kann die niederohmige Elektrodenschicht 167 durch Silizidieren eines metallischen Materials gebildet werden, wobei die Teile der Gate-Elektrodenschichten 149 (n-artiges Polysilizium) die Oberflächenschichtteile bilden. Das heißt, die niederohmige Elektrodenschicht 167 kann ein n-artiges Polyzid enthalten. Mit einer solchen Struktur kann eine Reduzierung des Gate-Widerstands erreicht werden.
  • In jeder der oben beschriebenen dritten bis sechsten bevorzugten Ausführung kann ein p+-artiges SiC-Halbleitersubstrat (106) anstelle des n+-artigen SiC-Halbleitersubstrats (106) verwendet werden. Mit dieser Struktur kann anstelle eines MISFET ein IGBT (Insulated Gate Bipolar Transistor) bereitgestellt werden. In diesem Fall wird in jeder der oben beschriebenen dritten bis sechsten bevorzugten Ausführung „Source“ des MISFET durch „Emitter“ eines IGBTs und „Drain“ des MISFET durch „Kollektor“ eines IGBTs ersetzt.
  • In jeder der oben beschriebenen bevorzugten Ausführung kann eine Struktur gewählt werden, in der die Leitfähigkeitstypen der jeweiligen Halbleiteranteile invertiert sind. Das heißt, ein p-artiger Teil kann als n-artiger Teil und ein n-artiger Teil kann als p-artiger Teil ausgebildet sein.
  • Die oben beschriebenen jeweils bevorzugten Ausführungen können auch auf eine Halbleitervorrichtung mit einem von SiC abweichenden Halbleitermaterial angewendet werden. Das Halbleitermaterial, das sich von SiC unterscheidet, kann ein Verbindungshalbleitermaterial sein. Das Verbindungshalbleitermaterial kann entweder aus Galliumnitrid (GaN) oder aus Galliumoxid (Ga2O3) oder aus beiden bestehen.
  • Zum Beispiel kann jede der oben beschriebenen dritten bis sechsten bevorzugten Ausführungen ein Verbindungshalbleiterbauelement sein, das einen Verbindungshalbleiter-MISFET vom vertikalen Typ enthält, der anstelle von SiC ein Verbindungshalbleitermaterial verwendet. Bei dem Verbindungshalbleiter kann Magnesium als n-artige Verunreinigung (Akzeptor) eingesetzt werden. Auch können Germanium (Ge), Sauerstoff (O) oder Silizium (Si) als n-artige Verunreinigung (Donor) verwendet werden.
  • Die vorliegende Beschreibung beschränkt keine kombinierte Ausführung von Merkmalen, die mit den ersten bis sechsten bevorzugten Ausführung abgebildet sind. Die ersten bis sechsten bevorzugten Ausführungen können untereinander in jeder Art und Weise und in jeder Ausführung kombiniert werden. Das heißt, eine SiC-Halbleitervorrichtung, welche die abgebildeten Merkmale der ersten bis sechsten bevorzugten Ausführung kombiniert, kann in jeder Art und Weise verwendet werden.
  • Beispiele für Merkmale, die der vorliegenden Beschreibung und den Zeichnungen (insbesondere 1 bis 13G) entnehmbar sind, sind nachstehend aufgeführt.
  • Die japanische Patentanmeldeveröffentlichung Nr. 2012-146878 offenbart ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, die ein Stealth-Dicing-Verfahren verwendet. Bei dem Herstellungsverfahren der japanischen Patentanmeldungsveröffentlichung Nr. 2012-146878 werden mehrere Spalten mit rauen Oberflächenbereichen, die aus Laserbestrahlungsmarkierungen bestehen, durch Laserbestrahlung über ganze Bereiche der jeweiligen Seitenflächen einer aus einem SiC-Halbleiterwafer ausgeschnittenen SiC-Halbleiterschicht gebildet.
  • Im Folgenden offenbaren [A1] bis [A26], [B1] bis [B18], [C1], [D1] bis [D3], [E1] bis [E3] und [F1] je eine SiC-Halbleitervorrichtung, bei welchen ein flächendeckendes Ausbreiten eines leitfähigen Bondmaterials verhindert wird.
  • [A1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine Montagefläche, eine Nichtmontagefläche an einer der Montagefläche gegenüberliegenden Seite und eine die Montagefläche und die Nichtmontagefläche verbindende Seitenfläche aufweist, ferner umfassend: einen an der Seitenfläche der SiC-Halbleiterschicht gebildeten rauen Oberflächenbereich und einen glatten Oberflächenbereich, wobei der glatte Oberflächenbereich in einem Bereich der Seitenfläche der SiC-Halbleiterschicht gebildet ist, der sich von dem rauen Oberflächenbereich unterscheidet.
  • Bei dieser SiC-Halbleitervorrichtung kann ein Kapillareffekt, der in dem rauen Oberflächenbereich auftritt, durch den glatten Oberflächenbereich unterdrückt werden. Eine Nassausbreitung eines leitfähigen Bondmaterials an der Seitenfläche der SiC-Halbleiterschicht kann so unterdrückt werden.
  • [A2] Die SiC-Halbleitervorrichtung gemäß A1, wobei der raue Oberflächenbereich in einem Bereich der Seitenfläche auf der Seite der Montagefläche gebildet ist.
  • [A3] Die SiC-Halbleitervorrichtung gemäß A1 oder A2, wobei der raue Oberflächenbereich in einem Abstand von der Montagefläche an der Seitenfläche gebildet ist.
  • [A4] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A3, wobei der raue Oberflächenbereich in einem Abstand von der Nichtmontagefläche an der Seitenfläche gebildet ist.
  • [A5] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A4, wobei der glatte Oberflächenbereich in einem Bereich der Seitenfläche auf der Seite der Nichtmontagefläche relativ zu dem rauen Oberflächenbereich gebildet ist.
  • [A6] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A5, wobei der glatte Oberflächenbereich in einem Oberflächenschichtteil der Nichtmontagefläche an der Seitenfläche ausgebildet ist.
  • [A7] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A6, wobei der glatte Oberflächenbereich in einem Oberflächenschichtteil der Montagefläche an der Seitenfläche ausgebildet ist.
  • [A8] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A7, wobei sich der raue Oberflächenbereich in Bandform entlang einer tangentialen Richtung zur Montagefläche an der Seitenfläche erstreckt.
  • [A9] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A8, wobei sich der raue Oberflächenbereich in einer Ringform erstreckt, die die SiC-Halbleiterschicht an der Seitenfläche umgibt.
  • [A10] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A9, wobei sich der glatte Oberflächenbereich in Bandform entlang einer tangentialen Richtung zu der Montagefläche an der Seitenfläche erstreckt.
  • [A11] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A10, wobei sich der glatte Oberflächenbereich in einer Ringform erstreckt, die die SiC-Halbleiterschicht an der Seitenfläche umgibt.
  • [A12] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A11, wobei die Nichtmontagefläche eine Bauelementfläche ist.
  • [A13] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A11, wobei die Montagefläche eine Bauelementfläche ist.
  • [A14] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A13, wobei der raue Oberflächenbereich eine modifizierte Schicht enthält, die so modifiziert ist, dass sie eine Eigenschaft aufweist, die sich von dem SiC-Einkristall unterscheidet, und der glatte Oberflächenbereich aus einer Kristallebene des SiC-Einkristalls gebildet ist.
  • [A15] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A14, wobei die SiC-Halbleiterschicht eine Dicke von nicht weniger als 40 µm und nicht mehr als 200 µm aufweist.
  • [A16] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A15, wobei die SiC-Halbleiterschicht eine laminierte Struktur aufweist, die ein SiC-Halbleitersubstrat und eine SiC-Epitaxialschicht einschließt, und wobei der raue Oberflächenbereich in dem SiC-Halbleitersubstrat gebildet ist und der glatte Oberflächenbereich in der SiC-Epitaxialschicht gebildet ist.
  • [A17] Die SiC-Halbleitervorrichtung gemäß A16, wobei der glatte Oberflächenbereich eine Grenze zwischen dem SiC-Halbleitersubstrat und der SiC-Epitaxialschicht kreuzt und in dem SiC-Halbleitersubstrat und der SiC-Epitaxialschicht ausgebildet ist.
  • [A18] Die SiC-Halbleitervorrichtung gemäß A16 oder A17, wobei der raue Oberflächenbereich in einem Bereich der SiC-Halbleiterschicht auf der Nichtmontagefläche relativ zu einer Grenze des SiC-Halbleitersubstrats und der SiC-Epitaxialschicht gebildet ist.
  • [A19] Die SiC-Halbleitervorrichtung gemäß einer von A16 bis A18, wobei eine Dicke der SiC-Epitaxialschicht nicht größer ist als eine Dicke des SiC-Halbleitersubstrats.
  • [A20] Die SiC-Halbleitervorrichtung gemäß einer von A16 bis A19, wobei das SiC-Halbleitersubstrat eine Dicke von nicht weniger als 40 µm und nicht mehr als 150 µm und die SiC-Epitaxialschicht eine Dicke von nicht weniger als 1 µm und nicht mehr als 50 µm hat.
  • [A21] Die SiC-Halbleitervorrichtung gemäß einer von A1 bis A20, wobei der SiC-Einkristall ein hexagonaler Kristall ist.
  • [A22] Die SiC-Halbleitervorrichtung gemäß A21, wobei der SiC-Einkristall ein 2H-(hexagonalen)-SiC-Einkristall, ein 4H-SiC-Einkristall oder ein 6H-SiC-Einkristall ist.
  • A23] Die SiC-Halbleitervorrichtung gemäß A21 oder A22, wobei die Montagefläche der SiC-Halbleiterschicht einer c-Ebene des SiC-Einkristalls zugewandt ist.
  • [A24] Die SiC-Halbleitervorrichtung gemäß einer von A21 bis A23, wobei die Montagefläche der SiC-Halbleiterschicht einen Abweichungswinkel aufweist, der in einem Winkel von nicht weniger als 0° und nicht mehr als 10° relativ zu einer c-Ebene des SiC-Einkristalls geneigt ist.
  • [A25] Die SiC-Halbleitervorrichtung gemäß A24, wobei der Abweichungswinkel ein Winkel von nicht mehr als 5° ist.
  • [A26] Die SiC-Halbleitervorrichtung gemäß A24 oder A25, wobei der Abweichungswinkel ein Winkel von mehr als 0° und weniger als 4° ist.
  • [B1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenfläche, einen an der Seitenfläche der SiC-Halbleiterschicht gebildeten rauen Oberflächenbereich und einen glatten Oberflächenbereich aufweist, der in einem Bereich der Seitenfläche der SiC-Halbleiterschicht gebildet ist, der sich von dem rauen Oberflächenbereich unterscheidet.
  • Bei dieser SiC-Halbleitervorrichtung kann ein Kapillareffekt, der in dem rauen Oberflächenbereich auftritt, durch den glatten Oberflächenbereich unterdrückt werden. Eine Nassausbreitung eines leitfähigen Bondmaterials an der Seitenfläche der SiC-Halbleiterschicht kann so unterdrückt werden.
  • [B2] Die SiC-Halbleitervorrichtung gemäß B1, wobei der raue Oberflächenbereich in einem Bereich der SiC-Halbleiterschicht auf der Seite der zweiten Hauptfläche gebildet ist und der glatte Oberflächenbereich in einem Bereich der SiC-Halbleiterschicht auf der Seite der ersten Hauptfläche relativ zu dem rauen Oberflächenbereich gebildet ist.
  • [B3] Die SiC-Halbleitervorrichtung gemäß B1 oder B2, wobei sich der raue Oberflächenbereich in Bandform entlang einer zu der ersten Hauptfläche tangentialen Richtung an der Seitenfläche erstreckt und der glatte Oberflächenbereich sich in Bandform entlang der zu der ersten Hauptfläche tangentialen Richtung an der Seitenfläche erstreckt.
  • [B4] Die SiC-Halbleitervorrichtung gemäß einer von B1 bis B3, wobei der raue Oberflächenbereich sich in einer Ringform erstreckt, die die SiC-Halbleiterschicht an der Seitenfläche umgibt, und der glatte Oberflächenbereich sich in einer Ringform erstreckt, die die SiC-Halbleiterschicht an der Seitenfläche umgibt.
  • [B5] Die SiC-Halbleitervorrichtung gemäß einer von B1 bis B4, wobei der raue Oberflächenbereich eine modifizierte Schicht enthält, die so modifiziert ist, dass sie eine Eigenschaft aufweist, die sich von dem SiC-Einkristall unterscheidet, und der glatte Oberflächenbereich eine Spaltfläche des SiC-Einkristalls ist.
  • [B6] Die SiC-Halbleitervorrichtung gemäß B5, wobei die modifizierte Schicht eine Vielzahl von modifizierten Abschnitten enthält, die sich jeweils in einer Normalenrichtung zur ersten Hauptfläche der SiC-Halbleiterschicht erstrecken und einander in einer zur ersten Hauptfläche tangentialen Richtung der SiC-Halbleiterschicht gegenüberliegen.
  • [B7] Die SiC-Halbleitervorrichtung gemäß einer der B1 bis B6, wobei die SiC-Halbleiterschicht eine Dicke von nicht weniger als 40 µm und nicht mehr als 200 µm hat.
  • [B8] Die SiC-Halbleitervorrichtung gemäß einer von B1 bis B7, wobei die SiC-Halbleiterschicht eine laminierte Struktur aufweist, die ein SiC-Halbleitersubstrat und eine SiC-Epitaxialschicht einschließt, und wobei der raue Oberflächenbereich in dem SiC-Halbleitersubstrat gebildet ist und der glatte Oberflächenbereich in der SiC-Epitaxialschicht gebildet ist.
  • [B9] Die SiC-Halbleitervorrichtung gemäß B8, wobei der glatte Oberflächenbereich eine Grenze zwischen dem SiC-Halbleitersubstrat und der SiC-Epitaxialschicht kreuzt und in dem SiC-Halbleitersubstrat und der SiC-Epitaxialschicht ausgebildet ist.
  • [B10] Die SiC-Halbleitervorrichtung gemäß B8 oder B9, wobei der raue Oberflächenbereich in einem Bereich an der Seite der zweiten Hauptfläche der SiC-Halbleiterschicht relativ zu einer Grenze des SiC-Halbleitersubstrats und der SiC-Epitaxialschicht gebildet ist.
  • [B11] Die SiC-Halbleitervorrichtung gemäß einer von B8 bis B10, wobei eine Dicke der SiC-Epitaxialschicht nicht größer ist als eine Dicke des SiC-Halbleitersubstrats.
  • [B12] Die SiC-Halbleitervorrichtung gemäß einer von B8 bis B11, wobei das SiC-Halbleitersubstrat eine Dicke von nicht weniger als 40 µm und nicht mehr als 150 µm und die SiC-Epitaxialschicht eine Dicke von nicht weniger als 1 µm und nicht mehr als 50 µm hat.
  • [B13] Die SiC-Halbleitervorrichtung gemäß einer von B1 bis B12, wobei der SiC-Einkristall eine hexagonalen Kristall ist.
  • [B14] Die SiC-Halbleitervorrichtung gemäß B13, wobei der SiC-Einkristall ein 2H-(hexagonalen)-SiC-Einkristall, ein 4H-SiC-Einkristall oder ein 6H-SiC-Einkristall ist.
  • [B15] Die SiC-Halbleitervorrichtung gemäß B13 oder B14, wobei die erste Hauptfläche der SiC-Halbleiterschicht einer c-Ebene des SiC-Einkristalls zugewandt ist.
  • [B16] Die SiC-Halbleitervorrichtung gemäß einer von A21 bis A23, wobei die Hauptfläche der SiC-Halbleiterschicht einen Abweichungswinkel aufweist, der in einem Winkel von nicht weniger als 0° und nicht mehr als 10° relativ zu einer c-Ebene des SiC-Einkristalls geneigt ist.
  • [B17] Die SiC-Halbleitervorrichtung gemäß B16, wobei der Abweichungswinkel ein Winkel von nicht mehr als 5° ist.
  • [B18] Die SiC-Halbleitervorrichtung gemäß B16 oder B17, wobei der Abweichungswinkel ein Winkel von mehr als 0° und weniger als 4° ist.
  • [C1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine Montagefläche, eine Nichtmontagefläche auf einer der Montagefläche gegenüberliegenden Seite und eine Seitenfläche, die die Montagefläche und die Nichtmontagefläche verbindet, einen rauen Oberflächenbereich, der in einem Bereich der Seitenfläche der SiC-Halbleiterschicht auf der Seite der Montagefläche ausgebildet ist, und einen glatten Oberflächenbereich, der in einem Bereich der Seitenfläche der SiC-Halbleiterschicht auf der Seite der Nichtmontagefläche relativ zu dem rauen Oberflächenbereich gebildet ist, aufweist.
  • Bei dieser SiC-Halbleitervorrichtung kann ein Kapillareffekt, der in dem rauen Oberflächenbereich auftritt, durch den glatten Oberflächenbereich unterdrückt werden. Eine Nassausbreitung eines leitfähigen Bondmaterials an der Seitenfläche der SiC-Halbleiterschicht kann so unterdrückt werden. Insbesondere mit dem glatten Oberflächenbereich, der in der Nichtmontagefläche der SiC-Halbleiterschicht gebildet wird, kann das Umfließen des leitfähigen Bondmaterials auf der Nichtmontagefläche entsprechend verhindert werden. Der Kurzschluss durch die Nassausbreitung des leitfähigen Bondmaterials kann so entsprechend unterdrückt werden.
  • [D1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und umfasst: eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenfläche, eine Isolierschicht, die ein Isoliermaterial enthält und die erste Hauptfläche der SiC-Halbleiterschicht bedeckt, eine isolierende Seitenfläche, die sich an die Seitenfläche der SiC-Halbleiterschicht anschließt, einen rauen Oberflächenbereich, der eine modifizierte Schicht enthält, die so modifiziert ist, dass sie eine Eigenschaft aufweist, die sich von dem SiC-Einkristall unterscheidet, und die an der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist, einen glatten Oberflächenbereich, der in einem Bereich der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist, der sich von dem rauen Oberflächenbereich unterscheidet, und eine Elektrode, die auf der isolierenden Schicht ausgebildet ist.
  • Bei dieser SiC-Halbleitervorrichtung kann ein Kapillareffekt, der in dem rauen Oberflächenbereich auftritt, durch den glatten Oberflächenbereich unterdrückt werden. Eine Nassausbreitung eines leitfähigen Bondmaterials an der Seitenfläche der SiC-Halbleiterschicht kann so unterdrückt werden. Außerdem wird die Isolierschicht, deren isolierende Seitenfläche bündig mit der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist, auf der ersten Hauptfläche der SiC-Halbleiterschicht gebildet. Dadurch kann eine isolierende Eigenschaft zwischen der Seitenfläche der SiC-Halbleiterschicht und der Elektrode durch die Isolierschicht verbessert werden, während die Nassausbreitung des leitfähigen Bondmaterials unterdrückt wird. Ein Kurzschluss aufgrund der flächendeckenden Ausbreitung des leitfähigen Bondmaterials kann dadurch entsprechend unterdrückt werden.
  • Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite, eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenfläche, eine Isolierschicht, die ein Isoliermaterial enthält und die erste Hauptfläche der SiC-Halbleiterschicht bedeckt, eine isolierende Seitenfläche, die sich an die Seitenfläche der SiC-Halbleiterschicht anschließt, einen rauen Oberflächenbereich, der eine modifizierte Schicht enthält, die so modifiziert ist, dass sie eine Eigenschaft aufweist, die sich von dem SiC-Einkristall unterscheidet, und in einem Bereich der Seitenfläche der SiC-Halbleiterschicht auf der Seite der zweiten Hauptfläche gebildet ist, und einen glatten Oberflächenbereich, der in einem Bereich der Seitenfläche der SiC-Halbleiterschicht auf der Seite der ersten Hauptfläche relativ zu dem rauen Oberflächenbereich gebildet ist, aufweist.
  • Gemäß dieser SiC-Halbleitervorrichtung kann ein Kapillareffekt, der im rauen Oberflächenbereich auftritt, durch den glatten Oberflächenbereich unterdrückt werden, wodurch eine Nassausbreitung eines leitfähigen Bondmaterials an der Seitenfläche der SiC-Halbleiterschicht verhindert wird. Insbesondere, indem die glatten Oberflächenbereiche im Bereich der SiC-Halbleiterschicht auf der Seite der ersten Hauptfläche gebildeten werden, kann ein Fließen des leitfähigen Bondmaterials hin zu der ersten Hauptfläche der SiC-Halbleiterschicht angemessen unterdrückt werden.
  • Außerdem wird die Isolierschicht, deren isolierende Seitenfläche bündig mit der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist, auf der ersten Hauptfläche der SiC-Halbleiterschicht gebildet. Dadurch kann eine isolierende Eigenschaft zwischen der Seitenfläche der SiC-Halbleiterschicht und einer Elektrode durch die Isolierschicht verbessert werden, während ein Fließen des leitfähigen Bondmaterials hin zu der ersten Hauptfläche der SiC-Halbleiterschicht unterdrückt wird. Ein Kurzschluss aufgrund der flächendeckenden Ausbreitung des leitfähigen Bondmaterials kann dadurch entsprechend unterdrückt werden.
  • [D3] Die SiC-Halbleitervorrichtung gemäß D1 oder D2, wobei die Isolierschicht zu dem glatten Oberflächenbereich kontinuierlich ist.
  • [E1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine Montagefläche, eine Nichtmontagefläche an einer der Montagefläche gegenüberliegenden Seite und eine die Montagefläche und die Nichtmontagefläche verbindende Seitenfläche aufweist, ferner umfassend: einen rauen Oberflächenbereich, der an der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist, einen glatten Oberflächenbereich, der in einem Bereich der Seitenfläche der SiC-Halbleiterschicht gebildet ist, der sich von dem rauen Oberflächenbereich unterscheidet, und eine Isolierschicht, die die Nichtmontagefläche der SiC-Halbleiterschicht bedeckt und eine isolierende Seitenfläche aufweist, die an die Seitenfläche der SiC-Halbleiterschicht anschließt.
  • Bei dieser SiC-Halbleitervorrichtung kann ein Kapillareffekt, der in dem rauen Oberflächenbereich auftritt, durch den glatten Oberflächenbereich unterdrückt werden. Eine Nassausbreitung eines leitfähigen Bondmaterials an der Seitenfläche der SiC-Halbleiterschicht kann so unterdrückt werden. Darüber hinaus wird die Isolierschicht, deren isolierende Seitenfläche bündig mit der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist, auf der Nichtmontagefläche der SiC-Halbleiterschicht gebildet. Dadurch kann eine isolierende Eigenschaft zwischen der Seitenfläche der SiC-Halbleiterschicht und der Elektrode durch die Isolierschicht verbessert werden, während die Nassausbreitung des leitfähigen Bondmaterials unterdrückt wird. Ein Kurzschluss aufgrund der flächendeckenden Ausbreitung des leitfähigen Bondmaterials kann dadurch entsprechend unterdrückt werden.
  • [E2] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine Montagefläche, eine Nichtmontagefläche auf einer der Montagefläche gegenüberliegenden Seite und eine die Montagefläche und die Nichtmontagefläche verbindende Seitenfläche aufweist, ferner umfassend: einen rauen Oberflächenbereich, der in einem Bereich der Seitenfläche der SiC-Halbleiterschicht auf der Seite der Montagefläche gebildet ist, einen glatten Oberflächenbereich, der in einem Bereich der Seitenfläche der SiC-Halbleiterschicht an der Seite der Nichtmontagefläche relativ zu dem rauen Oberflächenbereich gebildet ist, und eine Isolierschicht, die die Nichtmontagefläche der SiC-Halbleiterschicht bedeckt und eine isolierende Seitenfläche aufweist, die an die Seitenfläche der SiC-Halbleiterschicht anschließt.
  • Bei dieser SiC-Halbleitervorrichtung kann ein Kapillareffekt, der in dem rauen Oberflächenbereich auftritt, durch den glatten Oberflächenbereich unterdrückt werden. Eine Nassausbreitung eines leitfähigen Bondmaterials an der Seitenfläche der SiC-Halbleiterschicht kann so unterdrückt werden. Insbesondere, indem die glatten Oberflächenbereiche im Bereich der SiC-Halbleiterschicht auf der Seite der ersten Hauptfläche gebildeten werden, kann ein Fließen des leitfähigen Bondmaterials hin zu der ersten Hauptfläche der SiC-Halbleiterschicht angemessen unterdrückt werden.
  • Außerdem wird die Isolierschicht, deren isolierende Seitenfläche bündig mit der Seitenfläche ausgebildet ist, auf der ersten Hauptfläche der SiC-Halbleiterschicht gebildet. Dadurch kann eine isolierende Eigenschaft zwischen der Seitenfläche der SiC-Halbleiterschicht und einer Elektrode durch die Isolierschicht verbessert werden, während ein Fließen des leitfähigen Bondmaterials hin zu der ersten Hauptfläche der SiC-Halbleiterschicht unterdrückt wird. Ein Kurzschluss aufgrund der flächendeckenden Ausbreitung des leitfähigen Bondmaterials kann dadurch entsprechend unterdrückt werden.
  • [E3] Die SiC-Halbleitervorrichtung gemäß E1 oder E2, wobei die Isolierschicht zu dem glatten Oberflächenbereich kontinuierlich ist.
  • [F1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält, der aus einem hexagonalen Kristall besteht und eine Montagefläche, eine Nichtmontagefläche auf einer der Montagefläche gegenüberliegenden Seite, eine erste Seitenfläche, die einer m-Ebene des SiC-Einkristalls zugewandt ist, und eine zweite Seitenfläche, die einer a-Ebene des SiC-Einkristalls zugewandt ist, aufweist, ferner umfassend: einen ersten rauen Oberflächenbereich mit einer ersten modifizierten Schicht, die so modifiziert ist, dass sie eine von dem SiC-Einkristall abweichende Eigenschaft aufweist und mit einem ersten Ausbreitungsverhältnisse an der ersten Seitenfläche der SiC-Halbleiterschicht ausgebildet ist, und einen zweiten rauen Oberflächenbereich einer zweiten modifizierten Schicht, die so modifiziert ist, dass sie eine von dem SiC-Einkristall abweichende Eigenschaft aufweist und mit einem zweiten Ausbreitungsverhältnisse, das kleiner als das erste Besetzungsverhältnis ist, an der zweiten Seitenfläche der SiC-Halbleiterschicht ausgebildet ist.
  • In einer Draufsicht auf eine c-Ebene (Siliziumebene) von einer c-Achse aus betrachtet, hat der SiC-Einkristall die physikalische Eigenschaft, leicht entlang der nächstgelegenen, atomaren Richtungen der Si-Atome zu brechen und nicht leicht entlang nächstgelegenen, atomaren Richtung schneidenden Richtungen zu brechen. Die nächstgelegenen, atomaren Richtungen sind eine a-Achsen-Richtung und dazu äquivalente Richtungen. Die entlang den nächstgelegenen, atomaren Richtungen orientierten Kristallebenen sind die m-Ebenen und dazu äquivalente Ebenen. Die nächstgelegene, atomare Richtung schneidenden Richtungen, sind die m-Achsen-Richtung und dazu äquivalente Richtungen. Die Kristallebenen, die entlang den nächstgelegene, atomare Richtung schneidenden Richtungen orientiert sind, sind die a-Ebenen und dazu äquivalente Ebenen.
  • Daher kann der SiC-Einkristall, selbst wenn modifizierte Schichten mit vergleichsweise großen Ausbreitungsverhältnissen nicht an den Kristallebenen gebildet werden, die entlang der nächstgelegenen, atomaren Richtungen des SiC-Einkristalls orientiert sind, angemessen geschnitten werden, da diese Kristallebenen die Eigenschaft haben, vergleichsweise leicht zu brechen.
  • Dadurch kann eine SiC-Halbleiteranordnung bereitgestellt werden mit einem ersten rauen Oberflächenbereich, der mit dem ersten Ausbreitungsverhältnis an der Seitenfläche gebildet ist, die der m-Ebene des SiC-Einkristalls zugewandt ist, und mit einem zweiten rauen Oberflächenbereich, der mit dem zweiten Ausbreitungsverhältnis gebildet ist, das kleiner ist als das erste Ausbreitungsverhältnis an der Seitenfläche, die der a-Ebene des SiC-Einkristalls zugewandt ist. Bereiche der ersten Seitenfläche und der zweiten Seitenfläche, in denen ein Kapillareffekt auftritt, können so reduziert werden und somit eine Nassausbreitung eines leitfähigen Bondmaterials angemessen verhindert werden.
  • Beispiele für andere Merkmale, die der vorliegenden Beschreibung und den Zeichnungen (insbesondere 13H bis 13S) entnehmbar sind, sind nachstehend angegeben.
  • Die japanische Patentanmeldeveröffentlichung Nr. 2012-146878 offenbart ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, die ein Stealth-Dicing-Verfahren verwendet. Bei dem Herstellungsverfahren der japanischen Patentanmeldungspublikation Nr. 2012-146878 werden mehrere Spalten mit modifizierten Regionen (modifizierte Linien) über ganze Bereiche der jeweiligen Seitenflächen einer aus einem SiC-Halbleiterwafer ausgeschnittenen SiC-Halbleiterschicht gebildet. Die Vielzahl der Spalten der modifizierten Regionen erstrecken sich entlang tangentialer Richtungen zu einer Hauptfläche der SiC-Halbleiterschicht und werden in Abständen in einer Normalenrichtung zu der Hauptfläche der SiC-Halbleiterschicht gebildet.
  • Die modifizierten Linien werden gebildet, indem ein SiC-Einkristall der SiC-Halbleiterschicht so modifiziert wird, dass er eine andere Eigenschaft aufweist. Daher ist es unter Berücksichtigung von Einflüssen auf die SiC-Halbleiterschicht durch die modifizierten Linien nicht wünschenswert, die Vielzahl von modifizierten Linien über die gesamte Fläche der Seitenflächen der SiC-Halbleiterschicht zu bilden. Als Beispiele für die Einflüsse auf die SiC-Halbleiterschicht durch die modifizierten Linien können Fluktuation der elektrischen Eigenschaften der SiC-Halbleiterschicht durch die modifizierten Linien, Erzeugung eines Risses in der SiC-Halbleiterschicht mit den modifizierten Linien als Ausgangspunkt usw. angeführt werden.
  • [G1] bis [G21] stellen im Folgenden eine SiC-Halbleitervorrichtung dar, bei der Einflüsse auf die SiC-Halbleiterschicht durch modifizierte Linien reduziert werden können.
  • [G1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine Vielzahl von Seitenflächen aufweist, die die erste Hauptfläche und die zweite Hauptfläche verbinden, ferner umfassend: eine Vielzahl von modifizierten Linien, die jeweils eine Schicht in Bandform an den jeweiligen Seitenflächen der SiC-Halbleiterschicht bilden und jeweils einen Abschnitt enthalten, der sich relativ zu der ersten Hauptfläche geneigt erstreckt und so modifiziert ist, dass er eine Eigenschaft aufweist, die sich von dem SiC-Einkristall unterscheidet.
  • Gemäß dieser SiC-Halbleitervorrichtung können Schneideausgangspunkte der SiC-Halbleiterschicht in einem Bereich auf der Seite der ersten Hauptfläche der SiC-Halbleiterschicht und einem Bereich auf der Seite der zweiten Hauptfläche der SiC-Halbleiterschicht durch die modifizierte Linie einer Schicht gebildet werden. Dadurch kann bei der Herstellung der SiC-Halbleitervorrichtung ein SiC-Halbleiterwafer in geeigneter Weise geschnitten werden, ohne eine Vielzahl der modifizierten Linien entlang einer Dickenrichtung des SiC-Halbleiterwafers bilden zu müssen. Dadurch können an den jeweiligen Seitenflächen der SiC-Halbleiterschicht Regionen, in denen modifizierte Linien gebildet werden, entsprechend reduziert werden. Einflüsse auf die SiC-Halbleiterschicht durch die modifizierten Linien können so reduziert werden.
  • [G2] Die SiC-Halbleitervorrichtung gemäß G1, wobei jede der modifizierten Linien in einem Abstand von der ersten Hauptfläche der SiC-Halbleiterschicht in Richtung der Seite der zweiten Hauptfläche gebildet ist.
  • [G3] Die SiC-Halbleitervorrichtung gemäß G1 oder G2, wobei jede der modifizierten Linien in einem Abstand zu der Seite der ersten Hauptfläche von der zweiten Hauptfläche der SiC-Halbleiterschicht gebildet ist.
  • [G4] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G3, wobei jede der modifizierten Linien die entsprechende Seitenfläche der SiC-Halbleiterschicht in einer Seitenansicht, gesehen aus einer Normalenrichtung zur Seitenfläche der SiC-Halbleiterschicht, in einen Bereich an der Seite der ersten Hauptfläche und einen Bereich an der Seite der zweiten Hauptfläche unterteilt.
  • [G5] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G4, wobei jede der modifizierten Linien einen geradlinig verlaufenden Abschnitt enthält.
  • [G6] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G5, wobei jede der modifizierten Linien einen Abschnitt enthält, der sich in einer konkav gekrümmten Form von der ersten Hauptfläche zu der zweiten Hauptfläche der SiC-Halbleiterschicht erstreckt.
  • [G7] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G6, wobei jede der modifizierten Linien einen Abschnitt enthält, der sich in einer konvex gekrümmten Form von der zweiten Hauptfläche in Richtung der ersten Hauptfläche der SiC-Halbleiterschicht erstreckt.
  • [G8] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G7, wobei jede der modifizierten Linien einen Abschnitt enthält, der sich in einer konvex gekrümmten Form von der zweiten Hauptfläche in Richtung der ersten Hauptfläche der SiC-Halbleiterschicht erstreckt, und einen Abschnitt, der sich in einer konkav gekrümmten Form von der ersten Hauptfläche in Richtung der zweiten Hauptfläche der SiC-Halbleiterschicht erstreckt.
  • [G9] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G8, wobei jede der modifizierten Linien einen ersten Bereich, der an der Seite der ersten Hauptfläche der SiC-Halbleiterschicht gebildet ist, einen zweiten Bereich, der relativ zu dem ersten Bereich zu der Seite der zweiten Hauptfläche der SiC-Halbleiterschicht hin verschoben ist, und eine Verbindungsregion, die den ersten Bereich und den zweiten Bereich verbindet, enthält.
  • [G10] SiC-Halbleitervorrichtung gemäß G9, wobei der erste Bereich jeder der modifizierten Linien an der Seite der ersten Hauptfläche der SiC-Halbleiterschicht relativ zu einem in Dickenrichtung mittleren Abschnitt der SiC-Halbleiterschicht positioniert ist, der zweite Bereich jeder der modifizierten Linien an der Seite der zweiten Hauptfläche der SiC-Halbleiterschicht relativ zu dem in Dickenrichtung mittleren Abschnitt der SiC-Halbleiterschicht positioniert ist und die Verbindungsregion jeder der modifizierten Linien den in Dickenrichtung mittleren Abschnitt der SiC-Halbleiterschicht kreuzt.
  • [G11] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G10, wobei die Seitenflächen der SiC-Halbleiterschicht Spaltflächen sind.
  • [G12] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G11, wobei die SiC-Halbleiterschicht eine Dicke von nicht weniger als 40 µm und nicht mehr als 200 µm hat.
  • [G13] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G12, wobei die zweite Hauptfläche der SiC-Halbleiterschicht eine Massefläche ist.
  • [G14] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G13, wobei der SiC-Einkristall ein hexagonaler Kristall ist.
  • [G15] Die SiC-Halbleitervorrichtung gemäß G14, wobei der SiC-Einkristall ein 2H-(hexagonalen)-SiC-Einkristall, ein 4H-SiC-Einkristall oder ein 6H-SiC-Einkristall ist.
  • [G16] Die SiC-Halbleitervorrichtung gemäß G14 oder G15, wobei die erste Hauptfläche der SiC-Halbleiterschicht einer c-Ebene des SiC-Einkristalls zugewandt ist.
  • [G17] Die SiC-Halbleitervorrichtung gemäß einer von G14 bis G16, wobei die Montagefläche der SiC-Halbleiterschicht einen Abweichungswinkel aufweist, der in einem Winkel von nicht weniger als 0° und nicht mehr als 10° relativ zu einer c-Ebene des SiC-Einkristalls geneigt ist.
  • [G18] Die SiC-Halbleitervorrichtung gemäß G17, wobei der Abweichungswinkel ein Winkel von nicht mehr als 5° ist.
  • [G19] Die SiC-Halbleitervorrichtung gemäß G17 oder G18, wobei der Abweichungswinkel ein Winkel von mehr als 0° und weniger als 4° ist.
  • [G20] Die SiC-Halbleitervorrichtung gemäß einer von G1 bis G19, wobei die SiC-Halbleiterschicht eine laminierte Struktur aufweist, die ein SiC-Halbleitersubstrat und eine SiC-Epitaxialschicht umfasst und bei der die erste Hauptfläche durch die SiC-Epitaxialschicht gebildet ist und die modifizierten Linien in dem SiC-Halbleitersubstrat gebildet sind.
  • [G21] Die SiC-Halbleitervorrichtung gemäß G20, wobei die modifizierten Linien in dem SiC-Halbleitersubstrat unter Vermeidung der SiC-Epitaxialschicht gebildet sind.
  • Beispiele für weitere Merkmale, die der vorliegenden Beschreibung und den Zeichnungen (insbesondere 13T bis 13Z) entnehmbar sind, sind nachstehend aufgeführt.
  • Die japanische Patentanmeldeveröffentlichung Nr. 2012-146878 offenbart ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, die ein Stealth-Dicing-Verfahren verwendet. Bei dem Herstellungsverfahren der japanischen Patentanmeldungspublikation Nr. 2012-146878 werden mehrere Spalten mit modifizierten Regionen (modifizierte Linien) über ganze Bereiche der jeweiligen Seitenflächen einer aus einem SiC-Halbleiterwafer ausgeschnittenen SiC-Halbleiterschicht gebildet. Die Vielzahl der Spalten der modifizierten Regionen erstrecken sich entlang tangentialer Richtungen zu einer Hauptfläche der SiC-Halbleiterschicht und werden in Abständen in einer Normalenrichtung zu der Hauptfläche der SiC-Halbleiterschicht gebildet.
  • Die modifizierten Linien werden gebildet, indem ein SiC-Einkristall der SiC-Halbleiterschicht so modifiziert wird, dass er eine andere Eigenschaft aufweist. Daher ist es unter Berücksichtigung von Einflüssen auf die SiC-Halbleiterschicht durch die modifizierten Linien nicht wünschenswert, die Vielzahl von modifizierten Linien über die gesamte Fläche der Seitenflächen der SiC-Halbleiterschicht zu bilden. Als Beispiele für die Einflüsse auf die SiC-Halbleiterschicht durch die modifizierten Linien können Fluktuation der elektrischen Eigenschaften der SiC-Halbleiterschicht durch die modifizierten Linien, Erzeugung eines Risses in der SiC-Halbleiterschicht mit den modifizierten Linien als Ausgangspunkt usw. angeführt werden.
  • [H1] bis [H20] stellen im Folgenden eine SiC-Halbleitervorrichtung dar, bei der Einflüsse auf die SiC-Halbleiterschicht durch modifizierte Linien reduziert werden können.
  • [H1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine erste Hauptfläche als eine Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine Vielzahl von Seitenflächen, die die erste Hauptfläche und die zweite Hauptfläche verbinden, und eine Vielzahl von modifizierten Linien aufweist, die jeweils eine Schicht an den jeweiligen Seitenflächen der SiC-Halbleiterschicht bilden und sich jeweils in einer Bandform entlang einer tangentialen Richtung zu der ersten Hauptfläche der SiC-Halbleiterschicht erstrecken und so modifiziert sind, dass sie eine Eigenschaft aufweisen, die sich von dem SiC-Einkristall unterscheidet.
  • Bei dieser SiC-Halbleitervorrichtung wird an jeder Seitenfläche der SiC-Halbleiterschicht nur eine modifizierte Linie gebildet. Einflüsse auf die SiC-Halbleiterschicht durch die modifizierten Linien können so reduziert werden.
  • [H2] Die SiC-Halbleitervorrichtung gemäß H1, wobei die SiC-Halbleiterschicht eine Dicke von nicht weniger als 40 µm und nicht mehr als 200 µm hat.
  • [H3] Die SiC-Halbleitervorrichtung gemäß H1 oder H2, wobei die zweite Hauptfläche der SiC-Halbleiterschicht eine Massefläche ist.
  • [H4] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H3, wobei jede der modifizierten Linien in einem Abstand in Richtung der Seite der zweiten Hauptfläche von der ersten Hauptfläche der SiC-Halbleiterschicht gebildet ist.
  • [H5] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H4, wobei jede der modifizierten Linien in einem Abstand in Richtung der Seite der ersten Hauptfläche von der zweiten Hauptfläche der SiC-Halbleiterschicht gebildet ist.
  • [H6] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H5, wobei die SiC-Halbleiterschicht einen Eckabschnitt enthält, der zwei der Seitenflächen verbindet, und die Vielzahl der modifizierten Linien zwei der modifizierten Linien enthält, die am Eckabschnitt der SiC-Halbleiterschicht kontinuierlich zueinander sind.
  • [H7] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H6, wobei die Vielzahl der modifizierten Linien integral so ausgebildet sind, dass sie die SiC-Halbleiterschicht umgeben.
  • [H8] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H7, wobei jede der modifizierten Linien geradlinig oder in einer Kurve verläuft.
  • [H9] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H8, wobei jede der modifizierten Linien eine Vielzahl von modifizierten Abschnitten enthält, die sich jeweils in einer Normalenrichtung zu der ersten Hauptfläche der SiC-Halbleiterschicht erstrecken und einander in der tangentialen Richtung zu der ersten Hauptfläche der SiC-Halbleiterschicht gegenüberliegen.
  • [H10] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H9, wobei jede der Seitenflächen der SiC-Halbleiterschicht eine Spaltfläche ist.
  • [H11] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H10, wobei der SiC-Einkristall ein hexagonaler Kristall ist.
  • [H12] Die SiC-Halbleitervorrichtung gemäß H11, wobei der SiC-Einkristall ein 2H-(hexagonalen)-SiC-Einkristall, ein 4H-SiC-Einkristall oder ein 6H-SiC-Einkristall ist.
  • [H13] Die SiC-Halbleitervorrichtung gemäß H11 oder H12, wobei die erste Hauptfläche der SiC-Halbleiterschicht einer c-Ebene des SiC-Einkristalls zugewandt ist.
  • [H14] Die SiC-Halbleitervorrichtung gemäß einer von H11 bis H13, wobei die erste Hauptfläche der SiC-Halbleiterschicht einen Abweichungswinkel aufweist, der in einem Winkel von nicht weniger als 0° und nicht mehr als 10° relativ zu einer c-Ebene des SiC-Einkristalls geneigt ist.
  • [H15] Die SiC-Halbleitervorrichtung gemäß H14, wobei der Abweichungswinkel ein Winkel von nicht mehr als 5° ist.
  • [H16] Die SiC-Halbleitervorrichtung gemäß H14 oder H15, wobei der Abweichungswinkel ein Winkel von mehr als 0° und weniger als 4° ist.
  • [H17] Die SiC-Halbleitervorrichtung gemäß einer von H1 bis H16, wobei die SiC-Halbleiterschicht eine laminierte Struktur aufweist, die ein SiC-Halbleitersubstrat und eine SiC-Epitaxialschicht umfasst und bei der die erste Hauptfläche durch die SiC-Epitaxialschicht gebildet ist und die modifizierten Linien in dem SiC-Halbleitersubstrat gebildet sind.
  • [H18] Die SiC-Halbleitervorrichtung gemäß H17, wobei die modifizierten Linien in dem SiC-Halbleitersubstrat unter Vermeidung der SiC-Epitaxialschicht gebildet sind.
  • [H19] Die SiC-Halbleitervorrichtung gemäß H17 oder H18, wobei eine Dicke der SiC-Epitaxialschicht nicht größer ist als eine Dicke des SiC-Halbleitersubstrats.
  • [H20] Die SiC-Halbleitervorrichtung gemäß einer von H17 bis H19, wobei das SiC-Halbleitersubstrat eine Dicke von nicht weniger als 40 µm und nicht mehr als 150 µm und die SiC-Epitaxialschicht eine Dicke von nicht weniger als 1 µm und nicht mehr als 50 µm hat.
  • [I1] bis [I7] stellen im Folgenden ein Verfahren zur Herstellung einer Halbleitervorrichtung vor, das es ermöglicht, Einflüsse auf eine SiC-Halbleiterschicht durch modifizierte Linien zu reduzieren.
  • [I1] Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, umfassend: einen Schritt des Vorbereitens eines SiC-Halbleiterwafers, der einen SiC-Einkristall enthält und eine erste Hauptfläche aufweist, an der ein Vorrichtungsbildungsbereich, der eine Vielzahl von Seiten aufweist, angeordnet ist, und eine zweite Hauptfläche an einer Seite, die der ersten Hauptfläche gegenüberliegt; einen Schritt, bei dem durch Einstrahlen von Laserlicht in ein Inneres des SiC-Halbleiterwafers entlang der Vielzahl von Seiten des Vorrichtungsbildungsbereichs, eine Vielzahl von modifizierten Linien, die so modifiziert sind, dass sie eine Eigenschaft aufweisen, die sich von dem SiC-Einkristall unterscheidet, in einer Schicht jeweils in einer Eins-zu-Eins-Beziehung relativ zu der Vielzahl von Seiten des Vorrichtungsbildungsbereichs gebildet werden; und einen Schritt des Schneidens des SiC-Halbleiterwafers entlang der Vielzahl von modifizierten Linien.
  • Gemäß diesem Herstellungsverfahren kann eine SiC-Halbleitervorrichtung herstellt und bereitgestellt werden mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf der der ersten Hauptfläche gegenüberliegenden Seite und eine Vielzahl von Seitenflächen aufweist, die die erste Hauptfläche und die zweite Hauptfläche verbinden, und ferner umfassend: eine Vielzahl von modifizierten Linien, die jeweils eine Schicht an den jeweiligen Seitenflächen der SiC-Halbleiterschicht bilden und sich jeweils in einer Bandform entlang einer tangentialen Richtung zu der ersten Hauptfläche der SiC-Halbleiterschicht erstrecken und so modifiziert sind, dass sie eine Eigenschaft haben, die sich von dem SiC-Einkristall unterscheidet. Auf diese Weise kann eine SiC-Halbleitervorrichtung hergestellt und bereitgestellt werden, die es ermöglicht, Einflüsse auf die SiC-Halbleiterschicht durch modifizierte Linien zu reduzieren.
  • [I2] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß II, das ferner einen Schritt des Schleifens der zweiten Hauptfläche des SiC-Halbleiterwafers vor dem Schritt des Schneidens des SiC-Halbleiterwafers umfasst.
  • [I3] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß 12, wobei der Schritt des Bildens der modifizierten Linien vor dem Schleifschritt durchgeführt wird.
  • [I4] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß 12, wobei der Schritt des Bildens der modifizierten Linien nach dem Schleifschritt durchgeführt wird.
  • [I5] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß einem von I2 bis I4, wobei der Schritt des Vorbereitens des SiC-Halbleiterwafers einen Schritt des Vorbereitens des SiC-Halbleiterwafers mit einer Dicke von mehr als 150 µm einschließt und der Schleifschritt einen Schritt des Schleifens des SiC-Halbleiterwafers einschließt, bis der SiC-Halbleiterwafer nicht weniger als 40 µm und nicht mehr als 150 µm wird.
  • [16] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß einem von I1 bis I5, wobei der Schritt des Bildens der modifizierten Linien einen Schritt des Einstrahlens des Laserlichts in das Innere des SiC-Halbleiterwafers von der Seite der ersten Hauptfläche des SiC-Halbleiterwafers einschließt.
  • [I7] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß einem von I1 bis I5, wobei der Schritt des Bildens der modifizierten Linien einen Schritt des Einstrahlens des Laserlichts in das Innere des SiC-Halbleiterwafers von der Seite der zweiten Hauptfläche des SiC-Halbleiterwafers einschließt.
  • Beispiele für andere Merkmale, die aus der vorliegenden Beschreibung und den Zeichnungen entnehmbar sind, sind im Folgenden angegeben.
  • [J1] bis [J6] stellen im Folgenden eine SiC-Halbleitervorrichtung dar, mit dem die Stabilität der elektrischen Eigenschaften einer SiC-Halbleiterschicht verbessert werden kann.
  • [J1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenfläche aufweist, ferner umfassend: eine Isolierschicht, die ein Isoliermaterial enthält und die erste Hauptfläche der SiC-Halbleiterschicht bedeckt, sowie isolierende Seitenflächen, die an die Seitenflächen der SiC-Halbleiterschicht anschließen, eine Elektrode, die auf der isolierenden Schicht ausgebildet ist, und eine modifizierte Schicht, die an der Seitenflächen der SiC-Halbleiterschicht ausgebildet ist und so modifiziert ist, dass sie eine Eigenschaft aufweist, die sich von dem SiC-Einkristall unterscheidet.
  • Gemäß dieser SiC-Halbleitervorrichtung kann eine Isoliereigenschaft zwischen der Seitenfläche der SiC-Halbleiterschicht und der Elektrode durch die Isolierschicht in einer Struktur verbessert werden, in der eine modifizierte Schicht an der Seitenfläche der SiC-Halbleiterschicht gebildet wird. Dadurch kann die Stabilität der elektrischen Eigenschaften der SiC-Halbleiterschicht verbessert werden.
  • [J2] Die SiC-Halbleitervorrichtung gemäß J1, wobei die modifizierte Schicht in einem Dickenrichtungs-Zwischenbereich der SiC-Halbleiterschicht in einem Abstand von der Isolierschicht gebildet ist.
  • [J3] Die SiC-Halbleitervorrichtung gemäß J1 oder J2, wobei die SiC-Halbleiterschicht eine laminierte Struktur aufweist, die ein SiC-Halbleitersubstrat und eine SiC-Epitaxialschicht umfasst und bei der die erste Hauptfläche durch die SiC-Epitaxialschicht gebildet wird, die Isolierschicht die Epitaxialschicht bedeckt und die modifizierte Schicht in einem Bereich des SiC-Halbleitersubstrats gebildet ist.
  • [J4] Die SiC-Halbleitervorrichtung gemäß J3, wobei die modifizierte Schicht im SiC-Halbleitersubstrat unter Vermeidung der SiC-Epitaxialschicht gebildet ist.
  • [J5] Die SiC-Halbleitervorrichtung gemäß J3 oder J4, wobei eine Dicke der SiC-Epitaxialschicht nicht größer ist als eine Dicke des SiC-Halbleitersubstrats.
  • [J6] Die SiC-Halbleitervorrichtung gemäß einer von J3 bis J5, wobei das SiC-Halbleitersubstrat eine Dicke von nicht weniger als 40 µm und nicht mehr als 150 µm und die SiC-Epitaxialschicht eine Dicke von nicht weniger als 1 µm und nicht mehr als 50 µm hat.
  • [K1] bis [K5] stellen im Folgenden ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung dar, mit dem die Stabilität der elektrischen Eigenschaften einer SiC-Halbleiterschicht verbessert werden kann.
  • [K1] Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, umfassend: einen Schritt der Herstellung eines SiC-Halbleiterwafers, der einen SiC-Einkristall enthält und eine erste Hauptfläche, an der ein Vorrichtungsbildungsbereich, der eine Vielzahl von Seiten aufweist, angeordnet ist, und eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite aufweist; einen Schritt des Bildens einer Isolierschicht auf der ersten Hauptfläche des SiC-Halbleiterwafers; einen Schritt des Bildens einer Elektrode auf der Isolierschicht; einen Schritt, bei dem durch Einstrahlen von Laserlicht in ein Inneres des SiC-Halbleiterwafers entlang der Vielzahl von Seiten des Vorrichtungsbildungsbereichs eine Vielzahl von modifizierten Schichten gebildet wird, die so modifiziert sind, dass sie eine Eigenschaft aufweisen, die sich von dem SiC-Einkristall unterscheidet; und einen Schritt des Schneidens des SiC-Halbleiterwafers zusammen mit der Isolierschicht entlang der Vielzahl von modifizierten Schichten.
  • Gemäß diesem Herstellungsverfahren kann eine SiC-Halbleitervorrichtung hergestellt und bereitgestellt werden mit einer SiC-Halbleiterschicht, die den SiC-Einkristall enthält und eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenfläche aufweist, ferner umfassend: eine Isolierschicht, die ein Isoliermaterial enthält und die erste Hauptfläche der SiC-Halbleiterschicht bedeckt und eine isolierende Seitenfläche aufweist, die an die Seitenfläche der SiC-Halbleiterschicht anschließt, eine Elektrode, die auf der Isolierschicht ausgebildet ist, und modifizierten Schichten, die an der Seitenfläche der SiC-Halbleiterschicht ausgebildet und so modifiziert sind, dass sie eine von dem SiC-Einkristall abweichende Eigenschaft aufweisen. Auf diese Weise kann eine SiC-Halbleitervorrichtung hergestellt und bereitgestellt werden, mit dem die Stabilität der elektrischen Eigenschaften der SiC-Halbleiterschicht verbessert werden kann.
  • [K2] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß K1, das ferner einen Schritt des Schleifens der zweiten Hauptfläche des SiC-Halbleiterwafers umfasst.
  • [K3] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß K2, wobei der Schritt des Bildes der modifizierten Linien vor dem Schleifschritt durchgeführt wird.
  • [K4] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß K2, wobei der Schritt des Bildens der modifizierten Linien nach dem Schleifschritt durchgeführt wird.
  • [K5] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß einem von K1 bis K4, wobei der Schritt des Vorbereitens des SiC-Halbleiterwafers einen Schritt des Vorbereitens des SiC-Halbleiterwafers mit einer Dicke von mehr als 150 µm einschließt und der Schleifschritt einen Schritt des Schleifens des SiC-Halbleiterwafers einschließt, bis der SiC-Halbleiterwafer nicht weniger als 40 µm und nicht mehr als 150 µm wird.
  • [L1] bis [L5] stellen im Folgenden ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung dar, das es ermöglicht, eine modifizierte Schicht in geeigneter Weise innerhalb eines SiC-Halbleiterwafers zu bilden und den SiC-Halbleiterwafer in geeigneter Weise zu schneiden.
  • [L1] Ein Verfahren zur Herstellung eines SiC-Halbleiterbauelements, umfassend: einen Schritt des Vorbereitens eines SiC-Halbleiterwafers, der einen SiC-Einkristall enthält und eine erste Hauptfläche, an der ein Vorrichtungsbildungsbereich, der eine Vielzahl von Seiten aufweist, angeordnet ist, und eine zweite Hauptfläche an einer der ersten Hauptfläche gegenüberliegenden Seite aufweist; einen Schritt des Bildens einer Isolierschicht auf der ersten Hauptfläche des SiC-Halbleiterwafers; einen Schritt des teilweisen Entfernens der Isolierschicht, um in der Isolierschicht eine Öffnung, die die Vielzahl der Seiten des Vorrichtungsbildungsbereichs freilegt, zu bilden; einen Schritt, bei dem durch Einstrahlen von Laserlicht in ein Inneres des SiC-Halbleiterwafers entlang der Vielzahl der Seiten des Vorrichtungsbildungsbereichs eine Vielzahl von modifizierten Schichten gebildet wird, die so modifiziert sind, dass sie eine Eigenschaft aufweisen, die sich von dem SiC-Einkristall unterscheidet; und einen Schritt des Schneidens des SiC-Halbleiterwafers entlang der Vielzahl von modifizierten Schichten.
  • Gemäß diesem Verfahren zur Herstellung des SiC-Halbleiterbauelements können die modifizierten Schichten in geeigneter Weise innerhalb des SiC-Halbleiterwafers gebildet und der SiC-Halbleiterwafer entsprechend geschnitten werden.
  • [L2] Das Verfahren zur Herstellung SiC-Halbleitervorrichtung gemäß L1, ferner umfassend einen Schritt des Schleifens der zweiten Hauptfläche des SiC-Halbleiterwafers.
  • [L3] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß L2, wobei der Schritt des Bildens der modifizierten Linien vor dem Schleifschritt durchgeführt wird.
  • [L4] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß L2, wobei der Schritt des Bildens der modifizierten Linien nach dem Schleifschritt durchgeführt wird.
  • [L5] Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß einem von L1 bis L4, wobei der Schritt des Vorbereitens des SiC-Halbleiterwafers einen Schritt des Vorbereitens des SiC-Halbleiterwafers mit einer Dicke von mehr als 150 µm einschließt und der Schleifschritt einen Schritt des Schleifens des SiC-Halbleiterwafers einschließt, bis der SiC-Halbleiterwafer nicht weniger als 40 µm und nicht mehr als 150 µm wird.
  • [M1] und [M2] stellen im Folgenden eine SiC-Halbleitervorrichtung dar, die es ermöglicht, das Reißen einer SiC-Halbleiterschicht zu verhindern.
  • [M1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenfläche aufweist, und ferner umfassend: eine Vielzahl von modifizierten Schichten, die an der Seitenfläche in Abständen in Richtung der Seite der zweiten Hauptfläche von der ersten Hauptfläche aus gebildet sind, um einen Oberflächenschichtteil der ersten Hauptfläche der SiC-Halbleiterschicht freizulegen, und die so modifiziert sind, dass sie eine von dem SiC-Einkristall abweichende Eigenschaft aufweisen.
  • Aufgrund der Eigenschaft, durch Modifikation des SiC-Einkristalls der SiC-Halbleiterschicht mit einer anderen Eigenschaft gebildet worden zu sein, werden die modifizierten Schichten leicht zu Ausgangspunkten für Risse. Insbesondere konzentriert sich eine Spannung leichter an einem Eckabschnitt, der die erste Hauptfläche und die Seitenfläche der SiC-Halbleiterschicht verbindet, und daher besteht bei einer Struktur, bei der die modifizierten Schichten am Eckabschnitt der SiC-Halbleiterschicht gebildet sind, ein erhöhtes Risiko, dass am Eckabschnitt der SiC-Halbleiterschicht Risse auftreten.
  • Gemäß dieser SiC-Halbleitervorrichtung werden die modifizierten Schichten in Abständen in Richtung der Seite der zweiten Hauptfläche von der ersten Hauptfläche der SiC-Halbleiterschicht aus gebildet, so dass der Oberflächenschichtteil der ersten Hauptfläche der SiC-Halbleiterschicht von der Seitenfläche der SiC-Halbleiterschicht aus freiliegt. Das Risiko von Rissen in dem Eckenabschnitt an der Seite der ersten Hauptfläche der SiC-Halbleiterschicht kann so verringert werden.
  • [M1] Eine SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht, die einen SiC-Einkristall enthält und eine erste Hauptfläche als Bauelementfläche, eine zweite Hauptfläche auf einer der ersten Hauptfläche gegenüberliegenden Seite und eine die erste Hauptfläche und die zweite Hauptfläche verbindende Seitenfläche aufweist, und ferner umfassend: eine Vielzahl von modifizierten Schichten, die an der Seitenfläche in Abständen in Richtung der Seite der ersten Hauptfläche von der zweiten Hauptfläche aus gebildet sind, um einen Oberflächenschichtteil der zweiten Hauptfläche der SiC-Halbleiterschicht freizulegen, und die so modifiziert sind, dass sie eine von dem SiC-Einkristall abweichende Eigenschaft aufweisen.
  • Aufgrund der Eigenschaft, durch Modifikation des SiC-Einkristalls der SiC-Halbleiterschicht mit einer anderen Eigenschaft gebildet worden zu sein, werden die modifizierten Schichten leicht zu Ausgangspunkten für Risse. Insbesondere konzentriert sich eine Spannung leichter an einem Eckabschnitt, der die zweite Hauptfläche und die Seitenfläche der SiC-Halbleiterschicht verbindet, und daher besteht bei einer Struktur, bei der die modifizierten Schichten am Eckabschnitt der SiC-Halbleiterschicht gebildet sind, ein erhöhtes Risiko, dass am Eckabschnitt der SiC-Halbleiterschicht Risse auftreten.
  • Gemäß dieser SiC-Halbleitervorrichtung werden die modifizierten Schichten in Abständen in Richtung der Seite der ersten Hauptfläche von der zweiten Hauptfläche der SiC-Halbleiterschicht aus gebildet, so dass der Oberflächenschichtteil der zweiten Hauptfläche der SiC-Halbleiterschicht von der Seitenfläche der SiC-Halbleiterschicht aus freiliegt. Das Risiko von Rissen in dem Eckenabschnitt an der Seite der zweiten Hauptfläche der SiC-Halbleiterschicht kann so verringert werden.
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung Nr. 2018-151450 , die am 10. August 2018 beim Japanischen Patentamt eingereicht wurde, der japanischen Patentanmeldung Nr. 2018-151451 , die am 10. August 2018 beim Japanischen Patentamt eingereicht wurde, sowie der japanischen Patentanmeldung Nr. 2018-151452 , die am 10. August 2018 beim Japanischen Patentamt eingereicht wurde, und die gesamten Offenlegungen dieser Anmeldungen sind durch Verweis hierin enthalten.
  • Während die bevorzugten Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben wurden, handelt es sich hierbei lediglich um konkrete Beispiele zur Verdeutlichung des technischen Inhalts der vorliegenden Erfindung, und die vorliegende Erfindung sollte nicht so interpretiert werden, dass sie sich auf diese spezifischen Beispiele beschränkt, und der Umfang der vorliegenden Erfindung ist nur durch die beigefügten Ansprüche zu begrenzen.
  • Bezugszeichenliste
    • 1
    SiC-Halbleitervorrichtung
    2
    SiC-Halbleiterschicht
    3
    erste Hauptfläche der SiC-Halbleiterschicht
    4
    zweite Hauptfläche der SiC-Halbleiterschicht
    5A
    Seitenfläche der SiC-Halbleiterschicht
    5B
    Seitenfläche der SiC-Halbleiterschicht
    5C
    Seitenfläche der SiC-Halbleiterschicht
    5D
    Seitenfläche der SiC-Halbleiterschicht
    6
    SiC-Halbleitersubstrat
    7
    SiC-Epitaxialschicht
    20A
    rauer Oberflächenbereich
    20B
    rauer Oberflächenbereich
    20C
    rauer Oberflächenbereich
    20D
    rauer Oberflächenbereich
    21A
    glatter Oberflächenbereich
    21B
    glatter Oberflächenbereich
    21C
    glatter Oberflächenbereich
    21D
    glatter Oberflächenbereich
    22A
    modifizierte Linie
    22B
    modifizierte Linie
    22C
    modifizierte Linie
    22D
    modifizierte Linie
    28
    a-Ebene modifizierter Abschnitt (modifizierter Abschnitt)
    29
    m-Ebene modifizierter Abschnitt (modifizierter Abschnitt)
    81
    SiC-Halbleitervorrichtung
    101
    SiC-Halbleitervorrichtung
    102
    SiC-Halbleiterschicht
    103
    erste Hauptfläche der SiC-Halbleiterschicht
    104
    zweite Hauptfläche der SiC-Halbleiterschicht
    105A
    Seitenfläche der SiC-Halbleiterschicht
    105B
    Seitenfläche der SiC-Halbleiterschicht
    105C
    Seitenfläche der SiC-Halbleiterschicht
    105D
    Seitenfläche der SiC-Halbleiterschicht
    106
    SiC-Halbleitersubstrat
    107
    SiC-Epitaxialschicht
    9
    Abweichungswinkel
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012146878 [0005, 0862, 0929, 0955]
    • JP 2018151450 [1018]
    • JP 2018151451 [1018]
    • JP 2018151452 [1018]

Claims (131)

  1. Eine SiC-Halbleitervorrichtung, umfassend: eine SiC-Halbleiterschicht, die eine geschichtete Struktur mit einem SiC-Halbleitersubstrat und einer SiC-Epitaxialschicht hat und die eine durch die SiC-Epitaxialschicht gebildete Bauelementfläche aufweist; sowie eine modifizierte Schicht, die so modifiziert ist, dass sie eine Eigenschaft aufweist, die sich von einem SiC-Einkristall unterscheidet, und die auf einem Abschnitt, der aus dem SiC-Halbleitersubstrat gebildet ist, in einer Seitenfläche der SiC-Halbleiterschicht so ausgebildet ist, dass sie die SiC-Epitaxialschicht freilegt.
  2. Die SiC-Halbleitervorrichtung nach Anspruch 1, wobei das SiC-Halbleitersubstrat Verunreinigungen eines ersten Leitfähigkeitstyps aufweist, und wobei die SiC-Epitaxialschicht Verunreinigungen des ersten Leitfähigkeitstyps umfasst und eine Verunreinigungskonzentration aufweist, die niedriger ist als eine Verunreinigungskonzentration des SiC-Halbleitersubstrats.
  3. Die SiC-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die SiC-Halbleiterschicht eine Dicke von mindestens 40 µm und nicht mehr als 200 µm aufweist.
  4. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das SiC-Halbleitersubstrat eine Dicke von mindestens 40 µm und nicht mehr als 150 µm aufweist, und die SiC-Epitaxialschicht eine Dicke von mindestens 1 µm und nicht mehr als 50 µm hat.
  5. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die SiC-Epitaxialschicht eine Dicke von nicht mehr als einer Dicke des SiC-Halbleitersubstrats aufweist.
  6. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die SiC-Halbleitervorrichtung eine Dicke aufweist, die geringer ist als die Dicke des SiC-Halbleitersubstrats.
  7. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Seitenfläche der SiC-Halbleiterschicht frei von einer Schleifspur ist.
  8. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Seitenfläche der SiC-Halbleiterschicht aus einer Spaltfläche gebildet ist.
  9. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die SiC-Halbleiterschicht aus einem 2H-SiC-Einkristall, einem 4H-SiC-Einkristall oder einem 6H-SiC-Einkristall gebildet ist.
  10. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei die Bauelementfläche einer c-Ebene des SiC-Einkristalls zugewandt ist.
  11. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei die Bauelementfläche einer Siliziumoberfläche des SiC-Einkristalls zugewandt ist.
  12. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei die Bauelementfläche einen Abweichungswinkel aufweist, der relativ zu einer c-Ebene des SiC-Einkristalls in eine Abweichungsrichtung geneigt ist.
  13. Die SiC-Halbleitervorrichtung nach Anspruch 12, wobei der Abweichungswinkel mindestens 0° und nicht mehr als 10° beträgt.
  14. Die SiC-Halbleitervorrichtung nach Anspruch 12 oder 16, wobei der Abweichungswinkel nicht mehr als 5° beträgt.
  15. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei der Abweichungswinkel mindestens 3° und nicht mehr als 4,5° beträgt.
  16. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei der Abweichungswinkel mindestens 1.5° und nicht mehr als 3° beträgt.
  17. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 12 bis 16, wobei der Abweichungswinkel weniger als 4° beträgt.
  18. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 12 bis 17, wobei die Abweichungsrichtung eine a-Achsen-Richtung des SiC-Einkristalls ist.
  19. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, wobei die SiC-Halbleiterschicht eine gegenüberliegende Oberfläche aufweist, die aus dem SiC-Halbleitersubstrat auf einer der Bauelementfläche gegenüberliegenden Seite gebildet ist.
  20. Die SiC-Halbleitervorrichtung nach Anspruch 19, wobei die modifizierte Schicht in einem Abstand von der gegenüberliegenden Oberfläche zu der Seite der Bauelementfläche gebildet ist.
  21. Die SiC-Halbleitervorrichtung nach Anspruch 19 oder 20, wobei die gegenüberliegende Fläche aus einer Schleiffläche gebildet ist.
  22. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 19 bis 21, wobei die Bauelementfläche einer c-Ebene des SiC-Einkristalls zugewandt ist.
  23. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 19 bis 22, wobei die gegenüberliegende Oberfläche einer Kohlenstoffoberfläche des SiC-Einkristalls zugewandt ist.
  24. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 23, wobei die Seitenfläche der SiC-Halbleiterschicht in der Ebene gesehen eine Länge von mindestens 0,5 mm und nicht mehr als 10 mm aufweist.
  25. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 24, wobei die modifizierte Schicht eine Dicke von mindestens einer Dicke der SiC-Epitaxialschicht und weniger als einer Dicke des SiC-Halbleitersubstrats aufweist.
  26. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 25, wobei die modifizierte Schicht in einem Abstand zur Seite der SiC-Epitaxialschicht ausgebildet ist, um bei dem SiC-Halbleitersubstrat einen Oberflächenschichtteil, der sich auf einer der SiC-Epitaxialschicht gegenüberliegenden Seite befindet, freizulegen.
  27. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 26, wobei die modifizierte Schicht als ein Aggregat gebildet wird, das eine Vielzahl von modifizierten Abschnitten enthält, wobei die modifizierten Abschnitte so modifiziert sind, dass sie eine Eigenschaft aufweisen, die sich von einem SiC-Einkristall unterscheidet, sich in Bandform entlang einer senkrechten Richtung der Bauelementfläche erstrecken und in Abständen entlang einer tangentialen Richtung der Bauelementfläche gebildet sind.
  28. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 27, wobei die modifizierte Schicht in einer Bandform ausgebildet ist, die sich entlang einer tangentialen Richtung der Bauelementfläche erstreckt.
  29. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 28, wobei die modifizierte Schicht einen Abschnitt aufweist, der sich parallel zu der Bauelementfläche erstreckt.
  30. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 29, wobei die modifizierte Schicht einen Abschnitt aufweist, der relativ zu der Bauelementfläche geneigt ist.
  31. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 30, wobei die modifizierte Schicht einen Abschnitt aufweist, der sich in einer einschneidenden Form erstreckt.
  32. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 31, wobei die modifizierte Schicht einen Abschnitt aufweist, der sich in einer konkav gekrümmten Form zu einer gegenüberliegenden Seite der Bauelementfläche erstreckt.
  33. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 32, wobei die modifizierte Schicht einen Abschnitt aufweist, der sich in einer konvex gekrümmten Form in Richtung der Bauelementfläche erstreckt.
  34. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 33, wobei die modifizierte Schicht einen Abschnitt aufweist, der sich mäanderförmig erstreckt.
  35. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 34, wobei die modifizierte Schicht einen Zwischenbereichen in Dickenrichtung des SiC-Halbleitersubstrats kreuzt.
  36. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 35, wobei die modifizierte Schicht in einem Abstand von einer Grenze zwischen dem SiC-Halbleitersubstrat und der SiC-Epitaxialschicht gebildet ist.
  37. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 36, wobei die SiC-Halbleiterschicht eine Vielzahl von Seitenflächen aufweist, und die modifizierte Schicht eine nach der anderen auf jeder Seitenfläche der SiC-Halbleiterschicht gebildet ist.
  38. Die SiC-Halbleitervorrichtung nach Anspruch 37, wobei zwei der modifizierten Schichten an einem Eckabschnitt der SiC-Halbleiterschicht miteinander verbunden sind.
  39. Die SiC-Halbleitervorrichtung nach Anspruch 37 oder 38, wobei eine Vielzahl der modifizierten Schichten einstückig ausgebildet sind und die SiC-Halbleiterschicht umgeben.
  40. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 oder 27, ferner umfassend: einen rauen Oberflächenbereich, der die modifizierte Schicht umfasst und der auf dem aus dem SiC-Halbleitersubstrat gebildeten Teil in der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist, um die SiC-Epitaxialschicht freizulegen; und einen glatten Oberflächenbereich, der auf dem aus der SiC-Epitaxialschicht gebildeten Teil in der Seitenfläche der SiC-Halbleiterschicht gebildet ist.
  41. Die SiC-Halbleitervorrichtung nach Anspruch 40, wobei der glatte Oberflächenbereich aus einer Kristallebene des SiC-Einkristalls gebildet ist.
  42. Die SiC-Halbleitervorrichtung nach Anspruch 40 oder 41, wobei der raue Oberflächenbereich in einem Abstand von einem Übergang zwischen dem SiC-Halbleitersubstrat und der SiC-Epitaxialschicht gebildet ist.
  43. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 42, wobei der glatte Oberflächenbereich einen Übergang zwischen dem SiC-Halbleitersubstrat und der SiC-Epitaxialschicht kreuzt und auf dem SiC-Halbleitersubstrat und der SiC-Epitaxialschicht gebildet ist.
  44. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 43, wobei der glatte Oberflächenbereich eine Dicke aufweist, die nicht geringer ist als die Dicke des rauen Oberflächenbereichs.
  45. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 44, wobei sich der raue Oberflächenbereich bandförmig entlang der Bauelementfläche erstreckt, und der glatte Oberflächenbereich sich bandförmig entlang der Bauelementfläche erstreckt.
  46. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 45, wobei sich der raue Oberflächenbereich in einer ringförmigen Form erstreckt, die die SiC-Halbleiterschicht umgibt, und wobei sich der glatte Oberflächenbereich ringförmig um die SiC-Halbleiterschicht erstreckt.
  47. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 46, wobei der raue Oberflächenbereich in einem Abstand zur Seite der SiC-Epitaxialschicht ausgebildet ist, um bei dem SiC-Halbleitersubstrat einen Oberflächenschichtteil, der sich auf einer der SiC-Epitaxialschicht gegenüberliegenden Seite befindet, freizulegen, und wobei auch der glatte Oberflächenbereich bei dem SiC-Halbleitersubstrat auf dem Oberflächenschichtteil gebildet ist, der sich auf der der SiC-Epitaxialschicht gegenüberliegenden Seite befindet.
  48. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 47, wobei der raue Oberflächenbereich eine Vielzahl der modifizierten Schichten enthält, die in Abständen in Dickenrichtung der SiC-Halbleiterschicht gebildet sind.
  49. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 47, wobei der raue Oberflächenbereich aus der einzelnen modifizierten Schicht gebildet ist, die in einem Zwischenbereichen in Dickenrichtung des SiC-Halbleitersubstrats gebildet ist.
  50. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 49, wobei die Seitenfläche der SiC-Halbleiterschicht eine erste Seitenfläche aufweist, die einer m-Ebene des SiC-Einkristalls zugewandt ist, und eine zweite Seitenfläche, die einer a-Ebene des SiC-Einkristalls zugewandt ist, und wobei der raue Oberflächenbereich einen ersten rauen Oberflächenbereich umfasst, der auf der ersten Seitenfläche mit einem ersten Ausbreitungsverhältnis gebildet ist, und einen zweiten rauen Oberflächenbereich, der auf der zweiten Seitenfläche mit einem zweiten Ausbreitungsverhältnis gebildet ist, wobei das zweite Ausbreitungsverhältnis kleiner ist als das erste Ausbreitungsverhältnis.
  51. Die SiC-Halbleitervorrichtung nach Anspruch 50, wobei der erste raue Oberflächenbereich eine erste Oberfläche aufweist, und der zweite raue Oberflächenbereich eine zweite Oberfläche aufweist, die kleiner ist als die erste Oberfläche.
  52. Die SiC-Halbleitervorrichtung nach Anspruch 50 oder 51, wobei der erste raue Oberflächenbereich eine erste Dicke entlang einer Dickenrichtung der SiC-Halbleiterschicht aufweist, und der zweite raue Oberflächenbereich eine zweite Dicke entlang der Dickenrichtung der SiC-Halbleiterschicht aufweist, die geringer ist als die erste Dicke.
  53. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 50 bis 52, wobei der erste raue Oberflächenbereich eine Vielzahl der modifizierten Schichten enthält, die auf der ersten Seitenfläche in Abständen entlang einer Dickenrichtung der SiC-Halbleiterschicht gebildet sind, und wobei der zweite raue Oberflächenbereich eine oder mehrere der modifizierten Schichten umfasst, die auf der zweiten Seitenfläche gebildet sind, wobei die Anzahl der modifizierten Schichten auf der zweiten Seitenfläche geringer ist als die Anzahl der modifizierten Schichten des ersten rauen Oberflächenbereichs.
  54. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 49, wobei die Seitenfläche der SiC-Halbleiterschicht eine erste Seitenfläche aufweist, die einer m-Ebene des SiC-Einkristalls zugewandt ist, und eine zweite Seitenfläche, die einer a-Ebene des SiC-Einkristalls zugewandt ist, und wobei der raue Oberflächenbereich einen ersten rauen Oberflächenbereich umfasst, der auf der ersten Seitenfläche mit einer ersten Oberfläche ausgebildet ist, und einen zweiten rauen Oberflächenbereich, der auf der zweiten Seitenfläche mit einer zweiten Oberfläche ausgebildet ist, die kleiner ist als die erste Oberfläche.
  55. Die Halbleitervorrichtung nach Anspruch 54, wobei der erste raue Oberflächenbereich eine erste Dicke entlang einer Dickenrichtung der SiC-Halbleiterschicht aufweist, und der zweite raue Oberflächenbereich eine zweite Dicke entlang der Dickenrichtung der SiC-Halbleiterschicht aufweist, die geringer ist als die erste Dicke.
  56. Die SiC-Halbleitervorrichtung nach Anspruch 54 oder 55, wobei der erste raue Oberflächenbereich eine Vielzahl der modifizierten Schichten enthält, die auf der ersten Seitenfläche in Abständen entlang einer Dickenrichtung der SiC-Halbleiterschicht gebildet sind, und der zweite raue Oberflächenbereich eine oder mehrere der modifizierten Schichten umfasst, die auf der zweiten Seitenfläche gebildet sind, wobei die Anzahl der modifizierten Schichten auf der zweiten Seitenfläche geringer ist als die Anzahl der modifizierten Schichten des ersten rauen Oberflächenbereichs.
  57. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 49, wobei die Seitenfläche der SiC-Halbleiterschicht eine erste Seitenfläche aufweist, die einer m-Ebene des SiC-Einkristalls zugewandt ist, und eine zweite Seitenfläche, die einer a-Ebene des SiC-Einkristalls zugewandt ist, und wobei der raue Oberflächenbereich einen ersten rauen Oberflächenbereich, der auf der ersten Seitenfläche mit einer ersten Dicke entlang einer Dickenrichtung der SiC-Halbleiterschicht ausgebildet ist, und einen zweiten rauen Oberflächenbereich, der auf der zweiten Seitenfläche mit einer zweiten Dicke, die geringer ist als die erste Dicke, entlang der Dickenrichtung der SiC-Halbleiterschicht ausgebildet ist, aufweist.
  58. Die SiC-Halbleitervorrichtung nach Anspruch 57, wobei der erste raue Oberflächenbereich eine Vielzahl der modifizierten Schichten enthält, die auf der ersten Seitenfläche in Abständen entlang einer Dickenrichtung der SiC-Halbleiterschicht gebildet sind, und der zweite raue Oberflächenbereich eine oder mehrere der modifizierten Schichten umfasst, die auf der zweiten Seitenfläche gebildet sind, wobei die Anzahl der modifizierten Schichten auf der zweiten Seitenfläche geringer ist als die Anzahl der modifizierten Schichten des ersten rauen Oberflächenbereichs.
  59. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 49, wobei die Seitenfläche der SiC-Halbleiterschicht eine erste Seitenfläche aufweist, die einer m-Ebene des SiC-Einkristalls zugewandt ist, und eine zweite Seitenfläche, die einer a-Ebene des SiC-Einkristalls zugewandt ist, und wobei der raue Oberflächenbereich einen ersten rauen Oberflächenbereich, der eine Vielzahl der modifizierten Schichten enthält, die auf der ersten Seitenfläche in Abständen entlang einer Dickenrichtung der SiC-Halbleiterschicht gebildet sind, aufweist, und einen zweiten rauen Oberflächenbereich, der eine oder mehrere der modifizierten Schichten umfasst, die auf der zweiten Seitenfläche gebildet sind, wobei die Anzahl der modifizierten Schichten auf der zweiten Seitenfläche weniger als eine Anzahl der modifizierten Schichten des ersten rauen Oberflächenbereichs ist.
  60. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 59, wobei der raue Oberflächenbereich eine modifizierte Schicht enthält, die sich bandförmig entlang einer tangentialen Richtung der Bauelementfläche erstreckt.
  61. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 60, wobei der raue Oberflächenbereich eine modifizierte Schicht mit einem parallel zu der Bauelementfläche verlaufenden Abschnitt enthält.
  62. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 61, wobei der raue Oberflächenbereich eine modifizierte Schicht mit einem Abschnitt enthält, der relativ zu der Bauelementfläche geneigt ist.
  63. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 62, wobei der raue Oberflächenbereich eine modifizierte Schicht enthält, die einen sich in einer einschneidenden Form erstreckenden Abschnitt aufweist.
  64. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 63, wobei der raue Oberflächenbereich eine modifizierte Schicht enthält, die einen Abschnitt aufweist, der sich in einer konkav gekrümmten Form zur gegenüberliegenden Seite der Bauelementfläche erstreckt.
  65. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 64, wobei der raue Oberflächenbereich eine modifizierte Schicht enthält, die einen Abschnitt aufweist, der sich in einer konvex gekrümmten Form zur Bauelementoberfläche hin erstreckt.
  66. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 40 bis 65, wobei der raue Oberflächenbereich eine modifizierte Schicht enthält, die einen mäanderförmig verlaufenden Abschnitt aufweist.
  67. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 66, ferner umfassend: eine Isolierschicht, die die Bauelementfläche bedeckt; sowie eine erste Elektrode, die auf der Isolierschicht ausgebildet ist.
  68. Die SiC-Halbleitervorrichtung nach Anspruch 67, wobei die Isolierschicht eine isolierende Seitenfläche hat, die an die Seitenfläche der SiC-Halbleiterschicht anschließt.
  69. Die SiC-Halbleitervorrichtung nach Anspruch 68, wobei die isolierende Seitenfläche aus einer Spaltfläche gebildet ist.
  70. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 67 bis 69, wobei eine erste Elektrode auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  71. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 67 bis 70, ferner umfassend: eine Passivierungsschicht, die die erste Elektrode auf der Isolierschicht teilweise bedeckt.
  72. Die SiC-Halbleitervorrichtung nach Anspruch 71, wobei die Passivierungsschicht auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  73. Die SiC-Halbleitervorrichtung nach Anspruch 71 oder 72, ferner umfassend: eine Harzschicht, die die Passivierungsschicht bedeckt.
  74. Die SiC-Halbleitervorrichtung nach Anspruch 73, wobei die Harzschicht auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  75. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 67 bis 74, ferner umfassend: eine zweite Elektrode, die das SiC-Halbleitersubstrat auf einer der SiC-Epitaxialschicht gegenüberliegenden Seite bedeckt und elektrisch mit dem SiC-Halbleitersubstrat verbunden ist.
  76. Die SiC-Halbleitervorrichtung nach Anspruch 75, wobei die zweite Elektrode einen ohmschen Kontakt mit dem SiC-Halbleitersubstrat bildet.
  77. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 66, ferner umfassend: eine aktive Region, die auf der Bauelementfläche definiert ist; sowie eine Schottky-Barrierediode, die in der aktiven Region ausgebildet ist.
  78. Die SiC-Halbleitervorrichtung nach Anspruch 77, ferner umfassend: eine Diodenregion des ersten Leitfähigkeitstyps, die in einem Oberflächenschichtteil der Bauelementfläche in der aktiven Region ausgebildet ist; eine Isolierschicht, die die Bauelementfläche bedeckt und eine Diodenöffnung aufweist, die die Diodenregion freilegt; sowie eine Anodenelektrode, die die Diodenregion innerhalb der Diodenöffnung bedeckt und einen Schottky-Übergang mit der Diodenregion bildet.
  79. Die SiC-Halbleitervorrichtung nach Anspruch 78, ferner umfassend: eine Schutzregion eines zweiten Leitfähigkeitstyps, der in dem Oberflächenschichtteil der Bauelementfläche ausgebildet ist, um die Diodenregion in einem Bereich außerhalb der aktiven Region zu umgeben, wobei die Diodenöffnung der Isolierschicht eine innere Peripherie der Schutzregion freilegt.
  80. Die SiC-Halbleitervorrichtung nach Anspruch 78 oder 79, wobei die Isolierschicht eine isolierende Seitenfläche aufweist, die an die Seitenfläche der SiC-Halbleiterschicht anschließt.
  81. Die Halbleitervorrichtung nach Anspruch 80,wobei die isolierende Seitenfläche aus einer Spaltfläche gebildet ist.
  82. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 78 bis 81, wobei die Anodenelektrode von der Isolierschicht aus in die Diodenöffnung eintritt.
  83. Die SiC-Halbleitervorrichtung nach Anspruch 82, wobei die Anodenelektrode auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  84. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 78 bis 83, ferner umfassend: eine Passivierungsschicht, die die Anodenelektrode auf der Isolierschicht teilweise bedeckt.
  85. Die SiC-Halbleitervorrichtung nach Anspruch 84, wobei die Passivierungsschicht auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  86. Die SiC-Halbleitervorrichtung nach Anspruch 84 oder 85, ferner umfassend: eine Harzschicht, die die Passivierungsschicht bedeckt.
  87. Die SiC-Halbleitervorrichtung nach Anspruch 86, wobei die Harzschicht auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  88. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 78 bis 87, ferner umfassend: eine Kathodenelektrode, die das SiC-Halbleitersubstrat auf einer der SiC-Epitaxialschicht gegenüberliegenden Seite bedeckt und elektrisch mit dem SiC-Halbleitersubstrat verbunden ist.
  89. Die SiC-Halbleitervorrichtung nach Anspruch 88, wobei die Kathodenelektrode einen ohmschen Kontakt mit dem SiC-Halbleitersubstrat bildet.
  90. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 66, ferner umfassend: eine aktive Region, die an der Oberfläche des Bauteils definiert ist; sowie einen Feldeffekttransistor, der in der aktiven Region ausgebildet ist.
  91. Das SiC-Halbleitervorrichtung nach Anspruch 90, ferner umfassend: eine Drain-Region des ersten Leitfähigkeitstyps, die aus dem SiC-Halbleitersubstrat gebildet ist; eine Drift-Region des ersten Leitfähigkeitstyps, die aus der SiC-Epitaxialschicht gebildet ist; eine Körperregion eines zweiten Leitfähigkeitstyps, die in einem Oberflächenschichtteil der Bauelementfläche in der aktiven Region ausgebildet ist; einen Gate-Graben, der in der Oberfläche des Bauelements in der aktiven Region gebildet ist, um die Körperregion zu durchdringen und die Drift-Region zu erreichen; eine auf einer Innenwand des Gate-Grabens gebildete Gate-Isolierschicht; eine Gate-Elektrode, die in den Gate-Graben über die zwischen dem Gate-Graben und der Gate-Elektrode liegende Gate-Isolierschicht eingebettet ist; sowie eine Source-Region des ersten Leitfähigkeitstyps, die in einer Region entlang des Gate-Grabens in einem Oberflächenschichtteil der Körperregion ausgebildet ist.
  92. Die SiC-Halbleitervorrichtung nach Anspruch 91, ferner umfassend: eine niederohmige Elektrodenschicht, die einen Widerstandswert hat, der kleiner ist als der Widerstandswert der Gate-Elektrode, und welche die Gate-Elektrode bedeckt.
  93. Die SiC-Halbleitervorrichtung nach Anspruch 92, wobei die niederohmige Elektrodenschicht in dem Gate-Graben gebildet ist.
  94. Die SiC-Halbleitervorrichtung nach Anspruch 92 oder 93, wobei die Gate-Elektrode ein Polysilizium enthält, und die niederohmige Elektrodenschicht ein Polyzid enthält, das integral mit dem Polysilizium der Gate-Elektrode gebildet ist.
  95. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 92 bis 94, wobei die niederohmige Elektrodenschicht mindestens TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und/oder WSi2 enthält.
  96. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 91 bis 95, ferner umfassend: eine Isolierschicht, die die Bauelementfläche bedeckt; einer Haupt-Gate-Elektrode, die auf der Isolierschicht ausgebildet und elektrisch mit der Gate-Elektrode verbunden ist; eine Haupt-Source-Elektrode, die auf der Isolierschicht ausgebildet und elektrisch mit der Source-Region verbunden ist; und eine Drain-Elektrode, die das SiC-Halbleitersubstrat auf einer der SiC-Epitaxialschicht gegenüberliegenden Seite bedeckt und elektrisch mit dem SiC-Halbleitersubstrat verbunden ist.
  97. Die SiC-Halbleitervorrichtung nach Anspruch 96, wobei die Drain-Elektrode einen ohmschen Kontakt mit dem SiC-Halbleitersubstrat bildet.
  98. Die SiC-Halbleitervorrichtung nach Anspruch 96 oder 97, wobei die Isolierschicht eine isolierende Seitenfläche aufweist, die an die Seitenfläche der SiC-Halbleiterschicht anschließt.
  99. Die SiC-Halbleitervorrichtung nach Anspruch 98, wobei die isolierende Seitenfläche aus einer Spaltfläche gebildet ist.
  100. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 96 bis 99, wobei die erste Haupt-Gate-Elektrode auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt, und wobei die Haupt-Source-Elektrode auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und den peripheren Abschnitt der Isolierschicht freilegt.
  101. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 96 bis 100, wobei eine Passivierungsschicht die Haupt-Gate-Elektrode und die Haupt-Source-Elektrode auf der Isolierschicht teilweise bedeckt.
  102. Die SiC-Halbleitervorrichtung nach Anspruch 101, wobei die Passivierungsschicht auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  103. Die SiC-Halbleitervorrichtung nach Anspruch 101 oder 102, ferner umfassend: eine Harzschicht, die die Passivierungsschicht bedeckt.
  104. Die SiC-Halbleitervorrichtung nach Anspruch 103, wobei die Harzschicht auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  105. Das SiC-Halbleitervorrichtung nach Anspruch 90, ferner umfassend: eine Drain-Region des ersten Leitfähigkeitstyps, die aus dem SiC-Halbleitersubstrat gebildet ist; eine Drift-Region des ersten Leitfähigkeitstyps, die aus der SiC-Epitaxialschicht gebildet ist; eine Körperregion eines zweiten Leitfähigkeitstyps, die in einem Oberflächenschichtteil der Bauelementfläche in der aktiven Region ausgebildet ist; einen Gate-Graben, der in der Bauelementfläche in der aktiven Region gebildet ist, um die Körperregion zu durchdringen und die Drift-Region zu erreichen; eine auf einer Innenwand des Gate-Grabens gebildete Gate-Isolierschicht; eine Gate-Elektrode, die in den Gate-Graben über die zwischen dem Gate-Graben und der Gate-Elektrode liegende Gate-Isolierschicht eingebettet ist; und einen Source-Graben, der in der Bauelementfläche in einem Abstand vom Gate-Graben in der aktiven Region gebildet ist, um die Körperregion zu durchdringen und die Drift-Region zu erreichen; eine Source-Isolierschicht, die auf einer Innenwand des Source-Grabens gebildet ist; eine Source-Elektrode, die in den Source-Graben über die zwischen dem Source-Graben und der Source-Elektrode liegende Source-Isolierschicht eingebettet ist; und eine Source-Region des ersten Leitfähigkeitstyps, die in einer Region zwischen dem Gate-Graben und dem Source-Graben in einem Oberflächenschichtteil der Körperregion ausgebildet ist.
  106. Die SiC-Halbleitervorrichtung nach Anspruch 105, ferner umfassend: eine niederohmige Elektrodenschicht, die einen Widerstandswert hat, der kleiner ist als der Widerstandswert der Gate-Elektrode, und welche die Gate-Elektrode bedeckt.
  107. Die SiC-Halbleitervorrichtung nach Anspruch 106, wobei die niederohmige Elektrodenschicht in dem Gate-Graben gebildet ist.
  108. Die SiC-Halbleitervorrichtung nach Anspruch 106 oder 107, wobei die Gate-Elektrode ein Polysilizium enthält, und die niederohmige Elektrodenschicht ein Polyzid enthält, das integral mit dem Polysilizium der Gate-Elektrode gebildet ist.
  109. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 106 bis 108, wobei die niederohmige Elektrodenschicht mindestens TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 und/oder WSi2 enthält.
  110. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 105 bis 109, wobei der Source-Graben eine Tiefe aufweist, die eine Tiefe des Gate-Grabens übersteigt.
  111. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 105 bis 110, ferner umfassend: eine Isolierschicht, die die Bauelementfläche bedeckt; einer Haupt-Gate-Elektrode, die auf der Isolierschicht ausgebildet und elektrisch mit der Gate-Elektrode verbunden ist; eine Haupt-Source-Elektrode, die auf der Isolierschicht ausgebildet und elektrisch mit der Source-Region verbunden ist; und eine Drain-Elektrode, die das SiC-Halbleitersubstrat auf einer der SiC-Epitaxialschicht gegenüberliegenden Seite bedeckt und elektrisch mit dem SiC-Halbleitersubstrat verbunden ist.
  112. Die SiC-Halbleitervorrichtung nach Anspruch 111, ferner umfassend: eine Kontaktregion eines zweiten Leitfähigkeitstyps, die eine Verunreinigungskonzentration eines zweiten Leitfähigkeitstyps aufweist, die höher ist als eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps der Körperregion, und die in dem Oberflächenschichtteil der Körperregion entlang des Source-Grabens ausgebildet ist, wobei die Haupt-Source-Elektrode elektrisch mit der Körperregion verbunden ist.
  113. Die SiC-Halbleitervorrichtung nach Anspruch 112, wobei die Kontaktregion dem Gate-Graben über die Source-Region gegenüberliegt.
  114. Die SiC-Halbleitervorrichtung nach Anspruch 112 oder 113, ferner umfassend: eine Deep-Well-Region eines zweiten Leitfähigkeitstyps mit einer Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, die niedriger ist als die Verunreinigungskonzentration des zweiten Leitfähigkeitstyps der Kontaktregion, und die in der SiC-Epitaxialschicht entlang des Source-Grabens ausgebildet ist, um die Kontaktregion zu bedecken.
  115. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 111 bis 114, wobei die Drain-Elektrode einen ohmschen Kontakt mit dem SiC-Halbleitersubstrat bildet.
  116. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 111 bis 115, wobei die Isolierschicht eine isolierende Seitenfläche aufweist, die an die Seitenfläche der SiC-Halbleiterschicht anschließt.
  117. Die SiC-Halbleitervorrichtung nach Anspruch 116, wobei die isolierende Seitenfläche aus einer Spaltfläche gebildet ist.
  118. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 111 bis 117, wobei eine erste Haupt-Gate-Elektrode auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt, und die Haupt-Source-Elektrode auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und den peripheren Teil der Isolierschicht freilegt.
  119. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 111 bis 118, ferner umfassend: eine Passivierungsschicht, die teilweise die Haupt-Gate-Elektrode und die Haupt-Source-Elektrode auf der Isolierschicht bedeckt.
  120. Die SiC-Halbleitervorrichtung nach Anspruch 119, wobei die Passivierungsschicht auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  121. Die SiC-Halbleitervorrichtung nach Anspruch 119 oder 120, ferner umfassend: eine Harzschicht, die die Passivierungsschicht bedeckt.
  122. Die SiC-Halbleitervorrichtung nach Anspruch 121, wobei die Harzschicht auf der Isolierschicht in einem Abstand von der Seitenfläche der SiC-Halbleiterschicht ausgebildet ist und einen peripheren Abschnitt der Isolierschicht freilegt.
  123. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 66, ferner umfassend: eine aktive Mesa, die in der Bauelementfläche gebildet ist, die eine aktive Hauptfläche und eine aktive Seitenfläche aufweist und die aus der SiC-Epitaxialschicht gebildet ist; und eine äußere Region, die durch Abtragen der SiC-Epitaxialschicht gebildet wird, um die aktive Mesa abzugrenzen, und die aus der SiC-Epitaxialschicht gebildet ist.
  124. Die SiC-Halbleitervorrichtung nach Anspruch 123, ferner umfassend: eine Seitenwandstruktur, die auf der äußeren Region ausgebildet ist, um die aktive Seitenwand zu bedecken und eine zwischen der aktiven Mesa und der äußeren Region auftretende Differenz auszugleichen.
  125. Das SiC-Halbleitervorrichtung nach Anspruch 124, wobei die Seitenwandstruktur ein Polysilizium enthält.
  126. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 123 bis 125, wobei die äußere Region an die Seitenfläche der SiC-Halbleiterschicht anschließt.
  127. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 123 bis 126, wobei die äußere Region die aktive Mesa umgibt.
  128. Die SiC-Halbleitervorrichtung nach einem der Ansprüche 123 bis 127, ferner umfassend: einen Gate-Graben, der in der aktiven Hauptfläche gebildet ist; und einen Source-Graben, der in der aktiven Hauptfläche in einem Abstand von dem Gate-Graben ausgebildet ist und eine Tiefe aufweist, die eine Tiefe des Gate-Grabens übersteigt; wobei die äußere Region eine Tiefe aufweist, die eine Tiefe des Gate-Grabens übersteigt.
  129. Die SiC-Halbleitervorrichtung nach Anspruch 128, ferner umfassend: eine Drain-Region des ersten Leitfähigkeitstyps, die aus dem SiC-Halbleitersubstrat gebildet ist; eine Drift-Region des ersten Leitfähigkeitstyps, die aus der SiC-Epitaxialschicht gebildet ist; und eine Körperregion eines zweiten Leitfähigkeitstyps, die in einem Oberflächenschichtteil der aktiven Hauptfläche ausgebildet ist, wobei der Gate-Graben die Körperregion durchdringt und die Drift-Region erreicht, und wobei der Source-Graben die Körperregion durchdringt und die Drift-Region erreicht.
  130. Die SiC-Halbleitervorrichtung nach Anspruch 129, ferner umfassend: eine Kontaktregion eines zweiten Leitfähigkeitstyps mit einer Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, die höher ist als eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps der Körperregion, und die in einem Oberflächenschichtteil der Körperregion entlang des Source-Grabens ausgebildet ist; eine Deep-Well-Region eines zweiten Leitfähigkeitstyps mit einer Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, die niedriger ist als die Verunreinigungskonzentration des zweiten Leitfähigkeitstyps der Kontaktregion, und die in der SiC-Epitaxialschicht entlang des Source-Grabens ausgebildet ist, um die Kontaktregion zu bedecken. eine äußere Deep-Well-Region eines zweiten Leitfähigkeitstyps mit einer Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, die niedriger ist als die Verunreinigungskonzentration des zweiten Leitfähigkeitstyps der Kontaktregion, und die in einem Oberflächenschichtteil der äußeren Region ausgebildet ist.
  131. Die SiC-Halbleitervorrichtung nach Anspruch 130, wobei die äußere Deep-Well-Region einen Bodenteil aufweist, der an einer Tiefenposition gebildet ist, die gleich einem Bodenteil der Deep-Well-Region ist.
DE202019005382.4U 2018-08-10 2019-08-08 SiC-Halbleitervorrichtung Active DE202019005382U1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2018151451A JP6647352B1 (ja) 2018-08-10 2018-08-10 ＳｉＣ半導体装置
JP2018-151450 2018-08-10
JP2018151452A JP6664445B2 (ja) 2018-08-10 2018-08-10 ＳｉＣ半導体装置
JP2018-151452 2018-08-10
JP2018-151451 2018-08-10
JP2018151450A JP6630410B1 (ja) 2018-08-10 2018-08-10 ＳｉＣ半導体装置

Publications (1)

Publication Number Publication Date
DE202019005382U1 true DE202019005382U1 (de) 2020-06-17

Family

ID=69414844

Family Applications (3)

Application Number Title Priority Date Filing Date
DE112019004385.4T Pending DE112019004385T5 (de) 2018-08-10 2019-08-08 SiC-HALBLEITERVORRICHTUNG
DE202019005382.4U Active DE202019005382U1 (de) 2018-08-10 2019-08-08 SiC-Halbleitervorrichtung
DE212019000118.1U Expired - Lifetime DE212019000118U1 (de) 2018-08-10 2019-08-08 SiC-Halbleitervorrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112019004385.4T Pending DE112019004385T5 (de) 2018-08-10 2019-08-08 SiC-HALBLEITERVORRICHTUNG

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE212019000118.1U Expired - Lifetime DE212019000118U1 (de) 2018-08-10 2019-08-08 SiC-Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US11626490B2 (de)
CN (1) CN112640048A (de)
DE (3) DE112019004385T5 (de)
WO (1) WO2020032206A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210375672A1 (en) * 2020-05-27 2021-12-02 Taiwan Semiconductor Manfacturing Co., Ltd. Redistribution Lines Having Nano Columns and Method Forming Same
US11784050B2 (en) * 2021-04-27 2023-10-10 Micron Technology, Inc. Method of fabricating microelectronic devices and related microelectronic devices, tools, and apparatus
JP2024018453A (ja) * 2022-07-29 2024-02-08 株式会社デンソー 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146878A (ja) 2011-01-13 2012-08-02 Hamamatsu Photonics Kk レーザ加工方法
JP2018151452A (ja) 2017-03-10 2018-09-27 株式会社半導体エネルギー研究所 半導体装置、表示システム及び電子機器
JP2018151451A (ja) 2017-03-10 2018-09-27 信越化学工業株式会社 フォトマスクブランク
JP2018151450A (ja) 2017-03-10 2018-09-27 日本精機株式会社 液晶表示装置及びその制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752488B2 (ja) 2005-12-20 2011-08-17 セイコーエプソン株式会社 レーザ内部スクライブ方法
JP5119463B2 (ja) * 2006-09-22 2013-01-16 Ｄｏｗａエレクトロニクス株式会社 発光素子及びその製造方法
JP4386142B2 (ja) 2009-01-23 2009-12-16 三菱化学株式会社 窒化物系半導体素子の製造方法
CN102714152B (zh) * 2010-01-19 2015-04-01 夏普株式会社 功能元件及其制造方法
JP2013235867A (ja) * 2011-07-26 2013-11-21 Mitsubishi Chemicals Corp 半導体チップの製造方法
JP2013135198A (ja) 2011-12-27 2013-07-08 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2013247147A (ja) * 2012-05-23 2013-12-09 Hamamatsu Photonics Kk 加工対象物切断方法、加工対象物、及び、半導体素子
JP2016030292A (ja) * 2014-07-29 2016-03-07 株式会社プロダクトサポート 透明材料の内部スクライビング方法とレーザ・ダイシング装置
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP6260601B2 (ja) 2015-10-02 2018-01-17 日亜化学工業株式会社 半導体素子の製造方法
WO2017126506A1 (ja) 2016-01-20 2017-07-27 浜松ホトニクス株式会社 加工対象物切断方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146878A (ja) 2011-01-13 2012-08-02 Hamamatsu Photonics Kk レーザ加工方法
JP2018151452A (ja) 2017-03-10 2018-09-27 株式会社半導体エネルギー研究所 半導体装置、表示システム及び電子機器
JP2018151451A (ja) 2017-03-10 2018-09-27 信越化学工業株式会社 フォトマスクブランク
JP2018151450A (ja) 2017-03-10 2018-09-27 日本精機株式会社 液晶表示装置及びその制御方法

Also Published As

Publication number Publication date
DE112019004385T5 (de) 2021-05-20
DE212019000118U1 (de) 2020-05-07
US20210234007A1 (en) 2021-07-29
CN112640048A (zh) 2021-04-09
US20230223445A1 (en) 2023-07-13
WO2020032206A1 (ja) 2020-02-13
US11626490B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112018003104T5 (de) Halbleitervorrichtung
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015004515B4 (de) Halbleitervorrichtungen
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102018114591B4 (de) Transistorbauelement
DE112012005591T5 (de) Halbleitervorrichtung
DE102015110737B4 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE212018000096U1 (de) Halbleitervorrichtung
DE112019003976T5 (de) KRISTALLSCHNEIDEVERFAHREN, VERFAHREN ZUR HERSTELLUNG VON SiC- HALBLEITERVORRICHTUNGEN, UND SiC-HALBLEITERVORRICHTUNGEN
DE202019005382U1 (de) SiC-Halbleitervorrichtung
DE212020000619U1 (de) Halbleiterbauteil
DE102011004476B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE212020000485U1 (de) SiC-Halbleiterbauteil
DE212018000102U1 (de) Halbleitervorrichtung
DE112019001691T5 (de) Halbleiterbauteil
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE112020001334T5 (de) SiC-HALBLEITERBAUTEIL
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE112019004031T5 (de) SiC-HALBLEITERBAUTEIL
DE112017008299T5 (de) Halbleitereinheit
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren

Legal Events

Date Code Title Description
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years