JP2013235867A - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP2013235867A JP2013235867A JP2011163562A JP2011163562A JP2013235867A JP 2013235867 A JP2013235867 A JP 2013235867A JP 2011163562 A JP2011163562 A JP 2011163562A JP 2011163562 A JP2011163562 A JP 2011163562A JP 2013235867 A JP2013235867 A JP 2013235867A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- main surface
- manufacturing
- modified region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Led Devices (AREA)
- Laser Beam Processing (AREA)
Abstract
【課題】基板の裏面に特徴的な構造を有するＬＥＤチップを、内部集光法を用いて製造する方法を提供する。
【解決手段】一方の主面１２６およびその反対側の他方の主面１２７を有する基板１２０’の前記一方の主面１２６の側に半導体層１１０’が形成されたウェハを準備する工程と、前記ウェハに対してレーザ光を照射して、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、前記改質領域を形成した後に前記基板の前記他方の主面上にその全面を覆うメタル膜Ｍを形成する工程と、を含むＬＥＤチップの製造方法。
【選択図】図１１
【解決手段】一方の主面１２６およびその反対側の他方の主面１２７を有する基板１２０’の前記一方の主面１２６の側に半導体層１１０’が形成されたウェハを準備する工程と、前記ウェハに対してレーザ光を照射して、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、前記改質領域を形成した後に前記基板の前記他方の主面上にその全面を覆うメタル膜Ｍを形成する工程と、を含むＬＥＤチップの製造方法。
【選択図】図１１
Description
本発明は、半導体チップの製造方法に関する。
窒化ガリウム系ＬＥＤチップは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなどの窒化ガリウム系半導体層をＣ面サファイア基板の上にエピタキシャル成長法によって形成してなるウェハを分断してチップ化することにより製造される。サファイアは六方晶系の結晶構造を有することから、Ｃ面サファイア基板を含む半導体ウェハを分断して、平面形状が矩形の半導体チップを歩留まりよく得ることは容易ではない。通常、このような半導体ウェハの分断は、ダイヤモンドスクライバーやレーザスクライバーを用いてウェハの表面に溝を形成し、その溝を利用してブレーキングすることにより行われているが、サファイア基板の厚さ方向に対して傾斜を有する分断面が形成され易い。そこで、このように傾斜した分断面が形成されても、半導体層が素子として機能する部位で割れないようにするための半導体チップ製造方法が提案されている（例えば、特許文献１）。
最近、半導体ウェハの分断方法として、ウェハの内部に集光点を合わせてレーザ光を照射し、該集光点の位置に改質領域を形成することによりウェハを分割する方法（以下「内部集光法」とも呼ぶ）が開発され、サファイア基板を用いたＬＥＤ用ウェハの分割方法としても普及しつつある（例えば、特許文献２、特許文献３、特許文献４）。
半導体チップの平面形状は、典型的には矩形であり、上記の窒化ガリウム系ＬＥＤチップであれば、例えば、その一対の辺はＣ面サファイア基板の結晶構造におけるＡ軸に平行にされ、他の一対の辺は該結晶構造におけるＭ軸に平行にされる。特許文献４に記載されているように、Ｃ面サファイア基板の割れ方には再現性の高い癖が認められる。すなわち、Ｍ軸に平行に改質領域を形成してそれを起点として分断すると、基板の主面に略直交する分断面が形成される。一方、Ａ軸に平行に改質領域を形成してそれを起点として分断すると、基板の主面に直交する面に対して傾斜した分断面が形成される。以下では、このように基板の主面に直交する面に対して傾斜した分断面が形成されることを「斜め割れ」と呼ぶことにする。
改質領域を起点としてサファイア基板を分断する際に生じる斜め割れは、半導体層の素子機能部が割れたり欠けたりする不良を引き起こす。かかる不良を低減するひとつの方法は、改質領域を半導体層に近づけることである。しかしながら、半導体層に余りに近い改質領域の形成に伴う発熱は、半導体層の著しい熱劣化を引き起こす。従って、斜め割れによる不良の発生と、半導体層の熱劣化による不良の発生の、両方を同時に抑えることができれば、内部集光法を用いて製造される半導体チップの歩留まりを向上させうると考えられる。
本発明は、本発明者による以上のような着想に基づいてなされたものであり、半導体チップの歩留まりの向上に有利な技術を提供することを主たる目的とする。
また、本発明は、一の側面において、ＬＥＤチップの出力の向上に有利な技術を提供することを目的とする。
また、本発明は、一の側面において、基板の裏面に特徴的な構造を有するＬＥＤチップを、内部集光法を用いて製造する方法を提供することを目的とする。
また、本発明は、一の側面において、ＬＥＤチップの出力の向上に有利な技術を提供することを目的とする。
また、本発明は、一の側面において、基板の裏面に特徴的な構造を有するＬＥＤチップを、内部集光法を用いて製造する方法を提供することを目的とする。
また、本発明は、一の側面において、基板の裏面に特徴的な構造を有するＬＥＤチップを提供することを目的とする。
本発明の第１の側面は、半導体チップの製造方法に係り、該製造方法は、第１主面およびその反対側の第２主面を有する基板の前記第１主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第１改質領域を第１方向に沿って形成する第１照射工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第２改質領域を前記第１方向とは異なる第２方向に沿って形成する第２照射工程とを含み、前記ウェハの前記半導体層が形成された側の表面から前記第１照射工程における集光点までの最小距離をＤｍｉｎ１、前記ウェハの前記半導体層が形成された側の表面から前記第２照射工程における集光点までの最小距離をＤｍｉｎ２としたとき、Ｄｍｉｎ１＜Ｄｍｉｎ２であることを特徴とする。
前記第１の側面に係る製造方法は、前記第１改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第１方向に平行で前記第１主面に直交する第１平面からの乖離量の最大値が、前記第２改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第２方向に平行で前記第１主面に直交する第２平面からの乖離量の最大値より大きい場合に、好ましく用いうる。例えば、前記基板がＣ面サファイア基板であり、前記第１方向が前記Ｃ面サファイア基板のＡ軸に沿う方向であり、前記第２方向が前記Ｃ面サファイア基板のＭ軸に沿う方向である場合である。前記第１の側面に係る製造方法は、また、前記第１方向に沿って形成される分断面に許容される理想的分断面からの乖離量よりも、前記第２方向に沿った分断に許容される同乖離量が大きい場合に、好ましく用いうる。
前記第１の側面に係る製造方法において、前記ウェハは、前記半導体層が形成された側の面に、前記第１方向に沿った第１素子分離溝と前記第２方向に沿った第２素子分離溝とを有しうる。この場合には、前記Ｄｍｉｎ１は前記第１素子分離溝の底面から前記第１照射工程における集光点までの最小距離であり、前記Ｄｍｉｎ２は前記第２素子分離溝の底面から前記第２照射工程における集光点までの最小距離である。前記第１の側面に係る製造方法は、前記第１素子分離溝の幅よりも前記第２素子分離溝の幅が広い場合に、好ましく用いうる。
前記第１の側面に係る製造方法において、前記第１照射工程では、前記Ｄｍｉｎ１を５μｍ以上５０μｍ以下の範囲内に調整しうる。
前記第１の側面に係る製造方法において、Ｄｍｉｎ１とＤｍｉｎ２の差は１０μｍ以上に調整しうる。
前記第１の側面に係る製造方法において、前記半導体チップの平面形状は長辺および短辺を有する矩形でありうる。このとき、前記短辺が前記第１方向に沿っていてもよい。
前記第１の側面に係る製造方法において、Ｄｍｉｎ１とＤｍｉｎ２の差は１０μｍ以上に調整しうる。
前記第１の側面に係る製造方法において、前記半導体チップの平面形状は長辺および短辺を有する矩形でありうる。このとき、前記短辺が前記第１方向に沿っていてもよい。
本発明の第２の側面は、半導体チップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成された
ウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させることを特徴とする。
ウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させることを特徴とする。
前記第２の側面に係る製造方法において、集光点の深さ変化の周期は、前記１つの方向に沿って形成される半導体チップの側面の長さの、好ましくは２分の１以下、より好ましくは５分の１以下、特に好ましくは１０分の１以下である。また、前記第２の側面に係る製造方法において、１周期内での集光点の深さの変化幅（最大深さと最小深さとの差）は、前記ウェハの厚さの３分の１以上、さらには２分の１以上としうる。
本発明の第３の側面は、半導体チップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記ウェハは、前記レーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有することを特徴とする。
前記第３の側面に係る製造方法において、前記反射防止構造は反射防止膜またはモスアイ構造でありうる。また、前記第３の側面に係る製造方法では、前記照射工程において前記レーザ光を前記一方の主面に対して垂直でない方向から前記ウェハに対して照射しうる。
本発明の第４の側面は、ＬＥＤチップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有するＣ面サファイア基板の前記一方の主面の側に窒化ガリウム系半導体層が形成されたウェハを準備する工程と、前記ウェハに対して前記Ｃ面サファイア基板の内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を前記Ｃ面サファイア基板のＡ軸方向に沿って形成する照射工程と、前記改質領域を利用して前記ウェハを分断する分割工程とを含み、前記照射工程においては前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させ、それによって、前記分割工程で生じる分断面には前記集光点の深さ変化の周期に対応する周期で凹部と凸部が交互に配置された波型の凹凸面が含まれることを特徴とする。
本発明の第４の側面は、ＬＥＤチップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有するＣ面サファイア基板の前記一方の主面の側に窒化ガリウム系半導体層が形成されたウェハを準備する工程と、前記ウェハに対して前記Ｃ面サファイア基板の内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を前記Ｃ面サファイア基板のＡ軸方向に沿って形成する照射工程と、前記改質領域を利用して前記ウェハを分断する分割工程とを含み、前記照射工程においては前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させ、それによって、前記分割工程で生じる分断面には前記集光点の深さ変化の周期に対応する周期で凹部と凸部が交互に配置された波型の凹凸面が含まれることを特徴とする。
前記第４の側面に係る製造方法において、前記ＬＥＤチップの平面形状は長辺および短辺を有する矩形でありうる。このとき、前記長辺が前記Ａ軸方向に沿っていてもよい。
本発明の第５の側面は、半導体チップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、第１スキャン方向に沿って前記ウェハをレーザ光でスキャンして、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を前記第１スキャン方向に沿って形成する第１スキャン工程と、前記第１スキャン方向と異なる第２スキャン方向に沿って前記ウェハをレーザ光でスキャンして、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を前記第２スキャン方向に沿って形成する第２スキャン工程とを含み、前記第１スキャン工程におけるレーザ光スキャン速度が前記第２スキャン工程におけるレーザ光スキャン速度よりも高く、前記第１スキャン工程および前記第２スキャン工程で形成される改質領域を利用して前記ウェハを分割して得られる半導体チップの平面形状が、前記第１スキャン方向に沿った２つの短辺と前記第２スキャン方向に沿った２つの長辺を有する平行四辺形であることを特徴とする。
本発明の第５の側面は、半導体チップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、第１スキャン方向に沿って前記ウェハをレーザ光でスキャンして、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を前記第１スキャン方向に沿って形成する第１スキャン工程と、前記第１スキャン方向と異なる第２スキャン方向に沿って前記ウェハをレーザ光でスキャンして、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を前記第２スキャン方向に沿って形成する第２スキャン工程とを含み、前記第１スキャン工程におけるレーザ光スキャン速度が前記第２スキャン工程におけるレーザ光スキャン速度よりも高く、前記第１スキャン工程および前記第２スキャン工程で形成される改質領域を利用して前記ウェハを分割して得られる半導体チップの平面形状が、前記第１スキャン方向に沿った２つの短辺と前記第２スキャン方向に沿った２つの長辺を有する平行四辺形であることを特徴とする。
本発明の第６の側面は、ＬＥＤチップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してレーザ光を照射して、前記ウェハの内部に
前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、前記改質領域を形成した後に前記基板の前記他方の主面上にその全面を覆うメタル膜を形成する工程と、を含むことを特徴とする。
前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、前記改質領域を形成した後に前記基板の前記他方の主面上にその全面を覆うメタル膜を形成する工程と、を含むことを特徴とする。
本発明の第７の側面は、ＬＥＤチップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成され、前記他方の主面が粗い面であるウェハを準備する工程と、前記基板の前記他方の主面上に多成分ガラス（compound glass）からなる平坦化膜を形成する工程と、前記平坦化膜を形成した前記ウェハに対して前記基板の前記他方の主面側からレーザ光を照射して、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、を含むことを特徴とする。
本発明の第８の側面は、ＬＥＤチップに係り、該ＬＥＤチップは、一方の主面およびその反対側の他方の主面を有する基板と、前記基板の前記一方の主面の側に形成された半導体層とを有し、前記基板の前記他方の主面はポリッシング仕上げされており、前記他方の主面上には無機材料からなるアモルファス膜である透光性の下地層を介してメタル膜が形成されていることを特徴とする。
本発明の第９の側面は、ＬＥＤチップに係り、該ＬＥＤチップは、一方の主面およびその反対側の他方の主面を有し、前記他方の主面が粗い面である基板と、前記基板の前記一方の主面の側に形成された半導体層とを有し、前記基板の前記他方の主面に多成分ガラスからなる平坦化膜が形成され、前記平坦化膜上にメタル膜が形成されていることを特徴とする。
本発明の前記第１乃至第３および第５の側面によれば、半導体チップの歩留まりの向上に有利な技術が提供される。
本発明の前記第４の側面によれば、ＬＥＤチップの出力の向上に有利な技術が提供される。
本発明の前記第６および第７の側面によれば、基板の裏面に特徴的な構造を有するＬＥＤチップを、内部集光法を用いて製造する方法が提供される。
本発明の前記第４の側面によれば、ＬＥＤチップの出力の向上に有利な技術が提供される。
本発明の前記第６および第７の側面によれば、基板の裏面に特徴的な構造を有するＬＥＤチップを、内部集光法を用いて製造する方法が提供される。
本発明の前記第８および第９の側面によれば、基板の裏面に特徴的な構造を有するＬＥＤチップが提供される。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
図１は、本発明の実施形態に係る製造方法により製造される半導体チップの典型例であるＬＥＤチップについて、その構成を模式的に示す断面図である。ＬＥＤチップ１００は、第１主面１２６およびその反対側の第２主面１２７を有する基板１２０’の第１主面１２６の側に半導体層１１０’が形成された構成を有する。基板１２０’はＣ面サファイア基板である。半導体層１１０’は、例えば、窒化ガリウム系半導体層であり、基板１２０’の第１主面１２６の上に順に形成された第１導電型層（例えば、ｎ型層）１１２’と、活性層１１４と、第２導電型層（例えば、ｐ型層）１１６とを含む。第２導電型層１１６の表面には上部電極１３２が形成されている。第２導電型層１１２’の一部露出した表面には、下部電極１３４が形成されている。チップの周囲に存在する段差１５０’は、後述する素子分離溝１５０の名残である。
図１は、本発明の実施形態に係る製造方法により製造される半導体チップの典型例であるＬＥＤチップについて、その構成を模式的に示す断面図である。ＬＥＤチップ１００は、第１主面１２６およびその反対側の第２主面１２７を有する基板１２０’の第１主面１２６の側に半導体層１１０’が形成された構成を有する。基板１２０’はＣ面サファイア基板である。半導体層１１０’は、例えば、窒化ガリウム系半導体層であり、基板１２０’の第１主面１２６の上に順に形成された第１導電型層（例えば、ｎ型層）１１２’と、活性層１１４と、第２導電型層（例えば、ｐ型層）１１６とを含む。第２導電型層１１６の表面には上部電極１３２が形成されている。第２導電型層１１２’の一部露出した表面には、下部電極１３４が形成されている。チップの周囲に存在する段差１５０’は、後述する素子分離溝１５０の名残である。
図２〜図５を参照しながらＬＥＤチップ１００の製造方法を説明する。ＬＥＤチップ１００の製造方法は、ウェハ２００を準備する準備工程と、レーザ光照射装置を用いてウェハ２００に対して第１方向に沿って第１改質領域１２２ａを形成する第１照射工程と、レーザ光照射装置を用いてウェハ２００に対して第２方向に沿って第２改質領域１２２ｂを形成する第２照射工程と、第１改質領域１２２ａおよび第２改質領域１２２ｂを利用してウェハを分断することによってウェハ２００を複数のＬＥＤチップ１００に分割する分割工程とを含む。ここで、第１方向と第２方向とは異なる方向であればよいが、典型的には、相互に直交する方向である。
準備工程で準備されるウェハ２００の構成を図２に示す。ウェハ２００は、第１主面１２６およびその反対側の第２主面１２７を有する基板１２０の第１主面１２６の側に半導体層１１０が形成された構造を有する。ここで、基板１２０を分割したものが前述の基板１２０’であり、半導体層１１０を分割したものが前述の半導体層１１０’であり、第１導電型層１１２を分割したものが第１導電型層１１２’である。
ウェハ２００に含まれる基板１２０はジャスト基板またはオフアングル付きの基板でありうる。後者の場合のオフ角は０〜±１０°でありうる。基板１２０の形状およびサイズに特段の限定はなく、例えば、直径２インチ〜６インチの円盤状でありうるし、あるいは、５０ｍｍ〜１５０ｍｍ角の板状でありうる。基板１２０の厚さは、後述の分割工程に供される段階において０．０５ｍｍ〜０．３ｍｍ、好ましくは０．０８ｍｍ〜０．２ｍｍである。通常、Ｃ面サファイア基板を用いた窒化ガリウム系ＬＥＤチップの製造では、０．４〜１．５ｍｍの厚さで供給されるＣ面サファイア基板を用いて窒化ガリウム系半導体層のエピタキシャル成長工程と電極形成工程が行われる。電極形成工程の後、内部集光法を用いてウェハを分割する直前（レーザ光を照射する工程の直前）に、サファイア基板の裏面にグラインディングおよびラッピングが施され、その厚さが上記範囲内に減じられる。
第１導電型層１１２、活性層１１４および第２導電型層１１６を含む半導体層１１０はエピタキシャル成長法により基板１２０上に形成されている。窒化ガリウム系半導体のエピタキシャル成長にはＭＯＶＰＥ法、ＭＢＥ法、スパッタ法などの気相法が用いられる。半導体層１１０の厚さは通常３μｍ〜１５μｍであり、好ましくは４μｍ〜１０μｍである。第２導電型１１６の表面には上部電極１３２が形成され、また、エッチングにより形成された第１導電型層１１２の一部露出面には、下部電極１３４が形成されている。
ウェハ２００には、また、素子分離溝１５０が形成されている。素子分離溝１５０は、エッチングによって、少なくとも第１導電型層１１２に達する深さに形成されている。素子分離溝１５０の底には、基板１２０が露出していてもよいし、露出していなくてもよい。後述の第１照射工程および第２照射工程において照射されるレーザ光を反射または散乱させてウェハ２００の内部に拡げないように、素子分離溝１５０の底は第１主面１２６に平行に形成されている。
素子分離溝１５０の幅は、後述の分割工程に供される段階における基板１２０の厚さが０．１ｍｍの場合であれば、斜め割れが生じない方向については２５μｍ程度まで狭くしうる。該段階における基板１２０の厚さが小さいほど、素子分離溝１５０の幅を狭いものとしうる。素子分離溝１５０の幅に上限はないが、必要以上に広くすると、機能部位である活性層１１４および電極１３４の形成に利用される領域が狭くなるためＬＥＤチップ１００の製造コストが上昇する。
通常、ウェハ２００の第１主面は、電極１３２、１３４の表面を除いて透光性の絶縁保護膜（図示せず）で被覆されている。
基板１２０の第２主面１２７のうち、後述の第１照射工程および第２照射工程において照射されるレーザ光が通過する部分は、該レーザ光を強く散乱させないよう、ラッピングおよび／またはポリッシングにより形成される鏡面となっている。鏡面である代わりに、後述のモスアイ構造を有する凹凸面であってもよい。該第２の主面１２７全体がポリッシングにより平滑性の高い鏡面とされている場合、該第１照射工程および第２照射工程におけるレーザ光の集光点の深さ制御が容易になる他、該第２主面１２７上に必要に応じて形成される金属反射膜または誘電体反射膜の反射率が高くなる。
基板１２０の第２主面１２７のうち、後述の第１照射工程および第２照射工程において照射されるレーザ光が通過する部分は、該レーザ光を強く散乱させないよう、ラッピングおよび／またはポリッシングにより形成される鏡面となっている。鏡面である代わりに、後述のモスアイ構造を有する凹凸面であってもよい。該第２の主面１２７全体がポリッシングにより平滑性の高い鏡面とされている場合、該第１照射工程および第２照射工程におけるレーザ光の集光点の深さ制御が容易になる他、該第２主面１２７上に必要に応じて形成される金属反射膜または誘電体反射膜の反射率が高くなる。
第１照射工程では、図４に示すように、レーザ光によるウェハ２００のスキャンを第１方向２２に沿って行う。多光子吸収を発生させることのできるレーザを用いて、ウェハ２００の内部に集光点（図６のＦ１）を合わせてスキャンすることにより、ウェハ２００の内部に、ウェハ２００の分断に利用可能な第１改質領域（図６の１２２ａ）を第１方向２２に沿って形成することができる。ここで、第１方向２２は任意の方向であってよいが、一例では、ウェハ２００を構成している基板１２０のＡ軸（サファイアのＡ軸）に平行な方向としうる。ウェハ２００が厚い場合には、追加的なレーザ光の照射によって第１改質領域１２２ａに沿った追加的な改質領域を、該第１改質領域よりも半導体層１２０から離れた位置に形成しうる。
第２照射工程では、図５に示すように、第２方向２４に沿ってウェハ２００をレーザ光でスキャンする。多光子吸収を発生させることのできるレーザを用いて、ウェハ２００の内部に集光点（図６のＦ２）を合わせてスキャンすることにより、ウェハ２００の内部に、ウェハ２００の分断に利用可能な第２改質領域（図６の１２２ｂ）を第２方向２４に沿って形成することができる。ここで、第２方向２４は前記第１の方向２２と異なる任意の方向としうるが、一例では、ウェハ２００を構成している基板１２０のＭ軸（サファイアのＭ軸）に平行な方向としうる。ウェハ２００が厚い場合には、追加的なレーザ光の照射によって第２改質領域１２２ｂに沿った追加的な改質領域を、該第２改質領域よりも半導体層１２０から離れた位置に形成しうる。
第１照射工程および第２照射工程で使用しうる好ましいレーザ光源は、フェムト秒レーザ、ピコ秒レーザ、ナノ秒レーザなどのパルスレーザであり、例えば、Ｎｄ：ＹＡＧパルスレーザ、Ｎｄ：ＹＶＯ４パルスレーザ、Ｎｄ：ＹＬＦパルスレーザ、チタンサファイアパルスレーザなどである。
図３は、レーザ光の集光点Ｆと、該レーザ光の照射によってウェハ２００に形成される
改質領域１２２との関係を模式的に示している。内部集光法では集光点から見てレーザ光が入射する側に改質領域が形成されるので、集光点Ｆを基板１２０の内部に設定してレーザ光を基板１２０の第２主面１２７の側から照射した場合には、図３に示すように、集光点Ｆを第１主面１２６側の端とする改質領域１２２が基板１２０の内部に形成される。基板の厚さ方向の広がりが約２０μｍの改質領域を形成することにより、厚さ１００μｍのＣ面サファイア基板を分断しうる。改質領域の形成時に集光点では著しい発熱が起こり、その温度は数千度にも達する。発生した熱の一部は半導体層１１０に伝播し、熱劣化によるＬＥＤチップの歩留まり低下（不良の増加）の原因となる。
図３は、レーザ光の集光点Ｆと、該レーザ光の照射によってウェハ２００に形成される
改質領域１２２との関係を模式的に示している。内部集光法では集光点から見てレーザ光が入射する側に改質領域が形成されるので、集光点Ｆを基板１２０の内部に設定してレーザ光を基板１２０の第２主面１２７の側から照射した場合には、図３に示すように、集光点Ｆを第１主面１２６側の端とする改質領域１２２が基板１２０の内部に形成される。基板の厚さ方向の広がりが約２０μｍの改質領域を形成することにより、厚さ１００μｍのＣ面サファイア基板を分断しうる。改質領域の形成時に集光点では著しい発熱が起こり、その温度は数千度にも達する。発生した熱の一部は半導体層１１０に伝播し、熱劣化によるＬＥＤチップの歩留まり低下（不良の増加）の原因となる。
以下では、ウェハ２００の内部における集光点Ｆの位置は、該ウェハの半導体層１１０が形成された側の表面の位置を基準として説明される。従って、ウェハ２００が素子分離溝１５０を有する場合には、素子分離溝１５０の底面の位置が基準となる。図３において、Ｄｍｉｎは、素子分離溝１５０の底面から集光点Ｆまでの最小距離を意味している。この距離が一定である場合には、当該距離は常に最小距離である。上述のように、内部集光法では集光点から見てレーザ光が入射する側に改質領域が形成されるので、基板１２０の第２主面１２７の側からレーザ光をウェハ２００に照射した場合には、素子分離溝１５０の底面から集光点Ｆまでの距離は、該底面から改質領域１２２までの距離と略等しくなる。
分割工程では、第１方向２２に沿って形成された第１改質領域１２２ａと第２方向２４に沿って形成された第２改質領域１２２ｂとを利用してウェハ２００を割ることによって、ウェハ２００を複数のＬＥＤチップ１００に分割する。ウェハを割る際にはブレーキング装置を好ましく使用することができるが、他の手段を用いてもよい。
図６は、分割工程を経て得られる１つのＬＥＤチップ１００の構成を模式的に示す斜視図である。ＬＥＤチップ１００の形状は略直方体であり、第１方向（ここではＡ軸）に沿った一対（２つ）の側面１０１と、第２方向（ここではＭ軸）に沿った一対（２つ）の側面１０２とを有する。側面１０１には、集光点Ｆ１に対応する深さに第１改質領域１２２ａが形成され、側面１０２には、集光点Ｆ２に対応する深さに第２改質領域１２２ｂが形成されている。この例では、第１照射工程における素子分離溝１５０の底面から集光点Ｆ１までの最小距離Ｄｍｉｎ１が、第２照射工程における素子分離溝１５０の底面から集光点Ｆ２までの最小距離Ｄｍｉｎ２よりも小さい（Ｄｍｉｎ１＜Ｄｍｉｎ２）。なお、便宜上、図６では集光点Ｆ１、Ｆ２がそれぞれ改質領域１２２ａ、１２２ｂの中央付近に位置するように描かれているが、実際には、基板１２０に対しレーザ光を上方（第２主面１２７側）から入射させた場合には、集光点Ｆ１、Ｆ２の位置はそれぞれ改質領域１２２ａ、１２２ｂの下端となり、反対に、下方（第１主面１２６側）から入射させた場合には、集光点Ｆ１、Ｆ２の位置はそれぞれ改質領域１２２ａ、１２２ｂの上端となる。
図６は、分割工程を経て得られる１つのＬＥＤチップ１００の構成を模式的に示す斜視図である。ＬＥＤチップ１００の形状は略直方体であり、第１方向（ここではＡ軸）に沿った一対（２つ）の側面１０１と、第２方向（ここではＭ軸）に沿った一対（２つ）の側面１０２とを有する。側面１０１には、集光点Ｆ１に対応する深さに第１改質領域１２２ａが形成され、側面１０２には、集光点Ｆ２に対応する深さに第２改質領域１２２ｂが形成されている。この例では、第１照射工程における素子分離溝１５０の底面から集光点Ｆ１までの最小距離Ｄｍｉｎ１が、第２照射工程における素子分離溝１５０の底面から集光点Ｆ２までの最小距離Ｄｍｉｎ２よりも小さい（Ｄｍｉｎ１＜Ｄｍｉｎ２）。なお、便宜上、図６では集光点Ｆ１、Ｆ２がそれぞれ改質領域１２２ａ、１２２ｂの中央付近に位置するように描かれているが、実際には、基板１２０に対しレーザ光を上方（第２主面１２７側）から入射させた場合には、集光点Ｆ１、Ｆ２の位置はそれぞれ改質領域１２２ａ、１２２ｂの下端となり、反対に、下方（第１主面１２６側）から入射させた場合には、集光点Ｆ１、Ｆ２の位置はそれぞれ改質領域１２２ａ、１２２ｂの上端となる。
第１改質領域１２２ａの形成に伴う発熱に起因する半導体層１１０の劣化を抑えるために、図８に例示するように集光点Ｆ１の深さを周期的に変化させることができる。同様に、第２改質領域１２２ｂの形成に伴う発熱による半導体層１１０の劣化を抑えるために、同図に例示するように集光点Ｆ２の深さを周期的に変化させることができる。この場合、集光点の深さ変化の周期は、集光点Ｆ１については、第１改質領域１２２ａに沿って形成されるＬＥＤチップの側面１０１の長さ（図８の例ではＡ軸方向の長さ）の、好ましくは２分の１以下、より好ましくは５分の１以下、特に好ましくは１０分の１以下である。また、集光点Ｆ２については、第２改質領域１２２ｂに沿って形成されるＬＥＤチップの側面１０２の長さ（図８の例ではＭ軸方向の長さ）の、好ましくは２分の１以下、より好ましくは５分の１以下、特に好ましくは１０分の１以下である。ＬＥＤチップ１００の側面１０１、１０２上における集光点Ｆ１、Ｆ２それぞれの軌跡は図８の例では矩形波状であるが、限定されるものではなく、正弦波状、三角波状、のこぎり波状、台形波状などであってもよい。１周期内での集光点の深さの変化幅（最大深さと最小深さとの差）は、ウェ
ハの厚さの３分の１以上、さらには２分の１以上としうる。
ハの厚さの３分の１以上、さらには２分の１以上としうる。
Ｃ面サファイア基板に対してＡ軸に沿って改質領域を形成してそれを起点として該基板を分断すると、図７（ａ）に模式的に示すように、該基板の主面に直交する平面に対して傾斜した分断面が形成される傾向が認められる。一方、Ｃ面サファイア基板に対してＭ軸に沿って改質領域を形成してそれを起点として該基板を分断すると、図７（ｂ）に模式的に示すように、該基板の主面にほぼ直交する分断面が形成される傾向が認められる。即ち、Ａ軸に沿った改質領域およびＭ軸に沿った改質領域を同一条件で形成した場合において、Ａ軸に沿ってウェハを分断したときに形成される分断面の理想的分断面（Ａ軸に平行で第１主面１２６に直交する平面）からの乖離量７０１の最大値は、Ｍ軸に沿ってウェハを分断したときに形成される分断面の理想的分断面（Ｍ軸に平行で第１主面１２６に直交する平面）からの乖離量７０２の最大値より大きい。
ここで、乖離量の最大値が大きいことは、前述の斜め割れの程度が高いこと、即ち、半導体層が素子機能部において割れた不良チップが発生する確率が高いことを意味する。このような不良チップの発生を抑えるためには、素子分離溝の底面からレーザ光の集光点までの距離を小さくすることが好ましい。しかしながら、この距離を小さくするにつれて、改質領域の形成時に発生する熱に起因する半導体層の劣化は著しいものとなる。
ゆえに、第１方向２２がサファイアのＡ軸に平行であり、第２方向２４がサファイアのＭ軸に平行である場合には、Ｄｍｉｎ１＜Ｄｍｉｎ２とすることが望ましい。ここで、Ｄｍｉｎ１は第１方向に沿って第１改質領域１２２ａを形成する際の、ウェハ２００の半導体層１１０が形成された側の表面からレーザ光の集光点Ｆ１までの最小距離であり、Ｄｍｉｎ２は第２方向に沿って第２改質領域１２２ｂを形成する際の、ウェハ２００の半導体層１１０が形成された側の表面からレーザ光の集光点Ｆ２までの最小距離である。Ｄｍｉｎ１＜Ｄｍｉｎ２とすることにより、第１改質領域１２２ａを起点とするウェハ２００の斜め割れに起因した不良チップの発生を抑えつつ、第２改質領域１２２ｂの形成時の発熱に起因する不良チップの発生を抑えることができる。改質領域形成時の発熱に起因する不良チップとは、該発熱による半導体層の熱劣化のために素子特性（例えば発光効率）が低下した不良チップである。Ｄｍｉｎ１とＤｍｉｎ２の差は１０μｍ以上、さらには２０μｍ以上に調整しうる。
第１照射工程および第２照射工程において、レーザ光をウェハ２００に対し半導体層１１０が形成された側とは反対側から照射する場合に、Ｄｍｉｎ１＜Ｄｍｉｎ２という条件を採用するにあたっては、Ｄｍｉｎ１は５μｍ以上５０μｍ以下、好ましくは１０μｍ以上３０μｍ以下の範囲内に調整され、Ｄｍｉｎ２は４０μｍ以上、好ましくは５０μｍ以上に調整される。集光点の深さは、分割工程に供される段階においてウェハ内部に分断に利用可能な改質領域が存在するように決定すればよいので、例えば該段階におけるウェハ２００の厚さが１００μｍの場合であれば、Ｄｍｉｎ２は好ましくは８０μｍ以下の範囲内で調整しうる。Ｄｍｉｎ２がある一定値を超えた範囲では、第２改質領域の形成にともなう半導体層の熱劣化の程度がＤｍｉｎ２に実質的に依存しなくなることがありうる。その場合はＤｍｉｎ２を該範囲内の最小値に設定してもよい。
第１照射工程および第２照射工程においてレーザ光をウェハ２００に対し半導体層１１０が形成された側から照射する場合に、Ｄｍｉｎ１＜Ｄｍｉｎ２という条件を採用するにあたっては、Ｄｍｉｎ１を２５μｍ以上７０μｍ以下の範囲内に調整し、Ｄｍｉｎ２を６０μｍ以上に調整することができる。例えば分割工程に供される段階におけるウェハ２００の厚さが１００μｍの場合であれば、Ｄｍｉｎ２は好ましくは９５μｍ以下の範囲内で調整しうる。
レーザ光をウェハ２００に対しいずれの側から照射するにせよ、Ｄｍｉｎ１＜Ｄｍｉｎ２という条件を採用するにあたり、集光点Ｆ１およびＦ２の位置は基板１２０の内部とする（半導体層１１０の内部ではなく）ことが、レーザ光の照射による半導体層１１０の熱劣化に起因する不良チップの発生を抑えるうえで好ましい。
Ｄｍｉｎ１＜Ｄｍｉｎ２という条件は、図８に示す例のように、集光点の深さを周期的に変化させる場合においても採用しうる。
Ｄｍｉｎ１＜Ｄｍｉｎ２という条件は、図８に示す例のように、集光点の深さを周期的に変化させる場合においても採用しうる。
ＬＥＤチップ１００の上面を長方形（長辺および短辺を有する矩形）とする場合に、Ｄｍｉｎ１＜Ｄｍｉｎ２という条件を採用するにあたっては、第１方向に沿った辺が短辺となり、第２方向に沿った辺が長辺となるように、ウェハ上にＬＥＤチップを配置することが好ましい。したがって、第１方向がサファイアのＡ軸方向、第２方向がサファイアのＭ軸方向である場合には、図９に示すチップ配置Ｃ１を採用することが好ましい。その理由は、第１改質領域１２２ａの形成に伴う半導体層１１０の熱劣化の度合が、第２改質領域１２２ｂの形成に伴うそれよりも大であるため、第１改質領域１２２ａの方向（第１方向）を短辺に沿わせた方が、１つのＬＥＤチップ１００に含まれる半導体層１１０の熱劣化した部分の量が少なくなるからである。このようなチップ配置による効果は、該長辺の長さの該短辺の長さに対する比率が大きくなるにつれて顕著となる。例えば、該比率が２以上のときである。
Ｄｍｉｎ１＜Ｄｍｉｎ２という条件の採用により歩留まりの改善効果が得られるのは、基板がＣ面サファイア基板であり、かつ、第１方向、第２方向がそれぞれＡ軸、Ｍ軸に平行である場合だけに限らない。次のような場合においては、基板が特定方向に斜め割れする傾向を有さなくても、Ｄｍｉｎ１＜Ｄｍｉｎ２という条件の採用が有利となる。それは、第１方向に沿って形成される分断面に許容される理想的分断面からの乖離量（図７参照）よりも、第２方向に沿った分断に許容される同乖離量が大きい場合である。具体例としては、第１方向に沿った素子分離溝よりも第２方向に沿った素子分離溝を幅広に形成する場合がある。素子分離溝の幅を第１方向と第２方向とでこのように相違させると同時に、Ｄｍｉｎ１＜Ｄｍｉｎ２とすることにより、半導体層が素子機能部において割れた不良チップの発生を抑制しつつ、第２改質領域の形成に伴う半導体層の熱劣化を軽減しうる。半導体チップの上面形状が長方形であるときには、さらに、該長方形の短辺を第１方向に沿わせ、長辺を第２方向に沿わせることにより、熱劣化による不良チップの発生をより効果的に抑制しうる。
好ましい一例では、Ｃ面ＧａＮ基板を用いた半導体チップを製造するにあたり、第１方向（Ａ軸方向またはＭ軸方向）に沿った素子分離溝の幅を１０μ〜２０μｍ、第１方向に直交する第２方向に沿った素子分離溝の幅を２５〜４０μｍに形成するとともに、Ｄｍｉｎ１＜Ｄｍｉｎ２とすることができる。Ｃ面ＧａＮ基板では、Ａ軸に沿った分断面が形成されるように基板を分断するときと、Ｍ軸に沿った分断面が形成されるように基板を分断するときとで、形成される分断面の傾斜に殆ど違いがない。
第１照射工程および第２照射工程においては、レーザ光のスキャン速度を高くする程、スキャン時間が短くなる。このことは、製造効率の改善にとって好ましいだけでなく、ウェハが受けるスキャン長あたりのレーザ光エネルギーが小さくなることから、半導体層の熱劣化の防止のうえでも有用である。しかし、スキャン速度を高くし過ぎた場合には改質領域の形成が不十分となり、分割工程における不良の発生頻度が高くなる。
パルスレーザを使用した場合を例にすると、スキャン速度を高くしていくにつれて基板内部でパルス照射を受ける部位同士の間隔が広くなり、やがては改質領域がスキャン方向に連続しなくなる。改質領域同士の間隔が広くなると、ブレーキング装置などを用いてウェハに外力を加えたときに、ひとつの改質領域を起点として発生する割れが他の改質領域
を通らない方向に進展して、半導体層の素子機能部に達する不良が発生することになる。
を通らない方向に進展して、半導体層の素子機能部に達する不良が発生することになる。
上記の考察から、レーザのスキャン速度を高くする場合には、分割工程における不良の発生頻度が高くなり過ぎない範囲で行う必要がある。また、ＬＥＤチップ１００の上面を長方形とする場合には、該長方形の短辺に沿った方向のレーザスキャン速度を、該長方形の長辺に沿った方向のスキャン速度よりも高くすることができる。つまり、短辺に沿った方向の改質領域の形成は、長辺に沿った方向と比較して、不十分であってもよい。その理由は、梃子の原理によって、ウェハに外力を加えた際、短辺に沿った方向の破断の方が長辺に沿った方向の破断よりも容易に生じるからである。
以下では、その他の好適な実施形態について説明する。
改質領域の形成に伴う半導体層１１０の熱劣化は、図１０に示す例のように、素子分離溝１５０の表面に反射防止構造ＡＲを設けることによって抑制しうる。この反射防止構造ＡＲは、半導体層１１０が形成された側とは反対側からウェハ２００の内部に入射したレーザ光のうち、改質領域の形成過程で消費されない余剰成分（集光点でウェハに吸収されない成分）を、素子分離溝の底面を通して速やかにウェハの外部に放出させる働きをする。そ・BR>黷ノよって、該余剰成分がウェハ内部を伝播して電極等に達し、そこで吸収さ
れることにより生じる発熱に起因する素子の劣化が防止される。レーザ光を半導体層が形成された側からウェハに入射させる場合には、基板の第２主面上の該レーザ光が通過する部位に同様の反射防止構造を設けることにより、同様の効果を得ることができる。
改質領域の形成に伴う半導体層１１０の熱劣化は、図１０に示す例のように、素子分離溝１５０の表面に反射防止構造ＡＲを設けることによって抑制しうる。この反射防止構造ＡＲは、半導体層１１０が形成された側とは反対側からウェハ２００の内部に入射したレーザ光のうち、改質領域の形成過程で消費されない余剰成分（集光点でウェハに吸収されない成分）を、素子分離溝の底面を通して速やかにウェハの外部に放出させる働きをする。そ・BR>黷ノよって、該余剰成分がウェハ内部を伝播して電極等に達し、そこで吸収さ
れることにより生じる発熱に起因する素子の劣化が防止される。レーザ光を半導体層が形成された側からウェハに入射させる場合には、基板の第２主面上の該レーザ光が通過する部位に同様の反射防止構造を設けることにより、同様の効果を得ることができる。
反射防止構造ＡＲは、例えば、単層もしくは多層構造の反射防止膜（光学薄膜）である。この反射防止膜はウェハ表面を保護するための保護膜を兼用しうる。あるいは、反射防止構造ＡＲはモスアイ構造でありうる。モスアイ構造とは入射光の波長よりも短い微細構造パターンを用いた反射抑制構造として知られているものであり、その反射抑制原理や具体的構造については例えば特開２００６−３８９２８号公報を参照しうる。一般的には、円錐形や四角錐形などの錐形体の突起を規則的に配列したサブミクロンスケールの凹凸パターンが用いられ、入射する光に対する屈折率を連続的に変化させ、屈折率の不連続界面を消失させるという原理によって反射を抑制するものである。モスアイ構造は、素子分離溝の底面に露出する半導体層または基板の表面を加工することにより、あるいは、該底面上に形成する絶縁保護膜の表面を加工することにより形成しうる。
上記の反射防止構造が特に有用となるのは、Ｃ面サファイア基板などの特定方向に斜め割れを生じやすい基板の内部に、改質領域を形成するためのレーザ光をその斜め割れにより生じる分断面と平行となるように入射させる場合である。なぜなら、基板の主面に垂直でない方向からレーザ光をウェハに入射させることから、反射防止構造を設けないと、ウェハ内部に留まるレーザ光の余剰成分が基板内部をその主面に平行な方向に伝播しやすいからである。このような場合に反射防止構造として用いる反射防止膜の設計にあたっては、当該反射防止膜に対するレーザ光の入射角度を考慮すべきである。
図８に示す例において、集光点Ｆ１の深さを周期的に変化させて形成される第１改質領域１２２ａを起点として、ウェハ２００が斜め割れすることにより生じる分断面（ＬＥＤチップ１００の側面１０１）は、図示は省略されているが、集光点の深さ変化の周期に対応する周期で凹部と凸部が交互に配置された波型の凹凸面を含むものとなる。この凹凸面では全反射が抑制されるので、活性層１１４で生じる光はこの凹凸面から効率よくＬＥＤチップ１００の外部に放出されることになる。したがって、このＬＥＤチップ１００は、図８の図示とは逆に、基板のＡ軸方向を長方形状のチップ上面の長辺に沿わせる（図９のチップ配置Ｃ２を採用する）ことによって、光取出し効率の増加による出力向上を図ることができる。
図１１に示すＬＥＤチップ１００では、基板１２０´の第２主面１２７に、その実質的に全面を覆うメタル膜Ｍが形成されている。メタル膜ＭはＬＥＤチップ１１０の温度を均一化する働きや、活性層１１４で生じる光が該基板の第２主面１２７からチップ外に放出されるのを防止する働きを持つ。メタル膜Ｍは、好ましくは、基板１２０側から入射する光を高い反射率で反射させるための高反射層を、基板１２０に接する側に含む。この高反射層は、好ましくは、Ａｇ、Ａｇ合金、Ａｌ、Ａｌ合金などを用いて形成することができる。かかるメタル膜Ｍを有するＬＥＤチップを、内部集光法を用いてウェハを分割することにより製造する場合には、メタル膜Ｍを形成する前のウェハに第１照射工程および第２照射工程を行う必要がある。これは、レーザ光を基板の第２主面側から照射する場合に限らない。基板の第１主面１２６側から照射する場合であっても、メタル膜がレーザ光の経路上に存在すると、レーザ光を吸収して著しく発熱し、劣化するからである。
図１２に示すＬＥＤチップ１００では、基板１２０´の第２主面１２７の実質的に全面を覆うメタル膜Ｍが、無機材料からなる透光性の下地層Ｕの上に形成されている。この下地層Ｕの屈折率が基板１２０´の屈折率より低いと、メタル膜Ｍの反射率が改善される。また、基板１２０´がサファイア基板のような結晶基板の場合には、下地層ＵをＳｉＯ２膜あるいは多成分ガラス膜のようなアモルファス膜とすることにより、メタル膜Ｍを基板１２０´に強固に付着させることができる。基板１２０´の第２主面１２７が十分に平坦な場合、例えば、ラッピング仕上げされた面である場合には、第１照射工程および第２照射工程は下地層Ｕの形成前に行っても、形成後に行ってもよい。
基板１２０´の第２主面１２７をポリッシングにより平滑性の高い鏡面とすることにより、メタル膜Ｍの反射率を高くすることができる。ポリッシング仕上げされた第２主面上に、図１２の例のように下地層Ｕを介してメタル膜Ｍを形成する場合には、下地層Ｕをアモルファス膜とすることが好ましい。アモルファス膜に比べて表面の平滑性が悪くなる結晶質膜を用いて下地層Ｕを形成すると、ポリッシング仕上げされた第２主面よりも下地層Ｕの表面平滑性が低くなる場合があるからである。
基板１２０´の第２主面１２７がラッピング仕上げされた面、あるいは研削面である場合には、下地層ＵをＰＳＧ（Phospho Silicate Glass）、ＢＰＳＧ（Boro-Phospho Silicate Glass）、スピンオングラス（ＳＯＧ）などの多成分ガラスで形成することが好まし
い。多成分ガラスからなる薄膜は、シリコン半導体プロセスにおいて平坦化膜として使用されており、リフローすることによってその表面は下地面よりも平滑なものとなる。また、多成分ガラスはケイ酸を主成分とするので、通常１．５以下の低い屈折率（サファイアの１．７よりも低い）を有する。それゆえに、多成分ガラスで下地層Ｕを形成することはメタル膜Ｍの反射率を改善するうえでも有用である。
い。多成分ガラスからなる薄膜は、シリコン半導体プロセスにおいて平坦化膜として使用されており、リフローすることによってその表面は下地面よりも平滑なものとなる。また、多成分ガラスはケイ酸を主成分とするので、通常１．５以下の低い屈折率（サファイアの１．７よりも低い）を有する。それゆえに、多成分ガラスで下地層Ｕを形成することはメタル膜Ｍの反射率を改善するうえでも有用である。
基板１２０の第２主面１２７が研削面のような粗い面である場合、そのままでは、第１照射工程および第２照射工程において、第２主面１２７側からレーザ光を照射することはできない。レーザ光源と第２主面１２７との間隔を一定に制御することが難しく、そのためにレーザ光の集光点の位置を制御できないからである。しかし、該第２主面１２７が粗い面であっても、その上に前述の多成分ガラスを用いた平坦化膜を形成すれば、第１照射工程および第２照射工程において第２主面側１２７側からレーザ光を照射することが可能となる。この平坦化膜を有機ポリマー材料で形成することは難しい。なぜなら、内部集光法で好ましく用いられるＮｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ４レーザ、Ｎｄ：ＹＬＦレーザ、チタンサファイアレーザなどが発する赤外波長の光は、有機ポリマー材料により強く吸収されるからである。
基板１２０の第２主面１２７に形成した、多成分ガラスからなる平坦化膜は、第１照射工程および第２照射工程の完了後、ＬＥＤチップの構造中に残してもよい。その一例では
、図１２のＬＥＤチップのように、この平坦化膜をメタル膜Ｍの下地層Ｕとして用いることができる。一方、この平坦化膜は、第１照射工程および第２照射工程が終了したら除去することも可能である。多成分ガラスからなる薄膜は、酸またはアルカリを用いて容易に溶解させることができる。
、図１２のＬＥＤチップのように、この平坦化膜をメタル膜Ｍの下地層Ｕとして用いることができる。一方、この平坦化膜は、第１照射工程および第２照射工程が終了したら除去することも可能である。多成分ガラスからなる薄膜は、酸またはアルカリを用いて容易に溶解させることができる。
本発明の実施形態に係る半導体チップの製造方法には、次の（１）〜（１１）に記載の方法が含まれる。
（１）第１主面およびその反対側の第２主面を有する基板の前記第１主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第１改質領域を第１方向に沿って形成する第１照射工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第２改質領域を前記第１方向とは異なる第２方向に沿って形成する第２照射工程とを含み、前記ウェハの前記半導体層が形成された側の表面から前記第１照射工程における集光点までの最小距離をＤｍｉｎ１、前記ウェハの前記半導体層が形成された側の表面から前記第２照射工程における集光点までの最小距離をＤｍｉｎ２としたとき、Ｄｍｉｎ１＜Ｄｍｉｎ２である、半導体チップの製造方法。
（２）前記第１改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第１方向に平行で前記第１主面に直交する第１平面からの乖離量の最大値が、前記第２改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第２方向に平行で前記第１主面に直交する第２平面からの乖離量の最大値より大きい、前記（１）に記載の製造方法。
（３）前記基板がＣ面サファイア基板であり、前記第１方向が該Ｃ面サファイア基板のＡ軸に沿った方向であり、前記第２方向が該Ｃ面サファイア基板のＭ軸に沿った方向である、前記（２）に記載の製造方法。
（４）前記ウェハは前記半導体層が形成された側の面に前記第１方向に沿った第１素子分離溝と前記第２方向に沿った第２素子分離溝とを有し、前記Ｄｍｉｎ１は前記第１素子分離溝の底面から前記第１照射工程における集光点までの最小距離であり、前記Ｄｍｉｎ２は前記第２素子分離溝の底面から前記第２照射工程における集光点までの最小距離であり、前記第１素子分離溝の幅よりも前記第２素子分離溝の幅が広い、前記（１）に記載の製造方法。
（５）前記第１照射工程では、前記Ｄｍｉｎ１が５μｍ以上５０μｍ以下の範囲内に調整される、前記（１）〜（４）のいずれかの製造方法。
（６）Ｄｍｉｎ１とＤｍｉｎ２の差が１０μｍ以上に調整される、前記（１）〜（５）のいずれかに記載の製造方法。
（７）前記半導体チップの平面形状は長辺および短辺を有する矩形であり、該短辺が前記第１方向に沿っている、前記（１）〜（６）のいずれかの製造方法。
（８）前記第１照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、前記（１）〜（７）のいずれかに記載の製造方法。
（９）前記第２照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、前記（１）〜（８）のいずれかに記載の製造方法。
（１０）前記ウェハは、前記第１照射工程でレーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、前記（１）〜（９）のいずれかに記載の製造方法。
（１１）前記ウェハは、前記第２照射工程でレーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、前記（１）〜（１０）のいずれかに記載の製造方法。
（１）第１主面およびその反対側の第２主面を有する基板の前記第１主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第１改質領域を第１方向に沿って形成する第１照射工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第２改質領域を前記第１方向とは異なる第２方向に沿って形成する第２照射工程とを含み、前記ウェハの前記半導体層が形成された側の表面から前記第１照射工程における集光点までの最小距離をＤｍｉｎ１、前記ウェハの前記半導体層が形成された側の表面から前記第２照射工程における集光点までの最小距離をＤｍｉｎ２としたとき、Ｄｍｉｎ１＜Ｄｍｉｎ２である、半導体チップの製造方法。
（２）前記第１改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第１方向に平行で前記第１主面に直交する第１平面からの乖離量の最大値が、前記第２改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第２方向に平行で前記第１主面に直交する第２平面からの乖離量の最大値より大きい、前記（１）に記載の製造方法。
（３）前記基板がＣ面サファイア基板であり、前記第１方向が該Ｃ面サファイア基板のＡ軸に沿った方向であり、前記第２方向が該Ｃ面サファイア基板のＭ軸に沿った方向である、前記（２）に記載の製造方法。
（４）前記ウェハは前記半導体層が形成された側の面に前記第１方向に沿った第１素子分離溝と前記第２方向に沿った第２素子分離溝とを有し、前記Ｄｍｉｎ１は前記第１素子分離溝の底面から前記第１照射工程における集光点までの最小距離であり、前記Ｄｍｉｎ２は前記第２素子分離溝の底面から前記第２照射工程における集光点までの最小距離であり、前記第１素子分離溝の幅よりも前記第２素子分離溝の幅が広い、前記（１）に記載の製造方法。
（５）前記第１照射工程では、前記Ｄｍｉｎ１が５μｍ以上５０μｍ以下の範囲内に調整される、前記（１）〜（４）のいずれかの製造方法。
（６）Ｄｍｉｎ１とＤｍｉｎ２の差が１０μｍ以上に調整される、前記（１）〜（５）のいずれかに記載の製造方法。
（７）前記半導体チップの平面形状は長辺および短辺を有する矩形であり、該短辺が前記第１方向に沿っている、前記（１）〜（６）のいずれかの製造方法。
（８）前記第１照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、前記（１）〜（７）のいずれかに記載の製造方法。
（９）前記第２照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、前記（１）〜（８）のいずれかに記載の製造方法。
（１０）前記ウェハは、前記第１照射工程でレーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、前記（１）〜（９）のいずれかに記載の製造方法。
（１１）前記ウェハは、前記第２照射工程でレーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、前記（１）〜（１０）のいずれかに記載の製造方法。
本発明の実施形態に係る半導体チップの製造方法には、また、次の（１２）〜（１４）
に記載の方法が含まれる。
（１２）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、半導体チップの製造方法。
（１３）前記集光点の深さ変化の周期は、前記１つの方向に沿って形成される半導体チップの側面の長さの２分の１以下である、前記（１２）に記載の製造方法。
（１４）前記集光点の深さの１周期内での変化幅は、前記ウェハの厚さの３分の１以上である、前記（１２）または（１３）に記載の製造方法。
に記載の方法が含まれる。
（１２）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、半導体チップの製造方法。
（１３）前記集光点の深さ変化の周期は、前記１つの方向に沿って形成される半導体チップの側面の長さの２分の１以下である、前記（１２）に記載の製造方法。
（１４）前記集光点の深さの１周期内での変化幅は、前記ウェハの厚さの３分の１以上である、前記（１２）または（１３）に記載の製造方法。
本発明の実施形態に係る半導体チップの製造方法には、また、次の（１５）〜（１７）に記載の方法が含まれる。
（１５）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記ウェハは、前記レーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、半導体チップの製造方法。
（１６）前記反射防止構造は反射防止膜またはモスアイ構造である、前記（１５）に記載の製造方法。
（１７）前記照射工程において前記レーザ光を前記第一方の主面に対して垂直でない方向から前記ウェハに対して照射する、前記（１５）または（１６）に記載の製造方法。
（１５）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記ウェハは、前記レーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、半導体チップの製造方法。
（１６）前記反射防止構造は反射防止膜またはモスアイ構造である、前記（１５）に記載の製造方法。
（１７）前記照射工程において前記レーザ光を前記第一方の主面に対して垂直でない方向から前記ウェハに対して照射する、前記（１５）または（１６）に記載の製造方法。
本発明の実施形態に係るＬＥＤチップの製造方法には、次の（１８）および（１９）に記載の方法が含まれる。
（１８）一方の主面およびその反対側の他方の主面を有するＣ面サファイア基板の前記一方の主面の側に窒化ガリウム系半導体層が形成されたウェハを準備する工程と、前記ウェハに対して前記Ｃ面サファイア基板の内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を前記Ｃ面サファイア基板のＡ軸方向に沿って形成する照射工程と、前記改質領域を利用して前記ウェハを分断する分割工程とを含み、前記照射工程においては前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させ、それによって、前記分割工程で生じる分断面には前記集光点の深さ変化の周期に対応する周期で凹部と凸部が交互に配置された波型の凹凸面が含まれる、ＬＥＤチップの製造方法。
（１９）前記ＬＥＤチップの平面形状は長辺および短辺を有する矩形であり、前記長辺が前記Ａ軸方向に沿っている、前記（１８）に記載の製造方法。
（１８）一方の主面およびその反対側の他方の主面を有するＣ面サファイア基板の前記一方の主面の側に窒化ガリウム系半導体層が形成されたウェハを準備する工程と、前記ウェハに対して前記Ｃ面サファイア基板の内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を前記Ｃ面サファイア基板のＡ軸方向に沿って形成する照射工程と、前記改質領域を利用して前記ウェハを分断する分割工程とを含み、前記照射工程においては前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させ、それによって、前記分割工程で生じる分断面には前記集光点の深さ変化の周期に対応する周期で凹部と凸部が交互に配置された波型の凹凸面が含まれる、ＬＥＤチップの製造方法。
（１９）前記ＬＥＤチップの平面形状は長辺および短辺を有する矩形であり、前記長辺が前記Ａ軸方向に沿っている、前記（１８）に記載の製造方法。
本発明の実施形態に係る半導体チップの製造方法には、また、次の（２０）に記載の方法が含まれる。
（２０）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、第１スキャン方向に沿って前記ウェハをレーザ光でスキャンして、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を前記第１スキャン方向に沿って形成する第１スキャン工程と、前記第１スキャン方向と異なる第２スキャン方向に沿って前記ウェハをレーザ光でスキャンして、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を前記第２スキャン方向に沿って形成する第２スキャン工程とを含み、前記第１スキャン工程におけるレーザ光スキャン速度が前記第２スキャン工程におけるレーザ光スキャン速度よりも高く、前記第１スキャン工程および前記第２スキャン工程で形成される改質領域を利用して前記ウェハを分割して得られる半導体チップの平面形状が、前記第１スキャン方向に沿った２つの短辺と前記第２スキャン方向に沿った２つの長辺を有する平行四辺形である、半導体チップの製造方法。
（２０）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、第１スキャン方向に沿って前記ウェハをレーザ光でスキャンして、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を前記第１スキャン方向に沿って形成する第１スキャン工程と、前記第１スキャン方向と異なる第２スキャン方向に沿って前記ウェハをレーザ光でスキャンして、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を前記第２スキャン方向に沿って形成する第２スキャン工程とを含み、前記第１スキャン工程におけるレーザ光スキャン速度が前記第２スキャン工程におけるレーザ光スキャン速度よりも高く、前記第１スキャン工程および前記第２スキャン工程で形成される改質領域を利用して前記ウェハを分割して得られる半導体チップの平面形状が、前記第１スキャン方向に沿った２つの短辺と前記第２スキャン方向に沿った２つの長辺を有する平行四辺形である、半導体チップの製造方法。
本発明の実施形態に係るＬＥＤチップの製造方法には、また、次の（２１）〜（２５）に記載の方法が含まれる。
（２１）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してレーザ光を照射して、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、前記改質領域を形成した後に前記基板の前記他方の主面上にその全面を覆うメタル膜を形成する工程と、を含むＬＥＤチップの製造方法。
（２２）前記基板の前記他方の主面と前記メタル膜との間に、無機材料からなる透光性の下地層を設ける、前記（２１）に記載の製造方法。
（２３）前記下地層が前記基板よりも低い屈折率を有する、前記（２２）に記載の製造方法。
（２４）前記基板が結晶基板であり、前記下地層がアモルファス膜である、前記（２２）または（２３）に記載の製造方法。
（２５）前記基板の前記他方の主面がポリッシング仕上げされており、前記下地層がアモルファス膜である、前記（２２）〜（２４）のいずれかに記載の製造方法。
（２６）前記基板がサファイア基板であり、前記下地層がＳｉＯ２膜または多成分ガラス膜である、前記（２２）〜（２５）のいずれかに記載の製造方法。
（２７）前記基板の前記他方の主面がラッピング仕上げされており、前記下地層がリフローにより平滑化された表面を有する多成分ガラス膜である、前記（２２）〜（２４）のいずれかに記載の製造方法。
（２８）前記基板がサファイア基板である、前記（２７）に記載の製造方法。
（２９）前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、前記（２１）〜（２８）のいずれかに記載の製造方法。
（２１）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してレーザ光を照射して、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、前記改質領域を形成した後に前記基板の前記他方の主面上にその全面を覆うメタル膜を形成する工程と、を含むＬＥＤチップの製造方法。
（２２）前記基板の前記他方の主面と前記メタル膜との間に、無機材料からなる透光性の下地層を設ける、前記（２１）に記載の製造方法。
（２３）前記下地層が前記基板よりも低い屈折率を有する、前記（２２）に記載の製造方法。
（２４）前記基板が結晶基板であり、前記下地層がアモルファス膜である、前記（２２）または（２３）に記載の製造方法。
（２５）前記基板の前記他方の主面がポリッシング仕上げされており、前記下地層がアモルファス膜である、前記（２２）〜（２４）のいずれかに記載の製造方法。
（２６）前記基板がサファイア基板であり、前記下地層がＳｉＯ２膜または多成分ガラス膜である、前記（２２）〜（２５）のいずれかに記載の製造方法。
（２７）前記基板の前記他方の主面がラッピング仕上げされており、前記下地層がリフローにより平滑化された表面を有する多成分ガラス膜である、前記（２２）〜（２４）のいずれかに記載の製造方法。
（２８）前記基板がサファイア基板である、前記（２７）に記載の製造方法。
（２９）前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、前記（２１）〜（２８）のいずれかに記載の製造方法。
本発明の実施形態に係るＬＥＤチップの製造方法には、また、次の（３０）〜（３３）に記載の方法が含まれる。
（３０）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成され、前記他方の主面が粗い面であるウェハを準備する工程と、前記基板の前記他方の主面上に多成分ガラスからなる平坦化膜を形成する工程と、前記平坦化膜を形成した前記ウェハに対して前記基板の前記他方の主面側からレーザ光を照射して、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、を含むＬＥＤチップの製造方法。
（３１）前記改質領域を形成した後、前記平坦化膜を除去する、前記（３０）に記載の製造方法。
（３２）前記改質領域を形成した後、前記平坦化膜の上にメタル膜を形成する、前記（３０）に記載の製造方法。
（３３）前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、前記（３２）に記載の製造方法。
（３０）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成され、前記他方の主面が粗い面であるウェハを準備する工程と、前記基板の前記他方の主面上に多成分ガラスからなる平坦化膜を形成する工程と、前記平坦化膜を形成した前記ウェハに対して前記基板の前記他方の主面側からレーザ光を照射して、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、を含むＬＥＤチップの製造方法。
（３１）前記改質領域を形成した後、前記平坦化膜を除去する、前記（３０）に記載の製造方法。
（３２）前記改質領域を形成した後、前記平坦化膜の上にメタル膜を形成する、前記（３０）に記載の製造方法。
（３３）前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、前記（３２）に記載の製造方法。
本発明の実施形態に係るＬＥＤチップには、次の（３４）〜（３８）に記載のＬＥＤチップが含まれる。
（３４）一方の主面およびその反対側の他方の主面を有する基板と、前記基板の前記一方の主面の側に形成された半導体層とを有し、前記基板の前記他方の主面はポリッシング仕上げされており、前記他方の主面上には無機材料からなるアモルファス膜である透光性の下地層を介してメタル膜が形成されている、ＬＥＤチップ。
（３５）前記下地層が前記基板よりも低い屈折率を有する、前記（３４）に記載のＬＥＤチップ。
（３６）前記基板がサファイア基板である、前記（３４）または（３５）に記載のＬＥＤチップ。
（３７）前記下地層がＳｉＯ２膜または多成分ガラス膜である、前記（３６）に記載のＬＥＤチップ。
（３８）前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、前記（３４）〜（３７）のいずれかに記載のＬＥＤチップ。
（３４）一方の主面およびその反対側の他方の主面を有する基板と、前記基板の前記一方の主面の側に形成された半導体層とを有し、前記基板の前記他方の主面はポリッシング仕上げされており、前記他方の主面上には無機材料からなるアモルファス膜である透光性の下地層を介してメタル膜が形成されている、ＬＥＤチップ。
（３５）前記下地層が前記基板よりも低い屈折率を有する、前記（３４）に記載のＬＥＤチップ。
（３６）前記基板がサファイア基板である、前記（３４）または（３５）に記載のＬＥＤチップ。
（３７）前記下地層がＳｉＯ２膜または多成分ガラス膜である、前記（３６）に記載のＬＥＤチップ。
（３８）前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、前記（３４）〜（３７）のいずれかに記載のＬＥＤチップ。
本発明の実施形態に係るＬＥＤチップには、次の（３９）〜（４２）に記載のＬＥＤチップが含まれる。
（３９）一方の主面およびその反対側の他方の主面を有し、前記他方の主面が粗い面である基板と、前記基板の前記一方の主面の側に形成された半導体層とを有し、前記基板の前記他方の主面に多成分ガラスからなる平坦化膜が形成され、前記平坦化膜上にメタル膜が形成されている、ＬＥＤチップ。
（４０）前記平坦化層が前記基板よりも低い屈折率を有する、前記（３９）に記載のＬＥＤチップ。
（４１）前記基板がサファイア基板である、前記（４０）に記載のＬＥＤチップ。
（４２）前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、前記（３９）〜（４１）のいずれかに記載のＬＥＤチップ。
（３９）一方の主面およびその反対側の他方の主面を有し、前記他方の主面が粗い面である基板と、前記基板の前記一方の主面の側に形成された半導体層とを有し、前記基板の前記他方の主面に多成分ガラスからなる平坦化膜が形成され、前記平坦化膜上にメタル膜が形成されている、ＬＥＤチップ。
（４０）前記平坦化層が前記基板よりも低い屈折率を有する、前記（３９）に記載のＬＥＤチップ。
（４１）前記基板がサファイア基板である、前記（４０）に記載のＬＥＤチップ。
（４２）前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、前記（３９）〜（４１）のいずれかに記載のＬＥＤチップ。
２２ 第１方向
２４ 第２方向
１００ ＬＥＤチップ
１０１、１０２ 側面
１１０、１１０’ 半導体層
１１２、１１２’ 第１導電型層
１１４ 活性層
１１６ 第２導電型層
１２０、１２０’ 基板
１２２ 改質領域
１２２ａ 第１改質領域
１２２ｂ 第２改質領域
１２６ 第１主面
１２７ 第２主面
１３２、１３４ 電極
１５０ 素子分離溝
２００ ウェハ
Ｆ 集光点
Ｆ１ 第１集光点
Ｆ２ 第２集光点
ＡＲ 反射防止構造
Ｍ メタル膜
Ｕ 下地層
２４ 第２方向
１００ ＬＥＤチップ
１０１、１０２ 側面
１１０、１１０’ 半導体層
１１２、１１２’ 第１導電型層
１１４ 活性層
１１６ 第２導電型層
１２０、１２０’ 基板
１２２ 改質領域
１２２ａ 第１改質領域
１２２ｂ 第２改質領域
１２６ 第１主面
１２７ 第２主面
１３２、１３４ 電極
１５０ 素子分離溝
２００ ウェハ
Ｆ 集光点
Ｆ１ 第１集光点
Ｆ２ 第２集光点
ＡＲ 反射防止構造
Ｍ メタル膜
Ｕ 下地層
Claims (9)
- 一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してレーザ光を照射して、前記ウェハの内部に前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する工程と、前記改質領域を形成した後に前記基板の前記他方の主面上にその全面を覆うメタル膜を形成する工程と、を含むＬＥＤチップの製造方法。
- 前記基板の前記他方の主面と前記メタル膜との間に、無機材料からなる透光性の下地層を設ける、請求項１に記載の製造方法。
- 前記下地層が前記基板よりも低い屈折率を有する、請求項２に記載の製造方法。
- 前記基板が結晶基板であり、前記下地層がアモルファス膜である、請求項２または３に記載の製造方法。
- 前記基板の前記他方の主面がポリッシング仕上げされており、前記下地層がアモルファス膜である、請求項２〜４のいずれか１項に記載の製造方法。
- 前記基板がサファイア基板であり、前記下地層がＳｉＯ２膜または多成分ガラス膜である、請求項２〜５のいずれか１項に記載の製造方法。
- 前記基板の前記他方の主面がラッピング仕上げされており、前記下地層がリフローにより平滑化された表面を有する多成分ガラス膜である、請求項２〜４のいずれか１項に記載の製造方法。
- 前記基板がサファイア基板である、請求項７に記載の製造方法。
- 前記メタル膜が、Ａｇ、Ａｇ合金、ＡｌまたはＡｌ合金のいずれかを用いて形成される高反射層を含む、請求項１〜８のいずれか１項に記載の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011163562A JP2013235867A (ja) | 2011-07-26 | 2011-07-26 | 半導体チップの製造方法 |
| PCT/JP2011/069517 WO2012029735A1 (ja) | 2010-09-02 | 2011-08-30 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011163562A JP2013235867A (ja) | 2011-07-26 | 2011-07-26 | 半導体チップの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013235867A true JP2013235867A (ja) | 2013-11-21 |
Family
ID=49761777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011163562A Pending JP2013235867A (ja) | 2010-09-02 | 2011-07-26 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013235867A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115483A (ja) * | 2013-12-12 | 2015-06-22 | 豊田合成株式会社 | 発光素子の製造方法 |
| WO2017163927A1 (ja) * | 2016-03-24 | 2017-09-28 | ソニー株式会社 | チップサイズパッケージ、製造方法、電子機器、および内視鏡 |
| US9873170B2 (en) | 2015-03-24 | 2018-01-23 | Nichia Corporation | Method of manufacturing light emitting element |
| CN108899405A (zh) * | 2018-08-13 | 2018-11-27 | 佛山市国星半导体技术有限公司 | 一种led芯片及其制作方法 |
| WO2020032206A1 (ja) * | 2018-08-10 | 2020-02-13 | ローム株式会社 | ＳｉＣ半導体装置 |
| JP2020027855A (ja) * | 2018-08-10 | 2020-02-20 | ローム株式会社 | ＳｉＣ半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002192371A (ja) * | 2000-09-13 | 2002-07-10 | Hamamatsu Photonics Kk | レーザ加工方法及びレーザ加工装置 |
| JP2005109432A (ja) * | 2003-09-09 | 2005-04-21 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
| JP2010199335A (ja) * | 2009-02-25 | 2010-09-09 | Nichia Corp | 半導体発光素子及び半導体発光装置 |
-
2011
- 2011-07-26 JP JP2011163562A patent/JP2013235867A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002192371A (ja) * | 2000-09-13 | 2002-07-10 | Hamamatsu Photonics Kk | レーザ加工方法及びレーザ加工装置 |
| JP2005109432A (ja) * | 2003-09-09 | 2005-04-21 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
| JP2010199335A (ja) * | 2009-02-25 | 2010-09-09 | Nichia Corp | 半導体発光素子及び半導体発光装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115483A (ja) * | 2013-12-12 | 2015-06-22 | 豊田合成株式会社 | 発光素子の製造方法 |
| US9873170B2 (en) | 2015-03-24 | 2018-01-23 | Nichia Corporation | Method of manufacturing light emitting element |
| WO2017163927A1 (ja) * | 2016-03-24 | 2017-09-28 | ソニー株式会社 | チップサイズパッケージ、製造方法、電子機器、および内視鏡 |
| US10872998B2 (en) | 2016-03-24 | 2020-12-22 | Sony Corporation | Chip size package, method of manufacturing the same, electronic device, and endoscope |
| WO2020032206A1 (ja) * | 2018-08-10 | 2020-02-13 | ローム株式会社 | ＳｉＣ半導体装置 |
| JP2020027855A (ja) * | 2018-08-10 | 2020-02-20 | ローム株式会社 | ＳｉＣ半導体装置 |
| US11626490B2 (en) | 2018-08-10 | 2023-04-11 | Rohm Co., Ltd. | SiC semiconductor device |
| CN108899405A (zh) * | 2018-08-13 | 2018-11-27 | 佛山市国星半导体技术有限公司 | 一种led芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2012029735A1 (ja) | 半導体チップの製造方法 | |
| JP4385746B2 (ja) | 窒化物系半導体素子の製造方法 | |
| JP2013235867A (ja) | 半導体チップの製造方法 | |
| JP4329374B2 (ja) | 発光素子およびその製造方法 | |
| US10639747B2 (en) | Method of manufacturing light emitting element | |
| JP2007142277A (ja) | 発光素子の製造方法 | |
| JP5589942B2 (ja) | 半導体発光チップの製造方法 | |
| JP6620825B2 (ja) | 半導体素子の製造方法 | |
| JP2011181909A (ja) | 半導体チップ製造方法 | |
| JP5298889B2 (ja) | 窒化物半導体素子 | |
| TWI525664B (zh) | A crystalline film, a device, and a method for producing a crystalline film or device | |
| JP2013042119A (ja) | 発光素子の製造方法 | |
| JP4386142B2 (ja) | 窒化物系半導体素子の製造方法 | |
| KR20150044851A (ko) | 가공 대상물 절단 방법 | |
| WO2014012322A1 (zh) | 倒装焊氮化物发光二极管及其透光衬底和制造方法 | |
| JP5741582B2 (ja) | 発光素子の製造方法 | |
| JP5569867B2 (ja) | 半導体チップの製造方法 | |
| JP2010056485A (ja) | 発光素子、発光装置およびサファイア基板の加工方法 | |
| JP2014183120A (ja) | 半導体装置およびその製造方法並びに半導体ウェハ | |
| JP2010187033A (ja) | 放射放出する半導体構成素子および該半導体構成素子の製造方法 | |
| US11772201B2 (en) | Method for separating solid body layers from composite structures made of SiC and a metallic coating or electrical components | |
| JP5258671B2 (ja) | 窒化物系半導体素子の製造方法 | |
| JP7154405B2 (ja) | 半導体レーザおよび半導体レーザの製造方法 | |
| JP2015144180A (ja) | Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子 | |
| JP6982264B2 (ja) | 発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140819 |