DE2445030A1 - Verfahren zum herstellen eines integrierten mos-feldeffekttransistors mit einem schwebenden gate und mit einem steuergate - Google Patents
Verfahren zum herstellen eines integrierten mos-feldeffekttransistors mit einem schwebenden gate und mit einem steuergateInfo
- Publication number
- DE2445030A1 DE2445030A1 DE19742445030 DE2445030A DE2445030A1 DE 2445030 A1 DE2445030 A1 DE 2445030A1 DE 19742445030 DE19742445030 DE 19742445030 DE 2445030 A DE2445030 A DE 2445030A DE 2445030 A1 DE2445030 A1 DE 2445030A1
- Authority
- DE
- Germany
- Prior art keywords
- source
- drain
- gate
- control gate
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 title claims abstract description 31
- 230000005669 field effect Effects 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
Description
- Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem schwebenden Gate und mit einem Steuergate.
- Die Erfindung betrifft ein Verfahren zum Herstellen eines integrierten NOS-Feldeffekttransi stors mit mindestens zwei Steuerelektroden aus hochschmelzendem Metall, von denen eine erste elektrisch isoliert ist (schwebendes Gate) aber kapazitiv gekoppelt ist mit einer zweiten, die als eigentliche Steuerelektrode (Steuergate) dient, und mit einer Quellenelektrode und Senkenelektrode (Source und Drain), wobei eine Silizium-Gate-Technik Anwendung findet.
- Ein solcher MOS-Feldeffekttransistor mit einem Steuergate und mit einem schwebenden Gate ist als Speichertransistor bekannt und beispielsweise in der Zeitschrift " JEEE Journal of Solid State Circuits "Vol. SC-7, Nr.5 Okt. 1972, Seiten 369 bis 375 und in Proceedings of the Conference on Solid State Devices #, Tokyo, 1972; Supplement to the Journal of the Japan Society of Applied Physics, Vol. 42, 1973, Seiten 158 bis 166 beschrieben. Er kann eine Ein-Transistor-Speicherzelle für einen programmierbaren Festwertspeicher (PROM) bilden. Ein solcher Speicher wird in der zweiten genannten Literaturstelle mit t1 Stacked-Gate-Avalanche-Injection-Type MOS (SAMOS) Memory ~ bezeichnet. Die Schnelligkeit eines solchen Speichers erfordert, daß die Kanallänge der Speichertransistoren möglichst klein ist. Dazu spielt zunächst keine Rolle, auf welchem Effekt das Schreiben und Löschen einer Speicherzelle beruht, ob auf dem Lawinendurchbruch (Avalanche) -Effekt oder auf einer InJektion von energiereichen Elektronen oder Löchern aus dem Kanal. In beiden Fällen wird das schwebende Gate als Informationsträger mit elektrischer Ladung versehen. Auf Grund der vollständigen Isolierung des schwebenden Gates ist die gespeicherte Information nicht flüentig und braucht deshalb nicht erneuert zu werden. Deswegen wird ein solcher Speicher mit " nonvolatil " beschrieben. Bei der Vertrendung von energiereichen Ladungsträgern aus dem Kanal zur elektrischen Ladungsinjektion auf das schwebende Gate ist jedoch eine kleine Kanallänge wegen der dadurch möglichen großen Feldstärken besonders wichtig. Eine kleine Kanallänge bedingt schmale Gates, die genau-übereinander justiert werden miissen.
- Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein einfaches Verfahren anzugeben, wonach ein integrierter MOS-Feldeffekttransistor mit einem schwebenden Gate und mit einem Steuergate bei möglichst kleiner Kanallänge hergestellt werden kann. Es sollen dabei die Vorteile der an sich bekannten Silizium-Gate-Technik ausgenützt werden. Diese ist beispielsweise in den beiden US-Patentschriften 3 544 399 und 3 475 234 und in der zu dem zweiten US-Patent korrespondierenden DT-AS 1 764 056 beschrieben.
- Eine erweiterte Aufgabe ist durch die Ansteuerung des MOS-Feldeffekttransistors gegeben. Diese erfolgt vom Steuergate über die zwischen Steuergate und schwebendem Gate befindliche Kapazität, deren Wert ein mehrfaches von dem Wert betragen muß, der durch die über dem Kanalbereich befindliche Fläche der beiden Gates gegeben ist.
- Ein erwr ertes erfindungsgemäßes Verfahren gilt deshalb der Herstellung eines MOS-Feldeffekttranstistors, der diese Forderung nach großer Ansteuerkapazität erfüllen kann.
- Zur Lösung der Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß vorgeschlagen, daß zuerst das schwebende Gate erzeugt wird und zunächst noch in den über dem künftigen Source- und Drainbereich liegenden Bereich hineinreicht, daß dann das Steuergate erzeugt wird, daß bei der durch Ätzung erfolgenden Abgrenzung des Steuergates das schwebende Gate in Richtung des Source- und Drainbereichs genau unter dem Steuergate liegend endgültig begrenzt wird und daß bei der Diffusion des Source- und Drainbereichs das Steuergate als Maske zur Abgrenzung des zwischen dem Source- und Drainbereich liegenden#Kanalbereichs dient.
- Mit Hilfe des erfindungsgemäßen Verfahrens wird eine Justierung der beiden Gates dadurch erreicht, daß ihre Schichten zur Abgrenzung gegen den künftigen Source- und Drainbereich gleichzeitig geätzt werden. Die anschließende Verwendung des Steuergates als Diffusionsmaske für die an sich bekannte Silizium-Gate-Technik hat gegenüber der Verwendung des schwebenden Gates als Diffusionsmaske den Vorteil, daß nach der Diffusion kein Hochtemperaturprozeß mehr zur Erzeugung einer Oxidschicht erfolgt, wodurch die Diffusion unscharf werden würde.
- Eine vorteilhafte Weiterbildung der Erfindung betrifft die Herstellung der erforderlichen großen Kapazität zwischen dem schwebenden Gate und dem Steuergate. Zu deren Realisierung wird das schwebende Gate mit dem Steuergate über den Bereich des Kanals hinaus zu dessen Richtung ausgedehnt, wobei zwischen diesem Ausdehnungsbereich und dem Substrat in vorteilhafter Weise eine relativ dicke Oxidschicht ausgebildet wird.
- Eine Außgestaltung des erfindungsgemäßen Verfahrens sieht folgende Verfahrens schritte vor: Auf einer Siliziumscheibe von dem einen Leitungstyp als Substrat wird eine relativ dicke Oxidschicht aufgebracht, in die bis zum Substrat durchgehende Fenster geätzt werden; in den Fenstern wird eine relativ dünne Oxidschicht erzeugt; auf der ganzen Scheibe wird eine erste Polysiliziumschicht abgeschieden und zum Erzeugen des anderen Leitungstyps dotiert; die erste Polysiliziumschicht wird bis auf den erforderlichen Bereich des schwebenden Gates weggeätzt, wobei die Restschicht jedoch noch in den über Source und Drain gelegenen Bereich hineinreicht; auf der ersten Polysiliziumschicht wird eine zweite relativ dünne Oxidschicht erzeugt; auf der ganzen Scheibe wird eine zweite Polysiliziumschicht abgeschieden; die zweite Polysiliziumschicht wird bis auf den erforderlichen Bereich des Steuergates weggeätzt; mit derselben zur Festlegung des Steuergates dienenden Maske wird der noch über Source und Drain reichende Teil der ersten Polysiliziumschicht und die nicht benötigten Teile der Dünne oxidschichten weggeätzt; in Silizium-Gate-Technik erfolgt eine Diffusion des Steuergates und gleichzeitig durch die Fenster eine Diffusion des Substrats zur Erzeugung von Source und Drain vom anderen Leitungstyp; anschließend werden über die ganze Scheibe ein Zwischenoxid erzeugt, über Kontaktlöcher Source und Drain kontaktiert und über Metallbedampfung die erforderlichen Verbindungen hergestellt.
- In einer weiteren vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens werden zum Zweck eines programmierbaren Festwertspeichers mehrere solcher Speichertransistoren insbesondere als Ein-Transistor -Speicherzellen in einer Speichermatrix und gleichzeitig übliche MOS-Feldeffekttransistoren als Ansteuertransistoren mit nur einem Gate hergestellt. Dabei laufen die Auswahlleitungen des Speichers mit den Steuergates der Speichertransistoren quer zu den Kanälen der Speichertransistoren. Diese Anordurmg hat den Vorteil, daß die erforderliche Fläche pro Speicherelement sehr gering gehalten werden kann.
- Vorteilhaft für die Schnelligkeit eines solchen Speichers werden vorzugsweise N-Kanal-Feldeffekttransi storen vom Anreicherungstyp verwendet, wobei das Substrat p-dotiert und Source und Drain und die beiden Gates n-dotiert sind.
- An Hand der schematischen Figuren der Zeichnung soll das erfindungsgemäße Verfahren näher erläutert werden. Dabei zeigen die Fig.1 bis 4 Herstellungsphasen für einen Speichertransistor und die Fig.5 bis 7 diese Phasen für einen gleichzeitig auf demselben Substrat hergestellten üblichen Feldeffekttransistor als Ansteuertransistor einer Speichermatrix. Die Fig.2 und 5 stellen eine Draufsicht auf je einen Transistor nach der Herstellung des Steuergates dar; die Fig.3 und 6 zeigen eine Ansicht jeweils längs der Schnittkanten 111-111 und der Schnittkanten VI-VI, die Fig 4 und 7 eine Ansicht langs der Schnittkanten IV-IV und VII-VII der jeweils fertiggestellten Transistoren. Die Fig.1 stellt eine Draufsicht auf einen Speichertransistor nach der groben Beschneidung der ersten Polysiliziumschicht dar. Zur besseren Ubersicht sind in sämtlichen Figuren nur die Polysiliziumschichten schraffiert.
- Als Substrat 1 dient eine Halbleiterscheibe aus p-leitendem monokristallinem Silizium. Der spezifische Widerstand beträgt beispielsweise 5 ftcm. In einem ersten Verfahrensschritt wird darauf eine relativ dicke Siliziumoxidschicht 2 aufgebracht, deren Dicke beispielsweise 1#um beträgt. In diese Dickoxidschicht 2 werden mit Hilfe bekannter Fotomaskentechnik und Ätztechnik Fenster in Form von Gräben geätzt,die bis auf das Substrat durchgehen. Die Gräben haben eine Breite von beispielsweise etwa 6 µm und können sich in Richtung der späteren Spalten der Speichermatrix über die ganze #atrixfläche hinziehen. In den Gräben wird dann eine relativ dünne Siliziumoxidschicht 3 mit beispielsweise 0,1/um Dicke erzeugt. Danach wird auf der ganzen Scheibe eine erste Polysiliziumschicht in einer Dicke von beispielsweise 0,3/um abgeschieden und beispiels weise mit Phosphor n-dotiert. Im nächsten Verfahrensschritt wird diese erste Polysllizivmschicht weggeätzt bis auf jeweils einen grob umrissenen Bereich 4 (Fig.l) des künftigen schwebenden Gates 5 des Speichertransistors. Dabei ist die Begrenzung des künftigen schwebenden Gates 5 in Querrichtung zu dem Transistorkanal bereits endgültig begrenzt; in Richtung des Transistorkanals (= in Richtung der Gräben) steht der Bereich 4 über die endgültige Begrenzung des schwebenden Gates 5 hinaus.
- Die in den Gräben erzeugte DUnnoxidscfli##:# 5 wird in den nicht zum Bereich 4 bedeckten Bereichen wieder entfernt. Auf diesen frei gelegten Bereichen des Substrats 1 und auf der ersten tclysiliziumschicht in dem Bereich 4 wird erneut eine relativ dünne Siliziumoxidschicht 6 mit beispielsweise O ,1 µm Dicke erzeugt.
- Im darauffolgenden Verfahrensschritt wird auf der ganzen Scheibe eine zweite Polysiliziumschicht in einer Dicke von beispielsweise 0,3/um abgeschieden. Sie wird anschließend in Fotomaskentechnik bis auf den Bereich 7 des Steuergates des Speichertransistors und bis auf den Bereich 8 des Ansteueftransistors weggeätzt, wobei zu diesen Bereichen 7 und 8 auch deren Verbindungen zwischen den einzelnen Transistoren untereinander zählen. Das heißt, die Steuergates 7 der Speichertransistoren einer Zeile in einer Matrixanordnung sind mit ihren Verbindungen untereinander gleichzeitig aus der zweiten Polysiliziumschicht hergestellt. Die verbleibenden Teile dieser zweiten Polysilizivmschicht stellen damit die Auswahlleitungen der Speichermatrix dar. Mit derselben Maske wird auch der Bereich 4 so weit weggeätzt, daß die Begrenzung entlang der Gräben genau unter die Begrenzung des Steuergates des Speichertransistors zu liegen kommt. Das schwebende Gate 5 hat dann in Längsrichtung der Gräben und im Bereich der Gräben dieselbe Breite wie das Steuergate 7 bzw. 8 des Speichertransistors und des Ansteuertransistors, beispielsweise 51um. Das schwebende Gate 5 dehnt sich auf einer Seite der Gräben weiter aus in Querrichtung und Längsrichtung der Gräben. Dadurch ergibt sich für einen einzelnen Speichertransistor ein Flächenbedarf von beispielsweise 700 um . Die nicht unter dem Steuergate 7 bzw. 8 des Speichertransistors und des Ansteuertransistors liegenden Teile der Dünnoxidschichten werden ebenfalls weggeätzt.
- Der nächste Verfahrensschritt verwendet die bekannte Silizium-Gate -Technik zur Festlegung der Source- und Drainbereiche 9 bis 12 der Transistoren. Dabei dienen sowohl bei dem Ansteuertransistor als auch bei dem Speichertransistor das Steuergrate 8 bzw. 7 als Diffusionsmaske für die Source- und Drainbereiche 9 bis 12. Beispielsweise mit Phosphor wird eine n-Diffusion des Substrats 1 durchgeführt. Die zwischen Source und Drain liegende Kanallänge wird durch die Breite der Steuergates genau bestimmt. Es entstehen keine Uberlappungen. Gleichzeitig erfolgt eine Diffusion des Steuergates 7 des Speichertransistors und des Steuergates 8 des Ansteuertransistcrs.
- Die folgenden Verfahrensschritte erfolgen in üblicher Abfolge: zuerst Erzeugen eines Siliziumoxids 13 als sog. Zwischenoxid auf der ganzen Scheibe, dann Kontaktierung von Source und Drain über Kontaktloch-Fototechnik, Aluminiumbedampfung und Aluminium-Fototechnik. In der Fig. 4 ist dies dargestellt. Mit 14 ist der Kontakt für den Sourcebereich 9 und mit 15 der für den Drainbereich 10 bezeichnet.
- 6 Patentansprüche 7 Figuren.
Claims (6)
- P a t e n t a n s p r ü c h eVerfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit mindestens zwei Steuerelektroden aus hochschmelzendem Metall, von denen eine erste elektrisch isoliert ist (schwebendes Gate) aber kapazitiv gekoppelt ist mit einer zweiten, die als eigentliche Steuerelektrode (Steuergate) dient, und mit einer Quellenelektrode und Senkenelektrode (Source und Drain), wobei eine Silizium-Gate-Technik Anwendung findet, d a d u r c h g e k e n n z e i c h n e t , daß zuerst das schwebende Gate (5) erzeugt wird und zunächst noch (4) in den über dem künftigen Source- und Drainbereich (9, 10) liegenden Bereich hineinreicht, daß dann das Steuergate (7) erzeugt wird, daß bei der durch Ätzung erfolgenden Abgrenzung des Steuergates (7) das schwebende Gate (5) in Richtung des Source- und Drainbereichs (9, 10) genau unter dein Steuergate (7) liegend endgültig begrenzt wird und daß bei der Diffusion des Source- und Drainbereichs (9, 10) das Steuergate (7) als Maske zur Abgrenzung des zwischen dem Source- und Drainbereich (9, 10) gelegenen Kanalbereichs dient.
- 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß zwischen dem schwebenden Gate (5) und dem Kanalbereich eine relativ dünne Oxidschicht (3) ausgebildet wird und daß sich das schwebende Gate (5) über einer relativ dicken Oxidschicht (2) weiter als nur über den Kanalbereich erstreckt, wodurch eine größere kapazitive Kopplung mit dem Steuergate (7) ermöglicht ist.
- 3. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß als Material für die Gates (5, 7) polykristallines Silizium verwendet wird.
- 4. Verfahren nach Anspruch 2 und 3, g e k e n n z e i c h n e t durch den Ablauf folgender Verfahrensschritte: a. auf einer Siliziumscheibe von dem einen Leitungstyp als Substrat (1) wird eine relativ dicke Oxidschicht (2) aufgebracht;, in die ein bis zum Substrat (i) durohge'rlendes Fenster geät7t wird; b. in dem Fenster wird eine relativ dünne Oxidschicht (3) erzeugt; c. auf der gan?en Scheibe wird eine erste Polysiliziumschicht abgeschieden und zum Erzeugen des anderen Leitungstyps dotiert; d. die erste Polysiliziumschtcht wird bis auf den erforderlichen Bereich des schwebenden Gates (5) weggeätzt, wobei die Restschicht (4) jedoch noch in den über Source (9) und Drain (10) gelegenen Bereich hineinreicht; e. auf der ersten Polysiliziumschicht wird eine zweite relativ diinne Oxidschicht (6) erzeugt ~ £. auf der ganzen Scheibe wird eine zweite Polysiliziumschicht abgeschieden; g. die zwei Be Polysiliziumschicht wird bis auf den erforderlichen Bereich des Steuergates (7) weggeätzt; h. mit derselben zur Festlegung des Steuergates (7) dienende Maske wird der noch über Source (9) und Drain (10) reichende Teil der ersten Polysiliziumschicht und die nicht benötigten Teile der Dünnoxidschichten weggeätzt; i. in Silizium-Gate-Technik erfolgt eine Diffusion des Steuergates (7) und durch das Fenster eine Diffusion des Substrats (1) zur Erzeugung von Source (9) und Drain (io) vom anderen Leitungstyp; k: anschließend werden über die ganze Scheibe ein Zwischenoxid (13) erzeugt, über Kontaktlöcher Source (9) und Drain (10) kontaktiert(14,15#\ind über Metall-Bedampfung die erforderlichen Verbindungen hergestellt.
- 5. Verfahren nach einem der Ansprüche 1 bis 4, g e k e n n -z e i c h n e t durch die gleichzeitige Herstellung mehrerer solcher NOS-Feldeffe'#ttransistoren mit schwebendem Gate (5) als Speicherelement eines programmierbaren Festwertspeichers (PRO) und von MOS-Feldeffekttransistoren ohne schwebendes Gate als Ansteuertransistoren auf einer Halbleiterscheibe nebst der erforderlichen elektrischen Verbindungen, wobei die Auswahliettungen der Speichermatrix mit den Steuergates (7) der Speichertransistoren quer zu den Kanälen der Speichertransistoren verlaufen.
- 6. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß der MOS-Feldeffekttransistor auf einem p-dotierten Substrat (1) erzeugt wird und durch n-Dotierung der Gates (5, 7) und von Source und Drain (9, 10) als N-Kanal NOS -Feldeffekttransistor vom Anreicherungstyp ausgebildet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742445030 DE2445030C2 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742445030 DE2445030C2 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2445030A1 true DE2445030A1 (de) | 1976-04-01 |
DE2445030C2 DE2445030C2 (de) | 1982-09-02 |
Family
ID=5926337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742445030 Expired DE2445030C2 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2445030C2 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2643948A1 (de) * | 1976-09-29 | 1978-03-30 | Siemens Ag | Baustein mit in einer matrix angeordneten speicher-fets |
DE2814973A1 (de) * | 1977-04-06 | 1978-10-12 | Hitachi Ltd | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung |
EP0002997A2 (de) * | 1977-12-23 | 1979-07-11 | International Business Machines Corporation | Feldeffekttransistor mit übereinanderliegenden, sich selbst ausrichtenden Toren und Verfahren zu dessen Herstellung |
DE2812049A1 (de) * | 1974-09-20 | 1979-09-27 | Siemens Ag | N-kanal-speicher-fet |
CN113327858A (zh) * | 2020-07-15 | 2021-08-31 | 上海先进半导体制造有限公司 | 屏蔽栅场效应晶体管及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
US3544399A (en) * | 1966-10-26 | 1970-12-01 | Hughes Aircraft Co | Insulated gate field-effect transistor (igfet) with semiconductor gate electrode |
US3825945A (en) * | 1972-02-29 | 1974-07-23 | Tokyo Shibaura Electric Co | Field effect semiconductor memory apparatus with a floating gate |
-
1974
- 1974-09-20 DE DE19742445030 patent/DE2445030C2/de not_active Expired
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3544399A (en) * | 1966-10-26 | 1970-12-01 | Hughes Aircraft Co | Insulated gate field-effect transistor (igfet) with semiconductor gate electrode |
US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
DE1764056B1 (de) * | 1967-03-27 | 1972-03-09 | Western Electric Co | Verfahren zum herstellen einer halbleiteranordnung |
US3825945A (en) * | 1972-02-29 | 1974-07-23 | Tokyo Shibaura Electric Co | Field effect semiconductor memory apparatus with a floating gate |
Non-Patent Citations (2)
Title |
---|
JEEE Journal of Solid State Circuits, Vol. SC-7, 1972, S. 369-375 * |
Proc. 4th Conf. on Solid State Devices, Tokyo 1972, Suppl. J. Japan Soc. Appl. Phys., Vol. 42, 1973, S. 158-166 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2812049A1 (de) * | 1974-09-20 | 1979-09-27 | Siemens Ag | N-kanal-speicher-fet |
DE2643948A1 (de) * | 1976-09-29 | 1978-03-30 | Siemens Ag | Baustein mit in einer matrix angeordneten speicher-fets |
DE2814973A1 (de) * | 1977-04-06 | 1978-10-12 | Hitachi Ltd | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung |
EP0002997A2 (de) * | 1977-12-23 | 1979-07-11 | International Business Machines Corporation | Feldeffekttransistor mit übereinanderliegenden, sich selbst ausrichtenden Toren und Verfahren zu dessen Herstellung |
EP0002997A3 (de) * | 1977-12-23 | 1979-09-19 | International Business Machines Corporation | Feldeffekttransistor mit übereinanderliegenden, sich selbst ausrichtenden Toren und Verfahren zu dessen Herstellung |
CN113327858A (zh) * | 2020-07-15 | 2021-08-31 | 上海先进半导体制造有限公司 | 屏蔽栅场效应晶体管及其制造方法 |
CN113327858B (zh) * | 2020-07-15 | 2024-02-06 | 上海积塔半导体有限公司 | 屏蔽栅场效应晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE2445030C2 (de) | 1982-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19610907B4 (de) | Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
DE3123876C2 (de) | Nicht-flüchtige Halbleiter-Speichervorrichtung | |
DE2711895C2 (de) | Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung | |
DE2352762C2 (de) | Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren | |
DE3011982C2 (de) | ||
EP0002670B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat | |
DE3854677T2 (de) | Komplementäre Feldeffekttransistorstruktur. | |
DE2705503C3 (de) | Halbleiterspeicheranordnung | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE2814973A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
EP0018501A1 (de) | Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung | |
DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE2547828B2 (de) | Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor | |
DE69013094T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. | |
DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
DE2708599C2 (de) | MNOS-Speichertransistor | |
DE3029539A1 (de) | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle | |
DE19747776A1 (de) | Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE19525070C2 (de) | Elektrisch schreib- und löschbare Festwertspeicherzellenanordnung und Verfahren zu deren Herstellung | |
DE2751592A1 (de) | Dynamische speichereinrichtung | |
DE2419019A1 (de) | Verfahren zum herstellen eines sperrschichtfeldeffekttransistors | |
DE19954867C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE2703871C2 (de) | Halbleiterspeicher mit wenigstens einem V-MOS-Transistor | |
DE19807010A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
DE19720193A1 (de) | Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8125 | Change of the main classification |
Ipc: H01L 29/78 |
|
8126 | Change of the secondary classification |
Ipc: H01L 21/18 |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8320 | Willingness to grant licences declared (paragraph 23) |