DE3136517A1 - Leistungslose bzw. nichtfluechtige halbleiter-speichervorrichtung - Google Patents
Leistungslose bzw. nichtfluechtige halbleiter-speichervorrichtungInfo
- Publication number
- DE3136517A1 DE3136517A1 DE19813136517 DE3136517A DE3136517A1 DE 3136517 A1 DE3136517 A1 DE 3136517A1 DE 19813136517 DE19813136517 DE 19813136517 DE 3136517 A DE3136517 A DE 3136517A DE 3136517 A1 DE3136517 A1 DE 3136517A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- semiconductor
- insulating layer
- storage device
- semiconductor zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 31
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 9
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052596 spinel Inorganic materials 0.000 claims description 4
- 239000011029 spinel Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- OWZREIFADZCYQD-NSHGMRRFSA-N deltamethrin Chemical compound CC1(C)[C@@H](C=C(Br)Br)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 OWZREIFADZCYQD-NSHGMRRFSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Registered Representatives
before the
European Patent Office
Tokyo Shibaura Denki Kabushiki Kaisha Kawasaki, Japan
Möhlstraße 37 D-8000 München 80
Tel.: 089A982085-87 Telex: 0529802 hnkld
Telegramme: ellipsoid
AK-56P338-2
15. September 1981
Leistungslose bzw. nichtflüchtige Halbleiter-Speichervorrichtung
Die Erfindung betrifft eine leistungslose bzw. nichtflüchtige Halbleiter-Speichervorrichtung mit freischwebendem
bzw. "floating" Gate.
In den letzten Jahren ergab sich ein zunehmender Bedarf für leistungslose Halbleiter-Speichervorrichtungen des
elektrisch löschbaren Typs. Derartige Speichervorrichtungen lassen sich allgemein in MNOS- bzw. Metallnitridoxid-Halbleiter-Speichervorrichtungen
und sog. "Floating Gnte"-Speicher einteilen. Beim MNOS-Speicher verschlechtert
sich die Datenspeicherfähigkeit mit ansteigender Temperatur. Diesbezüglich ist also diese Speicherart
dem "Floating Gate"-Speicher unterlegen. Letzterer eignet sich daher vorteilhaft als elektrisch löschbare
leistungslose Halbleiter-Speichervorrichtung, so daß sich die derzeitigen Untersuchungen hauptsächlich auf
diese Speicherart richten.
Fig. 1 zeigt einen Schnitt durch einen "Floating Gate"-Speicher,
wie er in "A 16 Kb Electrically Erasable Nonvolatile Memory" von W. S. Johnson, G. Perlegos,
A. Renninger, Greg Kuhn und T.R. Ranganath, 1980 ISSCC
Digest of Technical Papers, S. 152-153, Februar 198Ο, beschrieben ist. Bei diesem Speicher ist eine freischwebende bzw. "floating" Gate-Elektrode 14 unter
Zwischenfügung einer Isolierschicht 12 auf einem p-Typ-Siliziumsubstrat 10 ausgebildet. Eine im Siliziumsub- .
strat 10 ausgebildete Sourcezone 16 des N -Typs und die "floating" bzw. freischwebende Gate-Elektrode 14 sind
dabei unter Zwischenfügung der Isolierschicht 12 einander gegenüberstehend angeordnet. Ebenso sind eine im
genannten Substrat 10 ausgebildete Drainzone 18 des
- 4Γ -
N -Typs und die freischwebende Gate-Elektrode 14 unter
Zwischenfügung der Isolierschicht 12 einander gegenüberstehend angeordnet. Zwischen der Drainzone 18 und der
Gate-Elektrode 14 ist eine dünne Siliziumoxidschicht mit einer Dicke von etwa 200 Ä vorgesehen, um Daten
durch eine Ladungsübertragung zwischen Drainzone 18 und Gate-Elektrode 14 zu löschen und einzuschreiben.
In der Löschbetriebsart wird eine Spannung von etwa +20 V an die Drainzone 18 angelegt, und eine Steuer-Gateelektrode
20 wird auf 0 V gesetzt. Infolgedessen werden infolge des Fowler-Nordheim-Tunneleffekts Elektronen von
der freischwebenden Gate-Elektrode 14 zur Drainzone 18
emittiert, wodurch die Daten gelöscht worden. In der
Einschreibbetriebsart wird die Drainzone 18 auf 0 V ge-, setzt, während an die freischwebende Gate-Elektrode 14
eine Spannung von etwa +20 V angelegt wird. Hierbei werden infolge des Fowler-Nordheim-Tunneleffekts Elektronen von der Drainzone 18 zur freischwebenden Gate-
Elektrode 14 injiziert, wodurch die Dateneinschreibung bewirkt wird.
Bezüglich der Miniaturisierung der betreffenden Halbleitervorrichtung
ist jedoch die leistungslose HaIbleiter-Speichervorrichtung mit den folgenden Nachteilen
behaftet: Wenn die leistungslosen Halbleiterzellen (Speichertransistoren) maßstabsgerecht miniaturisiert
werden, kann vorausgesetzt werden, daß zum Löschen von Daten eine hohe Spannung von etwa 20 V an die aus
einer N -Diffusionszone geformte Drainzone 18 angelegt werden muß. In diesem Fall kann eine Durchgreiferscheinung,
bei welcher eine Verarmungsschicht sich bis zwischen Drain- und Sourcezone 18 bzw. 16 erstreckt, oder
aber ein pn-Sperrschicht-Durchbruch zwischen Drainzone 18 und Siliziumsubstrat 10 auftreten. Die leistungslose
Speichervorrichtung läßt sich daher nicht ausreichend
miniaturisieren, wodurch eine Erhöhung der Bitdichte und der Auslesegeschwindigkeit der Halbleitervorrichtung
verhindert wird.
Bei der Ausbildung einer Speicherzellenanordnung unter Verwendung der Speicherzellen nach Fig. 1 muß zusätzlich
ein Wähltransistor (selection transistor) für die Drainzone 18 vorgesehen werden. Der Wähltransistor ist ebenfalls
einer Beschränkung bezüglich seiner Größenverringerung unterworfen, weil die Durchgreiferscheinung
verhindert werden muß. In diesem Fall muß eine Speicherzelle aus zwei großen Transistoren gebildet werden,
so daß sich die von einer Speicherzelle eingenommene Fläche vergrößert.
Aufgabe der Erfindung ist damit insbesondere die Schaffung einer verbesserten leistungslosen bzw. nichtflüchtigen
(nonvolatile) Halbleiter-Speichervorrichtung mit hoher Bitdichte und hoher Auslesegeschwindigkeit.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.
Erfindungsgemäß ist bei einem "Floating-Gate"-Transistor
(Transistor mit freischwebendem Gate) eine zweite Halbleiterzone so ausgebildet, daß sie elektrisch gegenüber
einer ersten Halbleiterzone mit einer Sourcezone, einer aktiven Zone und einer Drainzone isoliert
ist. Das Einschreiben oder Löschen von Daten erfolgt durch Übertragung einer Ladung zwischen der zweiten
Halbleiterzone und der freischwebenden Gate-Elektrode.
Bei dieser Anordnung ist die zweite Halbleiterzone für die Ladungsübertragung zur und von der freischwebenden
Gate-Elektrode vollständig von Isoliermaterial umschlossen.
Die Halbleiter-Speicherzellen können daher maßstabsgerecht (according to the scaling law) miniaturisiert
werden, wobei sie vollkommen frei sind von der Durchgreiferscheinung oder einem pn-Sperrschichtdurchbruch
zwischen Drainzone und Siliziumsubstrat. Die erfindungsgemäße Halbleiter-Speichervorrichtung besitzt
daher eine große Bitdichte und eine hohe Auslesegeschwindigkeit .
Durch einfache zusätzliche Verwendung der zweiten HaIbleiterzone
vermag der "Floating Gate-"Transistor das
Löschen von Daten ohne die Notwendigkeit für einen weiteren Transistor durchzuführen. Durch dieses Merkmal
wird die Bitdichte der leistungslosen Halbleiter-Speichervorrichtung weiter verbessert.
20
Im folgenden sind bevorzugte Ausführungsformen der Erfindung
im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Schnittansicht eines bisherigen "Floating
Gate"-Speichers,
Fig. 2 eine Aufsicht auf eine Halbleiter-Speichervorrichtung gemäß einer Ausführungsform der
Erfindung,
Fig. 3 einen Schnitt längs der Linie III-III in
Fig. 2,
Fig. 4 einen Schnitt längs der Linie IV-IV in Fig. 2,
- JT- •10
1
Fig. 5 ein Schaltbild einer Speicheranordnung gemäß der Erfindung,
Fig. 6 ein Zeit(Steuer)diagramm zur Erläuterung der
Arbeitsweise bei einer selektiven Einschreiboperation bei der Speicheranordnung nach
Fig. 5,
0 Fig. 7 eine Aufsicht auf eine Abwandlung der er-
findungsgemäßen Halbleiter-Speichervorrichtung,
Fig. 8 ein Schaltbild der Speichervorrichtung nach Fig. 7,
Fig. 9 eine Fig. 7 ähnelnde Darstellung einer anderen Abwandlung der Erfindung,
Fig. 10 eine Aufsicht auf eine andere Ausführungsform
der erfindungsgemäßen Halbleiter-Speichervor
richtung,
Fig. 11 einen Schnitt längs der Linie XI-XI in Fig. 10,
Fig. 12 einen Schnitt längs der Linie XII-XII in
Fig. 10,
Fig. 13 eine Fig. 10 ähnelnde Darstellung noch einer
anderen Ausführungsform der Erfindung,
30
Fig. 14 einen Schnitt längs der Linie XIV-XIV in Fig. 13,
Fig. 15 einen Schnitt längs der Linie XV-XV in Fig. 13, 35
- yf-
Fig. 16 eine Aufsicht auf eine weitere Ausführungsform
der Erfindung,
Fig. 17 einen Schnitt längs der Linie XVII-XVII in
Fig. 16,
Fig. 18 einen Schnitt längs der Linie XVIII-XVIII
in Fig. 16,
Fig. 19 eine Fig. 16 ähnelnde Darstellung noch einer weiteren Ausführungsform der Erfindung,
Fig. 20 einen Schnitt längs der Linie XX-XX in Fig. 19,
Fig. 21 einen Schnitt längs der Linie XXI-XXI in Fig. 19,
Fig. 22 eine Aufsicht auf noch eine weitere Ausführungsform der Erfindung,
Fig. 23 einen Schnitt längs der Linie XXIII-XXIII
in Fig. 22 und
25
25
Fig. 24 einen Schnitt längs der Linie XXIV-XXIV in Fig. 22.
Fig. 1 ist eingangs bereits erläutert worden.
Im folgenden ist anhand der Fig. 2 bis 4 eine erste Ausführungsform der erfindungsgemäßen leistungslosen
bzw. nicht-flüchtigen Halbleiter-Speichervorrichtung
beschrieben. Fig. 2 zeigt eine Aufsicht auf eine Speicherzelle 100 entsprechend einem Bit einer Halbleiter-
Speichervorrichtung; die Fig. 3 und 4 sind dabei Schnitte längs der. Linien III-III bzw. IV-IV in Fig. 2.
Auf einem isolierenden Substrat 101 aus z.B. Saphir ist eine erste monokristalline Silizium-Inselzone 102 mit
einer Dicke von 0,5 ^itn ausgebildet, die eine ^-Sourcezone
104, eine p-Aktivzone 106 und eine N -Drainzone 108 umfaßt. Auf dem isolierenden Substrat 101 ist weiterhin
eine 0,5 pm dicke zweite monokristalline SiIizium-Inselzone
110 vorgesehen, die durch ein Isoliermaterial 112 vollständig gegenüber der ersten Inselzone
102 getrennt bzw. isoliert ist. Die zweite Inselzone 110 dient als noch zu beschreibende Steuerklemme
für eine freischwebende bzw. "floating" Gate-Elektrode.
Die Aktivzone 106 in der ersten Inselzone 102 ist eine p-Zone, die ein Fremdatom, z.B. Bor, in einer Konzentration
von 10 cm enthält. Eine freischwebende Gate-Elektrode 114 des p- oder η-Typs aus einer polykristallinen
Siliziumschicht mit einer Dicke von 3000 A ist der Aktivzone 106 überlagert, wobei eine erste Gate-Isolierschicht
116 aus einer Siliziumoxidschicht mit einer Dicke von 500 A zwischen der freischwebenden Gate-Elektrode
114 und der Aktivzone 106 angeordnet ist. Die zweite monokristalline Silizium-Inselzone 110 ist eine
P -Zone mit einem Fremdatom in einer Konzentration von z.B. 10 cm oder mehr. Diese zweite Inselzone 110
überlappt unter Zwischenfügung einer 500 A dicken Siliziumoxidschicht
118 teilweise die freischwebende Gate-Elektrode 114. Letztere weist insbesondere einen sich
über die zweite'Inselzone 110 erstreckenden vorspringenden Teil 119 auf. Bei der dargestellten Ausführungsform ist eine dünne, etwa 150 S dicke Siliziumoxidschicht
121 zwischen den Teil 119 und die Inselzone 110 eingefügt. Eine aus einer 4000 A dicken polykristallinen Siliziumschicht
bestehende Steuer-Gateelektrode 120 ist
-νί-
über der freischwebenden Gate-Elektrode 114 angeordnet,
und zwar unter Zwischenfügung einer aus einer etwa 800 A dicken Siliziumoxidschicht bestehenden zweiten
Gate-Isolierschicht 122 zwischen Steuer-Gate 120 und freischwebendem Gate 114. Auf dem Steuer-Gate 120 ist
eine Feldisolierschicht 124 aus einer Siliziumoxidschicht ausgebildet. Eine Bitleitung 126 und eine Ladungssteuerleitung
128, jeweils aus Aluminium, sind über der Feldisolierschicht 124 verlegt. Die Bitleitung
126 ist an einer Kontaktstelle 130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung
128 an einer Kontaktstelle 132 an die zweite Silizium-Inselzone 110 angeschlossen ist..Das isolierende Substrat
101 kann eine Isolierschicht mit Spinellgefüge sein.
Die Halbleiter-Speichervorrichtung mit dem beschriebenen Aufbau arbeitet wie folgt: Ein Zustand, in welchem
Elektronen in das freischwebende bzw. "floating" Gate 114 injiziert werden, ist als Information "1" definiert.
Andererseits ist ein Zustand, in welchem Elektronen aus dem freischwebenden Gate 114 entladen werden,
als Information "0" definiert. Zum Einschreiben der Information "1" in die Speicherzelle werden (eine
Spannung von) 0 V an die Ladungssteuerleitung 128 angelegt und das Potential an der Silizium-Inselzone 110
auf 0 V gesetzt. Sodann wird ein Spannungsimpuls von +15 V mit einer Impulsbreite von 1 ms an das Steuer-
^O Gate 120 angelegt. Infolgedessen werden Elektronen von
der zweiten Inselzone 110 zum freischwebenden Gate über die dünne, etwa 150 8 dicke Siliziumoxidschicht
121 injiziert, so daß die Information "1" in die Speicherzelle geladen wird.
Für das Einschreiben der Information "0" in die Speicherzelle wird ein Spannungsimpuls von +15 V mit einer
Impulsbreite von 1 ms an die Ladungssteuerleitung 128 angelegt, während das Steuer-Gate 120 auf 0 V gehalten
wird. Infolgedessen werden Elektronen aus dem freischwebenden Gate 114 über die dünne, etwa 150 S dicke
Siliziumoxidschicht 121 in die zweite Inselzone 110 entladen, so daß die Information "0" in die Speicher-
]0 zelle eingeschrieben wird. Infolge der beschriebenen
Einschreiboperation beträgt die Schwellenwertspannung
eines MOS-Transistors mit dem Steuer-Gate 120 als Gate-Elektrode, der Sourcezone 104 und der Drainzone 108
für die Information "1" +6 V und für die Information "0" +1 V.
Fig. 5 veranschaulicht eine Schaltung entsprechend einer 4-Bit-Speicheranordnung aus 2 Zeilen und 2 Spalten
gemäß der ersten Ausfuhrungsform der Erfindung. Dabei
ist das Steuer-Gate einer Speicherzelle Qij (i=1 oder 2; j=1 oder 2)
mit einer gemeinsamen bzw. Sammelwählleitung Gi verbunden, die für jede Zeile der Speicheranordnung vorgesehen
ist. Die Drainzone ist mit einer Sammel-Drainleitung Dj für jede Spalte verbunden. Die zweite Silizium-Inselzone
ist mit einer Sammel-Ladungssteuerleitung EPj für jede Spalte verbunden. Die Drainleitung Dj wird durch
die Bitleitung gebildet. Die Sourcezone der Speicherzelle Qij ist mit einer für jede Zeile oder Spalte vorgesehenen
Sourceleitung Si verbunden.
Im folgenden ist ein selektiver Einschreibvorgang bei .der Speicherzellenanordnung nach Fig. 5 anhand des .
Zeit(Steuer)diagramms von Fig. 6 erläutert. Für das selektive Einschreiben der Information "1" in die
Speicherzelle Qij wird die betreffende LadungsSteuer-
-IA-
leitung EPj auf O V gesetzt. Eine der Speicherzelle Qij
nicht zugeordnete Ladungssteuerleitung EPk (k f j, mit k=1 oder
2) wird auf 5 V gesetzt. Ein Impuls von 15 V wird nur an die betreffende Wählleitung Gi angelegt. Eine der
Speicherzelle Qij nicht zugeordnete Wählleitung Gh (h φ i,
mit h=1 oder 2) wird auf 0 V gesetzt. Unter diesen Bedingungen werden gemäß dem vorher erwähnten Prinzip Elektronen
in die freischwebende Gate-Elektrode der gewählten Speicherzelle Qi j injiziert. Auf d i cv.e V\k?ji;o
wird die Information "1" in die Speicherzelle geladen. Zum Einschreiben der Information "0" in die Speicherzelle
Qij wird die betreffende Wählleitung Gi auf 0 V gesetzt. An eine der Speicherzelle nicht zugeordnete
Wählleitung Gh (h Φ i) werden 5 V angelegt. Ein Span nungsimpuls
von 15 V wird nur der betreffenden Ladungssteuerleitung EPj aufgeprägt, während eine Ladungssteuerleitung
EPk (k Φ j) auf 0 V gesetzt wird. Unter diesen Bedingungen werden Elektronen aus dem freischwebenden
Gate entsprechend der gewählten Speicherzelle Qij entladen, mit dem Ergebnis, daß die Information "0"
in die Speicherzelle Qij geladen wird.
Während in Fig. 5 eine 4-Bit-Speicheranordnung dargestellt ist, ist darauf hinzuweisen, daß die erfindungsgemäße
Halbleiter-Speichervorrichtung (beliebig) auf eine N-Bit-Speicheranordnung anwendbar ist.
Bei der beschriebenen Anordnung der Speichervorrichtung 3^ ist die zweite Silizium-Inselzone vollständig isoliert.
Der "Floating Gate"- bzw. FAMOS-Transistor ist daher frei
von der Durchgreiferscheinung oder einem pn-Sperrschicht-Durchbruch. Die Speichervorrichtung kann daher beträchtlich
maßstabsgerecht miniaturisiert werden, so daß eine ■^ leistungslose Halbleiter-Speichervorrichtung mit großer
Bitdichte und hoher Auslesegeschwindigkeit gewährleistet wird. Durch einfache Hinzufügung der zweiten Silizium-Inselzone,
die ohne weiteres durch eine Isolier-Zwischenlage (insulating separation) gebildet werden kann,
kann dor FAMOS-Transistor unabhängig und ohne Zurhilfe-Tuihnie
ei niis anderen MOS-Transistors gelöscht worden.
Durch dieses Merkmal wird eine leistungslose bzw. nichtflüchtige Halbleiter-Speichervorrichtung mit weiter
verbesserter Bitdichte gewährleistet.
Fig. 7 zeigt eine Abwandlung der beschriebenen Halbleiter-Speichervorrichtung,
bei welcher die zweite Silizium-Inselzone 110 zwei Speicherzellen 100a und
10Qb gemeinsam zugeordnet ist. Die Speicherzelle 100a
besteht dabei aus einer N -Sourcezone 104a, einer p-Aktivzone 106a, einer N -Drainzone 108a, einem frei-Kchwf'bemlen
bzw. "floating" Gate 114a und einem Steuer-(.;.if.o
12Oa.' Die Speicherzelle 100b umfaßt eine N -Sourcezone
104b, eine p-Aktivzone 106b, eine N -Drainzone 108b, ein freischwebendes Gate 114b und ein Steuer-Gate 120b.
Eine zweite Silizium-Inselzone 110 für das Einschreiben der Information in die freischwebenden Gates 114a und
114b der Speicherzellen 100a bzw. 100b ist letzteren gemeinsam zugeordnet und an einer Kontaktstelle 132
mit der Ladungssteuerleitung 128 verbunden. Die Drainzone 108 der Speicherzelle 100a ist an einer Kontaktstelle
130a mit der Bitleitung 126a verbunden. Die Drainzone 108b der Speicherzelle 100b ist an einer Kontaktstelle
130b an die Bitleitung 126b angeschlossen.
Fig. 8 ist· ein Schaltbild einer 4-Bit-Speicher(zellen)-anordnung
mit zwei Zeilen und zwei Spalten, auf welche die Erfindung angewandt ist. Dabei ist das (die) Steuer-3&
Gate(elektrode) einer Speicherzelle Qij (±=1 oder 2;
j=1 oder 2) mit einer für
jede Zeile der Speicheranordnung vorgesehenen gemeinsamen bzw. Samme1-Wählleitung Gi verbunden. Die Drainzone jeder Speicherzelle Qij ist an eine Samme1-Dralnleitung
Dj für jede Spalte angeschlossen. Die den Speicherzellen QIl und Ql2 gemeinsam zugeordnete zweite
Silizium-Inselzone und die den Speicherzellen Q21 und Q22 gemeinsam zugeordnete zweite Silizium-Inselzone
sind mit einer für zwei benachbarte Spalten gemeinsam vorgesehenen Ladungssteuerleitung EP verbunden. Die
Sourcezone der Speicherzelle Qij ist mit einer für jede Zeile oder Spalte vorgesehenen Sourceleitung Si verbunden.
Bei der in.Fig. 9 dargestellten weiteren Abwandlung der
Halbleiter-Speichervorrichtung kann die zweite Silizium-Inselzone vier Speicherzellen 100a, 100b, 100c und lOOd
gemeinsam zugeordnet sein. Die erste Speicherzelle 100a besteht dabei aus einer N -Sourcezone 104a, einer p-Aktivzone
10Ga, einer N -Prainzone JO8d, i'inoin ticischwebenden
Gate 114a und einem Steuer-Gate 120a. Die zweite Speicherzelle 100b umfaßt eine N -Zone 104b, eine
p-Aktivzone 106b, eine N -Drainzone 108b, ein freischwebendes Gate 114b und ein Steuer-Gate 120b. Die
dritte Speicherzelle 100c besteht aus einer N -Sourcezone 104c, einer p-Aktivzone 106c, einer N -Drainzone
108c, einem freischwebenden Gate 114c und einem Steuer-Gate 120c. Die vierte Speicherzelle lOOd umfaßt eine
N -Sourcezone 104d, eine p-Aktivzone 106d, eine N -Drainzone 108d, ein freischwebendes Gate Il4d und ein Steuer-Gate
12Od. Eine zweite Silizium-Inselzone 110 zum Einschreiben der Information(en) in die freischwebenden
Gates 114a - Il4d der Speicherzellen 100a - lOOd ist letzteren gemeinsam zugeordnet und an einer Kontaktstelle
^° 132 mit der Ladungssteuerleitung 128 verbunden. Die
- yr -
Drainzone 108a und 108c von erster und dritter Speicherzelle
100a bzw. 100c .sind an einer Kontaktstelle 130a an die Bitleitung 126a angeschlossen. Die Drainzone
108b und 108d von zweiter und vierter Speicherzelle 100b bzw. lOOd sind an einer Kontaktstelle 130b
mit der Bitleitung 126b verbunden.
Erste und zweite Silizium-Inselzone können bei den beschriebenen Ausführungsformen ohne weiteres nach einem
SOS- bzw. Silizium-auf-Saphir-Verfahren aus monokristallinem
Silizium geformt werden. Auf dem monokristallinen Silizium kann eine Oxidschicht mit konstanter
Dicke ausgebildet werden. Aus diesem Grund empfiehlt es sich, erste und zweite Inselzone zur
Verbesserung der Schichtgüte aus monokristallinem Silizium herzustellen.
Nachstehend ist anhand der Fig. 10 bis 12 eine zweite Ausführungsform einer leistungslosen bzw. nichtflüchtigen
Halbleiter-Speichervorrichtung beschrieben. Fig. 10 veranschaulicht eine Speicherzelle 100 für ein Bit bei
der Halbleiter-Speichervorrichtung in Aufsicht, während die Fig. 11 und 12 Schnittelängs der Linien XI-XI bzw.
XII-XII in Fig. 10 darstellen. Auf einem isolierenden Substrat 101 aus Saphir ist dabei eine erste, 0,5 pm
dicke monokristalline Silizium-Inselzone 102 mit einer N -Sourcezone 104, einer p-Aktivzone 106 und einer N Drainzone
108 ausgebildet. Auf dem isolierenden Substrat 101 ist unter Zwischenfügung eines trennenden Isoliermaterials
114 nach einem Graphoepitaxieverfahren eine zweiteyO,5 um dicke monokristalline Silizium-Inselzone
110 ausgebildet, die als Ladungssteuerklemme des freischwebenden Gates dient. Die aktive Zone bzw. Aktivzone
^5 106 in der ersten Inselzone 102 ist eine p-Zone mit
einem Fremdatom, z.B. Bor, in einer Konzentration von 10 cm . Auf der Aktivzone 106 ist ein(e) freischwebende
(s) Gate (elektrode) 114 von 3000 8 Dicke in der Weise ausgebildet, daß eine erste Gate-Isolierschicht 116 aus
einer Siliziumoxidschicht mit 500 A Dicke zwischen die Aktivzone 106 und das freischwebende Gate 114 eingefügt
wurde. Die zweite Inselzone 110 besteht aus einer P+- Zone mit einem Fremdatom, wie Bor, in einer Konzen-18
—3
tration von 10 cm oder mehr. Die zweite Inselzone 110 überlappt teilweise das freischwebende Gate 114 unter Zwischenfügung einer 500 8 dicken Siliziumoxidschicht 118. Insbesondere weist das freischwebende Gate 114 einen sich über der zweiten Inselzone 110 erstreckenden, vorspringenden Teil 119 auf. Zwischen diesen Teil 119 und die Inselzone 110 ist, wie dargestellt, eine dünne, etwa 150 A dicke Siliziumoxidschicht 121 eingefügt. Ein(e) Steuer-Gate(elektrode) 120 aus einer 4000. S dicken polykristallinen Siliziumschicht ist über dem freischwebenden Gate 114 angeordnet, indem eine zweite . Gate-Isolierschicht 122 aus einer etwa 800 A dicken Siliziumoxidschicht zwischen das Steuer-Gate.120 und das freischwebende Gate 114 eingefügt worden ist. Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 aus einer Siliziumoxidschicht ausgebildet, über der Feldisolierschicht 124 sind eine Bitleitung 126 und eine Ladungssteuerleitung 128, die beide aus Aluminium bestehen, verlegt. Die Bitleitung 126 ist an einer Kontaktstelle 130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung 128 an einer Kontaktstelle 132 an die zweite monokristalline Silizium-Inselzone angeschlossen ist. Die zweite Inselzone 110 kann offensichtlich unter Zwischenfügung einer Isolierschicht über der ersten monokristallinen Silizium-Inselzone 102 geformt werden.
tration von 10 cm oder mehr. Die zweite Inselzone 110 überlappt teilweise das freischwebende Gate 114 unter Zwischenfügung einer 500 8 dicken Siliziumoxidschicht 118. Insbesondere weist das freischwebende Gate 114 einen sich über der zweiten Inselzone 110 erstreckenden, vorspringenden Teil 119 auf. Zwischen diesen Teil 119 und die Inselzone 110 ist, wie dargestellt, eine dünne, etwa 150 A dicke Siliziumoxidschicht 121 eingefügt. Ein(e) Steuer-Gate(elektrode) 120 aus einer 4000. S dicken polykristallinen Siliziumschicht ist über dem freischwebenden Gate 114 angeordnet, indem eine zweite . Gate-Isolierschicht 122 aus einer etwa 800 A dicken Siliziumoxidschicht zwischen das Steuer-Gate.120 und das freischwebende Gate 114 eingefügt worden ist. Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 aus einer Siliziumoxidschicht ausgebildet, über der Feldisolierschicht 124 sind eine Bitleitung 126 und eine Ladungssteuerleitung 128, die beide aus Aluminium bestehen, verlegt. Die Bitleitung 126 ist an einer Kontaktstelle 130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung 128 an einer Kontaktstelle 132 an die zweite monokristalline Silizium-Inselzone angeschlossen ist. Die zweite Inselzone 110 kann offensichtlich unter Zwischenfügung einer Isolierschicht über der ersten monokristallinen Silizium-Inselzone 102 geformt werden.
2ο
Im folgenden ist eine dritte Ausführungsform der erfindungsgemäßen
leistungslosen bzw, nichtflüchtigen Halbleiter-Speichervorrichtung
anhand der Fig. 13 bis 15 beschrieben. Fig. 13 ist wiederum eine Aufsicht auf eine Speicherzelle 100 von einem Bit bei einer Halbleiter-Speichervorrichtung,
während die Fig. 14 und 15 Schnitte längs der Linien XIV-XIV bzw. XV-XV in Fig. 13 sind. Zunächst ist eine als Ladungssteuerklemme für
das freischwebende bzw. "floating" Gate dienende zweite
Silizium-Inselzone 110 auf einem isolierenden Substrat 1Ol aus Saphir ausgebildet. Sodann ist eine Siliziumoxidschicht
146 als Isolierzwischenlage auf dem isolierenden Substrat 101, mit Ausnahme seiner die
. zweite Inselzone 110 aufweisenden Fläche, ausgebildet. Weiterhin ist eine erste monokristalline Silizium-Inselzone
102 von 0,5 ^iim Dicke nach einem Graphoepitaxie-Verfahren
auf der Siliziumoxidschicht 146 ausgebildet. Die erste Inselzone 102 besteht aus einer N -Sourcezone
104, einer p-Aktivzone 106 und einer N -Drainzone 108. Die erste tnselzone 102 ist gegenüber der zweiten
Inselzone.110 elektrisch völlig isoliert. Die Aktivzone in der ersten Silizium-Inselzone 102 ist eine p-Zone,
die ein Fremdatom, z.B. Bor, in einer Konzentration von 10 cm enthält. Ein freischwebendes Gate
vom p- oder η-Typ in Form einer 3000 S dicken polykristallinen
Siliziumschicht ist unter Zwischenfügung einer ersten Gate-Isolierschicht 116 aus einer 500 A
dicken Siliziumoxidschicht über der gesamten Aktivzone 106 ausgebildet. Die zweite monokristalline Silizium-Inselzone
110 ist eine P -Zone mit einer Fremdatom-,
•I Q _o
z.B. Borkonzentration von 10 cm oder mehr. Die zweite Inselzone 110 überlappt unter Zwischenfügung '
einer 500 A dicken Siliziumoxidschicht 118 teilweise das freischwebende Gate 114. Insbesondere weist das
-2C-
freischwebende Gate 114 einen über der zweiten Inselzone
110 verlaufenden, vorspringenden Teil 119 auf. Eine dünne, etwa 150 A-dicke Siliziumoxidschicht 121 ist
zwischen den Teil 119 und die Inselzone 110 eingefügt. Ein Steuer-Gate 120 aus einer 4000 S dicken polykristallinen
Siliziumschicht ist auf dem freischwebenden Gate 114 in der Weise ausgebildet, daß eine zweite
Gate-Isolierschicht 122 aus einer etwa 800 A dicken Siliziumoxidschicht zwischen das Steuer-Gate 120 und
das freischwebende Gate 114 eingefügt ist. Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 in
Form einer Siliziumoxidschicht vorgesehen, über der Feldisolierschicht 124 sind eine Bitleitung 126 und
eine Ladungssteuerleitung 128, die beide aus Aluminium bestehen, verlegt. Die Bitleitung 126 ist an einer
Kontaktstelle 130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung 128 an einer Kontaktstelle
132 mit der zweiten Inselzone 110 verbunden ist.
Nachstehend ist eine vierte Ausführungsform der erfindungsgemäßen lei stungslor.en bzw. nichtfl acht Igen HaIhleiter-Speichervorrichtung
anhand der Fig. 16 bis 18 beschrieben, die eine Aufsicht auf eine Einbit-Speicherzelle
(Fig. 16) sowie Schnitte längs der Linien XVII-XVII und XVIII-XVIII (Fig. 17 bzw. 18) zeigen. Auf
einem Halbleitersubstrat 140 eines geeigneten Leitungstyps ist eine erste Isolierschicht 142 aus z.B. SiO
ausgebildet, auf der wiederum eine erste, 0,5 ^im dicke
monokristalline Silizium-Inselzone 102 aus einer Sourcezone, einer aktiven Zone bzw. Aktivzone 106 und einer
Drainzone 108 ausgebildet ist. Weiterhin ist auf der Isolierschicht 142 eine 0,5 um dicke zweite monokristalline
Si lizium-Inselschicht 110 ausgebildet, di<·
durch ein Isoliermaterial 112 gegenüber der ersten
Inselzone 102 vollständig isoliert ist. Die zweite Inselzone 110 dient als Ladungssteuerklemme für das freischwebende
bzw. "floating" Gate. Die Aktivzone 106 in der ersten Inselzone 102 ist eine p-Zone mit einem Fremdatomf
z.B. Bor, in einer Konzentration von 10 cm Über der Aktivzone 106 ist ein freischwebendes Gate
des p- oder η-Typs in Form einer 3000 S dicken polykristallinen
Siliziumschicht dadurch ausgebildet, daß eine erste Gate-Isolierschicht 116 als 500 S dicke
Siliziumoxidschicht zwischen das freischwebende Gate
114 und die Aktivzone 106 eingefügt ist. Die zweite monokristalline Silizium-Inselzone 110 ist eine P Zone
mit einer Fremdatom-, z.B. Borkonzentration von 18 — 3
10 cm oder mehr. Die zweite Inselzone 110 überlappt unter Zwischenfügung einer 500 A dicken Siliziumoxidschicht
118 teilweise das freischwebende Gate 114.
Insbesondere weist das freischwebende Gate 114 einen vorspringen Teil 119 auf, der sich über der zweiten
Inselzone 110 erstreckt. Eine dünne, etwa 150 A dicke Siliziumoxidschicht 121 ist, wie dargestellt, zwischen
den Teil 119 und die Inselzone HO eingefügt." Über dem freischwebenden Gate 114 ist ein Steuer-Gate 120
in Form einer polykristallinen Siliziumschicht von 4000 A Dicke in der Weise angeordnet, daß eine zweite
Gate-Isolierschicht 122 als etwa 800 S dicke Siliziumoxidschicht zwischen Steuer-Gate 120 und freischwebendes
Gate 114 eingefügt worden ist. Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 in Form einer
Siliziumoxidschicht ausgebildet. Eine Bitleitung 126 und eine Ladungssteuerleitung 128, die beide aus Aluminium
bestehen, sind über der Feldisolierschicht 124 verlegt. Die Bitleitung 126 ist dabei an einer Kontaktstelle
130 mit der Drainzone 108 verbunden, während die Ladungssteuerleitung 128 an einer Kontaktstelle
an die zweite Inselzone 110 angeschlossen ist. Ersichtlicherweise kann anstelle der SiO -Schicht eine Si„N -
2 3 4
bzw. Siliziumnitridschicht als Isolierschicht 142 verwendet werden.
Eine fünfte Ausführungsform der erfindungsgemäßen Halbleiter-Speichervorrichtung
ist in den Fig. 19 bis 21 dargestellt. Fig. 19 zeigt dabei eine Aufsicht auf eine
Einbit-Speicherzelle dieser Halbleiter-Speichervorrichtung,
während die Fig. 20 und 21 Schnitte längs der Linien XX-XX bzw. XXI-XXI in Fig. 19 sind. Dabei sind
auf einem p-Typ-Halbleitersubstrat 140 eine Sourcezone
104, eine aktive Zone bzw. Aktivzone 106 und eine Drainzone 108 ausgebildet. Eine Isoliermaterialschicht
144 aus Siliziumoxid ist auf dem Halbleitersubstrat vorgesehen, um eine monokristalline Silizium-Inselzone
110 vom Substrat 140 zu trennen. Die 0,5 um dicke Inselzone 110 ist auf dem Isolierzwischenmaterial 144
nach dem Graphoepitaxieverfahren ausgebildet, und sie dient als Ladungssteuerklemme des freischwebendea
Gates. Die nahe der Oberfläche des p-Typ-Halbleitersubstrats
140 befindliche Aktivzone 106 ist eine p-Zone mit einem Fremdatom, z.B. Bor, in einer Konzentration
von 10 cm . Ein freischwebendes Gate 114 des p- oder η-Typs in Form einer 30O0A dicken polykristallinen
Siliziumschicht ist auf der Aktivzone 106 ausgebildet, und zwar unter Zwischenfügung einer ersten Gate-Isolierschicht
116 aus einer 500 A dicken Siliziumoxidschicht zwischen das freischwebende Gate 114 und die Aktivzone
106. Die Inselzone 110 ist eine P -Zone mit einer Fremd-
18 —3 atom-j z.B. Borkonzentration von 10 cm oder mehr. Die
Inselschicht 110 überlappt teilweise das freischwebende Gate 114 mit einer zwischengefügten Siliziumoxidschicht
118 von 500 8 Dicke. Insbesondere weist das freischwe-
bende Gate 114 einen sich über die monokristalline Silizium-Inselschicht 110 erstreckenden vorspringenden
Teil 119 auf. Zwischen den Teil 119 und die Inselschicht 110 ist, wie dargestellt, eine dünne, etwa 150 S dicke
Siliziumoxidschicht 121 eingefügt. Ein Steuer-Gate 120 in Form einer 4000 S. dicken polykristallinen Siliziumschicht
ist auf bzw. über dem freischwebenden Gate 114 angeordnet, und zwar unter Zwischenfügung einer
zweiten Gate-Isolierschicht 122 als etwa 800 S dicke Siliziumoxidschicht zwischen Steuer-Gate 120 und freischwebendes Gate 114. Auf dem Steuer-Gate 120 ist eine
Feldisolierschicht 124 in Form einer Siliziumoxidschicht ausgebildet. Ober der Fe]disolierschient 124 sind eine
Mi l Lei t. uiiij 126 und eine LadunyssLeuerlei tung 128, die
beide aus Aluminium geformt sind, verlegt. Die Bitleitung 126 ist an einer Kontaktstelle 130 mit der Drainzone 108 verbunden,während die Ladungssteuerleitung
128 an einer Kontaktstelle 132 mit der zweiten Inselschicht 110 verbunden ist. Für das Isolierzwischen-(lagen)material
144 kann anstelle von Siliziumoxid auch Siliziumnitrid oder eine Siliziumoxid-Siliziumnitrid-Schicht
verwendet werden.
Obgleich die Silizium-Inselschicht 110 aus polykristallinem
Silizium bestehen kann, kann sie nach dem erwähnten Graphoepitaxieverfahren (graphoepitaxy
technique) ohne weiteres auch aus monokristallinem Silizium hergestellt werden. In diesem Fall kann auf
dem monokristallinen Silizium eine Oxidschicht gleichmäßiger Dicke geformt werden.
Nachstehend ist eine sechste Ausführungsform der erfindungsgemäßen
Halbleiter-Speichervorrichtung anhand der Fig. 22 bis 24 beschrieben. Fig. 22 ist dabei eine
Aufsicht auf eine Einbit-Speicherzelle dieser Speicher-
Ί1^RSI7
vorrichtung, während die Fig. 23 und 24 Schnitte längs der Linien XX1II-XX1II bzw. XXIV-XXlV in Fig. 22 sind.
Auf einem n-Typ-Halbleitersubstrat 140 ist eine Siliziumoxid-Trennschicht
146 ausgebildet, auf der wiederum eine 0,5 ^μΐη dicke monokristalline Silizium-Inselzone 102 mit
einer Sourcezone 104, einer Aktivzone 106 und einer Drainzone 108 nach dem Graphoepitaxieverfahren ausgebildet
ist. In der Oberfläche des Substrats 140 ist nach dem Fremdatomdiffusionsverfahren eine mit einem
p-Typ-Fremdatom dotierte Zone 148 geformt, die als Ladungssteuerklemme des freischwebenden bzw. "floating"
Gates dient..Die Aktivzone 106 in der Silizium-Inselzone
102 ist eine p-Zone, die ein Fremdatom, z.B. Bor, in einer Konzentration von 10 cm enthält. Über der
Aktivzone 1Ο6 ist ein 3000 Ä dickes freischwebendes Gate
114 vom p- oder η-Typ aus polykristallinem Silizium ausgebildet, wobei eine 500 A dicke erste Gate-Isolierschicht
116 aus Siliziumoxid zwischen dem freischwebenden Gate 114 und der Aktivzone 106 angeordnet ist.
Die Fremdatom-Dotierungszone 148 ist eine P -Zone mit
■IQ O
einer Fremdatom-, z.B. Borkonzentration von 10 cm oder mehr, und sie überlappt unter Zwischenfügung einer
500 A dicken Siliziumoxidschicht 118 teilweise das freischwebende Gate 114. Insbesondere weist das freischwebende Gate 114 einen vorspringen, über der Dotierungszone
148 verlaufenden Teil 119 auf. Zwischen diesen Teil 119 und die Dotierungszone ]48 ist, wie claraestellt,
eine dünne Siliziumoxidschicht 121 von etwa
^O 150 A Dicke eingefügt. Ein Steuer-Gate 120 in Form
einer 4000 S dicken polykristallinen Siliziumschichtist
über dem freischwebenden Gate 114 angeordnet, indem eine zweite Gate-Isolierschicht 122 aus einer
etwa 800 A dicken Siliziumoxidschicht zwischen das ° Steuer-Gate 120 und das freischwebende Gate 114 einge-
fügt ist. Auf dem Steuer-Gate 120 ist eine Feldisolierschicht 124 aus Siliziumoxid ausgebildet. Eine Bitleitung
126 und eine Ladungssteuerleitung 128, die beide aus Aluminium bestehen, sind über der Feldisolierschicht
124 verlegt. Die Bitleitung 126 ist an einer Kontaktstelle 130 an die Drainzone 108 angeschlossen, während
die Ladungssteuerleitung 128 an einer Kontaktstelle mit der Fremdatom-Dotierungszone 148 verbunden ist.
10
15
20
25 i
30
35
Leerseite
Claims (18)
- • · * 4P a t e η L an α ρ rüeh ο(1.) Leistungslose bzw. nichtflüchtige Halbleiter-Speichervorrichtung, gekennzeichnet durch eine erste Halbleiterzone (102), in welcher eine Source-, eine Aktiv- und eine Drainzone ausgebildet sind, durch eine von der ersten Halbleiterzone (102) elektrisch isolierte, zweite Halbleiterzone (110), durch eine unter Zwischenfügung einer ersten Isolierschicht (116, 118, 121) auf erster und zweiter Halbleiterzone (102 bzw. 110) angeordnete freischwebende bzw. "floating" Gate—Elektrode (114), welche der zweiten Halbleiterzone (110) unter Zwischenfügung der ersten Isolierschicht (121) zugewandt ist bzw. gegenübersteht, so daß zur Steuerung einer Ladungsmenge in der freischwebenden Gate-Elektrode (114) eine Ladung zwischen letzterer und der zweiten Halbleiterzone (110) übertragbar ist, und durch eine auf der freischwebenden Gate-Elektrode (114) mit zwischengefügter zweiter Isolierschicht (122) ausgebildete Steuer-Gateelektrode (120).
- 2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß erste und zweite Halbleiterzone (102 bzw. 110) auf einem isolierenden Substrat (101) ausgebildet und durch eine dritte Isolierschicht (112)elektrisch gegeneinander isoliert sind. 30
- 3. Speichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das isolierende Substrat (IQ]) aus einem Isoliermaterial mit Saphir- oder Spinellgefüge
- 4. Speichervorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet/ daß erste und zweite Halbleiterzone (102 bzw. 110) jeweils aus monokristallinem Silizium geformt sind.
- 5. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterzone (102) auf einem isolierenden Substrat (101) ausgebildet ist und daß die zweite Halbleiterzone (llo) auf dem isolierenden Substrat (101) unter Zwischenfügung einer dritten Isolierschicht (144) ausgebildet ist.
- 6. Speichervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das isolierende Substrat (101) aus einem Isoliermaterial mit Saphir- oder Spinellgefüge besteht.
- 7. Speichervorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß erste und zweite Halbleiterzone (102 bzw. 110) jeweils aus monokristallinem Silizium geformt sind.
- 8. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterzone (102) auf einem isolierenden Substrat (101) unter Zwischenfügung einer dritten Isolierschicht (146) ausgebildet ist und daß die zweite Halbleiterzone (110) auf dem isolierenden Substrat (101) (unmittelbar) ausgebildetist.
35- - 9. Speichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das isolierende Substrat (101) aus einem Isoliermaterial mit Saphir- oder SpinelIgefüge besteht.
- 10. Speichervorrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß erste und zweite Halbleiterzone (102 bzw. 110) jeweils aus monokristallinem Silizium geformt sind.
- 11. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß erste und zweite Halbleiterzone (102,110) unter Zwischenfügung einer dritten Isolierschicht (142) auf einem Halbleitersubstrat (140) so ausgebildet sind, daß sie letzterem gegenüber elektrisch isoliert sind.
20 - 12. Speichervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die dritte Isolierschicht (142) aus Siliziumoxid oder Siliziumnitrid hergestellt ist.
- 13. Speichervorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß erste und zweite Halbleiterzone (102 bzw. 110) jeweils aus monokristallinem Silizium geformt sind.
- 14. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterzone (104, 106, 108) in einem Halbleitersubstrat (140) ausgebildet ist unddaß die zweite Halbleiterzone (110) unter Zwischenfügung einer dritten Isolierschicht (144) so auf dem Halbleitersubstrat (140) ausgebildet ist, daß sie gegenüber der ersten Halbleiterzone (104, 106, 108) elektrisch isoliert ist.
- 15. Speichervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die zweite Halbleiterzone (110) aus monokristallinein Silizium aeformt ist.
- 16. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Halbleiterzone (148) in einem Halbleitersubstrat (140) ausgebildet ist und daß die erste Halbleiterzone (102) unter Zwischenfügung einer dritten Isolierschicht (146) so auf dem •V Halbleitersubstrat (140) ausgebildet ist, daß sie.gegenüber der zweiten Halbleiterzone (148) elektrisch * isoliert ist.
- 17. Speichervorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die erste Halbleiterzone (102) aus monokristallinem Silizium geformt ist.
- 18. Speichervorrichtung nach einem der Ansprüche 1, 2, 5, 8, 11, 14 oder 16, dadurch gekennzeichnet, daß diezweite Halbleiterzone (110) als Ladungsinjektoreinheit für mehrere freischwebende bzw. "floating" Gate-Elektroden (114) von "Floating Gate"-M0S- bzw. FAMOS-Transistoren vorgesehen ist.
35
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55134080A JPS5759387A (en) | 1980-09-26 | 1980-09-26 | Semiconductor storage device |
| JP56084317A JPS57199263A (en) | 1981-06-03 | 1981-06-03 | Semiconductor memory |
| JP56084319A JPS57199265A (en) | 1981-06-03 | 1981-06-03 | Semiconductor memory |
| JP56084318A JPS57199264A (en) | 1981-06-03 | 1981-06-03 | Semiconductor memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3136517A1 true DE3136517A1 (de) | 1982-06-16 |
| DE3136517C2 DE3136517C2 (de) | 1985-02-07 |
Family
ID=27466953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3136517A Expired DE3136517C2 (de) | 1980-09-26 | 1981-09-15 | Nichtflüchtige Halbleiter-Speichervorrichtung |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4453234A (de) |
| DE (1) | DE3136517C2 (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0167595A1 (de) * | 1984-01-06 | 1986-01-15 | Advanced Micro Devices, Inc. | Eprom-speicherzelle |
| EP0183235A2 (de) * | 1984-11-26 | 1986-06-04 | Kabushiki Kaisha Toshiba | Nichtflüchtige Halbleiterspeicheranordnung |
| WO1988002174A2 (en) * | 1986-09-22 | 1988-03-24 | Ncr Corporation | Nonvolatile memory cell array |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736342A (en) * | 1985-11-15 | 1988-04-05 | Texas Instruments Incorporated | Method of forming a field plate in a high voltage array |
| JPH01108778A (ja) * | 1987-10-21 | 1989-04-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US4924437A (en) * | 1987-12-09 | 1990-05-08 | Texas Instruments Incorporated | Erasable programmable memory including buried diffusion source/drain lines and erase lines |
| US5886376A (en) * | 1996-07-01 | 1999-03-23 | International Business Machines Corporation | EEPROM having coplanar on-insulator FET and control gate |
| US5838040A (en) * | 1997-03-31 | 1998-11-17 | Gatefield Corporation | Nonvolatile reprogrammable interconnect cell with FN tunneling in sense |
| US6252275B1 (en) | 1999-01-07 | 2001-06-26 | International Business Machines Corporation | Silicon-on-insulator non-volatile random access memory device |
| WO2009136615A1 (en) * | 2008-05-09 | 2009-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Non-volatile semiconductor memory device |
| US8188535B2 (en) * | 2008-05-16 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof |
| US8198666B2 (en) * | 2009-02-20 | 2012-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a nonvolatile memory element having first, second and third insulating films |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2643948A1 (de) * | 1976-09-29 | 1978-03-30 | Siemens Ag | Baustein mit in einer matrix angeordneten speicher-fets |
| DE2743422A1 (de) * | 1977-09-27 | 1979-03-29 | Siemens Ag | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
| DE2908796B2 (de) * | 1979-03-07 | 1981-07-30 | Siemens AG, 1000 Berlin und 8000 München | Umprogrammierbare Halbleiter-Festwertspeicher vom Floating-Gate-Typ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919711A (en) * | 1973-02-26 | 1975-11-11 | Intel Corp | Erasable floating gate device |
| US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
-
1981
- 1981-09-15 DE DE3136517A patent/DE3136517C2/de not_active Expired
- 1981-09-16 US US06/302,776 patent/US4453234A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2643948A1 (de) * | 1976-09-29 | 1978-03-30 | Siemens Ag | Baustein mit in einer matrix angeordneten speicher-fets |
| DE2743422A1 (de) * | 1977-09-27 | 1979-03-29 | Siemens Ag | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
| DE2908796B2 (de) * | 1979-03-07 | 1981-07-30 | Siemens AG, 1000 Berlin und 8000 München | Umprogrammierbare Halbleiter-Festwertspeicher vom Floating-Gate-Typ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0167595A1 (de) * | 1984-01-06 | 1986-01-15 | Advanced Micro Devices, Inc. | Eprom-speicherzelle |
| EP0167595A4 (de) * | 1984-01-06 | 1988-02-03 | Advanced Micro Devices Inc | Eprom-speicherzelle. |
| EP0183235A2 (de) * | 1984-11-26 | 1986-06-04 | Kabushiki Kaisha Toshiba | Nichtflüchtige Halbleiterspeicheranordnung |
| EP0183235A3 (en) * | 1984-11-26 | 1987-10-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| WO1988002174A2 (en) * | 1986-09-22 | 1988-03-24 | Ncr Corporation | Nonvolatile memory cell array |
| WO1988002174A3 (en) * | 1986-09-22 | 1988-07-28 | Ncr Co | Nonvolatile memory cell array |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3136517C2 (de) | 1985-02-07 |
| US4453234A (en) | 1984-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4016346C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung | |
| DE3850943T2 (de) | Löschbaren programmierbarer Speicher. | |
| DE69333359T2 (de) | Herstellungsverfahren einer EEPROM-Zellen-Matrix | |
| DE3103160C2 (de) | Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher | |
| DE69428658T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung | |
| DE2600337C2 (de) | Halbleiterspeicheranordnung | |
| DE2235533C3 (de) | Halbleiterbauelement mit einem Ladungsspeicherelement | |
| DE10036911C2 (de) | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle | |
| DE69319384T2 (de) | Mit allen Funktionen ausgestattete hochintegrierte EEPROM-Zelle mit Poly-Tunnel-Zwischenstück und Herstellungsverfahren | |
| DE69628056T2 (de) | Halbleiterspeicheranordnung und Verfahren zur Steuerung | |
| DE3334557A1 (de) | Permanentspeicher | |
| DE2657643A1 (de) | Halbleiteranordnung fuer ein speicherelement | |
| DE3117719A1 (de) | Nichtfluechtiger eprom und eeprom mit erhoehtem wirkungsgrad | |
| DE3029539A1 (de) | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle | |
| DE3019850A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2916884A1 (de) | Programmierbare halbleiterspeicherzelle | |
| DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
| DE3136517A1 (de) | Leistungslose bzw. nichtfluechtige halbleiter-speichervorrichtung | |
| DE69226176T2 (de) | Elektrisch aenderbare einzel-transistor-halbleiterfestwertspeicheranordnung | |
| DE69407318T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung | |
| DE69115079T2 (de) | Nichtflüchtige Halbleitervorrichtung. | |
| DE2614698C2 (de) | Halbleiterspeicher | |
| DE69513207T2 (de) | Halbleitervorrichtung | |
| DE69528118T2 (de) | Speichermatrix mit einer vergrabenen Schicht und Löschverfahren | |
| DE69218878T2 (de) | Nichtflüchtiger Halbleiterspeicher |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |