DD141082A5 - Datenspeicherzelle - Google Patents

Description

Datenspeicherzelle

Anwendungsgebiet der Erfindung

Die Erfindung betrifft integrierte Halbleiter-Speicherschaltungen, die binäre Information in einem Kondensator speichern·

Charakteristik der bekannten technischen Lösungen

Integrierte Halbleiter-Speicherschaltungen, insbesondere solche, die Zellen verwenden, die im wesentlichen aus einem Speicherkondensator und einem Schalter bestehen, haben Speicher mit sehr hoher Zellendichte ermöglicht. Eine der simpelsten Schaltungen für kleine Speicherzellen ist beschrieben in der US-Patentschrift Nr, 3 387 286. Jede dieser Zellen verwendet einen Speicherkondensator und einen als Schalter zur wahlweisen Verbindung des Kondensators mit einer Bit-/Abfrageleitung wirkenden FET· In der US-Patentschrift Nr₆ 3 811 076 ist eine aus einem Element bestehende FET-Speicherzelle der oben beschriebenen Art beschriebenj die mit sehr kleinen Abmessungen dadurch hergestellt werden konnte, daß eine Schicht dotierten polykristallinen Siliciums durch ein auf der Oberfläche eines Halbleitersubstrates niedergeschlagenes dielektrisches Medium abgetrennt wurde und so ein Speicherkondensator gebildet wurde«

In der US-Patentschrift Nr* 3 979 734 wird ein schneller

-a- 20 6 34 7

Speicher aus kleinen Zellen beschrieben, die Speicherkondensatoren und bipolare Transistoren verwenden· In dieser wortorganisierten Speicheranordnung ist in jeder Zelle der Speicherkondensator einfach mit einem Anschluß an eine separate Bit-/Abfrageleitung angeschlossen, während ausgewählte, ein Wort bildende Zellen gleichzeitig durch einen Wortimpuls angesteuert werden, um den anderen Anschluß des Speicherkondensators dieses Wortes zu koppeln. Die bipolaren Transistoren sind jedoch in der Herstellung komplexer als die FET¹S.

Speicher mit Zellen, die zwei aktive Elemente verwenden und ein vorverstärktes Signal auf eine Bit-/Abfrageleitung geben, sind ebenfalls bekannt. Wenn solche Zellen jedoch verwendet werden, führen sie zu einer sehr komplexen Speicheranordnung, die im allgemeinen eine größere Halbleiter fläche verlangt. Sine Speicherzelle mit zwei Elementen ist beschrieben in der US-Patentschrift 3 882 472 und verlangt zwei Leitungen zur Adressierung des Wortes und außerdem Einrichtungen, mit denen verfolgt wird, ob die in den Zellen gespeicherten Daten wahr oder invertiert sind. Eine andere Speicherzelle mit zwei Elementen ist beschrieben in der TJS-Patentschrift Nr. 3 614 749. Dort sind zwei Wortleitungen und zwei Bitleitungen erforderlich, sowie eine große Fläche belegende Kontakte zwischen einer Gate-Elektrode eines Transistors und einer stromführenden Elektrode des zweiten Transistors. Eine dritte Speicherzelle mit zwei Elementen, die in der US-Patentschrift Nr· 3 919 569 beschrieben ist, verwendet komplementäre Transistoren und braucht zwei Bitleitungen·

Die Speicherzelle mit drei Elementen, wie sie in der US-Patentschrift Nr. 3 585 613 beschrieben ist, liefert auch ein

vorverstärktes Signal auf eine Bit-Abfrageleitung, die drei Elemente "belegen jedoch eine ziemlich große Hache auf dem Halbleitersubstrat und verlangen zwei Wortleitungen.

Ziel der Erfindung

Ziel der Erfindung ist es, den bei den bekannten Lösungen erforderlichen Aufwand zu reduzieren·

!Darlegung des Wesens der Erfindung

Die Aufgabe der vorliegenden Erfindung besteht daher in der Schaffung einer verbesserten Speicherzelle mit kleinerer Grundfläche und .einem größeren Signal, als es eine normale Zelle hat, die einfach herzustellen ist und eine hohe Dichte und hohe Geschwindigkeit aufweist_o Diese Zellen sollen dynamisch sein und jede soll zwei aktive Elemente enthalten, eine Wortleitung und eine Bit-/Abfrageleitung benötigen und auf einer wesentlich·reduzierten Fläche eines Halbleiterchips ausgebildete Unterstützungsschaltungen benutzen. Eine aus solchen Zellen bestehende Speicheranordnung soll in einem Fabrikationsprozeß hergestellt v/erden«. Der Abfrageverstärker soll nur eine kleine Fläche erfordern und von einfacher Konstruktion für schnellen Betrieb sein.

Die erfindungsgemäße verbesserte Speicheranordnung soll dynamische Zellen benutzen, bei denen die Bit-/Abfrageleitung nicht auf einen Mittelwert zwischen einer vorgegebenen hohen und niedrigen Spannung, die die binäre Information anzeigen, vorgeladen werden muß· Die von den Speicherzellen erzeugten Signale.sollen eine Funktion der Erholungszeitkonstante eines

-4-206347

Widerstandes und eines Speicherkondensators der Zelle sein· Sie sollen vorverstärkt werden, bevor sie auf die Bit-/Abfrageleitung der Speicheranordnung gelangen·

Die Erfindungsaufgabe wird durch einen Speicher gelöst, der eine serielle Anordnung eines Ladungsspeicherelementes, einer Impedanz und eines eine Bit-/Abfrageleitung und einen Referenzpunkt verbindenden Schalters enthält, wobei ein Verstärker mit seinem Eingang an die serielle Anordnung an einem Punkt zwischen dem Ladungsspeieher element und der Impedanz und mit seinem Ausgang an die Bit-/Abfrageleitung angeschlossen ist· Der Schalter wird durch einen Puls von einer Wortleitung gesteuert. In einem vorgezogenen Ausführungsbeispiel der Erfindung ist das Ladungsspeicherelement ein Kondensators die Impedanz ein Widerstand und der Schalter und der Verstärker ein erster bzw· zweiter EET. Bei Verwendung integrierter Halbleiter wird der Widerstand vorzugsweise auf der Oberfläche des Halbleiter substrates ausgebildet, er vergrößert daher nicht die von der Zelle benötigte Fläche.

Der Ausgang des Verstärkers ist vorteilhaft über das Schaltelement mit der Bitleitung verbunden, er kann aber auch direkt mit der Bitleitung verbunden sein.

Vorteilhaft ist der Schalter in der Reihenschaltung zwischen Ladungsspeieher und Impedanz angeschlossen.

Es ist vorteilhaft, daß, wenn der Verstärker ein Feldeffekttransistor ist, dessen Eingang am Punkt zwischen Ladungsspeicher und Impedanz liegt und dessen Ausgangselektrode auf die Bitleitung wirkt, der dritten Elektrode ein Steuersignal zugeführt wird.

Ausfiüirungsbeispiel

Ausführungsbeispiele, der Erfindung sind in den beiliegenden Zeichnungen dargestellt und werden anschließend näher beschrieben. Es zeigen:

Figo 1: ein Ausführungsbeispiel der Speicherzellenschaltung,

Pig· 2: das Ausführungsbeispiel der Fig. 1 im einzelnen,

ig· 3^: ©in Ausführungsbeispiel der erfindungsgemäßen Speicherzelle, das schneller arbeitet als die in Pig· 2 gezeigte Zelle,

Pig. 4: ein weiteres Aasführungsbeispiel der erfindungsgemäßen Speicherzelle, bei der eine Vorladungs-Keferenzspannung der Bit-/Abfrageleitung niedriger ist als die volle Ladespannung der Zelle,

Pig* 5'· eia weiteres Ausführungsbeispiel, in dem der Speicherkondensator direkt mit einer Bit-/Abfrageleitung verbunden ist,

Pig» 6: ein weiteres Ausführungsbeispiel der Speicherzelle ähnlich der in Pig· 3 gezeigten Schaltung, jedoch mit Punkten unterschiedlichen Eeferenzpotentiales,

Pig. 7* ein weiteres Ausführungsbeispiel der erfindungsgemäßen Speicherzelle, die im Gegensatz zu der in Pig· 2 gezeigten Schaltung Punkte unterschiedlichen Eeferenzpotentials einschließlich eines Re-

_6- 20 6 34 7

ferenzpotentiales in gepulster Form aufweist,

21g. 8 einen Querschnitt durch die Zellenstruktur der bis 13 · vorliegenden Erfindung in integrierter Form während verschiedener Prozeßschritte, insbesondere für die in den Fig. 2 und 7 gezeigten Schaltungen

Fig· 14 einen Querschnitt durch die komplette Zellenstruktur der in Fig. 4 gezeigten Schaltung,

Fig. 15^: eine Speicheranordnung, in der die meisten der in Fig. 1 bis 7 gezeigten Zellen benutzt werden können und

Fig· 16: ein Pulsdiagramm zum Betreiben des in Fig. I5 gezeigten Speichers·

Aufbau der Speicherzelle

In Fig» 1 ist im einzelnen ein Ausführungsbeispiel einer erfindungsgemäßen Speicherz eilen-Schaltung gezeigt, die aus einer Reihenschaltung 1 mit einem als Schalter wirkenden ersten FET 2, einem Ladungsspeicher in Form eines Speicherkondensators 3 und einer Impedanz in Form eines Widerstandes 4 besteht. Die Reihenschaltung 1 ist zwischen eine Bit-/Abfrageleitung 5 und ein Referenzpotential wie etwa Erdpotential gelegt. Ein als Verstärker wirkender zweiter FET 6 ist mit seinem Eingang an den gemeinsamen Punkt zwischen dem Speicherkondensator 3 und die Impedanz 6 angeschlossen. Der Ausgang des Verstärkers FET 6 ist an den gemeinsamen Punkt

-7- 206 34 7

zwischen dem Schalter-EET 2 und. dem Speicherkondensator Klange schlossen. Eine Wahl- oder Wortleitung 7 ist mit dem Schalter-EET 2 verbunden und steuert seinen Betrieb·

Sohreiboperation

Im Betrieb der in Pig· 1 gezeigten Speicherzeilen-Schaltung wird Information in den Speicherkondensator 3 dadurch geschrieben, daß man die Bit-/Abfrageleitung 5 vorlädt auf eine Spannung +YH beim Speichern z_e B. eines Einer-Informationsbits und den Schalt er-E¹ET 2 schließt durch Anlegen eines Impulses von der Wortleitung 7 an den Schalter-EET 2, um den Speicherkondensator 3 aufzuladen· Um ein Null-Informationsbit zu speichern, wird die Bitabfrageleitung 5 ^auf eine niedrige Spannung, z. B. Erdpotential, aufgeladen, bevor der Schalter-EEQ? 2 geschlossen wird» Da die Bitabfrageleitung 5 Erdpotential führt, wird der Speicherkondensator 3 nicht geladen·

Leseop^eration

Um Information aus der Zeilenschaltung zu lesen, wird eine Spannung +VH an die Bitabfrageleitung 5 angelegt, und ein Impuls von der Wortleitung 7 schließt den Schalter-FET 2. Wenn im Speicherkondensator 3 eine Eins gespeichert ist, d. h· der Kondensator geladen ist,, bleibt die Spannung auf der Bitabfrageleitung im wesentlichen auf dem Pegel +VH und der Verstärker-EET 6 arbeitet nicht. Wenn der Speicherkondensator 3 ein Null-Bit gespeichert hat, also nicht geladen ist, lädt die Spannung +VH auf der Bitabfrageleitung 5'den Speicherkondensator 3 auf und entwickelt eine Spannung über der Impedanz 4, die an den Eingang des Verstärkers 6 angelegt wird und diesen einschaltet. Dadurch wird die Bitabfragelei-

20 6 347

tung über den Schalter-FET 2 und den Verstärker-FET 6 an Erde entladen· Die Zeit des Spannungsüberganges über der Impedanz 4 wird bestimmt durch die EC-Zeitkonstante der Reihenschaltung 1· Wenn die Spannung +VH auf der Bitabfrageleitung 5 z* B₀ 10 Volt beträgt, läßt sich ein großes Signal von 1 bis 2 Volt auf der Bitabfrageleitung 5 unter Verwendung des Verstärker-FET's 2 erzeugen· Ein einfacher Abfrageverstärker, der mit der Bitabfrageleitung 5 gekoppelt werden kann und noch in Verbindung mit Figo 15 beschrieben wird, kann dann den Übergang bis herunter auf 0 Volt oder Erde verstärken. Da das in der Zelle entwickelte Signal groß ist, werden an den Abfrageverstärker weniger hohe Anforderungen gestellt. Da die Spannung auf der Bitabfrageleitung bei +VH begann, ist hinterher keine Hochziehschaltung erforderlich, um die verlorene Ladung wieder aufzufüllen, wie es oft in Verbindung mit Abfrageverstärkern für andere Zellenschaltungen notwendig ist·

Aufbau einer weite-ren Speicherzelle

Die in Fig· 2 gezeigte Zellenschaltung gleicht der in Fig· 1 gezeigten, ist jedoch genauer mit Feldeffekttransistoren und der Ausführung der Impedanz Λ als Widerstand dargestellt. Die in Fig. 2 gezeigte Zellenschaltung ist ebenfalls eine Reihenschaltung mit dem Schalter-FET 2, dem Speicherkondensator 3 'and der als Widerstand ausgeführten Impedanz 4. Die Reihenschaltung 1 ist zwischen die Bitabfrageleitung 5 und einen Punkt mit Referenzpotential gelegt, der als Erde bezeichnet ist· Ein zweiter Verstärker-FET 6 ist zwischen dem gemeinsamen Punkt des Schalter-FET 2 und des Speicherkonden- · sators 3 und den Punkt mit Referenzpotential gelegt. Die Gate-Elektrode des Schalter-FET 2 ist mit der Wortleitung 7

und die Gate-Elektrode des Verstärker-FET 6 mit dem gemeinsamen Punkt zwischen dem Speicherkondensator 3 und dem Widerstand 4 verbunden.

Schreiboperation

Um beim Betrieb der in Fig, 2 gezeigten Zellenschaltung ein Einer-Bit in die Zelle zu schreiben, wird die Bitabfrageleitung 5 ^au£ die Spannung +"VH vorgeladen und ein Impuls von der Wortleitung 7 an die Gate-Elektrode des Schalter-FET 2 angelegt, um den Schalter-PET 2 einzuschalten. Dadurch wird der Speicherkondensator 3 auf eine Spannung +17H abzüglich der Schwellwertspannung VT des Schalter-FET 2 aufgeladen» Um ein Kuli-Bit in die Zellenschaltung zu schreiben, wird die Bitabfrageleitung 5 i& wesentlichen auf Erdpotential gesetzt und der Schalter-FET 2 durch einen Impuls von der Wortleitung 7 eingeschaltete Da die Bitabfrageleitung 5 Erdpotential führt, empfängt der Speicherkondensator 3 keine Ladung und somit ist die auf ihm gespeicherte Ladung gleich +VH-VT und stellt ein Einer-Bit dar* Keine Ladung auf dem Kondensator 3 stellt ein Null-Bit dar.

Leseoperation

Um die auf dem Speicherkondensator 3 gespeicherte Information zu lesen, wird die Bitabfrageleitung 5 auf die Spannung +VH aufgeladen und ein Impuls von der Wortleitung 7 an die Gate-Elektrode des Schalter-FET 2 angelegt, um diesen leitend zu machen. Wenn ein Einer-Bit auf dem Speicherkondensator 3 gespeichert ist, bleibt die Spannung auf der Bitabfrageleitung 5 konstante Wenn ein Null-Bit auf dem Speicherkondensator 3 gespeichert ist, wird der Kondensator 3 auf die Spannung +VH-VT aufgeladen und erzeugt eine Übergangsspannung über dem

-¹°- 20 6 34 7

Widerstand 4. Diese Übergangsspannung wird an die Gate-Elektrode des Verstärker-FET 6 angelegt, der dadurch einschaltet und die Bitabfrageleitung über die beiden FET's an der Erde entlädt. Die Über gangs spannung wird durch den Verstärker-EET 6 für einen Zeitabschnitt verstärkt, der durch die EC-Zeitkonstante des Speicherkondensators 3 und des Widerstandes 4 sowie den Miller-Effekt des Verstärker-FET 6 bestimmt wird· Wenn die Spannung auf der Bitabfrageleitung +VH ungefähr 10 Volt beträgt, wird ein großes Signal von 1 bis 2 Volt auf der Bitabfrageleitung 5 durch den zweiten Verstärker-FET 6 erzeugt. Der Verstärker-FET 6 hat einen Schwellwert, wodurch Leckströme des Speicherkondensators 3 wirkungslos sind. Wenn beim Schreiben eine kürzere Zeitkonstante gewünscht wird, kann die Quelle des Verstärker-FET 20 auf eine positive Spannung gepulst werden.

Aufbau einer weiteren Speicherzelle

Die in Fig. 3 gezeigte Reihenschaltung 1 ist ähnlich aufgebaut wie die in_Fig. 2 gezeigte, jedoch ist in Fig. 3 der Verstärker-FST 10 direkt und nicht über den Schalter-FET 2 mit der Bitabfrageleitung 5 verbunden. Die in Fig. 3 gezeigte Schaltung arbeitet schneller als die in Fig. 2 gezeigte, da die Bitabfrageleitung 5 über nur einen Transistor, nämlich den FET 6 an Erde entladen wird und nicht über zwei in Serie geschaltete Transistoren. Die in Figo 3 gezeigte schnellere Schaltung braucht jedoch zur Herstellung eine größere Fläche auf dem Halbleitersubstrat, da eine separate Verbindung von der Bitabfrageleitung direkt zur stromführenden Elektrode des Verstärker-FET 6 gelegt werden muß. Die in Fig. 3 gezeigte Schaltung arbeitet im übrigen ähnlich wie die in Fig. 2 gezeigte.

Aufbau einer modifizierten Speicherzelle

Die in Fig. 4 gezeigte Zellenschaltung ist zwischen die Bitabfrageleitung 5 und einen Punkt mit Referenzpotential der Spannung +"VH gelegt. Der Speicherkondensator 3 liegt zwischen dem Referenzpotential +VH und dem Widerstand 4, und dieser wiederum liegt·zwischen dem Schalter-FET 2 und dem Speicherkondensator 3· Der Verstärker-EET 6 ist an den Punkt zwischen dem ersten Transistor 2 und dem Widerstand 4 und das Referenzpotential +VH angeschlossen. Die Gate-Elektrode des Schalter-FET 2 ist mit der Wortleitung 7 und diejenige des Verstärker-FET 6 ist mit einem Punkt zwischen dem Widerstand 4 und dem Speicherkondensator 3 verbunden.

Schreiboperation

Um beim Betrieb der in Fig. 4 gezeigten Schaltung ein Einer-Bit in die Zelle zu schreiben, wird die Bitabfrageleitung 5 auf eine Spannung +VH vorgeladen, so daß der Kondensator 3 nicht geladen wird, auch wenn ein Impuls von der Wortleitung 7 den Schalter-FET 2 einschaltet, da gleiche Spannung an beiden Seiten des Kondensators 14 liegt. Um ein Null-Bit im Speicherkondensator 14 zu speichern, wird das Potential auf der Bitabfrageleitung auf Erdpotential gesenkt und der Schalter-FET 2 durch einen Impuls von der Wortleitung 7 eingeschaltet, so daß der Speicherkondensator 3 auf die Spannung +VH abzüglich der Schwellwertspannung VT des Schalter-FET 12 geladen wird«

Le seoperation

Beim Lesen wird die Bitabfrageleitung 5 auf Erdpotential gelegt oder auf eine niedrige Spannung getrieben und der

-12- 206347

Schaltertransistor 2 durch einen Impuls von der Wortleitung 7 eingeschaltet· Wenn der Kondensator 3 geladen und somit ein Hull-Bit darin gespeichert wurde, bleibt die Spannung auf der Bitabfrageleitung 5> ^auf Erdpotential· Wenn jedoch ein Einer-Bit auf dem Kondensator 3 gespeichert und dieser nicht geladen wurde, wird über dem Widerstand 4 eine Übergangsspannung entwickelt, die den Verstärkertransistor 6 einschaltet, um die Bitabfrageleitung 5 über die beiden Transistoren 2 und 6 vom Referenzpotential +"VH auf einen Wert zu laden, der wesentlich über Erdpotential liegt«

Weitere modifizierte Speicherzellen

Bei der in Fig. 5 gezeigten Reihenschaltung 1 der Speicherzelle liegt der, Speicherkondensator 3 zwischen der Bitabfrageleitung 5 und dem ersten !Transistor 2 und der Widerstand ist zwischen dem ersten !Transistor 2 und Erdpotential angeschlossen. Der zweite Transistor 6 ist zwischen Erdpotential und die Bitabfr age leitung 5 gelegt· Die Gate-Elektrode des ersten Transistors wiederum ist mit der,Wortleitung 7 und die Gate-Elektrode des zweiten Transistors mit dem Punkt zwischen dem ersten Transistor 2 und dem Widerstand 4 verbunden. Diese Schaltung arbeitet sehr ähnlich wie die in Fig. 3 S©~ zeigte, wird jedoch etwas anders hergestellt.

Die in Fig. 6 gezeigte Schaltung unterscheidet sich von der in Pig. 3 gezeigten dadurch, daß anstelle von Erdpotential die Spannung V_re:Q und V_vej*2 eingesetzt werden. Die Spannungen V _f-, und V_refp betragen bis zu 1 oder 2 Volt gegenüber Erdpotential und werden gemäß der Schwellwertspannung dieser Transistoren eingestellt. Die in Fig. 6 gezeigte Schaltung wird ähnlich betrieben wie die in Fig. 3 gezeigte.

-13- 206347

Die in Pig· 7 dargestellte Schaltung unterscheidet sich von der in Fig, 2 gezeigten dadurch, daß die Referenzpotentiale ^refl ^un(3· ^ref2^{f axis}^^e^^{e von} Erdpotential in Fig. 2 eingesetzt werden_β Die Spannung am Anschluß ^v _refp^f ·*·⁰^ vorzugsweise ein Spannungspuls mit der Größe +VH, der während einer Schreiboperation angelegt wird, um sicherzustellen, daß kein Strom durch den zweiten Transistor 6 fließt. Daher wird, bei einer Schreiboperation die gesamte Ladung von der Bitabfrageleitung 5 an den Speicherkondensator 3 angelegt, wenn ein Einer-Bit in die Zeilenschaltung geschrieben wird. Die in Figo 7 gezeigte Schaltung spart Energie gegenüber der in Fig« 2 gezeigten und arbeitet auch schneller.

Die in den Fig» 1 bis 7 gezeigten Zellenschaltungen können ähnlich hergestellt werden wie die Speicherzellen, die z„ B* beschrieben sind in der deutschen Offenlegungsschrift (BU9-76-004). Das Herstellungsverfahren für die Speicherzellen ist in den Fig. 8 bis 13 im einzelnen im Querschnitt gezeigt·

Herstellung der Speicherzellen

Nach Darstellung in Fig* 8 sind in einem Substrat 8, vorzugsweise aus P-leitendem Silicium, drei N+~Diffusionsbereiche 5', 9 und 10 ausgebildet. Diese Bereiche können auf bekannte ?/eise durch Dotieren von Oxidstreifen und rechteckigen Filmen hergestellt werden. Für die Streifen und Filme kann man eine dotierte Oxidschicht auf der Oberfläche des Substrates 8 ausbilden und dann äie gewünschten Formen für die Streifen und Filme mit entsprechender Maskierung festlegen. Die Bereiche 5¹ und 10 werden mit länglichen dotierten Streifen hergestellt, die auch von anderen nicht dargestellten ZeI-

-14- 20 6 34 7

lenschaltungen auf demselben Substrat benutzt werden, wogegen der Bereich 9 als rechteckiger Punkt hergestellt wird· Das Dotierungsmittel für die Bereiche 5¹ » 9 und 10 wird durch Temperung in das Substrat 30 getrieben. Die dotierten Streifen und Filme werden dann weggeätzt und liefern eine saubere Oberfläche des Siliciumsubstrats. Eine dünne Schicht dielektrischen Materials, vorzugsweise Siliciumdioxid 12, mit einer Dicke von ungefähr 4-50 A, wird dann auf der sauberen Oberfläche des Substrats 8 niedergeschlagen· Die dünne Siliciumdioxidschicht 12 wird auf der Oberfläche des Substrats 8 auf bekannte Art wie etwa thermische Oxidation ausgebildet· Eine erste Schicht leitenden polykristallinen Siliciums oder Polysiliciums 13 wird auf der Siliciumdioxidschicht 12 niedergeschlagen· Die Polysiliciumschicht 13 kann durch Zerlegen von Silan unter Anwesenheit eines borhaltigen Gases wie Diboran, bei einer Temperatur von etwa 900 ⁰G niedergeschlagen werden. Eine Siliciumnitridschicht 14 wird über der ersten Schicht aus Polysilicium 13 und eine zweite Schicht aus Siliciumdioxid 15 auf der Siliciumnitridschicht

14 gemäß Darstellung in Figo 8 niedergeschlagen. Die zweite Siliciumdioxidschicht 15 kann im bekannten pyrolithi sehen Verfahren niedergeschlagen werden. Durch weitere geeignete Maskierung werden die Siliciumnitridschicht 14 und die zweite Siliciumdioxidschicht 15 weggeätzt, ausgenommen Teile zwischen den diffundierten Bereichen 5' und 9 und die Bereiche 9 und 10 selbst, wie es in Hg. 9 dargestellt ist· Die freigelegten Teile der ersten Polysiliciumschicht 13 werden zur Bildung eines Isolators 16 gemäß Darstellung in Fig. 9 oxidiert. Ein. Querschnitt der zweiten Siliciumdioxidschicht

15 über dem 3J+-diffundierten Bereich 9 sowie der Querschnitt des Isolators 16 über der U-H-Diffusion 9» werden jetzt nach

Darstellung in Pig. 10 weggeätzt und die Kanten der ersten Polysiliciumschicht 13 über der N+-Diffusion freigelegt und ebenfalls zur Bildung, einer Isolation 17 gemäß Darstellung in KLg. 11 oxydiert. Im "bekannten Tauchätzverfahren wird jetzt der freigelegte Teil der Siliciumnitridschicht 14 über dem N+-Diffusionsbereich 9 ebenfalls nach Darstellung in Pig. 11 weggeätzte In "bekannter Ionenimplantationstechnik wird der H-i—Diffusionsbereich 9 durch die erste Polysiliciumschicht 13 hindurch gemäß Darstellung in Pig· 11 zur Bildung der H-H-Diffusion 11 ausgedehnt. Eine zweite Schicht polykristallinen Siliciums oder eine Polysiliciums 18, wird über der in Pig* 11 gezeigten Struktur niedergeschlagen, wobei der untere Teil 19 resistiv und der obere Teil 20 dieser Schicht 18 mit Arsen zu einem dünnen Leiterbereich dotiert wird, wie es in Pig. 12 gezeigt ist. Der resistive untere Teil 19 der zweiten Polysiliciumschicht 18 kann z. B. einen-Widerstandswert größer als 1000 Ohm-Zentimeter haben. Durch geeignete Maskierung wird die zweite Polysiliciumschicht 18 weggeätzt und so der in Pig» 12 gezeigte Widerstand 18 gebildet. Der hohe Widerstandswert der Polysiliciumschicht 18 und insbesondere des unteren Teiles 12, lassen sich auf bekannte Weise erreichen, wie sie z. B. beschrieben ist im "Journal of !Ton-Crystalline Solids", 11 (1922), Seiten 219 bis 234 und 1? (1975), Seiten 409"bis 427. Die zwischen den H+-Diffusionsbereichen 5¹ und 11 liegende zweite Siliciumdioxidschicht 15 wird weggeätzt und dann die zweite Polysiliciumschicht 18 oxydiert, zur Bildung einer Isolierschicht 21, gemäß Darstellung in Pig. 13· Die Siliciumnitridschicht 14 über der ersten Polysiliciumschicht 13 wird durch Tauchätzung entfernt, und _ so eine saubere Oberfläche der Polysiliciumschicht 13 geschaffen« Die Metallwortleitung 7» vorzugsweise aus mit Kupfer dotiertem Aluminium bestehend, wird auf der Struktur so

-ie- 20 6

aasgebildet, daß sie die erste Polysiliciumschicht 13 im Bereich zwischen den N+-Diffusionen 5' und 11 kontaktiert. Die Wortleitung 7 wird in geeigneter Ätztechnik ausgebildet·

Modifizierte Struktur einer Speicherzelle

Der in den KLg. 2 oder 7 gezeigte Transistor 2 wird in der Struktur der JIg. 13 durch die N+-Diffusionen 5¹ und 11 ausgebildet, wobei die Gate-Elektrode das Segment der ersten Polysiliciumschicht 13 über der dünnen Siliciumdioxidschicht 12 zwischen den N+-Diffusionen 5^f und 9 ist. Die N-t-Diffusion 5¹ dient außerdem als Bitabfrageleitung der Zellenschaltung. Der Transistor 6 der Schaltung der ELg. 2 oder 7 wird durch die N-*-Diffusion 10 und 11 gebildet, deren Gate-Elektrode das Segment der ersten Polysiliciumschicht 13 zwischen den N+-Diffusionen 10 und 11 ist. Der Kondensator 3 der KLg. 2 oder 7 wird durch den N+-Diffusionsbereich 11, das Segment der ersten leitenden Polysiliciumschicht 13 über dem N-H-Diffusionsbereich 11 und der ersten Siliciumdioxidschicht 12 gebildet. Der Widerstand 4 der Schaltung in den Fig. 2 oder 7, ist in ELg. 13 als Teil 19 der zweiten Polysiliciumschicht 18 dargestellt. Dieser Widerstandsteil 19 steht in Kontakt mit der ersten Polysiliciumschicht 13 und mit einem Erdpotential führenden Punkt, der in Fig. 13 nicht dargestellt ist. Für die Schaltung in Fig. 7 ist der Widerstandsteil 19 an einem Ende an einer Referenzspannung ^_VGf2, ^und der N+-Diffusionsbereich 10 an ein Potential V_rej>pt angeschlossen, für die Schaltung in Fig. 2 dagegen an Erdpotential.

Die Schaltungen in den Fig. 3 und 6 werden ähnlich hergestellt wie die in den Fig. 2 und 7, die Diffusion muß jedoch von der Bitabfrageleitung 5 direkt zum Transistor 6

vorgesehen werden, I¹Ur diese Diffusion wird auf dem Halbleitersubstrat 8 Platz gebraucht, so daß die Fläche für die Zellenschaltung größer ist, als bei der in Fig« 2 gezeigten Schaltung, dafür ist diese Schaltung jedoch auch schneller·

Der Herstellungsprozeß für die Schaltung in Jig· 4 unterscheidet sich von dem für die Schaltung in den Fig. 2 und 7 hauptsächlich dadurch, daß der untere Widerstandsteil 19 der zweiten Polysiliciumschicht 18 zur Verbindung der N+-Diffusion 9 io.it der Gate-Elektrode 13 des zweiten Transistors 6 ,und dem Speicherkondensator 3 zwischen der Gate-Elektrode 13 des zweiten Transistors 6 und der N+-Diffusion 10 vorgesehen werden muß.

Querschnitt einer Speicherzellenstruktur

Ein Querschnitt der Speicherzellenstruktur der Fig. 4 ist in Fig. 14 gezeigt, wo ähnliche Elemente oder Schichten wie in Fig. 13 mit ähnlichen Bezugszahlen bezeichnet sind. Aus Fig. 14 geht hervor, daß die Transistoren 2 und 6 im wesentlichen genauso ausgebildet werden, wie in der in Fig. 13 gezeigten Struktur. Der Widerstand 4 der Fig. 4 wird durch den unteren Widerstandsteil 19 der zweiten Polysiliciumschicht 18 gebildet, wobei an der Diffusion 9 und an der Gate-Elektrode 13 des Transistors 6 Verbindungen he rgestellt werden· Der Speicherkondensator 3 der Fig. 4 wird durch eine H+-Diffusion 10, die dünne dielektrische Oxydschicht 12 und die erste Polysiliciumschicht 13 gebildet« Eine Isolierschicht 22 isoliert einen Teil des Widerstandes 19 der zweiten Polysiliciumschicht 18, von der ersten Polysiliciumschicht 13 und einen Teil der Wortleitung 7 von dieser ersten Polysiliciumschicht 13» Während weiterhin in Fig. 13 eine Feldabschirmung bei 16

-is- 20 6 34 7

als Isolation über der dünnen dielektrischen Schicht 12 dargestellt ist, erfolgt in Fig· 14 die Isolation zwischen den Zellen durch vertiefte Oxidbereiche 23·

Um die integrierte Schaltung für die in lüg. 5 gezeigte Zelle herzustellen, kann eine Polysiliciumleitung über der dünnen Siliciumdioxidschicht 12 angeordnet werden, um zusammen mit der H-H-Diffusion 5 den Kondensator 3 zu bilden. In diesem lalle dient die Polysiliciumleitung als Bitabfragelei-· tung der Zelle. Der Widerstand 4 der Zellenschaltung der 3?ig<, 5 wird durch den unteren Widerstandsteil 19 der zweiten Polysiliciumschicht 18 gebildet, die an ein Ende der N+-Diffusion 9 angeschlossen ist, wie es oben im Zusammenhang mit der Struktur in Pig. 14 beschrieben wurde, und die am anderen Ende an einen Punkt mit Erdpotential angeschlossen ist. Zwischen der .Polysiliciumleitung und einer direkt zum zweiten Transistor 6 gehenden Diffusion wäre ein Kontakt erforderlich. Ein zweiter Kontakt müßte zwischen einer stromführenden Elektrode des ersten Transistors 2 und der Gate-Elektrode des zweiten Transistors 6 vorgesehen werden.

Speicheranordnung prinzipieil

In Sig· 15 ist eine Speicheranordnung gezeigt, in der die meisten hier beschriebenen Zellenschaltungen benutzt werden können. Die Anordnung verlangt nur sehr einfache, mit den Bitabfr age leitungen gekoppelte Trigger schaltungen, die durch das in KLg. 16 gezeigte Pulsprogramm betätigt werden. Drei Bitabfrageleitungen 5 und drei Wortleitungen 7 sind dargestellt, der Betrieb der ganzen Speicheranordnung mit den anderen Leitungen läuft ähnlich ab.

Um in der Zeilenschaltung 24, die mit eine-r Bitabfrageleitung 5 und einer Wortleitung 7 gekoppelt ist, gespeicherte Information zurückzijspeichern, v;ird der Spannungspuls Vc an die Gate-Elektroden des ersten und zweiten Transistors 25 und 26 angelegt, um die Bitabfrageleitung 5 und den Kondensator 27 auf +VH zu laden, während die Spannung Vs an die Quellen des dritten und vierten Transistors 28 und 29 angelegt wird, um sie abgeschaltet zu halten· Wenn der Wortpuls Vw an die Leitung 7 angelegt wird, bleibt die Spannung +VH auf der Bitabfrageleitung 5 im wesentlichen konstant, wenn ein Einer-Bit in der Zellenschaltung 24 gespeichert ist, wobei die Ladung von der Bitabfrageleitung 5 jeglichen Ladungsverlust ersetzt, der in der Zellenschaltung 24 aufgetreten sein kann. "Wenn die Spannung auf der Bitabfrageleitung auf ihrem hohen Pegel bleibt, wird der^: Transistor 29 eingeschaltet und damit sichergestellt, daß der Transistor

28 abgeschaltet bleibt. Wenn ein Null-Bit in der Zellenschaltung 24 gespeichert ist, fällt die Spannung auf der Bitabfrageleitung unter den Wert von +VH und der Transistor

29 b-leibt abgeschaltet, während der Transistor 28 auf Grund der Spannung +VH über dem Kondensator 27 einschaltet« Wenn der Transistor 28 eingeschaltet ist, fällt die Spannung auf der Bitabfrageleitung auf Erdpotential, da die Spannung Vs jetzt auf Erde liegt. Jede in der Zellenschaltung 24 angesammelte Ladung wird ebenfalls an Erde entladen.

Um in die Zellenschaltung 24 Information zu schreiben, muß der Bitdecodierer den Transistor 30 einschalten« Wenn ein Einer-Bit in der Zellenschaltung 24 gespeichert werden soll, wird auf die E/A-Sammelleitung eine Spannung +VH gegeben, die dann eine Ladung auf den Speicherkondensator der Zellenschaltung 24 bringt, wenn der Wortimpuls an die Wortleitung

-20- 20 6 34 7

7 angelegt wird· Wenn ein Null-Bit in der Zellenschaltung 24· zu speichern ist, wird ein Null-Signal oder Erdpotential auf die Ξ/A-Sammelleitung gegeben und dadurch die Bitabfrageleitung 5 entladen und damit auch jede Spannung, die.auf dem Speicherkondensator der Zellenschaltung gespeichert ist·

Erfindungsgemäße Speicherzellen-Schaltungen lassen sich also in einer Speicheranordnung verwenden und verlangen nur sehr einfache Triggerschaltungen, die sehr schnell arbeiten, da die angelegten Signale relativ stark sind gegenüber den in normalen oder bekannten dynamischen Zellenschaltungen erzeugten.

Der gezeigte Widerstand 4 aus Polysilikon kann auch in dem kristallinen Siliciumsubstrat 8 ausgebildet werden, dann sind jedoch zwei Kontakte erforderlich·

Nach dem Erfindungsgedanken ist eine Zellenschaltung auf einer sehr kleinen Halbleiteroberfläche vorgesehen, in der mit einer Ladung ein Verstärker aktiviert wird, bevor die Ladung auf die Bitabfrageleitung Überträgen wird. Abweichend vom beschriebenen Ausführungsbeispiel können anstelle der Feldeffekttransistoren natürlich auch bipolare Transistoren verwendet werden.

Claims (2)

1. Erfindungsanspruch

   1. Datenspeicherzelle mit einer Wortleitung (7) und einer Bitleitung (5)> mit einer Reihenschaltung (1), bestehend aus einem Ladungsspeicher (3)» einer Impedanz (4) und einem Schaltelement (2) zv/ischen der Bitleitung und einem Bezugspotential, gekennzeichnet durch einen Verstärker (6), dessen Eingang mit dem Punkt zwischen Ladungsspeicher und Impedanz in der Reihenschaltung verbunden ist und dessen Ausgang mit der Bitleitung verbunden ist, wobei das Schaltelement durch ein Signal auf der Wortleitung betätigt wird·
2. 2. Datenspeicherzelle nach Punkt 1, gekennzeichnet dadurch, daß der Ausgang des Verstärkers über das Schaltelement mit der Bitleitung verbunden ist (ELg. 2).

   Datenspeicherzelle nach den Punkten 1 und 2, gekennzeichnet dadurch, daß der Ausgang des Verstärkers direkt mit der Bitleitung verbunden ist (Pig* 3)·

   4«. Datenspeicherzelle nach den Punkten 1 bis 3* gekennzeichnet dadurch, daß der Schalter in der Reihenschaltung zwischen Ladungsspeicher und Impedanz liegt (Pig. 5)·

   5· Datenspeicherzelle nach den Punkten 1 bis 4, worin der Verstärker ein Feldeffekttransistor (6, Pig. 7) ist, dessen Eingang am Punkt zv/ischen Ladungsspeicher und Impedanz liegt und dessen Ausgangselektrode auf die Bitleitung wirkt, gekennzeichnet dadurch, daß der dritten Elektrode ein Steuersignal (Vref 2*) zugeführt wird.

   Hierzu 3_Seiten Zeichnungen