DE2734354A1 - Speicherelement - Google Patents
SpeicherelementInfo
- Publication number
- DE2734354A1 DE2734354A1 DE19772734354 DE2734354A DE2734354A1 DE 2734354 A1 DE2734354 A1 DE 2734354A1 DE 19772734354 DE19772734354 DE 19772734354 DE 2734354 A DE2734354 A DE 2734354A DE 2734354 A1 DE2734354 A1 DE 2734354A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- storage
- semiconductor layer
- conductive coating
- overflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000000576 coating method Methods 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012799 electrically-conductive coating Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT ' Unser Zeichen Berlin und München 3 VPA 77 P 7 O 9 3 BRD
Speicherelement
Die Erfindung bezieht sich auf ein Speicherelement nach dem Oberbegriff des Patentanspruchs 1.
Speicherelemente dieser Art sind beispielsweise aus dem "IEEE Journal of Solid-State Circuits", Vol. SC-11, No.1, Febr.1976,
Seiten 58 bis 63, insbesondere Figur 7, bekannt. Ihre Arbeitsweise beruht auf dem Prinzip der Ladungsspeicherung mit Hilfe
einer im Speicherbereich an der Oberfläche der Halbleiterschicht gebildeten Inversionsschicht. Dabei werden zwei unterschiedliche
logische Zustände durch das Vorhandensein oder NichtVorhandensein einer solchen Inversionsschicht gekennzeichnet.
Das Auswahlelement ist seiner Struktur nach entweder als Auswahltransistor
ausgebildet, der ein dem Speicherbereich benachbartes, oberflächenseitig in der Halbleiterschicht angeordnetes,
entgegengesetzt dotiertes Draingebiet aufweist, oder als ein Ladungsverschiebeelement, das ausgehend von dem genannten
Auswahltransistor dadurch entsteht, daß das Draingebiet
wegfällt und die Speicherelektrode des Speicherkondensators und damit auch der Speicherbereich bis an den Rand des Gate des
Auswahlelements verschoben werden. Im letzteren Fall benötigt
das Speicherelement durch die Einsparung des Draingebietes bei gleicher Speicherkapazität entsprechend weniger Speicherfläche.
St 1 Lk / 29.7.1977 809886/0388
„ 77 P 7 O 9 3 BRD
Das Auswahlelement dient jedoch stets dazu, in Abhängigkeit
von einem Steuersignal, das seinem Gate über die Wortleitung zugeführt wird, das Sourcegebiet mit dem in der Halbleiteroberfläche
liegenden Speicherbereich wahlweise leitend zu verbinden, um beim Einschreiben und Auslesen von digitalen Informationen
Ladungsverschiebungen zwischen der Bitleitung und dem Speicherbereich zu ermöglichen.
Bei der Speicherung des einen logischen Zustandes, der durch das Fehlen einer Inversionsschicht gekennzeichnet ist, besteht
Jedoch kein thermisches Gleichgewicht. In der Raumladungszone,
die sich unterhalb der mit einer konstanten Spannung beaufschlagten Speicherelektrode im Speicherbereich der Halbleiterschicht
ausbildet, werden laufend Minoritätsladungsträger thermisch generiert, die an die Halbleiteroberfläche wandern und dort allmählich
eine Inversionsschicht aufbauen, die schließlich den anderen logischen Zustand vortäuscht. Es wird also eine in das
Speicherelement eingeschriebene logische "1" durch die thermische Ladungsträgergeneration, die auch als Dunkelstromeinfluß
bezeichnet wird, in eine logische "0" übergeführt. Um das zu verhindern, muß die eingeschriebene Information nach einer sogenannten
Speicherzeit ausgelesen, regeneriert und sodann wieder eingelesen werden, wobei die Speicherzeit so kurz zu bemessen
ist, daß der jeweils eingeschriebene logische Zustand beim Auslesen noch deutlich erkannt wird.
Der Erfindung liegt die Aufgabe zugrunde, ein solches Speicherelement,
das wegen der fortlaufend zu erneuernden Speicherinformation auch als dynamisches Element bezeichnet wird, in der
Weise weiterzubilden, daß die eingeschriebene Information, ohne erneuert zu werden, beliebig lange gespeichert bleibt, so daß
die Funktion eines statischen Speicherelements erreicht wird.
Diese Aufgabe wird erfindungsgemäß durch die Anwendung der im kennzeichnenden Teil des Patentanspruches 1 angeführten Maßnahmen
erreicht.
80988S/0388
Der mit der Erfindung erzielbare Vorteil besteht insbesondere
darin, daß der Flächenbedarf des Speicherelements wesentlich kleiner ist als der der bekannten statischen Speicherelemente,
die als bistabile Kippschaltungen mit einer Mehrzahl von Transistoren aufgebaut sind. Ein wesentlicher Vorteil liegt auch
darin, daß im Gegensatz zu den bekannten dynamischen Speicherelementen zur Informationsspeicherung keine Ruheverlustleistung
verbraucht wird, die bei den letzteren durch das periodische Wiedereinschreiben der gespeicherten Informationen anfällt.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert.
Dabei zeigt:
Figur 1 ein erstes Ausführungsbeispiel der Erfindung, Figur 2 ein Diagramm des Oberflächenpotentials der Halbleiterschicht
von Figur 1,
Figur 3 Spannungs-Zeit-Diagramme zur Erläuterung der Ansteuerung des Speicherelements nach Figur 1 und
Figur 4 ein zweites Ausführungsbeispiel der Erfindung.
In Figur 1 ist der Querschnitt eines Speicherelements dargestellt,
dessen Auswahlelement aus einem Feldeffekttransistor T besteht. Dieser weist im einzelnen n+ - dotierte Source- und
Draingebiete 2 und 3 auf, die in einer p-dotierten Halbleiterschicht 1 oberflächenseitig angeordnet sind und den Kanalbereich
des Transistors zwischen sich einschließen. Oberhalb des Kanalbereiches ist ein Gate 4 vorgesehen, das aus einer elektrisch
leitenden Beschichtung gebildet ist, die durch eine dünne Isolierschicht 5 von der Halbleiterschicht 1 getrennt
ist. Diese leitende Beschichtung besteht aus einer Metallschicht, z.3. aus Aluminium, oder aus einer hochdotierten Halbleiterschicht,
insbesondere aus polykristallinem Silizium. Das Gate ist mit einer Wortleitung WL verbunden, die mit einem Anschluß
versehen ist. Dabei kann das Gate 4 auch einen Abschnitt der Wortleitung WL selbst darstellen, wenn diese aus einem streifenförmigen
Teil der elektrisch leitenden Beschichtung besteht.
Das Sourcegebiet 2 ist andererseits mit einer Bitleitung BL ver-
80988S/0388
_ ,
77 P7 093 BRD
bunden, die als ein streifenförmiges, in 1 oberflächenseitig
angeordnetes, entgegengesetzt dotiertes Gebiet ausgebildet sein kann. Sie ist mit einem Anschluß 7 versehen.
Rechtsseitig von T ist in Figur 1 ein Speicherkondensator C dargestellt, der eine oberhalb der Halbleiterschicht 1 angeordnete
und von dieser isolierte Speicherelektrode 8 aufweist, die mit einem an einer konstanten Spannung Up liegenden Anschluß
versehen ist. Der Teil der Halbleiterschicht 1, der sich unterhalb der Speicherelektrode 8 befindet, wird auch als Speicherbereich
bezeichnet. In diesem bildet sich unter dem Einfluß von U^
eine im einzelnen nicht dargestellte Raumladungszone aus, sowie eine oberflächenseitige, aus Minoritätsladungsträgern gebildete,
mit dem Draingebiet 3 in Verbindung stehende Inversionsschicht 10,
die die zweite Elektrode des Speicherkondensators darstellt. Die. Inversionsschicht 10 ist in Figur 1 durch eine gestrichelte Linie
angedeutet.
Zwischen der Speicherelektrode 8 und der Oberfläche des Speicherbereiches
befindet sich eine nicht mit äußeren Potentialen beschaltete Elektrode 11, die durch die Isolierschicht 5 von
der Halbleiterschicht 1 getrennt ist und durch eine weitere Isolierschicht 12 gegen die Speicherelektrode 8 isoliert ist. Die
Elektrode 11 ragt mit einem Teil 11a auf der dem Auswahltransistor
T gegenüberliegenden Seite der Speicherelektrode 8 unter dieser hervor. In weiterer Folge schließt sich rechtsseitig an
den Teil 11a eine in der gleichen Ebene liegende, durch die Isolierschicht 5 von der Halbleiterschicht 1 isolierte Überlaufelektrode
13 an, die durch den rechtsseitigen Teil der Schicht 12 von der Elektrode 11 isoliert ist, sowie ein oberflächenseitig
in der Halbleiterschicht 1 angeordnetes, entgegengesetzt dotiertes Überlauf-Draingebiet 14, das über einen Anschluß 15 mit einer
Versorgungsspannung UDD beschaltet ist. Die Überlaufelektrode 13
ist mit einem Anschluß 16 versehen, der mit einer Spannung Uug
beschaltet ist.
809886/0388
ι,
77 P 7 O 9 3 BRO
Die Halbleiterschicht 1 ist nun innerhalb einer in Figur 1 durch eine punktierte Linie 17 hervorgehobene, oberflächenseitigen
Zone mit einer zusätzlichen p- und η-Dotierung versehen, was durch die eingezeichneten Dotierungssymbole "+" und
"-" angedeutet ist. Die zusätzliche p-Dotierung wird zweckmäßigerweise durch eine Implantation von Akzeptorionen in einer
Tiefe von einigen 1000& hervorgerufen, die zusätzliche n-Dotierung
durch eine Implantation von Donatorionen in den unmitterbaren Bereich der Oberfläche der Halbleiterschicht 1
oder in eine sehr geringe Eindringtiefe. Durch die zusätzliche p-Dotierung wird erreicht, daß sich das Oberflächenpotential
innerhalb des Speicherbereiches 17 in Abhängigkeit von dem an die Speicherelektrode 8 angelegten Potential und dementpsrechend
auch in Abhängigkeit von dem Potential, das sich an der Elektrode 11 einstellt, im Bereich kleiner Potentialwerte langsamer ändert, als dies ohne die zusätzliche p-Dotierung
der Fall wäre. Andererseits wird durch die zusätzliche η-Dotierung erreicht, daß die den Zusammenhang zwischen dem
Oberflächenpotential der Halbleiterschicht 1 innerhalb der Zone 17 und dem Potential der Elektrode 11 darstellende Kurve
in Richtung auf kleinere Werte des Elektrodenpotentials parallel verschoben wird.
Diese Zusammenhänge zwischen dem Oberflächenpotential und dem Elektrodenpotential eines zusätzlich unterhalb der Elektrode
p- und η-dotierten Speicherbereiches sind in der Zeitschrift "IEEE Journal of Solid-State Circuits", Vol. SC-11, No. 1,
Febr. 1976, Seiten 58 bis 63, insbesondere Figur 4, beschrieben.
30
30
Figur 3 zeigt die Abhängigkeiten des innerhalb der Zone 17 auftretenden
Oberflächenpotentials 0g von der auf Masse bezogenen
Elektrodenspannung Up« an der Elektrode 11 und 11a, die sich
unter dem Einfluß der an die Speicherelektrode 12 angelegten Spannung Uc ergibt (Kurve b). Andererseits zeigt die Kurve a in
Figur 3 das unterhalb des Elektrodenbereiches 11a in einer
809886/0388
77 P 7 O 9 3 BRD -^- g
nicht zusätzlich dotierten Halbleiterschicht auftretenden Oberflächenpotentials 0q in Abhängigkeit von U„G. Die Kurve a
stellt im wesentlichen eine Gerade dar, wenn die Halbleiterschicht 1 durch eine entsprechend niedrige Dotierung hinreichend
hochohmig ausgebildet ist, also z.B. einen Widerstandswert von 150hm*cm aufweist. Die Kurve b zeigt die oben beschriebenen
Abweichungen von dem Verlauf der Kurve a, die durch die zusätzlichen Dotierungen hervorgerufen werden. Der
Schnittpunkt der Kurven a und b ist mit S bezeichnet. Für Elektrodenspannungen UpG, die größer sind als die dem Punkt S
zugeordnete Spannung U3, ist das Oberflächenpotential 0S für
die Kurve a größer als für die Kurve b, während sich dieses Größenverhältnis für Elektrodenspannungen UFG, die kleiner
sind als U3, umkehren.
In Figur 2a ist der Verlauf des Oberflächenpotentials 0S der
Halbleiterschicht 1 im Falle der Speicherung einer logischen "1", d.h. beim Fehlen einer Inversionsschicht 10, dargestellt.
Wie hieraus ersichtlich ist, entspricht 0g im Bereich des
Draingebietes 3 und der Zone 17 einem relativ großen Wert 0S1
dem gemäß Figur 3 ein Wert der Elektrodenspannung UpG von U1
zugeordnet ist. U1 bewirkt andererseits, daß sich unterhalb
des Teiles 11a der Elektrode 11, d.h. in einem nicht zusätzlich dotierten Teil der Halbleiterschicht 1, ein Oberflächenpotential
0S1, einstellt. Das Überlaufgate 13» das mit der
Spannung UUg beschaltet ist, und das Überlauf-Draingebiet 14,
das über den Anschluß 15 mit der gleich großen Spannung UDD
belegt ist, ergeben eine Potentialstufe 0A, die das höchste
Oberflächenpotential der gesamten Anordnung darstellt. Der Potentialverlauf nach Figur 2a führt dazu, daß im Speicherbereich
generierte Ladungsträger entsprechend dem Pfeil 18 zum Überlauf-Draingebiet 14 abfließen und von dort abgezogen werden,
so daß sie den gespeicherten Zustand nicht verfälschen oder in den anderen, nicht gespeicherten Zustand überführen können.
Im Falle einer gespeicherten "0", d.h. bei einer vorhandenen
809886/0388
Inversionsschicht 10, ist der sich ergebende Verlauf des Oberflächenpotentials
0a in Figur 2b dargestellt. In der Zone 17
ändert sich 0„ durch den Einfluß der Inversionsschicht 10 auf
den Potentialwert 0S?» so daß sich an der Elektrode 11 gemäß
Figur 3 eine Spannung UpG= U2 einstellt. Diese Spannung, die
auch an dem Teil 11a der Elektrode liegt, bewirkt unterhalb von 11a eine Absenkung des Oberflächenpotentials auf den Wert
0S2', so daß eine Potentialbarriere gebildet wird, über die die
Ladungsträger der Inversionsschicht 10 nicht zum Überlauf-Draingebiet
14 abfließen können.
Die Elektrode 11, 11a steuert also in Abhängigkeit von dem sich an der Oberfläche der Zone 17 ergebenden Potential eine Potentialbarriere
derart, daß sie lediglich im Falle einer gespeicherten 11O" auftritt (#32'^' im Falle einer gespeicherten "I"
jedoch nicht (0S1 ). Damit besteht bei einer gespeicherten "1"
eine leitende Verbindung vom Speicherelement zu dem Überlauf-Draingebiet 14, bei einer gespeicherten "O" jedoch keine leitende
Verbindung dorthin. Es ergibt sich die Funktion eines statischen Speicherlementes, bei dem die jeweils gespeicherten
Zustände bestehen bleiben.
Beim Einschreiben und Auslesen einer Information wird die Wortleitung WL und damit das Gate 4 durch Zuführung einer
Spannung von z.B. 5VoIt über den Anschluß 6 auf ein solches Potential gebracht, daß der Kanalbereich zwischen den Gebieten
2 und 3 leitet. Liegt dann an dem Anschluß 7 der Bitleitung BL eine Spannung von 5VoIt an, so wird durch das Abwandern der
Ladungsträger einer ggf. vorhandenen Inversionsschicht 10 zur Bitleitung BL eine "1" eingeschrieben. Liegt der Anschluß 7
dagegen auf Massepotential, so erfolgt kein Abtransport von Ladungsträgern aus der Zone 17, sondern eine Zuführung von
solchen aus dem Gebiet 2 in die Zone 17, sofern dort noch keine Inversionsschicht 10 vorhanden war. Hierdurch wird dem Speicherelement
eine "O" eingeschrieben. Damit beim Einschreiben einer "0" in ein Speicherelement, in dem vorher eine "1" ge-
809886/0388
77 Ρ7 09 3 2 7 3 Λ 3 5 4
speichert war, kein unerwünschter Abfluß der zu speichernden Ladung im Moment des Einschreibens zum Überlauf-Draingebiet 14
erfolgt, wird das Überlaufgate 13 jeweils während des Sinschreibens
durch Abschaltung der Spannung UUg und Zuführung von Massepotential
bei'S so beeinflußt, daß eine Potentialbarriere unterhalb
von 13, d.h. zwischen dem Speicherkondensator C und dem Überlauf-Draingebiet 14, entsteht. Das Auslesen der gespeicher-
ten Information erfolgt in an sich bekannter Weise durch Einschalten
des Transistors T, wobei die Bitleitung BL auf eine Referenzspannung eingestellt wird, die zwischen den Potentialwerten des Speicherelements bei vorhandener und nichtvorhandener
Inversionsschicht 10 liegt.
Bei der Herstellung eines Speicherelements gemäß Figur 1 kann mit Vorteil so verfahren werden, daß das Gate 4 des Speichertransistors
T und die Elektrode 11, 11a aus Teilen ein und derselben von der Halbleiteroberfläche durch die Isolierschicht 5
getrennten leitenden Beschichtung gebildet werden, während die Speicherelektrode 8 und die Überlaufelektrode 13 aus Teilen
einer zweiten, über der ersten angeordneten und durch die Isolierschicht 12 von dieser getrennten leitenden Beschichtung
bestehen. Mit besonderem Vorteil kann die Herstellung eines solchen Speicherelements in Doppel-Silizium-Gate-Technologie
erfolgen, bei der die genannten leitenden Beschichtungen aus polykristallinem Silizium bestehen und für das Draingebiet 3
und das Überlauf-Draingebiet 14 Dotierungsmasken darstellen. Zweckmäßigerweise werden die Isolierschichten 5 und 12 aus
SiO2 gebildet, wobei man von einer MOS-Technologie spricht.
Figur 4 zeigt ein Speicherelement, das sich von Figur 1 darin unterscheidet, daß das Draingebiet 3 weggelassen ist und gleichzeitig
die Elektrode 11, 11a bis an den Rand des Gates 4 verlängert worden ist. Dabei überlappt die Elektrode 11 das Gate
mit einem Teil 11b, während die Überlaufelektrode 13 wie auch
in Figur 1 den Elektrodenteil 11a mit einem Teil 13a überlappt.
Durch diese geringfügigen strukturellen Abänderungen entsteht
809886/0388
ein Auswahlelement, das im Gegensatz zu dem Transistor T von
Figur 1 als Ladungsverschiebeelement bezeichnet werden kann und neben dem Sourcegebiet 2 lediglich ein Gate 4 umfaßt, das
in diesem Fall als Transfer-Gate bezeichnet wird. Die in Figur zugeführten Spannungen sind auch bei dem Ausfünrungsbeispiel
nach Figur 4 vorgesehen, so daß sich für das letztere die bereits anhand der Figuren 1 bis 3 beschriebenen Wirkungsweise
ergibt. Für die Anordnung nach Figur 4 ist eine Herstellung in Dreifach-Gate-Technologie vorteilhaft, bei der das Gate 4
aus einer ersten leitenden Beschichtung gebildet ist, die Elektrode
11, 11a aus einer zweiten leitenden Beschichtung und die Elektrode 8 sowie die überlaufelektrode 13» 13a aus einer dritten
leitenden Beschichtung. Zwischen diesen Beschichtungen liegen dann die Isolierschichten 12 und 19. Mit Vorteil erfolgt
die Fertigung in einer MOS-Technologie, wobei die leitenden
Beschichtungen zweckmäßigerweise wieder aus polykristallinem Silizium bestehen und bezüglich des Sourcegebietes 2 und des
Überlauf-Draingebietes 14 als Dotierungsmasken dienen.
6 Patentansprüche
4 Figuren
4 Figuren
809886/0388
Claims (6)
1.) Speicherelement, bestehend aus einem Speicherkondensator
mit einer isoliert über einer dotierten Halbleiterschicht angeordneten, mit einer konstanten Spannung beschalteten Speicherelektrode
und aus einem Auswahlelement, das ein mit einer Wortleitung verbundenes, isoliert über der Halbleiterschicht
angeordnetes Gate und ein mit einer Bitleitung verbundenes, entgegengesetzt dotiertes, in der Halbleiterschicht oberflächenseitig
angeordnetes Sourcegebiet aufweist und das letztere mit einem unterhalb der Speicherelektrode liegenden, oberflächenseitigen
Speicherbereich der Halbleiterschicht wahlweise
leitend verbindet, dadurch gekennzeichnet,
daß zwischen der Speicherelektrode (8) und der Halbleiterschicht (1) eine isolierte, von äußeren Potentialen
freigeschaltete Elektrode (11, 11a) vorgesehen ist, daß die Halbleiterschicht (1) in einer Zone (17) unterhalb eines dem
Auswahlelement (T) benachbarten Teils (11) der Elektrode (11, 11a) zusätzlich p- und η-dotiert ist und daß auf der dem Auswahlelement
(T) gegenüberliegenden Seite der Elektrode (11, 11a) eine potentialmäßig steuerbare Überlaufelektrode (13) und
ein entgegengesetzt dotiertes, oberflächenseitiges Überlauf-Draingebiet (14) angeordnet sind.
2. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß die von äußeren Potentialen
freigeschaltete Elektrode (11, 11a) unter der Speicherelektrode (8) in Richtung auf das Überlauf-Draingebiet (14) hervorragt.
3. Speicherelement nach den Ansprüchen 1 oder 2, d a du r ch
gekennzeichnet, daß das Gate (4) des Auswahlelements (T) und die von äußeren Potentialen freigeschaltete
Elektrode (11, 11a) aus Teilen einer von der Halbleiteroberfläche
(1) durch eine erste Isolierschicht (5) getrennten, ersten leitenden Beschichtung gebildet sind und daß die Speicherelektrode
(8) und die Überlaufelektrode (13) aus Teilen
809886/0388
77 ?7 09 3 BRD
einer zweiten, über der ersten angeordneten und durch eine
zweite Isolierschicht (12) von dieser getrennten leitenden Beschichtung bestehen.
4. Speicherelement nach den Ansprüchen 1 oder 2, dadurch
gekennzeichnet, daß das Auswahlelement als ein
Ladungsverschiebeelement ausgebildet ist, daß das Gate (4) des Auswahlelements aus einer von der Halbleiteroberfläche
durch eine erste Isolierschicht (5) getrennten, ersten leitenden Beschichtung gebildet ist, daß die von äußeren Potentialen
freigeschalteten Elektrode (11, 11a, 11b) aus einer zweiten, über der ersten angeordneten und durch eine zweite
Isolierschicht (19) von dieser getrennten leitenden Beschichtung gebildet ist und daß die Speicherelektrode (8) und die
Überlaufelektrode (13, 13a) aus Teilen einer dritten, über
der zweiten angeordneten und durch eine dritte Isolierschicht (121) von dieser getrennten leitenden Beschichtung bestehen.
5. Speicherelement nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß es in MOS-Technologie realisiert ist.
6. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zusätzliche
p- und η-Dotierung aus in die Halbleiterschicht (1) implantierten Ionen besteht.
809886/0388
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772734354 DE2734354A1 (de) | 1977-07-29 | 1977-07-29 | Speicherelement |
| FR7820291A FR2399097A1 (fr) | 1977-07-29 | 1978-07-07 | Element de memoire |
| US05/922,747 US4224635A (en) | 1977-07-29 | 1978-07-07 | Dynamic storage element having static storage element behavior |
| IT25762/78A IT1097163B (it) | 1977-07-29 | 1978-07-17 | Elemento di memorizzazione |
| JP9138578A JPS5426671A (en) | 1977-07-29 | 1978-07-26 | Memory cell |
| CA308,358A CA1124858A (en) | 1977-07-29 | 1978-07-28 | Storage element |
| GB787831479A GB2001801B (en) | 1977-07-29 | 1978-07-28 | Storage elements |
| BE189588A BE869373A (fr) | 1977-07-29 | 1978-07-28 | Element de memoire |
| NL7808029A NL7808029A (nl) | 1977-07-29 | 1978-07-28 | Opslagelement. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772734354 DE2734354A1 (de) | 1977-07-29 | 1977-07-29 | Speicherelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2734354A1 true DE2734354A1 (de) | 1979-02-08 |
Family
ID=6015208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772734354 Withdrawn DE2734354A1 (de) | 1977-07-29 | 1977-07-29 | Speicherelement |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4224635A (de) |
| JP (1) | JPS5426671A (de) |
| BE (1) | BE869373A (de) |
| CA (1) | CA1124858A (de) |
| DE (1) | DE2734354A1 (de) |
| FR (1) | FR2399097A1 (de) |
| GB (1) | GB2001801B (de) |
| IT (1) | IT1097163B (de) |
| NL (1) | NL7808029A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3235835A1 (de) * | 1982-09-28 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Halbleiter-speicherzelle |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593252A (en) * | 1979-01-05 | 1980-07-15 | Mitsubishi Electric Corp | Substrate potential generating apparatus |
| US5244825A (en) * | 1983-02-23 | 1993-09-14 | Texas Instruments Incorporated | DRAM process with improved poly-to-poly capacitor |
| JPS59171279U (ja) * | 1983-04-30 | 1984-11-15 | 三和テッキ株式会社 | 速度感応型慣性制振装置 |
| US4922312A (en) * | 1986-04-30 | 1990-05-01 | Texas Instruments Incorporated | DRAM process with improved polysilicon-to-polysilicon capacitor and the capacitor |
| US5003361A (en) * | 1987-08-31 | 1991-03-26 | At&T Bell Laboratories | Active dynamic memory cell |
| JP2825135B2 (ja) * | 1990-03-06 | 1998-11-18 | 富士通株式会社 | 半導体記憶装置及びその情報書込読出消去方法 |
| US7064034B2 (en) * | 2002-07-02 | 2006-06-20 | Sandisk Corporation | Technique for fabricating logic elements using multiple gate layers |
| US7700984B2 (en) * | 2005-05-20 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device including memory cell |
-
1977
- 1977-07-29 DE DE19772734354 patent/DE2734354A1/de not_active Withdrawn
-
1978
- 1978-07-07 FR FR7820291A patent/FR2399097A1/fr not_active Withdrawn
- 1978-07-07 US US05/922,747 patent/US4224635A/en not_active Expired - Lifetime
- 1978-07-17 IT IT25762/78A patent/IT1097163B/it active
- 1978-07-26 JP JP9138578A patent/JPS5426671A/ja active Pending
- 1978-07-28 BE BE189588A patent/BE869373A/xx unknown
- 1978-07-28 NL NL7808029A patent/NL7808029A/xx not_active Application Discontinuation
- 1978-07-28 CA CA308,358A patent/CA1124858A/en not_active Expired
- 1978-07-28 GB GB787831479A patent/GB2001801B/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3235835A1 (de) * | 1982-09-28 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Halbleiter-speicherzelle |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1097163B (it) | 1985-08-26 |
| NL7808029A (nl) | 1979-01-31 |
| BE869373A (fr) | 1978-11-16 |
| GB2001801A (en) | 1979-02-07 |
| US4224635A (en) | 1980-09-23 |
| IT7825762A0 (it) | 1978-07-17 |
| CA1124858A (en) | 1982-06-01 |
| FR2399097A1 (fr) | 1979-02-23 |
| GB2001801B (en) | 1982-02-03 |
| JPS5426671A (en) | 1979-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68926811T2 (de) | Halbleiterspeicheranordnung | |
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE3123876A1 (de) | Leistungslose (nicht-fluechtige) halbleiter-speichervorrichtung und verfahren zu ihrer herstellung | |
| DE2745290A1 (de) | Integriertes speicherfeld | |
| DE2916884A1 (de) | Programmierbare halbleiterspeicherzelle | |
| DE2727147C2 (de) | Halbleiterspeicherzelle mit nichtflüchtiger Speicherfähigkeit | |
| DE3002492C2 (de) | ||
| DE2628383A1 (de) | Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen | |
| DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
| DE69929409T2 (de) | Speicherzelle mit kapazitiver Last | |
| DE2363089C3 (de) | Speicherzelle mit Feldeffekttransistoren | |
| DE2622307C2 (de) | Integrierte Halbleiterspeichervorrichtung | |
| DE2818783C3 (de) | Datenspeicherzelle | |
| DE3046524C2 (de) | Halbleitervorrichtung | |
| DE2734354A1 (de) | Speicherelement | |
| EP1097458A1 (de) | Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen | |
| DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
| DE2613497B2 (de) | ||
| DE2711542A1 (de) | Kapazitiver halbleiterspeicher | |
| DE3330013A1 (de) | Statische speicherzelle | |
| DE2519323B2 (de) | Statisches Drei-Transistoren-Speicherelement | |
| DE3330026A1 (de) | Integrierte rs-flipflop-schaltung | |
| EP1103050A1 (de) | Resistive ferroelektrische speicherzelle | |
| DE3102175A1 (de) | Halbleiter-speichervorrichtung | |
| DE2128014C3 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAM | Search report available | ||
| OC | Search report available | ||
| 8139 | Disposal/non-payment of the annual fee |