DE2613497B2 - - Google Patents
Info
- Publication number
- DE2613497B2 DE2613497B2 DE2613497A DE2613497A DE2613497B2 DE 2613497 B2 DE2613497 B2 DE 2613497B2 DE 2613497 A DE2613497 A DE 2613497A DE 2613497 A DE2613497 A DE 2613497A DE 2613497 B2 DE2613497 B2 DE 2613497B2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- transistor
- capacitor
- circuit arrangement
- information memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 99
- 239000004065 semiconductor Substances 0.000 claims description 41
- 238000003860 storage Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 28
- 239000002800 charge carrier Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 6
- 230000002452 interceptive effect Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 210000000352 storage cell Anatomy 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
- H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft einen Informationsspeicher mit einem Kondensator-Speicherelement für elektrische
Ladungen und einem Gattertransistor zur Steuerung von elektrischen Lese- und Schreibsignalen für das
Speicherelement, wobei der Informationsspeicher an
■»ο eine erste, eine Wechselspannung liefernde Schaltungsanordnung
und eine zweite, eine Gleichspannung liefernde Schaltungsanordnung anschließbar ist.
Metall-Isolator-Halbleiter (MIS)- und insbesondere Metall-Oxid-Halbleiter (MOS)-Kondensatorspeicherzellen
stellen eine Form dynamischer Speicherzellen dar. In einer dynamischen MIS-Kondensatorspeicherzelle
wird die Information als Vorhandensein oder NichtVorhandensein einer Ladung in einem Kondensator
gespeichert, wodurch der Binärzustand der Informa-
so tion dargestellt wird. Unter »dynamisch« versteht man,
daß die Information in einem oder dem anderen (oder beiden) der beiden möglichen Zustände die Neigung hat,
schlechter zu werden und schließlich im Laufe der Zeit verschwindet.
Eine MOS-Kondensatorspeicherzelle kann beispielsweise
ein N-Halbleiter sein, der mit einer Siliziumdioxid-Isolierschicht
bedeckt ist, auf der sich eine metallische oder metallähnliche elektrisch leitende
Platte befindet. Diese leitende Platte des MOS-Kondensators wird auf einer festen negativen Bezugsspannung
gehalten, während Schreib- und Leseimpulse an den Halbleiter-Oberflächenteil des Kondensators (unterhalb
der Platte) angelegt werden. Ein Einschreibimpuls mit positiv gerichteter Spannung oder positivem Strom, der
an den Halbleiter-Oberflächenteil des MOS-Kondensators angelegt wird, injiziert positive Ladungen (»Löcher«
als Minoritätsladungsträger) in diesen Oberflächenteil der Halbleiterunterlage, wodurch der MOS-
Kondensator in seinen binären Speicherzustand »1« (»voll« mit positiver Ladung) gebracht wird. Andererseits läßt ein Einschreibimpuls mit negativ gerichteter
Spannung oder negativem Strom an dem Halbleiter-Oberflächenteil diese positiven Ladungen verschwin-
den, wodurch der MOS-Kondensator in seinen binären Speicherzustand »0« (»leer« von positiver Ladung)
gebracht wird. Dieser Binärzustand »0« hat jedoch die
Neigung, im Anschluß >. an den negativ gerichteten
Einschreibimpuls im Laufe der Zeit schlechter zu werden, und zwar aufgrund der thermischen Regenera
tion von störenden Minoritätsladungsträgern (positiv geladene Löcher) im N-Halbleitersubstrat Diese Verschlechterung findet während des Betriebes zeitlich in
der Größenordnung der thermischen Regenerationszeit des Halbleiters statt, die typisch in der Größenordnung
einiger weniger Millisekunden oder weniger liegt Trotz dieser Verschlechterung der Speicherwirkung kann ein
negativ gerichteter Einschreibimpuls den Oberflächenteil des MOS-Substrats von positiven Ladungen
entleeren und dadurch den Binärzustand »0« zur Speicherung im MOS-Kondensator wenigstens für eine
kurze Zeitspanne herstellen. Dagegen kann das Vorhandensein positiver Ladungen im Oberflächenteil
des Substrats aufgrund eines positiv gerichteten Einschreibimpulses die Binäre »1« zur Speicherung im
MOS-Kondensator bewirken.
Bei vielen bekannten Anordnungen mußten die Lese- und Schreibzugriffsschaltungen zur Aufrechterhaltung
des Binärzustandes »0« einen wesentlichen Teil ihrer Betriebszeit nur für das Lesen des Binärzustandes des
Kondensators lediglich zum Zweck der Auffrischung durch Neueinschreiben des gleichen Zusumdes des
Kondensators bereithalten, d. h., es mußte ausgelesen
und wieder eingeschrieben werden, selbst wenn nicht der Wunsch bestand, den gespeicherten Binärzustand
des Kondensators zur Verwendung der in dem MOS-Kondensator gespeicherten Information auszulesen.
Dies führt zu einem wesentlichen Verlust an verfügbarer Zugriffszeit für das Lesen und Einschreiben.
was einen bedeutsamen Nachteil darstellen kann, da Diagnoseprüfungen des Systems einen größeren Teil
der Gesamtbetriebszeit benötigen und damit die verfügbare Zugriffszeit verringern, wodurch die verbleibende
Zugriffszeit besonders wichtig ist. Wegen dieser Notwendigkeit einer dauernden Auffrischung des
Speichers stand er zum einen nicht immer für ein Lesen und Einschreiben zum Zweck der externen Verwendung
bereit, sondern der Speicher erforderte zum anderen auch eine verhältnismäßig große Ruheleistung für die
Auffrischzyklen. Dieser große Aufwand an Ruheleistung beruht auf dem Umstand, daß die gesamte Ladung
in dem aufzufrischenden Kondensator während jedes Auffrischzyklus entfernt, verarbeitet und zurückgegeben
werden muß. In großen Speicheranordnungen kann diese Ruheleistung daher den größeren Teil der
Gesamtleistung für den Betrieb der Speicheranordnung darstellen. Darüber hinaus war es zur Verringerung der
Zeit zur Auffrischung des MOS-Kondensators und demgemäß zur Vergrößerung der für ein externes Lesen
und Schreiben verfügbaren Zeit erforderlich, daß die Betriebstemperatur niedrig gehalten wird. Bei niedriger
Temperatur wird nämlich die für das Auffrischen erforderliche Frequenz kleiner, da die thermische
Regenerationszeit der Ladungsträger im MOS-Kondensator größer wird, weil die thermische Regeneration
der Ladungsträger für Jie Verschlechterung und das Verschwinden des Binärzustandes »0« verantwortlich
ist. Daher sind Kühlprobleme insbesondere in großen
Anordnungen ziemlich kritisch.
Leseschaltungen für viele der bekannten MOS-Kondensator-Speicherzellen
müssen in der Lage sein, zwischen einer voll geladenen Zelle und einer Zelle zu unterscheiden, die teilweise durch thermisch erzeugte
Ladungsträger aufgefüllt sind, wodurch verhältnismäßig strenge Anforderungen an die Anzeigegrenzwerte
zwischen den beiden Binärzuständen »0« und »1« gegeben sind. Schließlich ergibt sich bei vielen
bekannten Speicherzellen der Nachteil einer verhältnismäßig
niedrigen Fabrikationsausbeute bei großen Speicheranordnungen aufgrund lokaler, einen hohen
Gleichstrom erzeugender Quellen im Siliziumsubstrat, die alle Nachbarzellen nach der verhältnismäßig langen
Zeit zwischen aufeinanderfolgenden Auffrischvorgängen unwirksam machen können. Solche Gleichstromerzeugung
ergibt sich aus den verhältnismäßig niedrigen Auffrischfrequenzen in der Größenordnung von 1
Kilohertz, die bei vielen bekannten Anordnungen verwendet werden. Eine Erhöhung der Auffrischfrequenzen
bei diesen bekannten Anordnungen würde dagegen auf unerwünschte Weise die erforderliche
Leistung erhöhen und die ausnutzbare Speicherbetriebszpit
verringern, die für das Lesen und Schreiben mit externem Zugriff zur Verfügung steht.
Die Erfindung hat sich die Aufgabe gestellt, einen Informationsspeicher mit relativ einfachem Aufbsu
verfügbar zu machen, der eine erhöhte Zugriffszeit bei verminderter Ruheleistung aufweist.
Zur Lösung der Aufgabe geht die Erfindung aus von einem Informationsspeicher der eingangs genannten
Art und ist dadurch gekennzeichnet, daß ein erster Anschluß des Speicherlementes über einen ersten
Schalttransistor mit einer Auffrischleitung verbunden ist, daß eine der Hauptelektroden des ersten Schalttransistors
ohmisch mit der Auffrischleitung, dessen andere Hauptelektrode ohmisch mit dem ersten Anschluß des
Speicherelementes und dessen Steuerelektrode ohmisch mit einer ersten Hauptelektrode eines zweiten Schalttrai
sistors verbunden ist, und daß die andere Hauptelektrode des zweiten Schalttransistors ohmisch mit
dem ersten Anschluß des Speicherelementes und die Steuerelektrode des zweiten Schalttransistors ohmisch
mit einem zweiten Anschluß des Spdcherelcmentes verbunden ist.
Zur Bereitstellung einer unabhängigen Auffrischung eines Ladungsspeicherkondensators für einen Informationsspeicher
ist also ein erster Anschluß des Kondensators mit einer Hauptelektrode eines ersten Schalttransistors
in einer Auffnschschaltung verbunden, die von der Lese-Schreib-Zugriffsschaltung für diesen Kondensator
getrennt ist. Die andere Hauptelektrode des ersten Schalttransistors ist mit einer Spannungsquelle verbunden,
die als Senke f'ir störende, sich im Speicherkondensator
ansammelnde elektrische Hintcgrundladungep wirkt. Unter »Hauptelektrode« wird beispielsweise der
Source- oder Drainanschluß eines Feldeffekttransistors mit isoliertem Ga.ier (IGFET) oder der Emitter- oder
Kollektorar.schluß eines bipolaren Transistors verstanden. Die Steuerelektrode des ersten Schalttransistors ist
mit einer Hauptelektrode eines zweite;! Schalttransistors
verbunden, wodurch der erste Schalttransistor gesteuert wird. Die andere Hauptelektrode des zweiten
Schalttransistors isc mit dem ersten Anschluß des Speicherkondensators und die Steuerelektrode des
zweiten Schalttransistors mit einem anderen Anschluß des Kondensators verbunden. Unter »Sieuereli-ktroue«
wird beispielsweise der Gate-Anschluß eines IGFET oder der Basis-Anschluß eines bipolaren Transistors
verstanden.
Der Kondensator weist zwei Speicherzustände auf,
von denen der eine durch einen leeren oder nahezu leeren Kondensator (binär »0«) und der andere durch
einen voll oder nahezu voll geladenen Kondensator (binäre »1«) gekennzeichnet ist. Im Binärzustand »0«
werden störende Ladungen beispielsweise aufgrund einer Erzeugung von Hintergruiidladungen im Halblei
ter kontinuierlich aus dem Kondensator über den ersten
.Schalttransistor in Richtung zur Spanmingsquelle entfernt, die als Senke für die im Kondensator er/engten
störenden Ladungen dient. Im Binärziisiand »1« wird
der erste Schalttransistor ausgeschaltet gehallen, so daß die Ladung nicht aus dem Kondensator entfernt wird
und die im Halbleiter erzeugte Hintergrundladiing
Ipflijrlirh rl.i/ii rlirnt rlpn Rinnr/iistnnd »1« iiiifrrrlit/ιιιτ-halten.
Auf diese Weise wird der binäre Speicherziistand
des Kondensators aufrechterhalten, der vorher dadurch bestimmt worden ist. daß der Halbleiterieil dc-Kondensators
frei von bzw. gefüllt mit Ladungen war. Der Kondensator kann dann unabhängig von einer
Auffrischung gelesen oder geschrieben werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigt
F i g. I das schematische Schaltbild einer MOS-Speicherzellc
mit Auffrischung entsprechend einem Ausführungsbeispiel der Erfindung.
Fig. 1.1 das schematische Schaltbild einer MOS-Speicherzclle
mit Auffrischung entsprechend einem weiteren Ausführungsbeispiel der Erfindung.
F i g. 2 die perspektivische Aufsicht einer integrierten
Schaltung mit der MOS-Speieherzelle nach F ig. 1.
F i ä. 3 eine teilweise geschnittene Aufsicht der
MOS-Speicherzelle in Form der integrierten Schaltung
nach F i g. 2.
F i g. 4 ein Diagramm für die Spannuni: der Auffnsthleitung
in Abhängigkeit von der Zen zur Beschreibung der Betriebsweise eines speziellen Ausführungsbeispiels
der Erfindung.
F i g. 5 das Schaltbild einer Spannungsquelle für die Auffrischleitung für den Betrieb eines speziellen
Ausführungsbeispiels der Erfindung.
Zur Verdeutlichung ist keine der Zeichnungen in irgendeinem Maßstab dargestellt.
Wie in der Schaltung gemäß F i g. 1 gezeigt, wird ein
MOS-Speicherkondensator Cs durch eine metallische (oder metallähnliche) Platte 11 gebildet, die durch eine
Oxidschicht 12 vom Oberflächenteil 10 eines N-HaIbleitersubstrats getrennt ist. Das Halbleitersubstrat selbst
ist zweckmäßig in Sperrichtung vorgespannt (in F i g. 1 nicht dargestellt). Die Metallplatte 11 ist direkt über eine
ohmsche Verbindung mit einem Anschluß 14 verbunden, der zweckmäßig mit Hilfe einer äußeren Batterie (nicht
gezeigt) auf einer konstanten negativen Gleichspannung — Vgehalten wird. Diese Spannung — Verzeugt in
Verbindung mit der an das Halbleitersubstrat angelegten Sperrspannung eine Entleerungszone im Halbleiterbereich unterhalb der metallischen (oder metallähnlichen) Platte 11. Das Einschreiben einer Binären »1«
oder »0« in den Kondensator Cs wird durch ein Zugriffs-Gatterbauteil in Form eines p-Kanal-IGFET Tj
gesteuert, dessen Gate-Spannung von einer Wortleitung Vv und dessen Source-Spannung über eine
Bit-Leitung B in bekannter Weise gesteuert wird. Die Bit-Leitung liegt normalerweise auf der negativen
Spannung — V und die Wortleitung W normalerweise auf Erdpotential.
Das Einschreiben einer positiven Ladung, d. h., einer Binären »1« in den Kondensator Cs erfolgt durch einen
positiv gerichteten Impuls auf der Bit-Leitung S, die an
den Source-Anschluß von 71 (obere Seite von 71)
angelegt ist. in Verbindung mit einem negativ gerichteten Impuls (Einschalten) auf der Wortleitung W.
die am Gate-Anschluß von 71 liegt, wodurch der Oberflächenteil des Halbleitersubstrats 10 unterhalb der
in Metallplatte 11 mit positiven Ladungsträgern (»Löcher«)
mit einer Ladungsmenge aufgefüllt wird, die gegeben ist durch CvV (wobei V die am Anschluß 14
liegende Gleichspannung ist). Ein Abschalten des negativen Impulses am Gate-Anschluß von 71 vor dem
|5 F.nde des positiven Impulses am Sourre-Anschluß von
71 hält dann die positiven Ladungen im Kondensator C-.
durch Abschalten des Transistors 71 gefangen. Der ;ihgp<;rh:i!lptp 7iist;inrl hall an. bis dir Rill .riding B in
ihren normalen Zustand mit negativer Vorspannung
2« zurückgebracht wird. Auf diese Weise ist das nicht
flüchtige Einfangen und Speichern des Binärzustandes »I« im Kondensator Cs erreicht.
Das Einschreiben einer Binären »0«, d. h., im wesentlichen keine Ladung im MOS-Kondensator Cs
_"> wird durch einen negativ gerichteten Impuls auf der
Woriicitung Werzielt.der den Transistor 71 einschaltet,
während die Bit-Leitung ßauf ihrer normalen negativen
Spannung bleibt. Dadurch wird der Kondensator Cs von
allen positiven Ladungen im Oberflächenabschnitt des
w Substrat", C. der dem Kondensator C\- zugeordnet ist
(unterhalb der Metallplatte 11). r>efreit.
Das Auslesen des Ladungszustandes »!« oder »0« des Kondensators Cs wird durch einen negativen Einschaltimpuls
erreicht, der an die Wortleitung Wangelegt wird.
ü wobei die Bit-Leitung B weiterhin in ihrem normalen
Zustand mit negativer Vorspannung ist. Dadurch wird die positive Ladung (falls vorhanden) aus dem
Kondensator Cs auf die Bit-Leitung B für den üblichen Lesevorgang übertragen, gegebenenfalls in bekannter
Weise gefolgt durch ein erneutes Einschreiben. Ohne eine Auffrischung füllt jedoch im Laufe der Zeit die
thermische Erzeugung von Minoritätsladungsträgern (Löchern) einen leeren Kondensator Cs(Binär »0«) mit
unerwünschter positiver Ladung, wodurch der Speicherzustand auf störende Weise in denjenigen eines
vollen Kondensators Cs (binär »1«) umgewandelt und dadurch schließlich der .Speicherzustand vollständig
zerstört wird.
Eine Hilfsschaltung mit den p-Kanal-Schalt-iGFETs
7i 7j und den Kondensatoren Ci. C3, G, C5 in
Verbindung mit einer Auffrischleitung L die durch eine an den Anschluß 13.1 angelegte Wechselstrom-Pumpleistungsquelle 13 angesteuert wird, hat den Zweck, den
Leerzustand »0« sowie den Vollzustand »1« des Kondensators Cs bei Abwesenheit weiterer Einschreib-Spannungsimpulse auf der Wortleitung W oder
Bit-Leitung B aufrechtzuerhalten. Dadurch wird eine Beeinträchtigung des Speicherzustandes ohne irgendein
Einmischen in den Betrieb der Wortleitung Woder der
Bit-Leitung B zum Zwecke der Auffrischung (im Gegensatz zum Lesen oder Schreiben mit externem
Zugriff) verhindert Üblicherweise sind die Kondensatoren Qt, Cj, Ct, C5 parasitäre Kapazitäten, die daher in der
Zeichnung durch gestrichelte Linien dargestellt sind.
Zweckmäßig liefert für die Auffrischung die Wechseispannungsquelle 13 an die Auffrischleitung L eine
(außer wie unten beschrieben) kontinuierliche ununterbrochene Wechselspannung mit einer Frequenz zwi-
sehen IO kllz und IMHz, die zweckmäßig etwa
zwischen den Grenzen — V und -(V+ Δ) schwankt,
wobei — Vdie gleirhe Spannung ist. die am Anschluß 14 anliegt, und Δ typisch im Bereich zwischen 5 und 10 Volt
und mit Vorleil bei etwa 8 bis 10 Volt liegt, ("in typischer >
Wert - Vbeträgt etwa - 12 Volt. Im Ruhebetrieb (kein
Lesen .der Schreiben) kann - V jedoch weit bis auf etwa — 5 Volt verringert werden.
Nachfolgend sollen zwar die Spannungsgrenzen der Wechselspannungsquelle 13 mit — V tine' -(V+Λ) in
angegeben werden, aber es sei bemerkt, dall diese Spannungsgrenzen zweckmäßig auch auf -(V-Vj)
und -(V + Vt + Δ) eingestellt werden können, wobei
V1 ( < 0) die Summe der schnellen Wertspannung von T1
und Tj ist (wobei T1 üblicherweise vorherrschend ist), π
Die vorgenannten Grenzwerte lassen sich mit Hilfe eines freilaufenden Oszillators erreichen, der eine
inicgrirrir Roolstran-Treibcrschaltung speist. Line
entsprechende Beschreibung findet sich beispielsweise in einem Aufsatz »Eliminating Threshold Losses in MOS
Circuits by Bootstrapping Using Varactor Coupling« von II. E. loynsonet al. in der Zeitschrift IEEE |ournal of
Solid State Circuits, Band SC-7. Nr. 3. Seiten 217 bis 224.
Juni 1972. Die obere und untere Spannungsgrenze der Wechselspannungsquclle lassen sich gleichzeitig für r>
einen gegebenen Wechselspannungsausschlag Δ (Spitze zu Spitze) erniedrigen. Die Ausgangsspannung der
Wechsclstromquellc 13 braucht in keinem Frall mit
irgendeiner anderen Wechselspannungsquclle in Phase oder ynchronisiert sein. Der Drain-Anschluß des in
Transistors T2 (rechte Seite von T1) ist gleichstromniäßig
direkt mit der Auffrischleitung L über einen ohm'schen Weg hoher Leitfähigkeit gekoppelt. Der
Gate-Anschluß von T1 ist direkt und ohmisch mit dem
Drain-Anschluß von Ti verbunden. Der Gate-Anschluß Jj
von T) ist direkt und ohmisch ;.n den Anschluß 14 angekoppelt (der außerdem die Elektrodenspannung
des Kondensators Cs bestimmt). Der Knotenpunkt F (am Gate-Anschluß von T1) ist w eehselstrommäßig über
(parasitäre) Kapazitäten C1. Cj. Ct und C\. die dem 4n
Knotenpunkt F zugeordnet sind, wie folgt gekoppelt: Über die Kapazität C1 mit der Auffrischleitung L über
die Kapazität Cj mit dem Gate-Anschluß von Tj. über
die Kapazität G mit dem Souree-Anschluß von T1 und
über die Kapazität Γ5 mit Erde. Mit Vorteil ist die «
Kapazität C1 größer als Cj + Ct + C5. Etwas kleinere
Werte von C1 können jedoch in Verbindung mit
größeren Spannungsausschlägen Δ benutzt werden. Die Kapazität C1 ist zweckmäßig wesentlich kleiner als der
MOS-Kondensator Cs. und zwar zweckmäßig um einen >n
Faktor 5 oder mehr, um den erforderlichen Wert für den Spannungsausschlag Δ möglichst klein zu machen.
Bei der folgenden Beschreibung der Betriebsweise soll angenommen werden, daß der Transistor Tj so
ausgelegt ist. daß seine Schwellenwert-Gate-Spannung negativer als die des MOS-Kondensators unter den
gleichen Source- und Drain-Spannungsbedingungen ist. Diese »höhere« Schwellenwert-Bedingung für den
Transistor Tz ist jedoch nicht wesentlich, wie nachfolgend
beschrieben werden soll. Der höhere Schwellenwert läßt sich mit Hilfe bekannter Verfahren erreichen,
beispielsweise durch eine Ionenimplantation (von Donator-Verunreinigungen für einen p-Kanal), durch
eine größere Oxiddicke oder bekannte Effekte der geometrischen Auslegung. Zweckmäßig ist der Schwel- "
lenwert des Transistors T3 nur etwas negativer als der
des MOS-Kondensators Cs und zwar typisch um nur etwa 0.5 bis 1,0 Volt. Der Spannungsausschlag Δ der
Wechselspannung von Spitzenwert zu Spitzenwert auf der Auffrischlciuing /. ist zweckmäßig gleich oder
größer als die doppelte Schwcllenwertspannung des Transistors T1. Typischerweise liegt dieser Spannungsausschlag
Δ im Bereich von etwa 5 bis 10 V oder mehr.
Wenn die Spannung auf der Auffrischleiiung L sich
zwischen - Vund -(V + Δ) periodisch ändert, so fühlt
die durch die Kapazitäten C1 und C) + Ct + C\ (wobei
C1 > Cj + Ca + Ci) bewirkte Wechselspannungsteilung
dazu, daß nur ein kleiner Teil des Wechselspanmmgsabfalls zwischen der Quelle 13 und dem Anschluß
14 über der Kapazität C1 steht. Dadurch wird bewirkt,
daß die Gate-Spannung des Transistors T1 und die
Drain-Spannung des Transistors ΤΊ der Oszillatorspan·
nung auf der Leitung /. ziemlich genau folgen,
vorausgesetzt, daß der Transistor Tj ausgeschaltet ist.
d.h.. sein Gate-Halbleiteroberflächenbcreich nicht zwischen
dem Source- und Drain-Bereich invertiert ist. Auf diese Weise wird der Speicherzustand des Kondensators
Cs bewahrt, entweder in Form eines voll geladenen Kondensators (wobei die Ladung gleich CsVist) oder in
Form eines leeren Kondensators. Das läßt sich anhand der folgenden Erläuterung erkennen.
Nimmt man an. daß sich die Speicherzelle im
Binärzustand »0« (leere Zelle) befindet, dann ist der
Speicherkondensator Cs leer oder nahezu leer an
Ladung im Oberflächenteil des Halbleitersubstrats unterhalb der Platte 11. Eine thermische Erzeugung von
Ladungsträgern im Halbleiter versucht dann auf unerwünschte Weise diese Ladung im positiven Sinn zu
erhöhen, wodurch eine störende Ladung im Speicherkondensator bewirkt wird. Darüber hinaus wird auch
eine unerwünschte positive Ladung am Gate-Anschluß des Transistors T1 erzeugt. Die störende positive
Ladung, die in einem nahezu leeren Kondensator Cs
sowie am Gate-Anschluß des Transistors T1 erzeugt
wird, wird jedoch durch die Auffrischleitung abgezogen und gesammelt, so daß die Leitung wie folgt als
l.adungssenke für die störenden Ladungen wirkt. Da der Kondensator Cs keine oder nahezu keine Ladung
enthält, ist der Transistor Tj ausgeschaltet, außer wenn
die Auffrischspannung auf der Leitung L auf - V geht,
d. h.. ihren maximalen positiven Ausschlag hat. Genauer gesagt, schaltet der Transistor Tj bei dem positiven
Spannungsausschlag auf der Auffrischleitung L dann ein. wenn eine unerwünschte positive Ladung sich am
Gate-Anschluß des Transistors T1 angesammelt hat. Bei
dem positiven Spannungsausschlag auf der Leitung L (bei und nahe dem Wen — V). wenn der Transistor Tj
zeitweilig eingeschaltet ist. wird also eine unerwünschte positive Ladung, die sich am Gate-Anschluß des
Transistors T1 angesammeil hat. über den Transistor Tj
in den Kondensator Cs übertragen. Auf diese Weise wird (bei jedem Zyklus der Spannung auf der Leitung L)
verhindert, daß die Spannung am Gate-Anschluß des Transistors Tj positiver wird als — V— VVj. wobei Vt3
die (negative) Schwellenwert-Einschaltspannung des Transistors T3 ist. Beim negativen Ausschlag der
Spannung auf der Auffrischleitung L (d. h., bei oder nahe bei — V—Δ) wird der Gate-Anschluß des Transistors Tj
aufgrund der Koppelkapazität des Kondensators C1
negativer gemacht. Be: einem genügend großen Wert von Δ schaltet der Transistor Ti ein, wodurch eine
störende positive Ladung (sowohl die vorher vom Gate-Anschluß des Transistors T2 übertragene als auch
die thermisch erzeugte Ladung) im Substrat des Speicherkondensators Cs in die Leitung L selbst
abfließen kann. Faßt man diese Operation zusammen, so
ergibt sich, daß bei leerem oder nahezu leerem Kondensator Cs (binar »0«) während des positiven
Ausschlages der Spannung auf der Auffrischleitung L eine unerwünschte positive Ladung am Gate-Anschluß
des Transistors T2 über den Transistor 7j in den
Kondensator Cs übertragen wird. Bei negativem Ausschlag der Spannung auf der Leitung L wird dann
die gerade vom Gate-Anschluß des Transistors T2 (bei
dem vorhergehenden positiven Ausschlag der Spannung auf der Leitung L) in den Kondensator Cs
zuzüglich einer störenden positiven Ladung, die thermisch im Substrat des Kondensators Cv erzeugt
worden ist, über den Transistor T2 zur Auffrischk'itiing /.
übertragen (von dort wird sie schließlich zur Spannungsquelle 13 zurückgeführt). Eine nahezu leere Zelle ΐί
wird also kontinuierlich bei jeder Periode der Spannungsquclle 13 aufgefrischt und bleibt eine leere
Zelle.
im Fall einer binaren »I« (voile /.clic) weist der
Halbleitersubstrat-Oberflächcnteil 10des Kondensators
Cs eine positive Ladung gleich oder nahezu gleich CsV'
auf. Demgemäß ist der Transistor Tj immer eingeschaltet, und zwar unabhängig von dem Ausschlag der
Spannung auf der Auffrischleitung L zwischen — V und - V—Δ. Da der Transistor Tj immer eingeschaltet ist, 2ϊ
wird der Gate-Anschluß des Transistors T2 auf der
Spannung des positiv geladenen Halblciter-Oberflächenteils des Kondensators Cs gehalten, so daß der
Transistor unabhängig vom Ausschlag der Spannung auf der Leitung L immer ausgeschaltet ist. Demgemäß jn
bleibt die positive Ladung im Substrat des Kondensators Cs-gefangen, da tier Transistor Ti während keines
Abschnittes der Wechselspannungsperiocleii auf der Auffrischleitiing /.einschalten kann.
Man beachte, daß der Transistor Ti den Transistor T2 v-,
steuert. Unabhängig von dem Ladungszustand der Speicherzelle wird der Transistor T2 immer dann
ausgeschaltet, wenn der Transistor Tj einschaltet, und T2
wird eingeschaltet, wenn der Transistor T3 ausschaltet.
Während eines externen Lese- oder Schreibzugriffs soll die Wortleitung W normalerweise auf einem
Potential von etwa ό bis 10 V negativer als der Schwellenwert des Gatter-Transistors Ti gehalten
werden. Während des Neueinschreibens ist dann der Strom über den Transistor T\ wesentlich größer als der
über den Transistor T2. Darüber hinaus schaltet der über
den Transistor Tt fließende Strom den Transistor T2 aus.
so daß sichergestellt ist, daß mit Erfolg erneut in den MOS-Kondensator eingeschrieben werden kann.
Bei der obigen Erläuterung der Betriebsweise in Verbindung mit einer vollen und einer leeren Zelle ist
angenommen worden, daß der Transistor T3 einen höheren Schwellenwert als der Transistor T2 und der
Halbleiterteil des MOS-Speicherkondensators Cs hat, d. h„ der Transistor T3 benötigt eine negativere
Gate-Spannung zum Einschalten als der Transistor T2.
Wenn dieser Schwellenwert-Bedingung nicht genügt wird, sondern die Schwellenwerte der Transistoren 7}
und Tt, etwa gleich sind, dann wird, wenn die Spannung
der Auffrischleitung L ihren negativen Ausschlag hat, der Transistor T3 selbst im Fall der leeren Zelle zur
gleichen Zeit einschalten, zu der der Transistor T2
ebenfalls eingeschaltet ist. Die dann über den Transistor Ts fließende positive Ladung versucht den Transistor Ti
vorzeitig und unerwünscht während dieses negativen =i Ausschlages der Spannung auf der Leitung L auszuschalten,
wodurch die gewünschte vollständige Entleerung ties Kondensators Cs verhindert wird. Dieser
unerwünschte Effekt läßt sich durch Verwendung einer relativ hohen Frequenz für die Ausgangsspannung der
Wcchselstromquelle 13 mildern, die normalerweise in der Größenordnung von wenigstens 100 kHz bis 1 MHz
liegt, so daß der Transistor T2 häufiger während der
negativen Ausschläge der Spannung auf der Leitung L einschalten kann. Das ist für eine wirksamere und
vollständige Entleerung der positiven Ladung des Kondensators (Verwünscht.
Ein nicht zerstörendes Lesen (kein Neueinschreiben erforderlich) kann dadurch erzielt werden, daß die
Bit-Leitung B und die Wortleitiing W beide normalerweise
auf Erdpotential gehalten werden. Zum Lesen wird dann ein negativ gelichteter Impuls an die Leitung
W angelegt, der ausreicht, um den Transistoi Ti
geringfügig einzuschalten, aber für den Transistoi T) nicht groß genug ist. um den Transistor T2 auszuschalten.
Während des Lesens zieht dann der Transistor Ti
vom MOS-Kondensator Cs zur Auffrischleitung L den gesamten Lesestrom ab. den der Transistor Ti in den
MOS-Kondensator liefert, ohne den Speicherzustand des Kondensators zu ändern. Das Lesen muß dann
jedoch während der negativen Phase der Spannung auf der Auffrischlcitung /. erfolgen, damit diese kontinuierlieh
die Leseladung abziehen kann.
Aus der Schaltung gemäß F i g. I ergibt sich, daß der Knotenpunkt F eine Spannungsänderung erfährt, die
nur ein Bruchteil des Spannungsausschlages Δ auf der Auffrischleitung L ist, nämlich der Bruchteil λ = C2/
(C2 + Cj + G + Ci). Der Ausschlag Δ sollte daher
größer sein als der Absolutwert von (VnI\). Um die
anteilige Änderung der Spannung am Knotenpunkt F mit Bezug auf die zugeführtc Wechselspannung zu
erhöhen, kann die alternative Schaltung gemäß Fig. 1.1
verwendet werden, bei der die Auffrischleitung L über ihren Anschluß 13.1 auf einer festen Gleichspannung
gehalten wird, während eine Wechselspannungsquelle 14.1 über den Anschluß 14 an der Platte Il des
Speicherkondensators Cs liegt. Auf diese Weise kann der erforderliche Ausschlag Δ der Wechselspannung
14.1 etwas kleiner gemacht werden (typisch mit nur etwa 4 V), da die parasitäre Kapazität C5 jetzt die
Kapazität C2 dabei unterstützt, den Knotenpunkt Fauf
dem Erdpotential der Auffrischleitung zu halten. Im einzelnen ist bei der Schaltung gemäß Fig. 1.1 der
Anschluß 13.1 der Auffrischleitung L mit einer Gleichspannungsquelle (nicht gezeigt) der Spannung
— V verbunden, nämlich der gleichen Spannung, die bei der Schaltung gemäß Fig. i am Anschluß i4 iag. Eine
Wechselspannungsquelle 14.1 (Fig. 1.1) liefert eine Wechselspannung an den Anschluß 14 und die
Metallplatte Π des Speicherkondensators Cs. Die Spannung dieser Wechselspannungsquelle ändert sich
zweckmäßig kontinuierlich zwischen — V und — V + Δ,
wobei Δ gleich oder größer als der Absolutwert von VT2/ß mit β = (C2 + Ci)I(C2 + C3 + O + C5) ist. Normalerweise
liegt Δ bei etwa 6 V. In diesem Fall ist keine Bootstrap-Schaltung in Verbindung mit der Wechselspannungsquelle
erforderlich, da die Wechselspannung niemals negativer als — V werden muß. Demgemäß
wirkt die Auffrischleitung L in der Schaltung gemäß Fig. 1.1 wiederum als Senke für störende Ladungen der
Speicherzelle wie bei der Schaltung gemäß Fig. 1, während die Wechselspannungsquelle als Ladungspumpe
dient, die diese störenden Ladungen in Richtung zur Senke fördert.
Alternativ können beide Anschlüsse 13.1 Mnd 14 auf einer Gleichspannung — V gehalten werden, während
das Substrat 10 mit einer Wp.chselspannungsquelle verbunden ist, die typisch einen Wechselspannungsausschlag
Δ von etwa IO V (Spitze/Spitze) mit einem mittleren Gleichstromwert von etwa +5V fjr ein
η-leitendes Halbleitersubstrat 10 besitzt.
Die Auffrischleitung 11 wirkt dann wiederum als Senke für störende Ladungen, die sich in der
Speicherzelle Csansammeln, während die Wechselspannungsquelle als Pumpe dient, die diese Ladungen zur
Senke fördert. Der Halbleiter-Oberflächenteil unterhalb der Metallplatte 11 wird dann wiederum während des
Betriebs entleert, wenn das Halbleitersubstrat auf die beschriebene Weise mit Wechselspannung beaufschlagt
wird.
In den F i g. 2 und 3 ist eine integrierte Schaltung als
spezielles Ausführungsbeispiel der Erfindung dargestellt. FMg. 2 ist eine Aufsicht dieses speziellen
Alisführungsbeispiels, wobei sowohl die isolierenden oxide der zweiten Ebene als auch die leitenden
Metallisierungen der /.weiten Ebene zur klareren Darstellung entfernt sind. F i g. 3 stellt eine geschnittene
Aufsicht der Oberflache des Halbleitersubstrats beim
gleichen speziellen Ausführungsbeispiel dar. Genauer gesagt, zeigt F i g. 2 das Ausführungsbeispiel wahrend
einer Zwischenstufe der Herstellung zu einem Zeitpunkt, bei dem eine verhältnismäßig dicke Oxidbeschichtung
mit relativ dünnen Oxidteilen sowie der nachfolgend aufgebrachten Metallisierung der ersten
Stufe für die Gate-Elektroden vorhanden ist. die normalerweise aus elektrisch leitendem polykristallinen to
Silizium (Polysilizium) besteht. Unter »dickem Oxid« wird Siliziumdioxid mit einer Dicke zwischen 5000 A
und etwa 15 000 Ä und typisch von etwa 13 000 A verstanden, d. h., eine geeignete Dicke für den höheren
negativen Schwellenwert (von etwa 20 V) des Feld- !■> Oxids von IGFET-Transistoren. Unter »dünnem Oxid«
wird Siliziumdioxid mit einer Dicke zwischen etwa 500 und 1500 Ä, typisch etwa 1000 Ä verstanden, d. h.. eine
geeignete Dicke für das Gate-Oxid von IGFET-Transistoren mit niedrigerem Schwellenwert. Das dicke Oxid
ist außerdem mit Vorteil in der Lage, als Maske gegen die Diffusion einer geeigneten Akzeptor-Verunreinigung
zu wirken, um die entsprechenden Halbleiier-Oberflächenteile p+-leitend in denjenigen Bereichen
mit dünnem Oxid zu halten, die nicht außerdem durch das Polysilizium maskiert sind. In den F i g. 2 und 3 ist
eine einzige vollständige Speicherzelle mit einer Auffrischung nach der Erfindung gezeigt, zusammen mit
dem linken Teil einer spiegeiverkehrt ausgelegten Zeile
auf der rechten Seite in der Zeichnung, wobei sich entsprechende Bauteile der spiegeiverkehrten Zeile mit
den gleichen Bezugszeichen wie in der vollständig dargestellten Zelle, jedoch um 100 erhöht, versehen
sind.
Das Halbleitersubstrat 20 ist im wesentlichen ein einziges monokristafiines, η-leitendes Siliziumplättchen
mit im wesentlichen einheitlichen spezifischem Widerstand, der einer einheitlichen Dotierung mit 1015
Arsenatomen pro Kubikzentimeter entspricht, außer an denjenigen Stellen, an denen es in F i g. 3 anders
angegeben ist und sich eine mit einem Donator ionen-implantierte Oberflächenzone 265 (etwas stärker
η-leitend) sowie stark p-leitende Zonen befinden, die mit P+ bezeichnet sind. Eine Gleichspannungsquelle 15 mit
typisch etwa 5 V liefert an das Substrat 20 eine Sperrspannung (positive Polarität für ein n-leitendes
Halbleitersubstrat). Ein metallischer Kontakt 21 an eine p+'Halbleiteroberflachenzone 22 führt zur Bit-Leitung
S(Fi g. l)dcr Metallisierung auf der zweiten Ebene und
zur externen Zugriffsschaltung bekannter Art (lediglich im Interesse einer klareren Darstellung in den Fig. 2
und 3 nicht gezeigt). Dadurch wird die elektrisch leitende p + -Oberflächenzone 22 eines enfprechenden
Oberflächenteils des Halbleiters mit der Bit-Leitung der Metallisierung auf der zweiten Ebene verbunden und
durch diese gesteuert. Die p + -Zone 22 dient außerdem
als Source-Bereich des Transistors Ti. Eine Wortleitung 23 (W in Fig. I) wird durch einen metallähnlichen
Elektrodcnstrcifcn 23 aus polykristallinem Silizium (»Polysilizium«) gebildet. Dieser Elcktrodenstreifen 23
überdeckt außerdem einen Teil mit dünnem Oxid an der rechten Kante der ρf-Zone 22, so daß der n-lcitende
Gate-Bereich (»p-Kanal«) des Gatter-Transistors Ti. der sich /wischen den ρf-Zonen 22 und 24 befindet,
durch das Potential dieses Streifens 23 gesteuert wird. An der rechten Kante dieses Gate-Bereichs des
Transistors Ti befindet sich die ρ '-Gberiiäuhen/oiie 24
unter dünnem Oxid. Diese Zone 24 dient sowohl als Drain-Bereich des Transistors T\ sowie als leitende
Verbindung zum MOS-Speicherkondcnsator Cs- Fine n-lcitendc Halbleiter-Oberflächcnzone 26 des Kondensators
Cvliegl ebenfalls unterhalb von dünnem Oxid. Die linke Kante dieser n-Zone 26 wird definiert durch die
Kontur einer Polysilizium-Elektrode 25 auf dem Oxid 20.5. An der unteren rechten Ecke der n-Zone 26
befindet sich eine ionen-implantierte Donator-n-Zone 26.5, die eine etwas höhere Konzentration von
Überschuß-Donatoren und demgemäß eine etwas negativere Schwellenspannung als die n-Zone 26 besitzt.
Die Schwellenwert-Spannung der Zone 26.5 ist typisch etwa 0,5 V negativer als die der Zone 26. Hs sei darauf
hingewiesen, daß statt einer Ionen-Implantation der erhöhte Schwellenwert für die Zone 26.5 alternativ auch
mit Hilfe einer etwas (10% bis 30%) dickeren Oxidschicht auf der Zone 26.5 als die dünne Oxidschicht
über der Oberflächenzone 26 erreicht werden kann. Die Zone 26.5 dient als Gate-C ereich für den Transistor T).
während ein Teil der an die Zone 26.5 angrenzenden Zone 26 als Source-Bereich für den Transistor Tj dient.
Wie bereits erläutert, handelt es sich bei der ionen-implantierten Zone 265 um eine /:. .ätzliche
wahlfreie Möglichkeit, an deren Stelle alternativ eine Verlängerung der Zone 26 unter der Polysili/ium-Elektrode
25 vorgesehen sein kann. Die rechte Kante der Zone 26 (el. h., die rechte Kante der Zone 26 mit
Ausnahme desjenigen Teiles, an dem sich gegebenenfalls die linke Kante der ionen-implanticrten Zone 26.5
befindet und mit Ausnahme desjenigen Teiles, an dem sich die ϋηκε Kante einer η-leitenden Oberfiächenzone
27 aus dickem Oxid befindet).
Der rechteckförmige η-leitende Oberflächenbereich
27 liegt unter einem Bereich dicken Oxids der Schicht 205 (Fig. 2). Dieser n-Bereich 27 (F i g. 3) ist demgemäß
durch eine negativere (typisch um etwa 20 V) Schwellenwertspannung als die der n-Zonen 26 oder 29 oder
sogar der n-Zone 265 gekennzeichnet. Die ρ+ -Zone 28 dient als Source-Elektrode des Transistors T2. Die
ρ+ -Zone 30 stellt die Drain-Zone des Transistors Tj und die n-Zone 29 die Gate-Zone des Transistors Tj dar. Die
n-Zone 27 trennt die beiden n-Oberflächenzonen 29 und
32, die sich unter einem Teil einer Polysilizium-Elektrode 33 befinden. Diese Elektrode 33 dient als
Gate-Elektrode des Transistors T2. Die n-Zone 27 liegt
unterhalb von dickem Oxid, während die n-Zonen 29 und 32 sich unter dünnem Oxid befinden. Demgemäß ist
die n-Zone 27 durch einen (um etwa 20 V) höheren
negativen Schwellenwert ab die n-Zonen 26, 265, 29
und 32 gekennzeichnet. Ein ohm'scher Metallkontakt $1
verbindet die p+-Zone 30 mit der Polysilizium-EIektrpde
33. Schließlich läuft eine streifenförmige p+-Oberflächenzone 34, von der ein Teil der linken Kanl.e
zweckmäßig fluchtend unter der rechten Kante der Polysilizium-Elektrode 33 liegt, in der Ebene der
Zeichnung vertikal durch die Fig.2 und 3. Diese
streifenförmige p+-Zone 34 dient als Auffrischleitung L und ein Teil des linken Außenbereichs dieses Streifens
34, der an die rechte Kante der ρ+-Zone 29 angrenzt,
dient als Drain-Zone des Transistors 7i
Obwohl die Oxiddicke unter der Elektrode 33 die g'eiche in der η-Zone 2S wie in der n-Zone 32 ist, hat im
Betrieb die n-Zone 32 in keinem Fall eine leitende Oberflächen-Inversionsschicht (Kanal), die sich von der
p+Zone 3" zur Auffrischleitung 34 erstreckt, und zwar wegen des ohm'schen Kontaktes 31, der diese p+-Zone
30 mit der Gate-Elektrode 33 verbindet Der Kondensator Ci ist die parasitäre Kantenkapazität zwischen der
Gate- Elektrode 33 und der Auffrischleitung 34. Lediglich
zur Vereinfachung der Darstellung in den F i g. 2 und 3 sind die linke und rechte Kante der Auffri'^chleitung
34 gerade Linien. Zweckmäßig erstreckt sich jedoch zur Vergrößerung der Kapazität Ci mit Bezug
auf die Kapazität C3 der rechte Rand der Gate-Elektrode
33 etwas (typisch um 1 Mikron oder mehr) nach rechts über den rechten Rand der darunterliegenden
dicken Oxidschicht hinaus. Darüber hinaus gibt man der
rechten Kante der Gate-Elektrode 33 eine Serpentinenartige Form, um die Länge der Kante und damit die
Kantenkapazität C2 zu vergrößern. Auf diese Weise
kann die Kapazität Ci wunschgemäß (obwohl dies kein Zwangsmerkmal darstellt) größer als Cj + Ct + Cs
gemacht werden. Die anhand der Fig. 2 und 3 gerade beschriebene Auslegung stellt also die Verwirklichung
der schematischen Schaltung gemäß Fig. 1 in Form einer integrierten Schaltung dar.
Es sei darauf hingewiesen, daß ohne Anwendung von noch zu erläuternden Maßnahmen ein fehlerhaftes
Einschreiben bei den Schaltungen gemäß Fig. 1 und 1.1
dann stattfinden kann, wenn die Schwellenwertspannung der n-Zone 265 (Tj) nicht ausreichend (um etwa
I V) negativer als die Schwellenwertspannung der n-Zonc 26 (Cs) ist, und zwar bei Vorhandensein einer
größeren Kapazität C2. Im einzelnen wird beim
Einschreiben einer Binären »0« (leere Zelle) in den Speicherkondensator Cs während eines Zeitintervalls
l\h bei oder in der Nähe des am meisten negativen Abschnittes während einer Periode der Spannung auf
der Auffrischlcitung der Kondensator Cs unabhängig von dem gewünschten Einschreiben eine störende
Ladung aufgrund des in Reihe über den Transistor Tj fließenden Verschiebungsstroms im Kondensator Ci
aufnehmen. Diese Ladung kann anschließend ausreichcn,
daß der Transistor Tj den Transistor Ti am
Einschalten hindert, so daß der Speicherkondensator Cs
sich anschließend (nach t\, ti) nicht selbst von der störenden Ladung befreien kann, wodurch er auf
störende Weise durch thermisch erzeugte Ladungen angefüllt wird. In die Speicherzelle wird dadurch
fehlerhaft eine Binäre »I« (volle Zelle) eingeschrieben und dort gespeichert, obwohl das Einschreiben einer
Binären »0« gewünscht war. Zur Vermeidung eines solchen fehlerhaften Einschreibens wird entsprechend
F i g. 4 die Wechselspannung ν der Auffrischleitung (die an die Auffrischleitung L in F i g. 1 angelegt wird)
plötzlich unterbrochen und für das gesamte Zeitintervall
fife, in welchem ein Zugriff zu der Speicherzelle Cj zum
Zwecke des Einschreibens erfolgt, auf den festen Wert
-V- Vr (wobei Vt= Vn + V73 ist) eingestellt. Typisch
liegt die Einschreib-Zugriffszeit in der Größenordnung
von 200 Nanosekunden, während die Periode der Wechselstrom-Pumpquelle 13 für das Auffrischen in der
Größenordnung von 10 Mikrosekunden liegt, so daß das
Intervall zwischen fi und t2 üblicherweise wesentlich
kurzer als eine einzige Wechselstromperiode der Quelle
13 ist Auf diese Weise wird ein störendes Einschreiben v^ahrend des Zugriffs verhindert.
Fig.5 zeigt eine typische Schaltungsanordnung zur
Lieferung der Spannung für die Auffrischleitung mit der Kennlinie gemäß Fig.4. In Fig.5 enthält das
Halbleiterplättchen 20 eine Anordnung von vielen
Speicherzellen, typisch etwa 4000 Zellen, die je von dem it. Fig.2 und 3 gezeigten Typ sind. Außerdem enthält
das Plättchen 20 die Auffrischleitung L die'sich für unterschiedliche Spalten von Zellen (nicht gezeigt)
verzweigt. Immer dann, wenn ein Zugriff zu irgendeiner Zelle des Plättebens zum Zweck des Einschreibens (oder
eventuell zusätzlich zum Auslesen) erfolgen soll, gibt eine Plättchen-Betätigungssignalquelle 50 ein Signal an
das Plättchen 20, um dieses Plättchen für einen Zugriff zum Einschreiben (oder Auslesen) entlang einer
gewählten Wortleitung und einer gewählten Bit-Leitung (lediglich zur klareren Darstellung nicht gezeigt) zu
betätigen. Gleichzeitig wird dieses Plättchen-Betätijiungssignal
außerdem an den Gate-Anschluß eines Feldeffekttransistors 59 mit isoliertem Gatter in einer
Schaltung 60 gegeben, um die gewünschte unterbrochene
Wechselspannung für die Auffrischleitung zu liefern.
Die Schaltung 60 enthält eine Wechselspannungsqiselle
51, die eine kontinuierliche Ausgangswechselspannung liefert, die ausreicht, um die Transistoren 52
und 58 abwechselnd ein- und auszuschalten. Diese Ausgangswechselspannung wird an den Gate-Anschluß
clss Feldeffekttransistors 58 mit isoliertem Gatter und
so den Eingangsanschluß eines Inverters 57 angelegt. Der Drain-Anschluß des Transistors 52 ist mit einem
Anschluß 53 verbunden, an den die konstante Gleichspannung — V von typisch —12 V angelegt ist.
Der Source-Anschluß des Transistors 52 ist sowohl mit einem Pegelschiebekondensator 54 als auch mit den
Drain-Anschlüssen der Feldeffekttransistoren 58 und 59 mit isoliertem Gatter verbunden. Der Gate-Anschluß
des Transistors 52 liegt am Ausgangsanschluß des
Inverters 57. Zweckmäßig ist das Verhältnis 7/I (Kanalbreite zu Länge) des Transistors 52 wesentlich
Ii 'einer als das des Transistors 59. Der Pegelschiebekonc;nsator
54 verbindet den Source-Anschluß des Transistors 52 mit dem Source-Anschluß eines Klemm-Transistors
55. Der Gate- und Drain-Anschluß des Transistors 55 sind beide mit einem Anschluß 56
verbunden, an dem die konstante Gleichspannung — V anliegt. Auf diese Weise wird die Auffrischleitung L auf
ci>;r gewünschten Spannung entsprechend der Kennlinie in Fi g. 4 gehalten.
Die Arbeitsweise der Schaltung 60 läßt sich wie folgt bischreiben: Der Oszillator 51 liefert eine AusgangsvMichselspannung,
die elwa zwischen Erde und - 12 V schwingt. Diese Ausgangswechselspannung schaltet den
Transistor 52 abwechselnd ein und aus. während andererseits der Transistor 58 aufgrund des Inverters 57
aus- und eingeschaltet wird. Gleichzeitig bleibt in Abwesenheit eines Plättchen-Betätigiingssignals der
Transistor 59 ausgeschaltet. Demgemäß schwankt die Spannung des Knotenpunktes 53.5 zwischen F.rde und
etwa -12 V. Wegen des Pegelschiebekondensators 54 und des Klemmtransistors 55 schwingt die Spannung
der Auffrischleitung dann typisch zwischen etwa -9 und -17 V, d. K es ergibt sich ein Ausschlag, der gleich
β V ist, wobei β (kleiner als 1) das Verhältnis
Cb/(Cb + CiJ, C/. die Kapazität der Belastung durch die
Auffrischleitung und Cb die Bootstrap-Kapazität ist
Wenn jedoch ein Plättchen-Betätigungssignal eintrifft wird der Transistor 59 eingeschaltot wodurch der
Knotenpunkt 535 unabhängig vom Zustand des Transistors 52 geerdet und damit das Potential der
Auffrischleitung 11 für die Dauer des Plättchen-Betätigungssignals im wesentlichen auf — V— Vt gebracht
wird, da der Widerstand des Transistors 52 wesentlich größer als der des Transistors 59 (bestimmt durch die is
relativen z/l·Verhältnisse) ist Man beachte, daß das von
der Schaltung gemäß F i g. 5 an die Auffrischleitung L gelieferte Wechselstromsignal nicht notwendigerweise
sinusförmig ist daß dadurch aber die Betriebsgüte in keiner Weise beeinträchtigt wird.
Es sei außerdem darauf hingewiesen, daß bei
Verwendung des Wechselstrom-Auffrischpumpsignals entsprechend der Schaltung in Fig. 1.1 oder bei
Anwendung des oben beschriebenen Wechselstrompumpens für das Substrat die Wechselspannung
zweckmäßig während der Einschreib-Zugriffsintervalle auf ähnliche Weise wie in F i g. 4 angegeben unterbrochen
wird. Die Schaltung 60 läßt sich auf dem Plättchen 20 mit Hilfe der bekannten Herstellungsverfahren
:ntegrieren.
Die Erfindung anhand eines speziellen Ausführungsbeispiels beschrieben; es sind jedoch zahlreiche
Abänderungen möglich. Beispielsweise kann die Auffrisch-Wechselspannung
aufgeteilt und gleichzeitig sowohl an den Anschluß 14 (wie in F i g. 1.1) als auch an
den Anschluß 13.1 (wie in F i g. 1) angelegt werden. Eine solche Aufteilung kann für einen fehlerfreien Betrieb
dann erforderlich sein, wenn die parasitäre Kopplung zwischen der Lese-Schreibschaltung und der Metallplatte
11 im Anschluß 14 groß genug ist, um eine verringerte
Auffrisch-Wechselspannung am Anschluß 14 notwendig zu machen (wobei die verringerte Wechselspannung
selbst nicht ausreicht, um die Speicherzelle aufzufrischen). Die Förderung von Ladungen durch die
Auffrisch-Wechselspannung zur Aufrechterhaltung des Speicherzustandes des Speicherkondensators wird
demgemäß neben anderen Faktoren durch die Wechselspannungsdifferenz
zwischen den Anschlüssen 13.1 und 14 bestimmt. Es sei darauf hingewiesen, daß die in F i g. 4
benutzte Auffrischspannung sowohl an der oberen als auch an der unteren Grenze negativer sein kann, wobei
der gleiche Wechselspannungsausschlag Δ beibehalten wird, und daß die Schaltung 60 unter Verwendung
bekannter Verfahren auf dem Plättchen 20 integriert sein kann.
Andere Halbleiter und deren Oxide oder andere Isolatoren, beispielsweise Germanium und sein Oxid,
lassen sich anstelle von Silizium bei einer Verwirklichung der Erfindung als integrierte Schaltung verwenden.
Weiterhin braucht die Zone 26.5 nicht besonders
aus der Zone 26 gebildet zu sein, sondern kann eine Fortsetzung der Zone 26 darstellen, d. h., der Transistor
Ti braucht keinen höheren Schwellenwert als der
Transistor Tj besitzen, wie oben beschrieben, vorausgesetzt,
daß im Betrieb die angegebenen höheren Frequenzen für die Wechsclstromquelle 13 benutzt
werden. Es sei bemerkt, daß die zusätzlich durch die
Auffrischschaltung nach der Erfindung entsprechend der Darstellung in F i g, 2 und 3 benötigte Fläche nur
etwa 20 bis 30% des Bereiches auf dem Halbleiterplättchen
benötigt den die MOS-ZeIIe bekannter Art einnimmt die durch den MOS-Kondensator C$ den
Gatter-Transistor Ty und die Wort- und Bit-Leitungen
gebildet wird.
Die Erfindung ist im einzelnen zwar unter Verwendung
von p-Kanal-IGFED-Schalttransistoren T2 und 7}
in der Auffrischschaltung beschrieben worden, es können aber andere Typen von Schalttransistoren,
beispielsweise n-Kanal-IGFED-Transistoren, bipolare Transistoren oder Sperrschicht-Feldeffekttransistoren
ebenfalls benutzt werden, wenn man sich daran erinnert daß Transistoren im allgemeinen drei Anschlüsse
aufweisen, von denen zwei einen verhältnismäßig hohen Strom führende Anschlüsse (Source und Drain bei
einem IGFED, Emitter und Kollektor bsi einem
bipolaren Transistor) sind und einer von ihnen einen verhältnismäßig niedrigen Strom führt (Gate-Elektrode
bei einem IGFED, Basis bei bipolaren Transistoren). Anstelle eines MOS-Kondensators als Speicherelement
können andere Kondensatortypen benutzt werden, beispielsweise ein p-n-Halbleitersperrschichtkondensator
oder ein durch zwei Metallplatten gebildeter Kondensator, die durch einen Isolator getrennt sind, der
ebenfalls durch eine störende Aufladung aufgrund elektrischer Ladungen aus der Transistor-( Halbleiter-)
Steuerschaltung beeinträchtigt wird.
Es ist zwar der Substrat-Oberflächenteil 10 mit zwei getrennten Anschlüssen für eine Verbindung zu den
Transistoren 7Ί bzw. Tj und 7ä dargestellt, es kann aber
auch ein einziger Anschluß an den Substrat-Oberflächenteil 10 benutzt werden. So kann sich in Fig. 3 die
p+-Zone 28 alternativ über einen Kanal zur p+-Zone 24 erstrecken.
Zu den mit der Erfindung verwirklichten Vorteilen gehört also die Tatsache, daß jederzeit (unabhängig
vom Auffrischen) ein Lese- und Schreibzugriff zu der MOS-Speicherzelle erfolgen kann. Demgemäß ist der
Speicher immer für ein Einschreiben einschließlich Löschen sowie ein Auslesen bereit und verfügbar.
Außerdem ist keine komplizierte Programmsteuerung des externen Zugriffs nötig, die im anderen Fall durch
die Auffrischintervalle nach dem Stand der Technik erforderlich ist. Darüber hinaus ist die für das
Auffrischen benötigte Ruheleistung auf ein Minimum gebracht, da nur die unerwünschten, thermisch erzeugten
Ladungsträger aus der Speicherzelle entfernt werden.
Bei einer erfindungsgemäßen Anordnung braucht nicht die gesamte Ladung entsprechend einer binären
»1« (voll geladene MOS-Speicherzelle) bei jedem Auffrischen verschoben zu werden, wodurch im
Gegensatz zum Stand der Technik kleinere Reserveleistungen benötigt werden. Da außerdem erfindungsgemäß
die Auffrischfrequenz eine Höhe von 100 kHz oder mehr bei einer dynamischen Speicheranordnung haben
kann, ist eine höhere Betriebstemperatur (kürzere thermische Regenerationszeit des Halbleiters) zulässig,
wodurch das Problem in Verbindung mit einer Wärmesenke vereinfacht wird. Alternativ können durch
Verwendung des niedrigeren Bereiches für die Betriebstemperatur entsprechend dem Stand der Technik in
Verbindung mit der vorliegenden Erfindung lokale »dunkle« Hintergrundquellen für einen hohen Strom
(entsprechend »weißen Videodefekten« bei Bildschirmgeräten) bei der praktischen Verwirklichung der
Erfindung besser ertragen werden.
Schließlich ist entsprechend der Erfindung die Speicherzelle im Betrieb automatisch entweder mit
elektrischen Ladungen gefüllt oder leer. Dagegen müssen bei vielen Anordnungen nach dem Stand der
Technik die Leseschaltungen zwischen einer voll geladenen MOS-Ze|le (binär »1«) und einer Zelle
unterscheiden, die unvermeidbar aufgrund der thermisch im Halbleiter erzeugten Träger teilweise gefüllt
ist (binär >>0«), Diese Ladungsträger können normalerweise
nur einmal in jeder Millisekunde entfernt werden (andernfalls würde die verfügbare Zugriffszeil für das
Lesen und Schreiben noch mehr beschnitten werden). Bekannte Zellen dieser Art sind demgemäß gekennzeichnet
durch kleinere Anzeigegrenzpn für die gleiche Größe einer Speicherkondensatorzelle.
Hierzu 2 Blatt Zeichnungen
Claims (13)
1. Informationsspeicher mit einem Kondensator-Speicherelement
für elektrische Ladungen und einem Gatter-Transistor zur Steuerung von elektrischen
Lese- und Schreibsignalen für das Speicherelement, wobei der Informationsspeicher an eine
erste, eine Wechselspannung liefernde Schaltungsanordnung
und eine zweite, eine Gleichspannung liefernde Schaltungsanordnung anschließbar ist,
dadurch gekennzeichnet, daß ein erster Anschluß des Speicherelementes (10) über einen
ersten Schalttransistor (Ti) mit einer Auffrischleitung (L) verbunden ist, daß eine der Hauptelektroden des ersten Schalttransistors ohmisch mit der
Auffrischleitung, dessen andere Hauptelektrode ohmisch mit dem ersten Anschluß des Speicherelementes
(10) und dessen Steuerelektrode ohmisch mit einer ersteh Hauptelektrode eines zweiten Schalttransistors
(Tj) verbunden ist, und daß die andere Hauptelektrode des zweiten Schalttransistors ohmisch
mit einem ersten Anschluß des Speicherelementes und die Steuerelektrode des zweiten
Schalttransistors ohmisch mit einem zweiten Anschluß des Speicherelementes verbunden ist.
2. Informationsspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Schalttransistor
(Ti, 7ä) Feldeffekttransistoren mit isoliertem
Gatter sind und daß die beiden Hauptelektroden die Soui^.e- und Drain-Elektroden der Transistoren
sind und die Steuerelektrode jeweils die Gate-Elektrode der Transistoren ist.
3. Informationsspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Schaiuransistoren (Ti, Ti)
und das Kondensator-Speicherelemen! (!0) auf
einem monokrisialiineri Haibleiieisubsirai integriert
sind und daß die Gate-Drain-Kapazität des ersten Schalttransistors (Ti) kleiner als die Kapazität des
Speicherelementes ist.
4. Informationsspeicher nach Anspruch 3, dadurch gekennzeichnet, daß das Kondensator-Speicheretement
(10) eine geschichtete Anordnung aus einer elektrisch isolierenden Schicht zwischen einem
Schichtteil des Halbleitersubstrats und einer elektrisch leitenden Schicht (11) ist.
5. Informationsspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die elektrisch leitende Schicht
(11) des Speicherelementes (10) im wesentlichen ein polykristalliner Halbleiter ist, der elektrisch wirksame
Verunreinigungen in ausreichender Menge enthält, um die Schicht elektrisch leitend zu machen.
6. Informationsspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Auffrischleitung an die
erste, eine Wechselspannung liefernde Schaltungsanordnung anschließbar ist.
7. Informationsspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die erste Schaltungsanordnung
so ausgelegt ist, daß die Wechselspannung aufgrund eines an die Schaltungsanordnung angelegten
Betätigungssignals unterbrochen und auf einen vorbestimmten Spannungswert gebracht werden
kann.
8. Informationsspeicher nach Anspruch 6, dadurch gekennzeichnet, daß der zweite Anschluß des
Speicherelementes (10) an die zweite, eine Gleichspannung liefernde Schaltung anschließbar ist.
9. Informationsspeicher nach Anspruch 3, dadurch
gekennzeichnet, daß der zweite Anschluß des
Speicherelementes an die erste, eine Wechselspannung liefernde Schaltungsanordnung anschließbar
ist,
10. Informationsspeicher nach Anspruch 9, dadurch
gekennzeichnet, daß die Schaltungsanordnung so ausgelegt ist, daß die Wechselspannung aufgrund
eines an die Schaltungsanordnung angelegten Betätigungssignals unterbrochen und auf einen
vorbestimmten Spannungswert gebracht werden kann.
11. Informationsspeicher nach Anspruch 9, dadurch
gekennzeichnet, daß die Auffrischleitung an die zweite, eine Gleichspannung liefernde Schaltungsanordnung
anschließbar ist
12. Informationsspeicher nach Anspruch 2, dadurch
gekennzeichnet, daß das Speicherelement zusammen mit dem ersten und zweiten Sciialttransistor
auf einem einzigen Halbleitersubstrat integriert ist und daß eine Schaltungsanordnung vorgesehen
ist, die eine Wechselspannung an das Halbleitersubstrat anlegt, weiche ausreicht, um die störenden
Ladungsträger in die Senke zu fördern.
13. Informationsspeicher nach Anspruch 12, dadurch gekennzeichnet, daß die Schaltungsanordnung
so ausgelegt ist, daß die Wechselspannung aufgrund eines an die Schaltungsanordnung angelegten
Betätigungssignals unterbrochen und auf einen vorbestimmten Spannungswert gebracht werden
kann.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56522775A | 1975-04-04 | 1975-04-04 | |
| US05/642,191 US4030083A (en) | 1975-04-04 | 1975-12-18 | Self-refreshed capacitor memory cell |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2613497A1 DE2613497A1 (de) | 1976-10-21 |
| DE2613497B2 true DE2613497B2 (de) | 1979-10-31 |
| DE2613497C3 DE2613497C3 (de) | 1980-07-17 |
Family
ID=27073799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19762613497 Granted DE2613497A1 (de) | 1975-04-04 | 1976-03-30 | Informationsspeicher |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4030083A (de) |
| JP (1) | JPS51123021A (de) |
| DD (1) | DD124755A5 (de) |
| DE (1) | DE2613497A1 (de) |
| ES (1) | ES446660A1 (de) |
| FR (1) | FR2306506A1 (de) |
| GB (1) | GB1542324A (de) |
| IT (1) | IT1058941B (de) |
| NL (1) | NL7603266A (de) |
| SE (1) | SE405292B (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4122550A (en) * | 1978-02-08 | 1978-10-24 | Intel Corporation | Low power random access memory with self-refreshing cells |
| US4292677A (en) * | 1980-01-07 | 1981-09-29 | Bell Telephone Laboratories, Incorporated | Self-refreshed capacitor memory cell |
| US4399521A (en) * | 1980-09-26 | 1983-08-16 | Nippon Electric Co., Ltd. | Monolithic integrated circuit |
| US4363110A (en) * | 1980-12-22 | 1982-12-07 | International Business Machines Corp. | Non-volatile dynamic RAM cell |
| US4446535A (en) * | 1981-12-31 | 1984-05-01 | International Business Machines Corporation | Non-inverting non-volatile dynamic RAM cell |
| JPS6074880U (ja) * | 1983-10-28 | 1985-05-25 | 木元 通▲たけ▼ | 管継目目合せ矯正装置 |
| US5003361A (en) * | 1987-08-31 | 1991-03-26 | At&T Bell Laboratories | Active dynamic memory cell |
| US5270967A (en) * | 1991-01-16 | 1993-12-14 | National Semiconductor Corporation | Refreshing ferroelectric capacitors |
| JP2509764B2 (ja) * | 1991-05-17 | 1996-06-26 | 株式会社東芝 | ダイナミック型メモリセルおよびダイナミック型メモリ |
| US6686729B1 (en) | 2002-10-15 | 2004-02-03 | Texas Instruments Incorporated | DC/DC switching regulator having reduced switching loss |
| CN2719043Y (zh) | 2004-04-14 | 2005-08-24 | 韩力 | 雾化电子烟 |
| KR102094131B1 (ko) * | 2010-02-05 | 2020-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 구동하는 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582909A (en) * | 1969-03-07 | 1971-06-01 | North American Rockwell | Ratioless memory circuit using conditionally switched capacitor |
| US3699544A (en) * | 1971-05-26 | 1972-10-17 | Gen Electric | Three transistor memory cell |
| US3705392A (en) * | 1971-09-07 | 1972-12-05 | Texas Instruments Inc | Mos dynamic memory |
| US3753248A (en) * | 1972-06-09 | 1973-08-14 | Bell Telephone Labor Inc | Two-terminal nondestructive read jfet-npn transistor semiconductor memory |
| US3878404A (en) * | 1972-10-30 | 1975-04-15 | Electronic Arrays | Integrated circuit of the MOS variety |
| US3795898A (en) * | 1972-11-03 | 1974-03-05 | Advanced Memory Syst | Random access read/write semiconductor memory |
| US3858184A (en) * | 1973-01-22 | 1974-12-31 | Monolithic Syst Corp | Automatic non-interrupting refresh technique |
| US3858185A (en) * | 1973-07-18 | 1974-12-31 | Intel Corp | An mos dynamic memory array & refreshing system |
| US3876993A (en) * | 1974-03-25 | 1975-04-08 | Texas Instruments Inc | Random access memory cell |
| US3968480A (en) * | 1974-04-25 | 1976-07-06 | Honeywell Inc. | Memory cell |
| US3955181A (en) * | 1974-11-19 | 1976-05-04 | Texas Instruments Incorporated | Self-refreshing random access memory cell |
-
1975
- 1975-12-18 US US05/642,191 patent/US4030083A/en not_active Expired - Lifetime
-
1976
- 1976-03-26 SE SE7603695A patent/SE405292B/xx unknown
- 1976-03-29 NL NL7603266A patent/NL7603266A/xx not_active Application Discontinuation
- 1976-03-30 DE DE19762613497 patent/DE2613497A1/de active Granted
- 1976-03-31 FR FR7609326A patent/FR2306506A1/fr active Granted
- 1976-04-01 GB GB7613329A patent/GB1542324A/en not_active Expired
- 1976-04-02 ES ES446660A patent/ES446660A1/es not_active Expired
- 1976-04-02 DD DD192184A patent/DD124755A5/xx unknown
- 1976-04-02 IT IT21869/76A patent/IT1058941B/it active
- 1976-04-05 JP JP51037321A patent/JPS51123021A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51123021A (en) | 1976-10-27 |
| DE2613497A1 (de) | 1976-10-21 |
| FR2306506B1 (de) | 1980-06-20 |
| DD124755A5 (de) | 1977-03-09 |
| SE405292B (sv) | 1978-11-27 |
| IT1058941B (it) | 1982-05-10 |
| SE7603695L (sv) | 1976-10-05 |
| ES446660A1 (es) | 1977-10-16 |
| JPS561716B2 (de) | 1981-01-14 |
| GB1542324A (en) | 1979-03-14 |
| US4030083A (en) | 1977-06-14 |
| NL7603266A (nl) | 1976-10-06 |
| FR2306506A1 (fr) | 1976-10-29 |
| DE2613497C3 (de) | 1980-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3203516C2 (de) | ||
| DE3009719C2 (de) | ||
| DE69914746T2 (de) | Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung | |
| DE2829966C2 (de) | Halbleiterspeichervorrichtung | |
| DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
| DE2632036C2 (de) | Integrierte Speicherschaltung mit Feldeffekttransistoren | |
| DE2705503C3 (de) | Halbleiterspeicheranordnung | |
| DE2745290A1 (de) | Integriertes speicherfeld | |
| DE2742526A1 (de) | Elektrisch programmierbarer mos- festwertspeicher | |
| DE2916884A1 (de) | Programmierbare halbleiterspeicherzelle | |
| WO2006034887A1 (de) | Integrierte speicher-schaltungsanordnung mit ansteuerschaltung und verwendungen | |
| DE2460150C2 (de) | Monolitisch integrierbare Speicheranordnung | |
| DE2606744C2 (de) | Anordnung mit einem Paar komplementärer Feldeffekttransistoren | |
| DE2827165C3 (de) | Bistabile Kippstufe mit fixierbarem Schaltzustand | |
| DE2613497B2 (de) | ||
| DE2621136A1 (de) | Informationsspeichersystem mit kapazitiven mehrfachbit-speicherzellen | |
| DE2413804C2 (de) | Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix | |
| DE3002492C2 (de) | ||
| DE69929409T2 (de) | Speicherzelle mit kapazitiver Last | |
| DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
| DE2142721A1 (de) | Integrierte bistabile Speicherzelle | |
| DE2424858C2 (de) | Treiberschaltung | |
| DE3312263C2 (de) | Integrierte Hochspannungs-Verteiler-und Steuerschaltungsanordnung und Verfahren zur selektiven Einspeisung einer Hochspannung in Schaltungsknoten | |
| DE2363089A1 (de) | Speicherzelle mit feldeffekttransistoren | |
| DD141082A5 (de) | Datenspeicherzelle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8330 | Complete renunciation |