DE2613497A1

DE2613497A1 - Informationsspeicher

Info

Publication number: DE2613497A1
Application number: DE19762613497
Authority: DE
Inventors: Harry Joseph Boll
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-04-04
Filing date: 1976-03-30
Publication date: 1976-10-21
Also published as: DD124755A5; ES446660A1; SE405292B; US4030083A; GB1542324A; NL7603266A; FR2306506A1; FR2306506B1; SE7603695L; DE2613497B2; DE2613497C3; JPS561716B2; JPS51123021A; IT1058941B

Description

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER · HIRSCH

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN 2613497

Postadresse München: Patantconsull 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-21J313 Postadresse Wiesbaden: Patenlconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237 Western Electric Company, Incorporated Boll, H.J. 11/12 Broadway-New York, Ν·Υ. 10007 U.S.A.

Informationsspeicher

Die Erfindung "betrifft einen Informationsspeicher mit einem Kondensator-Speicherelement für elektrische Ladungen und einem Gattertransistor zur Steuerung von elektrischen Lese- und Schreibsignalen für das Speicherelement.

Metall-Isolator-Halbleiter (MIS) - und insbesondere Metall-Oxid-Halbleiter (MOS)- Kondensatorspeicherzellen stellen eine Form dynamischer Speicherzellen dar. In einer dynamischen MIS-Kondensatorspeicherzelle wird die Information als Vorhandensein oder Nichtvorhandensein einer Ladung in einem Kondensator gespeichert, wodurch der Binärzustand der Information dargestellt wird. Unter "dynamisch" versteht man, daß die Information in einem oder dem anderen (oder beiden) der beiden möglichen Zustände die Neigung hat, schlechter zu werden und schließlich im Laufe der Zeit verschwindet.

609843/0757

ORIGINAL INSPECTED

Eine MOS-Kondensatorspeicherzelle kann beispielsweise ein N-Halbleiter sein, der mit einer Siliziumdioxid-Isolierschicht bedeckt ist, auf der sich eine metallische oder metallähnliche elektrisch leitende Platte befindet. Diese leitenden Platte des MOS-Kondensators wird auf einer festen negativen Bezugsspannung gehalten, während Schreib- und Leseimpulse an den Halbleiter-Oberflächenteil des Kondensators (unterhalb der Platte) angelegt werden. Ein Einschreibimpuls mit positiv gerichteter Spannung oder positivem Strom, der an den Halbleiter-Oberflächenteil des MOS-Kondensators angelegt wird, indiziert.positive Ladungen ("Löcher" als Minorität sladungsträger) in diesen Oberflächenteil der Halbleiterunterlage, wodurch der MOS-Eondensator in seinen binären Speicherzustand "1" ("voll" mit positiver Ladung) gebracht wird. Andererseits läßt ein Einschreibimpuls mit negativ gerichteter Spannung oder negativem Strom an dem Halbleiter-Oberflächenteil diese positiven Ladungen verschwinden, wodurch der MOS-Kondensatör in seinen binären Speicherzustand "0" ("leer" von positiver Ladung) gebracht wird. Dieser Binärzustand "0" hat Jedoch die Neigung, im Anschluß an den negativ gerichteten Einschreibimpuls im Laufe der Zeit schlechter zu werden, und zwar aufgrund der thermischen Regeneration von störenden. Minoritätsladungsträgern (positiv geladene Löcher) im N-Kalbleitersubstrat. Diese Verschlechterung findet während des Betriebes zeitlich in der Größenordnung der thermischen Regenerationszeit des Halbleiters statt, die typisch in der Größenordnung einiger weniger

609843/0757

Millisekunden oder weniger liegt. Trotz dieser Verschlechterung der Speicherwirkung kann ein negativ gerichteter Einschreibimpuls den Oberflächenteil des MOS-Substrats von positiven Ladungen entleeren und dadurch den Binärzustand ^w0^H zur Speicherung im MOS-Kondensator wenigstens für eine kurze Zeitspanne herstellen. Dagegen kann das Vorhandensein positiver Ladungen im Oberflächenteil des Substrats aufgrund eines positiv gerichteten Einschreibimpulses die Binäre ^W1^W zur Speicherung im MOS-Kondensator bewirken.

Bei vielen bekannten Anordnungen mußten die Lese- und Schreibzugriffsschaltungen zur Aufrechterhaltung des Binärzustandes "0" einen wesentlichen Teil ihrer Betriebszeit nur für das Lesen des Binärzustandes des Kondensators lediglich zum Zweck der Auffrischung durch Heueinschreiben des gleichen Zustandes des Kondensators bereithalten, d.h., es mußte ausgelesen und wieder eingeschrieben werden, selbst wenn nibht der Wunsch bestand, den gespeicherten Binärzustand des Kondensators zur Verwendung der in dem MOS-Kondensator gespeicherten Information auszulesen. Dies führt zu einem wesentlichen Verlust an verfügbarer Zugriffszeit für das Lesen und Einschreiben, was einen bedeutsamen Nachteil darstellen kann, da Diagnoseprüfungen des Systems einen größeren Teil der Gesamtbetriebszeit benötigen und damit die Verfügbare Zugriffszeit verringern, wodurch die verbleibende Zugriffszeit besonders wichtig ist. Wegen dieser Notwendigkeit einer dauernden Auffrischung des Speichers stand er

609843/0757

261349?

zum einen nicht immer für ein Lesen und Einschreiben zum Zweck der externen Verwendung bereit, sondern der Speicher erforderte zum anderen auch eine verhältnismäßig große Ruheleistung für die Auffrischzyklen. Dieser große Aufwand an Ruheleistung beruht auf dem Umstand, daß die gesamte Ladung in dem aufzufrischenden Kondensator während jedes Auffrischzyklus entfernt, verarbeitet und zurückgegeben werden muß. In großen Speicheranordnungen kann diese Ruheleistung daher den größeren Teil der Gesamtleistung für den Betrieb der Speicheranordnung darstellen. Darüber hinaus war es zur Verringerung der Zeit zur Auffrischung des MOS-Kondensators und demgemäß zur Vergrößerung der für ein externes Lesen und Schreiben verfügbaren Zeit erforderlich, daß die Betriebstemperatur niedrig gehalten wird. Bei niedriger temperatur wird nämlich die für das Auffrischen erforderliche Frequenz kleiner, da die thermische Regenerationszeit der Ladungsträger im MOS-Kondensator größer wird, weil die thermische Regeneration der Ladungsträger für die Verschlechterung und das Verschwinden des Binärzustandes "0" verantwortlich ist. Daher sind Kühlprobleme insbesondere in großen Anordnungen ziemlich kritisch.

Leseschaltungen für viele der bekannten MOS-Kondensator-Speicherzellen müssen in der Lage sein, zwischen einer voll geladenen Zelle und einer Zelle zu unterscheiden, die teilweise durch thermisch erzeugte Ladungsträger aufgefüllt sind,

609843/0757

wodurch verhältnismäßig strenge Anforderungen an die Anzeigegrenzwerte zwischen den beiden Binärzuständen "0" und "1" gegeben sind. Schließlich ergibt sich bei vielen bekannten Speicherzellen der Nachteil einer verhältnismäßig niedrigen Fabrikationsausbeute bei großen Speicheranordnungen aufgrund lokaler, einen hohen Gleichstrom erzeugender Quellen im Siliziumsubstrat, die alle Nachbarzellen nach der verhältnismäßig langen Zeit zwischen aufeinanderfolgenden Auffrischvorgängen unwirksam machen können. Solche Gleichstromerzeugung ergibt sich aus den verhältnismäßig niedrigen Auffrischfrequenzen in der Größenordnung von 1 Kilohertz, die bei vielen bekannten Anordnungen verwendet werden. Eine Erhöhung 6er Auffrischfrequenzen bei diesen bekannten Anordnungen würde dagegen auf unerwünschte Weise die erforderliche Leistung erhöhen und die ausnutzbare Speicherbetriebszeit verringern, die für das Lesen und Sehreiben mit externem Zugriff zur Verfügung steht.

Die Erfindung hat sich die Aufgabe gestellt, die Nachteile der bekannten Anordnungen zu vermeiden. Zur Lösung der Aufgabe geht die Erfindung aus von einem Informationsspeicher der eingangs genannten Art und ist dadurch gekennzeichnet, daß ein erster Anschluß des Speicherelementes über einen ersten Schalttransistor mit einer Auffrischleitung verbunden ist, daß einer der einen hohen Strom führenden Anschlüsse des ersten Schalttransistors ohmisch mit der Auffrischleitung, ein weiterer der einen hohen Strom führenden Anschlüsse

609843/0757 '

ohmisch mit dem ersten Anschluß des Speicherelementes und der einen niedrigen Strom führende. Anschluß des ersten Schalttransistors ohmisch mit einem ersten, einen hohen Strom führenden Anschluß eines zweiten Schalttransistors verbunden ist, und daß ein weiterer der einen hohen Strom führenden Anschlüsse des zweiten Schalttransistors ohmisch mit dem ersten Anschluß des Speicherelementes und der öinen niedrigen Strom führende Anschluß des zweiten Schalttransistors ohmisch mit einem weiteren Anschluß des Speicherelementes verbunden ist.

Zur Bereitstellung einer unabhängigen Auffrischung eines Ladungsspeicherkondensators für einen Informationsspeicher ist also ein erster Anschluß des Kondensators mit einem der einen hohen Strom führenden Anschlüsse eines ersten Schalttransistors in einer Auffrischschaltung verbunden, die von der Lese-Schreib-Zugriffsschaltung für diesen Kondensator getrennt ist. Ein weiterer der einen hohen Strom führenden Anschlüsse des ersten Schalttransistors ist mit einer Spannungsquelle verbunden, die als Senke für störende, sich im Speicherkondensator ansammelnde elektrisch Hintergrundladungen wirkt. Unter "einen hohen Strom führender Anschluß" wird beispielsweise der Source- oder Drainanschluß eines Feldeffekttransistors mit isoliertem Gatter (IGFET) oder der Emitter- oder Kollektoranschluß eines bipolaren Transistors verstanden. Ein einen niedrigen Strom führender Anschluß

60984 3/0757

. ₇. 261349?

des ersten Schalttransistors ist mit einem einen hohen Strom führenden Anschluß eines zweiten Schalttransistors verbunden, wodurch der erste Schalttransistor gesteuert wird. Ein weiterer Hochstromanschluß des zweiten Schalttransistors ist mit dem ersten Anschluß des Speicherkondensators und ein Niedrigstromanschluß des zweiten Schalttransistors mit einem anderen Anschluß des Kondensators verbunden. Unter "einen niedrigen Strom führender Anschluß" oder "Niedrigstromanschluß" wird beispielsweise der Gate-Anschluß eines IGFET oder der Basis-Anschluß eines bipolaren Transistors verstanden.

Der Kondensator weist zwei Speicherzustände auf, von denen der eine durch einen leeren oder nahezu leeren Kondensator (binär ¹¹O") und der andere durch einen voll oder nahezu voll geladenen Kondensator (binäre ^W1") gekennzeichnet ist. Im Binärzustand ⁿ0" werden störende Ladungen beispielsweise aufgrund einer Erzeugung von Hintergrundladungen im Halbleiter kontinuierlich aus dem Kondensator über den ersten Schalttransistor in Richtung zur Spannungsquelle entfernt, die als Senke für die im Kondensator erzeugten störenden Ladungen dient. Im Binärzustand "1^M wird der erste Schalttransistor ausgeschaltet gehalten, so daß die Ladung nicht aus dem Kondensator entfernt wird und die im Halbleiter erzeugte Hintergrundladung lediglich dazu dient, den Binärzustand "1" aufrechtzuerhalten. Auf diese Weise wird der

-609-843/0757

261349?

binäre Speicherzustand des Kondensators aufrechterhalten, der vorher dadurch bestimmt worden ist, daß der Halbleiterteil des Kondensators frei von bzw. gefüllt mit Ladungen war, Der Kondensator kann dann unabhängig τ/οη einer Auffrischung gelesen oder geschrieben herden·

Nachfolgend wird die Erfindung anhand der Zeichnungen näher beschrieben. Es zeigen:

Fig. 1 das scheaatische Schaltbild einer MGS-Speicherselle mit Auffrischung entsprechend einem Msführungsbeispiel der Erfindung;

?ig. 1.1 das schematische Schaltbild einer MOS-Speicherselle mit Auffrischung entsprechend einem weiteren Ausführungsbeispiel der Erfindung;

Fig. 2 die perspektivische Aufsicht einer integrierten Schaltung mit der MOS-Speicherzelle nach Fig. 1;

Fig. 3 eine teilweise geschnittene Aufsicht der MOS-Speicherzelle in Form der integrierten Schaltung nach Fig. 2; ' ' ■

Fig. 4 sin Diagramm für die Spannung der Auffrischleitung in Abhängigkeit von der Zeit zur Beschreibung der Betriebsweise eines speziellen Ausführungsbeispiels der Erfindung;

Fig. 5 das Schaltbild einer Spanraangsquell® für die Auffrischleitung für.den Betrieb eines speziellen .Ausführungsbeispiels der Erfindung,

3 A Q S L % I Π 1 *ΐ 7

Zur Verdeutlichung ist keine der Zeichnungen in irgendeinem Maßstab dargestellt.

Wie in der Schaltung gemäß Fig. 1 gezeigt, wird ein MOS-Speicherkondensator Cg durch eine metallische (oder metallähnliche Platte 11 gebildet, die durch eine Oxidschicht 12 vom Oberflächenteil 10 eines N-HalbleiterSubstrats getrennt ist. Das Halbleitersubstrat selbst ist zweckmäßig in Sperrichtung vorgespannt (in Fig. 1 nicht dargestellt). Die Metallplatte 11 ist direkt übei eine ohmische Verbindung mit sineas ,Anschluß 14 verbunden, der zweckmäßig mit Hilfe ©isG^ miB^pmi Sattsrls Cnivir- geneigt) auf einer konstanten sega^l^es. SledsaspejEm^ °"- pst^^'^^- wird, Li *si Spannung =■¥ ©S?SSllfi ί.2\ 7<Μ%ΪΖ :SiPJll:~ ΙΞί/' d^:r-I C-- -ΛΪ: '':: .'-- K"...' '-■- t CT Subs tr at

SpESKiu'iig TOzi eiiisr ^os?tlei*c;«ng ¥ imii äes,?-?^ ^c-·. urce-Spannung W&ms- ©iii® Bit-L^it^ig 2 ±n bskaant^r Weise gt steuert wird. Di® Sit=LQit!s;g lieg'ä Jii^nalervöiso auf der negativen Span-S-PiQg =1/ isad äle ifor\v^itiiiig >^T normalerv*M «ι- ^t:f Erdpotential.

Das liaseiireifces. ei^^r positiven Ladung, d.h., einer Binären ⁿ1⁸³ Ia d©ii Kondensator Cg erfolgt durch einen positiv gerieht@tsn Impuls auf der Bit-Leitung B, die εη den Source-

609843/0757

Anschluß von T₁ (obere Seite von T^) angelegt ist, in Verbindung mit einem negativ gerichteten Impuls (Einschalten) auf der Wortleitung W, die am Gate-Anschluß von T^ liegte wodurch der Oberflächenteil des Halbleitersubstrats 10 unterhalb der Metallplatte 11 mit positiven Ladungsträgern ("Löcher") mit einer Ladungsmenge aufgefüllt wird, die gegeben ist durch CgY (wobei Y die am Anschluß 14 liegende Gleichspannung ist). Ein Abschalten des negativen Impulses am Gate-Anschluß von T«. vor dem Ende des positiven Impulses am S our ο e- Anschluß von T„ hält dann die positiver. Ladungen Im ifenaSiiSEtor G-, durcli Aösclisltea dss Traaslsto^s T* gefangen.

ρ <

Φ „Ι! SOiil£„" S-" η

sriialEi cL©r- Ks^-Os

609843/07SI

Das Auslesen des Ladungszustandes "1" oder ¹¹O" des Kondensators Cg wird durch einen negativen Einschaltimpuls erreicht s der an die ¥ortleitung ¥ angelegt wird, wobei die Bit-Leitung B weiterhin in ihrem normalen Zustand mit negativer Vorspannung ist. Dadurch wird die positive Ladung (falls vorhanden) aus dem Kondensator Cg auf die Bit-Leitung B für den üblichen Lesevorgang übertragen, gegebenenfalls in bekannter Weise gefolgt durch ein erneutes Einschreiben. Ohne eine Auffrischung füllt Jedoch im Laufe der Zeit die thermische Erzeugung von Minoritätsladungsträgern (Löchern) ©inen leeren Kondensator Cg (Binär ⁿ0") mit unerwünschter positiver Ladung^ wodurch der Speicherzustand auf störende Weise in denjenigen eines vollen Kondensators C_g (binär ^M1^W) umgewandelt und dadurch schließlich der Speicherzustand vollständig zerstört wird.

Eine Hilfsschaltung mit den p-Kanal-Schalt-IGFETs T₂, T, ΐΐηα den Kondensatoren C₂, C,, C^, Cc in Verbindung mit ©iner Mffrischleitung L, die durch eine an den Anschluß 13*1 angelegte Wechselstrom-Pumpleistungsquelle 13 angesteuert wird, hat den Zweck, den Leerzustand ⁿ0ⁿ sowie den Vollzustand "1" des Kondensators Cg bei Abwesenheit weiterer Einschreib-Spannungsimpulse auf der Wortleitung W oder Bit-Leitung B aufrechzuerhalten. Dadurch wird eine Beeinträchtigung des Speicherzustandes ohne irgendein Einmischen in den Betrieb der Wortleitung W oder der Bit-Leitung B zum Zwecke der Auffrischung (im Gegensatz zum

SQ9843/0757

Lesen oder Schreiben mit externem Zugriff) verhindert. Üblicherweise sind die Kondensatoren C₂, C,, C^, Cj- parasitäre Kapazitäten, die daher in der Zeichnung durch gestrichelte Linien dargestellt sind. Zweckmäßig liefert für die Auffrischung die ¥echselspannungsquelle 13 an die Auffrischleitung L eine (außer wie unten beschrieben) kontinuierliche ununterbrochene Wechselspannung mit einer Frequenz zwischen 10 KHz und 1 MHz, die zweckmäßig etwa zwischen den Grenzen -V und -(V+Δ) schwankt, wobei -¥ die gleiche Spannung ist, die am Anschluß 14 anliegt, und 4 typisch im Bereich zwischen 5 und 10 ¹^oIt und mit Vorteil bei etwa 8 bis 10 YoIt liegt. Sin typischer Wert für -V beträgt etwa -12 Volt. Im Ruhebetrieb (kein Lesen oder Schreiben) kann -V jedoch weit bis auf etwa -5 Volt verringert werden.

Nachfolgend sollen zwar die Spannungsgrenzen der Wechselspannungsquelle 13 mit -V und -(V+^) angegeben werden, aber es sei bemerkt, daß diese Spannungsgrenzen zweckmäßig auch auf -(VuVm) und -(V+Vm+Δ) eingestellt werden können, wobei Vm (<0) die Summe der schnellen Wertspannung von T₂ und T^ ist (wobei T₂ üblicherweise vorherrschend ist). Die vorgenannten Grenzwerte lassen sich mit Hilfe eines freilaufenden Oszillators erreichen, der eine integrierte Boötstrap-Treiberschaltung speist. Eine entsprechende Beschreibung findet sich beispielsweise in einem Aufsatz "Eliminating Threshold Losses in MOS Circuits by Bootstrapping Using

609843/0757

Varactor Coupling" von R.E. Joynson et al in der Zeitschrift IEEE Journal of Solid State Circuits, Band SC-7, Nr. 3, Seiten 217 bis 224, Juni 1972. Die obere und untere Spannungsgrenze der Wechselspannungsquelle lassen sich gleichzeitig für einen gegebenen Wechselspannungsausschlag Δ (Spitze zu Spitze) erniedrigen. Die Ausgangsspannung der Wechselstromquelle 13 braucht in keinem Fall mit irgendeiner anderen Wechselspannungsquelle in Phase oder synchronisiert sein. Der Drain-Anschluß des Transistors T₂ (rechte Seite von T₂) ist gleichstrommäßig direkt mit der Auffrischleitung L über einen ohm¹sehen Weg hoher Leitfähigkeit gekoppelt. Der Gate-Anschluß von T₂ ist direkt und ohmisch mit dem Drain-Anschluß von T, verbunden. Der Gate-Anschluß von T-, ist direkt und ohmisch an den Anschluß 14 angekoppelt (der außerdem die Elektrodenspannung des Kondensators C„ bestimmt) , Der Knotenpunkt F (am Gate-Anschluß von T₂) ist wechselstrommäßig über (parasitäre) Kapazitäten C₂, C,, C^ und Cc, die dem Knotenpunkt F zugeordnet sind, wie folgt gekoppelt: Über die Kapazität C₂ mit der Auffrischleitung L, über die Kapazität C, mit dem Gate-Anschluß von T,, über die Kapazität C^ mit dem Source-Anschluß von T« und über die Kapazität C₅ mit Erde. Mit Vorteil ist die Kapazität C₂ größer als C, + C^ + Cc. Etwas kleinere Werte von C₂ können jedoch in Verbindung mit größeren Spannungsausschlägen Δ benutzt werden. Die Kapazität C₂ ist zweckmäßig wesentlich kleiner als der MOS-Kondensator Cg, und zwar zweckmäßig um einen Faktor 5 oder mehr, um den erforderlichen Wert für

609843/0757

den Spannungsausschlag Δ. möglichst klein zu machen.

Bei der folgenden Beschreibung der Betriebsweise soll angenommen werden, daß der Transistor T^ so ausgelegt ist, daß seine Schwellenwert-Gate-Spannung negativer als die des MOS-Kondensators unter den gleichen Source- und Drain-Spannungsbedingungen ist. Diese "höhere" Schwellenwert-Bedingung für den Transistor T, ist jedoch nicht wesentlich, wie nachfolgend beschrieben werden soll. Der höhere Schwellenwert läßt sich mit Hilfe bekannter Verfahren erreichen, beispielsweise durch eine Ionenimplantation (von Donator-Verunreinigungen für einen p-Kanal), durch eine größere Qxiddicke oder bekannte Effekte der geometrischen Auslegung. Zweckmäßig ist der Schwellenwert des Transistors T, nur etwas negativer als der des MOS-Kondensators Cg, und zwar typisch um nur etwa 0,5 bis 1,0 Volt. Der Spannungsausschlag Δ der Wechselspannung von Spitzenwert zu Spitzenwert auf der Auffrischleitung L ist zweckmäßig gleich oder größer als die doppelte Schwellenwertspannung des Transistors Tp. Typischerweise liegt diese Spannungsausschlag Δ iro Bereich von etwa 5 bis 10 V oder mehr.

Wenn die Spannung auf der Auffrischleitung L sich zwischen -V und -(V+Δ) periodisch ändert, so führt die durch die Kapazitäten C₂ und C, + C^ + Cc (wobei C₂> C, + C^ + Cc)

609843/0767

bewirkte Wechselspannungsteilung dazu, daß nur ein kleiner Teil des Wechselspannungsabfalls zwischen der Quelle 13 und dem Anschluß 14 über der Kapazität C₂ steht. Dadurch wird bewirkt, daß die Gate-Spannung des Transistors T₂ und die Drain-Spannung des Transistors T, der Oszillatorspannung auf der Leitung L ziemlich genau folgen, vorausgesetzt, daß der Transistor T, ausgeschaltet ist, d.h., sein Gate-Halbleiteroberflächenbereich nicht zwischen dem Source- und Drain-Bereich invertiert ist. Auf diese Weise wird der Speicherzustand des Kondensators C_g bewahrt, entweder in Form eines voll geladenen Kondensators, frrobei die Ladung gleich CgY ist) oder in Form eines leeren Kondensators. Das läßt sich anhand der folgenden Erläuterung erkennen.

Nimmt man an, daß sich die Speicherzelle im Binärzustand "0" (leere Zelle) befindet, dann ist der Speicherkondensator Cg leer oder nahezu leer an Ladung im Oberflächenteil des Halbleitersubstrats unterhalb der Platte 11. Eine thermische Erzeugung von Ladungsträgern im Halbleiter versucht dann auf unerwünschte Weise diese Ladung im positiven Sinn zu erhöhen, wodurch eine störende Ladung im Speicherkondensator bewirkt wird. Darüber hinaus wird auch eine unerwünschte positive Ladung am Gate-Anschluß des Transistors T₂ erzeugt. Die störende positive. Ladung, die in einem nahezu leeren Kondensator Cg sowie am Gate-Anschluß des Transistors T₂ erzeugt wird, wird jedoch- durch die Auffrischleitung

609843/0757

abgezogen und gesammelt, so daß die Leitung wie folgt als Ladungssenke für die störenden Ladungen wirkt. Da der Kondensator 0_Ώ keine oder nahezu keine Ladung enthält, ist der Transistor T₃ ausgeschaltet, außer wenn die Auffrischspannung auf der Leitung L auf -V geht, d.h., ihren maximalen positiven Ausschlag hat. Genauer gesagt, schaltet der Transistor T^ bei dem positiven Spannungsausschlag auf der Auffrischleitung L dann ein, wenn sine unerwünschte positive Ladung sich am Gate-Anschluß des Transistors Tp angesammelt hat, Bei dem positiven Spannungsausschlag auf der Leitung L (bei und nahe dem Wert -Y), wenn der Transistor T, zeitweilig eingeschaltet ist, wird also eine unerwünschte positive Ladung, die sich am Gate-Anschluß des Transistors Tp angesammelt hat, über den Transistor T, in den Kondensator Cg übertragen. Auf diese Weise wird (bei jedem Zyklus der Spannung auf der Leitung L) verhindert, daß die Spannung am Gate-Anschluß des Transistors T₂ positiver wird als -V-V₁*, wobei V_T, die (negative) Schwellenwert-Einschaltspannung des Transistors T, ist. Beim negativen Ausschlag der Spannung auf der Auffrischleitung L (d.h., bei oder nahe bei -V-Δ ) wird der Gate-Anschluß des Transistors T₂ aufgrund der Koppelkapazität des Kondensators C₂ negativer gemacht. Bei einem genügend großen Wert von Δ schaltet der Transistor T₂ ein, wodurch eine störende positive Ladung (sowohl die vorher vom Gate-Anschluß des Transistors T₂ übertragene als auch die thermisch erzeugte Ladung) im Substrat des Speicherkondensators Cg in die Leitung L selbst

809843/0757

abfließen kann. Fasst man diese Operation zusammen, so ergibt sich, daß bei leerem oder nahezu leerem Kondensator Cg (binär "0ⁿ) während des positiven Ausschlages der Spannung auf der Auffrischleitung L eine unerwünschte positive Ladung am Gate-Anschluß des Transistors T₂ über den Transistor T-z in den Kondensator C_g übertragen wird. Bei negativem Ausschlag der Spannung auf der Leitung is wird dann die gerade vom Gate-Anschluß des Transistors Tp (bei dem vorhergehenden positiven Ausschlag der Spannung auf der Leitung L) in den Kondensator Cg zuzüglich einer störenden positiven Ladung, die thermisch im Substrat des Kondensators Cg erzeugt worden ist, über den Transistor T₂ zur Auffrischleitung L übertragen (von dort wird sie schließlich zur Spannungsquelle 13 zurückgeführt). Eine nahezu leere Zelle wird also kontinuierlich bei jeder Periode der Spannungsquelle aufgefrischt und bleibt eine leere Zelle.

Im Fall einer binären "1ⁿ (volle Zelle) weist der Halbleitersubstrat-Oberflächenteil 10 des Kondensators Cg eine positive Ladung gleich oder nahezu gleich CgV auf. Demgemäß ist der Transistor C* immer eingeschaltet, und zwar unabhängig von dem Ausschlag der Spannung auf der Auffrischleitung L zwischen -V und -V-&· Da der Transistor T^ immer eingeschaltet ist, wird der Gate-Anschluß des Transistors T₂ auf der Spannung des positiv geladenen Halbleiter-Oberflächenteils des Kondensators Cg gehalten, so daß der Tran-

609843/0757

sistor unabhängig vom Ausschlag der Spannung auf der Leitung L immer ausgeschaltet ist. Demgemäß bleibt die positive Ladung im Substrat des Kondensators C_g gefangen, da der Transistor T₂ während keines Abschnittes der Wechselspannungsperioden auf der Auffrischleitung L einschalten kann.

Man beachte, daß der Transistor T-* den Transistor T₂ steuert. Unabhängig von dem Ladungszustand der Speicherzelle wird der Transistor T₂ immer dann ausgeschaltet, wenn der Transistor T, einschaltet, und T₂ wird eingeschaltet, wenn der Transistor T^ ausschaltet.

Während eines externen Lese- oder Schreibzugriffs soll die Wortleitung W normalerweise auf einem Potential von etwa 8 bis 10 V negativer als der Schwellenwert des Gatter-Transistors T^ gehalten werden. Während des Neueinschreibens ist dann der Strom über den Transistor T^ wesentlich größer als der über den Transistor T₂. Darüber hinaus schaltet der über den Transistor T^ fließende Strom den Transistor T₂ aus, so daß sichergestellt ist, daß mit Erfolg erneut in den MOS-Kondensator eingeschrieben werden kann.

Bei der obigen Erläuterung der Betriebsweise in Verbindung mit einer vollen und einer leeren Zelle ist angenommen worden, daß der Transistor T, einen höheren Schwellenwert als der Transistor T₂ und der Halbleiterteil des MOS-Speicher-

609843/0757

kondensators Cg hat, d.h, der Transistor T, "benötigt eine negativere Gate-Spannung zum Einschalten wie der Transistor Tg. Wenn dieser Schwellenwert-Bedingung nicht genügt wirdj sondern die Schwellenwerte der Transistoren Tp und T-, etwa gleich sind, dann wird, wenn die Spannung der Auffrischleitung L ihren negativen Ausschlag hat, der Transistor T-* selbst im Fall der leeren Zelle zur gleichen Zeit einschalten, zu der der Transistor T^ ebenfalls eingeschaltet ist. Die dann über den Transistor T, fließende positive Ladung versucht den Transistor T^ vorzeitig und unerwünscht während dieses negativen Ausschlages der Spannung auf der Leitung L auszuschalten, wodurch die gewünschte vollständige Entleerung des Kondensators C« verhindert wird. Dieser unerwünschte Effekt läßt sich durch Verwendung einer relativ hohen Frequenz für die Ausgangsspannung der Wechselstromquelle 13 mildern, die typisch in der Größenordnung von wenigstens 100 KHz bis 1 MHz liegt, so daß der Transistor Tp häufiger während der häufigeren negativen Ausschläge der Spannung auf der Leitung L einschalten kann. Das ist für eine wirksamere und vollständige Entleerung der positiven Ladung des Kondensators Cg erwünscht.

Ein nicht zerstörendes Lesen (kein Neueinschreiben erforderlich) kann dadurch erzielt werden, daß die Bit-Leitung B und die Wortleitung W beide normalerweise auf Erdpotential gehalten werden. Zum Lesen wird dann ein negativ gerichteter Impuls an die Leitung W angelegt, der ausreicht, um den

60984370757

-20- 261349?

Transistor T^ geringfügig einzuschalten, aber für den Transistor T_x nicht groß genug ist, um den Transistor T₂ auszuschalten. Während des Lesens zieht dann der Transistor T₂ vom KGS-Kondsnsator Cg zur Auffrischleitung L den gesamten Lesestrcm ab_s den der Transistor T^ in den MOS-Kondensator

ti

liefert, ohne den Speichersustand des Kondensators zu ändern. Das Lesen muß dann jedoch während der negativen Phase der Spannung auf der Auffrischleitung L erfolgen, damit diese kontinuierlich die Leseladung abziehen kann.

Aus der Schaltung gemäß Fig. 1 ergibt sich, daß der Knotenpunkt F eine Spannungsänderung erfährt, die nur ein Bruchteil des Spannungsauschlages ü auf der Auffrischleitung L ist, nämlich der Bruchteil a = C₉Z(C₉ + C^ + C^ + Cc)· Der Ausschlag Δ sollte daher größer sein als der Absolutwert von (Vmp/o.) · Um die anteilige Änderung der Spannung am Knotenpunkt F mit Bezug auf die zugeführte Wechselspannung zu erhöhen, kann die alternative Schaltung gemäß Fig. 1.1 verwendet werden, bei der die Auffrischleitung L über ihren Anschluß 13.1 auf einer festen Gleichspannung gehalten wird, während eine Wechselspannungsquelle 14.1 über den Anschluß 14 an der Platte 11 des Speicherkondensators Cg liegt. Auf diese Weise kann der erforderliche Ausschlag Δ ώβΐ* Wechselspannung 14.1 etwas kleiner gemacht werden (typisch mit nur etwa 4 V), da die parasitäre Kapazität Cc jetzt die Kapazität C₂ dabei unterstützt, den Knotenpunkt F auf dem Erdpotential

609843/0757

der Auffrischleitung zu halten. Im einzelnen ist bei der Schaltung gemäß Fig. 1.1 der Anschluß 13.1 der Auffrischleitung L mit einer Gleichspannungsquelle (nicht gezeigt) der Spannung -V verbunden, nämlich der gleichen Spannung, die bei der Schaltung gemäß Fig. 1 am Anschluß 14 lag. Eine Wechselspannungsquelle 14.1 (Fig, 1.1) liefert eine Wechselspannung an den Anschluß 14 und die Metallplatte des Speicherkondensators Cg. Die Spannung dieser Wechselspannungsquelle ändert sich zweckmäßig kontinuierlich zwischen -V und -V +Δ, wobei Δ gleich oder größer als der Absolutwert von VT₂/P mit (3= (C₂ + C₅)AC₂ + C₅ + C^ + C₅) ist. Typisch liegt Δ bei etwa 6 V. In diesem Fall ist keine Bootstrap-Schaltung in Verbindung mit der Wechselspannungsquelle erforderlich, da die Wechselspannung niemals negativer als -V werden muß. Demgemäß wirkt die Auffrischleitung L in der Schaltung gemäß Fig. 1.1 wiederum als Senke für störende Ladungen der Speicherzelle wie bei der Schaltung gemäß Fig. 1, während die Wechselspannungsquelle als Ladungspumpe dient, die diese störenden Ladungen in Richtung zur Senke fördert.

Alternativ können beide Anschlüsse 13.1 und 14 auf einer Gleichspannung -V gehalten werden, während das Substrat 10 mit einer Wechselspannungsquelle verbunden ist, die typisch einen Wechselspannungsausschlag Δ von etwa 10 V (Spitze/Spitze) mit einem mittleren Gleichstromwert von etwa +5 V für ein η-leitendes Halbleitersubstrat 10 besitzt.

609843/0757

Die Auffrischleitung 11 wirkt dann wiederum als Senke für störende Ladungen, die sich in der Speicherzelle C_s ansammeln, während die Wechselspannungsquelle als Pumpe dient, die diese Ladungen zur Senke fördert. Der Halbleiter-Oberflächenteil unterhalb der Metallplatte 11 wird dann wiederum während des Betriebs entleert, wenn das Halbleitersubstrat auf die beschriebene Weise mit Wechselspannung beaufschlagt wird. In den Fig. 2 und 3 ist eine integrierte Schaltung als spezielles Ausführungsbeispiel der Erfindung dargestellt. Fig. 2 ist eine Aufsicht dieses speziellen Ausführungsbeispiels, wobei sowohl die isolierenden Oxide der zweiten Ebene als auch die leitenden Metallisierungen der zweiten Ebene zur klareren Darstellung entfernt sind. Fig. 3 stellt eine geschnittene Aufsicht der Oberfläche des Halbleitersubstrats beim gleichen speziellen Ausführungsbeispiel dar. Genauer gesagt, zeigt Fig. 2 das Ausführungsbeispiel während einer Zwischenstufe der Herstellung zu einem Zeitpunkt, bei dem eine verhältnismäßig dicke Oxidbeschichtung mit relativ dünnen Oxidteilen sowie der nachfolgend aufgebrachten Metallisierung der ersten Stufe für die Gate-Elektroden vorhanden ist, die typischerweise aus elektrisch leitendem polykristallinen Silizium (Polysilizium) besteht. Unter "dickem Oxid" wird Siliziumdioxid mit einer Dicke zwischen 5000 £ und etwa 15000 £ und typisch von etwa 13000 £ verstanden, d.h., eine geeignete Dicke für den höheren negativen Schwellenwert (von etwa 20 Y) des Feld-Oxids von

609843/0757

IGFET-Transistoren, Unter "dünnem Oxid" wird Siliziumdioxid mit einer Dicke zwischen etwa 500 und 1500 S, typisch etwa 1000 S. verstanden, d.h., eine geeignete Dicke für das Gate-Oxid von IGFET-Transistören mit niedrigerem Schwellenwert. Das dicke Oxid ist außerdem mit Vorteil in der Lage, als
Maske gegen die Diffusion einer geeigneten Akzeptor-Verunreinigung zu wirken, um die entsprechenden Halbleiter-Oberflächenteile p⁺-leitend in denjenigen Bereichen mit dünnem Oxid zu halten, die nicht außerdem durch das Polysilizium
maskiert sind. In den Fig. 2 und 3 ist eine einzige vollständige Speicherzelle mit einer Auffrischung nach der Erfindung gezeigt, zusammen mit dem linken Teil einer äpiegelverkehrt ausgelegten Zelle auf der rechten Seite in der
Zeichnung, wobei sich entsprechende Bauteile der spiegelverkehrten Zelle mit den gleichen Bezugszeichen wie in der vollständig dargestellten Zelle, jedoch um 100 erhöht versehen sind.

Das Halbleitersubstrat 20 ist im wesentlichen ein einziges monokristallines, η-leitendes Siliziumplättchen mit im

wesentlichen einheitlichen spezifischem Widerstand, der

15
einer einheitlichen Dotierung mit 10 ^ Arsenatomen pro

Kubikzentimeter entsprechend, außer an denjenigen Stellen, an denen es in Fig. 3 anders angegeben ist und sich eine
mit einem Donator ionen-implantierte Oberflächenzone 26.5
(etwas stärker η-leitend) sowie stark p-leitende Zonen

609843/0757

befinden, die mit p⁺ bezeichnet sind. Eine Gleichspannungsquelle 15 mit typisch etwa 5 V liefert an das Substrat eine Sperrspannung (positive Polarität für ein n-leitendes Halbleitersubstrat). Ein metallischer Kontakt 21 an eine p⁺-Halbleiteroberflächenzone 22 führt zur Bit-Leitung B (Fig. 1.) der Metallisierung auf der zweiten Ebene und zur externen Zugriffsschaltung bekannter Art (lediglich im Interesse einer klareren Darstellung in den Fig. 2 und 3 nicht gezeigt). Dadurch wird die elektrisch leitende p⁺- Oberflächenzone 22 eines entsprechenden Oberflächenteils des Halbleiters mit der Bit-Leitung der Metallisierung auf der zweiten Ebene verbunden und durch diese gesteuert. Die p⁺-Zone 22 dient außerdem als Source-Bereich des Transistors T.J. Eine Wortleitung 23 (W in Fig. 1) wird durch einen metallähnlichen Elektrodenstreifen 23 aus polykristallinem Silizium ("Polysilizium") gebildet. Dieser Elektrodenstreifen 23 überdeckt außerdem einen Teil mit dünnem Oxid an der rechten Kante der p⁺-Zone 22, so daß der η-leitende Gate-Bereich ("p-Kanal") des Gatter-Transistors T₁, der sich zwischen den p⁺-Zonen 22 und 24 befindet, durch das Potential dieses Streifens 23 gesteuert wird. An der rechten Kante dieses Gate-Bereichs des Transistors T₁ befindet sich die p⁺-0berflächenzone 24 unter dünnem Oxid. Diese Zone 24 dient sowohl als Drain-Bereich des Transistors T₁ sowie als leitende Verbindung zum MOS-Speicherkondensator Cg. Eine n-leitende Halbleiter-Oberflächenzone 26 des Kondensators Cg liegt

609843/0757

ebenfalls unterhalb von dünnem Oxid. Die linke Kante dieser n-Zone 26 wird definiert durch die Kontur einer Polysilizium-Elektrode 25 auf dem Oxid 20.5. An der unteren rechten Ecke der n-Zone 26 befindet sich eine ionen-implantierte Donatorn-Zone 26.5, die eine etwas höhere Konzentration von Überschuß-Donatoren und demgemäß eine etwas negativere Schwellenspannung als die n-Zone 26 besitzt. Die Schwellenwert-Spannung der Zone 26.5 ist typisch etwa 0,5 V negativer als die der Zone 26. Es sei darauf hingewiesen, daß statt einer Ionenimplantation der erhöhte Schwellenwert für die Zone 26.5 alternativ auch mit Hilfe einer etwas (10% bis 30%) dickeren Oxidschicht auf der Zone 26.5 als die dünne Oxidschicht über der Oberflächenzone 26 erreicht werden kann. Die Zone 26.5 dient als Gate-Bereich für den Transistor T^, während ein Teil der an die Zone 26.5 angrenzenden Zone 26 als Source-Bereich für den Transistor T, dient. Wie bereits erläutert, handelt es sich bei der Ionen-implantierten Zone 26.5 um eine zusätzliche wahlfreie Möglichkeit, an deren Stelle alternativ eine Verlängerung der Zone 26 unter der PoIysilizium-Elektrode 25 vorgesehen sein kann. Die rechte Kante der Zone 26 (d.h., die rechte Kante der Zone 26 mit Ausnahme desjenigen Teiles, an dem sich ggf. die linke Kante der ionen-implantierten Zone 26.5 befindet und mit Ausnahme desjenigen Teiles, an dem sich die linke Kante einer η-leitenden Oberflächenzone 27 aus dickem Oxid befindet) .

60984 3/0757

Der rechteckförmige η-leitende Oberflächenbereich 27 liegt unter einem Bereich dicken Oxids der Schicht 20.5 (Fig. 2). Dieser n-Bereich 27 (Fig. 3) ist demgemäß durch eine negativere (typisch um etwa 20 V) Schwellenwertspannung als die der n-Zonen 26 oder 29 oder sogar der n-Zone 26.5 gekennzeichnet. Die p⁺-Zone 28 dient als Source-Elektrode des Transistors T₂. Die p⁺-Zone 30 stellt die Drain-Zone des Transistors T, und die n-Zone 29 die Gate-Zone des Transistors Tp dar. Die n-Zone 27 trennt die beiden n-Oberflächenzonen 29 und 32, die sich unter einem Teil einer Polysilizium-Elektrode 33 befinden. Diese Elektrode 33 dient als Gate-Elektrode des Transistors T₂. Die n-Zone 27 liegt unterhalb von dickem Oxid, während die n-Zonen 29 und 32 sich unter dünnem Oxid befinden. Demgemäß ist die n-Zone 27 durch einen (um etwa 20 V) höheren negativen Schwellenwert als die n-Zonen 26, 26.5, 29 und 32 gekennzeichnet. Ein ohm^Jscher Metallkontakt 31 verbindet die p⁺-Zone 30 mit der PoIysilizium-Elektrode 33. Schließlich läuft eine streifenförmige p⁺-Oberflächenzone 34, von der ein Teil der linken Kante zweckmäßig fluchtend unter der rechten Kante der Polysilizium-Elektrode 33 liegt, in der Ebene der Zeichnung vertikal durch die Fig. 2 und 3. Diese streifenförmige p⁺-Zone 34 dient als Auffrischleitung L und ein Teil des linken Außenbereichs dieses Streifens 34, der an die rechte Kante der p⁺-Zone 29 angrenzt, dient als Drain-Zone des Transistors T₂.

6 0 9 8 4 3/0757

Obwohl die Oxiddicke unter der Elektrode 33 die gleiche in der n-Zone 29 wie in der n-Zone 32 ist, hat im Betrieb die n-Zone 32 in keinem Fall eine leitende Oberflächen-Inversionsschicht (Kanal), die sich von der p⁺-Zone 30 zur Auffrischleitung 34 erstreckt, und zwar wegen des ohm^schen Kontaktes 31, der diese p⁺-Zone 30 mit der Gate-Elektrode 33 verbindet. Der Kondensator C₂ ist die parasitäre Kantenkapazität zwischen der Gate-Elektrode 33 und der Auffrischleitung 34. Lediglich zur Vereinfachung der Darstellung in den Fig. 2 und 3 sind die linke und rechte Kante der Auffrischleitung 34 gerade Linien. Zweckmäßig erstreckt sich jedoch zur Vergrößerung der Kapazität Cp mit Bezug auf die Kapazität C, der rechte Rand der Gate-Elektrode 33 etwas (typisch um 1 Mikron oder mehr) nach rechts über den rechten Rand der darunterliegenden dicken Oxidschicht hinaus. Darüberhinaus gibt man der rechten Kante der Gate-Elektrode 33 eine serpentinenartige Form, um die Länge der Kante und damit die Kantenkapazität Ca zu vergrößern. Auf diese Weise kann die Kapazität Cp wunschgemäß (obwohl dies kein Zwangsmerkmal darstellt) größer als C-, + C^ + Cc gemacht werden. Die anhand der Fig. 2 und 3 gerade beschriebene Auslegung stellt also die Verwirklichung der schematischen Schaltung gemäß Fig. 1 in Form einer integrierten Schaltung dar.

Es sei darauf hingewiesen, daß ohne Anwendung von noch zu

609843/0757

erläuternden Maßnahmen ein fehlerhaftes Einschreiben bei den Schaltungen gemäß Fig. 1 und 1.1 dann stattfinden kann, wenn die Schwellenwertspannung der n-Zone 26.5 (T-z) nicht ausreichend (um etwa 1 V) negativer als die Schwellenwertspannung der n-Zone 26 (Cg) ist, und zwar bei Vorhandensein einer größeren Kapazität Cp. Im einzelnen wird beim Einschreiben einer Binären "0" (leere Zelle) in den Speicherkondensator C₀ während eines ZeitIntervalls t„t_o bei oder in der Nähe

ϋ I C-

des am meisten negativen Abschnittes während einer Periode der Spannung auf der Auffrischleitung der Kondensator Cg unabhängig von dem gewünschten Einschreiben eine störende Ladung aufgrund des in Reihe über den Transistor T-, fließenden Verschiebungsstroms im Kondensator C^ aufnehmen. Diese Ladung kann anschließend ausreichen, daß der Transistor T, den Transistor Tp am Einschalten hindert, so daß der Speicherkondensator Cg sich anschließend (nach "6^, ΐ₂) nicht selbst von der störenden Ladung befreien kann, wodurch er auf störende Weise durch thermisch erzeugte Ladungen angefüllt wird. In die Speicherzelle wird dadurch fehlerhaft eine Binäre "1" (volle Zelle) eingeschrieben und dort gespeichert, obwohl das Einschreiben einer Binären "0" gewünscht war. Zur Vermeidung eines solchen fehlerhaften Einschreibens wird entsprechend Fig. 4 die Wechselspannung ν der Auffrischleitung (die an die Auffrischleitung L in Fig. 1 angelegt wird) plötzlich unterbrochen und für das gesamte Zeitintervall t.. tp, in welchem ein Zugriff zu der Speicherzelle Cg zürn Zwecke des Einschreibens erfolgt, auf den festen

609843/0 757

Wert -V -V_T (wobei V_T = V"_T2 + V ist) eingestellt. Typisch liegt die Einschreib-Zugriffszeit in der Größenordnung von 200 Nanosekunden, während die Periode der Wechselstrom-Pumpquelle 13 für das Auffrischen in der Größenordnung von 10 Mikrosekunden liegt, so daß das Intervall zwischen t^ und tp üblicherweise wesentlich kurzer als eine einzige Wechselstromperiode der Quelle 13 ist. Auf diese Weise wird ein störendes Einschreiben während des Zugriffs verhindert.

Fig. 5 zeigt eine typische Schaltungsanordnung zur Lieferung der Spannung für die Auffrischleitung mit der Kennlinie gemäß Fig. 4. In Fig. 5 enthält das Halbleiterplättchen 20 eine Anordnung von vielen Speicherzellen, typisch etwa 4000 Zellen, die Je von dem in Fig. 2 und 3 gezeigten Typ sind. Außerdem enthält das Plättchen 20 die Auffrischleitung L, die sich für unterschiedliche Spalten von Zellen (nicht gezeigt) verzweigt. Immer dann, wenn ein Zugriff zu irgendeiner Zelle des Plättchens zum Zweck des Einschreibens (oder eventuell zusätzlich zum Auslesen) erfolgen soll, gibt eine Plättchen-Betätigungssignalquelle 50 ein Signal an das Plättchen 20, um dieses Plättchen für einen Zugriff zum Einschreiben (oder Auslesen) entlang einer gewählten Wortleitung und einer gewählten Bit-Leitung (lediglich zur klareren Darstellung nicht gezeigt) zu betätigen. Gleichzeitig wird dieses Plättchen-Betätigungssignal außerdem an den Gate-Anschluß eines Feldeffekttransistors 59 mit

609843/0757

isoliertem Gatter in einer Schaltung 60 gegeben, um die gewünschte unterbrochene Wechselspannung für die Auffrischleitung zu liefern.

Die Schaltung 60 enthält eine Wechselspannungsquelle 51, die eine kontinuierliche Ausgangswechselspannung liefert, die ausreicht, um die Transistoren 52 und 58 abwechselnd ein- und auszuschalten. Diese Ausgangswechselspannung wird an den Gate-Anschluß des Feldeffekttransistors 58 mit isoliertem Gatter und an den Eingangsanschluß eines Inverters 57 angelegt. Der Drain-Anschluß des Transistors 52 ist mit einem Anschluß 53 verbunden, an den die konstante Gleichspannung -V von typisch -12 V angelegt ist. Der Source-Anschluß des Transistors 52 ist sowohl mit einem Pegelschiebekondensator 54 als auch mit den Drain-Anschlüssen der Feldeffekttransistoren 58 und 59 mit isoliertem Gatter verbunden. Der Gate-Anschluß des Transistors 52 liegt am Ausgangsanschluß des Inverters 57. Zweckmäßig ist das Verhältnis z/l (Kanalbreite zu Länge) des Transistors 52 wesentlich kleiner als das des Transistors 59. Der Pegelschiebekondensator 54 verbindet den Source-Anschluß des Transistors 52 mit dem Source-Anschluß eines Klemm-Transistors 55. Der Gate- und Drain-Anschluß des Transistors 55 sind beide mit einem Anschluß 56 verbunden, an dem die konstante Gleichspannung -V anliegt. Auf diese Weise wird die Auffrischleitung L auf der gewünschten Spannung entsprechend der

609843/0757

Kennlinie in F^g. 4 gehalten.

Die Arbeitsweise der Schaltung 60 läßt sich wie folgt beschreiben: Der Oszillator 51 liefert eine Ausgangswechselspannung, die etwa zwischen Erde und -12 V schwingt. Diese Ausgangswechselspannung schaltet den Transistor 52 abwechselnd ein und aus, während andererseits der Transistor 58 aufgrund des Inverters 57 aus- und eingeschaltet wird. Gleichzeitig bleibt in Abwesenheit eines Plättchen-Betätigungssignals der Transistor 59 ausgeschaltet. Demgemäß schwankt die Spannung des Knotenpunktes S3.5 zwischen Erde und etwa -12 V. Wegen des Pegelschiebekondensators 54 und des Klemmtransistors 55 schwingt die Spannung der Auffrischleitung dann typisch zwischen etwa -9 und-17 V, d.h., es ergibt sich ein Ausschlag, der gleich ßv ist, wobei j3 (kleiner als 1) das Verhältnis C_ß/(C_B + C^), C_L die Kapazität der Belastung durch die Auffrischleitung und C_ß die Bootstrap-Kapazität ist. Wenn jedoch ein Plättchen-Betätigungssignal eintrifft, wird der Transistor 59 eingeschaltet, wodurch der Knotenpunkt 53.5 unabhängig vom Zustand des Transistors 52 geerdet und damit das Potential der Auffrischleitung 11 für die Dauer des Plättchen-Betätigungssignals im wesentlichen auf -V-Vm gebracht wird, da der Widerstand des Transistors 52 wesentlich größer als der des Transistors 59 (bestimmt durch die relativen z/1-Verhältnisse) ist. Man

609843/0757

beachte, daß das von der Schaltung gemäß Fig. 5 an die Auffrischleitung L gelieferte Wechselstromsignal nicht notwendigerweise sinusförmig ist, daß dadurch aber die Betriebsgüte in keiner Weise beeinträchtigt wird.

Es sei außerdem darauf hingev/iesen, daß bei Verwendung des Wechselstrom-Auffrischpumpsignals entsprechend der Schaltung in Fig.1.1 oder bei Anwendung des oben beschriebenen Wechselstrompumpens für das Substrat die Wechselspannung zweckmäßig während der Einschreib-Zugriffsintervalle auf ähnliche Weise wie in Fig. 4 angegeben unterbrochen wird. Die Schaltung 60 läßt sich auf dem Plättchen 20 mit Hilfe der bekannten Herstellungsverfahren integrieren.

Die Erfindung anhand eines speziellen Ausführungsbeispiels beschrieben, es sind jedoch zahlreiche Abänderungen möglich. Beispielsweise kann die Auffrisch-Wechselspannung aufgeteilt und gleichzeitig sowhl an den Anschluß 14 (wie in Fig. 1.1) als auch an den Anschluß 13.1 (wie in Fig. 1) angelegt werden. Eine solche Aufteilung kann für einen fehlerfreien Betrieb dann erforderlich sein, wenn die parasitäre Kopplung zwischen der Lese-Schreibschaltung und der Metallplatte 11 am Anschluß 14 groß genug ist, um eine verringerte Auffrisch-Wechselspannung am Anschluß 14 notwendig zu machen (wobei die verringerte Wechselspannung selbst nicht ausreicht, um die Speicherzelle aufzufrischen). Die Förderung von Ladungen durch die Auffrisch-Wechselspannung zur Auf-

609843/0757

rechterhaltung des Speicherzustandes des Speicherkondensators wird demgemäß neben anderen Faktoren durch die Wechselspannungsdifferenz zwischen den Anschlüssen 13.1 und 14 bestimmt. Es sei darauf hingewiesen, daß die in Fig. 4 benutzte Auffrischspannung sowohl an der oberen als auch an der unteren Grenze negativer sein kann, wobei der gleiche Wechselspannungsausschlag Δ beibehalten wird, und daß die Schaltung 60 unter Verwendung bekannter Verfahren auf dem Plättchen 20 integriert sein kann.

Andere Halbleiter und deren Oxide oder andere Isolatoren, beispielsweise Germanium und sein Oxid, lassen sich anstelle von Silizium bei einer Verwirklichung der Erfindung als integrierte Schaltung verwenden. Weiterhin braucht die Zone 26.5 nicht besonders aus der Zone 26 gebildet zu sein, sondern kann eine Fortsetzung der Zone 26 darstellen,, d.h., der Transistor T-* braucht keinen höheren Schwellenwert als der Transistor Ϊ£ besitzen, wie oben beschrieben, vorausgesetzt, daß im Betrieb die angegebenen höheren Frequenzen für die Wechselstromquelle 13 benutzt werden. Es sei bemerkt, daß die zusätzlich durch die Auffrischschaltung nach der Erfindung entsprechend der Darstellung in Fig. 2 und 3 benötigte Fläche nur etwa 20 bis 30# des Bereiches auf dem Halbleiterplättchen benötigt, den die MOS-Zelle bekannter Art einnimmt, die durch den MOS-Kondensator Cg, den Gatter-Transistor T^ und die Wort- und Bit-Leitungen gebildet

609843/0757

Die Erfindung ist im einzelnen zwar unter Verwendung von p-Kanal-IGFED-Schal transistoren T~ und I, in der Auffrischschaltung beschrieben worden, es können aber andere Typen von Schalttransistoren, beispielsweise n-Kanal-I&FED-Transistoren, bipolare Transistoren oder Sperrschicht-Feldeffekttransistoren ebenfalls benutzt werden, wenn man sich daran erinnert, daß Transistoren im allgemeinen drei Anschlüsse aufweisen, von denen zwei einen verhältnismäßig hohen Strom führende Anschlüsse (Source und Drain bei einem IGFED, Emitter und Kollektor bei einem bipolaren Transistor) sind und einer von ihnen einen verhältnismäßig niedrigen Strom führt (Gate-Elektrode bei einem IGFED, Basis bei bipolaren Transistoren). Anstelle eines MOS-Kondensators als Speicherelement können andere Kondensatortypen benutzt werden, beispielsweise ein p-n-Halbleitersperrschichtkondensator oder ein durch zwei Metallplatten gebildeter Kondensator, die durch einen Isolator getrennt sind, der ebenfalls durch eine störende Aufladung aufgrund elektrischer Ladungen aus der Transistor-(Halbleiter-)Steuerschaltung beeinträchtigt wird.

Es ist zwar der Substrat-Oberflächenteil 10 mit zwei getrennten Anschlüssen für eine Verbindung zu den Transistoren T₁ bzw. T₂ und T, dargestellt, es kann aber auch ein einziger Anschluß an den Substrat-Oberflächenteil 10 benutzt werden. So kann sich in Fig. 3 die p⁺-Zone 28 alternativ über einen

609843/0757

Kanal zur p⁺-Zone 24 erstrecken.

Zu den mit der Erfindung verwirklichten Vorteilen gehört also die Tatsache, daß jederzeit (unabhängig vom Auffrischen) ein Lese- und Schreibzugriff zu der MOS-Speicherzelle erfolgen kann. Demgemäß ist der Speicher immer für ein Einschreiben einschließlich Löschen sowie ein Auslesen bereit und verfügbar. Außerdem ist keine komplizierte Programmsteuerung des externen Zugriffs nötig, die im anderen Fall durch die Auffrischintervalle nach dem Stand der Technik erforderlich ist. Darüber hinaus ist die für das Auffrischen benötigte Ruheleistung auf ein Minimum gebracht, da nur die unerwünschte, thermisch erzeugten Ladungsträger aus der Speicherzelle entfernt werden.

Bei einer erfindungsgemäßen Anordnung braucht nicht die gesamte Ladung entsprechend einer binären "1" (voll geladene MOS-Speicherzelle) bei jedem Auffrischen verschoben zu werden, wodurch im Gegensatz zum Stand der Technik kleinere Reserveleistungen benötigt werden. Da außerdem erfindungsgemäß die Auffrischfrequenz eine Höhe von 100 KHz oder mehr bei einer dynamischen Speicheranordnung haben kann, ist eine höhere Betriebstemperatur (kürzere thermische Regenerationszeit des Halbleiters) zulässig, wodurch das Problem in Verbindung mit einer Wärmesenke vereinfacht wird. Alternativ können durch Verwendung des niedrigeren Bereiches für die Betriebstemperatur entsprechend dem Stand der Technik in

609843/0757

Verbindung mit der vorliegenden Erfindung lokale "dunkle" Hintergrundquellen für einen hohen Strom (entsprechend "weißen Videodefekten" bei Bildschirmgeräten) bei der praktischen Verwirklichung der Erfindung besser ertragen vier den.

Schließlich ist entsprechend der Erfindung die Speicherzelle im Betrieb automatisch entweder mit elektrischen Ladungen gefüllt oder leer. Dagegen müssen bei vielen Anordnungen nach dem Stand der Technik die Leseschaltungen zwischen einer voll geladenen MOS-Zelle (binär "1") und einer Zelle unterscheiden, die unvermeidbar aufgrund der thermisch im Halbleiter erzeugten Träger teilweise gefüllt ist (binär ¹¹O"). Diese Ladungsträger können normalerweise nur einmal in jeder Millisekunde entfernt werden (andernfalls würde die verfügbare Zugriffszeit für das Lesen und Schreiben noch mehr beschnitten werden). Bekannte Zellen dieser Art sind demgemäß gekennzeichnet durch kleinere Anzeigegrenzen für die gleiche Größe einer Speicherkondensatorzelle.

609843/0757

Claims

BLUMBACH · WESER · BERGEN · KRAMER

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Patßntconsull 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212 J13 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237

Western Electric Company, Incorporated. Boll, H.J. 11/12

Broadway-New York, Ν.Ύ. 10007, U.S.A.

Patentansprüche

Informationsspeicher mit einem Kondensator-Speicherelement für elektrische Ladungen und einem Gatter-Transistor zur Steuerung von elektrischen Lese- und Schreibsignalen für das Speicherelement,
dadurch gekennzeichnet, daß ein erster Anschluß des Speicherelementes (10) über einen ersten Schalttransistor (T₂) ^mi* einer Auffrischleitung (L) verbunden ist,

daß einer der einen hohen Strom führenden Anschlüsse des ersten Schalttransistors ohmisch mit der Auffrischleitung, ein weiterer der einen hohen Strom führenden Anschlüsse ohmisch mit dem ersten Anschluß des Speicherelementes und der einen niedrigen Strom führende Anschluß des ersten Schalttransistors ohmisch mit einem ersten, einen hohen Strom führenden Anschluß eines zweiten Schalttransistors (T,) verbunden ist, und

daß ein v/eiterer der einen hohen Strom führenden Anschlüsse des zweiten Schalttransistors (T,) ohmisch mit dem ersten

Anschluß des Speicherelementes (10) und der einen niedrigen 60984 3/0757

München: Kramer · Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner

Strom führende Anschluß des zweiten Schalttransistors ohmisch mit einem weiteren Anschluß des Speicherelementes verbunden ist.
2. Informationsspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Schalttransistor (Tp, T·,) Feldeffekttransistoren mit isoliertem Gatter sind, und daß die beiden, einen hohen Strom führenden Anschlüsse die Source- und Drain-Anschlüsse der Transistoren und der einen niedrigen Strom führende Anschluß die Gate-Elektroden der Transistoren sind.
3. Informationsspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Schalttransistoren (Tp, T,) und das Kondensator-Speicherelement (10) alle auf einem monokristallinen Halbleitersubstrat integriert sind, und daß die Gate-Drain-Kapazität des ersten Schalttransistors (Tp) kleiner als die Kapazität des Speicherelementes ist.
4. Informationsspeicher nach Anspruch 3, dadurch gekennzeichnet,

daß das Kondensator-Speicherelement (10) eine geschichtete Anordnung aus einer elektrisch isolierenden Schicht zwischen einem Schichtteil des HalbleiterSubstrats und einer elektrisch leitenden Schicht (11) ist. 609841/07 5 7
5. Informationsspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die elektrisch leitende Schicht (11) des Speicherelements (10) im wesentlichen ein polykristalliner Halbleiter ist, der elektrisch v/irksame Verunreinigungen in ausreichender Menge enthält, um die Schicht elektrisch leitend zu machen.
6. Informationsspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Auffrischleitung an eine Schaltungsanordnung angeschlossen ist, die eine Wechselspannung liefert.
7. Informationsspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltungsanordnung so ausgelegt ist, daß die Wechselspannung aufgrund eines an die Schaltungsanordnung angelegten Betätigungssignals unterbrochen und auf einen vorbestimmten Spannungswert gebracht werden kann.
8. Informationsspeicher nach Anspruch 6, dadurch gekennzeichnet, daß der andere Anschluß des Speicherelements (10) für eine Anschaltung an eine Gleichspannungsquelle vorgesehen ist. "

609843/0757
9. Informationsspeicher nach Anspruch 3, dadurch gekennzeichnet, daß der andere Anschluß des Speicherelementes mit einer Schaltungsanordnung verbunden ist, die eine Wechselspannung an den anderen Anschluß des Speicherelementes anlegt.
10. Informationsspeicher nach Anspruch 9, dadurch gekennzeichnet, daß die Schaltungsanordnung so ausgelegt ist, daß die Wechselspannung aufgrund eines an die Schaltungsanordnung angelegten Betätigungssignals unterbrochen und auf einen vorbestimmten Spannungswert gebracht werden kann.
11. Informationsspeicher nach Anspruch 9, dadurch gekennzeichnet, daß die Schaltungsanordnung eine Gleichstromquelle aufweist.
12. Informationsspeicher nach Anspruch 2, dadurch gekennzeichnet, daß das Speicherelement zusammen mit dem ersten und zweiten Schalttransistor auf einem einzigen Halbleitersubstrat integriert ist und daß eine Schaltungsanordnung vorgesehen ist, die eine Wechselspannung an das Halbleitersubstrat anlegt, welche ausreicht, um die störenden

609843/0757

Ladungsträger in die Senke zu fördern.
13. Informationsspeicher nach Anspruch 12, dadurch gekennzeichnet, daß die Schaltungsanordnung so ausgelegt ist, daß die Wechselspannung aufgrund eines an die Schaltungsanordnung angelegten Betätigungssignals unterbrochen und auf einen vorbestimmten Spannungswert gebracht werden kann.
14. Informationsspeicher nach Anspruch 12, dadurch gekennzeichnet, daß der andere Anschluß des Speicherelementes zur Anschaltung an eine Gleichstromquelle vorgesehen ist.

93 4 3/0757