DE2359720A1 - Halbleiteranordnung - Google Patents
HalbleiteranordnungInfo
- Publication number
- DE2359720A1 DE2359720A1 DE2359720A DE2359720A DE2359720A1 DE 2359720 A1 DE2359720 A1 DE 2359720A1 DE 2359720 A DE2359720 A DE 2359720A DE 2359720 A DE2359720 A DE 2359720A DE 2359720 A1 DE2359720 A1 DE 2359720A1
- Authority
- DE
- Germany
- Prior art keywords
- charge
- field effect
- layer
- electrode
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 239000010410 layer Substances 0.000 claims description 204
- 230000005669 field effect Effects 0.000 claims description 102
- 238000003860 storage Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 26
- 230000015654 memory Effects 0.000 claims description 21
- 239000002344 surface layer Substances 0.000 claims description 20
- 239000007787 solid Substances 0.000 claims description 12
- 239000002800 charge carrier Substances 0.000 claims description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000012432 intermediate storage Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000001066 destructive effect Effects 0.000 description 6
- 230000007723 transport mechanism Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000005083 Zinc sulfide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Networks Using Active Elements (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Abschrift
N.V. Philips'Gloeilampenfabrieken, Eindhoven/Niederlande
"Halbleiteranordnung" '
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit
einem Halbleiterkörper, an einer dessen Oberflächen sich
mehrere voneinander getrennte, gegen eine Oberflächenschicht
des Halbleiterkörpers isolierte leitende Schichten erstrecken, die zusammen mit darunter liegenden Gebieten der Oberflächenschicht
und dem zwischenliegenden Isoliermaterial' mehrere aufeinanderfolgende kapazitive Ladungsspeicherstellen bilden,
wobei beim Anlegen geeigneter Potentiale an.die. leitenden
Schichten Ladung in einer Vorzugsrichtung über diesen Speicherstellen
transportiert werden kann. . .
Derartige Anordnungen sind in Form der sogenannten ladungsgekoppelten
Anordnungen (charge-coupled devices) und MIS-Transistor-Eimerkettenanordnungen bekannt und werden nachstehend
als Ladungsübertragungsanordnungen bezeichnet. Sie finden verschiedene Anwendungen, z. B. in Sensoren-oder
Bildaufnahmevorrichtungen und in Feststoffspeichern. In den
bekannten Anordnungen wird Information in Form von Ladung an einer bestimmten Speicherstelle z. B. mit Hilfe eines
elektrischen Eingangs, der eine Menge Ladung liefert, die dann zu der betreffenden Speicherstelle transportiert wird, oder
mittels Halbleiterschicht in der Nähe der Speicherstelle, eingeführt
oder eingeschrieben. Die Information darstellende Ladung wird anschließend an einer Ausgangsstufe ausgelesen,
nachdem diese Ladung über die anderen zwischen der genannten betreffenden Speicherstelle und der Ausgangsstufe vorhandenen
Speicherstellen transportiert ist. Das Auslesen erfolgt also
409823/1126 . ' . _ 2 _ .. -
sequentiell. Für bestimmte Anwendungen, z. B. in Lese-Schreibspeichern,
in denen der Informationsinhalt jeder Speicherstelle
vorzugsweise direkt zugänglich sein muß, ist dies nachteilig. Weiter muß die Ausgangsstufe eine verhältnismäßig
geringe Menge Ladung detektieren, so daß sich Probleme ergeben, wenn am Ausgang Ladungsverstärkung erwünscht ist.
Die Erfindung gründet sich u. a. auf die Erkenntnis, daß durch
Kombination eines Gebildes von Ladungsspeicherungs- und Transportmitteln mit einem Gebilde von Feldeffekttransistoren
verschiedene vorteilhafte Anordnungen, z. B. (Bild)Sensoren, (Bild)Aufnahmevorrichtungen, (Bild)Wiedergabevorrichtungen
oder Feststoffspeicher, erhalten werden können.
Eine Halbleiteranordnung mit einem Halbleiterkörper, an einer dessen Oberflächen sich mehrere voneinander getrennte, gegen
eine Oberflächenschicht des Halbleiterkörpers isolierte leitende Schichten erstrecken, die zusammen mit darunter liegenden
Gebieten der Oberflächenschicht und dem zwischenliegenden Isoliermaterial mehrere aufeinanderfolgende kapazitive Ladungsspeicherstellen
bilden, wobei beim Anlegen geeigneter. Potentiale an die leitenden Schichten Ladung in einer Vorzugsrichtung über diese Speicherstellen transportiert werden kann,
ist nach der Erfindung dadurch gekennzeichnet, daß mehrere der Ladungsspeichersteilen zur Modulation der Leitfähigkeit unterliegender
Gebiete in dem Halbleiterkörper dienen, welche Gebiete Kanalgebiete mehrerer Feldeffekttransistoren enthalten,
wobei Source- und Drain-Elektrodenanschlüsse an dem Halbleiterkörper
vorhanden sind, und wobei ein Ausgangssignal, das ein
Maß für die Ladung ist, die in den Speicherstellen gespeichert ist, die zu einem oder mehreren der Feldeffekttransistoren gehören,
dadurch erhalten werden kann, daß ein geeignetes Potential zwischen den zu dem einen oder mehreren Transistoren gehörigen
Source- und Drain-Elektrodenanschlüssen angelegt wird.
-3-
£09823/1126
Diese Anordnung weist verschiedene Vorteile auf,' die mit
der gewählten Ausführungsform variieren können. Die verschiedenen Ausführungsformen weisen das gemeinsame Merkmal
auf, daß beim Betrieb der Anordnung nach der Erfindung ein
vorteilhafter Unterschied mit den bekannten Ladungsübertragungsanordnungen
auftritt. In den bekannten Anordnungen, z; B. zur Anwendung in Bildaufnahme- und/oder anderen Vorrichrungen,
ist nämlich der Parameter,/ der direkt ausgelesen wird,
die Menge Ladung, die in der zu einer bestimmten leitenden
Schicht gehörigen Speicherstelle gespeichert ist, wobei dieses Auslesen destruktiv ist und außerdem sequentiell erfolgen muß,
wobei mit Hilfe von Taktimpulssignalen die Information darstellende
Ladung zu der Ausgangsstufe der Ladungsübertragungsanordnung. transportiert werden muß. In einer Anordnung nach
der Erfindung ist jedoch der das Ausgangssignal bestimmende
Parameter die Leitfähigkeit eines Teiles des Halbleiterkörpers, der unter dem betreffenden Verarmungsgebiet an einer
bestimmten Stelle in der Ladungsübertragungsanordnung liegt
und ein Kanalgebiet eines Feldeffekttransistors enthält.
Das Auslesen ist daher nicht-destruktiv, wobei im Vergleich zu den bekannten Anordnungen ein wesentlicher Vorteil darin '
besteht, daß beim Auslesen Verstärkung auftritt. Sine derartige
Anordnung kann als Bildaufnahmevorrichtung mit einer erheblichen Verstärkung und z. B, als eine Vorrichtung, die
gesonderte elektrische Ausgangssignale an jeden der genannten Drain-Elektrodenanschlüsse liefern'kann, als ein Bildverstärker
oder als ein Sensor und zugleich eine Halbleiter-· kaltkathode, die Elektronen emittiert, ausgebildet werden.
Auch kann eine derartige Anordnung als eine Feststoffbild—
wiedergabevorrichtung ausgebildet werden, in der ein Bild darstellende elektrische Eingangssignale in ein sichtbares
Bild umgewandelt werden.
Weiter kann eine derartige Anordnung als ein Feststoffspeicher,
409823/1126
ζ. B. als ein dynamischer Lese-Schreibspeicher, aufgebildet
werden.
Einige Ausführungsformen der Erfindung sind in der Zeichnung
dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch einen Schnitt durch eine erste Ausführungsform
einer Anordnung nach der Erfindung,
Fig. 2 einen schematischen.Schnitt durch einen Teil der Anordnung
nach der Erfindung in Form einer Feststoffbildwiedergabe vor richtung mit Dreiphasenladungsübertragung,
Fig. 3 schematisch einen Schnitt durch die Anordnung nach
der Erfindung, wieder in Form einer Feststoffbildwiedergabevorrichtung,
in- der eine etwas andere Form von Dreiphasenladungsspeicherung
und -transport verwendet wird,
Fig. 4 und 5 schematisch einen Schnitt durch bzw. eine
Draufsicht auf eine vierte Ausführungsform der Anordnung nach der Erfindung, in der Zweiphasenladungsspeicherung und
-transport verwendet wird,
Fig. 6 drei Schnitte a, b und c durch einen Teil einer weiteren Ausführungsform der Anordnung nach der Erfindung
in Form einer Bildwiedergabevorrichtung, wobei verschiedene Stufen beim Betrieb der Anordnung dargestellt sind,
Fig. 7 verschiedene Spannungen und Ströme, die beim Betrieb der Anordnung nach Fig. 6 auftreten,
Fig. 8 schematisch einen Querschnitt durch einen Teil einer weiteren Ausführungsform der Anordnung nach der Erfindung,
deren Struktur praktisch der der Anordnung nach Fig. 6 entspricht,
— 5 — £09.8 2 3/1126
.Fig. 9 eine schematische Draufsicht auf eine Elektrodenkonfiguration
eines Teiles einer anderen Ausführungsform der Anordnung
nach der Erfindung in Form eine.r Feststoffbildwiedergabevorrichtung,
bei der mehrere Dreiphasenladungsübertragungsanordnungen·verwendet
werden, ·
Fig. 10 eine schematische Draufsicht auf eine weitere Ausführungsform
der Anordnung nach der Erfindung in Form eines dynamischen Lese-Schreibspeichers, .
Fig. 11 schematisch einen Schnitt längs der Linie XI-XI der
Fig. 10,
Fig. 12a, b und c schematische Querschnitte längs der Linie
XII-XII der Fig. 10 zur Erläuterung der Wirkungsweise des
Speichers und
Speichers und
Fig. 13 einen schematischen Schnitt durch eine noch weitere-Ausführungsform
der Anordnung gemäß der Erfindung, in der
die Ladungsübertragungsanordnung die Form eines sogenannten Eimerkettengebildes aufweist.
die Ladungsübertragungsanordnung die Form eines sogenannten Eimerkettengebildes aufweist.
Die in Fig. 1 gezeigte Anordnung .enthalt ein Substrat 1
aus p-leitendem Silicium, auf dem eine epitaktische Oberflächenschicht 2 aus η-leitendem Silicium angebracht ist. Auf 'der Oberfläche der epitaktischen Schicht 2 liegt eine Isolierschicht 3 aus Siliciumoxid.- Auf der Oberfläche der Isolierschicht 3 sind mehrere voneinander getrennte, leitende -Elektroden G^, Gp, G-z vorhanden, die einen Teil einer Ladungsübertragungsanordnung bilden und in Gruppen angeordnet sind. In jeder ■ Gruppe weisen "G^ und Gp die Form eines Streifens und weist G-* eine ringförmige Geometrie auf. Die Elektroden G1, Gp und G^ (nachstehend als Gate-Elektroden bezeichnet) der verschiedenen Gruppen sind mit gemeinsamen Leitungen 0.. p 02> bzw. 0^, verbunden. An den Enden der Anordnung sind weitere isolierte
aus p-leitendem Silicium, auf dem eine epitaktische Oberflächenschicht 2 aus η-leitendem Silicium angebracht ist. Auf 'der Oberfläche der epitaktischen Schicht 2 liegt eine Isolierschicht 3 aus Siliciumoxid.- Auf der Oberfläche der Isolierschicht 3 sind mehrere voneinander getrennte, leitende -Elektroden G^, Gp, G-z vorhanden, die einen Teil einer Ladungsübertragungsanordnung bilden und in Gruppen angeordnet sind. In jeder ■ Gruppe weisen "G^ und Gp die Form eines Streifens und weist G-* eine ringförmige Geometrie auf. Die Elektroden G1, Gp und G^ (nachstehend als Gate-Elektroden bezeichnet) der verschiedenen Gruppen sind mit gemeinsamen Leitungen 0.. p 02> bzw. 0^, verbunden. An den Enden der Anordnung sind weitere isolierte
■ -- ' ' : — 6 —
409823/ 1126
Elektroden G-r und GQ vorhanden, die eine Eingangsgate-Elektrode
bzw. eine Ausgangsgate-Elektrode der Ladungsübertragungsanordnung
bilden. Zu den.Eingangs- und Ausgangsgate-Elektroden gehören p-leitende Oberflächenzonen 4 bzw. 5 zum Zu- und
Abführen von Ladung zu und von den Ladungsspeicherstellen, die durch die isolierten Gate-Elektroden G1, G2 und G·*, die unterliegenden
Gebiete der η-leitenden Halbleiterschicht 2 und die zwischenliegenden Teile der Isolierschicht 3 gebildet werden.
An der Oberfläche der η-leitenden Schicht 2 befinden sich zwei
η -Zonen 6 und 7, die je praktisch kreisförmig sind und die je
von einem unter einer isolierten Gate—Elektrode G^ liegenden
Gebiet umgeben sind. Die Metallschichten 11 und 12 bilden Elektrodenanschlüsse, die in Öffnungen in der Isolierschicht 3
ohmsche Verbindungen mit den η -Zonen 6 und 7 herstellen. Weitere Metallschichten 16 und 17 bilden ohmsche Verbindungen mit
der p-leitenden Zone- 4 bzw. der p-leitenden Zone 5. Die nleitende
Schicht 2 und das p-leitende Substrat 1 sind mit Anschlüssen versehen, die schematisch mit S bzw. SUB bezeichnet
sind. Die Zonen 6 und 7 und die ohmschen Anschlüsse 11 und 12 bilden einen Teil der Drain-Elektroden und der Drain-Elektrodenanschlüsse
von Feldeffekttransistoren vom Verarmungstyp, wobei die Source-Elektrodenanschlüsse dieser Transistoren durch
den gemeinsamen Anschluß S an der η-leitenden Schicht 2 gebildet werden. Bei jedem der Transistoren wird die Gate-Elektrode
durch die Gate-Elektrode G^ gebildet, die rings um die
Drain-Elektrode liegt. Z.B. ist die ringförmige Gate-Elektrode G^, die die Drain-Elektrode 6, 11 umgibt, die Gate-Elektrode des
Transistors mit der Drain-Elektrode 6, 11, während die ringförmige Gate-Elektrode G^, die'die Drain-Elektrode 7, 12 umgibt,
die Gate-Elektrode des Transistors mit der Drain-Elektrode 7, 12 ist.
Beim Betrieb der Anordnung ist die Grenze des zu einer bestimmten Gate-Elektrode G-, gehörigen Verarmungsgebietes bei einem
_ 7 .-. 409823/112 6
gewissen an diese Elektrode G^ angelegten festen Potential
durch die Menge Ladung bestimmt, die in dieses Verarmungsgebiet
eingeführt und darin gespeichert ist. Das Verarmungsgebiet wird zum Modulieren der Leitfähigkeit eines darunter liegenden
Teiles der Schicht 2 verwendet, der ein Kanalgebiet eines Feldeffekttransistors enthält, von dem die genannte Gate-Elektrode
G^ einen Teil bildet. In der Anordnung nach Fig. 1 ist innerhalb
der Grenze des Verarmungsgebietes,■das zu der ersten
Gate-Elektrode G^ gehört, die die mit der Leitung D^ verbundene
Drain-Elektrodenzone 6.umgibt, eine Menge Ladung in Form von
Löchern mit +++++ angegeben. Diese Löcher sind darin eingeführt
und an der Oberfläche gespeichert. Innerhalb der Grenze des Verarmungsgebietes, das zu der zweiten Gate-Elektrode G-*
gehört, die die mit der Leitung Dp verbundene Drain-Elektroden-"
zone 7 umgibt, ist eine Menge Ladung in Form von Löchern mit ++ angegeben. Wenn angenommen wird, daß die epitaktische Schicht
2 praktisch gleichmäßig dotiert ist und auch die Isolierschicht
3 gleichmäßig verläuft,, wird, wenn über die Leitung 0, an die
beiden Gate-Elektroden G-z ein· gleiches Potential angelegt ist,
die Grenze des Verarmungsgebietes, das zu der ersten Gate-Elektrode
G^ gehört, sich bis zu einer geringeren Tiefe als die
Grenze des zu der zweiten .Gate-Elektrode G^ gehörigen Verarmungsgebietes
in der Schicht 2 erstrecken, weil in dem zu der ersten Gate-Elektrode G, gehörigen Verarmungsgebiet eine größere
Menge Ladung als in dem zu der zweiten Gate-Elektrode G-* gehörigen
Verarmungsgebiet gespeichert ist. In diesem Zustand wird
der Kanalstrom in dem Teil der Schicht 2 unter der Verarmungsschicht in dem Feldeffekttransistor, zu dem die η -Drain-Elektrodenzone
6, die diese umgebende Gate-Elektrode Gy- und
der gemeinsame Source-Elektrodenahschluß S gehören, einen .gewissen
Wert aufweisen, der von der Menge mit +++++ bezeichneter Ladung, die in diesem Verarmungsgebiet gespeichert ist, abhängt.
In dem Feldeffekttransistor, zu dem die n+-Drain-Elektrodenzone
7, die diese umgebende Gate-Elektrode G^ und der
gemeinsame Source-Elektrodenanschluß S gehören, wird der
409823/1 126
Kanalstrom in dem Teil der Schicht 2 unter dem Verarmungsgebiet einen niedrigeren Wert aufweisen, der von der Menge
mit ++ bezeichneter Ladung, die in dieser Verarmungsschicht gespeichert ist, abhängt.
In der Praxis' wird eine Anordnung der in Fig. 1 dargestellten
Art eine Vielzahl Gruppen von Elektroden G^, G2 und G* mit
zugehörigen Feldeffekttransistoren enthalten, wobei die Transistoren
oft je eine gesonderte Drain-Elektrode aufweisen werden.
Information, die in Form eines Ladungsmusters in die Verarmungsgebiete
eingeführt und darin gespeichert ist, kann auf nicht-destruktive Weise an den verschiedenen Stellen längs
des Ladungsübertragungsgebildes ausgelesen werden, wobei jede Stelle beliebig adressiert werden kann. Auch kann dadurch
sequentiell oder gleichzeitig ausgelesen werden, daß geeignete Potentiale zwischen den Drain-Elektrodenleitungen D., D2 usw.
und dem gemeinsamen Source-Elektrodenanschluß S angelegt werden.
Aus Obenstehendem geht hervor, daß beim Betrieb der Anordnung nach der Erfindung.im Vergleich zu den üblichen Ladungsübertragungsanordnungen
ein Unterschied auftritt. Bei den üblichen Ladungsübertragungsanordnungen, wie sie für Bildaufnahme
oder andere Zwecke angewendet werden, ist der Parameter, der ausgelesen wird, die Menge Ladung, die in einem Verarmungsgebiet
unter einer bestimmten Gate-Elektrode gespeichert ist, wobei das Auslesen destruktiv ist und sequentiell dadurch erfolgen
muß, daß die Information darstellende Leitung mit Hilfe von Taktimpulssignalen zu dem Ausgang transportiert wird. In einer
Anordnung nach der Erfindung ist der das Ausgangssignal bestimmende Parameter die Leitfähigkeit des Teiles des Halbleiterkörpers,
der unter dem betreffenden Verarmungsgebiet an einer bestimmten Stelle in dem Ladungsübertragungsgebilde vorhanden
ist und ein Kanalgebiet eines Feldeffekttransistors enthält. Das Auslesen ist also nicht-destruktiv, wobei im Vergleich zu
den üblichen Ladungsübertragungsanordnungen weiter der große
409823/1126
Vorteil erhalten wird, daß bei Abnahme des Ausgangssignals
eine Verstärkung auftritt. Ferner sei in diesem Zusammenhang bemerkt, daß in den üblichen Ladungsübertragungsanordnungen
am Ausgang eine sehr geringe Menge Ladung detektiert werden muß.
Die Anordnung nach Fig. 1 kann auf verschiedene Weise ausgebildet
und an die beabsichtigte Anwendung angepaßt werden, wobei auch der Arbeitsmodus von der Anwendung abhängen kann.
Die mit dieser Struktur einhergehenden Vorteile werden völlig
ausgenutzt, wenn die die Information darstellende Ladung, die an der Oberfläche der Verarmungsgebiete gespeichert ist, darin
auf die bei den bekannten Ladungsübertragimgsanrödnungen übliche
Weise eingeführt wird. Z.B* kann Information in Form eines
Ladungsmusters mit dem in den bekannten Ladungsübertragungsanordnungen
üblichen Transportmechähismus eingeführt werden. Dieses Ladungsmuster entspricht einem optischen Bild, wenn die
Anordnung als eine Bildwiedergabevorrichtung ausgebildet ist. Auch kann digitale Information in Form eines Ladungsmusters
mit demselben Transportmechanismus eingeführt werden. Die Anordnung kann dann ζ. B. als ein Feststoffspeicher ausgebildet
sein. Für andere Zwecke kann es erwünscht sein* wenigstens einen
Teil des Ladungsmusters auf andere Weise, z. B. durch Absorption einfallender Strahlung, einzuführen.
Wenn die Anordnung als eine Bildaufnahme- oder -wiedergabevorrichtung
ausgebildet ist> können verschiedene Verfahren zur
Rückeinstellung (resetting) am Ende der Rasterintervalle verwendet
werden. Bei einem solchen Verfahren werden die zu den Gate-Elektroden G-* einer Anordnung der in Fig. 1 dargestellten
Art gehörigen Verarmungsgebiete zunächst derart eingestellt,
daß sie sich praktisch über die" ganze Dicke der epitaktischen Schicht 2 erstrecken, wobei die unterhalb der Gate-Elektroden
G* liegenden Teile der Schicht 2 völlig erschöpft sind und
- 10 409823/1126
2353720
keine beweglichen Ladungsträger enthalten, so daß die Kanalgebiete
der Feldeffekttransistoren von diesen. Verarmungsgebieten gesperrt sind. Diese Anfangseinstellung wird durch das Anlegen
eines großen Potentials an die Gate-Elektroden G, mittels
der Leitung 0, erreicht. In der Figur ist eine regelbare Spannungsquelle
zwischen den Anschlüssen S und SUB dargestellt, die zur Einstellung eines Verarmungsgebietes an dem pn-übergang
zwischen dem Substrat 1 und der Schicht 2 verwendet werden kann. In diesem Falle braucht das Einstellpotential, das
an die Gate-Elektroden G, angelegt wird, nur derart groß zu
sein, daß die zugehörigen Verarmungsgebiete das eingestellte, zu dem pn-übergang zwischen der Schicht 2 und dem Substrat 1
gehörige Verarmungsgebiet erreichen.
Das an die Gate-Elektroden G-z angelegte Potential zum Erzeu- ·
gen der Verarmungsgebiete wird während des folgenden Rasterintervalls aufrechterhalten. Zu dem Zeitpunkt der Einstellung
der Verarmungsschichten, die zu den Gate-Elektroden G^ gehören,
sind die Kanäle der Feldeffekttransistoren alle gesperrt. Wenn nun Ladung in Form von Löchern in die Verarraungsgebiete
eingeführt wird, während an der Leitung 0-z dieselbe
Spannung beibehalten wird, werden sich die Verarmungsgebiete zurückziehen, so daß die Kanäle der Feldeffekttransistoren
unter den Verarmungsgebieten geöffnet werden. Die Größe der Kanalströme in den Feldeffekttransistoren, die fließen werden,
wenn ein Potential zwischen dem gemeinsamen Source-Elektrodenanschluß S und den respektiven Drain-Elektrodenanschlüssen D^
und Dg angelegt wird, ,entspricht nun der Menge Ladung, die in
die respektiven Verarmungsgebiete eingeführt ist. Das Auslesen kann in Form einer Reihe von Impulsen, die zwischen dem Anschluß
S und den Drain-Elektroden der 'respektiven Feldeffekttransistoren angelegt werden, oder auch in Form einer kontinuierlichen
Gleichspannung zwischen dem Anschluß S und den respektiven Drain-Elektroden der Feldeffekttransistoren erfolgen.
409 823/1126
. - 11 -
Das letztere Ausleseverfahren ist von'besonderem Interesse
bei Bildaufnahmevorrichtungen,-weil dabei ein integriertes Ausgangssignal erhalten werden kann, das der Menge Ladung
entspricht, die während eines Rasterintervalls in die respektiven Verarmungsgebiete eingeführt ist.
Die Anordnung kann eine Feststoffbildaufnahmevorrichtung
sein, in die Ladung durch Absorption einfallender Strahlung in der η-leitenden Halbleiterschicht 2 innerhalb des Verarmungsgebietes
oder innerhalb eines Abstandes gleich einer Diffusionslänge rings um dieses Gebiet eingeführt wird, wobei
. Elektron-Lochpaare erzeugt werden. Die Anordnung kann Jeder
der Drain-Elektroden der Feldeffektransistoren elektrische Ausgangssignale liefern, wobei diese Signale für die Strahlung
repräsentativ sind, die auf denjenigen Teil der Halbleiterschicht einfällt, der von dem zu der betreffenden Gate-Elektrode
G^ .des betreffenden Feldeffekttransistors gehörigen
Verarmungsgebiet eingenommen wird und an dieses Gebiet grenzt.
• V/ährend des Rasterintervalls wird der Effekt der absorbierten
einfallenden Strahlung integriert, wodurch an der Drain-Elektrode ein Ausgangssignal erhalten wird, das zunimmt, je nachdem
sich die Verarmungsgebiete weiter, zurückziehen und die Kanäle
der Feldeffekttransistoren weiter geöffnet werden. Am Ende '
Jedes Rasterintervalls muß die in Form von Löchern angesammelte, gespeicherte Ladung entfernt werden, und dies wird
• dadurch erreicht, daß die Anordnung wie: die bekannte Dreiphasenladungsübertragungsänordnung
betrieben wird. Durch das Anlegen geeigneter Potentiale an die Leitungen0*, 0^ und 0,
wird die unter den Gate-Elektroden G, gespeicherte Ladung zu
dem Ausgang transportiert, der durch die Ausgangsgate-Elektrode und die p-leitende Zone 5 mit dem ohmschen Anschluß 17
gebildet wird. Bei diesem Arbeitsmodus ist der elektrische
Eingang in Form einer Quelle von Ladung (Löchern)·, der durch die
p-leitende Zone 4 und die Eingangsgate-Elektrode G1 gebildet
wird, nicht unbedingt notwendig.
■ 409823/1126
Die obenbeschriebene als Bildaufnahmevorrichtung ausgebildete Anordnung kann auch zum Festlegen der während des Rasterintervalls
absorbierten einfallenden Strahlung verwendet werden, weil die unter den Gate-Elektroden G, am Ende des
Rasterintervalls angesammelte gespeicherte Ladung mit Hilfe von Taktimpulssignalen sequentiell zu der Ausgangselektrode 17
transportiert wird. Rückstellung (resetting) wird danach durch das Anlegen des genannten großen Potentials an die Leitung
05 erhalten, wobei dieses Potential während des der Entfernung
der angesammelten gespeicherten Ladung vorangehenden Rasterintervalls mit Hilfe des Dreiphasentransportmechanismus
beibehalten wird. Während des dieser Entfernung von Ladung vorangehenden Rasterintervalls sind die an die Leitungen 0,.
und 02 angelegten Potentiale gleich Null, während am Ende des
Rasterintervalls die Entfernung, der Ladung derart erfolgt, daß sich keine gespeicherte Ladung unter den Gate-Elektroden
G^ und G2 am Anfang des nächsten Rasterintervalls befindet,
wenn das genannte große Potential über die Leitung 0-* an die Gate-Elektroden G-z angelegt wird.
Für Mittel und Verfahren, durch die Ausgangssignale sequentiell den Drain-Elektroden .der Feldeffekttransistoren, wie D^ und D2»
entnommen werden können, sei auf die britische Patentanmeldung 13 415/72 (PHA-20.552) verwiesen. In der obenbeschriebenen
Bildaufnahmevorrichtung können die Drain-Elektroden der Feldeffekttransistoren auch miteinander verbunden und kann die Anordnung
als ein Feststoffbildverstärker ausgebildet werden, indem stromgesteuerte Wiedergabemittel angebracht werden. Z.B.
können elektrolumineszierende Mittel in Reihe mit jedem der
Drain-Elektrodenanschlüsse auf der Halbleiterschicht angeordnet sein. Auch kann die Anordnung als eine Halbleiter-Kaltkathode
ausgebildet sein, indem in Reihe mit den Drain-Elektrodenanschlüssen
eine Halbleiterschicht angeordnet wird, die für Elektrodenemission geeignet ist. Für die hier genann-
- 13 409823/1126
ten Anwendungen und die Weise, in der elektrolumineszierende
oder elektronenemittierende Mittel angebracht sein können, sei auf die britischen Patentanmeldungen 43 956/72, 43 957/72,
43 958/72 und 43 959/72 verwiesen.
Nun wird die Wirkungsweise der Anordnung nach Fig. 1 beschrieben, wobei Information in Form elektrischer Eingangssignale
in ein Ladungsmuster umgewandelt wird, das in Verarmungsgebieten unter den Gate-Elektroden G^ gespeichert wird. Das
Eingangssignal, das ein Videosignal sein kann, wird der Eingangsgate-Elektrode
Gj neben dem Elektrodenanschluß 16 des
p-leitenden Gebietes 4 zugeführt. Dieses p-leitende Gebiet 4
bildet eine Quelle injizierter Löcher, und das der Eingangsgate-Elektrode Gy zugeführte Potential steuert die Einführung von
Löchern in ein Verärmungsgebiet, das zu der Gate-Elektrode G^
gehört. Mittels des bekannten Dreiphasentransportmechanismus wird durch das Anlegen geeigneter Potentiale an die Gate-Elektroden
G^, Gp und G-* über Leitungen 0^, 0o und 0^ das
Eingangssignal in ein Ladungsmuster unter den Gate-Elektroden
G^ umgewandelt. Dieses' Ladungsmuster besteht aus verschiedenen
Mengen Ladung in Form von Löchern in den verschiedenen zu den Gate-Elektroden G^ gehörigen Verarmungsgebieten. Drei verschiedene Verfahren ,zum Zuführen und zum Benutzen des Ladungsmusters werden nun beschrieben. Bei dem ersten Verfahren sind
die den Leitungen 0^, 0p und 0^ zugeführten Taktsignalspannungen
derartig, daß in dem Zustand, in dem unter einer Gate-,
Elektrode G^ keine Ladung vorhanden ist, welcher Zustand einem
Dunkelzüstand in dem Videosignal entspricht, die zu dieser
Gate-Elektrode G* gehörige Verarmungsschicht gerade den Kanal
des zugehörigen Feldeffekttransistors absperrt, indem sie sich gerade bis zu dem pn-übergang zwischen dem Substrat 1 und
der Schicht 2 erstreckt. Bei dem zweiten Verfahren sind die Taktspannungen an den Leitungen 0,., 0~ und 0·, niedriger und
wird nach dem Anbringen des Ladungsmusters unter den Gate-
--.'■- 14 409823/1126-.
Elektroden G^ das Potential an 0-, erhöht, wobei diese
Potentialzunähme genügend groß ist, um zu sichern, daß sich
das Verarmungsgebiet, das zu einer Gate-Elektrode G75 gehört,
unter der sich keine gespeicherte Ladung befindet (was dem Dunkelzustand entspricht), gerade bis zu dem pn-übergang
zwischen der Schicht 2 und dem Substrat 1 erstreckt. Bei dem dritten Verfahren sind die Taktspannungen an den Leitungen
0^, O2 und 0, auch niedriger als bei dem ersten Verfahren
und wird nach den Anbringen des Ladungsmusters unter den Gate-Elektroden G^ der Übergang zwischen der Oberflächenschicht
und dem Substrat derart weit in der Sperrichtung vorgespannt, daß das zugehörige Verarmungsgebiet sich gerade bis zu dem Pegel
ei.nes Verarmungsgebietes erstreckt, das zu einer Gate-Elektrode G^ gehört, unter der sich keine gespeicherte Ladung befindet
(= Dunkelzustand). Dann wird im Rasterintervall Strom durch die Kanäle der Feldeffekttransistoren geführt, dadurch,
daß Impulse oder eine konstante Gleichspannung zwischen dem Source-Elektrodenanschluß S und den Drain-Elektroden der
Feldeffekttransistoren zugeführt werden. Durch geeignete Anpassung
der Struktur nach Fig. 1 kann eine Bildwiedergabevorrichtung dadurch erhalten werden, daß z. B. ein elektrolumineszierendes
Material in Reihe mit den Kanälen der Feldeffekttransistoren angeordnet wird. Auf diese Weise wird
eine Wiedergabe erhalten, die dem Eingangssignal entspricht. Am Ende eines Rasterintervalls wird das Ladungsmuster durch
Transport der Ladungspakete zu dem Ausgang entfernt, indem die Anordnung mit drei Phasen als Ladungsübertragungsanordnung betrieben
wird, und wird auf die obenbeschriebene Weise ein neues Ladungsmuster angebracht.
Anhand der Fig. 2 wird nun eine Abwandlung der Anordnung nach Fig. 1 beschrieben. Es handelt sich um eine Feststoffbildwiedergabevorrichtung,
in der die Wiedergabe einem Eingangsvideosignal entspricht. In den Fig. 1 und 2 sind entsprechende Teile
- 15 4 09823/1126
mit den gleichen Bezugsziffern und -buehstaben bezeichnet. Die
Eingangs- und Ausgangsmittel der Anordnung nach Fig. 2 sind denen der Anordnung nach Fig. 1 ähnlich und sind hier der Deutlichkeit
halber nicht dargestellt. Weiter sind in Fig. 2 vier
Feldeffekttransistoren dargestellt, wobei diese Transistoren Drain-Elektrodenzonen 6, 7, 8 und 9 und Drain-Elektrodenanschlüsse 11, 12, 13 und 14 aufweisen. In dieser Anordnung
befindet sich auf der Unterseite der η-leitenden Halbleiter- '
schicht 1 ein Elektrodenmuster mit Teilen 21, die sich in Gate-Elektroden
und den Drain-Elektroden der Feldeffekttransistoren gegenüber erstrecken. Die Elektrodenteile 21 bestehen aus einem
Metall, das einen Schottky-Übergang mit der η-leitenden Schicht bildet, und sie sind, miteinander und mit einem (nicht-dargestellten)
gemeinsamen Anschluß verbunden, so daß die Schottky--.
Übergänge in der Sperrichtung vorgespannt öder die Metalischichtteile 21 auf der Außenseite mit der η-leitenden^ Schicht
verbunden werden können. Die von-, der Schicht 1 abgekehrten
Oberflächen der Metallschichtteile 21 sind mit einem isolielierenden Übergang 22 versehen. Auf der Unterseite der n-leitenden
Schicht 1 befindet sich eine Schicht 23 aus elektrolumineszierendem Material, die die mit dem isolierenden Überzug
22 versehenen Metallschichtteile 21 bedeckt.
Auf der unteren Oberfläche der elektrolumineszierenden Schicht
23 befinden sich eine Anzahl miteinander verbundener Elektroden
24. Die Drain-Elektroden 11, 12, 13 und 14 der Feldeffekttransistoren
sind alle miteinander über die gemeinsame Leitung D verbunden. In dieser Anordnung können die Elektrodenteile
21, die Schottky-Ubergänge bilden, als das elektrische Äquivalent des p-leitenden Substrats in Fig. 1 betrachtet werden.
Diese werden zur Steuerung der Ausdehnung der Verarmungsgebiete
verwendet, die zu den Gate-Elektroden G-* gehören, wenn die Einstellspannung der Leitung 0, zugeführt wird. Die elektrolumineszierende
Schicht 23 bildet einen gemeinsamen Source-Elektrodenanschluß
der Feldeffekttransistoren.
- 16 409823/1 1.26
Wenn der Kanal eines Feldeffekttransistors nicht gesperrt ist, kann Strom zwischen den Elektroden 24 und der betreffenden Drain-Elektrode
über den Kanalteil unter dem zu der betreffenden ringförmigen Gate-Elektrode G^ gehörigen Verarmungsgebiet und
auch über die elektrolumineszierende Schicht 23 fließen. Auf diese Weise kann eine elektrolumineszierende Wiedergabe erhalten
werden, die dem Ladungsmuster entspricht, das unter den Gate-Elektroden G^ zugeführt wird.
Bei einer Abwandlung der Ausführungsform nach Fig. 2 ist die
elektrolumineszierende Schicht 23 derart angebracht, daß diese einen hohen Querleitwert und einen geringen lateralen Leitwert
aufweist, wobei die Source- und Drain-Elektrodenanschlüsse der Feldeffekttransistoren beide durch den Kontakt der
elektrolumineszierenden Schicht mit der Unterseite der n-leitenden
Schicht 2 gebildet werden. Bei einer derartigen Anordnung sind die Drain-Elektrodenanschlüsse an der oberen Fläche
nach Fig. 2 also nicht vorhanden,und das Elektrodenmuster auf der unteren Fläche der elektrolumineszierenden Schicht besteht
dann z. B. aus einem Muster zweier ineinander greifender Elektroden in Reihe mit den Source- und Drain-Elektroden der
Feldeffekttransistoren, die durch den Kontakt der elektrolumineszierenden Schicht mit der η-leitenden Schicht gebildet
werden. Auch können Trennmittel vorgesehen sein, mit deren Hilfe die einzelnen Feldeffekttransistoren völlig oder teilweise
gegeneinander isoliert werden können und die z. B. die Form versenkter, in der η-leitenden Schicht 2 angebrachter
Oxidschichtteile aufweisen.
In der in Fig. 3 gezeigten Anordnung sind entsprechende Teile
mit den gleichen Bezugszeichen wie in Fig. 2 bezeichnet. Der wichtigste Unterschied zwischen der vorliegenden und der vorangehenden
Ausführungsform ist der, daß diese Anordnung mit
zwei Stufen oder Bits der Ladungsübertragungsanordnung pro
Feldeffekttransistor ausgeführt ist, um zwischen Rasterinter-
- 17 -
409823/1126
vallen derart einstellen (rückeinstellen) zu können, daß der
Einfluß von Änderungen in.der Halbleiterschicht 2, z. B. Änderungen
in der Dicke und Dotierung, verringert oder beseitigt
wird. Die Ladungsspeicher- und -transportmittel enthalten
Gruppen von sechs Gate-Elektroden G^ - Gg, die mit den Lei- '.
tungen 0« - 0g verbunden sind. Die Gate-Elektroden G. -G1-V
sind in Form von Streifen ausgeführt, und die Gate-Elektroden Gg weisen eine ringförmige Konfiguration auf. In Fig. 3 sind
drei Feldeffekttransistorstrukturen dargestellt, wobei die
Drain-Elektroden eine n+-Oberflächenzone 26, 27 bzw. 28 und
eine mit dieser eine ohmsche Verbindung herstellende Elektrode
31, 32 bzw. 33 enthalten. Die ringförmigen Gate-Elektroden Gg
bilden die Gate-Elektroden der Feldeffekttransistoren. Weiter
sind (nicht dargestellte) Eingangs- und Ausgangsmittel vor- · handen, die z. B. denen nach Fig. 1 praktisch ähnlich sein
können. .
Beim Betrieb dieser Anordnung werden die Gate-Elektroden G^, G^
und Gg insbesondere zur Rückeinstellung verwendet, wobei eine Gruppe von Gate-Elektroden G^, Gp und G, zusammen mit den zugehörigen
Speichermitteln eine Stufe oder ein Bit einer Dreiphasenentladungsübertragungsanordnung
bilden, während eine Gruppe von Gate-Elektroden G^, G- und Gg zusammen mit den
zugehörigen Speicherndtteln eine weitere Stufe oder ein weiteres Bit dieser Anordnung bilden,, In dieser Ausführungsform ist
also eine Feldeffekttransistorstruktur bei jeder zweiten Stufe oder Bit vorhanden.
Die Einführungsgeschwindigkeit der Videosignalinformation
ist die halbe Täktgeschwindigkeit, und während·dieses Teiles des
Zyklus wird 0^ direkt mit 0^ verbunden. Ebenso wird 0^ direkt
mit 0^ und 0^ mit 0g verbunden. Das Ladungsmuster wird nun in
den zu den Gate-Elektroden G^ gehörigen Verarmungsgebieten gespeichert. Die Verbindungen von 0., 02 und 0', mit 0^, 0c bzw.
0g v/erden nun unterbrochen. Der Leitung 0g wird nun ein genügend
, - 18 -
' ' 409823/112 B
hohes Potential zugeführt, um zu sichern,.daß die zu den Gate-Elektroden
Gg gehörigen Verarmungsschichten bis zu den unterliegenden Schottky-Übergängen durchgreifen und daß "Punchthrough"
auftritt. Dann wird durch das Anlegen geeigneter Potentiale an 0^ und 0j- die information in Form von Ladung,
die anfänglich unterhalb der Gate-Elektroden G^ gespeichert
war, bis unterhalb der Gate-Elektroden Gg transportiert, wo
die η-leitende Halbleiterschicht dadurch völlig erschöpft ist, daß die zu den Gate-Elektroden Gg gehörigen Verarmungsgebiete
sich durch die Schicht hindurch bis zu den Schottky-Übergängen erstrecken. Auf diese Weise wird eine gewisse Menge Ladung, die
anfänglich unterhalb einer Gate-Elektrode G-* gespeichert war,
beim Transport zu dem Verarmungsgebiet unter einer Gate-Elektrode
Qr zur Folge haben, daß dieses Verarmungsgebiet sich
zurückzieht und der Kanal des betreffenden Feldeffekttransistors
geöffnet wird, wobei das Ausmaß, in dem der Kanal geöffnet wird, der Menge Ladung proportional ist, die anfänglich
unter der betreffenden Gate-Elektrode G-z gespeichert war. Wenn
sich nach dem Einlesen der Ladungsinformation anfänglich keine
Ladung unter einer bestimmten Gate-Elektrode G^ befindet, was
dem Dunkelzustand entspricht, wird nach der genannten Einstellung der Potentiale an 0# und 0j- das zu der darauffolgenden
Gate-Elektrode Gg gehörige Verarmungsgebiet den Kanal des betreffenden
Feldeffekttransistors nach wie vor völlig absperren. Da das ,Ladungsmuster unterhalb der Gate-Elektroden Gg
vorhanden ist, kann eine elektrolumineszierende Wiedergabe durch das Anlegen eines geeigneten Potentialunterschiedes
zwischen den Leitungen S und D erhalten werden. Am Ende des Rasterintervalls werden 0. , 02 und 0^ v/ieder mit 0^, 0= bzw.
0g verbunden, wonach das eher eingeführte Ladungsmuster über
die Ausgangsmittel nach außen geführt und über die Eingangsmittel ein weiteres Ladungsmuster eingeführt und bis unterhalb
der Gate-Elektroden G, transportiert wird.
- 19 -
■409823/112 6
Nun wird die Anwendung einer Zweiphasenladungsspeieher- und
—transportanordnung in einer Vorrichtung nach der Erfindung anhand
der Fig. 4 und 5 beschrieben, die einen Schnitt durch bzw. eine Draufsicht auf eine Struktur einer Anordnung zur' Veranschaulichung
der Wirkungsweise der Vorrichtung nach· der Erfindung- zeigen. Diese 3ΪΓ^ΐμΓ enthält nur einen einzigen
Feldeffekttransistor, aber in praktischen Ausführungen können eine Anzahl Feldeffekttransistoren mit zugehörigen Ladungsspeicher- und -transportelementen vorhanden sein. Die Anordnung
enthält ein p-leitendes Siliciumsubstrat 1 mit darauf einer n-leitenden epitaktischen Schicht 2.' Auf der Oberfläche
der epitaktischen Schicht 2 befindet sich eine Siliciumoxidschicht
3. Obgleich die Schicht 3 mit einer gleichmäßigen Dicke dargestellt.ist, weist sie in der Praxis eine variierende
Dicke auf, wie nachstehend noch beschrieben werden wird. Auf der Isolierschicht befinden sich eine Anzahl leitender Gate-Elektroden.
Diese sind in Paaren G.., G13 und G2A, G2B angeordnet,
wobei die beiden Gate-Elektroden in jedem der Paare G1., G.g mit der gemeinsamen Leitung 0* und die beiden Gate-Elektroden
in·jedem der Paare G2A» G?B mi^ ^er gemeinsamen
Leitung 02 verbunden sind. Die Dicke der Isolierschicht ist'
unter der Gate-Elektrode G1A größer als unter der Gate-Elektrode
G1D, wodurch die MIS-Schwellwertspannung für die Gate-Elektrode
G^ höher als die MIS-Schwellwertspannung für die ■
Gate-Elektrode G1^. ist. Dies bedeutet, daß, wenn über die
Leitung 0,. das gleiche Potential an die Gate-Elektroden G1.
und G^g angelegt wird, das Verarmungsgebiet .unter der Gate-Elektrode
G1B sich tiefer als das Verarmungsgebiet unter der
Gate-Elektrode G1A in der Schicht erstreckt. Auf ähnliche
Weise ist die Dicke der Isolierschicht unter der Gate-Elektrode G2A größer als unter der Gate-Elektrode G2ß, wodurch
die MIS-Schwellwertspannung für die Gate-Elektrode G2A» die
der MIS-Schwellwertspannung für die Gate-Elektrode G1. entspricht,
höher als die MIS-Schwellwertspannung für die Gate-Elektrode G2B ist, die der MlS-Schwell-v/ertspannung für die
Gate-Elektrode G>B entspricht. Auf der Eingangsseite der An-
40 y 8 2 3 / 1 1 2 B - 20 -
Ordnung befinden sich eine Eingangsgate-Elektrode Gj land eine
p+-Oberflächenzonge 43 mit einer Elektrode 44. Wie in Fig. 5
dargestellt ist, weist die Gate-Elektrode G2B eine geschlossene
Struktur auf und umgibt sie die Drain-Zone, die durch eine n+-Oberflächenzone 41 gebildet wird, und eine mit der η -Zone
verbundene Elektrode 44. Auf der Ausgangsseite der Anordnung befinden sich eine Ausgangsgate-Elektrode Gq und eine ρ -Oberflächenzone
45 mit einer Elektrode 46. Eine weitere n+-Zone 47,-die
mit einer Elektrode 48 verbunden ist, bildet die Source-Elektrode des Feldeffekttransistors. Eine ohmsche Verbindung
mit dem p-leitenden Substrat ist auch vorhanden. Der Drain-Elektrodenanschluß
42 ist an der Stelle, an der er die Gate-Elektrode GpvD kreuzt, gegen die Gate-Elektrode durch eine
isolierende Zwischenschicht isoliert. Die Wirkungsweise dieser' .Anordnung ist der der Anordnung nach Fig. 1 ähnlich, mit dem
Unterschied, daß der Ladungstransport mit Hilfe von zwei Phasen stattfindet. Wenn, wie in Fig. 4 dargestellt ist, ein
einziger Feldeffekttransistor vorhanden ist, besteht für die
Anwendung einer derartigen Anordnung in einer Wiedergabevorrichtung mit einem elektrischen Eingangssignal die Möglichkeit,
unter Verwendung von "Punch-through" eine Rückstellung zu erhalten. In der Ausführungsform, in der eine Anzahl Feldeffekttransistoren
vorhanden sind und pro Feldeffekttransistor nur eine einzige Stufe oder ein einziges Bit der Ladungsübertragungsanordnung
verwendet wird, ist diese Rückstellung nicht gut möglich, wenn ss sich wenigstens um eine Wiedergabevorrichtung
handelt. Wenn es sich dagegen um einen Bildsensor handelt, in dem die gespeicherte Ladung in die Verarmungsgebiete unter den Gate-Elektroden Gpo durch.Absorption einfallender
Strahlung eingeführt wird, kann diese Rückstellung wohl Anwendung finden.
Eine weitere Ausführungsform der erfindungsgemäßen Anordnung
wird nun anhand der Fig. 6a, 6b und 6c beschrieben. In dieser
- 21 -
4098 23/1126
Ausführungsform werden zwei Phasen für,den Ladungstransport
verwendet, wobei pro Feldeffekttransistor zwei Stufen oder. Bits vorhanden sind. Die Anordnung ist der nach den Fig. 4
und 5 ähnlich in bezug auf die Gate-Elektroden der Stufen. Die
Anordnung enthält ein p-leitendes Siliciumsubstrat 1, auf dem
eine η-leitende epitaktische Schicht 2 angebracht ist. Auf der
Oberfläche der epitaktischen Schicht 2 liegt eine Siliciumoxidschicht
3» die, wie in der vorangehenden Ausführungsform, örtlich Dickenunterschiede aufweist. Auch in diesem Falle sind
Paare von Metallelektroden G1», G^g und G2λ>
G?B vorSesenen»
wobei die beiden Gate-Elektroden mit jedem der Paare G1., G,,„
mit der gemeinsamen Leitung 0. und die beiden Gate-Elektroden
in jedem der Paare GpA, G^ta m^ einer gemeinsamen Leitung· 02
verbunden sind. Diesen Gate-Elektroden schließen sich weitere Paare von Gate-Elektroden G^A, G^B und G^, G^g an, wobei die
beiden Gate-Elektroden der Paare G^a, G-^q mit der gemeinsamen
Leitung 0^ und die beiden Gate-Elektroden der Paare G<
., G/-g mit der gemeinsamen Leitung 0r verbunden sind. Die Dicke der
Isolierschicht ist unter den Gate-Elektroden G^»» ^PA' ^3A unc^
Gi . größer als unter den Gate-Elektrodeh G^u, Gp„, G^v, und G»g,
v;odurch die MIS-Schwellwertspannung für die ersteren Gate-Elektroden
größer als die für die letzteren Gate-Elektroden ist. Die Gate-Elektroden G-τ, weisen eine geschlossene Geometrie
auf und umgeben η -Drain-Elektrodenzonen. Weiter sind an dem Eingang und an dem Ausgang nicht dargestellte Ein- und Ausgangsgate-Elektroden
und diffundierte Zonen vorhanden, die denen nach Fig. 4 und 5 ähnlich sind. Die Anordnung weist eine Vielzahl
Reihen von Gate-Elektroden G-, - G-n auf, die je eine
zugehörige η -Drain-Elektrodenzone und eine zugehörige ringförmige Gate-Elektrode G^3 enthalten. Fig. 6a zeigt drei
solcher n.-Drain-Elektrodenzonen. Die ringförmigen Gate-■Elektroden
G^ bilden die Gate-Elektroden von Feldeffekttransistoren
vom Verarmungstyp, wobei ein gemeinsamer.Source-Elektrodenanschluß
S an.der Schicht 2 angebracht ist. Die
- 22 -
4 0 9 8 2 3 / 1 126
Gate-Elektrodenpaare G. », &*-q und GpA'' ^2B'
tung 0^ bzw. der Leitung 0 p verbunden sind, bilden einen Satz
von Zweiphasenladungsübertragungsstufen oder -bits,und die
Gate-Elektrodenpaare G,., G,., und Gi ., G^g bilden einen weiteren
Satz von Zweiphasenladungsübertragungsstufen oder -bits.
Zu jedem Feldeffekttransistor gehören also zwei Ladungsübertragungsstufen.
In Reihe mit jeder der Drain-Elektroden ist schematisch eine elektrolumineszierende pn-Übergangsdiode angeordnet, welche
Dioden mit einer gemeinsamen Leitung D verbunden sind. Zwischen
der Leitung D und dem gemeinsamen Source-Elektrodenanschluß S ist eine regelbare Gleichspannungsquelle angeordnet.
Außerdem ist eine regelbare Gleichspannungsquelle zwischen dem Anschluß S und einem Substratanschluß SUB vorgesehen.
Anhand der Fig. 6b und 6c wird nun die Wirkungsweise der in
Fig. 6a dargestellten Anordnung als elektrolumineszierende Wiedergabevorrichtung, der elektrische Eingangssignale zugeführt
werden, beschrieben, wobei Fig. 7 die Taktspannungen,
die an den Leitungen 0., 02, 0-z und 0^ auftreten, sowie den
Kanalstrom ID„ als Funktion der Zeit für einen der Feldeffekttransistoren darstellt. In den Fig. 6b und 6c sind die Isolierschichten
und die Elektrodenschichten der Deutlichkeit halber nicht dargestellt, wobei wohl die zu den betreffenden
Gate-Elektroden gehörigen Verarmungsschichten gezeigt sind.
Ferner weisen die Spannungen und der Strom, die in Fig. 7 dargestellt sind, dieselbe Zeitachse auf.
Am Ende jeder Rasterperiode und also vor dem Anfang der Rasterperiode tf, die in Fig. 7 angegeben ist, wird Information
in bezug auf die nächste Periode t ~ der Anordnung mit Hilfe eines elektrischen Eirigangssignals zugeführt, das in
ein Ladungsmuster umgewandelt wird, das auf übliche V/eise su
409823/1 1 2 B
■ ■ . - 23 -
den zu den Gate-Elektroden G2B gehörigen Verarmungsgebieten
transportiert und darin gespeichert wird.
Während dieser Einlesezeit t sind ".sowohl die Leitungen 0.
und 0^ als auch die Leitungen02 und 0^ miteinander verbunden,
wobei, nachdem die Taktimpulse zugeführt worden sind, die zugeführte Information in Form des Ladungsmusters in jeder zweiten der Ladungsübertragungsstufen, und zwar in den zu den Gate-Elektroden
Gp-n gehörigen Verarmungsgebieten in der Schicht 2,
gespeichert ist. Fig. 6a zeigt den Zustand nach diesem Einlesen,
wobei unter den Gate-Elektroden G2B jeder zweiten Stufe
verschiedene Ladungsmengen.in den Verarmungsschichten vorhanden
sind. In Fig. 6a ist unter der Gate-Elektrode G2^ der
ersten vollständigen Stufe, die auf der linken Seite der Fig. 6a
dargestellt ist, eine größere Ladungsmenge (mit ++++ bezeichnet) als in der Verarmungsschicht unter der Gate-Elektrode G2v>
der zweiten darauffolgenden Stufe (mit ++ bezeichnet) vorhanden, wobei diese Ladung ihrerseits größer als die mit +bezeichnete
Ladungsmenge ist, die in dem Verarmuhgsgebiet unter der Gate-Elektrode
G23 der darauffolgenden zweiten Stufe vorhanden ist,
die ganz auf der linken Seite in der Fig. 6a dargestellt ist.
Bei der nachstehenden Auseinandersetzung sei angenommen, daß in dem Verarmungsgebiet unter der Gate-Elektrode G™ der
zweiten, der ersten in Fig. 6a vollständig dargestellten Stufe vorangehenden Stufe, also unter der an dem linken Rand
der Fig. 6a dargestellten Gate-Elektrode G2B, keine Ladung
vorhanden ist, wobei die erste vorangehende Stufe G^, G^ zu
der ersten in der Figur gezeigten η -Drain-Elektrodenzone gehört.
Am Ende des Rasterintervalle, also, nach der Einlesezeit t ,
werden die Verbindungen zwischen den Leitungen 0^ und Φ-, und
zwischen den Leitungen 02 und 0^ unterbrochen. Dieser Zeitpunkt
ist in Fig. 7 mit R bezeichnet. Das an die Leitung 0/ angelegte
- 24. -■ " 409823/1126
Potential wird nun, gleich wie das . an. die Leitung φ-? angelegte
Potential, erhöht, wobei diese erhöhten Potentiale nicht derart groß sind, daß Transport von Ladung aus den zu den
Elektroden G~B gehörigen Verarmungsgebieten möglich wird.
Infolge des an die Leitung 0i angelegten Potentials reichen
die zu den Elektroden G^5 gehörigen Verarmungsschichten bis zu
dem pn-übergang zwischen dem Substrat und der epitaktischen Schicht und tritt- "Punch-through" auf. Die Erhöhung des an die
Leitung 0r angelegten Potentials ist mindestens gleich der
11 Punch-through"-Spannung der MIS-Kapazität gewählt, die zu
der Elektrode G^ mit der höchsten "Punch-through"-Spannung
gehört. Auf diese V/eise tritt in allen zu einer Gate-Elektrode G,g gehörigen Verarmungsschichten "Punch-through" auf und wird
der Einfluß von Änderungen in der epitaktischen Schicht beseitigt.
Die Änderung in der epitaktischen Schicht kann z. B. derartig sein, daß die Dicke von dem Gebiet unter der ersten
Gate-Elektrode G^-g auf der linken Seite der Figur zu der ■ dritten
Gate-Elektrode G<„ auf der rechten Seite der Figur
hin zunimmt. Das an die Leitung 0^ angelegte Potential wird
derart gewählt, daß "Punch-through" unter jeder der Elektroden G^-Q auftritt, wobei infolge der Dickenänderung der
epitaktischen Schicht und somit der zu den Elektroden G^r, gehörigen
"Punch-through"-Spannung die in die betreffenden Verarmungsgebiete
in Form von Löchern aus dem p-leitenden Stubstrat injizierte Ladungsmenge variiert. Auf diese V/eise ist die
(mit ++++ bezeichnete) Ladungsmenge, die in Fig. 6b unterhalb der ersten Elektrode G^ eingeführt ist, größer als die (mit
++ bezeichnete) Ladungsmenge, die unterhalb der zweiten Elektrode G^-g eingeführt ist, welche letztere Menge ihrerseits
größer als die mit + bezeichnete Ladungsmenge ist, die unterhalb der dritten Elektrode G^ß eingeführt ist. Es sei bemerkt,
daß die Elektroden G/g eine geschlossene Geometrie aufweisen
und daß also in den Schnitten nach den Fig. 6a, b und c die zugehörigen Verarmungsgebiete unter einander gegenüberliegen-
- 25 -
4 0 9823/1126
den Teilen solcher Elektroden dargestellt sind, wobei der
Deutlichkeit halber die Gesamtladungsmenge, die unterhalb
der ganzen Elektrode vorhanden ist, unter jedem der beiden Teile
in dem Schnitt angegeben ist. ;. -
Nach dieser Rückstellung der zu den Gate-Elektroden Ga^ gehörigen Verarmungsschichten mit Hilfe von "Punch-through" infolge
der genannten Erhöhung der Potentiale an den Leitungen 0, und
0/ werden diese Potentiale an diesen Leitungen auf diesem
Pegel beibehalten und werden die"an die Leitungen 0^ und 02
abgelegten Potentiale herabgesetzt, so daß die Ladung, die
in den zu den Gate-Elektroden Gp-n gehörigen Verarmungsschichten
gespeichert ist und die gespeicherte Information darstellt, zu den Verarmungsschichten transportiert wird, die zu den Gate-Elektroden
Ga^ eier darauffolgenden Stufen gehören. Dieser Zeitpunkt
entspricht dem Anfang des Rasterintervalls t^ nach Fig.
Der Zustand sofort nach dem Transport der. gespeicherten, die
Information darstellenden Ladung von den zu den Gate-Elektroden Gpjj gehörigen Verarmung&schichten.. zu den zu den Gate-Elektroden Gr-Q gehörigen Verarmungs schichten und der in diesen
Schichten zu diesem Zeitpunkt vorhandenen Ladung ist in Fig. 6c dargestellt. Für die erste Gate-Elektrode G^g, die auf der
linken Seite der Fig. 6c dargestellt ist, gilt also, daß der
Kanal des Feldeffekttransistors, zu dem die von dieser Gate-Elektrode
umgebene η -Drain-Zone gehört, nach wie vor gesperrt ist, weil die Ladung in der zu der Gate-Elektrode G2B der vorangehenden
Stufe gehörigen Verarmungsschicht gleich Null war, wobei diese Abwesenheit von Ladung dem Dunkelzustand des betreffenden
Elements der Wiedergabevorrichtung für das genannte Rasterintervall t^ entspricht. Das zu der nächstfolgenden Gate-Elektrode
G^ß -gehörige Verarmungsgebiet hat sich infolge des
Transports der mit ++++ bezeichneten Ladungsmenge von der zu. ■
der vorangehenden Gate-Elektrode G^-u gehörigen Verarmungsschicht
zurückgezogen."Dadurch ist der Kanal des Feldeffekttransistors
mit der η -Drain-Zone, die von dieser Gate-Elektrode umgeben
409823/ 1 1^6^
ist, nicht mehr gesperrt, wobei das Ausmaß, in,dein der Kanal
geöffnet ist, von der mit-++++ bezeichneten Menge transportierter Ladung abhängig ist.
Es sei bemerkt, daß mit der Rückstellung mit "Punch-through"
das Ausmaß, in dem ein solcher Kanal unter einem Verarmungsgebiet geöffnet ist, von der Menge transportierter Ladung und
nicht von der insgesamt in dem Vararmungsgebiet vorhandenen und aus der genannten transportierten Ladung zuzüglich der durch
11 Punch-through" während der Rückstellung eingeführten Ladung
bestehenden Ladung abhängig ist. Damit ist der Einfluß von Änderungen
in der epitaktischen Schicht, wie Änderungen in der Dicke und/oder Dotierung, praktisch völlig beseitigt und ist
der Kanalstrom durch den Feldeffekttransistor zwischen der betreffenden η -Drain-Elektrodenzone und dem gemeinsamen Source-Elektrodenanschluß
S praktisch lediglich durch die Menge transportierter Ladung bestimmt. Das zu der darauffolgenden Gate-Elektrode
G.g, die auf der rechten Seite der Fig. 6 dargestellt
ist, gehörige Verarmungsgebiet hat sich infolge des Transports der mit ++ bezeichneten Ladungsmenge von dem zu der
vorangehenden Gate-Elektrode GpR gehörigen Verarmungsgebiet her
zurückgezogen. Dadurch ist der Kanal des Feldeffekttransistors mit der n+-Drain-Elektrodenzoiie, die von dieser Gate-Elektrode
G^B umgeben ist, nicht mehr gesperrt, wobei das Ausmaß, in dem
der Kanal geöffnet ist, von der mit ++ bezeichneten transportierten Ladungsmenge abhängt. In Fig. 6c ist die Intensität der
Strahlung dargestellt, die von den elektrolumineszierenden Dioden, die mit den Kanälen der drei Feldeffekttransistoren in
Reihe geschaltet sind, emittiert wird, wobei die Intensität jedes Elements durch die Ladungsmenge bestimmt wird, die ursprünglich
in das Verarmungsgebiet unter der zu diesem Element gehörigen Gate-Elektrode G23 eingeführt ist. In Fig. 7 ist der
zwischen der Source- und der Drain-Elektrode fließende Strom für einen der Feldeffekttransistoren für das betrachtete
— 27
409823/1126
Intervall tf dargestellt. Dieser Strom hat eine Größe I^. Dieser
Abfrageteil der Rasterperiode, der nach der Rückstellung mit "Punch-through" der zu den Gate-Elektroden. G^B gehörigen
Verarmungsschichten und nach dem Ladungstransport zu diesen
Schichten aus den zu den Gate-Elektroden G^B gekörigen Verarmungsschicht
en anfängt, ist mit t^ in Fig. 7 dargestellt,
und ihm folgt eine Rückstellperiode tr· Die Periode. tr dauert
für eine Anordnung mit hundert Stufen z. B. lOvusec, wobei
die Gesamtrasterperiode tf etwa 40 /Usec dauert. Die Rückstellperiode
t„ ist also sehr kurz im Vergleich zu der Abfrageperiode
t. , wodurch, weil zwischen dem gemeinsamen Source-
Elektrodenanschluß S und der Drain-Elektrode des betreffenden
Feldeffekttransistors eine konstante Gleichspannung aufrechterhalten
wird, der Känalstrom IDS während dieser Rückstellperiode
t variieren wird, wie auch in Fig. 7 dargestellt ist.
Die Rückstellperiode fängt damit an, daß aufs Neue die Leitungen
0,. und 0-z sowie die Leitungen 0p unc^ $L miteinander verbunden
werden, wonach die Ladung, die in den zu den Gate-Elektroden
^4B genöriSen Verarmungsschichten "gespeichert ist,, mit Hilfe
zweier Taktsignale, also mit zwei Phasen, auf übliche Yieise
über eine Ausgangsstufe ain Ende des Ladungsübertragungsgebildes
zu dem Ausgang transportiert wird, während über den Eingang ein neues Ladungsmuster für die nächste Rasterperiode eingeführt und zu den zu den Gate-Elektroden Gpu gehörigen Verarmungsschichten
transportiert wird. Fig. 7 zeigt, daß der Kanalstrom
Ipjo für denselben oben in der auf t^. folgenden Rasterperiode betrachteten Feldeffekttransistor auf einen Wert Ip
der Abfrageperiode t. dieser folgenden Rasterperiode abge-
nommen hat. Dies ist auf die Einführung einer geringeren
Ladungsmenge in das zu der betreffenden Gate-Elektrode Gp-g
gehörige Verarmungsgebiet während der Rückstellperiode t am Ende der Rasterperiode tx. zuzrückzuführen.
- 28 -
Fig. 6a zeigt beispielsweise, daß die η -Drain-Elektrodenzonen
der Feldeffekttransistoren mit elektrolumineszierenden pn-Dioden verbunden sind, die ihrerseits mit einer gemeinsamen
Leitung D verbunden sind. Es ist einleuchtend, daß auch andere stromgesteuerte Wiedergabemittel in Reihe mit den Drain-Elektrodenzonen
angeordnet werden können. So ist z. B. in der Ausführungsform nach Fig. 8 eine elektrolumineszierende Schicht
EL in Reihe mit den Kanälen der Feldeffekttransistoren angeordnet. Diese Schicht EL weist einen hohen Widerstand in der
Schichtrichtung auf, wodurch die oberhalb der verschiedenen Drain-Elektrodenzonen liegenden Teile der Schicht EL praktisch
gegeneinander isoliert sind. Die Anordnung-nach Fig. 8 enthält, wie die Anordnung nach Fig. 6, ein p-leitendes Halbleitersubstrat
1, eine η-leitende epitaktische Schicht 2, eine Siliciumoxidschicht 3, einen gemeinsamen Source-Elektrodenanschluß
S, der mit der Schicht 2 verbunden ist, und einen mit dem Substrat 1 verbundenen Substratanschluß SUB. Die Gate-Elektroden
sind mit den gleichen Bezugszeichen wie in Fig. 6 bezeichnet. Die Gate-Elektroden G^. - G/. bestehen aus auf
der Oxidschicht 3 liegenden Teilen einer Aluminiumschicht, und die Gate-Elektroden G^u- G^-q bestehen aus auf der Oxidschicht
3 liegenden Teilen einer dotierten polykristallinen Siliciumschicht, wobei die letzteren Teile mit einer angewachsenen
Oxidschicht überzogen sind, wodurch sie gegen die Aluminium-Gate-Elektroden isoliert sind. Die aus Aluminium bestehenden
Gate-Elektroden G^, G2. usw. überlappen die aus polykristallinem
Silicium bestehenden Gate-Elektroden G.ß, G213 usw. ein
wenig. Auf den Aluminium-Gate-Elektroden ist eine weitere Isolierschicht abgelagert, die z. B. auch aus Oxid bestehen
kann.
Auf der Oberfläche der η-leitenden Halbleiterschicht 2 sind an
den Stellen der n+-Drain-Elektrodenzonen der Feldeffekttransistoren
ohmsche Kontakte in Form von Aluminiumschichten angebracht, Auf der oberen Fläche ist eine elektrolumineszierende
- 29 609823/1126
s - 29 -
Schicht EL aus ζ. B. Zinksulfid vorgesehen, die elektrisch mit
den Teilen der Aluminiumschicht verbunden ist, die ohmsche Kontakte mit den η -Drain-Elektrodenzonen bilden. An der
gegenüberliegenden oberen Fläche der Schicht EL sind den η Drain-Elektrodenzonen
gegenüber ohmsche Kontakte angebracht, die mit einer gemeinsamen Leitung D verbunden sind. Auch in .
dieser Ausführungsform gehören zu jedem Feldeffekttransistor
zwei Ladungsübertragungsstufen oder -bits. Die Wirkungsweise
der Anordnung nach Fig. 8 ist der der Anordnung nach den Fig.
6 und 7 analog. Fig. 8 zeigt den Zustand beim Betrieb in dem
Abfrageteil des Raster^ritervalls, wenn die Kanäle der Feldeffekttransistoren
geöffnet sind. Dabei ist der Einfachheit halber die in den zu den Gate-Elektroden G^u gehörigen Verarm
mungsgebieten vorhandene Ladungsmenge für die beiden dargestellten
Gate-Elektroden gleich gewählt. ■ "
Fig. 9 zeigt eine Draufsicht auf die Elektrodenkonfiguration
in der.Nähe eines Teiles einer Oberfläche der Halbleiterschicht
einer Anordnung nach der Erfindung in Form einer Fernsehbildwiedergabevorrichtung,
die ein Gebilde von Feldeffekttransistorstrukturen enthält, "die mit einem Gebilde von Ladungstransport- und -speichermitteln kombiniert sind. Die elektrolumineszierend
en Mittel befinden sich auf der gegenüberliegenden Seite der Schicht und können z. ß. die in den Fig. 2-und
dargestellte Form aufweisen. Das Gebilde von FET-Strukturen
wird durch eine Anzahl Reihen gebildet, von denen in.Fig. 6
zwei dargestellt sind. In der dargestellten oberen Reihe sind die FET-Drain-Elektroden mit je der Bezugsziffer 51 bezeichnet,
wobei die Gate-Elektroden der Feldeffekttransistoren, die- auf
der Oberfläche der Isolierschicht liegen, mit 52 bezeichnet ~ sind. In der dargestellten unteren Reihe sind die Drain-Elektroden,
mit 53 und die auf der Oberfläche der Isolierschicht
liegenden Gate-Elektroden mit 54 bezeichnet. In der
oberen Reihe sind die Drain-Elektroden miteinander über die
- 30 409823/1126
Leitung D1 verbunden, während die Drain-Elektroden in der
unteren Reihe miteinander über den gemeinsamen Leitungskontakt Dp verbunden sind. In den verschiedenen Reihen sind
die Gate-Elektroden miteinander über eine gemeinsame Leitung verbunden, wie sie für die Gate-Elektroden 52 mit dem gemeinsamen
Kontakt G1 angegeben ist. V/eitere Reihen isolierter
Gate-Elektroden befinden sich über und unter den über die Leitung G1 miteinander verbundenen ringförmigen Gate-Elektroden,
wobei in jeder Reihe die Elektroden, die über bzw. unter den ringförmigen Gate-Elektroden liegen, mit den benachbarten
Teilen dieser ringförmigen Gate-Elektroden fluchten und über eine gemeinsame KontaKtleitung B1 , B~ usw. bzw. über eine gemeinsame
Leitung C,., Cp usw. miteinander verbunden sind. Oberhalb
der Reihe Gate-Elektroden, die über die gemeinsame Kontaktleitung B1 miteinander verbunden sind, befindet sich eine
weitere Reihe isolierter Gate-Elektroden A>,. Diese Elektroden
0J., 0p und 0^ bilden eine Anzahl Dreiphasenladungsübertragunsstufen
oder -bits, wobei die Elektroden 0-z sich in der
Nähe und gegenüber den Elektroden in der angrenzenden Reihe über die gemeinsame Kontaktleitung B^ miteinander verbundener
Elektroden befinden. Unter den über die gemeinsame Leitung G-, miteinander verbundenen Elektroden wiederholt sich das Muster
von einer Leitung Ap von Dreiphasenladungsubertragungsstufen
an, deren Elektroden mit 0i, 0^ und 04 bezeichnet sind.
Die Reihen A., Ap usvr. werden zum Einführen, zum Speichern und
zum Entfernen der Eingangsvideosignale verwendet. An der Reihe A^ werden die Eingangsvideosigna'le für diese Reihe also unter
dem Einfluß der Taktsignale in der lateralen- Richtung der Reihe der Elektroden 01 , 02 und 0-, eingeführt und transportiert
und wird das Ladungsmuster, das eine Anzeige über den Videoeingang für eine Reihe gibt, in den Verarmungsgebieten unter den
Gate-Elektroden 0^ gebildet. Ein genügend hohes Rückstellpotential
wird an die Leitung G1 angelegt, Um zu siehern, daß die
- 31 k0 9 8 2 3/112 6 HZ >
zu' den Gate-Elektroden 52 gehörigen Verarmungsschichten durch
die Halbleiterschicht hin reichen und' daß "Punch-through" mit
dem Übergang an der unteren Fläche der Schicht auftritt. Das
Laduhgsmuster unter den Elektroden 0^ in der Reihe A^ wird
dann in der Querrichtung zu' den zu den Gate-Elektroden 52 gehörigen
Verarmungsgebieten transportiert. Dieser Transport wird dadurch erreicht, daß drei Phasen den Elektroden'0^, den
angrenzenden Elektroden in der Reihe B. bzw. den in der Querrichtung
darauf folgenden Gate-Elektroden 52 zugeführt werden.
Nun wird ein Potential zwischen der Leitung D^ und der
gemeinsamen Source-Elektrode der·Feldeffekttransistoren angelegt,
wobei eine Wiedergabe in dem zugehörigen Reihenteil der unterliegenden elektrolumineszierenden Schicht erhalten
wird. Nach diesem Ausleseverfahren wird die unter den Gate-Elektroden
52 gespeicherte Ladung entfernt und mit Hilfe des
Dreiphasentransportvorgangs zu den Verarmungsgebieten unter den
Elektroden 04 in der Reihe A2 über die Verarmungsgebiete unter
den zwischenliegenden Elektroden in der Reihe CL trariportiert.
Der Vollständigkeit halber sei bemerkt, daß die gespeicherte Ladung auch zu der Reihe A. zurückgeführt werden könnte. Die
gespeicherte Ladung kann dann mit Hilfe von Taktimpulsen über die Reihe A2 abgeführt werden..Die Reihe A2 dient jedoch auch
zur Einführung und Speicherung des Ladungsmusters für die Gate-Elektroden der Feldeffekttransistoren in der folgenden Reihe
D2. So dient auch die Reihe A^ nicht nur zum Einführen und
Speichern des Ladungsmusters, das den Gate-Elektroden der Feldeffekttransistoren in der Reihe D1 zugeführt werden muß,
sondern auch zur Entfernung der Ladung,; die eher unterhalb der Gate-Elektroden·der darüberliegenden Reihe von Feldeffekttransistoren
gespeichert ist. Während der Abführung des inzwischen
ausgelesenen Ladungsmusters kann außerdem neue Information
der Eingangsseite der Reihen A-, A2 usw. zugeführt
werden. Es sei bemerkt,. daß Fig. 6 rein schematisch ist und daß der Abstand zwischen den auf der,Isolierschicht liegenden
- 32 40 9823/1126 ; =
-'32 -
Elektroden in der Praxis viel kleiner als die Abmessungen . dieser Elektroden in der lateralen und in der Querrichtung
ist.
Die folgende Ausführungsform der Anordnung nach der Erfindung ist ein 1024-Bit-dynamischer Lese/Schreibspeicher und wird
anhand der Fig. 10 bis 12 beschrieben. Die Anordnung enthält ein hochohmiges p-leitendes Siliciumsubstrat 61, auf dem eine
epitaktische Schicht 62 aus η-leitendem Silicium angebracht ist. Die epitaktisehe Schicht ist in zweiunddreißig Inseln
mit Hilfe eines versenkten-Oxidmusters 63 unterteilt, das durch
örtliche Oxidation der Siliciumschicht 62 erhalten ist. Das
versenkte Oxidmuster 63 erstreckt sich bis in das unterliegende
Substrat 61. Auf der Oberfläche der epitaktischen Schicht ist eine weitere Siliciumoxidschicht vorhanden, die
dicke Teile 64 und dünne Teile 65 aufweist. Fig. 10 zeigt
fünf der zweiunddreißig Inseln, die an der Oberfläche eine Rechteckform aufweisen und die parallel zueinander als Spalte
angeordnet sind. Die fünf gezeigten Inseln bilden die mit 1, 2, 30, 31 und 32 bezeichneten Spalten. Auf der Oberfläche der
Teile 63» 64 und 65 der Isolierschicht befinden sich eine Anzahl Gate-Elektroden, die zu Zweiphasenladungsübertragungsanordnungen
gehören. .Diese Elektroden enthalten zweiunddreißig Elektrodenstreifen, die mit einer gemeinsamen Leitung 0* verbunden
sind und die mit zweiunddreißig weiteren Elektrodenstreifen abgewechselt werden, die je für sich elektrisch zugänglich
sind und mit 1 , - ^ ^2 bezeichnet sind. Die Elektroden 0*
und 02 sind in Reihen angeordnet, die sich quer zu den Spalten
erstrecken. Jedes Paar benachbarter, aufeinanderfolgender Elektroden
0^ und 02 χ (wobei χ zwischen 1 und 32 liegt) bildet ein
Bit einer Zweiphasenladungsübertragungsanordnung. Jede der Elektroden 0. und jede der Elektroden 0O v erstreckt sich teilweise
auf einem dickeren Teil 64 und teilweise auf einem dünneren Teil 65 der Siliciumoxidschicht. Der Deutlichkeit halber
- 33 -
409823/1126
sind von den zweiunddreißig Elektroden· ψο in Fig. 10 nur
02 ν ^2 2' ^2,3' ^2,4* ^2,3O' ^2,31 und ^2 32 darSestellt·
Weiter sind zweiunddreißig Eingangsgate-Elektroden G„ (CTD)
vorhanden (x liegt zwischen 1 und 32). Diese Eingangsgate-Elektroden
sind je für sich elektrisch zugänglich und gehören
zu je einer der die Spalten bildenden Inseln in der epitaktischen
Schicht. In jeder Reihe folgt der Elektrode 02 ^2 eine
Ausgangsgate-Elektrode G / (GTD). Die Eingangsgate-Elektroden G (CTD) gehören zu p+-Öbefflächenzönen und überlappen diese
Zonen, die am Ende der Spalte angebracht sind. Diese ρ -Zonen bilden Quellen von Löchern·für die Injektion in die Verarmungsgebiete in der η-leitenden epitaktischen Schicht, die zu den
Eingangsgate-Elektroden gehören. Die ρ -Zonen sind mit einer gemeinsamen CTD-Sourceleitung S (CTD) verbunden... Die ge-
meinsame Ausgangsgate-Slektrode G / (CTD) gehört zu ρ -Ober- ·
flächenzonen und überlappt diese Zonen, die an den gegenüberliegenden Enden der Spalten vorhanden sind und Drain-Elektrodenzonen
zum Entfernen von Löchern aus den zu den Ausgangsgate-Elektroden
G / (CTD) gehörigen Verarmungsgebie'ten bilden. Diese ρ -Zonen sind mit einer gemeinsamen CTD-Drainleitung D
(CTD) verbunden. Am zuerst genannten Ende jeder Spalte ist ein η -Oberflächengebiet vorhanden, das eine Source-Elektrodenzone
eines Feldeffekttransistors vom Verarmungstyp bildet. Die Drain-Elektrodenzone
dieses Transistors wird durch ein η -Oberflächengebiet an dem anderen gegenüberliegenden Ende der Spalte gebildet.
Die Source-Elektrödenzonen sind mit !eilen einer Metallschicht und über diese Teile mit einer gemeinsamen Source-Elektrodenleitüng
S„ (FET) verbunden. Die Drain-Elektrodenzonen '
sind, mit Hilfe von Teilen einer Metallschicht kontaktiert,
die je' für sich über einzelne Drain-Elektrodenleitungen Dv (FET)
elektrisch zugänglich sindj wobei χ zwischen 1 und 32 liegt.
Die Gate-Elektrode einer durch eine einzige Spalte· gebildeten
Feldeffekttransistorstruktur kann denjenigen Teil jeder der
zweiunddreißig Elektroden 0O bilden, der auf dem dünnen Teil
if jX
409823/1128
der Oxidschicht liegt. Auf diese V/eise enthält der Feldeffekttransistor
vom Verarmungstyp, der durch eine Spalte gebildet wird, tatsächlich zweiunddreißig Gate-Elektroden, die
je für sich zu jedem Zeitpunkt zum Modulieren des Kanalstroms zwischen den Source- und Drain-Elektrodenzonen der "betreffenden
Spalte verwendet werden können.
Die Wirkungsweise dieses Speichers wird nun "beschrieben, wobei
insbesondere auf die Fig. 12a, b und c und auf die Speicherbits in der 31. Spalte verwiesen wird. Ein bestimmtes
Bit des Speichers in einer der zweiunddreißig Spalten der epitaktischen Schicht ist durch das Elektrodenpaar 0Λ , 0Q __
definiert. In Fig. 10 sind in der 31. Spalte zwei der zweiunddreißig zu dieser Spalte gehörigen Bits mit mit gestrichelten
Linien angedeuteten Rechtecken bezeichnet. Dies sind die durch die Elektroden 0., 0~ . und die Elektroden 0^ und 02 ^0 gebildeten Bits. In den Speicherbits kann Information in Form
von Ladung vorhanden sein, die innerhalb der Verarmungsgebiete in der epitaktischen Schicht gespeichert ist, die zu denjenigen
der Elektroden 0O gehören, die auf den dünnen Teilen 65
der Siliciumoxidschicht liegen. Diese Ladung wird in die Bits in den verschiedenen Spalten mit Hilfe des bekannten Zweiphasentransportmechanismus
der Ladungsübertragungs anordnung eingeschrieben, wobei die Eingangsgate-Elektroden Gy (CTD)
zur Steuerung der Ladungsmenge verwendet werden, die in die Bits der betreffenden Spalten eingeschrieben wird, während die
Elektroden φΛ und 09 für den Transport längs der Spalten benutzt
werden. Bei diesem Transport werden den Leitungen 0^
und 0O Taktspannungen zugeführt, wobei die Elektroden 0O v
£,X c. ,X
während dieser Stufe des Betriebes alle miteinander verbunden sind. Fig. 12a zeigt den Zustand in der 31. Spalte, nachdem
die Information in Form von Ladung auf diese V/eise in den Speicher eingeschrieben worden ist. Die Information in jedem
der Bits entspricht einer "0" oder einer "1", wobei eine "0"
- 35 -409823/1126
■ - 35 - ;
einer geringen Menge mit ++ bezeichneter Ladung und 'eine "1"
einer großen Menge mit ++++ bezeichneter Ladung entspricht. Wenn
an alle Elektroden 0O das gleiche Potential angelegt wird,
ist die Ausdehnung der zu jeder der Elektroden 0O gehörigen
. έ-fX '
Verarmungsgebiete durch die Menge gespeicherter Ladung be—,
stimmt. In Fig. 12a ist in dem durch 0>, 0p * definierten Bit
eine "1" vorhanden, gleich wie in dem durch 0.,, 0p ^1 gebildeten
Bit. In den durch 0.,, 0 p ρ durch 0>, 0p ^q und durch 0V, 0? ^2
definierten Bits ist Information gespeichert, die einer "0"
entspricht. In diesem Ladungszustand sind die Kanäle der Feldeffekttransistoren,
die sich über die ganze Lange der Spalten erstrecken, nicht gesperrt.
Die gespeicherte information"kann wie folgt ausgelesen werden..
Es sei z. B. .angenommen, daß das Bit in der 31. Spalte, das
durch die Elektroden' 0., 02 -i definiert ist, ausgelesen wird.
Dieses Bit ist in Fig. 10 mit.einer gestrichelten Linie umgeben,
wobei der Auslesezustand dieses Bits in Fig. 12b dargestellt
ist. Das der Leitung 0O Λ zugeführte Potential wird um einen
bestimmten Betrag erhöht, wobei die übrigen Elektroden 0O „
nach wie vor ihr ursprüngliches konstantes Potential auf v/eisen. Während das genannte.erhöhte Potential erhalten bleibt,
wird zwischen der betreffenden Drainleitung D^,. (FET) und der
gemeinsamen'Sourceleitung S (FET) ein Potential angelegt,
wobei der Kanalstrom, der entweder einen verhältnismäßig
niedrigen Wert oder einen verhältnismäßig hohen Wert aufweist, als eine Ausgangsspannung Vq über -einem Widerstand nach Fig. 12b
gemessen wird. Der gemessene Strom gibt den Ladungszustand und somit die Information des Bits an. Im vorliegenden Falle (siehe
Fig. 12b) ist infolge der verhältnismäßig großen Menge gespeicherter
Ladung die.anfängliche Tiefe der Verarmungsschicht unter
0O Λ verhältnismäßig gering, so daß, wenn das Potential an
02 4 Vtm den. genannten bestimmten Betrag erhöht wird, die dadurch
auftretende weitere Ausdehnung des Verarmungsgebietes'ungenügend
-36-
0 9 8 2 3/112 6 *
ist, um den Kanal der Feldeffekttransistoren zu sperren. Dadurch
fließt ein verhältnismäßig großer Kanalstrom, der das Vorhandensein einer "1" in diesem Bit angibt, Auf entsprechende
Weise kann z. B. auch das durch 0.., 0~ ^0 definierte Bit in
der 31. Spalte ausgelesen v/erden. Auch dieses Bit ist in Fig. mit einer gestrichelten Linie umgehen, wobei der Auslesezustand
in Fig. 12c dargestellt ist. Dieses Bit wird dadurch ausgelesen, daß das Potential an der Leitung 0p ^q um den gleichen vorerwähnten
"bestimmten Betrag, erhöht wird, wobei die übrigen Elektroden 0O nach wie vor ihr ursprüngliches konstantes
Potential aufweisen. Während dieses erhöhte Potential aufrechterhalten wird, wird ein Potential zwischen der Drainleitung
D-^1 (FET) und der gemeinsamen Sourceleitimg Sc (FET)
angelegt. Infolge der geringeren Menge gespeicherter Ladung ist die anfängliche Tiefe des Verarmungsgebietes unter 02 ^q
verhältnismäßig groß, wodurch, wenn das Potential an 02 ^0 urn
den genannten "bestimmten Betrag erhöht wird, der Kanal des Feldeffekttransistors infolge der dadurch auftretenden weiteren
Ausdehnung des Verarmungsgebietes nahezu, aber nicht völlig gesperrt wird. Der kleine Strom, der nun gemessen wird und praktisch
gleich Null ist, gibt das Vorhandensein einer "0" in diesem Bit an. Der genannte bestimmte Betrag, um den das
Potential an der Leitung 0O "beim Auslesen erhöht wird, ist
dl, X
derart gewählt, daß bei keinem der Verarmungsgebiete "Punchthrough"
zu dem pn-übergang zwischen dem Substrat und der epitaktischen Schicht auftritt. Auf diese Weise ist das Auslesen
nicht-destruktiv und kann dieses Bit mehr als einmal ausgelesen v/erden. Es sei bemerkt, daß auch mehrere Bits gleichzeitig
ausgelesen v/erden können. Z.B. können zwei oder" mehr Bits, die zu derselben Reihe, aber zu verschiedenen Spalten gehören, dadurch
gleichzeitig ausgelesen werden, daß die Potentiale der betreffenden Elektroden 0O auf die beschriebene Weise erhöht
und zugleich Auslesepotentiale den Drain-Elektroden der betreffenden Spalten zugeführt und die Kanalströme der FeId-
- 37 409823/ 1 126
effekttransistoren gemessen werden, die den Informationszustand
der Bits darstellen.
Zum Einschreiben von Information in den Speicher wird der übliche Zweiphasenladungstransportmechanismus verwendet, wobei
Taktspannungen den Leitungen 0> und 0O „ zugeführt werden, und
wobei die letzteren Elektroden alle miteinander verbunden sind. Während dieser Stufe des Betriebs wird Ladung am Ende der
CTD-Leitungen, also am Ende der Spalten über die p+-Zonen
entfernt j die mit der gemeinsamen Drainleitung D (CTD) verbunden sind.
Es leuchtet ein, daß es, um bei der Erhöhung des Potentials an
der Leitung 09 v um den genannten bestimmten Betrag "Punchthrough"
von einem Verarmungsgebiet zu dem pn-Ubergang zwischen
dem Substrat und der epitaktischen Schicht zu vermeiden, auch■erforderlich ist, zuvor das Potential, das anfänglich den
Leitungen 09 zugeführt wird, und die dem Zustand "1" entsprechende
Menge Ladung, die in einer Verarmungsschicht unter einer Elektrode 0O eingeführt werden wird, zu ermitteln. Dies muß
derart erfolgen, daß mögliche Abweichungen in der epitaktischen Schicht berücksichtigt werden, die Unterschiede in der "Punchthrough
"-Spannung für verschiedene Elektroden 09 zur Folge
ti, χ
haben können. Auch muß der Unterschied zwischen den beiden
Ladungsmengen, die den Zuständen "T" und "0u entsprechen, geeignet
gewählt werden, und zwar derart, daß beim Auslesen ein . wesentlicher Unterschied im Kanalstrom auftritt.
Eine v/eitere Ausführungsform der Anordnung nach der Erfindung
wird anhand der Fig. 13 beschrieben. Diese Ausführungsform
unterscheidet sich von den vorangehenden Ausführungsformen in bezug auf die-Form der Ladungsübertragungsanordnungj aber
weist trotzdem das gleiche Konzept von Ladungsspeicherung und -transport wie diese vorangehenden Ausführungsformen auf. Diese
Anordnung enthält ein sogenanntes MIS-Eimerkettengebilde von
■ - 38 4 09823/1126
Ladungstransport- und -speichermitteln in Vereinigung mit
mehreren Feldeffekttransistorstrukturen vom Verarmungstyp. Die Wirkungsweise dieser Anordnung ist der der Anordnung nach
Fig. 1 ähnlich, wobei diese Anordnung auch die gleichen Vorteile aufweist. Der Halbleiterkörper enthält ein hochohmiges
p-leitendes Substrat 71,- auf dem eine hochohmige n-leitende
epitaktische Schicht 72 angebracht ist. Auf der oberen Fläche
der epitaktischen Schicht 72 ist eine Siliciumoxidschicht 73 mit einer praktisch gleichmäßigen Dicke vorhanden. Die epitaktische
Schicht 72 enthält an der oberen Fläche eine dünne n+-Schicht 74. In der epitaktischen Schicht ist eine Anzahl
voneinander getrennter ρ -Zonen vorhanden. Von diesen Zonen ist die ρ -Zone 75pit einem Eingangsleiter 81 verbunden, der kapazitiv
mit einer Eingangsklemme gekoppelt und über einen Widerstand mit einer Spannungsquelle VT verbunden ist. Weitere
ρ -Zonen 76 und 77 sind in einer Reihe angeordnet, wobei die Zonen 77 eine geschlossene Konfiguration aufweisen, während
diese Zonen 77 und Zonen 76 wechselweise aufeinanderfolgen. Die Zonen 76 und 77 bilden zusammen mit einer Reihe von Metallelektroden
82 und 83, die auf der Oberfläche der Isolierschicht 73 gelegen sind, ein sogenanntes Eimerkettengebilde von
Ladungstransport- und -speichermitteln. Alle Elektroden 82
sind mit der gemeinsamen Leitung 0. und alle Elektroden 83
sind mit der gemeinsamen Leitung 0p verbunden. Auf den
Teilen der Oberfläche der η-leitenden epitaktischen Schicht, die von den ρ -Zonen 77 umgeben sind, sind ohmsehe Anschlüsse
85, 86 usv/. vorhanden, die mit Leitungen D^ bzw. Dp usw. verbunden
sind. Diese ohmschen Anschlüsse bilden Drain-Elektrodenanschlüsse mehrerer Feldeffekttransistoren vom Verarmungstyp,
wobei die Source-Elektroden dieser Transistoren durch einen gemeinsamen Anschluß S gebildet v/erden, der an der n-leitenden
Schicht 72 angebracht ist. Die Kanalströme, die zwischen dem gemeinsamen Source-Eiektrodenanschluß S und den Drain-Elektrodenleitungen
D^ , Dp usw. fließen, v/erden von den zu den ■-
- 39 4 0 y 8 Z 3 / 1 1 2 B
pn-Übergangen zwischen den p+-Zonen 77 und der umleitenden
epitaktischen Schicht 72 gehörigen Verarmungsgebieten moduliert.
Die Ausdehnung oder Größe eines derartigen Verarmungsgebietes wird durch das Potential der betreffenden ρ -Zone
'bestimmt, das ihrerseits von der Ladung abhängt, die in den
zugehörigen Ladungsspeichermitteln gespeichert ist, die durch die Elektrode 83, die Isolierschicht 73 und die darunter
liegende p+-Zone 77 gebildet v/erden.
Das Eimerkettengebilde, das durch die ρ -Zonen 76,.77 "und die
Elektroden 82 und 83 gebildet wird, enthält eine Reihe von
MOS-Transistoren, die dazu dienen, die Ladung reihenmäßig von einer kapazitiven Speicherstelle.zu einer angrenzenden kapazitiven
Speicherstelle zu transportieren, wobei die kapazitiven Speicherstellen durch eine Elektrode 82.oder 83, die
Siliciumoxidschicht 73 und die unterliegende ρ -Zone 76 oder 77 gebildet werden. Für eine detailliertere Beschreibung der
Wirkungsweise einer derartigen Eimerkettenladungsübertragungsanordnung
sei auf die GB-PS 1 273 181 verwiesen. Während
des Ladungstranspörts werden die Leitungen 0. und 02 abwechselnd
mit einer Schaltspannungsquelle verbunden. Wenn z. B. die Leitung 0* mit.der Schaltspannungsquelle verbunden
ist, findet der Ladungstransport zwischen zv>ei benachbarten
Speicherstellen auf folgende Weise statt. Jede Elektrode 83
bildet eine Gate-Elektrode eines MOS-Transistors, dessen Source- und Drain-Elektrodenzonen durch die angrenzende Zone
76 bzw.. die unterliegende Zone 77 gebildet wird. Beim Anlegen des Schaltpotentials an eine Elektrode 83 fällt der größte
Teil dieses Potentials über dem Verarmungsgelbiet der Drain-Elektrodenzone
weg, das zu dem pn-übergang zwischen der Drain-Elektrodenzone 77 und der epitaktischen Schicht 72
gehört. In diesem Falle wird die ρ -Drain-Elektrodenzone 77 negativ aufgeladen. Da das Schältpotential die Schwellwertspannung
Vm des MOS-Transistors überschreitet, wird dieser
0 9823/ 1126
Transistor durch das Anlegen des Schaltpotentials in den "Ein"-Zustand geschaltet. Infolge dessen fließen Löcher aus der
p+-SourceElektrodenzone 76 zu der Zone 77, bis das Potential
zwischen der p+-Zone 76 und der Gate-Elektrode 83 auf den
Wert Vm abgenommen hat und der MOS-Transistor ausgeschaltet
wird. Es sei bemerkt, daß der vorangehende MOS-Transistor ausgeschaltet ist, weil 0p mit einem Punkt von Bezugspotential,
z. B. mit Erde, verbunden ist. Wenn anfänglich in der vorangehenden, durch eine Elektrode 82, die Oxidschicht 73
und die unterliegende p+-Zone 76 gebildeten Speicherstelle
keine Ladung vorhanden ist, wird, wenn der MOS-Transistor xn den "Ein^Zustand geschaltet wird, das Potential der ρ Source-Elektrodenzone
76 bereits einen Wert gleich V™ aufweisen, so daß durch den Kanal dieses Transistors keine Ladung
zu der p+-Drain-Elektrodenzone 77 transportiert werden wird.
Die Schaltspannungen werden vorzugsweise derart gewählt, daß, wenn eine ρ -Zone 77 keine Ladung von der vorangehenden
Speicherstelle empfängt, das zu dem pn-Übergang zwischen der
p+-Zone 77 und der η-leitenden epitaktischen Schicht gehörige
Verarmungsgebiet den unter der Zone 77 liegenden Kanal des
zugehörigen Feldeffekttransistors vom Verarmungstyp absperrt.
Die Anordnung, von der in Fig. 13 nur ein Teil dargestellt
ist, enthält eine Vielzahl Feldeffekttransistorstrukturen
vom Verarmungstyp sowie eine ρ -Ausgangszone, die mit einem
Anschluß versehen ist. Auf ähnliche Weise wie bei den obenbeschriebenen Ausführungsformen kann der Ladungszustand der
verschiedenen Stufen im Gebilde nicht-destruktiv dadurch ausgelesen werden, daß ein Potential zwischen den Drain-Zonen und
der gemeinsamen Source-Zone angelegt wird. »eiter kann die
Anordnung auf ähnliche Weise z. B. als (Bild^Wiedergabevorrichtung,
als (Bild)-Sensor oder als Feststoffspeicher ausgebildet v/erden.
- 41-
409823/1 126 ■
Es dürfte einleuchten, daß im Rahmen der Erfindung für den
Fachmann viele Abwandlungen möglich sind. Z.B. können auch Zweiphasenladungsübertragungsstufen durch Anwendung verschiedener
Schwellwertspannungen für die beiden Gate-Elektroden-eines
Paares erhalten werden, was z. B. mit Hilfe örtlicher Unterschiede in der Dotierungskonzentration der unterliegenden
Halbleiterschicht erreicht werden kann. Auch können, wenn eine einzige Metallelektrode für die beiden Gate-Elektroden eines
Paares verwendet wird, andere Mittel statt örtlicher Unterschiede in der Dicke der Isolierschicht verendet werden. Z.B.
kann bei dem Elektrodenteil mit der höheren Schwellwertspannung
eine polykristalline Siliciumschicht zwischen der genannten Halbleiterschicht und der Isolierschicht angebracht w-erden,
wobei die Isolierschicht unterhalb des Elektrodenteiles
mit der niedrigeren Schwellwertspannung direkt auf der Oberfläche der Halbleiterschicht liegt. "■'"■-·
Obgleich in den beschriebenen Ausführungsformen die Ladungsübertragungsanordnungen
als ein linsenförmiges Gebilde ausgeführt sind, können auch andere als linienförmige Anordnungen
und z.'B. auch zweidimensionale Matrizen verwendet werden. Ferner können an dem Eingang und/oder dem Ausgang der Ladungsübertragungsanordnungen
alle für diese Anordnungen bekannten Mittel zum Einführen von Ladungspaketen bzw. zum Abführen-von
Ladungsträgern Anwendung finden.
Die Drain-Elektroden der zum Auslesen benutzten Feldeffekttransistoren
weisen im allgemeinen eine in bezug auf das Kanalgebiet höher dotierte Oberflächenzone auf, die mit
einer darauf liegenden Metallschicht verbunden ist. In gewissen Ausführungsformen kann die letztere Metallschicht unter Umständen weggelassen werden. Namentlich wenn mit der Drain-Elektrödenzone
noch ein Schaltungselement, wie eine strahlungsemittierende
Diode, in Reihe geschaltet ist, kann der
- 42
4 0 9 8 2 3 / 112 6
Drain-Elektrodenanschluß des Feldeffekttransistors auch durch
einen an die von der genannten Drain-Zone abgekehrte Seite
des genannten Schaltungselements angeschlossenen Leiter gebildet werden.
des genannten Schaltungselements angeschlossenen Leiter gebildet werden.
In den Beispielen v/eisen die Gate-Elektroden der Feldeffekttransistoren
eine geschlossene Konfiguration auf. Im allgemeinen genügt es jedoch, wenn die Geometrie der Gate-Elektroden
sicherstellt, daß die dazugehörige Ladungsspeicherstelle
sich der Reihe von Ladungsspeicherstellen einer oder mehrerer Ladungstransportvorrichtungen anschließt und in dieser Reihe
aufgenommen ist. Dabei kann die Drain-Elektrodenzone des Feldeffekttransistors auch zum Teil auf andere Weise, z.. B. mittels einer versenkten Oxidschicht, von dem übrigen Teil der
Halbleiterschicht, zu der auch der Kanal.und die Source-Elektrodenzone gehören, getrennt werden.
sich der Reihe von Ladungsspeicherstellen einer oder mehrerer Ladungstransportvorrichtungen anschließt und in dieser Reihe
aufgenommen ist. Dabei kann die Drain-Elektrodenzone des Feldeffekttransistors auch zum Teil auf andere Weise, z.. B. mittels einer versenkten Oxidschicht, von dem übrigen Teil der
Halbleiterschicht, zu der auch der Kanal.und die Source-Elektrodenzone gehören, getrennt werden.
Die die Information darstellende Ladung wird in Form von
Paketen beweglicher Ladungsträger gespeichert und transportiert. Vorzugsweise sind diese Ladungsträger Minoritätsladungsträger, d. h. Ladungsträger von dem Typ, der in der Halbleiterschicht, zu der die Source- und Drain-Zonen und der Kanal der zum Auslesen benutzten Feldeffekttransistoren gehören, bei
thermischem Gleichgewicht in der Minderzahl ist.
Paketen beweglicher Ladungsträger gespeichert und transportiert. Vorzugsweise sind diese Ladungsträger Minoritätsladungsträger, d. h. Ladungsträger von dem Typ, der in der Halbleiterschicht, zu der die Source- und Drain-Zonen und der Kanal der zum Auslesen benutzten Feldeffekttransistoren gehören, bei
thermischem Gleichgewicht in der Minderzahl ist.
Die Halbleiterschicht, in der die Auslesefeldeffekttransistoren angebracht sind, kann auch als dünne Schicht ohne Substrat
ausgeführt sein. Wenn.aber ein Substrat vom entgegengesetzten
Leitfähigkeitstyp vorgesehen ist, gehört zu dem an der Grenze
gebildeten pn-übergang eine Verarmungsschicht, die bei der
Beschreibung der meisten Ausführungsbeispiele der Einfachheit halber nicht erwähnt ist. Zum Sperren des Kanals des Auslesefeldeffekttransistors ist es dann erforderlich, daß das unter
Beschreibung der meisten Ausführungsbeispiele der Einfachheit halber nicht erwähnt ist. Zum Sperren des Kanals des Auslesefeldeffekttransistors ist es dann erforderlich, daß das unter
• - 43 -
; 4 0 9 8 2 3/1126
_ 43 -
der Gate-Elektrode gebildete Verarmungsgebiet mindestens bis
zu dem-Verarmungsgebiet dieses pn-Übergangs reicht.
Obgleich in den beschriebenen Äusführungsbeispielen -die Kanalgebiete
der ,Auslesefeldeffekttransistoren, deren Leitfähigkeit
mit Hilfe der zu den Ladungsspeicherstellen gehörigen Verarmungsgebiete moduliert wird, in einer an die Oberfläche
grenzenden Halbleiterschicht liegen, können die Kanäle auch in. einer zwischenliegenden Schicht vom entgegengesetzten
ieitfähigkeitstyp vorhanden sein. Z.B. kann eine an die Oberfläche
grenzende Schicht die Speicherstellen der Ladungsübertragungsanordnungen
enthalten', wobei diese Schicht vom ersten Leitfähigkeits.typ ist und sich darunter eine Schicht
vom zweiten Leitfähigkeitstyp befindet, die sich ihrerseits
auf einem Substrat vom ersten Leitfähigkeltstyp erstreckt.
In einer derartigen Anordnung sind ohmsehe Source- und Drain-Anschlüsse
an der Schicht vom zweiten Leitfähigkeltstyp vorhanden,
wobei der pn-übergang zwischen dem Subtrat und der Schicht vom zweiten Leitfähigkeitstyp und der pn-übergang
zwischen den beiden genannten Schichten beide in der Sperrrichtung vorgespannt werden, derart, daß die in der Schicht
vom zweiten Leitfähigkeitstyp liegenden Kanäle der Feldeffekttransistoren
gerade gesperrt sind. Die in der Schicht vom ersten Leitfähigkeitstyp erzeugten Verarmungsgebiete,
die zu den Ladungsspeichermitteln gehören, werden dabei zur örtlichen Herabsetzung des Potentialunterschiedes über dem
unterliegenden pn-übergang zwischen den beiden Schichten verwendet, wodurch das zu diesem'pn-übergang gehörige Verarmungsgebiet sich örtlich zurückzieht und der betreffende
Kanal des Feldeffekttransistors geöffnet wird. Eine derartige Struktur kann vorteilhaft in einem Speicher verwendet werden,
v/eil in diesem Falle die Source- und"Drain-Leitungen der
Feldeffekttransistoren parallel zu den linienförmig angeordneten Ladungsübertragungsvorrichtungen angeordnet werden
- 44 -
4 0 9 8 2 371128
können und jedes der Speicherelemente ausgelesen werden
kann, ohne daß der verhältnismäßig große Reihenwiderstand einer ganzen Spalte zwischen den Source- und Drain-Elektrodenzonen
der Feldeffekttransistoren vorhanden ist. ■
Patentansprüche:
409823/1126
Claims (15)
1. Halbleiteranordnung mit einem Halbleiterkörper, an einer
dessen Oberflächen sich mehrere voneinander getrennte, gegen
eine Oberflächenschicht des Halbleiterkörpers isolierte lei- '
tende Schichten'erstrecken, die zusammen mit .darunterliegenden
Gebieten der Oberflächenschicht und dem zwischenliegenden Isoliermaterial mehrere aufeinanderfolgende kapazitive Ladungsspeicherstellen
bilden, wobei'beim Anlegen geeigneter Potentiale an die leitenden Schichten Ladung in einer Vorzugsrichtung
über diese Speicherstellen transportiert werden kann,
dadurch gekennzeichnet,-daß mehrere der Ladungsspeicherstellen zum Modulieren der Leitfähigkeit unterliegender Gebiete im .
Halbleiterkörper dienen, die Kanalgebiete mehrerer Feldeffekttransistoren enthalten, wobei Source- und Drain-Elektrodenanschlüsse an dem-Halbleiterkörper vorgesehen sind, und v/obei
ein Ausgangs signal,, das ein Maß für die Ladung ist, die in
den zu einem oder mehreren der Feldeffekttransistoren gehörigen
Speicherstellen gespeichert ist, dadurch erhalten werden kann, daß ein-geeignetes Potential zwischen den zu dem einen
oder mehreren Transistoren gehörigen Source- und Drain-Elektrodenanschlüssen angelegt wird.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Kanalgebiete der Feldeffekttransistoren durch
Teile einer Oberflächenschicht gebildet werden, wobei die Feldeffekttransistoren vom Verarmungstyp sind.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet,
daß die Oberflächenschicht eine epitaktische Schicht enthält, die a-uf einem Substrat vom entgegengesetzten Leitfähigkeitstyp
angebracht ist;
- - 46 -
409823/1126
4. Halbleiteranordnung nach Anspruch.2 oder 3, dadurch gekennzeichnet,
daß die Oberflächenschicht vom ersten Leitfä— higkeitstyp ist, wobei die unterliegenden Gebiete der Oberflächenschicht,
die die Kanalgebiete der Feldeffekttransistoren enthalten, auch vom ersten Leitfähigkeitstyp sind, und
wobei unter den leitenden Schichten Ladung in Form von
Minoritätsladungsträgern in Verarmungsgebieten in der Oberflächenschicht gespeichert werden kann und die zu mehreren
der Speicherstellen gehörigen Verarmungsgebiete die Leitfähigkeit darunterliegender Kanalgebiete der Feldeffekttransistoren
entsprechend der Menge in diesen Speicherstellen gespeicherter Ladung beeinflussen.
5. Halbleiteranordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
daß die Oberflächenschicht praktisch völlig vom ersten Leitfähigkeitstyp ist, wobei die genannten, zu den
Speicherstellen gehörigen unterliegenden Gebiete der Halbleiterschicht höher dotierte Zonen vom zweiten Leitfähigkeitstyp sind, und wobei die zu den pn-Übergangen zwischen den
Zonen vom zweiten Leitfähigkeitstyp und der Oberflächenschicht vom ersten Leitfähigkeitstyp gehörigen Verarmungsgebiete die
Leitfähigkeit unterliegender Kanalgebiete der Feldeffekttransistoren entsprechend der Menge Ladung beeinflussen können,
die in den durch eine leitende Schicht, eine unterliegende Zone vom zweiten Leitfähigkeitstyp und das zwischenliegende
Isoliermaterial gebildeten Speicherstellen gespeichert ist.
6. Halbleiteranordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet,
daß die leitenden Schichten in Gruppen angeordnet sind, wobei die Elektroden der verschiedenen Gruppen, die in
ihrer Gruppe dieselbe Rangnummer auf v/eisen, elektrisch miteinander
verbunden sind, und wobei die Feldeffekttransistoren
mehrere erste Elektrodenanschlüsse an der Oberflächenschicht
- 47 -
409823/1126
enthalten, wobei jeder dieser ersten Elektrodenahsehlüsse zu
einer bestimmten Gruppe leitender Schichten gehört und die Feldeffekttransistoren weiter mindestens einen zweiten
Elektrodenanschluß aufweisen, der an der Oberflächenschicht angebracht ist.
7. Halbleiteranordnung nach Anspruch 6, dadurch' gekennzeichnet,
daß in jeder Gruppe leitender Schichten, die zu einem ersten Elektrodenanschluß gehören, eine der leitenden Schichten
eine geschlossene Konfiguration aufweist .und der erste
Elektrodenanschluß auf der Oberfläche innerhalb dieser Elektrodenschicht mit geschlossener Konfiguration angebracht
und von dieser Elektrodenschicht umgeben ist.
8. Halbleiteranordnung nach Anspruch 6 oder .7, dadurch gekennzeichnet,
daß in der Oberflächenschicht für jede Ladungs-Übertragungsstufe, die durch eine zu den genannten Gruppen
gehörige Gruppe leitender Schichten gebildet wird, ein Feldeffekttransistor
vorhanden ist. -.
9. Halbleiteranordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet,
daß für jede zweite durch eine zu den genannten Gruppen gehörige Gruppe leitender Schichten gebildete Ladungsübertragungsstufe
ein Feldeffekttransistor vorhanden ist.
10. Halbleiteranordnung nach einem oder mehreren der Ansprüche
6 bis 9, dadurch gekennzeichnet, daß in jeder Gruppe ein Paar miteinander verbundener Elektrodenschichtteile vorhanden ist und daß die Ladungsübertragungsanordnung für Betrieb mit zwei Phasen ausgeführt ist.
11. Halbleiteranordnung nach einem oder mehreren der An- . Sprüche
6 bis 10, dadurch gekennzeichnet, daß.in Reihe mit den Kanalgebieten der Feldeffekttransistoren stromgesteuerte V/iedergabemittel
angeordnet sind.
■·■-,' - 48 -
£098 23/11 2; {>:>■"■
235S72O
12. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet,
daß die Anordnung eine Wiedergabevorrichtung zur Umwandlung
elektrischer Eingangssignale in ein sichtbares Bild ist.
13. Halbleiteranordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet,
daß die Anordnung ein Feststoffspeicher ist,
in dem Information in Form eines Ladungsmusters in einer Anzahl
der Speichersteilen gespeichert werden kann und jede dieser
Speicherstellen selektiert und nicht-destruktiv ausgelesen werden kann, dadurch, daß zeitweilig, das Potential der leitenden
Schicht, die zu der zu selektierenden Speicherstelle
gehört, in der Information gespeichert ist,, erhöht wird, wobei
gleichzeitig ein Abfragepotential zwischen.den Source- und
Drain-Elektrodenanschlüssen des Kanalgebietes angelegt wird,
das zu der selektierten Speicherstelle gehört und unter dieser
Stelle liegt.
14. Halbleiteranordnung nach den Ansprüchen 4 und 13, dadurch gekennzeichnet, daß die Oberflächenschicht eine Anzahl Spalten enthält, in denen mehrere Ladungsübertragungsstufen vorhanden sind, wobei Source- und Drain-ElektrOdenanschlüsse an
der Oberflächenschicht an einander gegenüberliegenden Enden jeder der Spalten liegen, und wobei die leitenden zum Speichern
und Transportieren von Ladung dienenden Schichten sich als Reihen und quer zu den Spalten erstrecken, wobei die leitende
Schicht in jeder Reihe den Ladungsübertragungsstufen mit derselben
Rangnummer in ihrer Spalte gemeinsam ist.
15. Halbleiteranordnung nach Anspruch 14, dadurch gekennzeichnet,
daß die Ladungsübertragungsstufen für Betrieb mit zwei
Phasen ausgeführt sind, wobei"die Ladung in zu der zweiten
Speicherstelle in jeder Stufe gehörigen Verarmungsgebieten gespeichert
wird, und wobei die durch die ersten leitenden Schichten aller Stufen gebildeten Reihen miteinander verbunden sind
und die durch die zweiten leitenden Schichten der Stufen gebildeten
Reihen je für sich für das Auslesen elektrisch zugänglich
sind.
U09823/ΐ 126
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB5556372A GB1457253A (en) | 1972-12-01 | 1972-12-01 | Semiconductor charge transfer devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2359720A1 true DE2359720A1 (de) | 1974-06-06 |
| DE2359720C2 DE2359720C2 (de) | 1987-06-25 |
Family
ID=10474279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2359720A Granted DE2359720A1 (de) | 1972-12-01 | 1973-11-30 | Halbleiteranordnung |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3918070A (de) |
| JP (2) | JPS5314426B2 (de) |
| CA (1) | CA1030264A (de) |
| DE (1) | DE2359720A1 (de) |
| FR (1) | FR2209169B1 (de) |
| GB (1) | GB1457253A (de) |
| NL (1) | NL7316099A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2628532A1 (de) * | 1975-06-26 | 1977-02-10 | Philips Nv | Halbleiteranordnung |
| DE2654316A1 (de) * | 1976-11-30 | 1978-06-01 | Siemens Ag | Halbleitervorrichtung |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164877A (ja) * | 1974-12-03 | 1976-06-04 | Fujitsu Ltd | Denkaketsugosochi |
| US4194133A (en) * | 1975-09-05 | 1980-03-18 | U.S. Philips Corporation | Charge coupled circuit arrangements and devices having controlled punch-through charge introduction |
| US3987475A (en) * | 1975-11-10 | 1976-10-19 | Northern Electric Company Limited | Nondestructive charge sensing in a charge coupled device |
| US4099175A (en) * | 1976-10-29 | 1978-07-04 | International Business Machines Corporation | Charge-coupled device digital-to-analog converter |
| US4132903A (en) * | 1977-05-12 | 1979-01-02 | Rca Corporation | CCD output circuit using thin film transistor |
| US4166223A (en) * | 1978-02-06 | 1979-08-28 | Westinghouse Electric Corp. | Dual field effect transistor structure for compensating effects of threshold voltage |
| US4672645A (en) * | 1978-10-23 | 1987-06-09 | Westinghouse Electric Corp. | Charge transfer device having an improved read-out portion |
| US4559638A (en) * | 1978-10-23 | 1985-12-17 | Westinghouse Electric Corp. | Charge transfer device having an improved read-out portion |
| US4227201A (en) * | 1979-01-22 | 1980-10-07 | Hughes Aircraft Company | CCD Readout structure for display applications |
| CA1164562A (en) * | 1980-10-08 | 1984-03-27 | Manabu Itsumi | Semiconductor memory device |
| US4388532A (en) * | 1981-04-27 | 1983-06-14 | Eastman Kodak Company | Solid state image sensor with image sensing elements having charge coupled photocapacitors and a floating gate amplifier |
| US5191398A (en) * | 1987-09-02 | 1993-03-02 | Nec Corporation | Charge transfer device producing a noise-free output |
| US4951302A (en) * | 1988-06-30 | 1990-08-21 | Tektronix, Inc. | Charge-coupled device shift register |
| JPH04133336A (ja) * | 1990-09-25 | 1992-05-07 | Mitsubishi Electric Corp | 電荷転送装置 |
| JPH04148536A (ja) * | 1990-10-12 | 1992-05-21 | Sony Corp | 転送電荷増幅装置 |
| JP3036175B2 (ja) * | 1991-11-11 | 2000-04-24 | 日本電気株式会社 | 電荷転送装置 |
| JPH0661465A (ja) * | 1992-08-11 | 1994-03-04 | Mitsubishi Electric Corp | 赤外線撮像素子 |
| US5369047A (en) * | 1993-07-01 | 1994-11-29 | Texas Instruments Incorporated | Method of making a BCD low noise high sensitivity charge detection amplifier for high performance image sensors |
| CN103094299B (zh) * | 2013-01-22 | 2015-06-17 | 南京理工大学 | 具有亚微米级间隙的高效电荷转移寄存器及其制备工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2107022A1 (de) * | 1970-02-16 | 1971-11-18 | Western Electric Co | Informationsspeicher-Baueinheit |
| GB1273181A (en) * | 1968-04-23 | 1972-05-03 | Philips Electronic Associated | Capacitor charge transferring arragements and circuits |
| DE2213765A1 (de) * | 1971-03-24 | 1972-09-28 | Philips Nv | Bildaufnahmevorrichtung mit einem Feldeffekttransistor als Sensor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3453507A (en) * | 1967-04-04 | 1969-07-01 | Honeywell Inc | Photo-detector |
| US3676715A (en) * | 1970-06-26 | 1972-07-11 | Bell Telephone Labor Inc | Semiconductor apparatus for image sensing and dynamic storage |
| US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
| US3806772A (en) * | 1972-02-07 | 1974-04-23 | Fairchild Camera Instr Co | Charge coupled amplifier |
| USB299480I5 (de) * | 1972-10-20 | |||
| US3795847A (en) * | 1973-03-26 | 1974-03-05 | Gen Electric | Method and apparatus for storing and transferring information |
| US3792322A (en) * | 1973-04-19 | 1974-02-12 | W Boyle | Buried channel charge coupled devices |
-
1972
- 1972-12-01 GB GB5556372A patent/GB1457253A/en not_active Expired
-
1973
- 1973-11-26 NL NL7316099A patent/NL7316099A/xx not_active Application Discontinuation
- 1973-11-27 US US419435A patent/US3918070A/en not_active Expired - Lifetime
- 1973-11-28 CA CA186,917A patent/CA1030264A/en not_active Expired
- 1973-11-30 DE DE2359720A patent/DE2359720A1/de active Granted
- 1973-11-30 FR FR7342845A patent/FR2209169B1/fr not_active Expired
- 1973-12-01 JP JP13522773A patent/JPS5314426B2/ja not_active Expired
-
1977
- 1977-10-04 JP JP11870077A patent/JPS5386181A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1273181A (en) * | 1968-04-23 | 1972-05-03 | Philips Electronic Associated | Capacitor charge transferring arragements and circuits |
| DE2107022A1 (de) * | 1970-02-16 | 1971-11-18 | Western Electric Co | Informationsspeicher-Baueinheit |
| DE2213765A1 (de) * | 1971-03-24 | 1972-09-28 | Philips Nv | Bildaufnahmevorrichtung mit einem Feldeffekttransistor als Sensor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2628532A1 (de) * | 1975-06-26 | 1977-02-10 | Philips Nv | Halbleiteranordnung |
| DE2654316A1 (de) * | 1976-11-30 | 1978-06-01 | Siemens Ag | Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| US3918070A (en) | 1975-11-04 |
| CA1030264A (en) | 1978-04-25 |
| JPS49100980A (de) | 1974-09-24 |
| NL7316099A (de) | 1974-06-05 |
| GB1457253A (en) | 1976-12-01 |
| JPS5551348B2 (de) | 1980-12-23 |
| FR2209169A1 (de) | 1974-06-28 |
| DE2359720C2 (de) | 1987-06-25 |
| FR2209169B1 (de) | 1981-09-04 |
| JPS5314426B2 (de) | 1978-05-17 |
| JPS5386181A (en) | 1978-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2359720C2 (de) | ||
| DE2439799C2 (de) | Ladungsgekoppelte Anordnung, insbesondere Bildsensor | |
| DE3104489C2 (de) | ||
| DE2235533C3 (de) | Halbleiterbauelement mit einem Ladungsspeicherelement | |
| DE2628532C2 (de) | Halbleiteranordnung | |
| DE2107022C3 (de) | ||
| DE2735651C2 (de) | ||
| DE2326751A1 (de) | Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist | |
| DE2412699A1 (de) | Halbleiteranordnung | |
| DE2347271A1 (de) | Strahlungsempfindliche halbleiteranordnung | |
| DE1803035B2 (de) | Permanentspeicherzelle | |
| DE2842346A1 (de) | Bildabtaster in festkoerpertechnik | |
| DE2252148C3 (de) | Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrem Betrieb | |
| DE2345679A1 (de) | Halbleiterkaltkathode | |
| DE2504088C2 (de) | Ladungsgekoppelte Anordnung | |
| DE2341899A1 (de) | Halbleiteranordnung | |
| DE3244488A1 (de) | Elektrisch programmierbarer permanenter speicher | |
| DE2638976A1 (de) | Ladungsuebertragungsanordnung | |
| DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
| DE3938302C2 (de) | ||
| DE3220084C2 (de) | ||
| DE2734509A1 (de) | Integrierte halbleiterschaltung | |
| DE2542698A1 (de) | Halbleiteranordnung | |
| DE2151898A1 (de) | Ladungstransporteinrichtung | |
| DE2051623A1 (de) | Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |