JPH04148536A - 転送電荷増幅装置 - Google Patents
転送電荷増幅装置Info
- Publication number
- JPH04148536A JPH04148536A JP2274219A JP27421990A JPH04148536A JP H04148536 A JPH04148536 A JP H04148536A JP 2274219 A JP2274219 A JP 2274219A JP 27421990 A JP27421990 A JP 27421990A JP H04148536 A JPH04148536 A JP H04148536A
- Authority
- JP
- Japan
- Prior art keywords
- channel region
- region
- gate electrode
- charge
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title abstract description 21
- 238000003199 nucleic acid amplification method Methods 0.000 title abstract description 21
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 description 62
- 230000000694 effects Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
A、産業上の利用分野
B1発明の概要
C1従来技術
り0発明が解決しようとする問題点
E1問題点を解決するための手段
11作用
G、実施例[第1図乃至第5図]
H3発明の効果
(A、産業上の利用分野)
本発明は転送電荷増幅装置、特に高変換効率で信号電荷
を検出する低ノイズの転送電荷増幅装置に関する。
を検出する低ノイズの転送電荷増幅装置に関する。
(B、発明の概要)
本発明は、転送電荷増幅装置において、変換効率を高め
るため、 転送電荷を通す埋込チャンネル領域の表面にこれと逆導
電型の表面チャンネル領域を形成し、上記埋込チャンネ
ル領域により分離せしめられたソース・ドレイン領域と
上記表面チャンネル領域により接合ゲート型FETを形
成し、上記表面チャンネル領域上に絶縁されたゲート電
極を形成し、該ゲート電極と上記接合ゲート型FETの
ソース領域とを電気的に接続したものである。
るため、 転送電荷を通す埋込チャンネル領域の表面にこれと逆導
電型の表面チャンネル領域を形成し、上記埋込チャンネ
ル領域により分離せしめられたソース・ドレイン領域と
上記表面チャンネル領域により接合ゲート型FETを形
成し、上記表面チャンネル領域上に絶縁されたゲート電
極を形成し、該ゲート電極と上記接合ゲート型FETの
ソース領域とを電気的に接続したものである。
(C,従来技術)
CODにより転送されてきた信号電荷の検出には種々の
方法があるが、従来、F D A (Floating
Diffusion Amplifier)が多く用い
られていた。
方法があるが、従来、F D A (Floating
Diffusion Amplifier)が多く用い
られていた。
しかしながら、FDAによれば、フローティングデイフ
ュージョン領域をプリチャージゲートにより所定電位に
プリセットするときに発生するリセットノイズが小さく
ないという問題がある。また、リセットノイズのほかに
、MOSトランジスタの1/fノイズ、ホワイトノイズ
等も存在し、これ等も無視できない程大きい。
ュージョン領域をプリチャージゲートにより所定電位に
プリセットするときに発生するリセットノイズが小さく
ないという問題がある。また、リセットノイズのほかに
、MOSトランジスタの1/fノイズ、ホワイトノイズ
等も存在し、これ等も無視できない程大きい。
そのため、CCDを用いたビデオカメラ等においてはC
DS (相関二重サンプリング)回路を用いてノイズを
圧縮しているが、変換効率を高めようとするとリセット
ノイズが大きくなるのでCDS回路ではノイズを除去し
きれなくなるという問題がある。
DS (相関二重サンプリング)回路を用いてノイズを
圧縮しているが、変換効率を高めようとするとリセット
ノイズが大きくなるのでCDS回路ではノイズを除去し
きれなくなるという問題がある。
また、HDTVに対応する装置では動作が高速化するの
で、CDS処理を行う時間が充分に採れない。そのため
、リセットノイズ等が太き(なるという問題がある。
で、CDS処理を行う時間が充分に採れない。そのため
、リセットノイズ等が太き(なるという問題がある。
そこで、HDTV対応のためにFDAを改良してリセッ
トノイズをなくし、更には変換効率を高める試みが為さ
れている。その試みの一つは1988年テレビジョン学
会全国大会予稿集51〜52頁2−12 rCCD用高
感度電荷検出器」により紹介されており、また、別の試
みは1989年テレビジョン学会全国大会予稿集27〜
28頁2−8「環状接合ゲート型低雑音COD電荷検出
器」により紹介されている。
トノイズをなくし、更には変換効率を高める試みが為さ
れている。その試みの一つは1988年テレビジョン学
会全国大会予稿集51〜52頁2−12 rCCD用高
感度電荷検出器」により紹介されており、また、別の試
みは1989年テレビジョン学会全国大会予稿集27〜
28頁2−8「環状接合ゲート型低雑音COD電荷検出
器」により紹介されている。
前者は、CCDの埋込チャンネル領域の直下に検出トラ
ンジスタのp型チャンネルを形成し、信号電荷を埋込チ
ャンネル領域により検出トランジスタのチャンネルに対
して垂直方向に転送するようにしたものであり、検出ト
ランジスタのp型チャンネルを流れる電流は転送信号電
荷によって変調されることになり、その電流から信号電
荷の検出ができる。
ンジスタのp型チャンネルを形成し、信号電荷を埋込チ
ャンネル領域により検出トランジスタのチャンネルに対
して垂直方向に転送するようにしたものであり、検出ト
ランジスタのp型チャンネルを流れる電流は転送信号電
荷によって変調されることになり、その電流から信号電
荷の検出ができる。
後者は、出力ゲートと、リセットゲートとの間にp型の
ウェルをチャンネルとする接合ゲート型FETを設け、
これを初段ソースホロワアンプの駆動トランジスタとす
るものである。該接合ゲート型FETのゲートが電荷検
出容量と一体化した環状の接合ゲート(RJG)である
ので、この転送電荷増幅装置は環状接合ゲートCCD電
荷検出器と称される。この転送電荷増幅装置の原理は、
CCDを転送されてきた信号電荷を接合ゲートに蓄積し
、それに伴う電位変動により上記接合ゲート型FETの
ドレイン電流を変調して次段のソースホロワに伝達する
ものである。
ウェルをチャンネルとする接合ゲート型FETを設け、
これを初段ソースホロワアンプの駆動トランジスタとす
るものである。該接合ゲート型FETのゲートが電荷検
出容量と一体化した環状の接合ゲート(RJG)である
ので、この転送電荷増幅装置は環状接合ゲートCCD電
荷検出器と称される。この転送電荷増幅装置の原理は、
CCDを転送されてきた信号電荷を接合ゲートに蓄積し
、それに伴う電位変動により上記接合ゲート型FETの
ドレイン電流を変調して次段のソースホロワに伝達する
ものである。
(D、発明が解決しようとする問題点)上記改良型の各
転送電荷増幅装置は共通して信号電荷の排出を完全転送
により取り残しなく行うことができるのでリセットノイ
ズをなくすことができるという利点を有しているが、し
かし、被変謂電流であるホール電流が埋込チャンネル領
域を通り、通るところが半導体基板の表面から相当に深
いのでショートチャンネル効果が太きくgmを大きくで
きず、そのため変換効率を高めることが難しいという問
題があった。無理に変換効率を高くしても動作スピード
が遅くなる。
転送電荷増幅装置は共通して信号電荷の排出を完全転送
により取り残しなく行うことができるのでリセットノイ
ズをなくすことができるという利点を有しているが、し
かし、被変謂電流であるホール電流が埋込チャンネル領
域を通り、通るところが半導体基板の表面から相当に深
いのでショートチャンネル効果が太きくgmを大きくで
きず、そのため変換効率を高めることが難しいという問
題があった。無理に変換効率を高くしても動作スピード
が遅くなる。
本発明はこのような問題点を解決すべく為されたもので
あり、低ノイズで高変換効率の転送電荷増幅装置を提供
することを目的とする。
あり、低ノイズで高変換効率の転送電荷増幅装置を提供
することを目的とする。
(E、問題点を解決するための手段)
本発明転送電荷増幅装置は上記問題点を解決するため、
転送電荷を通す埋込チャンネル領域の表面にこれと逆導
電型の表面チャンネル領域を形成し、上記埋込チャンネ
ル領域により分離せしめられたソース・ドレイン領域と
上記表面チャンネル領域により接合ゲート型FETを形
成し、上記表面チャンネル領域上に絶縁されたゲート電
極を形成し、該ゲート電極と上記接合ゲート型FETの
ソース領域とを電気的に接続したことを特徴とする。
転送電荷を通す埋込チャンネル領域の表面にこれと逆導
電型の表面チャンネル領域を形成し、上記埋込チャンネ
ル領域により分離せしめられたソース・ドレイン領域と
上記表面チャンネル領域により接合ゲート型FETを形
成し、上記表面チャンネル領域上に絶縁されたゲート電
極を形成し、該ゲート電極と上記接合ゲート型FETの
ソース領域とを電気的に接続したことを特徴とする。
(F、作用)
本発明転送電荷増幅装置によれば、埋込チャンネル領域
を流れる信号電荷によって埋込チャンネル領域より基板
表面側の表面チャンネル領域を流れるところの出力トラ
ンジスタたる接合ゲート型FETのドレイン電流を変調
することにより信号電荷の検出ができ、表面チャンネル
領域が半導体基板の表面側に形成されているのでショー
トチャンネル効果を防ぐことができ、gmを高(できる
。そして、接合ゲート型FETのソースを絶縁ゲート電
極に接続することにより正帰還することができるので更
に変換効率を高めることができる。
を流れる信号電荷によって埋込チャンネル領域より基板
表面側の表面チャンネル領域を流れるところの出力トラ
ンジスタたる接合ゲート型FETのドレイン電流を変調
することにより信号電荷の検出ができ、表面チャンネル
領域が半導体基板の表面側に形成されているのでショー
トチャンネル効果を防ぐことができ、gmを高(できる
。そして、接合ゲート型FETのソースを絶縁ゲート電
極に接続することにより正帰還することができるので更
に変換効率を高めることができる。
(G、実施例)[第1図乃至第5図]
以下、本発明転送電荷増幅装置を図示実施例に従って詳
細に説明する。
細に説明する。
図面は本発明転送電荷増幅装置の一つの実施例を説明す
るためのものである。
るためのものである。
第1図乃至第3図は転送電荷増幅装置の構造を示し、第
1図は平面図、第2図は第1図の2−2線に沿う断面図
、第3図は第1図の3−3線に沿う断面図である。
1図は平面図、第2図は第1図の2−2線に沿う断面図
、第3図は第1図の3−3線に沿う断面図である。
図面において、1はn型半導体基板、2はp型ウェル、
3は該ウェル2の表面部に選択的に形成された電荷転送
用のn型埋込チャンネル領域であり、ここにCODの信
号電荷が転送されてくる。
3は該ウェル2の表面部に選択的に形成された電荷転送
用のn型埋込チャンネル領域であり、ここにCODの信
号電荷が転送されてくる。
尚、該埋込チャンネル領域3は第1図では破線で示した
。
。
4は上記電荷転送用のn型埋込チャンネル領域3の表面
部に選択的に形成されたp−型の表面チャンネル領域で
、本転送電荷増幅装置の駆動トランジスタである接合ゲ
ート型FETのチャンネルを成す。5は表面チャンネル
領域4の略中央部にn型埋込チャンネル領域3に達する
深さに形成されたp゛型の半導体領域であり、上記接合
ゲート型FETのソース領域を成す。そして、これが本
転送電荷増幅装置の出力点となる。
部に選択的に形成されたp−型の表面チャンネル領域で
、本転送電荷増幅装置の駆動トランジスタである接合ゲ
ート型FETのチャンネルを成す。5は表面チャンネル
領域4の略中央部にn型埋込チャンネル領域3に達する
深さに形成されたp゛型の半導体領域であり、上記接合
ゲート型FETのソース領域を成す。そして、これが本
転送電荷増幅装置の出力点となる。
6.6は上記埋込チャンネル領域3を両側から挟むよう
に形成されたドレイン領域であり、該ドレイン領域6.
6、上記ソース領域5及び上記表面チャンネル領域4に
よって接合ゲート型FETが構成されることになる。そ
して、この接合ゲート型FETの接合ゲートにあたるの
は電荷転送用埋込チャンネル領域3である。
に形成されたドレイン領域であり、該ドレイン領域6.
6、上記ソース領域5及び上記表面チャンネル領域4に
よって接合ゲート型FETが構成されることになる。そ
して、この接合ゲート型FETの接合ゲートにあたるの
は電荷転送用埋込チャンネル領域3である。
7はリセット用n°型拡散層であり、埋込チャンネル領
域3の後述するプリチャージゲートを挟んで表面チャン
ネル領域4から離した領域に形成されており、CCDの
転送電荷はこの拡散層7を通じて排出される。即ち、完
全転送される。8は該拡散層7に接続された電極で一定
のリセット用電位が与えられる。
域3の後述するプリチャージゲートを挟んで表面チャン
ネル領域4から離した領域に形成されており、CCDの
転送電荷はこの拡散層7を通じて排出される。即ち、完
全転送される。8は該拡散層7に接続された電極で一定
のリセット用電位が与えられる。
9は上記表面チャンネル領域4上をゲート絶縁膜10を
介して覆うリング状のゲート電極で、その中央部の孔に
は上記ソース領域5に接続されたアルミニウム電極11
が通っている。このゲート電極9とアルミニウム電極1
1とは電気的に接続されている。このゲート電極9は第
1図においては2点鎖線で示した。12はアウトプット
ゲート、13はプリチャージゲートである。
介して覆うリング状のゲート電極で、その中央部の孔に
は上記ソース領域5に接続されたアルミニウム電極11
が通っている。このゲート電極9とアルミニウム電極1
1とは電気的に接続されている。このゲート電極9は第
1図においては2点鎖線で示した。12はアウトプット
ゲート、13はプリチャージゲートである。
本転送電荷増幅装置の構成の概略を述べると、CCDか
らの信号電荷が転送されてくるn型埋込チャンネル領域
3の表面に薄いp−型の表面チャンネル領域4を形成し
てホールの流れるチャンネルとし、これをチャンネルと
する接合ゲート型FETのソース領域(p’型)5もn
型埋込チャンネル領域3表面側にっ(す、埋込チャンネ
ル領域3が形成されたn型ウェル2と、上記表面チャン
ネル領域4及びソース領域5との間を埋込チャンネル領
域3により分離した構造を有している。
らの信号電荷が転送されてくるn型埋込チャンネル領域
3の表面に薄いp−型の表面チャンネル領域4を形成し
てホールの流れるチャンネルとし、これをチャンネルと
する接合ゲート型FETのソース領域(p’型)5もn
型埋込チャンネル領域3表面側にっ(す、埋込チャンネ
ル領域3が形成されたn型ウェル2と、上記表面チャン
ネル領域4及びソース領域5との間を埋込チャンネル領
域3により分離した構造を有している。
そして、上記表面チャンネル領域4の表面側には絶縁ゲ
ート電極11が形成されており、該ゲート電極11と、
接合ゲート型FETのソース領域5とは電気的に接続さ
れている。
ート電極11が形成されており、該ゲート電極11と、
接合ゲート型FETのソース領域5とは電気的に接続さ
れている。
第4図は本転送電荷増幅装置の回路図である。
同図において、Qdが上記接合ゲート型FETからなる
駆動トランジスタであり、負荷トランジスタ(これはM
OSFET)Q℃と接続されてソースホロア回路を構成
している。そして、このソースホロア回路の出力点であ
る上記ソース領域5と絶縁ゲート電極9とを電気的に接
続することによりp−型の表面チャンネル領域4とゲー
ト電極9との間の容量は実効的に1−G倍になる。ここ
で、Gは該ソースホロア回路のゲインであり、1以下で
ある0例えばこのゲインを0.9にすると、表面チャン
ネル領域4・ゲート電極9間の容量Coxは実効的に1
/10になり、入力容量が10分の1に減少することに
なる。従って、変換効率を高(することができる。
駆動トランジスタであり、負荷トランジスタ(これはM
OSFET)Q℃と接続されてソースホロア回路を構成
している。そして、このソースホロア回路の出力点であ
る上記ソース領域5と絶縁ゲート電極9とを電気的に接
続することによりp−型の表面チャンネル領域4とゲー
ト電極9との間の容量は実効的に1−G倍になる。ここ
で、Gは該ソースホロア回路のゲインであり、1以下で
ある0例えばこのゲインを0.9にすると、表面チャン
ネル領域4・ゲート電極9間の容量Coxは実効的に1
/10になり、入力容量が10分の1に減少することに
なる。従って、変換効率を高(することができる。
また、上記ソース領域5と絶縁ゲート電極9とを電気的
に接続することにより出力を入力側に正帰還することが
でき、正帰還することにより変換効率を高くすることが
できるというようにも把握することができる。
に接続することにより出力を入力側に正帰還することが
でき、正帰還することにより変換効率を高くすることが
できるというようにも把握することができる。
仮に、CODからの信号電荷が多(なったとするとそれ
に伴って接合ゲート型FETQdを流れるホール電流も
多くなる。すると、接合ゲート型FETのソース領域5
の電位が下り、延いてはゲート電極11の電位が下るの
で表面チャンネル領域4にはホールが更に多く銹起され
、ホール電流が多(なる。この繰返しでホール電流が益
々多くなろうとする。即ち、正帰還するのである。
に伴って接合ゲート型FETQdを流れるホール電流も
多くなる。すると、接合ゲート型FETのソース領域5
の電位が下り、延いてはゲート電極11の電位が下るの
で表面チャンネル領域4にはホールが更に多く銹起され
、ホール電流が多(なる。この繰返しでホール電流が益
々多くなろうとする。即ち、正帰還するのである。
従って、変換効率を高くすることができるのである。但
し、バックバイアス効果により無制限にホール電流が増
大することが抑制されるのである。
し、バックバイアス効果により無制限にホール電流が増
大することが抑制されるのである。
第5図は第4図に示す接合ゲート型FETQdと負荷M
O3FETQρからなる回路の動作特性を示すものであ
る。負荷MO8FETQnはゲートに一定の電位を与え
られているので、それの電圧電流特性曲線(所謂負荷線
に相当する。負荷が本実施例では抵抗ではなくMOS)
ランジスタなので線は直線ではなく曲線になっている。
O3FETQρからなる回路の動作特性を示すものであ
る。負荷MO8FETQnはゲートに一定の電位を与え
られているので、それの電圧電流特性曲線(所謂負荷線
に相当する。負荷が本実施例では抵抗ではなくMOS)
ランジスタなので線は直線ではなく曲線になっている。
)は変化しない。
一方、接合ゲート型FETQdは定電流的特性を示し、
立ち上り部分を除きその傾きは小さい。
立ち上り部分を除きその傾きは小さい。
そして、その電圧電流特性は転送信号電荷によって変化
する。aはある信号電荷のときの特性曲線、bはそれよ
り信号電荷が稍多いときの特性曲線、Cはそれより更に
信号電荷が多いときの特性曲線である。前述の正帰還が
かかるため電圧電流特性曲線の信号電荷によるシフト量
が太き(なる、従って、その特性曲線と負荷MO5FE
Tの電圧特性曲線との交わる点、即ち動作点が信号電荷
の量により大きく変化する。そして、前述のように接合
ゲート型FETQdの電圧電流特性曲線の傾きが小さい
ので、僅かな信号電荷の変化(a、b、c)によって動
作点が電圧軸上で見て大きく変化(Va、Vb、Vc)
する。従って、僅かな信号電荷の変化が出力電圧の大き
な変化となって現われ、変換効率が高くなるのである。
する。aはある信号電荷のときの特性曲線、bはそれよ
り信号電荷が稍多いときの特性曲線、Cはそれより更に
信号電荷が多いときの特性曲線である。前述の正帰還が
かかるため電圧電流特性曲線の信号電荷によるシフト量
が太き(なる、従って、その特性曲線と負荷MO5FE
Tの電圧特性曲線との交わる点、即ち動作点が信号電荷
の量により大きく変化する。そして、前述のように接合
ゲート型FETQdの電圧電流特性曲線の傾きが小さい
ので、僅かな信号電荷の変化(a、b、c)によって動
作点が電圧軸上で見て大きく変化(Va、Vb、Vc)
する。従って、僅かな信号電荷の変化が出力電圧の大き
な変化となって現われ、変換効率が高くなるのである。
尚、信号電荷はCOD側からアウトプットゲート12下
、表面チャンネル領域下、プリチャージゲート9下を経
てn0型拡散領域7に至るように埋込チャンネル領域3
に通して上記拡散領域7から完全に排出することができ
る。即ち 完全転送をすることができる。従って、リセ
ットノイズをなくすことができることは前述の改良型の
転送電荷装置の場合と同様である。
、表面チャンネル領域下、プリチャージゲート9下を経
てn0型拡散領域7に至るように埋込チャンネル領域3
に通して上記拡散領域7から完全に排出することができ
る。即ち 完全転送をすることができる。従って、リセ
ットノイズをなくすことができることは前述の改良型の
転送電荷装置の場合と同様である。
そして、変調されるホール電流は前述の従来の改良型転
送電荷増幅装置と異なり表面チャンネル領域4を通るの
でショートチャンネル効果がなく、しかも接合ゲート型
FETのソース領域5を絶縁ゲート電極9に電気的に接
続しているので正帰還がかかり、延いては上述したよう
に変換効率を高めることができるのである。
送電荷増幅装置と異なり表面チャンネル領域4を通るの
でショートチャンネル効果がなく、しかも接合ゲート型
FETのソース領域5を絶縁ゲート電極9に電気的に接
続しているので正帰還がかかり、延いては上述したよう
に変換効率を高めることができるのである。
(H,発明の効果)
以上に述べたように、本発明転送電荷増幅装置は、半導
体基板表面部の第1導電型ウェル内に形成された電荷転
送用の第2導電型埋込チャンネル領域と、該埋込チャン
ネル領域によって互いに離間せしめられるように形成さ
れた第1導電型ソース・ドレイン領域及び上記電荷転送
用埋込チャンネル領域表面部に形成された第1導電型表
面チャンネル領域からなる接合ゲート型FETと、該表
面チャンネル領域上に絶縁膜を介して形成された絶縁ゲ
ート電極とを有し、上記接合ゲート型FETのソースと
上記絶縁ゲート電極とを電気的に接続してなることを特
徴とするものである。
体基板表面部の第1導電型ウェル内に形成された電荷転
送用の第2導電型埋込チャンネル領域と、該埋込チャン
ネル領域によって互いに離間せしめられるように形成さ
れた第1導電型ソース・ドレイン領域及び上記電荷転送
用埋込チャンネル領域表面部に形成された第1導電型表
面チャンネル領域からなる接合ゲート型FETと、該表
面チャンネル領域上に絶縁膜を介して形成された絶縁ゲ
ート電極とを有し、上記接合ゲート型FETのソースと
上記絶縁ゲート電極とを電気的に接続してなることを特
徴とするものである。
従って、本発明転送電荷増幅装置によれば、埋込チャン
ネル領域を流れる信号電荷によって埋込チャンネル領域
より基板表面側の表面チャンネル領域を流れる出力トラ
ンジスタたる接合ゲート型FETのドレイン電流を変調
することにより信号電荷の検出ができ、表面チャンネル
領域が半導体基板の表面側に形成されているのでショー
トチャンネル効果を防ぐことができ、gmを高くできる
。そして、接合ゲート型FETのソースを絶縁ゲート電
極に接続することにより正帰還することができるので更
に変換効率を高めることができるのである。
ネル領域を流れる信号電荷によって埋込チャンネル領域
より基板表面側の表面チャンネル領域を流れる出力トラ
ンジスタたる接合ゲート型FETのドレイン電流を変調
することにより信号電荷の検出ができ、表面チャンネル
領域が半導体基板の表面側に形成されているのでショー
トチャンネル効果を防ぐことができ、gmを高くできる
。そして、接合ゲート型FETのソースを絶縁ゲート電
極に接続することにより正帰還することができるので更
に変換効率を高めることができるのである。
図面は本発明転送電荷増幅装置の一つの実施例を説明す
るためのもので、第1図は平面図、第2図は第1図の2
−2線に沿う断面図、第3図は第1図の3−3線に沿う
断面図、第4図は回路図、第5図は回路の動作特性図で
ある。 符号の説明 2・・・第1導電型ウェル、 3・・・第2導電型埋込チャンネル領域、4・・・第1
導電型表面チャンネル領域、5・・・ソース領域、 6・・・ドレイン領域、 9・・・絶縁ゲート電極、 10・・・ゲート絶縁膜。 6コ (’J
るためのもので、第1図は平面図、第2図は第1図の2
−2線に沿う断面図、第3図は第1図の3−3線に沿う
断面図、第4図は回路図、第5図は回路の動作特性図で
ある。 符号の説明 2・・・第1導電型ウェル、 3・・・第2導電型埋込チャンネル領域、4・・・第1
導電型表面チャンネル領域、5・・・ソース領域、 6・・・ドレイン領域、 9・・・絶縁ゲート電極、 10・・・ゲート絶縁膜。 6コ (’J
Claims (1)
- (1)半導体基板表面部の第1導電型ウェル内に形成さ
れた電荷転送用の第2導電型埋込チャンネル領域と、 上記埋込チャンネル領域によって互いに離間せしめられ
るように形成された第1導電型のソース・ドレイン領域
及び上記電荷転送用埋込チャンネル領域表面部に形成さ
れた第1導電型表面チャンネル領域からなる接合ゲート
型FETと、 上記表面チャンネル領域上に絶縁膜を介して形成された
絶縁ゲート電極と、を有し、 上記接合ゲート型FETのソースと上記絶縁ゲート電極
とを電気的に接続してなる ことを特徴とする転送電荷増幅装置
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2274219A JPH04148536A (ja) | 1990-10-12 | 1990-10-12 | 転送電荷増幅装置 |
US07/773,446 US5229630A (en) | 1990-10-12 | 1991-10-09 | Charge transfer and/or amplifying device of low noise to detect signal charges at a high conversion efficiency |
EP91117246A EP0480412B1 (en) | 1990-10-12 | 1991-10-09 | Charge transfer and/or amplifying device |
DE69120367T DE69120367T2 (de) | 1990-10-12 | 1991-10-09 | Ladungsübertragungs- und/oder Verstärkungsanordnung |
KR1019910017858A KR920008964A (ko) | 1990-10-12 | 1991-10-11 | 전송 전하 증폭 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2274219A JPH04148536A (ja) | 1990-10-12 | 1990-10-12 | 転送電荷増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04148536A true JPH04148536A (ja) | 1992-05-21 |
Family
ID=17538687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2274219A Pending JPH04148536A (ja) | 1990-10-12 | 1990-10-12 | 転送電荷増幅装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5229630A (ja) |
EP (1) | EP0480412B1 (ja) |
JP (1) | JPH04148536A (ja) |
KR (1) | KR920008964A (ja) |
DE (1) | DE69120367T2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3401808B2 (ja) * | 1992-04-16 | 2003-04-28 | ソニー株式会社 | 電荷転送装置 |
JP2780564B2 (ja) * | 1992-05-20 | 1998-07-30 | 日本電気株式会社 | 電荷転送装置 |
US5436476A (en) * | 1993-04-14 | 1995-07-25 | Texas Instruments Incorporated | CCD image sensor with active transistor pixel |
KR950002084A (ko) * | 1993-06-22 | 1995-01-04 | 오가 노리오 | 전하전송장치 |
US5357128A (en) * | 1993-08-27 | 1994-10-18 | Goldstar Electron Co., Ltd. | Charge detecting device |
JP3031815B2 (ja) * | 1994-04-01 | 2000-04-10 | シャープ株式会社 | 電荷検出素子及びその製造方法並びに電荷転送検出装置 |
WO1996000452A2 (en) * | 1994-06-23 | 1996-01-04 | Philips Electronics N.V. | Charge coupled device, and imaging device comprising such a charge coupled device |
DE102012206089B4 (de) | 2012-03-15 | 2017-02-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterstruktur, verfahren zum betreiben derselben und herstellungsverfahren |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1457253A (en) * | 1972-12-01 | 1976-12-01 | Mullard Ltd | Semiconductor charge transfer devices |
GB1548877A (en) * | 1975-06-26 | 1979-07-18 | Mullard Ltd | Semiconductor devices |
DE2911726C2 (de) * | 1978-03-27 | 1985-08-01 | Ncr Corp., Dayton, Ohio | Verfahren zur Herstellung eines Feldeffekttransistors |
US4672645A (en) * | 1978-10-23 | 1987-06-09 | Westinghouse Electric Corp. | Charge transfer device having an improved read-out portion |
JPS61187368A (ja) * | 1985-02-15 | 1986-08-21 | Toshiba Corp | 電荷転送装置 |
JP2666928B2 (ja) * | 1987-07-13 | 1997-10-22 | 株式会社東芝 | 電荷転送素子の出力検出器 |
JPH0771235B2 (ja) * | 1989-01-10 | 1995-07-31 | 三菱電機株式会社 | 電荷検出回路の駆動方法 |
-
1990
- 1990-10-12 JP JP2274219A patent/JPH04148536A/ja active Pending
-
1991
- 1991-10-09 EP EP91117246A patent/EP0480412B1/en not_active Expired - Lifetime
- 1991-10-09 DE DE69120367T patent/DE69120367T2/de not_active Expired - Fee Related
- 1991-10-09 US US07/773,446 patent/US5229630A/en not_active Expired - Fee Related
- 1991-10-11 KR KR1019910017858A patent/KR920008964A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
DE69120367D1 (de) | 1996-07-25 |
US5229630A (en) | 1993-07-20 |
DE69120367T2 (de) | 1997-02-13 |
EP0480412A3 (en) | 1993-04-21 |
EP0480412B1 (en) | 1996-06-19 |
EP0480412A2 (en) | 1992-04-15 |
KR920008964A (ko) | 1992-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4733286A (en) | Semiconductor photoelectric converting device | |
US20080055451A1 (en) | Solid-state imaging device and imaging apparatus | |
EP0096725A1 (en) | Semiconductor image pick-up device | |
JPH04148536A (ja) | 転送電荷増幅装置 | |
GB1587957A (en) | Charge transfer device | |
JP3036175B2 (ja) | 電荷転送装置 | |
EP0282557B1 (en) | Output circuit for image sensor | |
US20020105038A1 (en) | Mos-transistor for a photo cell | |
CA1245372A (fr) | Dispositif semiconducteur bipolaire et circuit mos incorporant un tel dispositif | |
JP2586307B2 (ja) | 電荷転送装置 | |
JP3591633B2 (ja) | 固体撮像素子 | |
JP2589694B2 (ja) | 電荷転送装置 | |
JP3084034B2 (ja) | 半導体装置 | |
JP2590135B2 (ja) | 電荷入力回路 | |
JPS6122490B2 (ja) | ||
JP2611634B2 (ja) | 電荷転送素子 | |
JPH088359B2 (ja) | 半導体装置 | |
JPH0718759B2 (ja) | ゲート結合入力方式信号入力回路 | |
JPS63224256A (ja) | Mosトランジスタ | |
JP3089885B2 (ja) | 半導体装置 | |
JPH07254691A (ja) | 固体撮像装置の製造方法 | |
JPH0718760B2 (ja) | ゲート入力方式信号入力回路 | |
JPS5856465A (ja) | 電荷転送装置 | |
JPH025569A (ja) | 静電誘導トランジスタ | |
JPH0444468B2 (ja) |