DE69120440T2

DE69120440T2 - Mehrfachgatter-Dünnfilmtransistor

Info

Publication number: DE69120440T2
Application number: DE69120440T
Authority: DE
Inventors: Kinya Kato; Kenji Nakazawa; Shiro Suyama; Keiji Tanaka
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1990-03-02
Filing date: 1991-03-04
Publication date: 1997-01-09
Anticipated expiration: 2011-03-05
Also published as: EP0444712B1; KR910017674A; DE69120440D1; EP0444712A1; KR940008262B1; US5124769A

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf einen Dünnfilmtransistor, der zur Verwendung als Schaltelement geeignet ist, und spezieller auf einen Dünnfilmtransistor mit einem kleinen Ausstrom oder einem hohen An/Ausstromverhältnis.

Beschreibung des Standes der Technik

Ein Dünnfilmtransistor ist im Stand der Technik wohl bekannt, wie in Fig. 1A gezeigt ist, in welcher nur die grundlegende Transistorstruktur diagrammartig dargestellt ist. In der Zeichnung schließt der Transistor ein Kanalbildungsgebiet 1 ein, Source- und Draingebiete 2 und 3, einen Gateisolierfilm 4 und eine Gateelektrode 5.
Das Kanalbildungsgebiet 1 ist ein dünner Halbleiterfilm aus Polysilizium oder amorphen Silizium, in welchem beispielsweise absichtlich weder eine Verunreinigung vom n-Typ, noch vom p-Typ eindotiert ist, oder mit einer ausreichend niedrigen Verunreinigungskonzentration vom n-Typ oder p-Typ. Die Source- und Draingebiete 2 und 3 sind jeweils ein aus Polysilizium oder amorphem Silizium gebildeter, dünner Halbleiterfilm, beispielsweise mit einer ausreichend hohen Verunreinigungskonzentration vom n-Typ oder p-Typ im Vergleich mit der des Kanalbildungsgebietes, die an ersten und zweiten verschiedenen Positionen angrenzend an das Kanalbildungsgebiet 1 angeordnet sind. Ferner ist die Gateelektrode 5 über einer Hauptebene 1a des Kanalbildungsgebietes 1 und zwischen dem Sourcegebiet 2 und dem Draingebiet 3 gebildet, über den Gateisolierfilm 4, der beispielsweise aus Siliziumoxid gebildet ist.
Wenn in dem wie oben konstruierten Dünnfilmtransistor des Standes der Technik von einer Steuerspannungsversorgung 8 eine positive Steuerspannung an die Gateelektrode 5 angelegt wird, wobei das Sourcegebiet 2 auf null Volt liegt, wie in Fig. 1A-1 gezeigt, wird der Bereich zwischen den Source- und Draingebieten 2 und 3 eingeschaltet, unter der Bedingung, daß eine positive Spannung von einer anderen Spannungsversorgung 6 über eine Last 7 an das Draingebiet 3 angelegt wird, weil eine Kanalschicht 10 vom n-Typ in dem Kanalbildungsgebiet 1 und unter der Gateelektrode 5 gebildet wird, um sich von dem Gateisolierfiln 4 in der Richtung entgegengesetzt der Gateelektrode 5 zu erstrecken, und sich zwischen den Source- und Draingebieten 2 und 3 zu erstrecken, so daß Strom von der Spannungsversorgung 6 an die Last 7 geliefert wird.
Wenn unter diesen Bedingungen eine negative Steuerspannung von der Steuerspannungsversorgung 8 mit dem Sourcegebiet 2 als Null-Volt-Niveau an die Gateelektrode 5 angelegt wird, wie in Fig. 1A-2 gezeigt, wird ein Rückwärts-pn-Übergang 12 zwischen dem Draingebiet 3 vom n-Typ und der Kanalschicht 11 vom p-Typ gebildet, weil eine Kanalschicht 11 vom p-Typ in dem Kanalbildungsgebiet 1 und unter der Gateelektrode 5 gebildet wird, um sich von dem Gateisolierfilm 4 in der Richtung entgegengesetzt zur Gateelektrode 5 auszudehnen und sich zwischen den Source- und Draingebieten 2 und 3 zu erstrecken, so daß der Bereich zwischen den Source- und Draingebieten 2 und 3 ausgeschaltet wird und deshalb kein Strom von der Spannungsversorgung 6 an die Last 7 geliefert wird.
Demgemäß kann der in Fig. 1A gezeigte Dünnfilmtransistor des Standes der Technik bevorzugt als Schaltelement verwendet werden.
Ferner wurde ein weiterer Dünnfilmtransistor des Standes der Technik von demselben Anmelder vorgeschlagen, wie in Fig. 1B gezeigt ist. In der Zeichnung ist dieser Dünnfilmtransistor des Standes der Technik in Fig. 1B im wesentlichen in seiner Struktur derselbe wie der vorangehende, in Fig. 1A gezeigte Transistor des Standes der Technik, außer daß ein Versatzgebiet 20 (offset region) eines dünnen Halbleiterfilms aus Polysilizium oder amorphem Silizium, beispielsweise mit einer niedrigeren Verunreinigungskonzentration vom n-Typ als die des Draingebietes 3, zwischen das Kanalbildungsgebiet 1 und das Draingebiet 3 eingefügt ist. Deshalb wurden dieselben Bezugsziffern für ähnliche Elemente, welche dieselben Funktionen haben, beibehalten, ohne eine detaillierte Beschreibung von diesen zu wiederholen.
Wenn in diesem Dünnfilmtransistor des Standes der Technik, der wie oben beschrieben konstruiert ist, eine positive Steuerspannung von einer Steuerspannungsversorgung 8 an die Gateelektrode 5 mit dem Sourcegebiet 2 als Null-Volt-Niveau angelegt wird, wird unter der Bedingung, daß eine positive Spannung einer Spannungsversorgung 6 über eine Last 7 an das Draingebiet 3 angelegt wird, ein Bereich zwischen dem Sourcegebiet 2 und dem Draingebiet 3 über das Versatzgebiet 20 eingeschaltet, so daß Strom von der Spannungsversorgung 6 an die Last 7 geliefert wird, weil eine Kanalschicht 10 vom n-Typ in dem Kanalbildungsgebiet 1 unter der Gateelektrode 5 gebildet wird, um sich von dem Gateisolierfilm 4 in der Richtung entgegengesetzt der Gateelektrode 5 auszudehnen, und sich zwischen dem Sourcegebiet 2 und dem Offsetgebiet 20 in derselben Weise wie im Fall des in Fig. 1A gezeigten Transistors des Standes der Technik zu erstrecken.
Wenn ferner unter diesen Bedingungen eine negative Spannung von der Steuerspannungsversorgung 8 an die Gateelektrode 5 mit dem Sourcegebiet 2 als Null-Volt-Niveau angelegt wird, wie in Fig. 1B-2 gezeigt, wird ein Rückwärts-pn-Übergang 13 zwischen dem Versatzgebiet 20 vom n-Typ und der Kanalschicht 11 vom p-Typ gebildet, weil eine Kanalschicht 11 vom p-Typ in dem Kanalbildungsgebiet 1 und unter der Gateelektrode 5 gebildet wird, um sich von dem Gateisolierfilm 4 in der Richtung entgegengesetzt zur Gateelektrode 5 auszudehnen und sich zwischen dem Sourcegebiet 2 und dem Offsetgebiet 20 in derselben Weise wie im Fall des in Fig. 1A gezeigten Transistors des Standes der Technik zu erstrecken, so daß der Bereich zwischen den Source- und Draingebieten 2 und 3 ausgeschaltet und deshalb kein Strom von der Spannungsversorgung an die Last 7 geliefert wird.
Demgemäß kann der in Fig. 1B gezeigte Dünnfilmtransistor des Standes der Technik bevorzugt als Schaltelement in derselben Weise wie im Fall des in Fig. 1A gezeigten Transistors des Standes der Technik verwendet werden.
Im Fall des in Fig. 1A gezeigten Dünnfilmtransistors des Standes der Technik ist, wie bereits erläutert, die Kanalschicht 11 vom p-Typ in dein Kanalbildungsgebiet 1 gebildet, wenn der Transistor von An (wie in Fig. 1A-1 gezeigt) nach Aus geschaltet wird (wie in Fig. 1A-2 gezeigt). In diesem Ausschaltzustand wird jedoch an den pn-Übergang 12 zwischen dem Draingebiet 3 vom n-Typ und der Kanalschicht 11 vom p-Typ eine Verarmungsschicht in solcher Weise gebildet, daß sie sich jeweils sowohl zum Draingebiet 3 als auch zur Kanalschicht 11 hin erstreckt. Weil das Draingebiet 3 aus einem Halbleiter mit einer relativ hohen n-Typ- Verunreinigungsatomkonzentration gebildet ist, wird in diesem Fall die Breite der sich zum Draingebiet hin erstreckenden Verarmungsschicht relativ schmal. Das heißt, weil die Verarmungsschicht, die an diesem pn-Übergang 12 existiert, in ihrer Breite relativ schmal ist, wird, wenn der Transistor abgeschaltet gehalten wird, ein relativ hohes elektrisches Feld an der Verarmungsschicht des pn-Überganges 12 zwischen dem Draingebiet 3 und der Kanalschicht 11 gebildet, so daß ein Problem darin vorhanden ist, daß ein relativ großer Leckstrom von dem Draingebiet 3 an das Sourcegebiet 2 durch Traps fließt, die an der Verarmungsschicht existieren, die sich zwischen dem Draingebiet 3 und der Kanalschicht 11 in dem Ausschaltzustand des Transistors erstreckt.
Im Fall des in Fig. 1B gezeigten Dünnfilmtransistors des Standes der Technik wird, wie bereits erläutert, eine p-Typ- Kanalschicht 11 in dem Kanalbildungsgebiet 1 gebildet, wenn der Transistor von An (wie in Fig. 1B-1 gezeigt) nach Aus geschaltet wird (wie in Fig. 1B-2 gezeigt) . In diesem Fall wird in derselben Weise wie bei dem in Fig. 1A gezeigten Transistor eine Verarmungsschicht an dem pn-Übergang 13 zwischen dem n-Typ-Versatzgebiet 20 und der p-Typ- Kanalschicht 11 in solch einer Weise gebildet, daß sie sich sowohl zum Versatzgebiet 20 als auch zur Kanalschicht 11 hin erstreckt. Weil in diesem Transistor das Versatzgebiet 20 aus einem Halbleiter mit einer relativ niedrigen n-Typ- Verunreinigungskonzentration gebildet ist, ist die Breite der sich zum Versatzgebiet 20 hin erstreckenden Verarmungsschicht relativ groß. Das heißt, weil die an dem pn-Übergang 13 existierende Verarmungsschicht relativ breit ist, wird, wenn der Transistor abgeschaltet gehalten wird, ein relativ niedriges elektrisches Feld an der Verarmungsschicht an dein pn-Übergang 13 zwischen dem Versatzgebiet 20 und der Kanalschicht 11 gebildet, so daß ein relativ niedriger Leckstrom von dem Draingebiet 3 über Defekte zum Sourcegebiet 2 fließt, die (falls vorhanden) sowohl an den Verarmungsschichten existieren, die sich zum Versatzgebiet 3 hin erstrecken, als auch an der Kanalschicht 11 in dem Ausschaltzustand des Transistors. Das heißt, in dem in Fig. 1B gezeigten Transistor ist es möglich, den von dem Draingebiet 3 zum Sourcegebiet 2 fließenden Leckstrom merklich zu reduzieren, wenn der Transistor ausgeschaltet gehalten wird. Wenn jedoch im Fall des in Fig. 1B gezeigten Dünnfilmtransistors des Standes der Technik das Versatzgebiet 20 mit solch einer niedrigen Konzentration gebildet ist, daß der Ausstrom ausreichend unterdrückt werden kann, ist ein Problem darin vorhanden, daß der An-Strom extrem reduziert wird, weil der Widerstand dieses Gebietes 20 höher wird als der des Kanals 10 des in dem aktiven Gebiet 1 gebildeten Draingebietes 3, weil ein Versatzgebiet 20 zwischen dem Kanalbildungsgebiet 1 und dem Draingebiet 3 mittels eines dünnen Halbleiterfilms mit einer relativ niedrigen n-Typ- Verunreinigungskonzentration im Vergleich mit der des Draingebietes 3 gebildet werden muß, existiert ein Problem darin, daß der Herstellungsprozeß kompliziert ist, um das Versatzgebiet 20 herzustellen, und deshalb sind die Herstellungskosten hoch.
Aus Proceedings of the IEEE, Band 55, Nr. 7, Seiten 1217 - 1218, ist ein Dünnfilmtransistor gemäß dem Oberbegriff der Ansprüche 1 und 6 bekannt, welcher zwei asymmetrische isolierte Gates auf den gegenüberliegenden Flächen eines polykristallinen Cadmiumselenidfilms einschließt. Diese Struktur dient dazu, eine Spannungsverstärkung mit variabler Transkonduktanz und Schwelle bereitzustellen.
Aus FR-A-1 505 959 ist ein Doppelgate-Feldeffekttransistor bekannt, mit einer ersten Gateelektrode zum Empfangen eines Eingangssignals und einem zweiten, als Schirmgate wirkenden Gate, so daß die Vorrichtung in einer ähnlichen Weise wie eine Vakuumröhre arbeitet. Das Schirmgate dient dazu, daß sich der Kanal über die gesamte Distanz zwischen den Source- und Drainelektroden der Vorrichtung erstreckt. Signalgate und Schirmgate sind auf einer Isolierschicht oberhalb des Kanalgebietes zwischen den Source- und Drainelektroden gebildet.

ZUSANNENFASSUNG DER ERFINDUNG

Im Hinblick auf diese Probleme ist es deshalb die Aufgabe der vorliegenden Erfindung, einen neuen Dünnfilmtransistor bereitzustellen, welcher den An-Strom vergrößern kann und den zwischen dem Draingebiet und dem Sourcegebiet fließenden Aus- Strom verkleinern kann, d.h. das An-/Ausstromverhältnis des Dünnfilmtransistors verbessern kann.
Um die obige Aufgabe zu lösen, umfaßt der Dünnfilmtransistor gemäß einem ersten Aspekt der vorliegenden Erfindung:
(a) ein Sourcegebiet, das aus einem Halbleiterfilm eines ersten Leitfähigkeitstyps an einem ersten Ende des Halbleitersubstrats gebildet ist;
(b) ein Draingebiet, das aus demselben Halbleiterfilm des ersten Leitfähigkeitstyps an einem zweiten Ende des Halbleitersubstrats gebildet ist;
(c) ein Kanalbildungsgebiet, das aus dem Dünnfilm- Halbleitersubstrat mit niedriger Verunreinigungskonzentration zwischen den Source- und Draingebieten gebildet ist;
(d) ein erstes Gate, das über dem Kanalbildungsgebiet über einen ersten Gateisolierfilm gebildet ist; und
(e) ein zweites Gate, das über dem Kanalbildungsgebiet über einen zweiten Gateisolierfilm gebildet ist,
gekennzeichnet durch:
(f) ein drittes Gate, das über dem Kanalbildungsgebiet über einen dritten Gateisolierfilm gebildet ist, um das erste Gate zwischen den zweiten und dritten Gates anzuordnen, und worin das erste Gate und die zweiten und dritten Gates alle auf einer ersten Hauptebene des Kanalbildungsgebietes gebildet sind.
Gemäß einem zweiten Aspekt betrifft die vorliegende Erfindung einen in einem Dünnfilm-Halbleitersubstrat gebildeten Dünnfilmtransistor, mit
(a) einem Sourcegebiet, das aus einem halbleitenden Film eines ersten Leitfähigkeitstyps an einem ersten Ende des Halbleitersubstrats gebildet ist;
(b) einem Draingebiet, das aus demselben Halbleiterfilm des ersten Leitfähigkeitstyps an einem zweiten Ende des Halbleitersubstrats gebildet ist;
(c) einem Kanalbildungsgebiet, das aus dem Dünnfilm- Halbleitersubstrat mit einer niedrigen Verunreinigungskonzentration zwischen den Source- und Draingebieten gebildet ist;
(d) einem ersten Gate, das über dem Kanalbildungsgebiet über einen ersten Gateisolierfilm gebildet ist; und
(e) einem zweiten Gate, das über dem Kanalbildungsgebiet über einen zweiten Gateisolierfilm gebildet ist,
gekennzeichnet durch:
(f) ein drittes Gate, das über dem Kanalbildungsgebiet über einen dritten Gateisolierfilm gebildet ist, um das erste Gate zwischen den zweiten und dritten Gates anzuordnen, und worin das erste Gate auf einer ersten Hauptebene des Kanalbildungsgebietes gebildet ist, und die zweiten und dritten Gates auf einer zweiten Hauptebene gegenüber der ersten Hauptebene der Kanalbildungsgebiete gebildet sind.
In der vorliegenden Erfindung werden erste und zweite Spannungen an die ersten und zweiten Gates (51, 52) angelegt, um Kanalschichten (101, 102) eines ersten Leitfähigkeitstyps in dem Kanalbildungsgebiet unter den ersten und zweiten Gateisolierfilmen (41, 42) zu bilden, wenn der Transistor eingeschaltet wird. Wenn eine dritte Spannung entgegengesetzt der ersten Spannung an das erste Gate (51) angelegt wird, um eine Kanalschicht (103) eines zweiten Leitfähigkeitstyps in dem Kanalbildungsgebiet unter dem ersten Gateisolierfilm (41) zu bilden, und die zweite Spannung an das zweite Gate (52) angelegt wird, um die Kanalschicht (102) des ersten Leitfähigkeitstyps in dem Kanalbildungsgebiet unter dem zweiten Gateisolierfilm (42) zu bilden, wenn der Transistor ausgeschaltet hat, wird ein pn-Übergang (100) in dem Kanalbildungsgebiet (1) unter zwischen den ersten und zweiten Gateisolierfilmen (41, 42) gebildet, um einen zwischen den Source- und Draingebieten fließenden Ausstrom zu reduzieren.
Wenn eine dritte Spannung entgegengesetzt der ersten Spannung an die ersten und zweiten Gates angelegt wird, wird in dem Kanalbildungsgebiet unter dem zweiten Gateisolierfilm (42) eine Kanalschicht (103) eines zweiten Leitfähigkeitstyps gebildet, und dieselbe Kanalschicht (104) vom zweiten Leitfähigkeitstyp mit einer niedrigeren Trägerkonzentration als die (103) unter dem ersten Gateisolierfilm (41) in dem Kanalbildungsgebiet unter dem zweiten Gateisolierfilm (42), wenn der Transistor ausgeschaltet wird, so daß eine breite Verarinungsschicht (110) zwischen dem Source- oder Draingebiet (2, 3) und der Halbleiterschicht (104) vom zweiten Leitfähigkeitstyp gebildet wird, um einen zwischen den Source- und Draingebieten fließenden Ausstrom zu reduzieren.
Gemäß dem ersten Aspekt der vorliegenden Erfindung umfaßt der Transistor ferner ein drittes Gate (53), das über dem Kanalbildungsgebiet über einen dritten Gateisolierfilm (53) gebildet ist, so daß das erste Gate zwischen dem zweiten und dritten Gate angeordnet ist, und ferner sind das erste Gate (51) und die zweiten und dritten Gates (52, 53) alle auf einer ersten Hauptebene (1a) des Kanalbildungsgebietes gebildet. Gemäß dem zweiten Aspekt der vorliegenden Erfindung umfaßt der Transistor ferner ein drittes Gate (53), das über einen dritten Gateisolierfilm (43) über dem Kanalbildungsgebiet gebildet ist, um das erste Gate zwischen den zweiten und dritten Gates anzuordnen, und ferner ist das erste Gate (51) auf einer ersten Hauptebene (1a) des Kanalbildungsgebietes gebildet, und die zweiten und dritten Gates (52, 53) sind auf einer zweiten Hauptebene (1b) gegenüber der ersten Hauptebene des Kanalbildungsgebietes gebildet.
Um den Transistor mit vier Anschlüssen zu einem Transistor mit drei Anschlüssen zu modifizieren, werden zwei Dioden oder zwei Kondensatoren von dem ersten Gate zu den zweiten und dritten Gates geschaltet, oder leitende Drähte oder Dioden werden von dem Draingebiet jeweils zu den zweiten und dritten Gates geschaltet.
Weil in dem Dünnfilmtransistor gemäß der vorliegenden Erfindung zwei Subgates zusätzlich zu dem Hauptgate vorgesehen sind, ist es möglich, zwei pn-Übergänge zu bilden, die von zwei elektrischen Feldern mit verschiedener Polarität in dem Kanalbildungsgebiet unter zwischen dem Source- und Draingebiet induziert werden, durch Anlegen einer ersten Spannung an das Hauptgate und einer zweiten Spannung an die Subgates, wenn der Transistor ausgeschaltet hat. Als Ergebnis ist es möglich, den zwischen den Source- und Draingebieten fließenden Ausschaltleckstrom deutlich zu reduzieren.
Ferner ist es möglich, wenigstens eine breite Verarrnungsschicht zu bilden, die durch zwei Felder mit derselben Polarität und verschiedener Intensität zwischen der Kanalschicht unter den Subgates und dem Source- und Draingebiet induziert werden, es ist möglich, den Ausschaltleckstrom, der zwischen den Source- und Draingebieten fließt, deutlich zu reduzieren.
Weil es ferner möglich ist, einen Dünnfilmtransistor mit vier Anschlüssen einschließlich zweier verbundener Subgates gemäß der vorliegenden Erfindung zu einer Vorrichtung mit drei Anschlüssen durch Verbinden des Hauptgates mit den Subgates über eine Diode oder einen Kondensator oder durch direktes Verbinden des Draingebietes mit den Subgates zu modifizieren, wenn der Transistor gebildet wird, kann der Dünnfilmtransistor in derselben Weise wie die gewöhnlichen Transistoren mit drei Anschlüssen verwendet werden.
Weil der Dünnfilmtransistor ferner gemäß dem gewöhnlichen Transistorherstellungsprozeß gebildet werden kann, ohne spezielle Herstellungsschritte, ist es möglich, die Produktionsausbeute zu verbessern und deshalb den Dünnfilmtransistor preisgünstig herzustellen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1A, 1A-1 und 1A-2 sind diagrammartige Querschnitte, welche einen ersten Dünnfilmtransistor des Standes der Technik zeigen, in welchen Fig. 1A die grundlegende Struktur davon zeigt, Fig. 1A-1 den Einschaltzustand zeigt, und Fig. 1A-2 den Ausschaltzustand zeigt;
Fig. 1B, 1B-1 und 1B-2 sind diagrammartige Querschnitte, welche einen zweiten Dünnfilmtransistor des Standes der Technik zeigen, in welchen Fig. 1B die grundlegende Struktur davon zeigt. Fig. 1B-1 zeigt den Einschaltzustand, und Fig. 1B-2 zeigt den Ausschaltzustand;
Fig. 2, 2-1, 2-2 sind diagrammartige Querschnitte, welche einen weiteren Dünnfilmtransistor zeigen, in welchen Fig. 2 die grundlegende Struktur davon zeigt, Fig. 2-1 den Einschaltzustand zeigt und Fig. 2-2 den Ausschaltzustand zeigt;
Fig. 2A, 2B und 2C sind diagrammartige Querschnitte, welche erste, zweite bzw. dritte Modifikationen des weiteren Dünnfilmtansistors zeigen;
Fig. 2D, 2D-1 und 2D-2 sind diagrammartige Querschnitte, welche eine vierte Modifikation des weiteren Dünnfilmtransistors zeigen, in welchen Fig. 2D die grundlegende Struktur davon zeigt, Fig. 2D-1 den Einschaltzustand zeigt und Fig. 2D-2 den Ausschaltzustand zeigt;
Fig. 3, 3-1, 3-2 sind diagrammartige Querschnitte, welche noch einen anderen Dünnfilmtransistor zeigen, in weichen Fig. 3 die grundlegende Struktur davon zeigt, Fig.3-1 den Einschaltzustand zeigt und Fig. 3-2 den Ausschaltzustand zeigt;
Fig. 4, 4-1, 4-2, 4-3 sind diagrammartige Querschnitte, welche ein erstes Ausführungsbeispiel des Dünnfilmtransistors gemäß der vorliegenden Erfindung zeigen, in welchen Fig. 4 die grundlegende Struktur davon zeigt, Fig. 4-1 den Einschaltzustand zeigt und Fig. 4-2 den Ausschaltzustand zeigt;
Fig. 5, 5-1, 5-2 sind diagrammartige Querschnitte, welche ein zweites Ausführungsbeispiel des Dünnfilmtransistors gemäß der vorliegenden Erfindung zeigen, in welchen Fig. 5 die grundlegende Struktur davon zeigt, Fig. 5-1 den Einschaltzustand zeigt, und Fig. 5-2 den Ausschaltzustand zeigt;
Fig. 6A, 6B und 6C sind praktischere Querschnitte, welche die dritte Modifikation des ersten Ausführungsbeispiels des Dünnfilmtransistors gemäß der vorliegenden Erfindung (gezeigt in Fig. 4) zeigen, in welcher die ersten, zweiten und dritten Gates aus verschiedenem Material und mit verschiedener Dicke gebildet sind, und ferner zeigt Fig. 6C ein Beispiel, in welchem das Kanalbildungsgebiet in einer anderen Weise von den Source- und Draingebieten gebildet ist;
Fig. 7A und 7B sind praktischere Querschnitte, welche die sechste Modifikation des ersten Ausführungsbeispiels des Dünnfilmtransistors gemäß der vorliegenden Erfindung (gezeigt in Fig. 4) zeigen, in welcher die ersten, zweiten und dritten Gates aus verschiedenem Material und mit verschiedener Dicke gebildet sind;
Fig. 8A und 8B sind praktischere Querschnitte, welche die vierte Modifikation des zweiten Ausführungsbeispiels des Dünnfilmtransistors gemäß der vorliegenden Erfindung (gezeigt in Fig. 5) zeigen, in welcher die ersten, zweiten und dritten Gates aus demselben Material und mit verschiedener Dicke gebildet sind;
Fig. 9A, 9B, 9C und 9D sind diagrammartige Querschnitte, weiche den weiteren Dünnfilmtransistor (gezeigt in Fig. 2) zeigen, in weichen Fig. 9A eine Diode zeigt, Fig. 9B zwei Dioden zeigt, Fig. 9C einen Draht zeigt und Fig. 9D eine Diode und einen Kondensator zeigt, alle jeweils, um einen Dünnfilmtransistor mit drei Anschlüssen zu realisieren;
Fig. 10A, 10B, 10C und 10D sind diagrammartige Querschnitte, welche das erste Ausführungsbeispiel des in Fig. 4 gezeigten Dünnfilmtransistors zeigen, in welchen Fig. 10A eine Diode und einen Draht zeigt, Fig. 10B vier Dioden zeigt, Fig. 10C Drähte zeigt und Fig. 10D zwei Dioden und zwei Kondensatoren zeigt, alle jeweils, um einen Dünnfilmtransistor mit drei Anschlüssen zu realisieren;
Fig. 11A, 11B, 11C und 11D sind praktischere Querschnitte, welche das erste Ausführungsbeispiel des Dünnfilmtransistors mit drei Anschlüssen zeigen, in welchen Fig. 11A der Fig. 10A entspricht; Fig. 11B der Fig. 10B entspricht; Fig. 11C der Fig. 10C entspricht und Fig. 11D der Fig. 10D entspricht,
Fig. 12 ist ein Schaltkreisdiagramm, welches eine SRAM-Zelle zeigt, die aus zwei gestapelten CMOS des Standes der Technik gebildet ist;
Fig. 13A ist ein diagrammartiger Querschnitt, welcher einen gestapelten CMOS des Standes der Technik zeigt;
Fig. 13B ist ein äquivalentes Schaltkreisdiagramm des in Fig. 13A gezeigten, gestapelten CMOS des Standes der Technik;
Fig. 14A ist ein diagrammartiger Querschnitt, welcher einen ersten gestapelten CMOS aus Dünnfilmtransistoren und MOSFET zeigt;
Fig. 14B ist ein äquivalentes Schaltkreisdiagramm des in Fig. 14A gezeigten, gestapelten CMOS;
Fig. 15A ist ein diagrammartiger Querschnitt, welcher einen zweiten gestapelten CMOS zeigt, der aus Dünnfilmtransistoren und MOSFET gebildet ist;
Fig. 15B ist ein äquivalentes Schaltkreisdiagramm des in Fig. 15A gezeigten, gestapelten CMOS;
Fig. 16A ist ein diagrammartiger Querschnitt, welcher einen dritten, gestapelten CMOS zeigt, der aus einem Dünnfilmtransistor gemäß der vorliegenden Erfindung und MOSFET gebildet ist;
Fig. 16B ist ein äquivalentes Schaltkreisdiagramm des in Fig. 16A gezeigten, gestapelten CMOS;
Fig. 17 ist eine grafische Darstellung, welche die Charakteristika zwischen der Gatespannung und dem Drainstrom bei der Drainspannung von 10 V zeigt, in welcher die gestrichelte Linie den Transistor aus amorphem Silizium des Standes der Technik zeigt, und die durchgezogene Linie den Transistor aus amorphem Silizium der vorliegenden Erfindung zeigt;
Fig. 18A ist eine grafische Darstellung, welche dieselben Gatespannung-Drainstrom-Charakteristika bei verschiedenen Drainspannungen des in Fig. 1A gezeigten Dünnfilmtransistors aus Polysilizium des Standes der Technik zeigt;
Fig. 10B ist eine grafische Darstellung, welche dieselben Gatespannungs-Drainstrom-Charakteristika bei verschiedenen Drainspannungen des in Fig. 4C gezeigten Dünnfilmtransistors aus Polysilizium gemäß der vorliegenden Erfindung zeigt; und
Fig. 18C ist eine grafische Darstellung, welche dieselben Gatespannungs-Drainstrom-Charakteristika bei verschiedenen Drainspannungen des in Fig. 4C gezeigten Dünnfilmtransistors der vorliegenden Erfindung zeigt, in welchem die erste Gateelektrode mit der zweiten Gateelektrode ersetzt ist.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Die vorliegende Erfindung wird im folgenden detailliert anhand des Beispiels eines n-Kanal-Dünnfilmtransistors erläutert. Natürlich ist es jedoch möglich, die vorliegende Erfindung auf einen p-Kanal-Dünnfilmtransistor anzuwenden.
Fig. 2 zeigt einen weiteren Dünnfilmtransistor Der Dünnfilmtransistor umfaßt ein Kanalbildungsgebiet 1, ein Sourcegebiet 2, ein Draingebiet 3, einen ersten Gateisolierfilm 41, einen zweiten Gateisolierfilm 42, eine erste Gateelektrode 51 und eine zweite Gateelektrode 52.
Das Kanalbildungsgebiet 1 ist aus einem Halbleiterdünnfilm gebildet, der absichtlich weder n-dotiert noch p-dotiert ist oder eine ausreichend niedrige n-Typ- oder p-Typ- Verunreinigungskonzentration aufweist. Die Source- und Draingebiete 2 und 3 sind jeweils aus einem Halbleiterdünnfilm mit ausreichend hoher n-Typ- oder p-Typ- Verunreinigungskonzentration im Vergleich mit der des Kanalbildungsgebietes 1 an ersten bzw. zweiten Positionen angrenzend an das Kanalbildungsgebiet 1 gebildet. Die Source- und Draingebiete 2 und 3 können gebildet werden durch Implantieren einer n-Typ- oder p-Typ-Verunreinigung in das Kanalbildungsgebiet 1 eines polykristallinen Halbleiters (beispielsweise Polysilizium) an zwei verschiedenen Positionen (zwei gegenüberliegenden Seiten) des Kanalbildungsgebietes 1. Deshalb ist das Kanalbildungsgebiet 1 ein Bereich, der zwischen den Source- und Draingebieten 2 und 3 durch Implantieren einer Verunreinigung in ein Dünnfilmsubstrat gebildet ist. Ferner ist es ebenfalls möglich, den Halbleiterdünnfilm der Source- und Draingebiete 2 und 3 separat von dem Halbleiterdünnfilm des Kanalbildungsgebietes 1 zu bilden. Der dünne Halbleiterfilm des Kanalbildungsgebietes 1 und die Source- und Draingebiete 2 und 3 sind ein mikrokristalliner, polykristalliner oder amorpher Halbleiter.
Die erste Gateelektrode 51 ist über einer Hauptebene 1a des Kanalbildungsgebietes 1 und nahe dem Sourcegebiet 2 gebildet, um einen Bereich zwischen den Source- und Draingebieten 2 und 3 zu bedecken, über einen ersten Gateisolierfilm 41. Die zweite Gateelektrode 52 ist ebenfalls über der Hauptebene 1a des Kanalbildungsgebietes 1 und nahe dem Draingebiet 3 gebildet, um einen Bereich zwischen den Source- und Draingebieten 2 und 3 zu bedecken, über welchem die erste Gateelektrode 51 nicht gebildet ist, über einen zweiten Gateisolierfilm 42.
Die ersten und zweiten Gateisolierfilme 41 und 42 sind physikalisch miteinander verbunden oder überlappen und erstrecken sich über die gesamte Hauptebene 1a zwischen den Source- und Draingebieten 2 und 3. Ferner, obwohl nicht gezeigt, sind die ersten und zweiten Gateelektroden 51 und 52 physikalisch überlappend oder miteinander verbunden oder voneinander getrennt. Die ersten und zweiten Gateisolierfilme 41 und 42 sind aus demselben Material (beispielsweise SiO&sub2;) gebildet, und die Dicke des ersten Gateisolierfilms 41 ist dieselbe wie die des zweiten Gateisolierfilms 42.
Die Funktion des weiteren Dünnfilmtransistors wird im folgenden beschrieben.
Wenn, wie in Fig. 2-1 gezeigt, positive Steuerspannungen von einer ersten Steuerspannungsversorgung 81 an die erste Gateelektrode 51 und von einer zweiten Steuerspannungsversorgung 82 an die zweite Gateelektrode 52 mit dem Sourcegebiet 2 als Null-Volt-Niveau angelegt werden, wird unter der Bedingung, daß eine positive Spannung an das Draungebiet 3 von einer Spannungsversorgung 6 über eine Last 7 angelegt wird, das Gebiet zwischen den Source- und Draingebieten 2 und 3 eingeschaltet, so daß Strom von der Spannungsversorgung 6 an die Last 7 fließt, weil eine erste n-Typ-Kanalschicht 101 in dem Kanalbildungsgebiet 1 und unter der ersten Gateelektrode 51 gebildet wird, um sich von dem ersten Gateisolierfilm 41 in der Richtung entgegengesetzt der ersten Gateelektrode 51 auszudehnen und sich zum Sourcegebiet 2 hin zu erstrecken, und zusätzlich eine zweite n-Typ- Kanalschicht 102 in dem Kanalbildungsgebiet 1 und unter der zweiten Gateelektrode 52 gebildet wird, um sich von dem zweiten Gateisolierfilm 42 in der Richtung entgegengesetzt der zweiten Gateelektrode 52 auszudehnen und sich zu dem Draingebiet 3 zu erstrecken.
Wenn unter diesen Bedingungen eine negative Steuerspannung von der ersten Steuerspannungsversorgung 81 nur an die erste Gateelektrode 51 mit dem Sourcegebiet 2 als Null-Volt-Niveau angelegt wird, wie in Fig. 2-2 gezeigt, wird ein Rückwärts- Drain-pn-Übergang 100 zwischen den zweiten und dritten Kanalschichten 102 und 103 in einer Beziehung umgekehrter Polarität bezüglich der Spannungsversorgung 6 gebildet, so daß der Bereich zwischen den Source- und Draingebieten 2 und 3 ausgeschaltet wird und deshalb kein Strom von der Spannungsversorgung an die Last 7 geliefert wird, weil eine dritte p-Typ-Kanalschicht 103 in dem Kanalbildungsgebiet 1 und unter der ersten Gateelektrode 51 gebildet wird, um sich von dem ersten Gateisolierfilm 41 in der Richtung entgegengesetzt der ersten Gateelektrode 51 auszudehnen und sich zum Sourcegebiet 2 hin zu erstrecken.
Demgemäß kann der in Fig.2 gezeigte Dünnfilmtransistor bevorzugt als Schaltelement verwendet werden.
In dem in Fig. iA gezeigten Transistor des Standes der Technik ist der Drainübergang 12 zwischen dem Draingebiet 3 und der p-Typ-Kanalschicht 11 gebildet, die unter dem ersten (Haupt-)Gate gebildet ist. Im Gegensatz dazu wird in der vorliegenden Erfindung ein effektiver Drainübergang 100 zwischen der n-Typ-Kanalschicht 102, die durch ein elektrisches Feld unter dem zweiten (Sub-)Gate 52 induziert wird, und der unter dem ersten (Haupt-)Gate 51 gebildeten p- Typ-Kanalschicht 103 gebildet, wie in Fig. 2-2 dargestellt ist. Im Fall des zwischen dem Draingebiet 3 und der Kanalschicht 11 gebildeten Drainüberganges 12 existiert ein Problem darin, daß unvermeidlich viele zusätzliche Traps während des Herstellungsprozesses (beispielsweise während des Source- und Drainbildungsprozesses) erzeugt werden, und deshalb unvermeidbar ein Leckstrom dadurch fließt. Im Fall des zwischen der p-Typ-Kanalschicht 103 und der n-Typ- Kanalschicht 102 gebildeten Drainüberganges 100 werden die von dem Drainübergang 12 produzierten, zusätzlichen Traps nicht produziert, weil der Drainübergang 100 und diese beiden Kanalschichten 103 und 102 beide mittels elektrischer Felder in dem Kanalbildungsgebiet 1 induziert werden, die unter den ersten bzw. zweiten Gates 51 und 52 erzeugt werden, und deshalb ist es möglich, den Leckstrom merklich zu reduzieren, wenn der Transistor ausgeschaltet gehalten wird. Hier sind die Traps Gitterdefekte oder Verunreinigungsatome, welche Träger einfangen (d.h. Elektronen und Löcher).
Ferner muß in dem unter Bezugnahme auf Fig. 1B erläuterten Verfahren des Standes der Technik die Trägerkonzentration verringert werden, und deshalb muß in dem Versatzgebiet 20 der Widerstand vergrößert werden, um den Ausstrom zu reduzieren. Im Gegenteil existiert bei dem weiteren Dünnfilmtransistor ein Vorteil darin, daß es möglich ist zu verhindern, daß der Anstrom reduziert wird, weil die unter der zweiten Gateelektrode gebildete Trägerkonzentration der n-Schicht durch Ändern der an die zweite Elektrode angelegten Spannung gesteuert werden kann, die Filmdicke, die die dielektrische Konstante und die feste Ladung des zweiten Gateisolierfilms, ohne irgendeinen Einfluß auf die Ausstrom- Charakteristika auszuüben.
Das heißt, wenn die an die zweite Gateelektrode 52 angelegte Spannung konstant ist, wird die feste Ladung je größer sein, und deshalb wird das elektrische Feld je höher sein, desto kleiner die Dicke des Isolierfilms ist und desto größer die elektrische Konstante des Isolierfilms ist, mit dem Ergebnis, daß desto höher die Trägerkonzentration ist (siehe beispielsweise S.M.Sze. Physics of Semiconductor (John Wiley & Sons, New York, 1981) Kapitel 7.2).
Fig. 2A zeigt eine erste Modifikation des weiteren Dünnfilmtransistors, in welchem die Dicke des zweiten Gateisolierfilms 42 kleiner bestimmt ist als die des ersten Gateisolierfilms 41. Soweit der Absolutwert der an die ersten und zweiten Gateelektroden 51 und 52 angelegten Gatespannung in dieser Modifikation konstant ist, ist es möglich, die Trägerkonzentration (n&spplus;) in der unter der zweiten Gateelektrode 52 gebildeten Kanalschicht 104 zu erhöhen, weil ein höheres elektrisches Feld unter der zweiten Gateelektrode 52 über den zweiten dünnen Gateisolierfilm 42 gebildet wird, so daß es möglich ist, eine Differenz in der Trägerkonzentration zwischen dem Drain 3 und der Kanalschicht 104 zu eliminieren. Deshalb ist der Vorteil vorhanden, daß der An-Strom im Vergleich mit dem in Fig. 2 gezeigten Transistor erhöht werden kann.
Fig. 2B zeigt eine zweite Modifikation des weiteren Dünnfilmtransistors, in welchem die dielektrische Konstante 82 des zweiten Gateisolierfilms 42 größer bestimmt wird als 81 des ersten Gateisolierfilms 41. Soweit in dieser Modifikation der Absolutwert der Gatespannung konstant ist, ist es möglich, die Trägerkonzentration (n&spplus;) in der unter der zweiten Gateelektrode 52 gebildeten Kanalschicht 104 zu erhöhen und somit den An-Strom in derselben Weise wie der ersten, in Fig. 2A gezeigten Modifikation zu erhöhen, weil ein höheres elektrisches Feld unter der zweiten Gateelektrode 52 gebildet wird.
Fig. 2C zeigt eine dritte Modifikation des weiteren Dünnfilmtransistors, in welchem die feste Ladung Q&sub2; des zweiten Gateisoiierfilms 42 viel größer bestimmt wird als Q&sub1; des ersten Gateisolierfiims 41. Weil in dieser Modifikation ein höheres elektrisches Feld unter der zweiten Gateelektrode 52 gebildet wird, ist es möglich, denselben Vorteil wie in den ersten und zweiten Modifikationen, die in Fig. 2A und 2B gezeigt sind, zu erhalten.
In den oben erwähnten, in den Fig. 2A, 2B und 2C gezeigten ersten, zweiten und dritten Modifikationen wird der Ausschalt-Leckstrom durch den Drainübergang 100 reduziert, der zwischen den dritten und vierten Kanalschichten 103 und 104 in dem Kanalbildungsgebiet 1 gebildet ist. Im Gegensatz dazu wird in den in den Fig. 2D, 2E und 2F gezeigten, vierten, fünften und sechsten Modifikationen der Ausschalt- Leckstrom durch den Drainübergang 110 reduziert, der zwischen dem Draingebiet 3 und der vierten Kanalschicht 104 gebildet ist.
Fig. 2D zeigt eine vierte Modfikation des weiteren Dünnfilmtransistors, in welchem die Dicke des zweiten Gateisolierfiims 42 größer bestimmt wird als die des ersten Gateisolierfilms 41, welche verschieden ist von dem in Fig. 2 gezeigten, weiteren Dünnfilmtransistor
Die Funktion dieser Modifikation wird unter Bezugnahme auf die Fig. 2D-1 und 2D-2 beschrieben. Wenn, wie in Fig. 2D-1 gezeigt, eine positive Steuerspannung von einer gewöhnlichen Steuerspannungsversorgung 8 an die ersten und zweiten Gateelektroden 51 und 52 mit dem Sourcegebiet 2 als Null- Volt-Niveau angelegt wird, wird der Bereich zwischen den Source- und Draingebieten 2 und 3 unter der Bedingung, daß eine positive Spannung an das Draingebiet 3 von einer Spannungsversorgung 6 über eine Last 7 angelegt wird, eingeschaltet, so daß Strom von der Spannungsversorgung 6 an die Last 7 geliefert wird, weil eine erste n-Typ-Kanalschicht 101 in dem Kanalbildungsgebiet 1 und unter der ersten Gateelektrode 51 gebildet wird, um sich von dem ersten Gateisolierfilm 41 in der Richtung entgegengesetzt zur ersten Gateelektrode 51 auszudehnen und sich zum Sourcegebiet 2 hin zu erstrecken, und zusätzlich eine zweite n-Typ-Kanalschicht 102 in dem Kanalbildungsgebiet 1 und unter der zweiten Gateelektrode 52 gebildet wird, um sich von dem zweiten Gateisolierfilm 42 in der Richtung entgegengesetzt zur zweiten Gateelektrode 52 auszudehnen und sich zu den Draingebieten 3 und der ersten Kanalschicht 101 zu erstrecken.
Wenn unter diesen Umständen eine negative Steuerspannung von der Steuerspannungsversorgung 8 an die ersten und zweiten Gateelektroden 51 und 52 mit dem Sourcegebiet 2 als Null- Volt-Niveau angelegt wird, wie in Fig. 2D-2 gezeigt, wird, weil eine dritte p-Typ-Kanalschicht 103 in dem Kanalbildungsgebiet 1 und unter der ersten Gateelektrode 51 gebildet wird, um sich von dem ersten Gateisolierfilm 41 in der Richtung entgegengesetzt zur ersten Gateelektrode 51 auszudehnen und sich zum Sourcegebiet 2 zu erstrecken, und zusätzlich eine vierte p-Typ-Kanalschicht 104 in dem Kanalbildungsgebiet 1 und unter der zweiten Gateelektrode 52 gebildet wird, um sich von dem zweiten Gateisolierfilm 4 in der Richtung entgegengesetzt zur zweiten Gateelektrode 52 auszudehnen, und sich zum Draingebiet 3 und zur dritten Kanalschicht 103 zu erstrecken, ein pn-Übergang 110 zwischen dem Draingebiet 3 und der vierten Kanalschicht 104 in einer Beziehung umgekehrter Polarität bezüglich der Spannungsversorgung 6 gebildet, so daß der Bereich zwischen den Source- und Draingebieten 2 und 3 ausgeschaltet wird und deshalb kein Strom von der Spannungsversorgung 6 an die Last 7 geliefert wird.
Wie bereits erläutert, werden in dem in Fig. 2D gezeigten Dünnfilmtransistor die dritten und vierten p-Typ- Kanalschichten 103 und 104 in dem Kanalbildungsgebiet 1 gebildet, wenn der Transistor von An (in Fig. 2D-1 gezeigt) nach Aus geschaltet wird (wie in Fig. 2D-2 gezeigt). Jedoch wird in diesem Ausschaltzustand eine Verarmungsschicht an dem pn-Übergang 110 zwischen dem n-Typ-Draingebiet 3 und der vierten p-Typ-Kanalschicht 104 in solcher Weise gebildet, sich sowohl zum Draingebiet 3 als auch zur vierten Kanalschicht 104 hin zu erstrecken. Weil in diesem Ausführungsbeispiel die vierte Kanalschicht 104 durch ein niedriges elektrisches Feld aufgrund des dicken zweiten Isolierfilms 42 gebildet werden kann, ist die Trägerkonzentration der vierten Kanalschicht 104 ausreichend niedrig. Deshalb ist es möglich, die Breite der Verarmungsschicht, die sich zur vierten Kanalschicht 104 hin erstreckt, zu verbreitern. Das heißt, die zwischen dem Draingebiet 3 und der vierten Kanalschicht 104 gebildete Verarmungsschicht 110 ist relativ breit.
Wenn als Ergebnis der Transistor ausgeschaltet gehalten wird, wird an der Verarmungsschicht zwischen dem Draingebiet 3 und der vierten Kanalschicht 104 ein relativ niedriges, elektrisches Feld erzeugt. Das heißt, wenn der Transistor ausgeschaltet gehalten wird, fließt ein relativ kleiner Leckstrom zwischen dem Draingebiet 3 und dem Sourcegebiet 2 durch Traps, die sowohl an den Verarmungsschichten existieren, die sich zum Draingebiet 3 hin erstrecken, als auch an der vierten Kanalschicht 104, im Vergleich mit dem in Fig. 1A-2 gezeigten Dünnfilmtransistor des Standes der Technik.
In der in den Fig. 2D, 2D-1 und 2D-2 gezeigten Struktur und dem Aktivierungsverfahren ist es möglich, die Filindicke, die dielektrische Konstante und die feste Ladung des zweiten Gates in derselben Weise, wie zuvor in den Fig. 2-1 und 2-2 gezeigt, zu ändern. Das heißt, wenn die Filindicke des zweiten Gateisolierfilms vergrößert wird oder die dielektrische Konstante verringert wird oder die feste Ladung reduziert wird, ist es möglich, das elektrische Oberflächenfeld des Halbleiterfilms unter der zweiten Gateelektrode zu reduzieren, so daß die Trägerkonzentration des darunter gebildeten p&supmin; Gebietes leicht reduziert werden kann, womit der Ausstrom reduziert wird.
Fig. 3 zeigt noch einen anderen Dünnfilmtransistor In diesem anderen Dünnfilmtransistor sind die zweite Gateelektrode 52 und der zweite Gateisolierfilm 42 auf einer anderen Hauptebene der Kanalbildungsschicht 1 gebildet.
Detaillierter sind die erste Gateelektrode 51 und der erste Gateisolierfilm 41 auf einer ersten Hauptebene 1a des Kanalbildungsgebietes 1 gebildet, und die zweite Gateelektrode 52 und der zweite Gateisolierfilm 42 sind auf einer zweiten Hauptebene 1b gegenüber der ersten Hauptebene 1a gebildet.
Fig.3-1 zeigt den Einschaltzustand, in welchem zwei positive Steuerspannungen an die ersten bzw. zweiten Gateelektroden 51 und 52 angelegt werden, und Fig. 3-2 zeigt den Ausschaltzustand, in welchem eine negative Steuerspannung an die erste Gateelektrode 51 angelegt wird, und die positive Steuerspannung an die zweite Gateelektrode 52 angelegt gehalten wird.
In diesem anderen Dünnfilmtransistor wird in derselben Weise wie in dem weiteren Dünnfilmtransistor ein effektiver Drainübergang 100 zwischen der n-Typ-Kanalschicht 102, die durch ein elektrisches Feld unter der zweiten (Sub-)Gateelektrode 52 induziert wird, und der p-Typ- Kanalschicht 103, die unter der ersten (Haupt-)Gateelektrode 51 gebildet wird, gebildet, wie in Fig. 3-2 gezeigt ist. Deshalb ist es möglich, den Leckstrorn merklich zu reduzieren, wenn der Transistor ausgeschaltet gehalten wird.
In der in Fig. 3 gezeigten Struktur ist es in derselben Weise wie mit der zuvor in Fig. 2 gezeigten Struktur klar, daß derselbe Effekt erwartet werden kann durch Ändern der Filmdicke, der dielektrischen Konstante und der festen Ladung des zweiten Gateisolierfilms in gleicher Weise, und durch Ändern des Aktivierungsverfahrens für das erste Gate, wie unter Bezugnahme auf die Fig. 2A bis 2D-2 erläutert wurde.
Fig. 4 zeigt ein erstes Ausführungsbeispiel des Dünnfilmtransistors gemäß der vorliegenden Erfindung. In diesem Ausführungsbeispiel ist ein dritter Steuer-(zweiter Sub-)Gateisolierfilm 43 zusätzlich auf derselben Hauptebene 1a des Kanalbildungsgebietes 1 in solch einer Weise gebildet, daß die erste (Haupt-)Gateelektrode 51 zwischen den zweiten und dritten (zwei Sub-)Gateelektroden 52 und 53 angeordnet ist.
Fig. 4-1 zeigt den Einschaltzustand, in welchem zwei positive Steuerspannungen an die ersten, zweiten bzw. dritten Gateelektroden 51, 52 und 53 angelegt werden, und Fig. 4-2 zeigt den Ausschaitzustand, in welchem eine negative Steuerspannung an die erste Gateelektrode 51 angelegt wird, und die positive Steuerspannung an die zweiten und dritten Gateelektroden 52 und 53 angelegt gehalten wird.
In diesem ersten Ausführungsbeispiel können in derselben Weise wie in den in den Fig. 2 bis 3 gezeigten Transistoren zwei effektive Drainübergänge 100A und 100B zwischen der unter der ersten (Haupt-)Gateelektrode 51 gebildeten p-Typ- Kanalschicht 103 und den n-Typ-Kanalschichten 102A und 102B gebildet werden, die durch zwei elektrische Felder unter den zweiten bzw. dritten (zwei Sub-)Gateelektroden 52 und 53 induziert werden.
Weil in dieser Struktur demgemäß zwei rückwärts vorgespannte pn-Übergänge 100A und 100B existieren, an welchen ein Leckstrom ausreichend unterdrückt werden kann, ist es möglich, den Ausstrom des Dünnfilmtransistors ausreichend zu unterdrücken, weil der pn-Übergang 100B rückwärts vorgespannt ist, selbst wenn eine Möglichkeit vorhanden ist, daß die an das Draingebiet 3 angelegte Polarität der Spannungsversorgung 6 umgedreht wird, und deshalb der pn-Übergang 100A vorwärts vorgespannt wird.
Ferner ist es in der in Fig. 4 gezeigten Struktur in derselben Weise wie mit der zuvor in Fig. 2 gezeigten Struktur klar, daß derselbe Effekt erhalten werden kann durch in ähnlicher Weise Ändern der Filindicke, der dielektrischen Konstante und der festen Ladung der zweiten Isolierfilme, und durch Ändern des Aktivierungsverfahrens für die zweiten und dritten Gates, wie unter Bezugnahme auf die Fig. 2A bis 2D-2 erläutert wurde.
Ferner ist es als ein anderes Ausführungsbeispiel des Dünnfilmtransistors gemäß der vorliegenden Erfindung möglich, die Funktion des ersten Gates mit diesen der zweiten und dritten Gates in dem ersten Ausführungsbeispiel zu ersetzen. Das heißt, die Struktur ist derart, daß eine positive Spannung immer an die erste Gateelektrode angelegt wird, und die Ein/Auszustände des Dünnfilmtransistors durch eine Spannung gesteuert werden, die an die zweiten und dritten Gateelektroden angelegt wird. Wenn der Transistor ausgeschaltet wird, werden, weil eine negative Spannung an die zweiten und dritten Gateelektroden angelegt wird, p- Gebiete unter den zweiten und dritten Gateelektroden gebildet. Weil zwei pn-Übergänge 100A und 100B deshalb zwischen den p-Gebieten und dem mittleren n-Gebiet, das immer unter der ersten Gateelektrode gebildet ist, wie in Fig. 4-3 gezeigt ist, gebildet werden, ist es möglich, den Ausstrom des Transistors ausreichend zu unterdrücken, unabhängig von der an das Drain in derselben Weise wie im ersten Ausführungsbeispiel angelegten Spannung. Das Merkmal dieses Ausführungsbeispiels ist das folgende: Weil das unter der ersten Gateelektrode gebildete n-Gebiet nicht direkt mit der Sourceelektrode unter der Bedingung des Eingeschaltetseins verbunden ist, ist es möglich, den An-Strom zu erhöhen, selbst wenn die Trägerkonzentration dieses Gebietes nicht zu hoch ist. Demgemäß ist ein Vorteil derart vorhanden, daß es möglich ist, die immer an die erste Gateelektrode angelegte Spannung zu reduzieren.
In der Struktur dieses Ausführungsbeispiels ist es in derselben Weise wie mit der zuvor in Fig. 2 gezeigten Struktur klar, daß derselbe Effekt erhalten werden kann durch in gleicher Weise Ändern der Filindicke, der dielektrischen Konstante, und der festen Ladung des zweiten Gateisolierfilms und durch Ändern des Aktivierungsverfahrens für das erste Gate, wie unter Bezugnahme auf die Fig. 2A bis 2D-2 erläutert wurde.
Fig. 5 zeigt ein zweites Ausführungsbeispiel des Dünnfilmtransistors gemäß der vorliegenden Erfindung. In diesem Ausführungsbeispiel sind die zweiten und dritten Gateelektroden 52 und 53 und die zweiten und dritten Gateisolierfilme 42 und 43 auf einer anderen Hauptebene 1b der Kanalbildungsschicht 1 gebildet.
Detaillierter sind die erste Gateelektrode 51 und der erste Gateisolierfilm 41 auf einer ersten Hauptebene 1a des Kanalbildungsgebietes 1 gebildet, und die zweiten und dritten Gateelektroden 52 und 53 und die zweiten und dritten Gateisolierfilme 42 und 43 sind auf einer zweiten Hauptebene 1b gegenüber der ersten Hauptebene 1a gebildet.
Fig. 5-1 zeigt den Einschaltzustand, in welchem zwei positive Steuerspannungen an die ersten, zweiten bzw. dritten Gateelektroden 51, 52 und 53 angelegt werden, und Fig. 5-2 zeigt den Ausschaltzustand, in welchem eine negative Steuerspannung an die erste Gateelektrode 51 angelegt wird, und die positive Steuerspannung an die zweiten und dritten Gateelektroden 52 und 53 angelegt gehalten wird.
In diesem zweiten Ausführungsbeispiel wird in derselben Weise wie in dem anderen Dünnfilmtransistor ein effektiver Drainübergang 100A zwischen der n-Typ-Kanalschicht 102A, die durch ein elektrisches Feld unter der zweiten (Sub-)Gateelektrode 52 induziert wird, und der p-Typ- Kanalschicht 103 gebildet, die unter der ersten (Haupt-)Gateelektrode 51 gebildet wird, wie in Fig. 5-2 dargestellt ist. Deshalb ist es möglich, den Leckstrom sicher zu reduzieren, wenn der Transistor ausgeschaltet gehalten wird.
Weil zwei rückwärts vorgespannte pn-Übergänge 100A und 100B in dieser Struktur demgemäß vorhanden sind, an welchen Leckströme ausreichend unterdrückt werden können, ist es möglich, den Ausstrom des Dünnfilmtransistors ausreichend zu unterdrücken, weil der pn-Übergang 100B rückwärts vorgespannt ist, selbst wenn eine Möglichkeit vorhanden ist, daß die Polarität der an das Draingebiet 3 angelegten Spannungsversorgung 6 umgekehrt wird, und deshalb der pn- Übergang 100A vorwärts vorgespannt ist.
Ferner ist es in der in Fig. 5 gezeigten Struktur in derselben Weise wie der zuvor in Fig. 2 gezeigten Struktur klar, daß derselbe Effekt erhalten werden kann durch in gleicher Weise Ändern der Filmdicke, der dielektrischen Konstante, und der festen Ladung der zweiten Isolierfilme, und durch Ändern des Aktivierungsverfahrens für die zweiten und dritten Gates, wie unter Bezugnahme auf die Fig. 2A bis 2D-2 erläutert wurde.
Ferner ist es gemäß einem anderen Ausführungsbeispiel des Dünnfiimtransistors gemäß der vorliegenden Erfindung möglich, die Funktion des ersten Gates mit denen der zweiten und dritten Gates in dem vierten Ausführungsbeispiel zu ersetzen. Das heißt, die Struktur ist derart, daß eine positive Spannung immer an die erste Gateelektrode angelegt wird, und die Ein/Auszustände des Dünnfilmtransistors mittels einer Spannung gesteuert werden, die an die zweiten und dritten Gateelektroden angelegt wird. Wenn der Transistor ausgeschaltet wird, werden, weil eine negative Spannung an die zweiten und dritten Gateelektroden angelegt wird, p- Gebiete unter den zweiten und dritten Gateelektroden gebildet. Weil zwei pn-Übergänge 100A und 100B deshalb zwischen den p-Gebieten und dem mittleren n-Gebiet gebildet werden, das immer unter der ersten Gateelektrode gebildet ist, wie in Fig. 4-3 gezeigt ist, ist es möglich, den Austrom des Transistors ausreichend zu unterdrücken, unabhängig von den an den Drain angelegten Spannungen, in derselben Weise wie im vierten Ausführungsbeispiel. Das Merkmal dieses Ausführungsbeispiels ist das folgende: Weil das unter der ersten Gateelektrode gebildete n-Gebiet nicht direkt mit der Sourceelektrode unter der Einschaltbedingung verbunden ist, ist es möglich, den An-Strom zu erhöhen, selbst wenn die Trägerkonzentration dieses Gebietes nicht so hoch ist. Demgemäß ist ein Vorteil darin vorhanden, daß es möglich ist, die immer an die erste Gateelektrode angelegte Spannung zu reduzieren.
In der Struktur dieses Ausführungsbeispiels ist es in derselben Weise wie mit der zuvor in Fig. 2 gezeigten Struktur klar, daß derselbe Effekt erhalten werden kann durch in gleicher Weise Verändern der Filindicke, der dielektrischen Konstante, der festen Ladung des zweiten Gateisolierfilms, und durch Ändern des Aktivierungsverfahrens für das erste Gate, wie unter Bezugnahme auf die Fig. 2A bis 2D-2 erläutert wurde.
Fig. 6A und 6B zeigen praktischere Querschnitte, welche das erste Ausführungsbeispiel des Dünnfilmtransistors unter Verwendung eines pn-Überganges zeigen, der durch die in den Fig. 4, 4-1 und 4-2 gezeigten Gatespannungen erzeugt wird. In diesen Zeichnungen ist der Dünnfilmtransistor auf einem isolierenden Glassubstrat 60 in solcher Weise gebildet, daß die erste Gateelektrode 51 von den zweiten und dritten Gateelektroden 52 und 53 separiert ist.
Ferner zeigt Fig. 6C einen ähnlichen, praktischeren Querschnitt, welcher das erste Ausführungsbeispiel des Dünnfilmtransistors unter Verwendung eines pn-Überganges zeigt, der von der in den Fig.4, 4-1 und 4-2 gezeigten Gatespannung erzeugt wird. In dieser Zeichnung sind die Source- und Draingebiete 2 und 3 durch einen Herstellungsschritt gebildet, der verschieden ist von dem des Bildens des Kanalbildungsgebietes 1.
In den praktischeren Ausführungsbeispielen, wie sie in den Fig. 6A und 7B gezeigt sind, ist es in dein Fall, daß die dritte Gateelektrode 53 eliminiert ist und zusätzlich die erste Gateelektrode 51 so gebildet ist, daß sie der Sourceelektrode 2 benachbart angeordnet ist, klar, daß die praktischeren Strukturen als jene der in den Fig. 2 bis 2D-2 gezeigten Ausführungsbeispiele erhalten werden können.
Fig. 7A und 7B zeigen praktischere Querschnitte, welche die sechste Modifikation des ersten Ausführungsbeispiels des Dünnfilmtransistors unter Verwendung einer in den Fig. 4, 4-1 und 4-2 gezeigten, breiten Verarmungsschicht zeigen. In diesen Zeichnungen ist der Dünnfilmtransistor auf einem isolierenden Glassubstrat 60 in solcher Weise gebildet, daß die erste Gateelektrode 51 mit den zweiten und dritten Gateelektroden 52 und 53 verbunden ist.
Fig. 8A und 8B zeigen praktischere Querschnitte, welche das zweite Ausführungsbeispiel des in den Fig. 5, 5-1 und 5-2 gezeigten Dünnfiimtransistors zeigen. In diesen Zeichnungen ist der Dünnfilmtransistor auf einem isolierenden Glassubstrat 60 in solcher Weise gebildet, daß die erste Gateelektrode 51 von den zweiten und dritten Gateelektroden 52 und 53 separiert ist.
In den praktischeren Ausführungsbeispielen, wie sie in den Fig.8A und 8B gezeigt sind, ist es in dem Fall, daß die dritte Gateelektrode 53 eliminiert ist und zusätzlich die erste Gateelektrode 51 so gebildet ist, der Sourceelektrode 2 benachbart angeordnet zu sein, klar, daß die praktischeren Strukturen als die des in Fig. 3 gezeigten Ausführungsbeispiels erhalten werden können.
Obwohl es in dem weiteren Dünnfilmtransistor nach Fig. 2 nötig ist, die ersten und zweiten Gateisolierfilme 41 und 42 und die ersten und zweiten Gateelektroden 51 und 52 zu bilden, ist der Herstellungsprozeß des weiteren Dünnfilmtransistors nicht so kompliziert im Vergleich mit dem des Dünnfilmtransistors des Standes der Technik nach Fig. 1B, in welchem ein Versatzgebiet 20 eines dünnen Halbleiterfilms zusätzlich zwischen dein Kanalbildungsgebiet 1 und dem Draingebiet 3 gebildet ist. Mit anderen Worten ist es in dem Fall des weiteren Dünnfilmtransistors möglich, den Leckstrom des Dünnfilmtransistors deutlich zu reduzieren, ohne die Herstellungskosten davon zu erhöhen.
Um diese Transistoren mit vier Anschlüssen in Transistoren mit drei Anschlüssen in der Form von Vorrichtungen zu modifizieren, die auf einem Substrat gebildet sind, können die verschiedenen Verfahren, wie im folgenden detaillierter beschrieben, angewendet werden.
Fig. 9A, 9B, 9C und 9D zeigen vier Verfahren zum Modifizieren des in Fig. 2 gezeigten Dünnfilmtransistors mit vier Anschlüssen in eine Vorrichtung mit drei Anschlüssen.
In Fig. 9A wird eine Diode 10 zwischen die erste Gateelektrode 51 und die zweite Gateelektrode 52 in Vorwärtsrichtung von der ersten Gateelektrode zur zweiten Gateelektrode geschaltet. Wenn eine positive Steuerspannung sowohl an die ersten als auch. zweiten Gateelektroden 51 und 52 angelegt wird, um den Transistor einzuschalten, können deshalb zwei n-Typ-Kanalschichten 101 und 102 unter den ersten bzw. zweiten Gateisolierfilmen 41 bzw. 42 gebildet werden. Wenn andererseits eine negative Steuerspannung sowohl an die ersten als auch zweiten Gateelektroden 51 und 52 angelegt wird, um den Transistor abzuschalten, wird eine p- Typ-Kanalschicht unter dem zweiten Gateisolierfilm 42 nicht gebildet oder eine n-Typ-Kanalschicht 102 verbleibt unverändert, obwohl eine p-Typ-Kanalschicht 103 unter dem ersten Gateisolierfilm 41 gebildet werden kann, weil die Diode 10 in der Rückwärtsrichtung geschaltet ist. Deshalb ist es möglich, einen pn-Drainübergang 100 in dem Kanalbildungsgebiet 1 zu bilden, wenn der Transistor ausgeschaltet ist, wodurch der Ausschaltleckstrom reduziert wird. Dieses Verfahren ist wirksam, wenn ein Impulssignal mit hoher Schaltfrequenz an die ersten und zweiten Gateelektroden 51 und 52 angelegt wird. Weil jedoch im Fall eines Impulssignals mit niedriger Schaltfrequenz die Trägerkonzentration der Kanalschicht 102 unvermeidbar mit dem Verstreichen der Zeit abnimmt, ist dieses Verfahren nicht notwendigerweise wirksam.
Fig. 9B zeigt ein anderes Verfahren, in welchem eine andere Diode 20 zwischen die zweite Gateelektrode 52 und das Draingebiet 3 in der Vorwärtsrichtung von dem Draingebiet 3 zur zweiten Gateelektrode 52 geschaltet ist. Weil die n-Typ- Kanalschicht 104 in diesem Verfahren unter dem zweiten Gateisolierfilm 42 unabhängig von dem Einschalt- oder Ausschaltzustand des Transistors gebildet gehalten werden kann, ist es möglich, zuverlässiger einen pn-Drainübergang 100 in dem Kanalbildungsgebiet 1 zu bilden.
Fig. 9C zeigt ein anderes Verfahren, in welchem die zweite Gateelektrode 52 direkt mit dem Draingebiet 3 mittels eines Drahtes verbunden ist, um immer eine positive Spannung an die zweite Gateelektrode 52 anzulegen. Dieses Verfahren mag die einfachste Weise sein, den Transistor mit drei Anschlüssen zu erhalten.
Fig. 9D zeigt ein anderes Verfahren, in welchem die in Fig. 9B gezeigte Diode 10 mit einem Kondensator 15 ersetzt wird. Soweit wie ein schnelles Umschaltsignal an die erste Gateelektrode 51 angelegt wird, ist es möglich, denselben Effekt wie in dem in Fig. 98 gezeigten Verfahren zu erhalten.
Fig. 10A, 10B, 10C und 10D zeigen vier ähnliche Verfahren zum Modifizieren des ersten Ausführungsbeispiels des in Fig. 4 gezeigten Dünnfilmtransistors mit vier Anschlüssen in eine Vorrichtung mit drei Anschlüssen.
In Fig. 10A wird eine Diode 10 zwischen die erste Gateelektrode 51 und die zweiten und dritten Gateelektroden 52 und 53 in der Vorwärtsrichtung von der ersten Gateelektrode zu den zweiten und dritten Gateelektroden geschaltet. Wenn eine positive Steuerspannung an sämtliche ersten, zweiten und dritten Gateelektroden 51, 52 und 53 angelegt wird, um den Transistor einzuschalten, können deshalb drei n-Typ-Kanalschichten unter den ersten, zweiten bzw. dritten Gateisolierfilmen 41, 42 und 43 gebildet werden. Wenn andererseits eine negative Steuerspannung an sämtliche ersten, zweiten und dritten Gateelektroden 51, 52 und 53 angelegt wird, um den Transistor auszuschalten, verbleiben zwei p-Typ-Kanalschichten unter dem zweiten und dritten Gateisolierfilm 42 und 43 unverändert, weil die Diode 10 in Rückwärtsrichtung geschaltet ist, obwohl eine p-Typ- Kanalschicht nur unter dem ersten Gateisolierfilm 41 gebildet werden kann. Deshalb ist es möglich, zwei pn-Drainübergänge in dem Kanalbildungsgebiet 1 zu bilden, wenn der Transistor ausgeschaltet ist, wodurch der Ausschalt-Leckstrom reduziert wird. Dieses Verfahren ist wirksam, wenn ein Impulssignal mit hoher Schaltfrequenz an die ersten, zweiten und dritten Gateelektroden 51, 52 und 53 angelegt wird. Jedoch ist dieses Verfahren im Fall eines Iinpulssignals niedriger Schaltfrequenz nicht notwendigerweise effektiv, weil die Trägerkonzentration der Kanalgebiete, die unter den zweiten und dritten Gateisolierfilmen 42, 43 gebildet sind, unvermeidbar mit der Zeit abnimmt.
Fig. 10B zeigt ein anderes Verfahren, in welchem eine andere Diode 10A ferner zwischen die erste Gateelektrode 51 und die dritte Gateelektrode 53 in der Vorwärtsrichtung von der ersten Gateelektrode zur dritten Gateelektrode 53 geschaltet ist, und zusätzlich andere Dioden 20 und 20B zwischen die zweiten und dritten Gateelektroden 52 und 53 und das Draingebiet 3 in der Vorwärtsrichtung von dem Draingebiet 3 zu den zweiten und dritten Gateelektroden 52 und 53 geschaltet sind. In diesem Verfahren ist es möglich, zuverlässiger zwei pn-Drainübergänge in dem Kanalbildungsgebiet 1 zu bilden, weil die n-Typ- Kanalschichten unter den zweiten und dritten Gateisolierfilmen 42 und 43 unabhängig von dem Einschalt- oder Ausschaltzustand des Transistors gebildet gehalten werden können.
Fig. 10B zeigt ein anderes Verfahren, in welchem die zweiten und dritten Gateelektroden 52 und 53 direkt mit dem Draingebiet 3 mittels Drähten verbunden sind, um immer eine positive Spannung an die zweiten und dritten Gateelektroden 52 und 53 anzulegen. Dieses Verfahren kann die einfachste Weise sein, den Transistor mit drei Anschlüssen zu erhalten; weil jedoch die zweiten und dritten Gateelektroden 52 und 53 in einem Herstellungsschritt gebildet werden, der verschieden ist vom Schritt des Herstellen des Sourcegebietes 3, ist es nicht notwendigerweise einfach, die zweiten und dritten Gateelektroden 52 und 53 direkt mit dem Draingebiet 3 zu verbinden, vom Standpunkt praktischer Herstellungsschritte her.
Fig. 10D zeigt ein anderes Verfahren, in welchem die in Fig. 10B gezeigten Dioden 10 und 10A mit zwei Kondensatoren 15 und 15A ersetzt werden. Soweit ein Hochgeschwindigkeits- Schaltsignal an die erste Gateelektrode 51 angelegt wird, ist es möglich, den ähnlichen Effekt wie in dem Verfahren nach Fig. 10B zu erhalten.
Fig. 11A, 11B, 11C und 11D sind praktischere Querschnitte, welche Beispiele zeigen, in welchem die dritten Modifikationen des ersten, in Fig. 4C gezeigten Ausführungsbeispiels in Dünnfilmtransistoren mit drei Anschlüssen modifiziert sind, wie jeweils in den Fig. 10A, 10B, 10C und 10D gezeigt ist. In Fig.11A wird der Transistor auf einem isolierenden Glassubstrat 60 gebildet; die Dicke der zweiten und dritten Gateisolierfilme (41 und 42) ist größer als die des ersten Gateisolierfilms 41, und ferner wird die erste Gateelektrode 51 aus einer p-Typ- Halbleiterschicht gebildet, und die zweiten und dritten Gateelektroden 52 und 53 sind aus einer n-Typ- Halbleiterschicht gebildet. Deshalb wird die Diode 10 zwischen den beiden Halbleiterschichten 51 und 52, 53 gebildet.
In Fig. 11B wird der Transistor auf einem isolierenden Glassubstrat 60 gebildet; die Dicke der zweiten und dritten Gateisolierfilme (41 und 42) ist größer als die des ersten Gateisolierfilms 41; die erste Gateelektrode 51 ist aus einer p-Typ-Halbleiterschicht gebildet, und die zweiten und dritten Gateelektroden 52 und 53 sind aus einer n-Typ- Halbleiterschicht gebildet; und eine andere p-Typ- Halbleiterschicht 64 ist auf den zweiten und dritten Gateelektroden 52 und 53 gebildet, und eine mit dem Draingebiet 3 verbundene, leitende Schicht 63 ist auf der p- Typ-Halbleiterschicht 64 gebildet. Deshalb sind die zwei Dioden 10 und 10A zwischen den zwei Halbleiterschichten 51 und 52, 53 gebildet, und zusätzlich sind die zwei Dioden 20 und 20A zwischen den beiden Halbleiterschichten 52, 53 und 64 gebildet.
In Fig. 11C ist der Transistor auf einem isolierenden Glassubstrat 60 gebildet; die Dicke der zweiten und dritten Gateisolierfilme (41 und 42) ist größer als die des ersten Gateisolierfilms 41; und das Draingebiet 3 ist direkt mit den zweiten und dritten Gateelektroden 52 und 53 verbunden.
In Fig. 1D ist der Transistor auf einem isolierenden Glassubstrat 60 gebildet; die Dicke der zweiten und dritten Gateisolierfilme (41 und 42) ist größer als die des ersten Gateisolierfilms 41; die erste Gateelektrode 51 ist aus einer p-Typ-Halbleiterschicht gebildet, und die zweiten und dritten Gateelektroden 52 und 53 sind aus einer n-Typ- Halbleiterschicht gebildet; und eine andere p-Typ- Halbleiterschicht 64 ist auf den zweiten und dritten Gateelektroden 52 und 53 gebildet, und eine mit dem Draingebiet 3 verbundene leitende Schicht 63 ist auf der p- Typ-Halbleiterschicht 64 gebildet. Deshalb werden die zwei Kondensatoren 15 und 15A zwischen den beiden Halbleiterschichten 51 und 52, 53 gebildet, und zusätzlich werden die beiden Dioden 20 und 20A zwischen den zwei Halbleiterschichten 52, 53 und 64 gebildet.
Eine praktische Anwendung des Dünnfilmtransistors gemäß der vorliegenden Erfindung auf einen CMOS (Complementary Metal Oxide Semiconductor) SRAM (Static Random Access Memory) wird in Form eines Beispiels beschrieben. Der CMOS SRAM ist weit verbreitet, ebenso wie DRAM (Dynamic Random Access Memory), weil kein Auffrischungsvorgang erforderlich ist, und im Bereitschaftszustand die Leistungsaufnahme gering ist.
Fig. 12 ist eine CMOS-SRAM-Zelle, die mittels Dünnfilmtransistoren des Standes der Technik konfiguriert ist. Beim Herstellen des CMOS SRAM werden herkömmlich p-MOSFET und n-MOSFET auf einer Ebene gebildet und miteinander einfach über ein Alurniniumfilmmuster miteinander verbunden. Um die Speicherfläche des CMOS SRAM zu reduzieren, wurde vor kurzem eine gestapelte CMOS-Struktur vorgeschlagen, in welcher die CMOS gebildet werden können durch Stapeln von Dünnfilm-Polysiliziumtransistoren in dreidimensionaler Form, wie in Fig. 13A gezeigt ist. Fig. 13B ist ein äquivalentes Schaltkreisdiagramm entsprechend dem in Fig. 13A gezeigten, gestapelten CMOS.
In Fig. 13A ist der n-MOSFET aus n-Typ-Silizium-Source- und Drainelektrodenschichten 2A und 3A gebildet, die auf einer Ebene eines Einkristall-Siliziuinsubstrats vom p-Typ 1a gebildet sind, um ein aktives (Kanalbildungs-)Gebiet AA in dem Siliziumsubstrat 1a und zwischen den Source- und Drainelektroden 2A und 2B zu bilden, einer gemeinsamen Polysilizium-Gateelektrode 5, die auf dein aktiven Gebiet AA gebildet ist, und einen Siliziumoxid-Gateisolierfilm 4A, der um die Gateelektrode 5 herum und auf der aktiven Schicht AA gebildet ist. Ferner ist der auf dem n-MOSFET gestapelte p- MOSFET (Dünnfilmtransistor) aus p&spplus;-Typ Polysilizium-Source- und Drainelektrodenschichten 2B und 3B gebildet, die auf dem Siliziumoxid-Gateisolierfilm 48 gebildet sind, um eine andere aktive Polysiliziumschicht AB zwischen den Source- und Drainelektroden 2B und 3B und auf der gemeinsamen Gateelektrode 5 zu bilden, und einem isolierenden Schutzfilm 1B, der auf den Source- und Drainelektroden 2B und 3B gebildet ist. Ferner wird eine Polysilizium-Gateelektrode 5 gemeinsam sowohl für die n- als auch die p-MOSFETs verwendet. Der in Fig. 12 gezeigte CMOS SRAM kann gebildet werden durch Verbinden dieser zwei in Fig. 13 gezeigten MOSFETs.
In dem in den Fig. 13A und 13B gezeigten CMOS SRAM ist ein Problem darin vorhanden, daß im Bereitschaftszustand der Stromverbrauch des SRAMS des Standes der Technik relativ hoch ist, obwohl die Treiberkapazität ausreichend ist, weil der Ausstrom relativ groß ist.
Fig. 14A zeigt einen Querschnitt eines gestapelten CMOS, der mittels eines Polysilizium-Dünnfilmtransistors als p-MOSFET gebildet ist, und Fig. 14B ist ein äquivalentes Schaltkreisdiagramm entsprechend dem in Fig. 14A gezeigten, gestapelten CMOS.
Die von der in Fig. 13A gezeigten Struktur des Standes der Technik verschiedenen Punkte sind, daß die Drainelektrode 3B des p-MOSFET einen kleinen Versatz weg von der gemeinsamen Gateelektrode 5 aufweist, und eine zusätzliche Subgateelektrode 50 auf der versetzten, aktiven Polysiliziumschicht AB mittels Verwendung beispielsweise eines Al-Filmmusters gebildet ist.
Wenn in diesen gestapelten CMOSFETs eine Negativspannung an das Subgate 50 angelegt wird, dient dieses Subgate 50 effektiv als p&spplus;-Typ-Drainelektrode, weil eine p&spplus;-Typ-Schicht an der aktiven Schicht AB induziert werden kann, die gerade unter dem Subgate 50 gebildet ist, so daß es möglich ist, den Ausstrom des p-MOSFET (Dünnfilmtransistor) merklich zu reduzieren, was in der Reduktion der Bereitschaftsstromaufnahme des in den Fig. 14A und 14B gezeigten CMOSFET resultiert.
Fig. 15A zeigt einen Querschnitt eines anderen Beispiels von gestapelten CMOS, die mittels eines Polysilizium- Dünnfilmtransistors als p-MOSFET gebildet sind, und Fig. 14B ist ein äquivalentes Schaltkreisdiagramm entsprechend dem in Fig. 15A gezeigten, gestapelten CMOS.
Die von der in Fig. 13A gezeigten Struktur des Standes der Technik verschiedenen Punkte sind, daß die Drainelektrode 3B des p-MOSFET ein wenig von der gemeinsamen Gateelektrode 5 weg versetzt ist, und ein Teil der Sourceelektrode 2A des n- MOSFET gemeinsam als ein Subgate 50A verwendet wird, das unter der versetzten, aktiven Polysiliziumschicht AB gebildet ist.
Wenn in diesen gestapelten CMOSFETs eine Nullspannung an das Subgate 50A angelegt wird, dient dieses Subgate 50A effektiv als eine p&spplus;-Typ-Drainelektrode, weil eine p&spplus;-Schicht an der aktiven Schicht AB induziert werden kann, die gerade oberhalb des Subgates 50A gebildet ist, so daß es möglich ist, den Austrom der in den Fig. 15A und 15B gezeigten CMOSFETs merklich zu reduzieren.
Fig. 16A zeigt einen Querschnitt eines anderen Beispiels von gestapelten CMOS, die mittels zweier Polysilizium- Dünnfilmtransistoren gebildet sind, und Fig. 16B ist ein äquivalentes Schaltkreisdiagramm entsprechend dem in Fig. 16A gezeigten, gestapelten CMOS.
Die von der in Fig. 13A gezeigten Struktur des Standes der Technik verschiedenen Punkte sind, daß ein anderes Gate 5A für den p-MOSFET nahe der gemeinsamen Elektrode 5 gebildet ist; und ein Teil der Sourceelektrode 2A des n-MOSFET gemeinsam als ein Subgate SOB verwendet wird, das unter der mittleren aktiven Polysiliziumschicht AB zwischen den zwei Gateelektroden 5 und 5A gebildet ist.
Wenn in diesen gestapelten CMOSFETs eine Nullspannung oder negative Spannung an das Subgate SOB angelegt wird, dient dieses Subgate 50B effektiv als eine zusätzliche p&spplus;-Typ- Drainelektrode, weil eine p&spplus;-Schicht an der mittleren, aktiven Schicht AB induziert werden kann, die gerade oberhalb des Subgates 50B gebildet ist, so daß es möglich ist, den Ausstrom der in den Fig. 16A und 16B gezeigten CMOSFETs merklich zu reduzieren.
Wie in dem SRAM beschrieben, der mittels zweier gestapelter CMOS gebildet ist, die aus den p-NOSFETS gebildet sind, kann der Stromverbrauch verbessert werden, wenn der SRAM im Bereitschaftszustand gehalten wird, weil es möglich ist, den Ausstrom merklich zu reduzieren.
Die praktischen Effekte des Dünnfilmtransistors gemäß der vorliegenden Erfindung werden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 17 zeigt die Drainstrom-Gatespannungs-Charakteristika, wobei die Drainspannung auf 10 V gehalten wird, in welcher die durchgezogene Linie die Charakteristika des Dünnfilmtransistors des ersten Ausführungsbeispiels (gezeigt in Fig. 4, und ein amorpher Siliziumfilm wird als der Kanalbildungsfiln verwendet) gemäß der vorliegenden Erfindung zeigt, und die gestrichelte Linie jene des in Fig. 1A gezeigten, amorphen Silizium-Dünnfilmtransistors des Standes der Technik zeigt.
Fig. 17 zeigt, daß der An-Strom in beiden fast gleich ist, jedoch ist der Austrom des amorphen Silizium- Dünnfilmtransistors gemäß der vorliegenden Erfindung ungefähr 1/1000 oder weniger im Vergleich mit dem des amorphen Silizium-Dünnfilmtransistors des Standes der Technik.
Fig. 18A zeigt die Drainsstrom-Gatespannungs-Charakteristika, wobei die Drainspannung als Parameter von 2,5 V bis 20 V in Schritten von 2,5 V geändert wird, für den in Fig. 1A gezeigten Polysilizium-Dünnfilmtransistor des Standes der Technik.
Fig. 18B zeigt die ähnlichen Drainstrom-Gatespannungs- Charakteristika, wobei die Drainspannung als Parameter von 2,5 V bis 20 V in Schritten von 2,5 V geändert wird, für den Dünnfilmtransistor des ersten Ausführungsbeispiels (gezeigt in Fig. 4, und ein Polysiliziumfilm wird als der Kanalbildungsfilm verwendet) gemäß der vorliegenden Erfindung. Diese Graphen zeigen, daß im Fall des Polysiliziumtransistors des Standes der Technik der Ausstrom hoch ist, und ferner scharf mit einer anwachsenden, negativen Gatespannung und mit anwachsender, positiver Drainspannung Vd ansteigt. Im Gegensatz dazu ist der Austrom des Polysilizium-Dünnfilmtransistors gemäß der vorliegenden Erfindung 1/1000 oder weniger bei einer Gatespannung von -20 V und einer Drainspannung von 20 V. Zusätzlich ist es möglich zu verhindern, daß der Ausstrom mit anwachsender, positiver Drainspannung scharf ansteigt.
Fig. 18C zeigt die Drainstrom-Subgatespannung- Charakteristika, wobei die Drainspannung als Parameter von 2,5 V bis 20 V in Schritten von 2,5 V geändert wird, für den Dünnfilmtransistor des ersten Ausführungsbeispiels (gezeigt in Fig. 4C, und ein Polysiliziumfilm wird als der Kanalbildungsfilm verwendet) gemäß der vorliegenden Erfindung, in welchem die erste Gateelektrode 51 mit den zweiten und dritten Gateelektroden 52 und 53 ersetzt ist. Das heißt, im Fall der Fig. iBc wird eine positive Spannung an die erste (Haupt-)Gateelektrode 51 angelegt, und eine negative Spannung wird an die zweiten und dritten (Sub-)Gateelektroden 52 und 53 angelegt, um den Transistor auszuschalten. Fig. 18C zeigt ebenfalls, daß es möglich ist, den Ausstrom merklich zu reduzieren.
In den obigen Ausführungsbeispielen wurden als Beispiel hauptsächlich n-p-n-Transistoren beschrieben. Ohne darauf beschränkt zu sein, ist es natürlich möglich, die vorliegende Erfindung auf einen p-n-p-Transistor anzuwenden. In diesem Fall wird die n-Schicht oder das n-Gebiet mit der p-Schicht oder dem p-Gebiet oder umgekehrt ersetzt.

Claims

1. In einem Dünnfilm-Halbleitersubstrat gebildeter Dünnfilmtransistor, mit:

(a) einem Sourcegebiet (2), das aus einem Halbleiterfilm eines ersten Leitfähigkeitstyps an einem ersten Ende des Halbleitersubstrats gebildet ist;

(b) einem Draingebiet (3), das aus demselben Halbleiterfilm des ersten Leitfähigkeitstyps an einem zweiten Ende des Halbleitersubstrats gebildet ist;

(c) einem Kanalbildungsgebiet (1), das aus dem Dünnfilm-Halbleitersubstrat mit einer niedrigen Verunreinigungskonzentration zwischen den Source- und Draingebieten gebildet ist;

(d) einem ersten Gate (51), das über dem Kanalbiidungsgebiet über einen ersten Gateisolierfilm (41) gebildet ist; und

(e) einem zweiten Gate (52), das über dem Kanalbildungsgebiet über einen zweiten Gateisolierfilm (42) gebildet ist,

gekennzeichnet durch:

(f) ein drittes Gate (53), das über dem Kanalbildungsgebiet (1) über einen dritten Gateisolierfilm (43) gebildet ist, um das erste Gate (51) zwischen den zweiten (52) und dritten Gates (53) anzuordnen, und worin das erste Gate und die zweiten und dritten Gates alle auf einer ersten Hauptebene des Kanalbildungsgebietes gebildet sind.

2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten und dritten Gates (52, 53) mit dem ersten Gate (51) über eine Diode (10) in der Rückwärtsrichtung von den zweiten und dritten Gates zu dem ersten Gate verbunden sind.

3. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten und dritten Gates (52, 53) mit dem ersten Gate (51) über zwei Dioden (10, 10A) jeweils in der Rückwärtsrichtung von den zweiten und dritten Gates zu dem ersten Gate verbunden sind und ferner mit dem Draingebiet (3) über zwei verschiedene Dioden (20, 20A) in der Rückwärtsrichtung von den zweiten und dritten Gates zu dem Draingebiet verbunden sind.

4. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten und dritten Gates (52, 53) mit dem Draingebiet (3) über leitfähige Schichten verbunden sind.

5. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten und dritten Gates (52, 53) mit dem ersten Gate (51) jeweils über zwei Kondensatoren (15, 15A) verbunden sind, und ferner mit dem Draingebiet (3) über zwei Dioden (20, 20A) jeweils in der Rückwärtsrichtung von den zweiten und dritten Gates zu dem Draingebiet verbunden sind.

6. In einem Dünnfilm-Halbleitersubstrat gebildeter Dünnfilmtransistor, mit:

(d) einem ersten Gate (51), das über dem Kanalbildungsgebiet über einen ersten Gateisolierfilm (41) gebildet ist; und

gekennzeichnet durch:

(f) ein drittes Gate (53), das über dem Kanalbildungsgebiet über einen dritten Gateisolierfilm (43) gebildet ist, um das erste Gate zwischen den zweiten und dritten Gates anzuordnen, und worin das erste Gate (51) auf einer ersten Hauptebene des Kanalbildungsgebietes gebildet ist, und die zweiten und dritten Gates (52, 53) auf einer zweiten Hauptebene gegenüber der ersten Hauptebene der Kanalbildungsgebiete gebildet sind.

7. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß die zweiten und dritten Gates mit dem ersten Gate über eine Diode in der Rückwärtsrichtung von den zweiten und dritten Gates zu dem ersten Gate verbunden sind.

8. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß die zweiten und dritten Gates mit dem ersten Gate über zwei Dioden jeweils in der Rückwärtsrichtung von den zweiten und dritten Gates zu dem ersten Gate verbunden sind, und ferner mit dem Draingebiet über zwei verschiedene Dioden in der Rückwärtsrichtung von den zweiten und dritten Gates zu dem Draingebiet verbunden sind.

9. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß die zweiten und dritten Gates mit dem Draingebiet über leitende Schichten verbunden sind.

10. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß die zweiten und dritten Gates mit dem ersten Gate jeweils über zwei Kondensatoren verbunden sind und ferner mit dem Draingebiet über zwei Dioden jeweils in der Rückwärtsrichtung von den zweiten und dritten Gates zu dem Draingebiet verbunden sind.