DE2841453C2 - Halbleiterspeicherzelle - Google Patents
HalbleiterspeicherzelleInfo
- Publication number
- DE2841453C2 DE2841453C2 DE2841453A DE2841453A DE2841453C2 DE 2841453 C2 DE2841453 C2 DE 2841453C2 DE 2841453 A DE2841453 A DE 2841453A DE 2841453 A DE2841453 A DE 2841453A DE 2841453 C2 DE2841453 C2 DE 2841453C2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- memory cell
- insulating layer
- semiconductor memory
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims 4
- 230000015654 memory Effects 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- SVTBMSDMJJWYQN-UHFFFAOYSA-N 2-methylpentane-2,4-diol Chemical compound CC(O)CC(C)(C)O SVTBMSDMJJWYQN-UHFFFAOYSA-N 0.000 description 1
- 241000251468 Actinopterygii Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
40
Die Erfindung betrifft eine Halbleiterspeicherze"e, insbesondere eine Ein-Transistor-Speicherzelle.
Die für die meisten dynamischen Halbleiterspeicher mit wahlfreiem Zugriff verwendete Ein-Transistor-Speicherzelle
beruht auf dem Prinzip der Ladungsspeicherung auf einem kapazitiven Element, wobei die
Ladung in den Kondensator durch den einen Transistor der Zelle eingeführt wird. Um die Dichte der
Speicherzellen auf jedem Halbleiterchip optimal zu machen, ist es wünschenswert, daß die Größe jeder
Zelle möglichst klein ist. Die Größe einer Zelle hängt im wesentlichen von dem Bereich ab, der zur Speicherung
einer gegebenen Ladungsmenge erforderlich ist, wobei diese Menge bestimmt wird durch die Empfindlichkeit
der zugehörigen Ladungsabfühleinrichtung, die umgekehrt proportional der auf die Einheitsfläche bezogenen
Kapazität der Zelle ist. Daher wird ein möglichst großer Kapazitätswert pro Einheitsfläche angestrebt eo
Bei einer typischen Ein-Transistor-Speicherzelle wird
ein MOS-Kondensator verwendet, dessen Kapazitätswert aus der Parallelschaltung von zwei Kapazitäten
zusammengesetzt ist: 1. aus der Kapazität zwischen der Feldabschirmung und der Inversionsschicht (»Oxidka- es
pazität«) und 2. der Sperrschichtkapazität zwischen der Inversionsschicht und dem Substrat. Bei typischen
Betriebsspannungen ist die Oxidkapazität im allgemeinen viel größer als die Sperrschichtkapazität, insbesondere
wenn leicht dotierte Substrate verwendet werden, um den Kapazitätswert und den Transistorkörpereffekt
auf andere Teile der Schaltung zu vermindern. Die Zellengröße, die bei herkömmlichen Einrichtungen zur
angemessenen Ladungsspeicherung erforderlich ist, ist relativ groß.
Durch den kennzeichnenden Teil von Anspruch 1 wird bei einer Halbleiterspeicherzelle gemäß dem
Oberbegriff erfindungsgemäß die Aufgabe gelöst, daß die Speicherdichte erhöht wird.
Gemäß einer bevorzugten Ausführungsform wird eine Speicherzelle vorgesehen, bei welcher die Sperrschichtkapazität
des MOS-Kondensators gesteigert wird, indem die Dotierungskonzentration des Substrates
lokal erhöht wird.
Gemäß anderen bevorzugten Ausführungsbeispielen kann das Substrat auch neben der Substrat/Isolationsgrenzschicht
mit Ionen des entgegengesetzten Leitfähigkeitstyps dotiert werden, um einen Diodenübergang
in dem Substrat auszubilden. Die wirksame Kapazität der Speicherzelle entspricht daher der Kapazität an der
Isolationsschicht parallel zu der Kapazität der Sperrschicht oder des Diodenübergangs.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung anhand der Zeichnungen erläutert;
es zeigt
F i g. 1 eine Spefcherzelle gemäß einer bevorzugten
Ausführungsform der Erfindung,
il
In F i g. 1 ist eine bevorzugte Ausführungsform der Speicherzelle mit einem Halbleitersubstrat 11 dargestellt
welches beispielsweise aus Silizium bestehen kann. Zur Erläuterung werde angenommen, daß das
Substrat 11 aus Silizium vom P-Leitfähigkeitstyp besteht, welches beispielsweise erhalten werden kann,
indem Silizium mit Bor bei einer Konzentration von etwa 2 χ 1015 cm~3 dotiert wird Es versteht sich, daß die
Speicherzelle auch auf einem Subsoil vom N-Leitfähigkeitstyp
hergestellt werden kann, indem anstelle der erläuterten Dotierungsmittel entsprechende andere
Dotierungssubstanzen verwendet werden.
Durch Dotierung des Substrates 11 wird ein lateraler
Schalttransistor 12 gebildet, der eine source-Zone 13 vom N+-Typ und eine drain-Zone 15 vom N+-Typ
aufweist Beispielsweise reicht die Dotierung mit Phosphor bei einer Konzentration von etwa 10" cm-3.
Über einer Isolierschicht 19 liegt eine Steuerelektrode 17, die beispielsweise aus Polysilizium oder einer dünnen
metallischen Schicht bestehen kann. Die Isolierschicht 19 ist vorzugsweise eine Schicht aus S1O2 von etwa
0,05 μΐπ bis 0,1 μπι Stärke. Die drain-Zone 15 verbindet
den Schalttransistor 12 mit einem Ladungsspeicherabschnitt 16 der Speicherzelle. Es ist auch möglich, eine
zweite Schicht aus Polysilizium zu verwenden, in welchem Fall die drain-Zone 15 fortgelassen werden
kann, ohne den Betrieb der Zelle grundlegend zu ändern. Der Kondensator 16 enthält eine metallische
oder aus Polysilizium bestehende Steuerelektrode 21, die von dem Substrat 11 durch eine Isolierschicht 23
getrennt ist, wobei die Steuerelektrode 17 und die Isolierschicht 19 der Steuerelektrode 21 bzw. Isolierschicht
23 ahnlich sind.
Bei herkömmlichen Ein-Transistor-Speicherzellen würde eine Spannung an die Steuerelektrode 21
angelegt, um eine Sperrschicht an der Oberfläche des Substrates 11 zu erzeugen. Die Spannung wäre
hinreichend hoch, um eine Inversionsschicht zu bilden, so daß die ladungsspeicherung an der Oberfläche des
Substrates 11 durch Verwendung der Oxidkapazität (zwischen der Steuerelektrode 21 und der Inversionsschicht)
parallel zu der Kapazität der Sperrschicht zwischen der Inversionsschicht und dem Substrat 11
erzeugt würde.
Nunmehr wird eine Zone 25, welche sich im Abstand von 1 μιπ in das Substrat Ii von der Isolations/Substrat-Grenzschicht
erstreckt, lokal dotiert, um eine Zone vom ι ο
P+-Leitfähigkeitstyp zu erzeugen, wodurch die Breite der Sperrschicht verringert und die Kapazität pro
Einheitsfläche entsprechend erhöht wird. Bei einigen bevorzugten Ausfuhrungsbeispielen wird zusätzlich
eine Zone 27 zwischen der Zone 25 und der Isolationsschicht 23 (d.h. nahe der Oberfläche des
Substrates 11) dotiert, um eine Oberflächenzone vom N+-Leitfähigkeitstyp zu erzeugen, so daß ein PN-Übergang
29 an der Grenzfläche der Bereiche 25 und 27 gebildet wird. Die Ladung wird daher auf einem
Kondensator gespeichert, der aus der Oxidkapazität parallel zu der Kapazität des PN-Obergangs 23 gebildet
ist, wie aus F i g. 2 hervorgeht
Bei einer bevorzugten Ausführungsform werden die Zonen 25 und 27 durch Ionenimplantation mittels Bor 2s
bzw. Arsen gebildet Eine Dosierung der Bor-Implantation im Bereich von 1 χ 1013 cm"2 bis SxIO13 cm-2 hat
zu guten Ergebnissen geführt Die Arsen-Dotierung, welche den Bereich 27 vom N+-Leitfähigkeitstyp bildet,
erstreckt sich bis zu einer Tiefe von etwa 0,5 μπι bei
einer hinreichend hohen Konzentration, um effektiv als Zone vom N+-Leitfähigkeitstyp zu wirken. Wie sich für
den Fachmann ergibt, können andere Dotierungstechniken, beispielsweise die Diffusionstechnik, verwendet
werden, um die erforderlichen Dotierungsprofile zu erhalten.
In Fi g. 2 wird eine logische »1« oder »0« durch eine
Spannung auf einer Bit-Leitung 31 dargestellt Eine der Steuerelektrode 17 zugeführte Steuerspannung V*
steuert die Lese- und Schreibyorgänge der Zeile. Wenn Vq hoch ist (etwa 12 V) bei der Anordnung gemäß
F i g, 1, wird ein Kanal zwischen der source-Zone 13 und
der drain-Zone 15 ausgebildet, so daß die Ladung auf der Bit-Leitung 31 an den Kondensator 16 übertragen
werden kann. Die Steuerelektrode 21 wird durch die Spannung Vs auf eine konstante Spannung bezüglich
des Substrates 11 gebracht, so daß die den Logikzustand darstellende Ladung in der Parallelschaltung der
Oxidkapazität und der Kapazität des PN-Übergangs gespeichert wird. Wenn die Zone 27 vom N+-Leitfähigkeitstyp
ausgelassen wird, erfolgt die Speicherung in der Parallelschaltung der Oxidkapazität und der Sperrschichtkapazität
Die Speicherzelle wird »gelesen«, indem die Spannung V* den hohen Wert annimmt, so daß die in der
parallel geschalteten Kapazität gespeicherte Ladung mit der Bit-Leitung 31 durch den Schalttransistor 12
aufgeteilt wird. Die Änderung der Spannung auf der Bitleitung ist proportional der gespeicherten Ladung
und kann als logische »1« oder ) fische »0« abgefühlt werden.
Der vorstehend erläuterte Aufbau mit doppelter Implantation hat zu einer beträchtlichen Reduzierung
der Chipfläche pro gespeicherter Ladungsmenge geführt, wodurch gleichzeitig die Dichte der Speicherzellen
auf jedem Halbleiterchip erhöht wird.
Es wird somit eine Ein-Transisior-Speicherstelle
geschaffen, bei welcher die Sperrschichtkapazität eines MOS-Kondensators erhöht wird, indem lokal die
Konzentration der Substratdotierung verstärkt wird. Bei bevorzugten Ausführungsformen kann das Substrat
auch neben der Substrat/Isolations-Grenzfläche mit Ionen vom geeigneten Leitfähigkeitstyp dotiert werden,
um einen Diodenübergang in dem Substrat auszubilden. Die effektive Kapazität der Speicherzelle entspricht
daher der Kapazität der Isolierschicht parallel zu der wesentlich erhöhten Kapazität der Sperrschicht oder
des Diodenübergangs.
Claims (4)
1. Halbleiterspeicherzelle mit einem Substrat (11)
aus einem Halbleitermaterial eines ersten Leitfähigkeitstyps, einer Isolierschicht (23) auf einem
Abschnitt des Substrates, einer elektrisch leitfähigen Steuerelektrode (21) auf der Isolierschicht, sowie
einem Steuertransistor (12) zum Einführen von Ladung in die Zelle zwecks Darstellung eines
Logikzustandes und zum Abfühlen der Ladung in dieser Zelle zwecks Anzeige eines durch diese
Ladung dargestellten Logikzustandes, gekennzeichnet
durch eine verstärkte Zone (25) des ersten Leitfähigkeitstyps mit höherer Leitfähigkeit !5
als das Substrat, welche sich unterhalb der elektrisch
leitfähigen Steuerelektrode und von der Isolierschicht in das Substrat hinein erstreckt
2. Halbleiterspeicherzelle nach Anspruch 1, gekennzeichnet durch eine Oberflächenzone (27)
eines zweiten dem ersten entgegengesetzten HaIbleitertyps,
welcher sich zwischen der Isolierschicht (23) und der verstärkten Zone (25) befindet
3. Halbleiterspeicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß der Steuertransistor
ein zusätzliches Paar von Oberflächenzonen (13,15) des zweiten Leitfähigkeitstyps in dem Substrat (11),
eine zusätzliche Isolierschicht (19) auf einem Abschnitt des Substrates zwischen dem Paar
Oberflächenzonen und eine zusätzliche elektrisch leitfähige Steuerelektrode (17) auf der zusätzlichen
Isolierschic!", aufweist
4. Halbleiterspeicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß das Substrat (11) aus
einem Halbleitermaterial vom P-Typ, die verstärkte Zone (27) aus einem Halbleitermaterial vom P+-Typ
und die Oberflächenzone aus einem Halbleitermaterial vom N+-Typ besteht
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/838,199 US4163243A (en) | 1977-09-30 | 1977-09-30 | One-transistor memory cell with enhanced capacitance |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2841453A1 DE2841453A1 (de) | 1979-04-12 |
DE2841453C2 true DE2841453C2 (de) | 1982-07-22 |
Family
ID=25276528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2841453A Expired DE2841453C2 (de) | 1977-09-30 | 1978-09-23 | Halbleiterspeicherzelle |
Country Status (3)
Country | Link |
---|---|
US (1) | US4163243A (de) |
JP (2) | JPS5456382A (de) |
DE (1) | DE2841453C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3638017A1 (de) * | 1985-11-13 | 1987-05-14 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434438A (en) * | 1976-09-13 | 1995-07-18 | Texas Instruments Inc. | Random access memory cell with a capacitor |
JPS6044752B2 (ja) * | 1978-04-24 | 1985-10-05 | 日本電気株式会社 | ダイナミツクメモリ |
US4320312A (en) * | 1978-10-02 | 1982-03-16 | Hewlett-Packard Company | Smaller memory cells and logic circuits |
US4441246A (en) * | 1980-05-07 | 1984-04-10 | Texas Instruments Incorporated | Method of making memory cell by selective oxidation of polysilicon |
US5109258A (en) * | 1980-05-07 | 1992-04-28 | Texas Instruments Incorporated | Memory cell made by selective oxidation of polysilicon |
JPS5718356A (en) * | 1980-07-07 | 1982-01-30 | Mitsubishi Electric Corp | Semiconductor memory storage |
US4364075A (en) * | 1980-09-02 | 1982-12-14 | Intel Corporation | CMOS Dynamic RAM cell and method of fabrication |
US4373250A (en) * | 1980-11-17 | 1983-02-15 | Signetics Corporation | Process for fabricating a high capacity memory cell |
US4535349A (en) * | 1981-12-31 | 1985-08-13 | International Business Machines Corporation | Non-volatile memory cell using a crystalline storage element with capacitively coupled sensing |
US4887135A (en) * | 1982-02-09 | 1989-12-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Dual level polysilicon single transistor-capacitor memory array |
US4542481A (en) * | 1983-01-31 | 1985-09-17 | International Business Machines Corporation | One-device random access memory cell having enhanced capacitance |
JPS60126861A (ja) * | 1983-12-13 | 1985-07-06 | Fujitsu Ltd | 半導体記憶装置 |
JPS60128658A (ja) * | 1983-12-15 | 1985-07-09 | Toshiba Corp | 半導体記憶装置 |
JPS61266206A (ja) * | 1985-05-20 | 1986-11-25 | Kobe Steel Ltd | 連続混練機の混練制御装置 |
JPS6260256A (ja) * | 1985-09-10 | 1987-03-16 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2655859B2 (ja) * | 1988-02-03 | 1997-09-24 | 株式会社日立製作所 | 半導体記憶装置 |
US5465249A (en) * | 1991-11-26 | 1995-11-07 | Cree Research, Inc. | Nonvolatile random access memory device having transistor and capacitor made in silicon carbide substrate |
US5217907A (en) * | 1992-01-28 | 1993-06-08 | National Semiconductor Corporation | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction |
US5347226A (en) * | 1992-11-16 | 1994-09-13 | National Semiconductor Corporation | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction |
US5714411A (en) * | 1995-01-03 | 1998-02-03 | Motorola, Inc. | Process for forming a semiconductor device including a capacitor |
US6066525A (en) * | 1998-04-07 | 2000-05-23 | Lsi Logic Corporation | Method of forming DRAM capacitor by forming separate dielectric layers in a CMOS process |
US7256415B2 (en) * | 2005-05-31 | 2007-08-14 | International Business Machines Corporation | Memory device and method of manufacturing the device by simultaneously conditioning transition metal oxide layers in a plurality of memory cells |
FR2893763A1 (fr) * | 2005-11-21 | 2007-05-25 | St Microelectronics Sa | Element de memoire non-volatile |
WO2010114406A1 (ru) * | 2009-03-30 | 2010-10-07 | Murashev Viktor Nikolaevich | Ячейка памяти для быстродействующего эсппзу и способ ее программирования |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3740731A (en) * | 1971-08-02 | 1973-06-19 | Texas Instruments Inc | One transistor dynamic memory cell |
US3740732A (en) * | 1971-08-12 | 1973-06-19 | Texas Instruments Inc | Dynamic data storage cell |
JPS525224A (en) * | 1975-07-02 | 1977-01-14 | Hitachi Ltd | 1trs-type memory cell |
US4075045A (en) * | 1976-02-09 | 1978-02-21 | International Business Machines Corporation | Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps |
JPS604595B2 (ja) * | 1976-03-08 | 1985-02-05 | 日本電気株式会社 | 集積回路 |
-
1977
- 1977-09-30 US US05/838,199 patent/US4163243A/en not_active Expired - Lifetime
-
1978
- 1978-09-23 DE DE2841453A patent/DE2841453C2/de not_active Expired
- 1978-09-29 JP JP12032778A patent/JPS5456382A/ja active Pending
-
1983
- 1983-06-23 JP JP1983097373U patent/JPS5936262U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3638017A1 (de) * | 1985-11-13 | 1987-05-14 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung |
Also Published As
Publication number | Publication date |
---|---|
DE2841453A1 (de) | 1979-04-12 |
JPS5936262U (ja) | 1984-03-07 |
US4163243A (en) | 1979-07-31 |
JPS5456382A (en) | 1979-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2841453C2 (de) | Halbleiterspeicherzelle | |
DE3029125C2 (de) | Halbleiterspeicher | |
DE2853736C2 (de) | Feldeffektanordnung | |
DE69119820T2 (de) | Halbleiteranordnung mit verringten zeitabhängigen dielektrischen Fehlern | |
DE3881304T2 (de) | MOS-Transistor. | |
DE2705503C3 (de) | Halbleiterspeicheranordnung | |
DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
DE2619550A1 (de) | Halbleiter-bauelement | |
DE2730202A1 (de) | Halbleiterspeicher | |
DE2750395A1 (de) | Halbleiterspeicheranordnung | |
DE3009719C2 (de) | ||
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE4309764A1 (de) | Leistungs-MOSFET | |
DE2919522A1 (de) | Ladungsuebertragungs-bauelement | |
DE2547828A1 (de) | Halbleiter-speicherelement und verfahren zur herstellung desselben | |
DD152875A5 (de) | Verfahren zum herstellen eines hochintegrierten festwertspeichers | |
DE3346831C2 (de) | Speicher-Feldeffekttransistor und Verfahren zum Betreiben desselben | |
DE2611338B2 (de) | Feldeffekttransistor mit sehr kurzer Kanallänge | |
DE69533134T2 (de) | Leistungsbauteil hoher Dichte in MOS-Technologie | |
DE10150503B4 (de) | Halbleiterspeicherzelle mit Tiefgrabenkondensator und Verfahren zur Ausbildung einer Halbleiterspeicherzelle | |
DE2201028C3 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE4221420A1 (de) | Duennschichttransistor fuer ein halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE3688694T2 (de) | Rillenartiger Kondensator und DRAM-Speicherzelle. | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE1539090B1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8330 | Complete renunciation |