DE2619550A1 - Halbleiter-bauelement - Google Patents

Halbleiter-bauelement

Info

Publication number
DE2619550A1
DE2619550A1 DE19762619550 DE2619550A DE2619550A1 DE 2619550 A1 DE2619550 A1 DE 2619550A1 DE 19762619550 DE19762619550 DE 19762619550 DE 2619550 A DE2619550 A DE 2619550A DE 2619550 A1 DE2619550 A1 DE 2619550A1
Authority
DE
Germany
Prior art keywords
substrate
charge storage
gate electrode
area
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762619550
Other languages
English (en)
Inventor
Josef Berger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE2619550A1 publication Critical patent/DE2619550A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Int. Az.: Case 977 7. April 1976
BL/ps
Hewlett-Packard Company HALBLEITER-BAUELEMENT
Die Erfindung betrifft ein Halbleiterbauelement gemäß dem Oberbegriff des Anspruchs 1.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein solches Halbleiterbauelement derart weiterzubilden, daß die Steuerbarkeit der Leitfähigkeit des Kanals erweitert wird. Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet.
Bei bekannten Ladungsübertragungsvorrichtungen werden in ein Halbleitersubstrat ungleichförmig Störstellen eingeführt, die einen versenkten Kanal bilden. Erfindungsgemäß wird eine nichtmonotone Dotierung von Störstellenionen des Donatortyps in einem Halbleiter verwendet, um einen versenkten Leitungskanal darin zu bilden. Zwischen dem Leitungskanal und der Oberfläche des Halbleiters ist ein Bereich mit Akzeptorionen eindiffundiert, der als Ladungsspeicherbereich dient. Entsprechend einem bevorzugten Ausführungsbeispiel der Erfindung ist dieser Bereich elektrisch vom übrigen Halbleiterkörper isoliert und zwar durch den Leitungskanal und Teile eines isolierenden Bereichs auf dem Substrat. Eine Gate-Elektrode ist auf der Oberfläche des Halbleiters angeordnet und von diesem durch eine Isolierschicht getrennt.
Im Betrieb wird der Gate-Elektrode eine elektrische Spannung passender Größe und passenden Vorzeichens zugeführt, um den versenkten Leitungskanal zu verarmen und ihn dadurch in einen nichtleitfähigen Zustand zu versetzen. An diesem Punkt des Arbeitszyklus können Majoritätsträger damit beginnen, sich im isolierten Ladungsspeicherbereich an der Oberfläche des Halbleiters anzusammeln. Diese Ladung kann thermisch oder optisch im Speicherbereich erzeugt werden oder dadurch, daß Ladung in den Bereich
609849/0641
injiziert wird. Mit ansteigender Ladungsansaininlung wird ein elektrisches Feld erzeugt, das dem durch die Gate-Elektrode erzeugten Feld entgegengerichtet ist und dieses aufhebt. Dadurch wird der Leitungskanal wieder in einen feitfähigen Zustand versetzt. Durch Überwachung der Leitfähigkeit des versenkten Leitungskanals ist es möglich, angesammelte Ladung im Speicherbereich festzustellen. Wenn sich zum Beispiel Ladung aufgrund optischer Erzeugung ansammelt, kann die Vorrichtung als Transistor-Photodetektor arbeiten. Wenn Ladung in den Ladungsspeicherbereich injiziert wird, kann die Vorrichtung als Datenspeicher arbeiten.
Die Erfindung wird in folgenden anhand eines Ausführungsbeispiels in Verbindung mit der zugehörigen Zeichnung erläutert. In der Zeichnung zeigen
Figur 1 einen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement längs eines versenkten Leitungskanals;
Figur 2 einen Schnitt durch das Halbleiterbauelement gemäß Figur 1 quer zum Leitungskanal;
Figur 3 eine graphische Darstellung typischer Dotierungsprofile;
Figuren 4A bis 4D aufeinanderfolgende Zustände des Halbleiterbauelementes im Betrieb;
und
Figur 5 ein Beispiel eines Ersatzschaltbildes für einen Phototransistor, der gemäß dem Erfindungsgedanken aufgebaut ist.
In Figur.1 ist ein Substrat 11 aus einem Halbleitermaterial dargestellt, welches im folgenden Beispiel als Material des p-Typs beschrieben wird. Selbstverständlich können Halbleiterbauelemente der im folgenden beschriebenen Art auch mit einem Substratmaterial des η-Typs aufgebaut werden. Die im vorliegenden Beispiel beschriebenen Materialien und Potentiale müßten dann entsprechend ersetzt werden. Im Falle eines Substrats des p-Typs (z.B. mit einer Akzeptor-Dotierung von ungefähr 1 bis 5 χ 10 cm" , wie in Figur 3 dargestellt) wird im Substrat
809849/0 6 41
ein versenkter Leitungskanal gebildet, z.B. durch Einbringen einer Schicht 13 von Donator-Störstellenionen im Substrat In einigen Vorrichtungen, die hergestellt wurden, wurde der versenkte Kanal durch Einbringen von 440-keV-Phosphor-Ionen
11 — in einer integrierten Dosierung von ungefähr 7,5 χ 10 cm gebildet. Zur Vereinfachung der Herstellung kann dieses Einbringen von Donatorionen über das gesamte Substrat erfolgen, wie durch die gestrichelten Linien in Figur 1 dargestellt ist. Die darauffolgenden, unten beschriebenen Herste1lungsschritte stellen sicher, daß der schließlich gebildete Leitungskanal auf die gewünschte Konfiguration beschränkt wird. In Figur stellt die mit Nx.. , , bezeichnete Kurve schematisch
Leitungskanal
eine Verteilung von Donatorionen im Substrat 11 dar, die effektiv einen versenkten Leitungskanal bildet. Solch ein Kanal kann alternativ auch durch andere bekannte Verfahren gebildet werden, z.B. durch epitaxiales Wachsen eines n-Typ-Kanals auf dem p-Typ-Substrat.
In der in Figur 1 dargestellten Ausführungsform sind im Substrat 11 weiterhin ein Source-Bereich 15, ein Drain-Bereich 17 (beide von einem dem Leitfähigkeitstype des Substrats entgegengesetzten Leitfähigkeitstyp) gebildet, z.B. durch Diffusion von Phosphor. Es wurden Konzentrationen von ungefähr
19 2O -3
1 χ 10 bis 1 χ 10 cm benutzt. Source-Bereich 15, Drain-Bereich 17 und der Leitungskanal 13 bilden im Substrat 11 effektiv einen Transistor mit versenktem Kanal.
An den Leitungskanal 13 schließt sich ein Ladungsspeicherbereich 19 an, der z.B. durch Dotierung des Substrats mit Akzeptorionen gebildet werden kann. 40-keV-Bor-Ionen in einer
11 -2 integrierten Dosierung von- ungefähr 7 χ 10 cm haben sich als geeignet erwiesen. In Figur 3 stellt die mit N _ ,auncrs_
. , . bezeichnete Kurve eine typische Verteilung von speicherung
Akzeptorionen im Bereich 19 dar. Der Ladungsspeicherbereich 19 kann auch durch epitaxiales Wachsen oder durch andere bekannte Verfahren erzeugt werden. Eine Isolierschicht 21, z.B. aus ragt über die Oberfläche des Substrats 11 hinaus. Auf der
- 609849/0641
-A-
Isolierschicht 21 befindet sich eine Gate-Elektrode 23 über dem Ladungsspeicherbereich 19. Die Gate-Elektrode 23 besteht vorzugsweise aus einem optisch-transparenten Material, z.B. dünnem phosphordotiertem Polysilizium oder Indium-Zinn-Oxid. Aus Figur 1 ist ersichtlich, daß der Ladungsspeicherbereich 19 vom Substrat 11 durch den Kanal 13, den Source-Bereich und den Drain-Bereich 17 isoliert ist.
In Figur 2 sind wiederum das Substrat 11, die Isollierschicht 21 und die Gate-Elektrode 23 auf der Isolierschicht über dem Ladungsspeicherbereich 19 dargestellt. Aus dieser Figur ist die Isolierung des Ladungsspeicherbereichs 19 gegen das Substrat 11 deutlich ersichtlich. Speziell ist ersichtlich, daß der Leitungskanal 13 sich von einer ersten Grenzfläche 25 bis zu einer zweiten Grenzfläche 27 des Isolierb ereichs 21 erstreckt. Figuren 1 und 2 zeigen somit, daß der LadungsSpeicherbereich 19 durch die Konfiguration des Leitungskanals 13 völlig vom Substrat 11 isoliert ist. Im Bereich 19 erzeugte Ladung oder in diesen Bereich injizierte Ladung sammelt sich daher dort an und kann nicht in das Substrat 11 entweichen. Umgekehrt können im Substrat 11 erzeugte Ladungsträger nicht in den Speicherbereich 19 wandern.
Der Betrieb der Vorrichtung wird nun unter Bezugnahme auf Figur 3 und Figuren 4A bis 4D erläutert. In Figur 4A ist die Gate-Elektrode 23 als geerdet und auf Nullpotential gehalten dargestellt. In diesem Fall ist nur eine geringe Menge positiver Ladung im Ladungsspeicherbereich 19 vorhanden. Der Leitungskanal 13 ist "eingeschaltet", so daß Majoritätsträger (in diesem Beispiel Elektronen) frei vom Source-Bereich 15 zum Drain-Bereich 17 durch den Kanal 13 gelangen können. In Figur 4B ist die Spannung an der Gate-Elektrode 23 als schnell abgesenkt auf ein stark negatives Potential dargestellt. Mit "stark" ist hier gemeint, daß das Potential groß genug ist, um eine Verarmung des Kanals 13 von Majoritätsträgern herbeizuführen. Die Spannung darf aber nicht die Durchbruchsspannung der Isolierschicht 21 überschreiten. Bei Vorrichtungen, die mit den oben beschriebenen Materialien und den in Figur 3 dargestellten Do-
609849/0641
261955Q
tierungsprofilen hergestellt sind, hat sich eine Spannung von ungefähr -10 Volt als geeignet für eine solche Verarmung des Kanals 13 erwiesen, daß die Leitung zwischen Source-Bereich 15 und Drain-Bereich 17 aufhört. Unter diesen Umständen verarmt auch der Ladungsspeicherbereich 19 und wird in die Lage versetzt, positive Ladungen zu speichern, die in diesem Bereich erzeugt oder in ihn injiziert werden. Da der Ladungsspeicherbereich 19 vom Substrat 11 isoliert ist, muß sich eine Ladungsansammlung im Bereich 19 aus thermischer oder optischer Erzeugung in diesem Bereich ergeben, oder durch Injizierung von Ladung in ihn. Irgendwelche im Substrat 11 erzeugten Ladungsträger können nicht die Potentialbarriere überschreiten, die durch die im Kanal 13 befindlichen festen Ladungen erzeugt wird, und können daher nicht in den Ladungsspeicherbereich 19 eindringen.
Figur 4C zeigt eine Ansammlung von Ladungen im Bereich 19. Wenn sich im Bereich 19 positive Ladung als Ergebnis thermischer oder optischer Erzeugung oder Injektion ansammelt, neigt das auf der angesammelten Ladung beruhende, vom Kanal 13 gesehene elektrische Potential dazu, das stark negative Potential mehr und mehr aufzuheben, welches durch die Gate-Elektrode 23 aufgebracht wird. Wenn das Feld der Gate-Elektrode 23 im Bereich des Leitungskanals 13 effektiv neutralisiert ist, wird dieser wieder leitfähig, so daß Ladungsträger zwischen Source-Bereich 15 und Drain-Bereich 17 fließen können. Diese Stromleitung kann überwacht werden, um eine Anzeige der im Bereich 19 gespeicherten Ladungsmenge vorzusehen.
In Figur 4D ist die Gate-Elektrode 23 wieder an Null-Potential gelegt, um die Vorrichtung in den ursprünglichen Zustand zu versetzen. Wenn die Spannung an der Gate-Elektrode zurückgestellt wird, wird die im Bereich 19 gespeicherte Zusatzladung in das Substrat 11 injiziert, wie durch die Pfeile dargestellt ist, und die Vorrichtung wird in den in Verbindung mit Figur 4A beschriebenen Anfangszustand zurückversetzt.
Die Benutzung des erfindungs-gemäßen Transistors als Lichtdetek-
609849/0641
tor sei nun in Verbindung mit Figur 5 erläutert (Bezugszeichen, die mit denen der vorherigen Figuren übereinstimmen, beziehen sich auf diese Figuren). In Figur 5 ist der Ladungspeicherbereich 19 als Knotenpunkt 25 dargestellt. Eine an der Gate-Elektrode 23 angelegte Spannung erscheint am Punkt 27 des Ersatzschaltbildes. Ein äquivalenter Kondensator 29 stellt die Kapazität der Isolierschicht 21 dar, welche die Gate-Spannung am Punkt 27 an den Knotenpunkt 25 ankoppelt. Der Knotenpunkt 25 stellt daher ein "effektives Gate" eines Transistors mit tiefem Kanal dar, welcher einen Source-Bereich 15, einen Drain-Bereich 17 und einen Leitungskanal 13 aufweist. Die an diesem effektiven Gate 25 erscheinende Spannung ist in Figur 5 mit V bezeichnet. Eine mit V_ bezeichnete Spannung stellt die Spannung zwischen den Source- und Drain-Bereichen einerseits und dem Substrat des Transistors andererseits dar. Eine weitere, an einer Klemme 31 erscheinende und mit V bezeichnete Spannung stellt eine an den Drain-Bereich 17 angelegte externe Drain-Spannung dar. Für eine gegebene Drain-Spannung V hängt ein mit I bezeichneter Stromfluß durch den Transistor von der effektiven Gate-Spannung V ab. Entsprechend den Prinzipien der Erfindung wird diese effektive Gate-Spannung zum Teil durch die tatsächliche, kapazitiv mit dem effektiven Gate 25 gekoppelten Gate-Spannung V und zum Teil von der Menge der im Ladungsspeicherbereich 19 gespeicherten Ladung bestimmt, die in Figur 5 mit Δ Q bezeichnet ist. Beim Betrieb als Photodetektor ist die Gate-Elektrode 23 aus einem transparenten oder halbtransparenten leitfähigen Material gefertigt, z.B. aus Polysilizium mit einer Dicke von ungefähr 3500 A. Die Vorrichtung wird durch die Gate-Elektrode 23 hindurch belichtet, so daß im LadungsSpeicherbereich 19 Ladungsträger optisch erzeugt werden. So erzeugte positive Ladungen werden in diesem Bereich akkumuliert und gespeichert. Wenn die Ladung sich erhöht, erhöht sich die Gate-Spannung V1 in positiver Richtung, wodurch die Leitfähigkeit des Leitungskanals 13 nach und nach erhöht wird. Die Messung der Leitfähigkeit des Transistors stellt daher eine Anzeige der im Bereich 19 angesammelten Ladung dar.
6098 4 9/06 4 1
In alternativen Ausführungsformen kann die Ladung steuerbar in den Bereich 19 injiziert und dort gespeichert werden, wenn die Spannung an der Gate-Elektrode 23 entsprechend weit negativ ist. Die Ladung kann dann durch Wiederherstellung des Nullpotentials an der Gate-Elektrode 23 in das Substrat 11 injiziert werden. Die Feststellung der Anwesenheit oder Abwesenheit von Ladung im Bereich 19 kann durch Messung der Leitfähigkeit des Transistors wie oben beschrieben erfolgen. Nimmt man die Anwesenheit von Ladung als binäre "1" und die Abwesenheit von Ladung als binäre "O" an, kann die Vorrichtung somit als digitale Speicherzelle arbeiten.
609849/0641

Claims (6)

  1. Case 977
    Hewlett-Packard Company 7. April 1976
    PATENTANSPRÜCHE
    (1 Λ Halbleiterbauelement mit einem Substratbereich eines ersten Leitfähigkeitstyps, einem Source-Bereich und einem Drain-Bereich jeweils eines zweiten Leitfähigkeitstyps im Substrat, einem Source- und Drain-Bereich miteinander verbindenden Kanal des zweiten Leitfähigkeitstyps im Substrat und einer durch eine Isolierschicht von dem Substrat getrennten Gate-Elektrode, gekennzeichnet durch einen LadungsSpeicherbereich (19) des ersten Leitfähigkeitstyps, der mit Abstand von der Gate-Elektrode (23) angeordnet ist und gegen den Substratbereich (11) zwecks Verhinderung des Eindringens von Ladungsträgern aus dem Substratbereich isoliert ist, wobei der Ladungsspeicherbereich Ladungsträger sammelt und speichert, wenn an die Gate-Elektrode eine Spannung angelegt wird, die kleiner als die Durchbruchsspannung des Isolierbereichs ist.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet , daß der Ladungsspeicherbereich (19) eine derartige Konzentration von Ionen des ersten Leitfähigkeitstyps aufweist, die eine im wesentlichen vollständige Verarmung des Ladungsspeicherbereichs durch die an die Gate-Elektrode (23) angelegte Spannung erlaubt, wobei der Ladungsspeicherbereich in die Lage versetzt wird, Träger zur akkumulieren und zu speichern.
  3. 3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet , daß der Ladungsspeicherbereich (19) und der Kanal (13) derartige Konzentrationen von Ionen des ersten bzw. zweiten Leitfähigkeitstyps aufweisen, die eine Verarmung des Kanals von Majoritätsträgern erlauben, wenn die Spannung an die Gate-Elektrode (23) angelegt wird, wodurch der Kanal zwischen Source-(15) und Drain-Bereich (17) in einen nichtleitenden Zustand versetzt wird.
    6098 4 9/0641
  4. 4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet , daß der Ladungsspeicherbereich (19) und der Kanal (13) Konzentrationen von Ionen des ersten bzw. zweiten Leitfähigkeitstyps aufweisen, die die Injektion der im Ladungsspeicherbereich gespeicherten Ladung in den Substratbereich (11) ermöglichen, wenn an die Gate-Elektrode (23) eine zweite Spannung gelegt wird, die gegenüber der ersten ein entgegengesetztes Vorzeichen hat und die kleiner als die Durchbruchsspannung der Isolierschicht (21) ist.
  5. 5. Halbleiterbauelement nach Anspruch 1, dadurch g e k e η nzeichnet, daß der Kanal (13) ein ionen-dotierter Bereich im Substratbereich (11) ist.
  6. 6. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet , daß die Gate-Elektrode (23) aus optisch halbtransparentem Material besteht, so daß Lichtstrahlung auf den Ladungsspeicherbereich (19) zur Erzeugung von Ladung darin auftreffen kann.
    609849/0641
    Leerseite
DE19762619550 1975-05-12 1976-05-04 Halbleiter-bauelement Ceased DE2619550A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/576,419 US4000504A (en) 1975-05-12 1975-05-12 Deep channel MOS transistor

Publications (1)

Publication Number Publication Date
DE2619550A1 true DE2619550A1 (de) 1976-12-02

Family

ID=24304345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762619550 Ceased DE2619550A1 (de) 1975-05-12 1976-05-04 Halbleiter-bauelement

Country Status (3)

Country Link
US (1) US4000504A (de)
JP (1) JPS5813031B2 (de)
DE (1) DE2619550A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837028A1 (de) * 1977-08-25 1979-03-15 Matsushita Electric Ind Co Ltd Integrierte halbleiterschaltung

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163985A (en) * 1977-09-30 1979-08-07 The United States Of America As Represented By The Secretary Of The Air Force Nonvolatile punch through memory cell with buried n+ region in channel
US4471368A (en) * 1977-10-13 1984-09-11 Mohsen Amr M Dynamic RAM memory and vertical charge coupled dynamic storage cell therefor
US4163984A (en) * 1978-01-27 1979-08-07 Raytheon Company Field effect transistor
US4166223A (en) * 1978-02-06 1979-08-28 Westinghouse Electric Corp. Dual field effect transistor structure for compensating effects of threshold voltage
US5019876A (en) * 1978-07-14 1991-05-28 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor photo-electric converter
US4291391A (en) * 1979-09-14 1981-09-22 Texas Instruments Incorporated Taper isolated random access memory array and method of operating
US4247916A (en) * 1979-10-30 1981-01-27 Erb Darrell M Memory device in which one type carrier stored during write controls the flow of the other type carrier during read
JPS57157562A (en) * 1981-03-24 1982-09-29 Fujitsu Ltd Semiconductor memory
US4396438A (en) * 1981-08-31 1983-08-02 Rca Corporation Method of making CCD imagers
JPS58105672A (ja) * 1981-12-17 1983-06-23 Fuji Photo Film Co Ltd 半導体撮像装置
US4596068A (en) * 1983-12-28 1986-06-24 Harris Corporation Process for minimizing boron depletion in N-channel FET at the silicon-silicon oxide interface
JPS62128175A (ja) * 1985-11-29 1987-06-10 Hitachi Ltd 半導体装置
JPH065745B2 (ja) * 1986-07-31 1994-01-19 株式会社日立製作所 半導体装置
US6784492B1 (en) * 1991-03-18 2004-08-31 Canon Kabushiki Kaisha Semiconductor device including a gate-insulated transistor
JPH0794732A (ja) * 1993-09-27 1995-04-07 Nec Corp 半導体装置
US6372582B1 (en) 1999-08-18 2002-04-16 Advanced Micro Devices, Inc. Indium retrograde channel doping for improved gate oxide reliability
EP2674966B1 (de) * 2006-06-29 2019-10-23 Cree, Inc. Siliciumcarbid-Schaltvorrichtungen mit P-Kanälen
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
CN104112754A (zh) * 2014-07-03 2014-10-22 格科微电子（上海）有限公司 图像传感器及其形成方法
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN108428712A (zh) * 2018-05-14 2018-08-21 德淮半导体有限公司 图像传感器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL299194A (de) * 1962-10-15
US3916268A (en) * 1969-01-21 1975-10-28 Gen Electric Device for storing information and providing an electric readout from a conductor-insulator-semiconductor structure
US3906296A (en) * 1969-08-11 1975-09-16 Nasa Stored charge transistor
US3631308A (en) * 1970-06-19 1971-12-28 Cogar Corp Mos semiconductor device operable with a positive or negative voltage on the gate electrode and method therefor
US3676715A (en) * 1970-06-26 1972-07-11 Bell Telephone Labor Inc Semiconductor apparatus for image sensing and dynamic storage
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837028A1 (de) * 1977-08-25 1979-03-15 Matsushita Electric Ind Co Ltd Integrierte halbleiterschaltung

Also Published As

Publication number Publication date
JPS5813031B2 (ja) 1983-03-11
JPS51135382A (en) 1976-11-24
US4000504A (en) 1976-12-28

Similar Documents

Publication Publication Date Title
DE2619550A1 (de) Halbleiter-bauelement
DE2919522C2 (de)
DE2841453C2 (de) Halbleiterspeicherzelle
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE2319714A1 (de) Ladungsgekoppelte, optisch auslesbare speicheranordnung
DE4223272C2 (de) Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung
DE2429705C3 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
DE2326751B2 (de) Halbleiterbauelement zum Speichern und Verfahren zum Betrieb
DE3136682A1 (de) Transistor vom typ mit isoliertem tor
DE2338239A1 (de) Integrierte halbleiterschaltung
DE2341899C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE3440674A1 (de) Feldeffekt-transistor
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE2614698C2 (de) Halbleiterspeicher
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3149101C2 (de)
DE3134233C2 (de)
DE2334116C3 (de) Ladungsübertragungs-Halbleiterbauelement
DE2429796A1 (de) Halbleiterelement
EP0719454A1 (de) Halbleiter(detektor)struktur
DE2329570A1 (de) Ladungsgekoppelte vorrichtung
DE3915594A1 (de) Halbleitervorrichtung
DE1541413C3 (de) Anordnung zur Erzeugung von elektromagnetischen Schockwellenschwingungen
DE2630388C3 (de) Ladungsgekoppeltes Halbleiterbauelement, Verfahren zu seinem Betrieb und Verwendung

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: SCHULTE, K., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE

8131 Rejection