JPS5813031B2 - Ｍｏｓトランジスタ - Google Patents

Ｍｏｓトランジスタ

Info

Publication number
JPS5813031B2
JPS5813031B2 JP51051988A JP5198876A JPS5813031B2 JP S5813031 B2 JPS5813031 B2 JP S5813031B2 JP 51051988 A JP51051988 A JP 51051988A JP 5198876 A JP5198876 A JP 5198876A JP S5813031 B2 JPS5813031 B2 JP S5813031B2
Authority
JP
Japan
Prior art keywords
region
conductive layer
substrate
charge
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51051988A
Other languages
English (en)
Other versions
JPS51135382A (en
Inventor
ジヨセフ・バーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Publication of JPS51135382A publication Critical patent/JPS51135382A/ja
Publication of JPS5813031B2 publication Critical patent/JPS5813031B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 本発明は半導体中の深い位置に埋込み層をもつＭＯＳト
ランジスタの構造に関する。
従来、埋込み層をもつ暇荷転送素子を形成するために、
半導体基板中に不純物を不均一に注入することが行なわ
れている。
本発明では、半導体中に埋込み導電層を形成するために
、半導体中にドナ形不純物イオンをその濃度が不均一に
なるように注入する。
導電層と半導体の表面との間には、アクセブタイオンを
注入して、電荷蓄積領域として動作する領域が形成され
る。
電荷蓄積領域は、埋込み導電層と絶縁層とによって半導
体の他の部分と隔離される。
ゲート電極は絶縁層上に半導体とは隔離されて形成され
る。
本発明によるＭＯＳトランジスタを動作させる場合、ゲ
ート電極に適尚な大きさと極性の電圧が印加され、それ
により埋込み導電層が空乏層化され、非導電状態にされ
る。
この状態で、電荷蓄積領域中に多数キャリアを蓄積させ
ることができる。
このキャリア（電荷）は、その領域中での熱や光の発生
により、またはその領域への市荷注入によって発生させ
ることができる。
電荷が蓄積されるにつれて、ゲート電極に印加された電
圧によって与えられた電界を打消すような電界が発生さ
れ、その結果、埋込み導電層は導電状態に復帰する。
導電層の状態を監視することによって、電荷蓄積領域中
に蓄積された電荷を検出することができる。
したがって、例えば、電荷が光の発生により蓄積される
場合にはトランジスタを光検出器として使用できる。
また電荷が電荷蓄積領域中に注入される場合には、メモ
リとして使用できる。
以下図面を用いて本発明を説明する。
第１図は本発明によるＭＯＳトランジスタ中の導電層に
沿った断面図、第３図は不純物濃度を距離の関数として
表わした特性線図である。
第１図において、１１は半導体物質より成る基板でＰ形
物質である。
しかしＮ形物質を用いても良いことは勿論である。
その場合には電位の大きさ、極性、使用する他の物質等
をそれに合わせて適当に選択すればよい。
第３図に示したように、１〜５Ｘ１０１５個／ｃｙｉの
アクセプタ濃度をもつＰ形基板を使用した場合、埋込み
導電層が基板中に形成される。
該埋込み層は例えば基板１１中にドナ不純物イオン層１
３を打込むことによって形成される。
例えば、埋込み層１３は、４４０ＫｅＶのエネルギーで
、約７．５Ｘ１０１１個／ｄｍ３の適用量のリンイオン
を注入することにより形成される。
製造を容易にするために、このドナイオンの注入は、第
１図に破線で示したように基板全体を横切って形成して
もよい。
以下に述べる続く製造工程により、最終的に形成された
導電層は所望の構成とされる。
第３図において、ＮＤとして示した曲線は基板１１中の
埋込み層のドナイオン分布を示している。
なお、埋込み層は、周知のエビタキシャル成長法を用い
てＰ形基板上にＮ形層を形成しても作ることができる。
基板１１の導電形と反対の導電形をもつソース領域１５
とドレイン領域１７とは、例えばリンの拡散によって基
板１１中に形成される。
例えばＩＸ１０１９〜ＩＸＩＯ２０個／ｄｍ３の濃度が
利用される。
ソース領域１５、ドレイン領域１７および導電領域１３
は基板１１中に埋込み層をもつトランジスタを形成する
。
導電層１３に隣接して電荷蓄積領域１９が形成される。
電荷蓄積領域１９は、アクセプタイオンの注入、例えば
４０ＫｅＶのエネルギーで、約７ＸＩＯＩ１個／ｃｔ．
の適用量でホウ素イオンを打込むことにより形成される
。
第３図の左側にＮＡで示した曲線は領域１９中のアクセ
プタイオンの分布を表わしている。
一方右側にＮＡで示した曲線は基板中のアクセプタイオ
ン濃度を示している。
また電荷蓄積領域１９は周知のエビタキシャル成長技術
を用いて形成してもよい。
ＳｉＯ２で作られるような絶縁層２１は基板の全表面上
に形成される。
ゲート電極２３は電荷蓄積領域１９上で絶縁層２１上に
形成される。
本発明においては、ゲート電極２３は、リンをドープし
た薄い多結晶シリコン（ポリシリコン）またはインジウ
ムースズ酸化物のような透光性物質で形成される。
電荷蓄積領域１９は埋込み層１３、ソースおよびドレイ
ン領域ｉｓ，１７によって基板１１から隔離される。
第２図は本発明によるＭＯＳトランジスタ中の導電層を
横切った断面図である。
そこには、また基板１１、絶縁層２１、ゲート電極２３
が示されている。
図において、電荷蓄積領域１９は基板１１から隔離され
るのが良く理解できる。
導電層１３は絶縁層２１の第１表面２５から第２表面２
７へ拡がっている。
したがって、第１，２図より電荷蓄積領域１９は導醒層
１３の構成によって基板１１から完全に隔離される。
電荷蓄積領域１９中に発生された、又はそこに注入され
た電荷は当該領域中に蓄積され、そして基板１１中には
移動しない。
また反対に、基板１１中に発生されたキャリアも電荷蓄
積領域中に移動しない。
本発明によるＭＯＳトランジスタの動作は第３図および
第４Ａ〜４Ｄ図を参照することにより理解できる。
第４Ａ〜４Ｄ図は本発明によるＭＯＳトランジスタの動
作過程を示した状態図である。
第４Ａ図において、ゲート電極２３は接地され零電位に
維持されている。
この状態においては、少量の正電荷が電荷蓄積領域１９
に与えられる。
導電層１３はオン状態にあり、そのため多数キャリア（
本例では市子）が導電層１３を横切ってソース１５から
ドレイン領域１７に移動する。
第４Ｂ図において、ゲート電極２３に与えられるゲート
電圧は急に減少され、大きな負電圧となる。
ここでこの負電圧は導電層１３から多数キャリアをなく
すのに十分な大きさとする。
しかしながら、この電圧は絶縁層２１の破壊電圧を越え
るものではない。
上述した物質で素子を作り、第３図に示したドーピング
を行なった場合、導電層１３から多数キャリアをなくす
のに適当な電圧は−１０Ｖである。
その結果、ソース１５とドレイン１７との間の導電状態
は中止する。
この状態において、電荷蓄積領域１９もまた空乏層化さ
れ、そして該領域中で発生されたまたは注入された正電
荷を記憶できるように付勢される。
電荷蓄積領域１９は上述したように基板１１と絶縁され
ているので、当該領域中の電荷の蓄積はその領域それ自
身中での熱又は光により発生したもの、またはその領域
への注入によりもたらされたものでなければならない。
基板１１中で発生された電荷は、導電層１３中の固定電
荷によって作られた電位障壁を超えることはできない。
それ故に、電荷蓄積領域１９中にはいり込むことはでき
ない。
第４Ｃ図は領域１９中での電荷の蓄積を示している。
熱や光の発生又は注入により領域１９中に正電荷が蓄積
されるにつれて、蓄積された電荷により、導電層１３か
ら見た電位は、ゲート電極２３により与えられた負電位
を次第に相殺するようにする。
ゲート電極に与えられた電位の影響が導電層１３中で少
なくなるにつれて、導電層１３は再び導電可能状態とな
り、電荷≦ソース１５とドレイン１７間を移動できるよ
うになる。
この導電状態は、電荷蓄積領域１９中に蓄積された電荷
量を表示するために監視できる。
第４Ｄ図において、ゲード電極の電位はトランジスタを
リセットするために零電位にされる。
ゲートがリセットされるとき、領域１９中の余分な電荷
は矢印で示したように基板１１中に注入される。
そしてトランジスタは第４Ａ図に示した初期状態に復帰
する。
本発明によるトランジスタを用いて光検出できることが
第５図により理解できる。
第５図はフォトトランジスタとして使用する場合の等価
回路図である。
図において、電荷蓄積領域１９は節３５によって表わさ
れている。
ゲート電極２３に与えられるゲート電位は点３７に生ず
る。
等価コンデンサ２９はゲート電圧を節３５に結合する絶
縁層２１のコンデンサを表わしている。
よって、節３５は、ソース１５、ドレイン１７および導
電層１３を含むトランジスタの実質的なゲートである．
このゲート３５に生ずる電圧をＶ１として表わした。
Ｖｓと定義した電圧は、ソースおよびドレインとトラン
ジスタの基板との間の電圧を示している。
ｖＤと定義した節３１に生ずる電圧はドレイン１７に印
加される外部電圧である。
ＩＤで示したトランジスタ電流が実効ゲート電圧Ｖ１の
大きさに応じて流れる。
本発明によれば、実効ゲート電圧ｖ１は実質上のゲート
３５に容量結合される実際のゲート電圧Ｖと、電荷蓄積
領域１９中に蓄積された電荷量とに依存する。
電荷量は第５図にΔＱで示されている。
フォトトランジスタとして動作する場合、ゲート電極２
３は透光性又は半透光性物質例えば３５００人の厚さの
多結晶シリコンで作られる。
このときトランジスタはゲート電極２３を介して光が照
射され、電荷蓄積領域１９中に光学的に電荷が発生され
る。
このようにして発生された正電荷は前記領域１９中に蓄
積、記憶される。
電荷が蓄積されるにつれて、実効ゲート電圧■１はより
正となり、トランジスタの導電度が次第に増加する。
よって、トランジスタのコンダクタンスの測定により、
領域１９中に蓄積された全電荷量を知ることもできる。
また、ゲート電圧を適当に負電圧に保った状態で、電荷
蓄積領域１９中に電荷を制御して注入、記憶させること
もできる。
そして、ゲート電圧を零にすることによって基板１１中
に電荷を注入することもできる。
領域１９中に電荷が存在するかしないかの検出は、トラ
ンジスタのコンダクタンスを測定することにより達成で
きる。
したがって電荷の存在をバイナリの１“に不存在をＯ“
に対応させれば、このトランジスタをメモリセルとして
用いることができる。
【図面の簡単な説明】
第１図は本発明によるＭＯＳ−ランジスタ中の導電層に
沿った断面図、第２図は第１図に示したトランジスタ中
の導電層を横切った断面図、第３図は不純物濃度を距離
の関数として表わした特性線図、第４Ａ〜４Ｄ図は本発
明ＭＯＳトランジスタの動作を示した状態図、第５図は
等価回路図である。 １１・・・・・・基板、１３・・・・・・導電層（埋込
み層）、１５・・・・・・ソース、１７・・・・・・ド
レイン、１９・・・・・・電荷蓄積領域、２１・・・・
・・絶縁層、２３・・・・・・ゲート電極。

Claims (1)

  1. 【特許請求の範囲】 １ 第１導電形の半導体基板と、前記半導体基板上に形
    成された絶縁層と、前記半導体基板中に形成された第２
    導電形のソースおよびドレイン領域と、前記ソース領域
    とドレイン領域とを接続する第２導電形の導電層と、前
    記半導体基板中で、前記導電層と前記絶縁層との間に形
    成され前記半導体基板の他の部分と隔離された第１導電
    形の電荷蓄積領域と、前記絶縁層上に形成されたゲート
    領域とで構成されるＭＯＳ−ランジスタ。 ２ 前記ゲート領域は透光性物質より成る特許請求の範
    囲第１項記載のＭＯＳトランジスタ。
JP51051988A 1975-05-12 1976-05-07 Ｍｏｓトランジスタ Expired JPS5813031B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/576,419 US4000504A (en) 1975-05-12 1975-05-12 Deep channel MOS transistor

Publications (2)

Publication Number Publication Date
JPS51135382A JPS51135382A (en) 1976-11-24
JPS5813031B2 true JPS5813031B2 (ja) 1983-03-11

Family

ID=24304345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51051988A Expired JPS5813031B2 (ja) 1975-05-12 1976-05-07 Ｍｏｓトランジスタ

Country Status (3)

Country Link
US (1) US4000504A (ja)
JP (1) JPS5813031B2 (ja)
DE (1) DE2619550A1 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846863B2 (ja) * 1977-08-25 1983-10-19 松下電器産業株式会社 半導体集積回路装置
US4163985A (en) * 1977-09-30 1979-08-07 The United States Of America As Represented By The Secretary Of The Air Force Nonvolatile punch through memory cell with buried n+ region in channel
US4471368A (en) * 1977-10-13 1984-09-11 Mohsen Amr M Dynamic RAM memory and vertical charge coupled dynamic storage cell therefor
US4163984A (en) * 1978-01-27 1979-08-07 Raytheon Company Field effect transistor
US4166223A (en) * 1978-02-06 1979-08-28 Westinghouse Electric Corp. Dual field effect transistor structure for compensating effects of threshold voltage
US5019876A (en) * 1978-07-14 1991-05-28 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor photo-electric converter
US4291391A (en) * 1979-09-14 1981-09-22 Texas Instruments Incorporated Taper isolated random access memory array and method of operating
US4247916A (en) * 1979-10-30 1981-01-27 Erb Darrell M Memory device in which one type carrier stored during write controls the flow of the other type carrier during read
JPS57157562A (en) * 1981-03-24 1982-09-29 Fujitsu Ltd Semiconductor memory
US4396438A (en) * 1981-08-31 1983-08-02 Rca Corporation Method of making CCD imagers
JPS58105672A (ja) * 1981-12-17 1983-06-23 Fuji Photo Film Co Ltd 半導体撮像装置
US4596068A (en) * 1983-12-28 1986-06-24 Harris Corporation Process for minimizing boron depletion in N-channel FET at the silicon-silicon oxide interface
JPS62128175A (ja) * 1985-11-29 1987-06-10 Hitachi Ltd 半導体装置
JPH065745B2 (ja) * 1986-07-31 1994-01-19 株式会社日立製作所 半導体装置
US6784492B1 (en) * 1991-03-18 2004-08-31 Canon Kabushiki Kaisha Semiconductor device including a gate-insulated transistor
JPH0794732A (ja) * 1993-09-27 1995-04-07 Nec Corp 半導体装置
US6372582B1 (en) 1999-08-18 2002-04-16 Advanced Micro Devices, Inc. Indium retrograde channel doping for improved gate oxide reliability
EP2033212B1 (en) * 2006-06-29 2013-10-16 Cree, Inc. Method of forming a silicon carbide pmos device
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
CN104112754A (zh) * 2014-07-03 2014-10-22 格科微电子（上海）有限公司 图像传感器及其形成方法
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN108428712A (zh) * 2018-05-14 2018-08-21 德淮半导体有限公司 图像传感器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE638316A (ja) * 1962-10-15
US3916268A (en) * 1969-01-21 1975-10-28 Gen Electric Device for storing information and providing an electric readout from a conductor-insulator-semiconductor structure
US3906296A (en) * 1969-08-11 1975-09-16 Nasa Stored charge transistor
US3631308A (en) * 1970-06-19 1971-12-28 Cogar Corp Mos semiconductor device operable with a positive or negative voltage on the gate electrode and method therefor
US3676715A (en) * 1970-06-26 1972-07-11 Bell Telephone Labor Inc Semiconductor apparatus for image sensing and dynamic storage
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet

Also Published As

Publication number Publication date
US4000504A (en) 1976-12-28
JPS51135382A (en) 1976-11-24
DE2619550A1 (de) 1976-12-02

Similar Documents

Publication Publication Date Title
JPS5813031B2 (ja) Ｍｏｓトランジスタ
JP3407232B2 (ja) 半導体記憶装置及びその動作方法
US4822750A (en) MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide
US4701776A (en) MOS floating gate memory cell and process for fabricating same
US4163243A (en) One-transistor memory cell with enhanced capacitance
KR900003891A (ko) 반도체 메모리용 메모리 셀 및 그 제조 방법
US20110121400A1 (en) Method for making complementary p and n mosfet transistors, electronic device including such transistors, and processor including at least one such device
JPS63204643A (ja) 半導体記憶装置及びその製造法
US4305083A (en) Single junction charge injector floating gate memory cell
JPS5846185B2 (ja) 電荷結合デバイス
JP2781918B2 (ja) Ｍｏｓ型半導体装置の製造方法
KR900002474B1 (ko) 반도체 메모리
US5347153A (en) Short channel transistors
US5118632A (en) Dual layer surface gate JFET having enhanced gate-channel breakdown voltage
JPH0878663A (ja) Ｃｃｄの電荷検出ノード
JP2746883B2 (ja) 光電変換装置
CN111426930A (zh) 一种抗辐射加固的soi cmos总剂量辐射性能评估方法
CN112420752B (zh) 基于半导体衬底的新型单晶体管像素传感器及制备方法
JPS5947465B2 (ja) 半導体メモリの製造方法
JP2523645B2 (ja) 半導体記憶装置およびその製造方法
JP5218351B2 (ja) 半導体記憶装置
JP2900717B2 (ja) 半導体装置
KR900006019B1 (ko) 반도체 메모리 장치의 제조방법
JP2973583B2 (ja) 半導体装置
JP3826680B2 (ja) 半導体装置