DE3149101C2 - - Google Patents
Info
- Publication number
- DE3149101C2 DE3149101C2 DE3149101A DE3149101A DE3149101C2 DE 3149101 C2 DE3149101 C2 DE 3149101C2 DE 3149101 A DE3149101 A DE 3149101A DE 3149101 A DE3149101 A DE 3149101A DE 3149101 C2 DE3149101 C2 DE 3149101C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- effect transistor
- field effect
- transistor according
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 45
- 230000005669 field effect Effects 0.000 claims description 21
- 230000015556 catabolic process Effects 0.000 claims description 19
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 14
- 239000002800 charge carrier Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- -1 arsenic ions Chemical class 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- MBGCACIOPCILDG-UHFFFAOYSA-N [Ni].[Ge].[Au] Chemical compound [Ni].[Ge].[Au] MBGCACIOPCILDG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung bezieht sich auf einen Schottky-Übergangs-
Feldeffekttransistor, in dem der Schottky-Übergang zwischen
einem Halbleiterkörperteil und einer metallischen
darauf angebrachten Gate-Elektrode gebildet wird, wobei
der genannte Körperteil eine erste Halbleiterschicht vom
einen Leitungstyp enthält, die sich unter der genannten
Gate-Elektrode erstreckt, um wenigstens einen Teil des
Kanals des Transistors zu bilden.
Unter einer metallischen Gate-Elektrode ist eine
Gate-Elektrode aus einem stark leitenden Material zu verstehen,
das einen Schottky-Übergang mit dem genannten
Halbleiterkörperteil bilden kann. Sie kann aus einem Metall
oder einer Metallegierung bestehen, aber kann auch
eine Zusammensetzung, wie ein Metallsilicid, z. B. Platinsilicid,
Molybdänsilicid usw., enthalten.
Ein Schottky-Übergangs-Feldeffekttransistor, in dem die
Gate-Elektrode direkt auf dem Halbleiterkörperteil liegt,
wird manchmal als ein "MESFET" bezeichnet (dabei steht
MESFET für "Metal-Semiconductor Field Effect Transistor").
MESFET's sind unipolare Anordnungen, d. h., daß
der Stromfluß in MESFET's nur in Form von Majoritätsladungsträgern
stattfindet. Daher gibt es keine Probleme
in bezug auf die Speicherung von Minoritätsladungsträgern,
so daß sich ein MESFET besonders gut für gewisse Anwendungen,
z. B. für Hochfrequenzanordnungen, eignet.
Ein MESFET, der die im ersten Absatz genannten Merkmale
aufweist, ist in S. M. Sze: "Physics of Semiconductor
Devices" New York 1969, Seiten 410-412 beschrieben. Insbesondere
ist dort ein Galliumarsenidtransistor beschrieben,
in dem die sich unter der Gate-Elektrode erstreckende
Halbleiterschicht eine n-leitende epitaktische Galliumarsenidschicht
mit einer Dicke von 2×10-4 cm und einer
Dotierungskonzentration von 2×10¹⁵ Donatoren/cm-3 ist.
Bei derartigen Werten der Dicke und Dotierungskonzentration
kann eine Verarmung von etwa 4×10¹¹
Ladungsträgern/cm-2 der epitaktischen Schicht erhalten
werden.
In diesem bekannten MESFET wird das maximale elektrische
Feld, das von der ersten Halbleiterschicht aufrechterhalten
werden kann, ohne daß Durchschlag auftritt, durch den
Anfang von Lawinendurchschlag bestimmt. Das niedrigste
Feld, bei dem Lawinendurchschlag in einem besonderen Halbleitermaterial
auftritt, ist als das kritische Feld bekannt
(für mäßig dotiertes Silicium und Galliumarsenid ist
dies etwa 4×10-5 V cm-1). Um zu vermeiden, daß
Lawinendurchschlag auftritt, wenn die Spannung über die
erste Halbleiterschicht erhöht wird, ist es notwendig, daß
diese Schicht bei einem Feld, das unter dem kritischen
Feld liegt, völlig an Ladungsträgern verarmt wird. Diese
Anforderung setzt deutlich der Dotierungskonzentration der
ersten Schicht eine obere Grenze, wodurch wieder die Gesamtzahl
von Ladungsträgern beschränkt wird, an denen die
erste Halbleiterschicht verarmt werden kann (nahezu
2,5×10¹² cm-2 für Silicium und Galliumarsenid).
Leider ist die Verstärkung einer MESFET-Anordnung von der
Gesamtzahl von Ladungsträgern abhängig, an denen die Gate-Elektrode
verarmt werden kann.
Dies geht aus der nachstehenden bekannten Beziehung
hervor:
wobei g die Steilheit, Z die Kanalbreite, L die Kanallänge,
µ die Mobilität uind Q(a) die Gesamtzahl von
Ladungsträgern/cm-2 im Kanal darstellen. Es ist dann klar,
daß durch das Auftreten von Lawinendurchschlag auch die
Verstärkung der bekannten MESFET-Anordnung beschränkt
wird.
Der Erfindung liegt die Aufgabe zugrunde, einen Schottky-
Übergang-Feldeffekttransistor der eingangs genannten, im
Oberbegriff des Patentanspruchs 1 definierten Art so auszubilden,
daß er eine hohe Gesamtzahl von Ladungsträgern
besitzt, so daß eine große Verarmung von Ladungsträgern
herbeigeführt werden kann und der Transistor eine hohe
Verstärkung aufweist und dadurch dem Auftreten von
Lawinendurchschlag, wodurch die Gesamtzahl von Ladungsträgern
beschränkt wird, vorgebeugt wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden
Teil des Patentanspruchs 1 genannten Merkmale
gelöst.
Der Erfindung liegt dabei die Erkenntnis zugrunde, daß,
wenn ein den Übergang erhöhendes Gebiet eingebaut wird,
die Ableitung über die Gate-Elektrode vernachlässigbar
sein kann und die erste Halbleiterschicht eine hohe
Dotierungskonzentration aufweisen kann, wobei Lawinendurchschlag
vermieden wird, wenn diese Schicht genügend
dünn ist.
Tatsächlich ist, wenn der Potentialunterschied über die
erste Halbleiterschicht kleiner als Eg/q ist (wobei Eg den
Bandabstand des Halbleiters und q die elektronische Ladung
darstellen) nicht genügend Energie verfügbar, um zu bewirken,
daß die Ladungsträger in dieser Schicht Elektron-
Loch-Paare bilden, so daß Lawinendurchschlag nicht auftreten
kann. Außerdem ist infolge der geringen Dicke der ersten
Halbleiterschicht die Wahrscheinlichkeit einer Ionisation
sehr gering, so daß es sogar möglich ist, daß der
Potentialunterschied über diese Schicht Eg/q überschreitet,
ohne daß Durchschlag auftritt. Daher kann die Dotierungskonzentration
der ersten Halbleiterschicht bis oberhalb
der Dotierungskonzentration erhöht werden, bei der
Lawinendurchschlag in dem bekannten MESFET auftritt, solange
diese erste Halbleiterschicht derart dünn ist, daß
sie nahezu völlig an Ladung durch ein Potential verarmt
wird, das genügend niedrig ist, daß es nicht eine erhebliche
Anzahl von Elektron-Loch-Paaren erzeugen kann. Mit
anderen Worten: die erste Halbleiterschicht
kann ohne Durchschlag ein elektrisches Feld aufrechterhalten,
das das kritische Feld für Lawinendurchschlag
des Halbleitermaterials dieser Schicht überschreitet. Die
Möglichkeit zur Erhöhung der Dotierungskonzentration der
ersten Schicht bedeutet, daß ein MESFET nach der Erfindung
eine größere Verarmung an Ladungsträgern als der bekannte
Transistor herbeiführen kann, so daß seine Verstärkung
erheblich erhöht wird. Das maximale Feld, das die
Schicht aufrechterhalten kann, wird nun durch den Anfang
des Feldemissionsvorgangs, d. h. bei etwa 2,5×10⁶ V cm-1
für Silicium und etwa 1,5×10⁶ cm-1 für Galliumarsenid,
beschränkt, und dieses Feld überschreitet das kritische
Feld, d. h. 4×10⁵ V cm-1 für Silicium.
Das an die Oberfläche grenzende Gebiet vom dem
der ersten Halbleiterschicht entgegengesetzten Leitungstyp
dient dazu, die effektive Höhe des Schottky-Übergangs, der
zwischen der Gate-Elektrode und dem darunterliegenden
Halbleiterkörperteil gebildet wird, zu vergrößern. Tatsächlich
hängt der Betrag, um den die effektive Höhe vergrößert
werden kann, von der Dotierungskonzentration dieses
Gebietes ab, die über das ganze Gebiet der Gate-Elektrode
vorhanden sein muß. Das betreffende Gebiet muß derart
dünn sein, daß es unter Gate-Vorspannung Null nahezu
völlig an Ladungsträgern verarmt ist. Es muß auch unter
allen Betriebsbedingungen völlig verarmt sein. Bei einer
besonderen Ausführungsform der Erfindung bildet dieses an
die Oberfläche grenzende Gebiet Mittel zur Herabsetung
des elektrischen Feldes an der Oberfläche des Halbleiterkörperteiles
in der Nähe der Gate-Elektrode.
Der Körperteil der MESFET-Anordnung enthält vorzugsweise
eine zweite Halbleiterschicht vom ersten Leitungstyp,
die an die erste Schicht grenzt und die niedriger als
die genannte erste Schicht dotiert ist. In diesem
Falle bildet die zweite Schicht ebenfalls einen Teil des Kanals
des Transistors. Dies hat zur Folge, daß Ladungsträger
aus der ersten Halbleiterschicht leicht in die niedriger
dotierte zweite Schicht überfließen. Da in dieser zweiten
Schicht weniger Dotierstoffe vorhanden sind, ist die
Beweglichkeit der darin vorhandenden Ladungsträger verhältnismäßig
groß. So besteht der Gesamteffekt der zweiten
"Überlauf"-Schicht in einer Vergrößerung der Beweglichkeit
der Ladungsträger, wodurch sich der Vorteil ergibt, daß
eine derartige Überlaufschicht enthaltende MESFET's mit
höheren Geschwindigkeiten arbeiten können, so daß sie noch
besser für Hochfrequenzanwendungen geeignet werden. Da Elektronen
eine größere Beweglichkeit als Löcher aufweisen und
weil der MESFET eine unipolare Anordnung ist, wird dieser
Effekt einer vergrößerten Beweglichkeit optimiert, wenn die
erste und die zweite Halbleiterschicht vom n-Leitungstyp
sind.
Einige Ausführungsformen der Erfindung sind in
der Zeichnung dargestellt und werden im folgenden näher beschrieben.
Es zeigt
Fig. 1 einen Querschnitt durch einen Schottky-
Übergangs-Feldeffekttransistor nach der Erfindung,
Fig. 2 und 3 Querschnitte durch verschiedene Stufen
während der Herstellung des Transistors nach Fig. 1,
Fig. 4 einen Querschnitt durch eine Abwandlung
des Transistors nach Fig. 1, und
Fig. 5 einen Querschnitt durch einen anderen
Schottky-Übergangs-Feldeffekttransistor nach der Erfindung.
Es sei bemerkt, daß die Figuren schematisch und
nicht maßstäblich gezeichnet sind. Die relativen Abmessungen
und Verhältnisse einiger Teile in diesen Figuren sind der
Deutlichkeit und Einfachheit halber übertrieben groß oder
verkleinert dargestellt. Weiter sind der Deutlichkeit der
Figuren halber die unterschiedlichen Teile des Halbleiterkörperteiles
nicht schraffiert.
Fig. 1 zeigt einen Querschnitt durch einen MESFET
nach der Erfindung. Eine erste n++-Schicht 2 ist in einem
Halbleiterkörperteil 1 vorhanden, der z. B. ein p-leitendes
ein kristallines Siliciumsubstrat mit einem spezifischen
Widerstand von z. B. 20 Ω · cm enthält. Die Dicke des Teiles
der Schicht 2, der sich unter der Gate-Elektrode 6 erstreckt,
muß kleiner als etwa 10-5 cm sein, so daß dieser
Teil ein elektrisches Feld aufrechterhalten kann, das
4×10⁵ V cm-1, d. h. etwa das kritische Feld für Lawinendurchschlag
in mäßig dotiertem massivem Silicium überschreitet.
Die Schicht 2, der an der Stelle des Teiles
unter der Gate-Elektrode 6 eine Dicke von z. B. 1,8×10 -6 cm
und eine Dotierungskonzentration von 8×10¹⁸ Donatoratomen/cm-3
aufweisen kann, erstreckt sich in n⁺-leitende
Source- und Drain-Gebiete 4 bzw. 5. Diese Gebiete 4 und 5
erstrecken sich bis zu der Oberfläche 3 des Halbleiterkörperteiles.
Bei diesen Werten für die Dicke und die Dotierungskonzentration
wird die Schicht 2 bei einer Spannung
von 2,5 V verarmt und kann sie ohne Durchschlag ein Feld
von etwa 2,2×10⁶ V cm-1 aufrechterhalten.
Ein Schottky-Übergang wird an der Oberfläche 3
zwischen dem Körperteil 1 und der metallischen Gate-Elektrode
6, die aus z. B. Molybdän bestehen kann, gebildet. Ein
p++-Gebiet 7, das an die Oberfläche 3 grenzt, ist zwischen
der Gate-Elektrode 6 und der Schicht 2 vorhanden und erstreckt
sich über das ganze Gebiet der Gate-Elektrode 6.
In dieser Ausführungsform erstreckt sich das Gebiet 7, in
Projektion gesehen, bis jenseits der Gate-Elektrode und in
die Source- und Drain-Gebiete 4 bzw. 5. So dient beim Betrieb
des Transistors, d. h. wenn eine Spannung zwischen dem
Source- und dem Drain-Gebiet angelegt und eine geeignete
Vorspannung an die Gate-Elektrode 6 angelegt wird, der erweiterte
Teil des Gebietes 7 dazu, das elektrische Feld
an der Oberfläche des Halbleiterkörperteiles 1 in der Nähe
der Gate-Elektrode 6 herabzusetzen. Um dieselbe Funktion
zu erfüllen und im Gegensatz zu dem MESFET nach Fig. 1,
kann der erweiterte Teil des Gebietes 7 nur auf der Drain-
Seite der Gate-Elektrode 6 vorhanden sein. Das Gebiet 7
kann eine Dicke von z. B. 3×10-7 cm aufweisen. Um die effektive
Höhe des Schottky-Übergangs in genügendem Maße zu
vergrößern, beträgt die Dotierungskonzentration des Gebietes
7 z. B. 3×10¹⁹ Akzeptoren/cm-3. Bei dieser Dotierungskonzentration
und Dicke ist das Gebiet 7 unter Gate-Vorspannung
Null nahezu völlig an Ladungsträgern verarmt.
Die Mindestdicke für die erste Schicht 2 wird
durch quantenmechanische Durchtunnelung durch den Übergang
bestimmt. Dies erfordert, daß die kombinierte Dicke der
n++-Schicht 2 und der p++-Schicht 7 größer als der effektive
Tunnelungsabstand, der in Silicium etwa 3 nm und in
Galliumarsenid etwa 5 nm ist, sein muß.
Die Höchstdicke wird durch die Fähigkeit zur
Verarmung der Schicht 2 bei einer Spannung (V+VB) bestimmt,
die den Wert von nahezu nicht überschreiten soll. Aus
Berechnungen geht hervor, daß die meist geeignete Dicke
für die Schicht zwischen 5 nm und 50 nm liegt.
Source- und Drain-Elektroden 8 bzw. 9, die aus
Aluminium bestehen können, kontaktieren die Source- und
Drain-Gebiete 4 bzw. 5. Die Elektroden 8 und 9 sind gegen
die Gate-Elektrode 6 durch die darauf vorhandene Isolierschicht
10 und gegen den verbleibenden Teil des Siliciumkörperteiles
durch die Isolierschicht 11 isoliert. Die
Schichten 10 und 11 können z. B. aus Siliciumoxid bestehen.
Eine zweite n-leitende Halbleiterschicht 13 grenzt an die
n++-Schicht 2. Diese Schicht 13 ist eine n-leitende Schicht
und ist niedriger als die Schicht 2 dotiert. Vorzugsweise
beträgt die Dotierungskonzentration der Schicht 13/5×10¹⁴
Donatoren/cm-3. Die Dicke der Schicht 13 muß größer als
die mittlere freie Weglänge von Elektronen in dieser Schicht
sein. Bei der vorgegebenen Dotierungskonzentration ist die
mittlere freie Weglänge der Elektronen nahezu 5×10-6 cm
und somit kann die Dicke der Schicht 13 gleich 10-5 cm sein.
Die Beweglichkeit der Elektronen in der Schicht 13 ist dann
nahezu 1400 cm² V -1 s -1 im Vergleich zu nahezu 100 cm²
V -1 s -1 für die Schicht 2. So wird die gesamte Beweglichkeit
der Elektronen durch das Vorhandensein der Schicht 13,
wie oben erwähnt, vergrößert, so daß dieser MESFET besonders
gut für Hochfrequenzbetrieb geeignet ist.
Wenn eine Spannung zwischen dem Source- und dem
Drain-Gebiet 4 und 5 angelegt und eine geeignete Vorspannung
an die Gate-Elektrode 6 angelegt wird, wird der Stromfluß
zwischen der Source und der Drain von der Gate-Spannung
gesteuert. Stromfluß findet im Kanal des Transistors
statt. In den beschriebenen Ausführungsformen bildet der
sich unter der Gate-Elektrode 6 erstreckende Teil der
Schicht 2 einen Teil des Kanals des Transistors, während
der verbleibende Teil durch die n-leitende Schicht 13 gebildet
wird. Beim Betrieb erstreckt sich, wenn die Größe
der Sperrvorspannung an der Gate-Elektrode erhöht wird,
die mit dem Schottky-Übergang zusammenarbeitende Verarmungsschicht
weiter in die Schicht 2 und erstreckt sie sich
letzten Endes durch die Schicht 2 bis in die n-leitende
Schicht 13. Wenn sich die Verarmungsschicht ganz durch die
Schicht 13 erstreckt, wird der Transistor ausgeschaltet,
weil der Stromfluß zwischen der Source und der Drain gesperrt
wird. Der beschriebene MESFET arbeitet somit im Verarmungsmodus.
Ein Verfahren zur Herstellung der MESFET-Anordnung
nach Fig. 1 wird nun an Hand der Fig. 2 und 3 beschrieben.
Es wird von einem p-leitenden Siliciumsubstrat 1
mit einem spezifischen Widerstand von z. B. 20 Ω · cm ausgegangen.
Eine Siliciumoxidschicht 11 wird auf der Oberfläche
3 des Körpers 1 auf übliche Weise erzeugt, und dann ein
Fenster in dem Oxid unter Verwendung üblicher photolithographischer
Techniken und Ätztechniken definiert
(siehe Fig. 2). Dann wird eine Ionenimplantation zum Definieren
der Schichten 13 und 2 und des Gebietes 7 durchgeführt.
Während dieser Ionenimplantationsschritte wirkt die
Oxidschicht 11 als eine Maske. Diese Implantationsschritte
finden unter den folgenden Bedingungen statt. Erstens
werden für die Schicht 13 Arsenionen mit einer Dosis von 10
10¹⁰ cm-2 bei 20 keV implantiert. Dieser Implantationsschritt
kann bis zu einer Tiefe von z. B. 1,21×10 -5 cm
durch Erhitzung auf 1100°C durchgeführt werden. Der nächstfolgende
Schritt ist die Implantation von Arsenionen mit
einer Dosis von 1,4×10¹³ cm-2 bei 6 keV zur Bildung der
Schicht 2. Dann werden Borionen mit einer Dosis von
9×10¹² cm-2 bei 0,5 keV implantiert. Auf diese Weise wird
das Gebiet 7 gebildet. In Fig. 2 geben die Pfeile die
unterschiedlichen Ionenimplantationen an. Die erhaltene
Struktur kann während 15 Minuten bei 700°C ausgeglüht
werden. Nachher wird die Molybdängate-Elektrode 6 auf
übliche Weise definiert und dann wird diese Elektrode mit
einer Passivierungsschicht, z. B. einer Oxidschicht 10,
überzogen (siehe Fig. 3). Der nächstfolgende Schritt ist
die Erzeugung der Source- und Drain-Gebiete 4 bzw. 5 durch
Implantation von Phosphorionen mit einer Dosis von 5×10¹⁵ cm-2
bei 25 keV. Die Pfeile in Fig. 3 geben wieder die
Ionenimplantation an. Die erhaltene Struktur kann dann durch
Erhitzung auf 700°C während 15 Minuten ausgeglüht werden.
Im dargestellten Beispiel erstrecken sich die Source- und
Drain-Gebiete 4 bzw. 5 tiefer als die n-leitende Schicht 13
in den Halbleiterkörperteil 1.
Der MESFET nach Fig. 1 wird nun dadurch fertiggestellt,
daß aus Aluminium bestehende Source- und Drain-
Elektroden 8 bzw. 9 unter Verwendung dem Fachmann bekannter
Verfahren erzeugt werden.
Als eine Abwandlung dieses Verfahrens kann die
p++-Implantation auf das Gebiet beschränkt werden, in dem
das endgültige p++-Gebiet 7 gebildet werden soll. Dies
kann natürlich dadurch erfolgen, daß die Stellen des Körpers
1, an denen die Source- und Drain-Gebiete 4 bzw. 5 gebildet
werden sollen, maskiert werden. In diesem Falle ist
es nicht notwendig, einen zusätzlichen Implantationsschritt
durchzuführen, weil sich die Source- und Drain-Gebiete 4
bzw. 5 bereits bis zu der Oberfläche 3 erstrecken.
Fig. 4 zeigt eine abgewandelte Ausführungsform
der MESFET-Anordnung nach Fig. 1. In diesem Falle wird der
Effekt der Oberflächenfeldherabsetzung in der Nähe der
Gate-Elektrode noch weiter vergrößert, weil die Schicht 2,
in Projektion gesehen, am Rande 40 der Gate-Elektrode 6
endet. Dieser Rand 40 ist der Rand der Elektrode 6, der der
Drain 5 am nächsten liegt. Auf der Source-Seite der Elektrode
6 erstreckt sich die Schicht 2 bis jenseits des
Randes der Elektrode 6 in das Source-Gebiet 4. Diese Anordnung
ergibt den Vorteil, daß höhere Spannungen an die Drain
angelegt werden können, bevor Durchschlag auftritt. Für die
Herstellung der MESFET-Anordnung nach Fig. 4 wird das obenbeschriebene
Verfahren auf folgende Weise abgeändert. Nach
der Erzeugung der n-leitenden Schicht 13 wird das Gebiet 7
durch Ionenimplantation erzeugt. Dann wird eine Implantationsmaske
mit einem Fenster, das schmäler als das zum
Definieren der Schicht 13 und des Gebietes 7 verwendete
Fenster ist, auf der Oberfläche 3 angebracht und wird, wie
oben, eine Ionenimplantation zur Bildung der Schicht 2
durchgeführt. Dieselbe Maske kann auch während der Erzeugung
der Gate-Elektrode 6 erhalten bleiben, so daß der
Rand der Schicht 2 und der Rand 40 dieser Elektrode miteinander
fluchten.
Ein anderer MESFET nach der Erfindung ist in
Fig. 5 dargestellt. In dieser Ausführungsform besteht der
Halbleiterkörperteil 51 aus Galliumarsenid. Dieser MESFET
enthält eine erste n++-Schicht 52 aus Galliumarsenid, die
sich in dem Körperteil 51 befindet, der z. B. ein halbisolierendes
Galliumarsenidsubstrat 50 enthält. Die Dicke
der Schicht 52 muß kleiner als nahezu 10 -5 cm sein, so
daß sie ein elektrisches Feld aufrechterhalten kann, das
4×10⁵ V cm-1, d. h. etwa das kritische Feld für Lawinendurchschlag
mäßig dotierten Galliumarsenids, überschreitet.
Die Schicht 52, die eine Dotierungskonzentration von
10¹⁸ Donatoratomen/cm-3 und eine Dicke von 3,8×10 -6 cm
aufweisen kann, enthält n-leitende Source- und Drain-Gebiete
54 bzw. 55. Bei diesen Werten für die Dicke und Dotierungskonzentration
kann die Schicht 52 ohne Durchschlag
ein Feld von nahezu 6,5×10⁵ V cm-1 aufrechterhalten.
Auch wird bei diesen Werten für die Dicke und Dotierungskonzentration
die Schicht 52 unter Gate-Vorspannung Null
im thermischen Gleichgewichtszustand nahezu völlig an Ladungsträgern
verarmt. So arbeitet dieser MESFET im Anreicherungsmodus.
Ein Schottky-Übergang wird an der Oberfläche 53
zwischen dem Körperteil 51 und der metallischen Elektrode
56, die z. B. aus Aluminium bestehen kann, gebildet. Ein
p++-Gebiet 57, das an die Oberfläche 53 grenzt, liegt
zwischen der Gate-Elektrode 56 und der Schicht 52 und erstreckt
sich bis jenseits des Gebietes der Elektrode 56
in die Source- und Drain-Gebiete 54 bzw. 55. Gleich wie in
der vorhergehenden Ausführungsform kann der erweiterte
Teil des Gebietes 57 nur auf der Drain-Seite der Elekrode
56 vorhanden sein. Das Gebiet kann z. B. eine Dicke von
5×10 -7 cm und eine Dotierungskonzentration von 7×10¹⁸ Ak
zeptoren/cm-3 aufweisen. Bei dieser Dotierungskonzentration
und Dicke wird das Gebiet 7 unter Gate-Vorspannung Null
nahezu völlig an Ladungsträgern verarmt.
Eine zweite n-leitende Schicht 63 grenzt an die
n++-Schicht 52. Die Dotierungskonzentration dieser Schicht
63 beträgt vorzugsweise 5×10¹⁴ Donatoren/cm-3, während ihre
Dicke z. B. 10 -1 cm ist. Wie oben bereits beschrieben ist,
dient die Schicht 63 wieder dazu, die Beweglichkeit der
Elektronen im MESFET zu vergrößern, wodurch die Geschwindigkeit,
mit der die Anordnung arbeiten kann, vergrößert
wird.
Die Schichten 52 und 63 und das Gebiet 7, die alle
aus Galliumarsenid bestehen, können auf einem halbisolierenden
Galliumarsenidsubstrat unter Verwendung der bekannten
Molekularstrahlepitaxietechnik (MBE=Molecular Beam
Epitaxy) angewachsen werden. Die Source- und Drain-Gebiete
54 bzw. 55 können durch Ionenimplantation erzeugt werden,
während Isoliergebiete 64 unter Verwendung eines Protonenbeschusses
erzeugt werden können. Die Einzelheiten dieser
Techniken sind dem Fachmann bekannt. Die Anordnung nach
Fig. 5 wird dadurch fertiggestellt, daß die Gate-Elektrode
56 und die Source- und Drain-Elektroden 58 bzw. 59 erzeugt
werden. Die letzteren Elektroden können auch aus Nickel-
Gold-Germanium hergestellt werden. Jede übliche Technik
kann zur Anbringung dieser Elektroden verwendet werden.
Die in den vorhergehenden Ausführungsformen
beschriebenen Mittel zur Herabsetzung des Oberflächenfeldes
einer Passivierungsschicht, wie eine Oxidschicht,
können auf der Oberfläche des Halbleiterkörperteiles
wenigstens in der Nähe der Gate-Elektrode vorhanden sein.
Außerdem kann das Material der ersten Halbleiterschicht
von dem der zweiten Halbleiterschicht verschieden sein,
während das Substrat auch aus einem anderen Material bestehen
kann. Natürlich können auch andere Halbleitermaterialien
als Silicium und Galliumarsenid verwendet werden.
Weiter können die Leitungstypen der unterschiedlichen Teile
der MESFET-Anordnung alle (gleichzeitig) durch die entgegengesetzten
Leitungstypen ersetzt werden.
Claims (15)
1. Schottky-Übergangs-Feldeffekttransistor, in dem der
Schottky-Übergang zwischen einem Halbleiterkörperteil (1)
und einer metallischen darauf angebrachten Gate-Elektrode
(6) gebildet wird, wobei der genannte Körperteil eine
erste Halbleiterschicht (2) von einem ersten Leitungstyp
enthält, die sich unter der Gate-Elektrode (6) erstreckt,
um wenigstens einen Teil des Kanals des Transistors zu
bilden,
dadurch gekennzeichnet,
daß die erste Schicht (2) derart dünn ist, daß sie ohne
Durchschlag ein elektrisches Feld aufrechterhalten kann,
daß das kritische Feld für Lawinendurchschlag des Halbleitermaterials
dieser Schicht überschreitet, und daß die
effektive Höhe (in eV) des genannten Schottky-Übergangs
durch ein an die Oberfläche grenzendes Gebiet (7) vom
zweiten entgegengesetzten Leitungstyp zwischen der ersten
Schicht (2) und der Gate-Elektrode (6) vergrößert wird,
wobei das genannte Gebiet (7) so dünn ist, daß es unter
Gate-Vorspannung Null nahezu völlig an Ladungsträgern verarmt
ist.
2. Feldeffekttransistor nach Anspruch 1,
dadurch gekennzeichnet,
daß Mittel zur Herabsetzung des elektrischen Feldes an der
Oberfläche des Halbleiterkörperteiles (1) in der Nähe der
Gate-Elektrode (6) vorhanden sind.
3. Feldeffekttransistor nach Anspruch 2,
dadurch gekennzeichnet,
daß die Mittel zur Herabsetzung des elektrischen Feldes
durch das an die Oberfläche grenzende Gebiet (7) gebildet
werden.
4. Feldeffekttransistor nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet,
daß der Kollektorkörperteil (1) eine zweite Halbleiterschicht
(13) vom ersten Leitungstyp enthält, die an die
erste Schicht (2) grenzt und niedriger als die genannte
erste Schicht dotiert ist.
5. Feldeffekttransistor nach Anspruch 4,
dadurch gekennzeichnet,
daß die Dicke der zweiten Schicht (13) die mittlere freie
Weglänge für Majoritätsladungsträger in der dieser Schicht
überschreitet.
6. Feldeffekttransistor nach Anspruch 4 oder 5,
dadurch gekennzeichnet,
daß das Halbleitermaterial der zweiten Schicht (13) gleich
dem der ersten Schicht (2) ist.
7. Feldeffekttransistor nach Anspruch 6,
dadurch gekennzeichnet,
daß die zweite Schicht (13) auf einem Substrat liegt, das
aus demselben Halbleitermaterial wie die erste und die
zweite Schicht besteht.
8. Feldeffekttransistor nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet,
daß der erste Leitungstyp der n-Leitungstyp ist.
9. Feldeffekttransistor nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet,
daß das Halbleitermaterial der ersten Schicht (2) Silicium
ist.
10. Feldeffekttransistor nach Anspruch 9,
dadurch gekennzeichnet,
daß der Teil der ersten Schicht (2) der sich unter der
Gate-Elektrode (6) erstreckt, eine Dicke von weniger als
2,5×10-6 cm und eine Dotierungskonzentration von mehr
als 2×10¹⁸ Atomen/cm-3 aufweist.
11. Feldeffekttransistor nach Anspruch 9 oder 10,
sofern abhängig von Anspruch 8,
dadurch gekennzeichnet,
daß die Dotierungskonzentration der zweiten Schicht (13)
weniger als 10¹⁵ Atomen/cm-3 beträgt.
12. Feldeffekttransistor nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet,
daß das Halbleitermaterial der ersten Schicht
Galliumarsenid ist.
13. Feldeffekttransistor nach Anspruch 12,
dadurch gekennzeichnet,
daß der Teil der ersten Schicht (2), der sich unter der
Gate-Elektrode (6) erstreckt, eine Dicke von weniger als
5×10-6 cm und eine Dotierungskonzentration von mehr als
5×10-17 Atomen/cm-3 aufweist.
14. Feldeffekttransistor nach Anspruch 12 oder 13,
dadurch gekennzeichnet,
daß die Dotierungskonzentration der zweiten Schicht (13)
weniger als 10¹⁵ Atomen/cm-3 beträgt.
15. Feldeffekttransistor nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet,
daß die Dicke der ersten Schicht (2) zwischen 5 nm und
50 nm liegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8040795A GB2090053B (en) | 1980-12-19 | 1980-12-19 | Mesfet |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3149101A1 DE3149101A1 (de) | 1982-07-29 |
DE3149101C2 true DE3149101C2 (de) | 1992-12-17 |
Family
ID=10518113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813149101 Granted DE3149101A1 (de) | 1980-12-19 | 1981-12-11 | "schottky-uebergangs-feldeffekttransistor" |
Country Status (6)
Country | Link |
---|---|
US (1) | US4486766A (de) |
JP (1) | JPS57128980A (de) |
CA (1) | CA1171553A (de) |
DE (1) | DE3149101A1 (de) |
FR (1) | FR2496990A1 (de) |
GB (1) | GB2090053B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4783688A (en) * | 1981-12-02 | 1988-11-08 | U.S. Philips Corporation | Schottky barrier field effect transistors |
JPH0669101B2 (ja) * | 1983-08-25 | 1994-08-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
DE3581159D1 (de) * | 1984-10-08 | 1991-02-07 | Fujitsu Ltd | Halbleiteranordnung mit integrierter schaltung. |
JP2604349B2 (ja) * | 1984-12-12 | 1997-04-30 | 日本電気株式会社 | 半導体装置 |
GB2172744B (en) * | 1985-03-23 | 1989-07-19 | Stc Plc | Semiconductor devices |
WO1989001235A1 (en) * | 1987-08-03 | 1989-02-09 | Ford Microelectronics, Inc. | High effective barrier height transistor and method of making same |
JPH01132170A (ja) * | 1987-11-18 | 1989-05-24 | Toshiba Corp | 電界効果トランジスタ |
JPH01187837A (ja) * | 1988-01-22 | 1989-07-27 | Agency Of Ind Science & Technol | 半導体集積回路 |
JPH02122027U (de) * | 1989-03-17 | 1990-10-04 | ||
ES2153421T3 (es) * | 1993-05-28 | 2001-03-01 | Millennium Venture Holdings Lt | Aparato de inspeccion automatica. |
JP3102783B2 (ja) * | 1998-02-11 | 2000-10-23 | 三星電子株式会社 | 外部電界を利用して電子放出を活性化させた冷陰極電子放出素子 |
JP2005150190A (ja) * | 2003-11-12 | 2005-06-09 | Mitsubishi Electric Corp | 電界効果トランジスタ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US28500A (en) * | 1860-05-29 | Feathebs | ||
GB1459231A (en) * | 1973-06-26 | 1976-12-22 | Mullard Ltd | Semiconductor devices |
GB1507091A (en) * | 1974-03-29 | 1978-04-12 | Siemens Ag | Schottky-gate field-effect transistors |
US3964084A (en) * | 1974-06-12 | 1976-06-15 | Bell Telephone Laboratories, Incorporated | Schottky barrier diode contacts |
US4156879A (en) * | 1977-02-07 | 1979-05-29 | Hughes Aircraft Company | Passivated V-gate GaAs field-effect transistor |
JPS53105984A (en) * | 1977-02-28 | 1978-09-14 | Nec Corp | Semiconductor device |
JPS5457969A (en) * | 1977-10-18 | 1979-05-10 | Sony Corp | Electric field effect transistor |
CA1131801A (en) * | 1978-01-18 | 1982-09-14 | Johannes A. Appels | Semiconductor device |
US4193079A (en) * | 1978-01-30 | 1980-03-11 | Xerox Corporation | MESFET with non-uniform doping |
JPS55153378A (en) * | 1979-05-18 | 1980-11-29 | Matsushita Electronics Corp | Field effect transistor |
NL187415C (nl) * | 1980-09-08 | 1991-09-16 | Philips Nv | Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte. |
-
1980
- 1980-12-19 GB GB8040795A patent/GB2090053B/en not_active Expired
-
1981
- 1981-12-02 US US06/326,467 patent/US4486766A/en not_active Expired - Fee Related
- 1981-12-11 DE DE19813149101 patent/DE3149101A1/de active Granted
- 1981-12-17 CA CA000392537A patent/CA1171553A/en not_active Expired
- 1981-12-18 FR FR8123711A patent/FR2496990A1/fr active Granted
- 1981-12-19 JP JP56204550A patent/JPS57128980A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
GB2090053A (en) | 1982-06-30 |
FR2496990B1 (de) | 1984-02-10 |
JPS57128980A (en) | 1982-08-10 |
US4486766A (en) | 1984-12-04 |
FR2496990A1 (fr) | 1982-06-25 |
GB2090053B (en) | 1984-09-19 |
CA1171553A (en) | 1984-07-24 |
JPH0137857B2 (de) | 1989-08-09 |
DE3149101A1 (de) | 1982-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2711562C3 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE68911702T2 (de) | Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. | |
DE4116690C2 (de) | Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben | |
DE2429705C3 (de) | Schottky-Diode und Verfahren zu ihrer Herstellung | |
DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
DE2553838A1 (de) | Verfahren zur herstellung von anreicherungs-feldeffekttransistoren | |
DE3519389A1 (de) | Mosfet mit veraenderlicher leitfaehigkeit | |
DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
DE112016006374B4 (de) | Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben | |
DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
DE102019115161A1 (de) | Leistungsvorrichtung mit superübergang und schottky-diode | |
EP0071665B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
DE2326751A1 (de) | Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist | |
DE2611338A1 (de) | Feldeffekttransistor mit sehr kurzer kanallaenge | |
DE69020160T2 (de) | Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger. | |
DE3149101C2 (de) | ||
DE10047152B4 (de) | Hochvolt-Diode und Verfahren zu deren Herstellung | |
DE4325348C2 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE3440674A1 (de) | Feldeffekt-transistor | |
DE2854174C2 (de) | Steuerbare PIN-Leistungsdiode | |
DE10036891A1 (de) | Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur | |
DE4026121B4 (de) | Leitfähigkeitsmodulations-MOSFET | |
DE60030059T2 (de) | Durchbruchsdiode und verfahren zur herstellung | |
DE102015118616B3 (de) | Latchup-fester Transistor | |
DE102008039881A1 (de) | Graben-Transistor und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: KUNZE, K., DIPL.-ING., PAT.-ASS., 2000 HAMBURG |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |