CN1466223A - 可抹除可编程只读存储器的结构 - Google Patents
可抹除可编程只读存储器的结构 Download PDFInfo
- Publication number
- CN1466223A CN1466223A CNA021402388A CN02140238A CN1466223A CN 1466223 A CN1466223 A CN 1466223A CN A021402388 A CNA021402388 A CN A021402388A CN 02140238 A CN02140238 A CN 02140238A CN 1466223 A CN1466223 A CN 1466223A
- Authority
- CN
- China
- Prior art keywords
- those
- eprom
- metal
- floating boom
- boom utmost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 133
- 239000010410 layer Substances 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种可抹除且可程序只读存储器的结构，包括浮栅极、控制栅极、源/漏极区域、内层介电层、内金属介电层、第一金属层与第二金属层。其配置控制栅极位于浮栅极上；源/漏极区域则位于基底中，且邻接控制栅极与浮栅极；位于控制栅极上，且不遮蔽到浮栅极的是第一金属层；而内层介电层位于控制栅极与第一金属层之间；位于第一金属层上的第二金属层遮蔽部分的浮栅极；而内金属介电层位于第一与第二金属层之间。此外，还包括连接源/漏极区域与第一金属层的接触窗；以及连接第一和第二金属层的介层窗。
Description
技术领域
本发明是有关于一种只读存储器(Read-Only Memory，亦称为ROM)的结构，且特别是有关于一种可抹除可编程只读存储器(Erasable Programmable ROM，亦称为EPROM)的结构。
背景技术
可抹除可编程只读存储器是一种可以进行内存数据抹除的可编程只读存储器。一个可抹除可编程只读存储器的结构包括用来储存电荷(Charge)的浮栅极(floating gate)与用来控制数据存取的控制栅极(control gate)。也就是说，可抹除可编程只读存储单元有两个栅极，浮栅位于控制栅的下方。其中控制栅与字符线相接，而浮栅则处于“浮置”的状态，没有和任何线路相连接。
可抹除可编程只读存储器的源极与基底都接地，且控制栅极与漏极在极高的正电压下时，因为漏极没有浅掺杂(LDD)的保护，N型漏极与P型基底所形成的PN接合(Junction)，将经历载子倍增(CarrierMultiplication)的现象，所产生的热电子除了部分被漏极所收集以外，一部分将横越(Transverse)浮栅极与介电层，且射入(Inject)浮栅极里，而将浮栅极”带电荷”(Charging)。这些由热电子所提供的电荷将因为周遭介电层的高能障(Potential Barrier)，而无法从浮栅极里逃离。假如要换存于可抹除可编程只读存储单元里的数据，则需将可抹除可编程只读存储单元整个置于紫外线(Ultra-Violet Light)下约数十分钟，这些陷于浮栅极里的电子将吸收紫外线能量而从浮栅极里脱逃，故可完成数据的抹除。
图1是公知一种可抹除可编程只读存储器的上视图。
请参照图1，一般的可抹除可编程只读存储器由多晶硅控制栅极12、位于基底10与多晶硅控制栅极12间的多晶硅浮栅极(未绘示)，以及基底10内的源/漏极区域所组成，此外，如图1所示，于可抹除可编程只读存储器上还包括与其方向垂直、作为位线(Bit Line)的金属层14。为了更详细说明公知的可抹除可编程只读存储器的结构，请参照图2所示。
图2是依照图1所示的II-II剖面示意图。
请参照图2，公知的可抹除可编程只读存储器的结构包括在基底10上的多晶硅控制栅极12、位于基底10与多晶硅控制栅极12间的多晶硅浮栅极202，以及基底10内的源/漏极区域204所组成。此外，通常于控制栅极12上还包括一层金属层14作为位线。而多晶硅控制栅极12与金属层14之间通过内层介电层206作隔绝；多晶硅控制栅极12与多晶硅浮栅极202则通过隔离层208作隔绝。而金属层14与源/漏极区域204之间通过接触窗210相连。为了更了解金属层14与浮栅极202的相关位置，请参照图3所示。
图3则是依照图1所示的III-III剖面示意图。
请参照图3，由图1的III-III剖面可观察到的结构包括多晶硅控制栅极12、位于基底10与多晶硅控制栅极12间的多晶硅浮栅极202。此外，于控制栅极12上还包括金属层14，且金属层14覆盖于浮栅极202正上方。而多晶硅控制栅极12与金属层14之间通过内层介电层206作隔绝；多晶硅控制栅极12与多晶硅浮栅极202则通过隔离层208作隔绝；两浮栅极202间以场氧化层212作隔绝。
上述公知的可抹除可编程只读存储器结构由于金属层完全遮蔽浮栅极，而使透光率降低，因此使用紫外线进行数据抹除时，会造成抹除(Erase)效率降低。而且当可抹除可编程只读存储器以埋入式EPROM(Embedded EPROM)的型式，也就是所谓的One TimeProgrammable EPROM时，器件中包括的逻辑电路(Logic Circuit)至少具有两层金属层，因此公知为防止可抹除可编程只读存储器结构和透光率降低，会避免于其上形成金属假图形(Dummy Metal)，也就是在可抹除可编程只读存储器上没有第一层以上的金属层假图形，故使第一层以上的金属层在蚀刻过程中和微负载效应(Micro LoadingEffect)的问题更严重。而且，公知为了避免上述微负载效应过于严重，又会去限制可抹除可编程只读存储器的容量(Size)。
发明内容
因此，本发明的目的就是在提供一种可抹除可编程只读存储器的结构，以改善公知金属层遮蔽浮栅极，而使抹除效率降低的缺点。
本发明的又一目的就是提供一种可抹除可编程只读存储器的结构，以增加紫外线抹除效率。
本发明的另一目的就是提供一种可抹除可编程只读存储器的结构，以改善公知为避免透光率降低的原因，而使第一层以上的金属层在蚀刻过程中的微负载效应严重的问题。
本发明的另一目的就是提供一种可抹除可编程只读存储器的结构，以增加第一层以上金属层的假图形布局。
本发明的另一目的就是提供一种可抹除可编程只读存储器的结构，以增加可抹除可编程只读存储器的容量。
根据上述与其它目的，本发明提供一种可抹除可编程只读存储器的结构，包括浮栅极、控制栅极、源/漏极区域、内层介电层、内金属介电层、第一金属层与第二金属层。其配置控制栅极位于浮栅极上；源/漏极区域则位于基底中，且邻接浮栅极；位于控制栅极上且不遮蔽到浮栅极的是第一金属层；位于第一金属层上的第二金属层只遮蔽部分的浮栅极。另外，位于第一与第二金属层之间的内金属介电层可隔绝第一与第二金属层，而位于控制栅极与第一金属层之间的内层介电层可隔绝控制栅极与第一金属层；控制栅极与浮栅极则通过一隔离层作隔绝。此外，还包括连接源/漏极区域与第一金属层的接触窗；以及连接第一和第二金属层的介层窗。
在本发明的较佳实施例中，首先提供一种可抹除可编程只读存储器的结构，且于此结构包括浮栅极、控制栅极、源/漏极区域、内层介电层、内金属介电层以及至少两层的金属层，例如第一金属层与第二金属层，而一层以上的金属层是属于外围逻辑电路结构中的金属层。其配置控制栅极位于浮栅极上；源/漏极区域则位于基底中，且邻接浮栅极；位于控制栅极上且不遮蔽到浮栅极的是第一金属层；位于第一金属层上的第二金属层只遮蔽部分的浮栅极。另外，位于第一与第二金属层之间的内金属介电层可隔绝第一与第二金属层，而位于控制栅极与第一金属层之间的内层介电层可隔绝控制栅极与第一金属层；控制栅极与浮栅极则通过一隔离层作隔绝。此外，源/漏极区域与第一金属层之间还包括电性连接两者的接触窗；以及第一和第二金属层之间电性连接两者的介层窗。
如上所述，本发明利用外围逻辑电路的第二层金属层作为位线取代原本的第一层金属层，且第二金属层只遮蔽部分浮栅极，以改善公知金属层遮蔽浮栅极，而使抹除效率降低的缺点。本发明的结构中的第一层金属层因为配置于控制栅极上，且不遮蔽浮栅极，因此可增加透光率，进而增加紫外线抹除效率。本发明的结构因为利用外围逻辑电路的第二层金属层作为位线，而使第一层以上的金属层假图形增加，使蚀刻过程中的微负载效应问题降低。此外，本发明因为增加第一层以上的金属层假图形，故可避免公知限制可抹除可编程只读存储器容量的问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。
附图说明
图1是公知一种可抹除可编程只读存储器的上视图；
图2是依照图1所示的II-II剖面示意图；
图3是依照图1所示的III-III剖面示意图；
图4A与图4B是依照本发明一较佳实施例一种可抹除可编程只读存储器的上视图；
图5是依照图1所示的II-II剖面示意图；
图6是依照图1所示的III-III剖面示意图。标号说明：
10，40：基底 12，42：控制栅极
14，44：第一金属层 46，202：浮栅极
48：第二金属层 204，404：源/漏极区域
206，406：内层介电层 208，408：隔离层
210，410：接触窗 212，412：场氧化层
414：内金属介电层 416：介层窗
具体实施方式
图4A与图4B是依照本发明一较佳实施例一种可抹除可编程只读存储器(Erasable Programmable ROM，亦称为EPROM)的上视图。
为了详细说明本发明的抹除可编程只读存储器中各金属层与控制栅极(control gate)、浮栅极(floating gate)之间的配置关系，首先，请参照图4A，包括基底40、基底40上的控制栅极42、位于基底40与控制栅极42间的浮栅极46，以及配置于控制栅极42上且邻近浮栅极46的第一金属层44，而且第一金属层44不覆盖于浮栅极46的上方，因此可大幅增加可抹除可编程只读存储器的透光率。其中，控制栅极42与浮栅极46的材质例如是多晶硅。
而上述结构本发明的前层结构，其后的结构请参照图4B，一第二金属层48配置于第一金属层44上，且位于第一金属层44上的第二金属层48与浮栅极46的位置偏移一预定距离，因此第二金属层48只遮蔽部分的浮栅极46，可改善公知金属层遮蔽浮栅极而使抹除(Erase)效率降低的缺点。而且，当此可抹除可编程只读存储器作为包括逻辑电路(Logic Circuit)的埋入式可抹除可编程只读存储器时，由于器件中至少具有两层金属层，所以本发明布局(Layout)中的第二金属层48可以作为金属假图形(Dummy Metal)，因此能在蚀刻形成逻辑电路的第二金属层时，降低其微负载效应(Micro LoadingEffect)。为了更详细说明本发明的可抹除可编程只读存储器的结构，请参照图5所示。
图5是依照图4B所示的II-II剖面示意图。
请参照图5，本发明的结构包括在基底40上的控制栅极42、位于基底40与控制栅极42间的浮栅极46，以及基底40内的源/漏极区域404所组成。而于控制栅极42上还包括一第一金属层44与作为位线(Bit Line)的第二金属层48。
而控制栅极42与第一金属层44之间通过内层介电层(Inter-LayerDielectrics，简称ILD)406作隔绝；第一金属层44与第二金属层48之间通过内金属介电层(Inter-Metal Dielectrics，简称IMD)414作隔绝；控制栅极42与浮栅极46则通过隔离层408作隔绝，其中隔离层408的材质包括氧化硅-氮化硅-氧化硅层(Oxide-Nitride-Oxide Layer，简称ONO Layer)，而第一金属层44位于控制栅极42上，且不覆盖于浮栅极46上方；第二金属层48位于第一金属层44上，且覆盖部分浮栅极46。另外，第一金属层44与源/漏极区域404之间可通过接触窗410电性相连；第一金属层44与第二金属层48之间则可通过介层窗416电性相连。为了更了解第二金属层48与浮栅极46之相关位置，请参照图6所示。
图6是依照图4B所示的III-III剖面示意图。
请参照图6，由图4B的III-III剖面可观察到的结构包括控制栅极42，以及位于基底40与控制栅极42间的浮栅极46。而于控制栅极42上还包括作为位线的第二金属层48，且第二金属层48位于控制栅极42上，且覆盖部分浮栅极46。而控制栅极42与第二金属层48之间通过内层介电层406与内金属介电层414作隔绝；控制栅极42与浮栅极46则通过隔离层408作隔绝；两浮栅极46间以场氧化层412作隔绝。
本发明的优点包括下列各点：
1.本发明利用外围逻辑电路的第二层金属层作为位线，取代原本的第一层金属层，且位于第一金属层上的第二金属层只遮蔽部分浮栅极，故可改善公知金属层遮蔽浮栅极而使抹除效率降低的缺点。
2.本发明的结构中的第一层金属层因为不会遮蔽浮栅极，因此可大幅增加器件透光率，进而增加紫外线(Ultra-Violet Light)抹除效率。
3.本发明的结构因为利用外围逻辑电路的第二层金属层作为位线，而使第一层以上的金属层假图形增加，使蚀刻过程中的微负载效应问题降低。
4.本发明因为增加第一层以上的金属层假图形，故可避免公知限制可抹除可编程只读存储器容量(Size)的问题，故可以增加可抹可编程只读存储器的容量。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求所界定为准。
Claims (17)
1、一种可抹除可编程只读存储器的结构，其特征在于：包括：
一基底；
复数条控制栅极，位于该基底上；
复数个浮栅极，位于该基底与该些控制栅极之间；
复数个源/漏极区域，位于该基底内并邻接该些浮栅极；
复数条第二金属层，位于该些控制栅极上并与该些控制栅极方向垂直，且该些第二金属层遮蔽部分该些浮栅极；
复数个第一金属层，位于该些控制栅极与该些第二金属层之间，且邻近该些浮栅极而不覆盖于该些浮栅极的上方；
复数个介层窗，位于该些第一金属层与该些第二金属层之间，并连接该些第一金属层与该些第二金属层。
2、如权利要求1所述的可抹除可编程只读存储器的结构，其特征在于：其中该些控制栅极的材质包括多晶硅。
3、如权利要求1所述的可抹除可编程只读存储器的结构，其特征在于：其中该些浮栅极的材质包括多晶硅。
4、如权利要求1所述的可抹除可编程只读存储器的结构，其特征在于：其中还包括一内层介电层位于该些控制栅极与该些第一金属层之间。
5、如权利要求1所述的可抹除可编程只读存储器的结构，其特征在于：其中还包括一内金属介电层位于该些第一金属层与该些第二金属层之间。
6、如权利要求1所述的可抹除可编程只读存储器的结构，其特征在于：其中还包括复数个接触窗电性连接该些第一金属层与该些源/漏极区域。
7、如权利要求1所述的可抹除可编程只读存储器的结构，其特征在于：其中还包括一隔离层位于该些控制栅极与该些浮栅极之间。
8、如权利要求7所述的可抹除可编程只读存储器的结构，其特征在于：其中该隔离层的材质包括氧化硅-氮化硅-氧化硅层。
9、一种可抹除可编程只读存储器的结构，其特征在于：包括：
一基底；
复数条控制栅极，位于该基底上；
复数个浮栅极，位于该基底与该些控制栅极之间；
复数个源/漏极区域，位于该基底内并邻接该些浮栅极；
复数条第二金属层，位于该些控制栅极上，并与该些浮栅极的位置偏移一预定距离，且该些第二金属层与该些控制栅极方向垂直；
复数个第一金属层，位于该些控制栅极与该些第二金属层之间，且该些第一金属层位于该些浮栅极旁而不遮蔽该些浮栅极；
复数个介层窗，位于该些第一金属层与该些第二金属层之间，并连接该些第一金属层与该些第二金属层。
10、如权利要求9所述的可抹除可编程只读存储器的结构，其特征在于：适于作为埋入式可抹除可编程只读存储器。
11、如权利要求9所述的可抹除可编程只读存储器的结构，其特征在于：其中该些控制栅极的材质包括多晶硅。
12、如权利要求9所述的可抹除可编程只读存储器的结构，其特征在于：其中该些浮栅极的材质包括多晶硅。
13、如权利要求9所述的可抹除可编程只读存储器的结构，其特征在于：其中还包括一内层介电层位于该些控制栅极与该些第一金属层之间。
14、如权利要求9所述的可抹除可编程只读存储器的结构，其特征在于：其中还包括一内金属介电层位于该些第一金属层与该些第二金属层之间。
15、如权利要求9所述的可抹除可编程只读存储器的结构，其特征在于：其中还包括复数个接触窗电性连接该些第一金属层与该些源/漏极区域。
16、如权利要求9所述的可抹除可编程只读存储器的结构，其特征在于：其中还包括一隔离层位于该些控制栅极与该些浮栅极之间。
17、如权利要求16所述的可抹除可编程只读存储器的结构，其特征在于：其中该隔离层的材质包括氧化硅-氮化硅-氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021402388A CN1466223A (zh) | 2002-07-02 | 2002-07-02 | 可抹除可编程只读存储器的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021402388A CN1466223A (zh) | 2002-07-02 | 2002-07-02 | 可抹除可编程只读存储器的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1466223A true CN1466223A (zh) | 2004-01-07 |
Family
ID=34147531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA021402388A Pending CN1466223A (zh) | 2002-07-02 | 2002-07-02 | 可抹除可编程只读存储器的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1466223A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435339C (zh) * | 2004-10-29 | 2008-11-19 | 旺宏电子股份有限公司 | 只读存储器及只读存储单元阵列及其编程与擦除方法 |
| CN102361030A (zh) * | 2011-09-02 | 2012-02-22 | 长沙艾尔丰华电子科技有限公司 | 一次性可编程存储单元阵列及其制造方法 |
-
2002
- 2002-07-02 CN CNA021402388A patent/CN1466223A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435339C (zh) * | 2004-10-29 | 2008-11-19 | 旺宏电子股份有限公司 | 只读存储器及只读存储单元阵列及其编程与擦除方法 |
| CN102361030A (zh) * | 2011-09-02 | 2012-02-22 | 长沙艾尔丰华电子科技有限公司 | 一次性可编程存储单元阵列及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391078B2 (en) | Non-volatile memory and manufacturing and operating method thereof | |
| CN1269217C (zh) | 采用衬底沟槽的非易失性存储单元 | |
| US5869369A (en) | Method of fabricating a flash memory | |
| US20040256657A1 (en) | [flash memory cell structure and method of manufacturing and operating the memory cell] | |
| CN1495905A (zh) | 自对准分离栅极与非闪存及制造方法 | |
| CN1262525A (zh) | 具有公共位接触区的半导体器件 | |
| JPH0368542B2 (zh) | ||
| CN1653615A (zh) | 非易失半导体闪存及制造方法 | |
| CN1992345A (zh) | 包括双隧道氧化物层的闪存单元及其制造方法 | |
| US7474567B2 (en) | Method for programming multi-level nitride read-only memory cells | |
| US6465303B1 (en) | Method of manufacturing spacer etch mask for silicon-oxide-nitride-oxide-silicon (SONOS) type nonvolatile memory | |
| US7236398B1 (en) | Structure of a split-gate memory cell | |
| US7183608B2 (en) | Memory array including isolation between memory cell and dummy cell portions | |
| CN1466223A (zh) | 可抹除可编程只读存储器的结构 | |
| KR101024079B1 (ko) | 실리콘 질화물 전하 포획 메모리 장치 | |
| US6894342B1 (en) | Structure and method for preventing UV radiation damage in a memory cell and improving contact CD control | |
| US20070278553A1 (en) | Semiconductor device and fabrication thereof | |
| US7675786B2 (en) | Method of operating a semiconductor memory device having a recessed control gate electrode | |
| US6862221B1 (en) | Memory device having a thin top dielectric and method of erasing same | |
| CN1258224C (zh) | 低电压操作的单一多晶硅快闪存储单元结构及其阵列 | |
| CN1591837A (zh) | 用于制造闪存器件的方法 | |
| KR101420695B1 (ko) | 지역전계강화 더블 폴리 이이피롬 | |
| US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
| CN1291491C (zh) | 半导体元件及其制作方法 | |
| CN1441480A (zh) | 一种非易失性存储单元的编程及擦除方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |