CN102361030A - 一次性可编程存储单元阵列及其制造方法 - Google Patents
一次性可编程存储单元阵列及其制造方法 Download PDFInfo
- Publication number
- CN102361030A CN102361030A CN2011102580262A CN201110258026A CN102361030A CN 102361030 A CN102361030 A CN 102361030A CN 2011102580262 A CN2011102580262 A CN 2011102580262A CN 201110258026 A CN201110258026 A CN 201110258026A CN 102361030 A CN102361030 A CN 102361030A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- bar shaped
- layer
- conductive material
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一次性可编程存储单元阵列及其制造方法。该存储单元阵列，包括：形成在支撑衬底上的绝缘层；形成在所述绝缘层上的导电材料层的多个相互分离的条形部分；形成在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘层的部分上的电介质层；以及形成在所述电介质层上的与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，所述导电材料层的每一个所述条形部分与所述多晶硅或多晶硅锗层的每一个所述条形部分的重叠之处形成有一个存储单元。
Description
技术领域
本发明涉及半导体存储技术领域，尤其涉及一次性可编程存储单元阵列及其制造方法。
背景技术
一次可编程存储装置是非易失性存储装置，其特点是一次编程存储信息，即使断电信息也能永久保存。由于工艺简单、价格低廉，一次可编程存储装置广泛应用于各种半导体产品。
发明内容
根据本发明的一方面，提供了一种一次性可编程存储单元阵列，包括：形成在支撑衬底上的绝缘层；形成在所述绝缘层上的导电材料层的多个相互分离的条形部分；形成在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘层的部分上的电介质层；以及形成在所述电介质层上的与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，所述导电材料层的每一个所述条形部分与所述多晶硅或多晶硅锗层的每一个所述条形部分的重叠之处形成一个存储单元。
可选地，所述支撑衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底。
可选地，所述衬底是绝缘衬底。进一步可选地，所述绝缘衬底是由玻璃或聚酯材料形成的衬底。
可选地，所述多晶硅或多晶硅锗层由通过激光退火形成的颗粒尺寸为50nm-100um的多晶硅形成。
根据本发明的第二方面，还提供了一种包含根据本发明第一方面的一次性可编程存储单元阵列的一次性可编程存储装置。
可选地，所述一次性可编程存储装置还可以包括多个第一选择晶体管和多个第二选择晶体管，其中每一个第一选择晶体管的漏极连接到所述导电材料层的相应一个所述条形部分，每一个第二选择晶体管的源极连接到所述多晶硅层或多晶硅锗层的相应一个所述条形部分，每一个第一和第二选择晶体管的包含源区、漏区和沟道区的有源层由与所述多晶硅或多晶硅锗层的多个相互分离的条形部分以相同的工艺同时形成的多晶硅或多晶硅锗层形成。可选地，所述连接通过形成在层间绝缘层中的导电通路和形成在层间绝缘层上的导电互连实现。
根据本发明的第三方面，提供了一种制造一次性可编程存储单元阵列的方法，包括如下步骤：在支撑衬底上形成绝缘层；在所述绝缘层上形成导电材料层的多个相互分离的条形部分；在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘层的部分上形成电介质层；以及在所述电介质层上形成与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，存储单元位于所述导电材料层的所述条形部分与所述多晶硅或多晶硅锗层的所述条形部分的重叠之处。
可选地，所述支撑衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底。
可选地，所述衬底是绝缘衬底。进一步可选地，所述绝缘衬底是由玻璃或聚酯材料形成的衬底。
可选地，所述多晶硅或多晶硅锗层由通过激光退火形成的颗粒尺寸为50nm-100um的多晶硅形成。
根据本发明的第四方面，提供了一种一次性可编程存储单元阵列，包括：形成在绝缘衬底上的导电材料层的多个相互分离的条形部分；形成在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘衬底的部分上的电介质层；以及形成在所述电介质层上的与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，所述导电材料层的每一个所述条形部分与所述多晶硅或多晶硅锗层的每一个所述条形部分的重叠之处形成有一个存储单元。
可选地，所述多晶硅层由通过激光退火形成的颗粒尺寸为50nm-100um的多晶硅形成。
根据本发明的第四方面，提供了一种制造一次性可编程存储单元阵列的方法，包括如下步骤：在绝缘衬底上形成导电材料层的多个相互分离的条形部分；
在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘衬底的部分上形成电介质层；以及在所述电介质层上形成与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，所述导电材料层的每一个所述条形部分与所述多晶硅或多晶硅锗层的每一个所述条形部分的重叠之处形成有一个存储单元。
可选地，所述多晶硅层由通过激光退火形成的颗粒尺寸为50nm-100um的多晶硅形成。
由于可以采用高纯冶金级（UMG）硅晶片、工艺硅片余料、低成本多晶硅玻璃或聚酯材料等廉价材料形成的衬底，本发明以低成本的方式提供了一次性可编程存储单元阵列及其制造方法。
附图说明
图1示出了根据本发明的一个示例性一次性可编程存储装置的一部分的示意性电路图。
图2-4分别示出了根据本发明制造图1中的一次性可编程存储单元阵列的方法的各个步骤的示意性俯视图，图2a-4a分别示出了沿图2-4中的AA’线的示意性横截面图。
图5-8分别示出了根据本发明制造图1中的一次性可编程存储装置的方法的各个步骤的示意性俯视图，图5a-8a分别示出了沿图5-5中的AA’线的示意性横截面图。
图9示出了形成了层间绝缘层、导电通路和导电互连后所得到的结构的示意性横截面图。
具体实施方式
为了使本发明提供的技术方案更加清楚和明白，以下参照附图并结合具体实施例，对本发明进行更详细的描述。附图是示意性的，并不一定按比例绘制，贯穿附图相同的附图标记表示相同或相似的部分。为了使本发明更加清楚，本领域技术人员熟知的一些器件结构（例如，形成在栅极电介质层和栅极导体侧壁上的隔离物）和工艺步骤在此省略。
图1示出了根据本发明的一个示例性一次性可编程存储装置1000的一部分的示意性电路图，该存储装置1000包括存储单元阵列1100，行选择晶体管M1、M2、M3、M4，以及列选择晶体管N1、N2、N3。图1中示出了4×3个存储单元，每一行的存储单元经由行选择晶体管（M1、M2、M3和M4）连接到相应的字线（WL1、WL2、WL3、WL4），每一列的存储单元经由列选择晶体管（N1、N2、N3）连接到相应的位线（BL1、BL2、BL3）。以存储单元F31为例，在写入时，仅当晶体管M1和N1都导通且VDD为高电压时，存储单元F31的电介质被击穿，代表信息“1”，电介质未被击穿的存储单元代表信息“0”。应当理解，存储单元阵列1100与字线和位线的连接可以不限于图1所示的方式。
以下结合图2、2a、3、3a、4、4a描述制造存储单元阵列1000的方法。
首先，如图2和2a所示，在支撑衬底100上形成绝缘层102，并且在所述绝缘层102上形成导电材料层104的多个相互分离的条形部分。
优选地，所述支撑衬底100是由高纯冶金级（UMG）硅晶片、工艺硅片余料、低成本多晶硅等廉价材料形成的衬底。或者，所述支撑衬底100可以是诸如玻璃或聚酯材料形成的绝缘衬底。当然，在所述支撑衬底100为绝缘衬底的情况下，所述绝缘层102可以省略。所述绝缘层102可以通过利用诸如MOCVD（金属有机物化学气相沉积）、PECVD（等离子体化学气相沉积）、ALCVD（原子层化学气相沉积）、溅射、电子束蒸发等的常规工艺沉积氧化硅、氮化硅或其组合形成。所述导电材料层104的多个相互分离的条形部分例如可以通过溅射金属层并且将金属层图案化成多个相互分离的条形部分而形成，所述金属例如可以为铜、铝或镍。或者，所述导电材料层104可以由掺杂多晶硅形成。
接下来，在所述导电材料层104的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘层102的部分上沉积电介质层106，并且利用诸如CMP（化学机械抛光）的技术平坦化该电介质层106，在平坦化的电介质层106上形成多晶硅或多晶硅锗层108，得到如图3和3a所示的结构。所述电介质层106可通过利用诸如MOCVD（金属有机物化学气相沉积）、PECVD（等离子体化学气相沉积）、ALCVD（原子层化学气相沉积）、溅射、电子束蒸发等的常规工艺，沉积氧化硅、氮化硅、氮氧化硅、氧氮化硅、HfSiOx、HfO2、ZrO2、Al2O3、TiO2、La2O3、SrTiO3、LaAlO3或其组合而形成。优选地，所述电介质层106较薄，厚度为0.5nm到50nm。形成该多晶硅或多晶硅锗层108可包括：沉积非晶硅层，结晶化该非晶硅层以形成多晶硅或多晶硅锗层。所述结晶化可通过例如热退火、激光退火、红外退火实现。优选地，激光退火的温度约为一千度，时间约为几到几十纳秒。优选地，形成颗粒尺寸较大的多晶硅，例如颗粒尺寸为50nm-100um的多晶硅。在一个特定的实例中，所述颗粒尺寸为0.3-10um。在另一个特定的实例中，所述颗粒尺寸为1um。该多晶硅或多晶硅锗层108的厚度优选为5nm-200nm。
然后，采用常规的光刻及蚀刻工艺相对于所述电介质层106选择性地图案化所述多晶硅或多晶硅锗层108，以形成垂直于所述导电材料层104的所述多个相互分离的条形部分的、所述多晶硅或多晶硅锗层108的多个相互分离的条形部分，如图4和4a所示。在所述导电材料层104的条形部分与所述多晶硅或多晶硅锗层108的条形部分的每一个重叠处，形成一个存储单元。
由此，形成了根据本发明的一次性可编程存储单元阵列，该一次性可编程存储单元阵列包括：形成在支撑衬底100上的绝缘层102，形成在绝缘层102上的导电材料层104的多个相互分离的条形部分，形成在所述导电材料层104的多个相互分离的条形部分以及所述条形部分之间的所述绝缘层102的部分上的电介质层106，以及形成在所述电介质层106上的与所述导电材料层104的多个相互分离的条形部分垂直的所述多晶硅或多晶硅锗层108的多个相互分离的条形部分，所述导电材料层104的每一个所述条形部分与所述多晶硅或多晶硅锗层108的每一个所述条形部分的重叠之处形成一个存储单元。
根据本发明，还可以在形成所述存储单元阵列1100的同时形成所述晶体管M1、M2、M3、M4、N1、N2、N3。
以下结合图5、5a、6、6a、7、7a、8、8a描述制造图1所示的存储装置的方法。注意，在5、5a、6、6a、7、7a、8、8a中仅仅示出了连接到字线WL1、WL2、WL3、WL4的晶体管M1、M2、M3和M4的制造过程，本领域技术人员应当理解，连接到位线BL1、BL2、BL3的晶体管N1、N2、N3可以与晶体管M1、M2、M3和M4以相同的工艺和材料同时形成，为了使本发明的描述简明，未示出晶体管N1、N2、N3的制造过程。
首先，在支撑衬底100上形成绝缘层102，并且在所述绝缘层102上形成导电材料层104的多个相互分离的条形部分。当然，在所述支撑衬底100是绝缘衬底的情况下，所述绝缘层102可以省略。在图5和5a所示的实施例中，用于形成连接到字线WL1、WL2、WL3、WL4的晶体管M1、M2、M3和M4的所述支撑衬底100的第一区域I上未形成所述导电材料层104，仅在用于形成存储单元的所述支撑衬底100的第二区域II中形成了导电材料层104的多个相互分离的条形部分。但是本发明不限于此，在另一个实施例中，可以不是完全除去所述第一区域I上的导电材料层104，而是在整个支撑衬底100上都形成导电材料层104的相互分离的条形部分。
接下来，在所述导电材料层104的多个相互分离的条形部分上以及未被所述导电材料层104覆盖的所述绝缘层102的部分上沉积电介质层106，并且利用诸如CMP（化学机械抛光）的技术平坦化该电介质层106，在平坦化的电介质层106上形成多晶硅或多晶硅锗层108，得到如图6和6a所示的结构。所述电介质层106、所述多晶硅或多晶硅锗层108的材料及形成工艺同上面结合图3和3a所进行的描述，因此，在此不再累述。
然后，采用常规的光刻及蚀刻工艺相对于所述电介质层106选择性地图案化所述多晶硅或多晶硅锗层108，以在所述第一区域I中形成用于形成晶体管M1、M2、M3和M4的有源区的平台，并且在所述第二区域II中形成垂直于所述导电材料层104的所述多个相互分离的条形部分的、所述多晶硅或多晶硅锗层108的多个相互分离的条形部分，如图7和7a所示。在所述导电材料层104的条形部分与所述多晶硅或多晶硅锗层108的条形部分的每一个重叠处，形成一个存储单元。
接下来，形成所述晶体管M1、M2、M3和M4的栅极电介质层110和栅极导体112，如图8和8a所示，并且以栅极导体112为掩模，对晶体管M1、M2、M3和M4进行源区和漏区的掺杂。优选地，在对晶体管M1、M2、M3和M4进行源区和漏区的掺杂的同时，对所述第二区域II上保留的所述多晶硅或多晶硅锗层108进行同样的掺杂。实际上，在形成栅极电介质层110时，可以在整个支撑衬底100上共形地形成栅极电介质层110。
在完成图5、5a、6、6a、7、7a、8、8a所示的步骤之后，可以按照本领域公知的方法，在所得到的结构上形成层间绝缘层，在所述层间绝缘层中形成导电通路，并且根据实际电路的连接需要在所述层间电介质上形成连接导电通路的导电互连。图9示出了形成了层间绝缘层114、导电通路116、118、120和导电互连122后所得到的结构的示意性横截面图，如图9所示，晶体管M3的源极连接到电源电压VDD，漏极连接到导电材料层104的一个条形部分。
以上通过示例性实施例描述了本发明的一次性可编程存储单元阵列及其制造方法，然而，这并不意图限制本发明的保护范围。本领域技术人员可以想到的上述实施例的任何修改或变型都落入由所附权利要求限定的本发明的范围内。
Claims (11)
1.一种一次性可编程存储单元阵列，包括：
形成在支撑衬底上的绝缘层；
形成在所述绝缘层上的导电材料层的多个相互分离的条形部分；
形成在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘层的部分上的电介质层；以及
形成在所述电介质层上的与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，所述导电材料层的每一个所述条形部分与所述多晶硅或多晶硅锗层的每一个所述条形部分的重叠之处形成有一个存储单元。
2.根据权利要求1所述的存储单元阵列，其中所述支撑衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底，或者所述支撑衬底是绝缘衬底。
3.根据权利要求1-2中任一项所述的存储单元阵列，其中所述多晶硅层由通过激光退火形成的颗粒尺寸为50nm-100um的多晶硅形成。
4.一种一次性可编程存储装置，包括如权利要求1-3中任一项所述的一次性可编程存储单元阵列。
5.一种制造一次性可编程存储单元阵列的方法，包括如下步骤：
在支撑衬底上形成绝缘层；
在所述绝缘层上形成导电材料层的多个相互分离的条形部分；
在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘层的部分上形成电介质层；以及
在所述电介质层上形成与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，所述导电材料层的每一个所述条形部分与所述多晶硅或多晶硅锗层的每一个所述条形部分的重叠之处形成有一个存储单元。
6.根据权利要求5所述的存储单元阵列，其中所述支撑衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底，或者是绝缘衬底。
7.根据权利要求5-6中任一项所述的存储单元阵列，其中所述多晶硅层由通过激光退火形成的颗粒尺寸为50nm-100um的多晶硅形成。
8.一种一次性可编程存储单元阵列，包括：
形成在绝缘衬底上的导电材料层的多个相互分离的条形部分；
形成在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘衬底的部分上的电介质层；以及
形成在所述电介质层上的与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，所述导电材料层的每一个所述条形部分与所述多晶硅或多晶硅锗层的每一个所述条形部分的重叠之处形成有一个存储单元。
9.根据权利要求8所述的存储单元阵列，其中所述多晶硅层由通过激光退火形成的颗粒尺寸为50nm-100um的多晶硅形成。
10.一种制造一次性可编程存储单元阵列的方法，包括如下步骤：
在绝缘衬底上形成导电材料层的多个相互分离的条形部分；
在所述导电材料层的多个相互分离的条形部分上以及所述条形部分之间的所述绝缘衬底的部分上形成电介质层；以及
在所述电介质层上形成与所述导电材料层的多个相互分离的条形部分垂直的多晶硅或多晶硅锗层的多个相互分离的条形部分，所述导电材料层的每一个所述条形部分与所述多晶硅或多晶硅锗层的每一个所述条形部分的重叠之处形成有一个存储单元。
11.根据权利要求10所述的方法，其中所述多晶硅层由通过激光退火形成的颗粒尺寸为50nm-100um的多晶硅形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102580262A CN102361030B (zh) | 2011-09-02 | 2011-09-02 | 一次性可编程存储单元阵列及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102580262A CN102361030B (zh) | 2011-09-02 | 2011-09-02 | 一次性可编程存储单元阵列及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102361030A true CN102361030A (zh) | 2012-02-22 |
| CN102361030B CN102361030B (zh) | 2013-12-04 |
Family
ID=45586310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102580262A Active CN102361030B (zh) | 2011-09-02 | 2011-09-02 | 一次性可编程存储单元阵列及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102361030B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1202013A (zh) * | 1997-06-06 | 1998-12-16 | 联华电子股份有限公司 | 只读存储器结构及其制造方法 |
| CN1466223A (zh) * | 2002-07-02 | 2004-01-07 | 联华电子股份有限公司 | 可抹除可编程只读存储器的结构 |
| CN1622332A (zh) * | 2003-11-24 | 2005-06-01 | 联华电子股份有限公司 | 存储装置及其制造方法 |
| CN101090117A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法 |
| CN101162708A (zh) * | 2006-10-11 | 2008-04-16 | 东部高科股份有限公司 | 实现多位单元的非易失性半导体存储元件及其制造方法 |
-
2011
- 2011-09-02 CN CN2011102580262A patent/CN102361030B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1202013A (zh) * | 1997-06-06 | 1998-12-16 | 联华电子股份有限公司 | 只读存储器结构及其制造方法 |
| CN1466223A (zh) * | 2002-07-02 | 2004-01-07 | 联华电子股份有限公司 | 可抹除可编程只读存储器的结构 |
| CN1622332A (zh) * | 2003-11-24 | 2005-06-01 | 联华电子股份有限公司 | 存储装置及其制造方法 |
| CN101090117A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法 |
| CN101162708A (zh) * | 2006-10-11 | 2008-04-16 | 东部高科股份有限公司 | 实现多位单元的非易失性半导体存储元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102361030B (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251369B2 (en) | Semiconductor constructions | |
| US10937482B2 (en) | Memory cells and arrays of elevationally-extending strings of memory cells | |
| US20220130845A1 (en) | Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells | |
| US20210126015A1 (en) | Memory Cells Comprising A Programmable Field Effect Transistor Having A Reversibly Programmable Gate Insulator | |
| US7795657B2 (en) | Semiconductor memory device including a source and a drain of a memory cell transistor formed between electrodes and a method of fabrication the same | |
| US11367726B2 (en) | Vertical digit lines for semiconductor devices | |
| SG194300A1 (en) | Non-volatile memory device and method of forming the same | |
| US11393820B2 (en) | Vertical digit line for semiconductor devices | |
| TWI738211B (zh) | 記憶體陣列及用以形成記憶體陣列之方法 | |
| US11538809B2 (en) | Metal insulator semiconductor (MIS) contact in three dimensional (3D) vertical memory | |
| US9646875B2 (en) | Methods of forming memory arrays | |
| CN102361030B (zh) | 一次性可编程存储单元阵列及其制造方法 | |
| CN102324428B (zh) | 一次可编程存储单元及其制造方法和一次可编程存储阵列 | |
| US11195838B2 (en) | Arrays of capacitors, methods used in forming integrated circuitry, and methods used in forming an array of capacitors | |
| US11075274B2 (en) | Conductive line construction, memory circuitry, and method of forming a conductive line construction | |
| CN113972275A (zh) | 包括具有至少部分凹入沟道区域内的栅极电极的垂直晶体管的设备以及相关方法和系统 | |
| US20210036162A1 (en) | Integrated Transistors Having Gate Material Passing Through a Pillar of Semiconductor Material, and Methods of Forming Integrated Transistors | |
| US11856766B2 (en) | Memory cell having programmable material comprising at least two regions comprising SiNx | |
| US11538919B2 (en) | Transistors and arrays of elevationally-extending strings of memory cells | |
| KR20230142405A (ko) | 반도체 장치 | |
| CN102263136A (zh) | 浮栅场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191223 Address after: 510700 room 302-15, floor 3, building B10, No.11 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: Guangchuangsin (Guangzhou) Technology Co., Ltd Address before: 410100 No. 31, No. 2, Changsha economic and Technological Development Zone, Hunan, China Patentee before: Changsha Alphavor Electronic Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220507 Address after: 519000 Room 305, building 3, No. 101, University (Road), Xiangzhou District, Zhuhai City, Guangdong Province Patentee after: Zhuhai Chuangfeixin Technology Co.,Ltd. Address before: 510700 302-15, floor 3, building B10, No. 11, Kaiyuan Avenue, Huangpu District, Guangzhou, Guangdong Patentee before: Guangchuangsin (Guangzhou) Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |