DE102005005325B4 - Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle - Google Patents

Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle Download PDF

Info

Publication number
DE102005005325B4
DE102005005325B4 DE102005005325A DE102005005325A DE102005005325B4 DE 102005005325 B4 DE102005005325 B4 DE 102005005325B4 DE 102005005325 A DE102005005325 A DE 102005005325A DE 102005005325 A DE102005005325 A DE 102005005325A DE 102005005325 B4 DE102005005325 B4 DE 102005005325B4
Authority
DE
Germany
Prior art keywords
layer
silver
electrode
copper
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005005325A
Other languages
English (en)
Other versions
DE102005005325A1 (de
Inventor
Dr. Ufert Klaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adesto Technologies Corp
Original Assignee
Adesto Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adesto Technologies Corp filed Critical Adesto Technologies Corp
Priority to DE102005005325A priority Critical patent/DE102005005325B4/de
Priority to US11/344,533 priority patent/US7368314B2/en
Publication of DE102005005325A1 publication Critical patent/DE102005005325A1/de
Application granted granted Critical
Publication of DE102005005325B4 publication Critical patent/DE102005005325B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, das folgende Schritte umfasst: a) Abscheiden einer ersten Elektrode, b) Aufbringen einer Schicht einer Chalkogenidverbindung auf die erste Elektrode, wobei c) in einem dem Schritt b folgenden Schritt zunächst eine metallische Dotierschicht aus Silber oder Kupfer auf die in Schritt b abgeschiedene Schicht der Chalkogenidverbindung aufgebracht wird, und d) nach dem Schritt c eine Silber- oder Kupfer-Diffusion aus der in Schritt c aufgebrachten Dotierschicht in einem Edelgasplasma in die Schicht der Chalkogenidverbindung hinein durch ein Rücksputterverfahren ausgeführt wird.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für nichtflüchtige, resistiv schaltende Speicherzellen, die eine erste Elektrode, eine zweite Elektrode und einen festen Elektrolyten aufweisen, der von den beiden Elektroden in einer Sandwich-Geometrie kontaktiert wird. Der feste Elektrolyt umfasst eine amorphe Matrix einer Chalkogenidverbindung und ein Metall, das in der amorphen Matrix verteilt ist und dessen Kationen in der amorphen Matrix unter dem Einfluss einer elektrischen Spannung zur Kathode wandern, wobei die Speicherzellen aufgrund der Wanderung dieser Kationen durch eine erste elektrische Spannung in einen Zustand mit einem niedrigen elektrischen Widerstand und durch eine zweite elektrische Spannung umgekehrter Polarität in einen Zustand mit einem hohen elektrischen Widerstand schaltbar sind.
  • Diese beiden physikalischen Zustände, d. h. der Zustand mit dem hohen elektrischen Widerstand und der Zustand mit dem niedrigen elektrischen Widerstand, werden für die Informationsspeicherung verwendet. Üblicherweise wird der höhere elektrische Widerstand der logischen 0 und der niedrigere elektrische Widerstand der logischen 1 zugeordnet.
  • Nach Abschalten der kurzzeitigen Stromzufuhr, und zwar sowohl nach dem Programmieren (Übergang in den Zustand mit dem niedrigen elektrischen Widerstand) als auch dem Löschen (Übergang in den Zustand mit dem hohen elektrischen Widerstand) oder dem Lesen der Information, bleibt der zuletzt induzierte Widerstandswert langzeitig stabil erhalten. Die Informationsspeicherung in resistiv schaltenden Speicherzellen ist demnach nichtflüchtig.
  • Die starke Zunahme der Leitfähigkeit der resistiv schaltenden Speicherzelle beim Anlegen einer Spannung beruht auf elektrochemischen Prozessen in dem festen Elektrolyten der Speicherzelle, durch die es zur Ausbildung einer metallischen Brücke kommt, die sich vollständig von der Kathode bis zur Anode erstreckt. Durch Anlegen einer Spannung umgekehrter Polarität wird diese Brücke zumindest teilweise wieder abgebaut und der metallisch leitende Pfad zwischen den Elektroden unterbrochen: die Speicherzelle kehrt in den Zustand mit dem hohen Widerstandswert zurückkehrt. Aufgrund dieses Speichermechanismus werden nichtflüchtige, resistiv schaltende Speicherzellen auch als nichtflüchtige CBRAM-Speicherzellen (CBRAM = conductive bridging random access memory) bezeichnet. Diese Art von Speicherzellen zeichnen sich durch niedrige Schaltspannung bei kurzen Schaltzeiten aus. Des Weiteren werden bei dieser Art der Speicherzellen bei guter Temperaturstabilität eine hohe Anzahl von Schaltzyklen erreicht.
  • Im Gegensatz dazu werden die bisher eingesetzten Speicherkonzepte (wie z. B. floating-gate Speicher wie Flash oder DRAM) aufgrund ihres auf Speicherung von Ladungen basierendem Mechanismus in absehbarer Zeit an Skalierungsgrenzen stoßen. Bei DRAM- und Flash-Speicherzellen besteht das Problem darin, dass mit fortschreitender Miniaturisierung der Speicherzellen auch die Ladungsmenge immer geringer wird, die in einer Zelle gehalten werden kann. Mit sinkender Ladungsmenge nimmt jedoch die Zuverlässigkeit der Informationsspeicherung ab. Speicherzellen, die auf einer kapazitiven Aufladung basieren, arbeiten wegen der durch die Miniaturisierung verursachten geringeren Spannungen und Stromstärken in diesem ”Niedrigenergie”-Bereich nicht mehr in zufrieden stellender Weise.
  • Weiterhin stellen wie im Falle des Flash-Konzeptes die hohen Schaltspannungen und die begrenzte Zahl der Lese- und Schreibzyklen und im Falle des DRAM sehr begrenzte Dauer der Speicherung des Ladungszustandes, zusätzliche Probleme dar, die bisher nicht optimal gelöst werden konnten. Das im DRAM-Konzept bestehende Problem der Leckströme im Speicherkondensator, das zum Ladungsverlust führt, wird derzeit durch ständiges Auffrischen der gespeicherten Ladung nur unbefriedigend gelöst.
  • Diese und andere Probleme haben dazu geführt, dass in den letzten Jahren neue Speichertechnologien entwickelt wurden, die auf anderen Konzepten als der kapazitiven Aufladung basieren. Viel versprechend sind dabei die weiter oben erwähnten nichtflüchtigen CBRAM-Speicherzellen, auf denen die Speicherzellen gemäß der vorliegenden Erfindung basieren. Diese Speicherzellen sind beispielsweise in WO 97/48 032 A2 , US 6 418 049 B1 , WO 2003/032 392 A2 , US 2003/0 020 997 A1 und US 2003/0 209728 A1 beschrieben.
  • Das in der Erfindung beschriebene Speicherkonzept beruht nicht auf der Speicherung von Ladungen, sondern auf dem Widerstandsunterschied zwischen zwei stabilen Zuständen, der durch große Beweglichkeit von Metallionen in einer Matrix aus Chalkogenidverbindung(en) bei einem angelegten elektrisch Feld hervorgerufen wird.
  • CBRAM-Speicherzellen umfassen zwei Elektroden und eine dünne Schicht aus einem festen Elektrolyten, der von den beiden Elektroden in einer Sandwich-Geometrie kontaktiert wird. Feste Elektrolyte können kristalline oder amorphe Festkörper sein. Die in CBRAM-Zellen verwendeten festen Elektrolyte umfassen üblicherweise amorphe Festkörper, die auch als amorphe Matrix oder Gläser bezeichnet werden können. Ganz besonders bevorzugt handelt es sich bei den festen Elektrolyten um Chalkogenidverbindungen.
  • Chalkogenide sind Verbindungen, in denen ein oder mehrere Elemente der VI. Hauptgruppe des Periodensystems (Sauerstoff, Schwefel, Selen, Tellur) die elektronegativere Komponente bilden, die als Oxide, Sulfide, Selenide und Telluride bezeichnet werden. Sulfide und Selenide haben eine ausgeprägte Neigung zur Bildung amorpher Festkörper. Sie werden daher besonders bevorzugt für die Herstellung von CBRAM-Zellen verwendet. Oxide sind ebenfalls als amorphe Schichten darstellbar, jedoch ist deren Struktur (Mikrostruktur) im allgemeinen so dicht, dass die ionische Beweglichkeit der metallischen Komponente zu gering ist. Sulfide und speziell Selenide haben eine offenere Mikrostruktur und sind somit in punkto Schaltgeschwindigkeit in CBRAM-Zellen bevorzugt.
  • Als elektropositiveres chemisches Element kann Germanium aus der IV. Hauptgruppe des Periodensystems in den Chalkogenidverbindungen verwendet werden. Diese so genannten IV-VI-Verbindungen sind als amorphe Matrices für CBRAM-Speicherzellen geeignet, wobei Germaniumsulfid und Germaniumselenid besonders bevorzugte IV-VI-Verbindungen zur Verwendung als amorphe Matrices in CBRAM-Speicherzellen darstellen. Alternativ sind aber auch Siliziumselenid oder Siliziumsulfid als amorphe Matrices für CBRAM-Speicherzellen geeignet.
  • In Germaniumselenid GexSe1-x und Germaniumsulfid GexSe1-x kann der Selen- bzw. Schwefel-Gehalt über einen großen Bereich variieren. Besonders gut geeignete Gläser mit idealen Eigenschaften entstehen, wenn x im Bereich von 0,2 bis 0,5 liegt und beispielsweise 0,33 beträgt. Ganz allgemein muss x einen solchen Wert haben, dass sich das entsprechende Selenid oder Sulfid leicht zu einem stabilen Glas formen lässt, das zur festen Ionenleitung imstande ist. Im Folgenden werden alle Selenid- und Sulfidgläser unabhängig vom jeweiligen Wert von x als Ge-S- und Ge-Se-Chalkogenidverbindungen bezeichnet.
  • In der amorphen Matrix, die das aktive Material der CBRAM-Speicherzelle darstellt, bildet das enthaltene Metall unter dem Einfluss eines elektrischen Feldes Kationen, die unter dem Einfluss dieses Feldes durch die amorphe Matrix zur Kathode wandern. Besonders gut geeignete Metall sind Silber (Ag) und Kupfer (Cu), wobei Silber bevorzugt ist, da es sich leicht ionisieren lässt und im ionisierten Zustand (als Ag+) über die erforderliche Beweglichkeit in der amorphen Matrix des Chalkogenidglases verfügt. Die Menge an Silber, die von Ge-Se- und Ge-S-Verbindungen aufgenommen werden kann, hängt vom Mengenverhältnis Ge/S bzw. Ge/Se ab. Diese Sättigungskonzentration liegt üblicherweise bei einigen 10 Atomprozent und beträgt beispielhaft für Ge0,3Se0,7 47,3 Atomprozent Silber.
  • Typischerweise besteht die Kathode aus einem inerten Material, wie z. B. Molybden oder Wolfram. Die Kathode kann außerdem aus Tantal, Titan, wie leitfähigen Oxiden, Nitriden, oder hoch n-dotiertem oder hoch p-dotiertem Silizium oder Legierungen der genannten Materialien bestehen. Unter inertem Material wird hier ein leitfähiges Material verstanden, das unter dem Einfluss eines elektrischen Feldes den Strom leitet, aber keine Kationen bildet oder dessen Kationen bei anliegendem elektrischen Feld keine oder nur eine unwesentliche Mobilität in der amorphen Matrix aufweisen.
  • Für die Anode wird ein Metall oder eine chemische Verbindung verwendet, dessen/deren Kationen zur Ionenwanderung durch den festen Elektrolyten imstande sind. Die Anode besteht vorzugsweise aus dem Metall, das auch in dem festen Elektrolyten enthalten ist. Hierdurch kann die Metallmenge, die an der Kathode elektrochemisch abgeschieden wird, durch die Oxidation der Anode nachgeliefert werden. Besonders bevorzugt ist es daher, eine Anode aus Kupfer, Silber oder aus Silberverbindungen, wie beispielsweise Ag2S, Ag2Se, zu verwenden.
  • Feste Elektrolyte, wie die bevorzugten Ge-Se-Ag-Gläser und Ge-S-Ag-Gläser, entstehen bei den bisherigen Herstellungsprozessen von CBRAM-Speicherzellen durch photolytisches Auflösen (Photodiffusion) von Silber in einer dünnen Schicht des Festkörperelektrolyts. Der Nachteil dieser Herstellungsverfahren besteht darin, dass das photolytische Auflösen von Silber in einem separaten Prozessschritt in der Regel mittels UV-Belichten z. B. mittels Quecksilberdampflampen durchgeführt wird, so dass bei diesem Schritt die Notwendigkeit besteht, die Wafer aus der Vakuumkammer auszuschleusen und nach der Photodiffusion für die weitere Prozessierung nachfolgend wieder einzuschleusen. Dadurch war die Gefahr der Verschmutzung bzw. der Belegung des Wafers mit Fremdpartikeln sehr groß.
  • Die Aufgabe der vorliegenden Erfindung besteht darin ein Verfahren zur Herstellung von CBRAM Speicherzellen vorzuschlagen, bei dem auf den separaten Prozessschritt der Photodiffusion gänzlich verzichtet werden kann.
  • Die Aufgabe wird durch den unabhängigen Anspruch 1 gelöst. Die abhängigen Ansprüche betreffen bevorzugte Ausführungsformen.
  • Die obige Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, das folgende Schritte umfasst:
    • a) Abscheiden einer ersten Elektrode,
    • b) Aufbringen einer Schicht einer Chalkogenidverbindung auf die erste Elektrode, dadurch gekennzeichnet, dass
    • c) in einem dem Schritt b folgenden Schritt zunächst eine metallische Dotierschicht aus Silber oder Kupfer auf die in Schritt b abgeschiedene Schicht der Chalkogenidverbindung aufgebracht wird, und
    • d) nach dem Schritt c eine Silber- oder Kupfer-Diffusion aus der in Schritt c aufgebrachten Dotierschicht in einem Edelgasplasma in die Schicht der Chalkogenidverbindung hinein durch ein Rücksputterverfahren ausgeführt wird.
  • Aus US 2003/0 186 504 A1 ist ein Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle bekannt, das folgende Schritte umfasst:
    • – Abscheiden einer ersten Elektrode,
    • – Aufbringen einer Schicht einer Chalgoginitverbindung auf die erste Elektrode,
    • – Aufbringen einer Schicht aus Silber oder Kupfer,
    • – Betreiben eines Edelgasplasmas in einem Sputtermodus.
  • Gemäß den 2B und 2C und der zugehörigen Beschreibung in den Abschnitten 0032 und 0045 dieser Druckschrift wird dort im Gegensatz zur vorliegenden Erfindung so vorgegangen, daß die Chalkogenidlage 215 (vgl. 2A) durch einen in einer PVD-Kammer gemäß 3 ausgeführten Sputterprozess mit Metall 240 dotiert wird, wobei vorher keine metallische Dotierschicht auf der Chalkogenidschicht abgeschieden wird. Anschließend wird gemäß 2C die obere oder zweite Elektrode über der dotierten Chalkogenidschicht 230 gebildet und zwar nach denselben Richtlinien wie die erste oder untere Elektrode 210, wobei die zweite Elektrode 250 ein leitendes Material wie z. B. leitend dotiertes Polysilizium, Kohlenstoff, Metall (einschließlich sogenannter Refractory Metals), Metalllegierungen, Metallsilizide, leitende Metallnitride und leitende Metalloxide enthält. Außerdem erwähnt der Abschnitt 0045, daß die zweite Elektrode 250 mehr als ein leitendes Material oder mehr als eine Schicht enthalten kann.
  • JP 63-029 504 A betrifft Bias-Sputtering. Auf dem oberen Teil einer Kammer ist ein Gasversorgungsanschluss zur Verbindung mit einer Behandlungsgasquelle angeordnet. Als Behandlungsgasquelle dienen etwa Kryptongas, Xenongas und Radongas oder eine Mischung aus diesen Gasen mit Argongas. Das Behandlungsgas wird in die Kammer eingeleitet, in dessen Innerem ein Vakuum vorliegt und eine untere Elektrode wird mit elektrischer Leistung aus einer negativen Leistungsquelle versorgt, während eine obere Elektrode mittels einer Heizeinrichtung geheizt wird. Als Ergebnis wird die Oberflächenbedeckung einer Siliziumscheibe durch den Effekt der Plasmaerzeugung in der Umgebung der oberen Elektrode vervollständigt. Da als Gas ein solches mit einem größeren Gewicht als Argongas verwendet wird, nimmt die Beschleunigung, die das Behandlungsgas zur Scheibe bringt, ab. Dadurch lässt sich die Erzeugung von Aussparungen einschränken und die Filmqualität verbessern.
  • US 2004/0 014 312 A1 betrifft eine Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung. Ein Verbindungsgraben wird auf einer dielektrischen Schicht und einer auf einem Halbleitersubstrat ausgebildeten ersten HSQ-Schicht erzeugt, und eine Tantalbarrierenschicht wird flächig über dem Substrat generiert. Dann werden eine Kupfer-enthaltende Metallsargschicht und eine plattierte Kupferschicht ausgebildet, um einen Teil des Verbindungsgrabens zu füllen. Danach wird eine Bias-gesputterte Kupfer-enthaltende Metallschicht auf der plattierten Kupferschicht erzeugt, um den verbleibenden Bereich des Verbindungsgrabens zu füllen, woraufhin eine Warmebehandlung erfolgt.
  • DE 100 13 917 B4 betrifft ein Verfahren zur Herstellung einer Kontaktschicht mit den Schritten: Anordnen eines Substrats in einer Aufstäubkammer, auf dem eine dielektrische Schicht angeordnet ist, in der ein Graben gebildet ist; Erzeugen eines Plasmas in der Aufstäubkammer; Aufstauben einer ersten Kontaktschicht in dem Graben in einem ersten Schritt, dadurch gekennzeichnet, dass eine zweite Kontaktschicht auf die erste Kontaktschicht in einem zweiten Schritt aufgestäubt wird, wobei in der Aufstäubkammer die Anzahl der ionisierten Partikel im Verhältnis zu der Gesamtzahl der Partikel während des ersten Schrittes kleiner ist als während des zweiten Schrittes und der Druck in der Aufstäubkammer während des ersten Schrittes zwischen 8 mal und 50 mal kleiner ist als während des zweiten Schrittes.
  • US 4 550 074 A beschreibt ein Entwicklungsbad für Chalkogenidglas-basierte Lacke. Das Bad ist alkalisch und enthält einen Silberkomplex, dessen Legenden hydrophobe und hydrophile Reste enthält. Durch Eintauchen des Chalkogenidglases in das Bad wird ein Film auf der Oberfläche des Glases erzeugt, der eine Silberverbindung enthält. Dieser Film ist im Wesentlichen frei von Pinholes und weist eine einheitliche Dicke auf, die nicht empfindlich ist auf die Eintauchdauer und größtenteils durch den pH-Wert des Bades bestimmt ist.
  • Der Kern der Erfindung besteht darin, dass auf den herkömmlichen separaten Photodiffusionsschritt mittels UV-Belichtung der Ag-Schicht verzichtet werden kann. Dies wird möglich, indem mittels eines Xenonplasmas in der Beschichtungsanlage die aufgesputterte Ag-Dotierschicht in die zum Beispiel GeSe-Matrixschicht eindiffundiert wird. Nachfolgend kann die Topelektrode abgeschieden werden, ohne den Wafer aus der Anlage ausschleusen zu müssen oder eine Zwischenbelüftung durchzuführen. Xenon eignet sich besonders als Gas für das Plasma, weil sich mit diesem Edelgas in der Gasentladung eine sehr intensive UV-Strahlung erzeugen lässt. Allerdings kommen auch andere Edelgase in Frage. Erfindungsgemäß Wird daher vorgeschlagen, den herkömmlichen separaten UV-Belichtungsschritt für die Photodiffusion durch eine Photodiffusion mittels Plasmastrahlung im Vakuum zu ersetzen.
  • Es ist bekannt, dass Gasentladungen angeregte Gasatome oder Ionen erzeugen, die beim Zurückfallen in den Ursprungszustand unter anderem UV-Strahlung aussenden. Die Intensität des UV-Strahlungsanteils, mit der das Substrat bestrahlt wird, hängt dabei zum einen von den Anregungs- und Ionisierungsniveaus der benutzten Gasatome (meistens Edelgase) und von der Konzentration der Ionen und angeregten neutralen Atomen ab. Die UV-Dosis, mit welcher die Ag-Dotierschicht bestrahlt wird, ist dabei gleich dem Produkt aus der UV-Leistungsdichte und der Strahlungsdauer. Insofern ist der Plasma-Photodiffusionsprozess gemäß der Erfindung reproduzierbar über die Plasmaparameter sowie Vakuumdruck und Zeitdauer zu steuern.
  • Das für den Sputterabscheideprozess am häufigsten benutzte Edelgas Argon, welches auch beim Sputtern der GeSe-Matrixschicht und für die Silberdotierschicht und die Topelektrode benutzt wird, sendet auch Strahlung im UV-Wellenlängenbereich aus. Argon wird aber bezüglich der Effizienz und Dosis der Aussendung von UV-Strahlung in der Gasentladung deutlich übertroffen von Xenon (siehe Encyclopedia of Low-Temperature Plasma, Introductory Volume, IV Edition by B. E. Fortov, Moskau, NAUKA, MAIK ”Science Interperiodicals 2000”, Page 233).
  • Es ist deshalb erfindungsgemäß vorgesehen, nach dem Sputtern der Ag-Dotierschicht ein Xenonplasma in Rücksputtermodus, bei dem die Substratauflage mit einer negativen Spannung beaufschlagt wird, für die Photodiffusion einzusetzen.
  • Der Vorteil des erfindungsgemäßen Verfahrens beruht einerseits auf der Kostenersparnis, indem der Wafer nicht für die externe Photodiffusion aus der Vakuumkammer ausgeschleust und nachfolgend wieder eingeschleust werden muss. Andererseits wird die Möglichkeit der Verschmutzung bzw. Belegung des Wafers mit Fremdpartikeln dadurch unterbunden, dass nach der Xenon-Plasmadiffusion die Herstellung der Speicherzelle mit der Abscheidung der Topelektrode im Prinzip nur durch Abpumpen von Xenon und Gaseinlass von Argon in der Beschichtungsanlage fortgesetzt werden kann. Neben diesen beiden primären Verbesserungen ist es möglich, durch eine Erhöhung der negativen Biasspannung an der Substratauflage auch definiert die Schichtdicke der Ag-Dotierschicht bis in den Subnanobereich einzustellen, indem man die Ag-Schicht in wenigen Atomlagendosierungen wieder abtragen kann. Dies macht es möglich, die Ag-Dotierungskonzentration sehr definiert einzustellen.
  • Vorzugsweise wird der Schritt des Betreibens eines Edelgasplasmas in einem Rücksputtermodus unter Einhaltung der folgenden Parameter durchgeführt:
    Druck: 4 × 10–3–10 × 10–3 mbar;
    Zeitdauer: 5–10 min;
    Substratbias: ca. (–200 V)–(–400 V).
  • Nach einer bevorzugten Ausführungsform kann die zweite Elektrode aus Kupfer oder Silber bzw. Silber-Legierung bestehen, das/die in der amorphen Matrix des festen Elektrolyten gelöst und am Schalteffekt beteiligt ist. Besonders bevorzugt ist Silber oder eine Legierung oder eine chemische Verbindung von Silber, wie z. B. Ag2S, Ag2Se. Erfindungsgemäß ist die amorphe oder teilamorphe Matrix besonders vorteilhaft mit Silber gesättigt. Die Sättigungskonzentration liegt bei einigen 10 Atomprozent und beträgt für das erfindungsgemäß verwendbare Ge0,3Se0,7 beispielsweise 47,3 Atomprozent Silber.
  • Die zweite Elektrode kann aber auch aus Materialen wie z. B. Pt, Pd, Al, Ti oder TiN bestehen. In diesem Fall ist zwischen der zweiten Elektrode und dem Festkörperelektrolyten eine Kupfer- bzw. Silber-haltige Dotierschicht angeordnet.
  • Eine andere Möglichkeit ist, dass die zweite Elektrode aus mehreren Schichten aus verschiedenen Materialen bestehen. In dieser Ausführungsform ist mindestens eine Schicht, nämlich die Schicht, die im Kontakt mit dem Festkörperelektrolyten steht, aus Kupfer, Silber oder einer Silberverbindung bzw. Silberlegierung aufgebaut.
  • Die erste Elektrode (d. h. die Kathode beim elektrochemischen Schalten vom hochohmigen in den niedrigohmigen Zustand) der erfindungsgemäßen resistiv schaltenden Speicherzellen besteht vorzugsweise aus, Molybden, Wolfram, Ta, Ti, leitfähigen Oxiden, leitfähigen Nitriden oder hoch n-dotiertem oder hoch p-dotiertem Silizium.
  • Nach einer weiteren bevorzugten, vorteilhaften Ausführungsform kann es sich bei der amorphen Matrix oder dem Glas des festen Elektrolyten um eine Germaniumsulfid-Verbindung oder eine Germaniumselenid-Verbindung handeln.
  • Die Schicht aus dem festen Elektrolyten kann durch Schichtabscheidemethoden, wie PVD, CVD (chemical vapor deposition), ALD (atomic layer deposition), PLD (pulsed laser deposition), Co-Evaporation auf die Elektrode der CBRAM-Speicherzelle aufgebracht werden. Bevorzugt sind Verfahren, bei denen gut kontrollierbare dünne Schichten abgeschieden werden können und bei denen niedrige Abscheidetemperaturen eingesetzt werden, z. B. ALD-, MF-DC oder HF-Sputtern.
  • Die Erfindung wird nun anhand der Figur näher erläutert.
  • Es zeigt:
  • 1 eine schematische Darstellung des Ag-Xenonplasma-Diffusionsprozesses.
  • In einem ersten Verfahrensschritt wird eine aus Wolfram bestehende erste Elektrode mittels Aufdampfens oder mittels CVD-Verfahrens abgeschieden. Diese Elektrode ist inert und somit nicht an den elektrochemischen Prozessen in der fertigen CBRAM-Speicherzelle beteiligt. Das Material für die erste Elektrode wird in ein vorher geätztes Loch gefüllt und dann mittels CMP (chemisch mechanisches Polieren) planarisiert. Im weiteren wird die so gefertigte erste Elektrode mit einem Dielektrikum beschichtet und ein Loch durch dieses Dielektrikum geätzt, so dass das im folgenden abgeschiedene Chalkogenidmaterial einen direkten elektrischen Kontakt zur Elektrodenschicht aufweist. Das in 1 gezeichnete Chalkogenidmaterial besteht vorzugsweise aus GeSe. Die Abscheidung des Chalkogenidmaterials kann mittels PVD-, CVD- oder ALD-Verfahren erfolgen. Nach dem Aufbringen der Ag-Dotierschicht mittels Sputtern in einer Ar-Atmosphäre erfolgt die Photodiffusion der Ag-Dotierschicht durch ein Xenon-Plasma, welches in einem Rücksputtermodus (negative Spannung am Substrat) generiert wird. Die in 1 verwendet Spannung beträgt ca. –400 V. Die so hergestellte Struktur wird dann mittels Abscheiden der zweite Elektrode in einem Sputterprozess fertig gestellt.

Claims (12)

  1. Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, das folgende Schritte umfasst: a) Abscheiden einer ersten Elektrode, b) Aufbringen einer Schicht einer Chalkogenidverbindung auf die erste Elektrode, wobei c) in einem dem Schritt b folgenden Schritt zunächst eine metallische Dotierschicht aus Silber oder Kupfer auf die in Schritt b abgeschiedene Schicht der Chalkogenidverbindung aufgebracht wird, und d) nach dem Schritt c eine Silber- oder Kupfer-Diffusion aus der in Schritt c aufgebrachten Dotierschicht in einem Edelgasplasma in die Schicht der Chalkogenidverbindung hinein durch ein Rücksputterverfahren ausgeführt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass anschließend an Schritt d eine zweite Elektrode, die aus Kupfer, Silber oder einer Silberlegierung besteht oder mindestens eine Schicht aufweist, die aus Kupfer, Silber oder einer Silberlegierung aufgebaut ist, abgeschieden wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Elektrode aus Silber besteht.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es sich bei der Chalkogenidverbindung um eine binäre Germaniumsulfidverbindung oder Germaniumselenidverbindung, oder eine ternäre oder quaternäre Zusammensetzung aus Ge, Si, Se und S handelt.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Germaniumsulfidverbindung der Formel GexSe1-x und die Germaniumselenidverbindung der Formel GexSe1-x entspricht, in der x im Bereich von 0,2 bis 0,5 liegt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Elektrode aus einem elektrisch leitfähigen, inerten Material besteht.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die erste Elektrode aus einem Material besteht, das unter Wolfram, Molybden, Tantal, Titan, leitfähigen Oxiden, leitfähigen Nitriden, und hochdotiertem n-Typ-Silizium oder hochdotiertem p-Typ-Silizium oder Verbindungen daraus ausgewählt ist.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die erste Elektrode aus Wolfram besteht.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die im Rücksputtermodus am Substrat angelegte Spannung im Bereich von –200 V bis –400 V liegt.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die im Rücksputtermodus am Substrat angelegte Spannung –400 V beträgt.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein im Rücksputtermodus verwendetes Vakuum im Bereich von 4 × 10–3 bis 10 × 10–3 mbar liegt.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, der Schritt d) während eines Zeitraums im Bereich von 5 bis 10 min durchgeführt wird.
DE102005005325A 2005-02-04 2005-02-04 Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle Expired - Fee Related DE102005005325B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005005325A DE102005005325B4 (de) 2005-02-04 2005-02-04 Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
US11/344,533 US7368314B2 (en) 2005-02-04 2006-02-01 Method for fabricating a resistive memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005005325A DE102005005325B4 (de) 2005-02-04 2005-02-04 Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle

Publications (2)

Publication Number Publication Date
DE102005005325A1 DE102005005325A1 (de) 2006-08-17
DE102005005325B4 true DE102005005325B4 (de) 2011-12-15

Family

ID=36745916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005005325A Expired - Fee Related DE102005005325B4 (de) 2005-02-04 2005-02-04 Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle

Country Status (2)

Country Link
US (1) US7368314B2 (de)
DE (1) DE102005005325B4 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080198674A1 (en) * 2007-02-21 2008-08-21 Jan Keller Method of testing an integrated circuit, method of determining defect resistivity changing cells, testing device, and computer program adapted to perform a method for testing an integrated circuit
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7888228B2 (en) * 2007-04-05 2011-02-15 Adesto Technology Corporation Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
US8178379B2 (en) * 2007-04-13 2012-05-15 Qimonda Ag Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8426839B1 (en) 2009-04-24 2013-04-23 Adesto Technologies Corporation Conducting bridge random access memory (CBRAM) device structures
FR2965569B1 (fr) * 2010-10-04 2019-06-14 X-Fab France Utilisation d'un procede de deposition par pulverisation cathodique d'une couche de chalcogenure
US8385102B2 (en) * 2010-05-11 2013-02-26 Sandisk 3D Llc Alternating bipolar forming voltage for resistivity-switching elements
US9401472B1 (en) 2010-09-23 2016-07-26 Adesto Technologies Corporation Programmable impedance elements and devices that include such elements
WO2013039603A1 (en) * 2011-09-13 2013-03-21 Adesto Technologies Corporation Resistive switching devices having alloyed electrodes and methods of formation thereof
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9006075B2 (en) 2011-11-17 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor devices including such cells, and methods of fabrication
US8941089B2 (en) 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9076523B2 (en) 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
WO2014146003A1 (en) 2013-03-15 2014-09-18 Adesto Technologies Corporation Nonvolatile memory with semimetal or semiconductors electrodes
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US10483462B1 (en) 2015-06-17 2019-11-19 Crossbar, Inc. Formation of structurally robust nanoscale Ag-based conductive structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4550074A (en) * 1983-05-06 1985-10-29 At&T Bell Laboratories Sensitizing bath for chalcogenide resists
JPS6329504A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd バイアススパツタ方法
WO1997048032A2 (en) * 1996-05-30 1997-12-18 Axon Technologies Corporation Programmable metallization cell and method of making
US6418049B1 (en) * 1997-12-04 2002-07-09 Arizona Board Of Regents Programmable sub-surface aggregating metallization structure and method of making same
US20030020997A1 (en) * 2001-07-30 2003-01-30 Agilent Technologies, Inc. Modulator assembly
WO2003032392A2 (en) * 2001-10-09 2003-04-17 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US20030186504A1 (en) * 2001-08-30 2003-10-02 Jiutao Li Integrated circuit device and fabrication using metal-doped chalcogenide materials
US20030209728A1 (en) * 1998-12-04 2003-11-13 Kozicki Michael N. Microelectronic programmable device and methods of forming and programming the same
US20040014312A1 (en) * 2002-07-08 2004-01-22 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
DE10014917B4 (de) * 2000-03-17 2004-12-02 Infineon Technologies Ag Verfahren zur Herstellung einer Kontaktschicht

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4550074A (en) * 1983-05-06 1985-10-29 At&T Bell Laboratories Sensitizing bath for chalcogenide resists
JPS6329504A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd バイアススパツタ方法
WO1997048032A2 (en) * 1996-05-30 1997-12-18 Axon Technologies Corporation Programmable metallization cell and method of making
US6418049B1 (en) * 1997-12-04 2002-07-09 Arizona Board Of Regents Programmable sub-surface aggregating metallization structure and method of making same
US20030209728A1 (en) * 1998-12-04 2003-11-13 Kozicki Michael N. Microelectronic programmable device and methods of forming and programming the same
DE10014917B4 (de) * 2000-03-17 2004-12-02 Infineon Technologies Ag Verfahren zur Herstellung einer Kontaktschicht
US20030020997A1 (en) * 2001-07-30 2003-01-30 Agilent Technologies, Inc. Modulator assembly
US20030186504A1 (en) * 2001-08-30 2003-10-02 Jiutao Li Integrated circuit device and fabrication using metal-doped chalcogenide materials
WO2003032392A2 (en) * 2001-10-09 2003-04-17 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US20040014312A1 (en) * 2002-07-08 2004-01-22 Nec Electronics Corporation Semiconductor device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fortov B. E.: Encyclopedia of Low-Temperature Plasma. IV. NAUKA : Moskau, 2000. - ISBN 5-02-002601-8 *

Also Published As

Publication number Publication date
DE102005005325A1 (de) 2006-08-17
US7368314B2 (en) 2008-05-06
US20060199377A1 (en) 2006-09-07

Similar Documents

Publication Publication Date Title
DE102005005325B4 (de) Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
DE102007004639B4 (de) Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung
DE60216942T2 (de) Herstellung von nichtflüchtigen widerstandsveränderlichen bauelementen sowie programmierbarer speicherzellen
US7348205B2 (en) Method of forming resistance variable devices
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102004052647B4 (de) Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
US6998697B2 (en) Non-volatile resistance variable devices
US7294527B2 (en) Method of forming a memory cell
DE102008012339B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle
DE102005012047A1 (de) Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
DE102004041905A1 (de) Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
WO2006034946A1 (de) Resistiv schaltender halbleiterspeicher
DE102004040751A1 (de) Resistiv schaltende nicht-flüchtige Speicherzelle auf der Basis von Alkali-Ionendrift
CN102376354A (zh) 存储元件和存储装置
US7718537B2 (en) Method for manufacturing a CBRAM semiconductor memory
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102007045812B4 (de) Verfahren zum Herstellen einer Speicherzelle, Speicherzelle sowie integrierte Schaltung
DE102004052645A1 (de) Speicherzelle und Verfahren zu deren Herstellung
DE102006009254B3 (de) Verfahren zur Herstellung eines integrierten elektronischen Schaltkreises mit programmierbaren resistiven Zellen, entsprechende Zellen und Datenspeicher mit solchen
DE102004026002B4 (de) Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren
DE102007050604A1 (de) Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul
DE102004052648A1 (de) Speicherzelle und Verfahren zu deren Herstellung
DE102007061485A1 (de) Verfahren zum Herstellen einer integrierten Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Effective date: 20110516

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120316

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902