DE102007050604A1 - Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul - Google Patents

Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul Download PDF

Info

Publication number
DE102007050604A1
DE102007050604A1 DE102007050604A DE102007050604A DE102007050604A1 DE 102007050604 A1 DE102007050604 A1 DE 102007050604A1 DE 102007050604 A DE102007050604 A DE 102007050604A DE 102007050604 A DE102007050604 A DE 102007050604A DE 102007050604 A1 DE102007050604 A1 DE 102007050604A1
Authority
DE
Germany
Prior art keywords
layer
solid electrolyte
intermediate layer
electrode layer
electrolyte layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007050604A
Other languages
English (en)
Inventor
Cay Dr. Pinnow
Wolfgang Dr. Raberg
Faiz Dr. Dahmani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Altis Semiconductor SNC
Original Assignee
Qimonda AG
Altis Semiconductor SNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Altis Semiconductor SNC filed Critical Qimonda AG
Priority to DE102007050604A priority Critical patent/DE102007050604A1/de
Publication of DE102007050604A1 publication Critical patent/DE102007050604A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Gemäß einer Ausführungsform der Erfindung wird eine integrierte Schaltung mit wenigstens einer Speichervorrichtung bereitgestellt. Die Speichervorrichtung weist auf: eine reaktive Elektrodenschicht, eine inerte Elektrodenschicht sowie eine Festkörperelektrolytschicht, die zwischen der reaktiven Elektrodenschicht und der inerten Elektrodenschicht angeordnet ist; wenigstens eine Zwischenschicht, die zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht und/oder zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht angeordnet ist. Die Materialparameter der wenigstens einen Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht wenigstens teilweise unterdrückt wird.

Description

  • Die Erfindung betrifft eine integrierte Schaltung, ein Verfahren zum Herstellen einer integrierten Schaltung sowie ein Speichermodul.
  • Integrierte Schaltungen, die Widerstandsänderungsspeicherzellen enthalten, sind bekannt.
  • Die der Erfindung zur Grunde liegende Aufgabe ist, die Qualität integrierter Schaltungen mit Widerstandsänderungsspeicherzellen zu erhöhen.
  • Zur Lösung dieser Aufgabe stellt die Erfindung eine integrierte Schaltung gemäß Patentanspruch 1 bereit. Weiterhin stellt die Erfindung Verfahren zum Herstellen einer integrierten Schaltung gemäß Patentansprüchen 20, 22 und 23 bereit. Schließlich stellt die Erfindung ein Speichermodul gemäß Patentanspruch 24 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Gemäß einer Ausführungsform der Erfindung wird eine integrierte Schaltung bereitgestellt, die wenigstens eine Speichervorrichtung mit einer reaktiven Elektrodenschicht, einer inerten Elektrodenschicht sowie einer Festkörperelektrolytschicht, die zwischen der reaktiven Elektrodenschicht und der inerten Elektrodenschicht angeordnet ist, aufweist. Wenigstens eine Zwischenschicht ist zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht und/oder zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht angeordnet. Die Materialparameter der wenigstens einen Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht wenigstens teilweise unterdrückt oder ganz verhindert wird.
  • Gemäß einer Ausführungsform der Erfindung wird die Kristallisierung der Festkörperelektrolytschicht durch das Ansteigen der Temperatur der Festkörperelektrolytschicht hervorgerufen. Jedoch ist die Erfindung nicht hierauf beschränkt: Die Kristallisierung der Festkörperelektrolytschicht kann auch durch andere Phänomene hervorgerufen werden. Der Einfachheit halber sei im Folgenden angenommen, dass die Kristallisierung der Festkörperelektrolytschicht durch das Aufwärmen der Festkörperelektrolytschicht hervorgerufen wird.
  • Gemäß einer Ausführungsform der Erfindung wird eine Speichervorrichtung bereitgestellt, die eine reaktive Elektrodenschicht, eine inerte Elektrodenschicht sowie eine Festkörperelektrolytschicht, die zwischen der reaktiven Elektrodenschicht und der inerten Elektrodenschicht angeordnet ist, aufweist. Wenigstens eine Zwischenschicht ist zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht und/oder zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht angeordnet. Die Materialparameter der wenigstens einen Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht wenigstens teilweise unterdrückt oder sogar ganz verhindert werden kann.
  • Gemäß einer Ausführungsform der Erfindung weist das Material der wenigstens einen Zwischenschicht amorphes Material oder pseudo-amporphes Material auf oder besteht aus amorphem Material oder pseudo-amporphem Material.
  • Gemäß einer Ausführungsform der Erfindung weichen die Kristallisierungscharakteristika des Materials der wenigstens einen Zwischenschicht und die Kristallisierungscharakteristika der Festkörperelektrolytschicht voneinander ab.
  • Gemäß einer Ausführungsform der Erfindung weichen die Kristallisierungscharakteristika des Materials der wenigstens einen Zwischenschicht von den Kristallisierungscharakteristika der Festkörperelektrolytschicht hinsichtlich Gitterparameter und Kristallstruktur ab.
  • Gemäß einer Ausführungsform der Erfindung wirkt das Material der wenigstens einen Zwischenschicht nicht als Diffusionsbarriere für das reaktive Material (das heißt die Migration von metallischem Material wie Ag oder Cu in die Festkörperelektrolytschicht ist möglich).
  • Gemäß einer Ausführungsform der Erfindung weist das Material der wenigstens einen Zwischenschicht binäres metallisches Material, ternäres metallisches Material oder quaternäres metallisches Material mit wenigstens einem Übergangsmetall auf oder besteht aus diesen Materialien.
  • Gemäß einer Ausführungsform der Erfindung weist das Material der wenigstens einen Zwischenschicht binäres halbleitendes Material, ternäres halbleitendes Material oder quaternäres halbleitendes Material mit wenigstens einem Übergangsmetall auf oder besteht aus diesen Materialien.
  • Gemäß einer Ausführungsform der Erfindung weist das Material der wenigstens einen Zwischenschicht Cu1-xRux, Cu, Ru, Cu-N, Cu-O, Ru-O, Ru-N, Ru-O-N, Cu-Ru-O-N, Cu-Ru-N, Cu-Ru-O, Mo-N, Mo-N-Cu, Mo oder eine beliebige Kombination dieser Materialien auf.
  • Gemäß einer Ausführungsform der Erfindung weist die wenigstens eine Zwischenschicht eine erste Zwischenschicht, die zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht vorgesehen ist, und eine zweite Zwischenschicht, die zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht vorgesehen ist, auf. Gemäß einer Ausführungsform der Erfindung beträgt die Dicke der ersten Zwischenschicht und/oder der zweiten Zwischenschicht weniger als 5 nm.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Dicke der ersten Zwischenschicht und/oder der zweiten Zwischenschicht weniger als 2 nm.
  • Gemäß einer Ausführungsform der Erfindung sind die Dicken der ersten Zwischenschicht und der zweiten Zwischenschicht gleich.
  • Gemäß einer Ausführungsform der Erfindung weicht das Material der ersten Zwischenschicht von dem Material der zweiten Zwischenschicht ab.
  • Gemäß einer Ausführungsform der Erfindung wird die Festkörperelektrolytschicht komplett durch die wenigstens eine Zwischenschicht eingeschlossen.
  • Gemäß einer Ausführungsform der Erfindung weist die Festkörperelektrolytschicht Sulfid-basierendes Chalcogenidmaterial auf oder besteht aus diesem Material.
  • Gemäß einer Ausführungsform der Erfindung weist die reaktive Elektrodenschicht Silber auf oder besteht aus Silber.
  • Gemäß einer Ausführungsform der Erfindung liegt die Dicke der Festkörperelektrolytschicht in einem Bereich zwischen 5 nm bis 500 nm.
  • Gemäß einer Ausführungsform der Erfindung beträgt die Dicke der reaktiven Elektrodenschicht 10 nm bis 100 nm.
  • Gemäß einer Ausführungsform der Erfindung wird ein Speichermodul bereitgestellt, das wenigstens eine integrierte Schaltung oder wenigstens eine Speichervorrichtung gemäß einer Ausführungsform der Erfindung aufweist.
  • Gemäß einer Ausführungsform der Erfindung ist das Speichermodul stapelbar.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung bereitgestellt, die eine Speichervorrichtung aufweist. Das Verfahren weist auf: a) Ausbilden einer Verbundsstruktur mit einer inerten Elektrodenschicht, einer Festkörperelektrolytschicht und einer reaktiven Elektrodenschicht, in dieser Reihenfolge übereinander gestapelt sind, b) Ausbilden einer ersten Zwischenschicht auf oder oberhalb der inerten Elektrodenschicht, bevor die Festkörperelektrolytschicht ausgebildet wird, und/oder c) Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht, bevor die reaktive Elektrodenschicht ausgebildet wird. Die Materialparameter der ersten Zwischenschicht und/oder der zweiten Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • Die Erfindung stellt weiterhin ein Verfahren zum Herstellen einer integrierten Schaltung, die eine Speichervorrichtung aufweist, bereit. Das Verfahren weist auf: a) Ausbilden einer Verbundsstruktur mit einer reaktiven Elektrodenschicht, einer Festkörperelektrolytschicht sowie einer inerten Elektrodenschicht, die übereinander in dieser Reihenfolge gestapelt sind, b) Ausbilden einer ersten Elektrodenschicht auf oder oberhalb der reaktiven Elektrodenschicht vor dem Ausbilden der Festkörperelektrolytschicht, und/oder c) Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht, bevor die inerte Elektrodenschicht ausgebildet wird. Die Materialparameter der ersten Zwischenschicht und/oder der zweiten Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • Die Erfindung stellt weiterhin ein Verfahren zum Herstellen einer Speichervorrichtung bereit, das aufweist: a) Ausbilden einer Verbundsstruktur mit einer inerten Elektrodenschicht, einer Festkörperelektrolytschicht und einer reaktiven Elektrodenschicht, die übereinander in dieser Reihenfolge vorgesehen sind, b) Ausbilden einer ersten Zwischenschicht auf oder oberhalb der inerten Elektrodenschicht vor Ausbilden der Festkörperelektrolytschicht, und/oder c) Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht vor dem Ausbilden der reaktiven Elektrodenschicht. Die Materialparameter der ersten Zwischenschicht und/oder der zweiten Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • Die Erfindung stellt weiterhin ein Verfahren zum Herstellen einer Speichervorrichtung bereit, das aufweist: a) Ausbilden einer Verbundsstruktur mit einer reaktiven Elektrodenschicht, einer Festkörperelektrolytschicht und einer inerten Elektrodenschicht, die in dieser Reihenfolge übereinander vorgesehen sind, b) Ausbilden einer ersten Zwischenschicht auf oder oberhalb der reaktiven Elektrodenschicht vor Ausbilden der Festkörperelektrolytschicht, und/oder c) Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht vor dem Ausbilden der inerten Elektrodenschicht. Die Materialparameter der ersten Zwischenschicht und/oder der zweiten Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • Gemäß einer Ausführungsform der Erfindung wird die Festkörperelektrolytschicht während deren Ausbildung mit metallischem Material durchsetzt ("dotiert"), indem ein Co-Abscheideprozess (beispielsweise Co-Sputterprozess) des Festkörperelektrolytmaterials mit einem metallischen Material-Target ausgeführt wird.
  • Gemäß einer Ausführungsform der Erfindung weist das Co-Abscheidungsmaterial (beispielsweise Sputtertarget) Ag2S, Ag, Cu2S oder Cu auf oder besteht aus wenigstens einem dieser Materialien.
  • Gemäß einer Ausführungsform der Erfindung wird die Festkörperelektrolytschicht nach deren Ausbildung mit metallischem Material durchsetzt ("dotiert").
  • Gemäß einer Ausführungsform der Erfindung wird die inerte Elektrodenschicht einem Säuberungsprozess unterzogen, bevor die erste Zwischenschicht ausgebildet wird.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer integrierten Schaltung mit einer Speichervorrichtung bereitgestellt. Das Verfahren weist auf: Ausbilden einer inerten Elektrodenschicht; Ausbilden einer ersten Zwischenschicht auf oder oberhalb der inerten Elektrodenschicht; Ausbilden einer Festkörperelektrolytschicht auf oder oberhalb der ersten Zwischenschicht; Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht; und Ausbilden einer reaktiven Elektrodenschicht auf oder oberhalb der zweiten Zwischenschicht. Die Materialparameter der ersten Zwischenschicht und der zweiten Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmprozesses der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Speichervorrichtung bereitgestellt. Das Verfahren weist auf: Ausbilden einer inerten Elektrodenschicht; Ausbilden einer ersten Zwischenschicht auf oder oberhalb der inerten Elektrodenschicht; Ausbilden einer Festkörperelektrolytschicht auf oder oberhalb der ersten Zwischenschicht; Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht; und Ausbilden einer reaktiven Elektrodenschicht auf oder oberhalb der zweiten Zwischenschicht. Die Materialparameter der ersten Zwischenschicht und der zweiten Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Speichervorrichtung bereitgestellt. Das Verfahren weist auf: Ausbilden einer reaktiven Elektrodenschicht; Ausbilden einer ersten Zwischenschicht auf oder oberhalb der reaktiven Elektrodenschicht; Ausbilden einer Festkörperelektrolytschicht auf oder oberhalb der ersten Zwischenschicht; Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht; und Ausbilden einer inerten Elektrodenschicht auf oder oberhalb der zweiten Zwischenschicht. Die Materialparameter der ersten Zwischenschicht und der zweiten Zwischenschicht sind so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert.
  • Es zeigen:
  • 1a eine Querschnittsdarstellung einer Festkörperelektrolytspeichervorrichtung in einem ersten Speicherzustand;
  • 1b eine Querschnittsdarstellung einer Festkörperelektrolytspeichervorrichtung in einem zweiten Speicherzustand;
  • 2 eine Querschnittsdarstellung einer Speichervorrichtung;
  • 3 eine Querschnittsdarstellung einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 4 eine Querschnittsdarstellung einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 5 ein Flussdiagramm eines Verfahrens zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6a eine Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6b eine Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6c eine Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6d eine Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 6e eine Querschnittsdarstellung eines Prozessstadiums eines Verfahrens zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung;
  • 7a ein Speichermodul gemäß einer Ausführungsform der Erfindung; und
  • 7b ein Speichermodul gemäß einer Ausführungsform der Erfindung.
  • In den Figuren können identische bzw. einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet sein. Des Weiteren ist anzumerken, dass die Zeichnungen schematischer Natur sein können, das heißt nicht maßstabsgetreu zu sein brauchen.
  • Da die erfindungsgemäßen Ausführungsformen auf programmierbare Metallisierungszellen (PMC's = "programmable metallization cells") wie beispielsweise CBRAM-Vorrichtungen ("conductive bridging random access memory"-Vorrichtungen) anwendbar sind, soll in der folgenden Beschreibung unter Bezugnahme auf 1a und 1b ein wichtiges Prinzip erläutert werden, das CBRAM-Vorrichtungen zugrundeliegt.
  • Eine CBRAM-Zelle weist eine erste Elektrode 101, eine zweite Elektrode 102 sowie einen Festkörperelektrolytblock (auch als Ionenleiterblock bekannt) 103, der zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 angeordnet ist, auf. Der Festkörperelektrolytblock kann auch von mehreren Speicherzellen gemeinsam benutzt werden (hier nicht gezeigt). Die erste Elektrode 101 kontaktiert eine erste Oberfläche 104 des Festkörperelektrolytblocks 103, die zweite Elektrode 102 kontaktiert eine zweite Oberfläche 105 des Festkörperelektrolytblocks 103. Der Festkörperelektrolytblock 103 ist gegenüber seiner Umgebung durch eine Isolationsstruktur 106 isoliert. Die erste Oberfläche 104 ist üblicherweise die Oberseite, die zweite Oberfläche 105 die Unterseite des Festkörperelektrolytblocks 103. Die erste Elektrode 101 ist üblicherweise die obere Elektrode, die zweite Elektrode 102 die untere Elektrode der CBRAM-Zelle. Eine der ersten und zweiten Elektrode 101, 102 ist eine reaktive Elektrode, die jeweils andere eine inerte Elektrode. Beispielsweise ist die erste Elektrode 101 die reaktive Elektrode, und die zweite Elektrode 102 die inerte Elektrode. In diesem Fall kann die erste Elektrode 101 beispielsweise aus Silber (Ag), der Festkörperelektrolytblock 103 aus Chalkogenid-Material, und die Isolationsstruktur 106 aus SiO2 oder Si3N4 bestehen. Die zweite Elektrode 102 kann alternativ bzw. zusätzlich Nickel (Ni), Platin (Pt), Iridium (Ir), Rhenium (Re), Tantal (Ta), Titan (Ti), Ruthenium (Ru), Molybdän (Mo), Vanadium (V), leitende Oxide, Silizide sowie Nitride der zuvor erwähnten Materialien beinhalten, und kann weiterhin Legierungen der zuvor erwähnten Materialien beinhalten. Die Dicke des Ionenleiterblocks 103 kann beispielsweise 5 nm bis 500 nm betragen. Die Dicke der ersten Elektrode 101 kann beispielsweise 10 nm bis 100 nm betragen. Die Dicke der zweiten Elektrode 102 kann beispielsweise 5 nm bis 500 nm, 15 nm bis 150 nm, oder 25 nm bis 100 nm betragen. Die Ausführungsformen der Erfindung sind nicht auf die oben erwähnten Materialien und Dicken beschränkt.
  • Gemäß einer Ausführungsform der Erfindung ist unter Chalkogenid-Material (allgemeiner: das Material des Ionenleiterblocks 103) eine Verbindung zu verstehen, die Sauerstoff, Schwefel, Selen, Germanium und/oder Tellur aufweist. Gemäß einer Ausführungsform der Erfindung ist Chalkogenid-Material eine Verbindung aus einem Chalkogenid und zumindest einem Metall der Gruppe I oder Gruppe II des Periodensystems, beispielsweise Arsen-Trisulfid-Silber. Alternativ enthält das Chalkogenid-Material Germaniumsulfid (GeSx), Germaniumselenid (GeSex), Wolframoxid (WOx), Kupfersulfid (CuSx) oder ähnliches. Weiterhin kann das Chalkogenid-Material Metallionen enthalten, wobei die Metallionen ein Metall sein können, das aus einer Gruppe gewählt ist, die aus Silber, Kupfer und Zink besteht bzw. aus einer Kombination oder einer Legierung dieser Metalle. Der Ionenleiterblock 103 kann aus Festkörperelektrolytmaterial bestehen.
  • Wenn eine Spannung über dem Festkörperelektrolytblock 103 abfällt, wie in 1a angedeutet ist, wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus der ersten Elektrode 101 heraus löst und in den Festkörperelektrolytblock 103 hinein treibt, wo diese zu Silber reduziert werden. Auf diese Art und Weise werden silberhaltige Cluster 108 in dem Festkörperelektrolytblock 103 ausgebildet. Wenn die Spannung über dem Festkörperelektrolytblock 103 lange genug abfällt, erhöht sich die Größe und die Anzahl der silberreichen Cluster innerhalb des Festkörperelektrolytblocks 103 so stark, dass eine leitende Brücke (leitender Pfad) 107 zwischen der ersten Elektrode 101 und der zweiten Elektrode 102 ausgebildet wird. Wenn die in 1b gezeigte Spannung über dem Festkörperelektrolytblock 103 abfällt (inverse Spannung verglichen zu der in 1a dargestellten Spannung), wird eine Redoxreaktion in Gang gesetzt, die Ag+-Ionen aus dem Festkörperelektrolytblock 103 hinaus zur ersten Elektrode 101 treibt, an der diese zu Silber reduziert werden. Damit wird die Größe und die Anzahl silberreicher Cluster 108 innerhalb des Festkörperelektrolytblocks 103 verringert. Erfolgt dies lange genug, wird die leitende Brücke 107 gelöscht.
  • Um den momentanen Speicherzustand der CBRAM-Zelle festzustellen, wird ein Messstrom durch die CBRAM-Zelle geleitet. Der Messstrom erfährt einen hohen Widerstand, wenn in der CBRAM-Zelle keine leitende Brücke 107 ausgebildet ist, und erfährt einen niedrigen Widerstand, wenn in der CBRAM-Zelle eine leitende Brücke 107 ausgebildet ist. Ein hoher Widerstand repräsentiert beispielsweise logisch "0", wohingegen ein niedriger Widerstand logisch "1" repräsentiert, oder umgekehrt. Anstelle eines Messtroms kann auch eine Messpannung zum Einsatz kommen.
  • 2 zeigt eine Ausführungsform 200 einer Festkörperelektrolytspeichervorrichtung. Die Speichervorrichtung 200 weist eine erste Isolationsschicht 201 auf, in die Bottom-Elektroden 202 eingebettet sind. Die Unterseiten der Bottom-Elektroden 202 werden durch Plugs 203 kontaktiert, die auch in die erste Isolationsschicht 201 eingebettet sind. Die Plugs 203 stellen einen elektrischen Kontakt zwischen den Bottom-Elektroden 202 und Bitleitungen her, die in ein Substrat (nicht gezeigt) eingebettet sind, das unterhalb der ersten Isolationsschicht 201 angeordnet ist. Die Speichervorrichtung 200 weist weiterhin eine Festkörperelektrolytschicht 204 auf, die auf der ersten Isolationsschicht 201 vorgesehen ist. Eine gemeinsame Topelektrodenschicht 205 ist auf der Festkörperelektrolytschicht 204 vorgesehen. Die Topelektrodenschicht 205 wird mittels eines Kontakts 206 kontaktiert, der in eine zweite Isolationsschicht 207, die auf der Topelektrodenschicht 205 vorgesehen ist, eingebettet ist.
  • Die erste Isolationsschicht 201 und die zweite Isolationsschicht 207 können beispielsweise dielektrisches Material aufweisen oder daraus bestehen, die Bottom-Elektroden 202 können beispielsweise Wolfram aufweisen oder daraus bestehen, die Plugs 203 können beispielsweise halbleitendes Material aufweisen oder daraus bestehen, die Festkörperelektrolytschicht 204 kann beispielsweise Chalcogenid-basierendes Material aufweisen oder daraus bestehen, die Topelektrodenschicht 205 kann beispielsweise Silber aufweisen oder daraus bestehen, und der Kontakt 206 kann beispielsweise Wolfram aufweisen oder daraus bestehen.
  • Jeder Abschnitt der Speichervorrichtung, der durch die Bezugsziffer 208 gekennzeichnet ist, kann als eine Festkörperelektrolytspeicherzelle, wie sie in 1a und 1b gezeigt ist, interpretiert werden. Der einzige Unterschied ist, dass keine Isolationsstrukturen zwischen den benachbarten Festkörperelektrolytspeicherzellen 208 vorgesehen sind. Stattdessen teilen sich die Festkörperelektrolytspeicherzellen 208 eine gemeinsame Topelektrodenschicht 205 und eine gemeinsame Festkörperelektrolytschicht 204.
  • Wenn die Speichervorrichtung 200 hergestellt wird, können die folgenden Probleme auftreten: a) Wenn die Speichervorrichtung 200 aufgewärmt wird (was beispielsweise während eines Back-End-Off-Line-Prozesses notwendig sein kann, um die Speichervorrichtung 200 durch Hinzufügen zusätzlicher Verdrahtungsschichten oder ähnlichen (nicht gezeigt) fertigzustellen), kann die Festkörperelektrolytschicht 204 kristallisieren, insbesondere an den Schnittstellen zwischen der Festkörperelektrolytschicht 204 und der Topelektrodenschicht 205 oder zwischen der Festkörperelektrolytschicht 204 und dem Bottom-Elektroden 202; b) Wenn die Topelektrodenschicht 205 auf der Festkörperelektrolytschicht 204 aufgewachsen wird, kann das Material der Festkörperelektrolytschicht 204 das Wachstum der Topelektrodenschicht 205 auf negative Art und Weise beeinflussen (was abhängig davon ist, wie gut das Material der Festkörperelektrolytschicht 204 zu dem Material der Topelektrodenschicht 205 "passt"), das heißt Unregelmäßigkeiten im Wachstum der Topelektrodenschicht 205 sind die Konsequenz. Beide Probleme können eine Unebenheit der Oberseite der Topelektrodenschicht 205 zur Folge haben. Eine Unebenheit der Oberseite der Topelektrodenschicht 205 bedeutet jedoch, dass der Back-End-Off-Line-Prozess (das heißt das Fertigstellen der Speichervorrichtung 200) komplizierter wird.
  • 3 zeigt eine Querschnittsdarstellung einer Speichervorrichtung 300 gemäß einer Ausführungsform der Erfindung, die die oben erwähnten Probleme vermeidet. Die Speichervorrichtung 300 weist eine inerte Elektrodenschicht (Bottom-Elektrodenschicht) 301, eine erste Zwischenschicht 302, die auf der inerten Elektrodenschicht 301 vorgesehen ist, eine Festkörperelektrolytschicht 303, die auf der ersten Zwischenschicht 302 vorgesehen ist, eine zweite Zwischenschicht 304, die auf der Festkörperelektrolytschicht 303 vorgesehen ist, und eine reaktive Elektrodenschicht 305 (Topelektrodenschicht), die auf der zweiten Zwischenschicht 304 vorgesehen ist, auf. Das Material der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304 ist so gewählt, dass eine Kristallisierung der Festkörperelektrolytschicht 303 aufgrund eines Aufwärmens der Festkörperelektrolytschicht 303 wenigstens teilweise unterdrückt oder vollständig verhindert wird.
  • Um die oben erwähnte Kristallisierung zu unterdrücken, kann das Material der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304 beispielsweise amorphes Material oder pseudo-amorphes Material (d. h. amorphes Material, das eine bestimmte Menge von nanokristallinen Ausfällungen enthält) aufweisen oder aus amorphem Material oder pseudo-amorphem Material bestehen. Gemäß einer Ausführungsform der Erfindung weichen die Kristallisierungscharakteristika des Materials der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304 und die Kristallisierungscharakteristika der Festkörperelektrolytschicht 303 voneinander ab. Beispielsweise können die Kristallisierungscharakteristika voneinander abweichen hinsichtlich des Gitters, der Gitterparameter und der Gitterstruktur („space group"). Beispielsweise kann sich der Gitterparameter der Festkörperelektrolytschicht vom Gitterparameter der Zwischenschicht um wenigstens 3% unterscheiden. Auch kann sich das Gitter der Festkörperelektrolytschicht vom Gitter der Zwischenschicht vollkommen unterscheiden (anderer Gittertyp).
  • Gemäß einer Ausführungsform der Erfindung weist das Material der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304 binäres metallisches Material, ternäres metallisches Material oder quaternäres metallisches Material mit wenigstens einem Übergangsmetall auf oder besteht aus diesen Materialien. Weiterhin weist gemäß einer Ausführungsform der Erfindung das Material der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304 binäres halbleitendes Material, ternäres halbleitendes Material oder quaternäres halbleitendes Material auf, das wenigstens ein Übergangsmetall beinhaltet, oder besteht aus diesen Materialien.
  • Gemäß einer Ausführungsform der Erfindung weist das Material der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304 Cu1-xRux, Cu, Ru, Cu-N, Cu-O, Ru-O, Ru-N, Ru-O-N, Cu-Ru-O-N, Cu-Ru-N, Cu-Ru-O, Mo-N, Mo-N-Cu, Mo oder eine beliebige Kombination dieser Materialien auf. Bevorzugte Materialien sind Cu-Ru-Filme, die einen großen Anteil an Cu aufweisen (mehr als 50 at%).
  • Gemäß einer Ausführungsform der Erfindung sind die Dicken der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304 gleich. Beispielsweise beträgt die Dicke der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304 weniger als 5 nm, oder sogar weniger als 2 nm.
  • In den vorangehend beschriebenen Ausführungsformen der Erfindung, die die in 3 gezeigte Speichervorrichtung 300 betrafen, wurde angenommen, dass die erste Zwischenschicht 302 und die zweite Zwischenschicht 304 aus dem gleichen Material sind. Jedoch ist die Erfindung nicht hierauf beschränkt, das heißt das Material der ersten Zwischenschicht 302 kann von dem Material der zweiten Zwischenschicht 304 abweichen. Dies bewirkt, dass die Topelektrode und die Bottom-Elektrode nicht verkürzt werden, wenn die Zwischenschicht, die metallisches Material enthält, elektrisch leitend ist.
  • Gemäß einer Ausführungsform der Erfindung wird die Festkörperelektrolytschicht 303 komplett eingeschlossen durch Material, das für die erste Zwischenschicht 302 und/oder für die zweite Zwischenschicht 304 verwendet wird, beispielsweise amorphes Metall enthaltendes Material ("vollständig" bedeutet, dass auch die Seitenwände der Festkörperelektrolytschicht 303 bedeckt sind mit Material, das für die erste Zwischenschicht 302 und/oder für die zweite Zwischenschicht 304 verwendet wird). Alternativ kann "komplett eingeschlossen" auch bedeuten, dass die Seitenwände der Festkörperelektrolytschicht 303 mit einem anderen Material bedeckt sind, beispielsweise einem Standard-CMOS-Dielektrikumsmaterial wie beispielsweise SiO2.
  • Gemäß einer Ausführungsform der Erfindung weist die Festkörperelektrolytschicht Sulfid-basierendes Chalcogenidmaterial auf oder besteht aus diesem Material. Weiterhin weist gemäß einer Ausführungsform der Erfindung die reaktive Elektrodenschicht 305 Silber auf oder besteht aus Silber. Die Dicke der Festkörperelektrolytschicht 303 kann beispielsweise zwischen 5 nm bis 500 nm betragen. Weiterhin kann die Dicke der reaktiven Elektrodenschicht 305 beispielsweise 10 nm bis 100 nm betragen. Die Erfindung ist jedoch nicht auf diese Dickewerte beschränkt.
  • Gemäß einer Ausführungsform der Erfindung wird das Material der zweiten Zwischenschicht 304 so gewählt, dass dieses als Keimschicht zum Abscheiden der reaktiven Elektrodenschicht 305 dient, das heißt ein gleichförmiges Wachstum der reaktiven Elektrodenschicht 305 auf der zweiten Zwischenschicht 304 bewirkt. Mit anderen Worten: Die zweite Zwischenschicht 304 kann sowohl die Kristallisierung im oberen Bereich der Festkörperelektrolytschicht 303 verhindern oder verringern als auch ein gleichförmiges Wachstum der reaktiven Elektrodenschicht 305 auf der zweiten Zwischenschicht 304 ermöglichen. Das gleichmäßige Wachstum der reaktiven Elektrodenschicht 305 kann eine weitere Eigenschaft der Zwischenschicht sein. Analog wird gemäß einer Ausführungsform der Erfindung das Material der ersten Zwischenschicht 302 so gewählt, dass die erste Zwischenschicht 302 sowohl eine Kristallisierung in dem unteren Bereich der Festkörperelektrolytschicht 303 unterdrückt, als auch ein gleichförmiges Wachstum der Festkörperelektrolytschicht 303 auf der ersten Zwischenschicht 302 ermöglicht. Die Festkörperelektrolytschicht 303 kann während des Wachstums der zweiten Zwischenschicht 304 und auch während des Wachstums der reaktiven Elektrodenschicht 305 amorph sein.
  • 4 zeigt eine Speichervorrichtung 400 gemäß einer Ausführungsform der Erfindung.
  • Die Architektur der Speichervorrichtung 400 entspricht der Architektur der in 2 gezeigten Speichervorrichtung 200. Der einzige Unterschied ist, dass die Festkörperelektrolytschicht 204 von einer Umschließungsschicht 401 komplett umschlossen ist. "Komplett umschlossen" kann beispielsweise bedeuten, dass auch die Seitenwände der Festkörperelektrolytschicht 204 mit Material bedeckt sind, das für die erste Zwischenschicht 302 und/oder für die zweite Zwischenschicht 304 verwendet wird. Alternativ kann "komplett umschlossen" beispielsweise auch bedeuten, dass die Seitenwände der Festkörperelektrolytschicht 204 mit einem anderen Material bedeckt sind wie beispielsweise einem Standard-CMOS-Dielektrikumsmaterial wie SiO2.
  • Das Material der Umschließungsschicht 401 kann beispielsweise identisch sein mit den Materialien der ersten Zwischenschicht 302 und der zweiten Zwischenschicht 304, die im Zusammenhang mit der in 3 gezeigten Speichervorrichtung 300 diskutiert wurden. Wie der Abschnitt 402 der in 4 gezeigten Speichervorrichtung 400 kann als eine in 3 gezeigte Speicherzelle 300 interpretiert werden.
  • 5 zeigt ein Flussdiagramm 500 eines Verfahrens zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung.
  • In einem ersten Prozess 501 wird eine Verbundsstruktur ausgebildet, die eine inerte Elektrodenschicht, eine Festkörperelektrolytschicht und eine reaktive Elektrodenschicht beinhaltet, die in dieser Reihenfolge übereinander gestapelt sind.
  • In einem zweiten Prozess 502 wird eine erste Zwischenschicht auf oder oberhalb der inerten Elektrodenschicht ausgebildet, bevor die Festkörperelektrolytschicht ausgebildet wird, wobei die Materialparameter der ersten Zwischenschicht so gewählt werden, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • In einem dritten Prozess 503 wird eine zweite Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht ausgebildet, bevor die reaktive Elektrodenschicht ausgebildet wird, wobei die Materialparameter der zweiten Zwischenschicht so gewählt sind, dass eine Kristallisierung der Festkörperelektrolytschicht aufgrund eines Aufwärmens der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  • In der folgenden Beschreibung soll unter Bezugnahme auf 6a bis 6e ein Verfahren zum Herstellen einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung beschrieben werden.
  • In einem ersten Prozess (6a) wird eine inerte Elektrodenschicht 601 ausgebildet, die mehrere inerte Elektroden 602 aufweist, die mittels einer ersten Isolationsschicht 603 gegeneinander isoliert sind. Die inerten Elektroden 602 werden durch leitende Plugs 609 kontaktiert, die unterhalb der inerten Elektroden 602 vorgesehen sind und vor dem Ausbilden der inerten Elektrodenschicht 601 erzeugt werden.
  • In einem zweiten Prozess (6b) wird auf der inerten Elektrodenschicht eine erste Zwischenschicht 604 ausgebildet. Die inerte Elektrodenschicht 601 kann einem Säuberungsprozess unterzogen werden, bevor die erste Zwischenschicht 604 ausgebildet wird.
  • Dann wird in einem dritten Prozess (6c) eine Festkörperelektrolytschicht 605 auf der ersten Zwischenschicht 604 vorgesehen. Die Festkörperelektrolytschicht 605 kann beispielsweise während deren Ausbildung mit metallischem Material „dotiert" (versetzt) werden, indem Festkörperelektrolytmaterial mit einem metallischen Materialtarget co-gesputtert wird. Beispielsweise kann die Festkörperelektrolytschicht durch Co-Abscheidung (beispielsweise Co-Sputtern) von Sulfid-basierendem Chalcogenidmaterial zusammen mit einem metallischen Materialtarget, das Ag2S, Ag, Cu2S oder Cu aufweist oder aus diesen Materialien besteht, dotiert werden. Alternativ kann die Festkörperelektrolytschicht 605 nach deren Ausbildung mit metallischem Material dotiert werden.
  • In einem vierten Prozess (6d) wird auf der Festkörperelektrolytschicht 605 eine zweite Zwischenschicht 606 ausgebildet. Die Seitenwände der Festkörperelektrolytschicht 605 können beispielsweise nach dem Strukturieren/Ätzen des Chalcogenidfilms mit Material der ersten Zwischenschicht 604 und der zweiten Zwischenschicht 606 bedeckt werden unter Verwendung eines konformen Abscheidprozesses, um einen Film auf der Festkörperelektrolytschicht 605 und auch auf den Seitenwänden des Chalcogenidfilms abzuscheiden (beispielsweise jeder CVD-Prozess (chemische Dampfabscheidung) wie MOCVD, PECVD, LPCVD, SACVD etc., oder jeder PVD-Prozess (physikalische Dampfabscheidung), der eine gute Seitenwandbedeckung erlaubt).
  • In einem fünften Prozess (6e) wird eine gemeinsame reaktive Elektrodenschicht 607 auf der zweiten Zwischenschicht 606 abgeschieden. Dann wird eine zweite Isolationsschicht 608 auf der reaktiven Elektrodenschicht 607 ausgebildet. Ein Kontakt 610 zum Kontaktieren der reaktiven Elektrodenschicht 607 wird in die zweite Isolationsschicht 608 eingebracht.
  • Die vorangehend beschriebenen Ausführungsformen (im Zusammenhang mit der in 3 gezeigten Speichervorrichtung 300) können auch auf den in 6a bis 6e beschriebenen Herstellungsprozess angewandt werden.
  • Wie in 7A und 7B gezeigt ist, können Ausführungsformen der erfindungsgemäßen Speichervorrichtungen/integrierten Schaltungen in Modulen zum Einsatz kommen. In 7A ist ein Speichermodul 700 gezeigt, das ein oder meherere Speichervorrichtungen/integrierte Schaltungen 704 aufweist, die auf einem Substrat 702 angeordnet sind. Jede Speichervorrichtung/integrierte Schaltung 704 kann mehrere Speicherzellen beinhalten. Das Speichermodul 700 kann auch ein oder mehrere elektronische Vorrichtungen 706 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Addressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, die mit Speichervorrichtung(en) eines Moduls kombiniert werden können, beispielsweise den Speichervorrichtungen/integrierte Schaltungen 704. Weiterhin kann das Speichermodul 700 eine Mehrzahl elektrischer Verbindungen 708 aufweisen, die eingesetzt werden können, um das Speichermodul 700 mit anderen elektronischen Komponenten, beispielsweise anderen Modulen, zu verbinden.
  • Wie in 7B gezeigt ist, können diese Module stapelbar ausgestaltet sein, um einen Stapel 750 auszubilden.
  • Beispielsweise kann ein stapelbares Speichermodul 752 ein oder mehrere Speichervorrichtungen 756 enthalten, die auf einem stapelbaren Substrat 754 angeordnet sind. Jede Speichervorrichtung 756 kann mehrere Speicherzellen enthalten. Das stapelbare Speichermodul 752 kann auch ein oder mehrere elektronische Vorrichtungen 758 aufweisen, die Speicher, Verarbeitungsschaltungen, Steuerschaltungen, Addressschaltungen, Busverbindungsschaltungen oder andere Schaltungen bzw. elektronische Einrichtungen beinhalten, und die mit Speichervorrichtungen eines Moduls kombiniert werden können, beispielsweise mit den Speichervorrichtungen 756. Elektrische Verbindungen 760 werden dazu benutzt, um das stapelbare Speichermodul 752 mit anderen Modulen innerhalb des Stapels 750 zu verbinden. Andere Module des Stapels 750 können zusätzliche stapelbare Speichermodule sein, die dem oben beschriebenen stapelbaren Speichermodul 752 ähneln, oder andere Typen stapelbarer Module sein, beispielsweise stapelbare Verarbeitungsmodule, Kommunikationsmodule, oder Module, die elektronische Komponenten enthalten.
  • In der folgenden Beschreibung sollen weitere Aspekte beispielhafte Ausführungsformen der Erfindung erläutert werden.
  • Die Erfindung betrifft das Herstellen nicht-volatiler Speicher, insbesondere das Herstellen von Leitungsbrückenspeichern mit wahlfreiem Zugriff (CB-RAM = "Conductive Bridging Random Access Memory"). Das Konzept dieses Speichertyps beruht auf dem Ausbilden und Zerstören von wenigstens einer leitenden Brücke, die von metallischen oder metallreichen Agglomeraten innerhalb einer Chalcogenidglasmatrix bei Anwenden einer Schreibspannung ausgebildet werden, die größer ist als ein bestimmter positiver Spannungsschwellenwert. Die überbrückende Verbindung kann gelöscht werden, indem eine negativere Spannung als eine bestimmte negative Schwellenwertspannung angelegt wird. Die Information, die in dieser Brücke gespeichert ist, kann mit einer Zwischenlesespannung gelesen werden, die kleiner ist als die Spannung, die zum Schreiben oder Lesen der Zelle angelegt wurde. Verglichen mit vorhandener Technologie (beispielsweise DRAM, Flash) ermöglicht diese Vorgehensweise eine kontinuierliche Skalierbarkeit herunter bis zu sehr kleinen Feature-Größen bei gleichzeitiger Nicht-Volatilität, schnellem Programmieren und geringem Energieverbrauch.
  • Aus heutiger Sicht ist ein mögliches Metall, das zum Ausbilden der leitenden Brücken herangezogen werden kann, Silber (Ag), da dieses die höchste Mobilität innerhalb der Matrix aufweist, und aufgrund dessen das Herstellen schnellster Schaltspeicher ermöglicht. Jedoch ist es relativ schwierig, Silber gleichförmig auf dem Chalcogenidmaterial aufzuwachsen. Eine mögliche Vorgehensweise, ist, den CB-Übergang durch Abscheiden der Chalcogenidschicht (beispielsweise GeSe) auszubilden, wonach eine Silber (Ag)-Schicht auf der Oberseite der Chalcogenidschicht ausgebildet wird. Dann kann ein optionaler Photodissolutionsprozess ausgeführt werden, um das Silber (Ag) in das Chalcogenidmaterial einzubringen. Der Stapel wird dann strukturiert, beispielsweise unter Verwendung eines RIE (reaktives Ionen-Ätzverfahren)-Verfahrens, um entweder einzelne Elemente aus GeSe/Ag oder eine gemeinsame Platte dieser Materialien auszubilden, die dann von oben kontaktiert werden/wird. Nachteile dieser Vorgehensweise sind die schlechte Definierbarkeit der Features während des RIE-Verfahrens aufgrund des ungleichförmigen Silberfilms, und das notwendige lange Überätzen, um verbleibendes Silber in den freigelegten Gebieten zu beseitigen/ätzen. Zusätzlich kann es für die BEOL (Back-End-Off-Line)-Integration vorteilhaft sein, eine gleichförmige Silber-enthaltende Schicht zu haben.
  • Weiterhin ist zu erwähnen, dass beim Erwärmen des CBRAM-Filmstapels insbesondere das metalldotierte (beispielsweise silberdotierte) Chalcogenidmaterial zu kristallisieren beginnt. Dieses Kristallisieren kann beispielsweise bei den Schnittstellen des Chalcogenidmaterials beginnen (insbesondere der Schnittstelle zur kristallinen Topelektrode oder zur kristallinen Bottom-Elektrode oder jede andere benachbarte kristalline Schicht). Dieses Phänomen wird heterogene Kristallisierung genannt. Die Schnittstellen zu den dielektrischen Materialien (die für das Planarisieren und für Isolationszwecke genutzt werden) sind im Allgemeinen unkritisch, da diese Materialien eher amorph sind (beispielweise SiOx, Si-N).
  • Die oben erwähnte Kristallisierung verkürzt gewöhnlicherweise die Übergänge/Schnittstellen und führt zu einer signifikanten Verschlechterung des elektrischen Schaltverhaltens, womit die Produktionsausbeute verringert wird. Weiterhin sind Selenid-basierende Chalcogenidsysteme anfällig für ein schnelles Kristallisieren beim Aufwärmen, da es eine homogene als auch heterogene Kristallisierung gibt.
  • Gemäß einer Ausführungsform der Erfindung wird das oben beschriebene Problem gelöst, indem die Metall-enthaltende Chalcogenidschicht von dem kristallinen Untergrund chemisch entkoppelt wird, und auch, indem die kristalline Topelektrode ausgebildet wird. Ein Sulfid-basierendes Chalcogenidmaterial kann verwendet werden. Gemäß einer Ausführungsform der Erfindung kann ein co-gesputtertes, Sulfid-basierendes Chalcogenidmaterial verwendet werden, wobei das Chalcogenidmaterial zusammen mit Silber- oder Kupfer-basierendem Material co-abschieden wird. Gemäß einer Ausführungsform der Erfindung wird ein Sulfid-basierendes Chalcogenidmaterial mit einem Ag2S-, Ag-, Cu2S-, CuS- oder Cu-Target ko-gesputtert, um das metalldotierte Chalcogenidmaterial herzustellen. Gemäß einer Ausführungsform der Erfindung wird eine sehr dünne nicht-kristalline Schicht eines Materials verwendet, die sich von Chalcogenid unterscheidet. Ein geeignetes Material kristallisiert nicht in derselben kristallinen Form (Gitter, unterschiedliche Gitterparameter, sowie Gitterstruktur (space group)) wie das metalldotierte Chalcogenidmaterial. Gemäß einer Ausführungsform der Erfindung wird eine Schicht aus Cu1-xRux, Cu-N, Cu-O, Ru-O, Ru-N, Ru-O-N, Cu-Ru-O-N, Cu-Ru-N, Cu-Ru-O, Mo-N, Mo-N-Cu, die als Kristallisierungs-hindernde Schicht fungiert, jedoch nicht als Diffusionsbarriere oder Isolationsschicht fungiert, verwendet. Mögliche andere Ausführungsformen sind Cu- oder Ru-enthaltende Schichten und andere dünne ternäre Metallschichten (die eine Filmdicke im Bereich < 2 nm aufweisen).
  • Das Anwenden einer derartigen Kristallisierungs-hindernder Schicht ist wichtig, um eine ausreichende Funktionalität der Zelle während der BEOL-Integration aufrechtzuerhalten. Typischerweise werden Temperaturen von 300°C bis 400°C für eine Cu-BEOL-Integration, Passivierung und Packaging benötigt, bei einer Al-BEOL-Integration ist die Höchsttemperatur bei der Chipherstellung sogar noch höher und daher kritischer.
  • Gemäß einer Ausführungsform der Erfindung wird eine aktive Speicherzelle in CBRAM-Technologie ausgebildet, indem eine erste Elektrode bereitgestellt wird, eine erste dünne Zwischenschicht (IL1) abgeschieden wird, und beispielsweise Sulfid-basierendes Chalcogenidmaterial (beispielsweise Ge-S) abgeschieden wird, das so abgeschieden werden kann, dass dieses in-situ mit Metall dotiert ist (beispielsweise Ag oder Cu). Es kann auch mit Metall dotiert werden, nachdem die Chalcogenidabscheidung abgeschlossen wurde.
  • Gemäß einer Ausführungsform der Erfindung wird das metalldotierte Chalcogenidmaterial vollständig abgedeckt (was auch nach der Definition eines Arrays mehrerer CBRAM-Speicherzellen mittels Lithographie und Ätzen ausgeführt werden kann) mit Hilfe einer zweiten dünnen Zwischenschicht (IL2). Die Zwischenschichten IL1 und IL2 müssen nicht aus demselben Material bestehen und müssen nicht die gleichen Dicken aufweisen. Gemäß einer Ausführungsform der Erfindung kommen für die Materialien der Zwischenschichten IL1 und IL2 jeweils eines der folgenden Materialien in Betracht: Cu1-xRux, Cu, Ru, Cu-N, Cu-O, Ru-O, Ru-N, Ru-O-N, Cu-Ru-O-N, Cu-Ru-N, Cu-Ru-O, Mo-N, Mo-N-Cu, die als Kristallisierungs-hindernde Schicht agieren, jedoch nicht als Diffusionsbarriere oder Isolationsschicht. Mögliche andere Ausführungsformen beinhalten Cu-, Ru- oder Mo-enthaltende Schichten und andere dünne binäre, ternäre oder quaternäre metallische oder halbleitende Zwischenschichten, die wenigstens ein Übergangsmetall aufweisen (mit einer Filmdicke von weniger als 5 nm oder sogar weniger als 2 nm). Auf dieser Zwischenschicht werden eine Silber-enthaltende Topelektrode und/oder ein metallischer Topkontakt abgeschieden. Durch Verwendung dieses Verfahrens hat der chemische Zustand der Chalcogenidoberfläche keinen Einfluss auf das Wachstum der Silber-enthaltenden Topelektrode.
  • Gemäß einer Ausführungsform der Erfindung wird ein Verfahren zum Herstellen einer Speichervorrichtung bereitgestellt, wobei das Verfahren aufweist: Ausbilden eines Halbleitersubstrats mit Elektrodenkontakten; optional Ausführen eines Substratsäuberungsprozesses unter Verwendung eines RF-Plasmas; Abscheiden einer dünnen Zwischenschicht IL1; Abscheiden von Chalcogenidmaterial (wie beispielsweise GeSe oder GeS) im Bereich von 5 nm bis 500 nm (metalldotiert oder nicht dotiert); optional strukturiertes Ausbilden von Chalcogenidmaterial (mittels Lithographie- und Ätzprozessen); Abscheiden einer dünnen Zwischenschicht (IL2); und Abscheiden einer Silber-enthaltenden Schicht mit einer Dicke im Bereich von 10 nm bis 100 nm und/oder einer Topelektrodenkontaktschicht.
  • Gemäß einer Ausführungsform der Erfindung wird ein metalldotiertes Chalcogenidmaterial (das teilweise nanokristalline Ausfällungen enthalten kann) bereitgestellt, das vollständig von einer amorphen oder pseudo-amorphen Zwischenschicht umschlossen ist. Teile des Materials dieser Zwischenschicht können während des BEOL-Chipprozesses in das Chalcogenidmaterial oder in benachbarte Schichten diffundieren.
  • Im Rahmen der Erfindung beinhalten die Begriffe "verbunden" und "gekoppelt" sowohl direktes Verbinden und Koppeln.

Claims (25)

  1. Integrierte Schaltung mit wenigstens einer Speichervorrichtung, die aufweist: eine reaktive Elektrodenschicht, eine inerte Elektrodenschicht sowie eine Festkörperelektrolytschicht, die zwischen der reaktiven Elektrodenschicht und der inerten Elektrodenschicht angeordnet ist, wenigstens eine Zwischenschicht, die zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht angeordnet ist, oder zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht angeordnet ist, oder zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht und zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht angeordnet ist, wobei die Materialparameter der wenigstens einen Zwischenschicht so gewählt sind, dass eine Kristallisierung der Festkörperelektrolytschicht wenigstens teilweise unterdrückt wird.
  2. Integrierte Schaltung nach Anspruch 1, wobei die Kristallisierung der Festkörperelektrolytschicht durch ein Anheben der Temperatur der Festkörperelektrolytschicht bewirkt wird.
  3. Integrierte Schaltung nach einem der Ansprüche 1 oder 2, wobei das Material der wenigstens einen Zwischenschicht amorphes Material oder pseudo-amorphes Material aufweist oder aus amorphem Material oder pseudo-amorphem Material besteht.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, wobei die Kristallisierungscharakteristika des Materials der wenigstens einen Zwischenschicht und die Kristallisierungscharakteristika der Festkörperelektrolytschicht voneinander abweichen.
  5. Integrierte Schaltung nach Anspruch 4, wobei die Kristallisierungscharakteristika des Materials der wenigstens einen Zwischenschicht von den Kristallisierungscharakteristika der Festkörperelektrolytschicht hinsichtlich Gitterparameter und Gitterstruktur abweichen.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, wobei das Material der wenigstens einen Zwischenschicht nicht als Diffusionsbarriere fungiert.
  7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, wobei das Material der wenigstens einen Zwischenschicht binäres metallisches Material, ternäres metallisches Material oder quaternäres metallisches Material mit wenigstens einem Übergangsmetall aufweist oder aus diesen Materialien besteht.
  8. Integrierte Schaltung nach einem der Ansprüche 1 bis 7, wobei das Material wenigstens eine Zwischenschicht binäres, ternäres oder quaternäres halbleitendes Material mit wenigstens einem Übergangsmetall aufweist oder aus diesen Materialien besteht.
  9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8, wobei das Material der wenigstens einen Zwischenschicht Cu1-xRux, Cu, Ru, Cu-N, Cu-O, Ru-O, Ru-N, Ru-O-N, Cu-Ru-O-N, Cu-Ru-N, Cu-Ru-O, Mo-N, Mo-N-Cu, Mo oder eine beliebige Kombination dieser Materialien aufweist.
  10. Integrierte Schaltung nach einem der Ansprüche 1 bis 9, wobei die wenigstens eine Zwischenschicht eine erste Zwischenschicht, die zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht angeordnet ist, und eine zweite Zwischenschicht, die zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht angeordnet ist, aufweist.
  11. Integrierte Schaltung nach Anspruch 10, wobei die Dicke der ersten Zwischenschicht und/oder der zweiten Zwischenschicht weniger als 5 nm beträgt.
  12. Integrierte Schaltung nach einem der Ansprüche 10 oder 11, wobei die Dicke der wenigstens einen Zwischenschicht und/oder der zweiten Zwischenschicht weniger als 2 nm beträgt.
  13. Integrierte Schaltung nach einem der Ansprüche 10 bis 12, wobei die Dicken der ersten Zwischenschicht und der zweiten Zwischenschicht gleich sind.
  14. Integrierte Schaltung nach einem der Ansprüche 10 bis 13, wobei das Material der ersten Zwischenschicht von dem Material der zweiten Zwischenschicht abweicht.
  15. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, wobei die Festkörperelektrolytschicht von der wenigstens einen Zwischenschicht komplett umgeschlossen wird.
  16. Integrierte Schaltung nach einem der Ansprüche 1 bis 15, wobei die Festkörperelektrolytschicht Sulfid-basierendes Chalcogenidmaterial aufweist oder aus diesem Material besteht.
  17. Integrierte Schaltung nach einem der Ansprüche 1 bis 16, wobei die reaktive Elektrodenschicht Silber aufweist oder aus Silber besteht.
  18. Integrierte Schaltung nach einem der Ansprüche 1 bis 17, wobei die Dicke der Festkörperelektrolytschicht 5 nm bis 500 nm beträgt.
  19. Integrierte Schaltung nach einem der Ansprüche 1 bis 18, wobei die Dicke der reaktiven Elektrodenschicht 10 nm bis 100 nm beträgt.
  20. Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einer Speichervorrichtung, wobei das Verfahren aufweist: Ausbilden einer Verbundsstruktur mit einer inerten Elektrodenschicht, einer Festkörperelektrolytschicht und einer reaktiven Elektrodenschicht, die in dieser Reihenfolge übereinander angeordnet sind, Ausbilden einer ersten Zwischenschicht, die auf oder oberhalb der inerten Elektrodenschicht angeordnet ist, bevor die Festkörperelektrolytschicht ausgebildet wird, oder Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht, bevor die reaktive Elektrodenschicht ausgebildet wird, oder Ausbilden einer ersten Zwischenschicht auf oder oberhalb der inerten Elektrodenschicht, bevor die Festkörperelektrolytschicht ausgebildet wird, und Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht, bevor die reaktive Elektrodenschicht ausgebildet wird, wobei die Materialparameter der wenigstens einen Zwischenschicht so gewählt werden, dass eine Kristallisierung der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  21. Verfahren nach Anspruch 20, wobei die Kristallisierung der Festkörperelektrolytschicht durch ein Anheben der Temperatur der Festkörperelektrolytschicht bewirkt wird.
  22. Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einer Speichervorrichtung, wobei das Verfahren aufweist: Ausbilden einer inerten Elektrodenschicht, Ausbilden einer ersten Zwischenschicht auf oder oberhalb der inerten Elektrodenschicht, Ausbilden einer Festkörperelektrolytschicht auf oder oberhalb der ersten Zwischenschicht, Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht, und Ausbilden einer reaktiven Elektrodenschicht auf oder oberhalb der zweiten Zwischenschicht, wobei die Materialparameter der ersten Zwischenschicht und der zweiten Zwischenschicht so gewählt sind, dass eine Kristallisierung der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  23. Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einer Speichervorrichtung, wobei das Verfahren aufweist: Ausbilden einer reaktiven Elektrodenschicht, Ausbilden einer ersten Zwischenschicht auf oder oberhalb der reaktiven Elektrodenschicht, Ausbilden einer Festkörperelektrolytschicht auf oder oberhalb der ersten Zwischenschicht, Ausbilden einer zweiten Zwischenschicht auf oder oberhalb der Festkörperelektrolytschicht, und Ausbilden einer inerten Elektrodenschicht auf oder oberhalb der zweiten Zwischenschicht, wobei die Materialparameter der ersten Zwischenschicht und der zweiten Zwischenschicht so gewählt sind, dass eine Kristallisierung der Festkörperelektrolytschicht zumindest teilweise unterdrückt wird.
  24. Speichermodul mit wenigstens einer integrierten Schaltung, die wenigstens eine Speichervorrichtung aufweist, wobei die Speichervorrichtung aufweist: eine reaktive Elektrodenschicht, eine inerte Elektrodenschicht und eine Festkörperelektrolytschicht, die zwischen der reaktiven Elektrodenschicht und der inerten Elektrodenschicht angeordnet ist, wenigstens eine Zwischenschicht, die zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht oder zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht angeordnet ist, oder die zwischen der Festkörperelektrolytschicht und der reaktiven Elektrodenschicht und zwischen der Festkörperelektrolytschicht und der inerten Elektrodenschicht angeordnet ist, wobei die Materialparameter der wenigstens einen Zwischenschicht so gewählt sind, dass eine Kristallisierung der Festkörperelektrolytschicht wenigstens teilweise unterdrückt wird.
  25. Speichermodul nach Anspruch 24, wobei das Speichermodul stapelbar ist.
DE102007050604A 2007-10-23 2007-10-23 Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul Ceased DE102007050604A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007050604A DE102007050604A1 (de) 2007-10-23 2007-10-23 Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007050604A DE102007050604A1 (de) 2007-10-23 2007-10-23 Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul

Publications (1)

Publication Number Publication Date
DE102007050604A1 true DE102007050604A1 (de) 2009-04-30

Family

ID=40490072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007050604A Ceased DE102007050604A1 (de) 2007-10-23 2007-10-23 Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul

Country Status (1)

Country Link
DE (1) DE102007050604A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110164345A1 (en) * 2010-01-07 2011-07-07 National Taiwan University Of Science & Technology Metal-insulator-metal capacitor and method for manufacturing the same
WO2012060993A2 (en) 2010-11-01 2012-05-10 Micron Technology, Inc. Methods of forming electrical components and memory cells

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792501A (en) * 1985-05-15 1988-12-20 Energy Conversion Devices, Inc. Multilayered article including crystallization inhibiting layer and method for fabricating same
US20030045049A1 (en) * 2001-08-29 2003-03-06 Campbell Kristy A. Method of forming chalcogenide comprising devices
DE102004041905A1 (de) * 2004-08-30 2006-03-02 Infineon Technologies Ag Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
US20060049390A1 (en) * 2004-08-23 2006-03-09 Klaus Ufert Resistively switching nonvolatile memory cell based on alkali metal ion drift
DE102004046392A1 (de) * 2004-09-24 2006-04-06 Infineon Technologies Ag Halbleiterspeicher
DE102004052648A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Speicherzelle und Verfahren zu deren Herstellung
US20060118848A1 (en) * 1998-12-04 2006-06-08 Axon Technologies Coproration Microelectronic programmable device and methods of forming and programming the same
DE102004052647A1 (de) * 2004-10-29 2006-07-20 Infineon Technologies Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen
DE102005016244A1 (de) * 2005-04-08 2006-10-19 Infineon Technologies Ag Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung
DE102006009254B3 (de) * 2006-02-28 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten elektronischen Schaltkreises mit programmierbaren resistiven Zellen, entsprechende Zellen und Datenspeicher mit solchen
US20070176264A1 (en) * 2006-01-16 2007-08-02 Lee Jung-Hyun Resistive random access memory device including an amorphous solid electrolyte layer
DE102006011461A1 (de) * 2006-03-13 2007-09-27 Infineon Technologies Ag Elektrische Struktur mit einer Festkörperelektrolytschicht, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792501A (en) * 1985-05-15 1988-12-20 Energy Conversion Devices, Inc. Multilayered article including crystallization inhibiting layer and method for fabricating same
US20060118848A1 (en) * 1998-12-04 2006-06-08 Axon Technologies Coproration Microelectronic programmable device and methods of forming and programming the same
US20030045049A1 (en) * 2001-08-29 2003-03-06 Campbell Kristy A. Method of forming chalcogenide comprising devices
US20060049390A1 (en) * 2004-08-23 2006-03-09 Klaus Ufert Resistively switching nonvolatile memory cell based on alkali metal ion drift
DE102004041905A1 (de) * 2004-08-30 2006-03-02 Infineon Technologies Ag Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
DE102004046392A1 (de) * 2004-09-24 2006-04-06 Infineon Technologies Ag Halbleiterspeicher
DE102004052648A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Speicherzelle und Verfahren zu deren Herstellung
DE102004052647A1 (de) * 2004-10-29 2006-07-20 Infineon Technologies Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen
DE102005016244A1 (de) * 2005-04-08 2006-10-19 Infineon Technologies Ag Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung
US20070176264A1 (en) * 2006-01-16 2007-08-02 Lee Jung-Hyun Resistive random access memory device including an amorphous solid electrolyte layer
DE102006009254B3 (de) * 2006-02-28 2007-07-12 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten elektronischen Schaltkreises mit programmierbaren resistiven Zellen, entsprechende Zellen und Datenspeicher mit solchen
DE102006011461A1 (de) * 2006-03-13 2007-09-27 Infineon Technologies Ag Elektrische Struktur mit einer Festkörperelektrolytschicht, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110164345A1 (en) * 2010-01-07 2011-07-07 National Taiwan University Of Science & Technology Metal-insulator-metal capacitor and method for manufacturing the same
WO2012060993A2 (en) 2010-11-01 2012-05-10 Micron Technology, Inc. Methods of forming electrical components and memory cells
EP2636059A4 (de) * 2010-11-01 2015-07-08 Micron Technology Inc Verfahren zur bildung elektrischer komponenten und speicherzellen

Similar Documents

Publication Publication Date Title
DE102007040826B9 (de) Integrierter Schaltkreis mit einer Zelle mit einer Schicht veränderbarer Resistivität und Verfahren zur Herstellung
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102007004639B4 (de) Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung
DE102006028971B4 (de) Integriertes Schaltkreisbauelement mit einer vertikalen Diode und Herstellungsverfahren
DE102004052647B4 (de) Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
EP1708292B1 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102007035611A1 (de) Verfahren zum Herstellen einer integrierten Schaltung, integrierte Schaltung sowie Speichermodul
DE20321085U1 (de) Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102007049786A1 (de) Integrierte Schaltung, Speicherzellenarray, Speicherzelle, Verfahren zum Betreiben einer integrierten Schaltung, sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102007037117B4 (de) Temperatursensor, integrierte Schaltung, Speichermodul sowie Verfahren zum Sammeln von Temperaturbehandlungsdaten
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102008027012A1 (de) Integrierte Schaltung mit Logikteil und Speicherteil
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102007034164A1 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung, aktives Element, Speichermodul sowie Computersystem
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
DE102007046956A1 (de) Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul
DE102007050604A1 (de) Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie Speichermodul
DE102007036047A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102007045812B4 (de) Verfahren zum Herstellen einer Speicherzelle, Speicherzelle sowie integrierte Schaltung
DE112021005509T5 (de) Resistive schaltende Speicherzelle
DE602005005676T2 (de) Mikroelektronische Vorrichtung mit Speicherelementen und Verfahren zu ihrer Herstellung
DE102020100007A1 (de) Linienförmiger speicher und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection