CN1536688A - 低电流和高速相变存储设备及用于驱动这种设备的方法 - Google Patents

低电流和高速相变存储设备及用于驱动这种设备的方法 Download PDF

Info

Publication number
CN1536688A
CN1536688A CNA2004100321884A CN200410032188A CN1536688A CN 1536688 A CN1536688 A CN 1536688A CN A2004100321884 A CNA2004100321884 A CN A2004100321884A CN 200410032188 A CN200410032188 A CN 200410032188A CN 1536688 A CN1536688 A CN 1536688A
Authority
CN
China
Prior art keywords
phase
nanoseconds
change layer
state
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100321884A
Other languages
English (en)
Other versions
CN100470870C (zh
Inventor
李世昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1536688A publication Critical patent/CN1536688A/zh
Application granted granted Critical
Publication of CN100470870C publication Critical patent/CN100470870C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

本发明提供了相变存储器，其中，通过使电阻发生微量改变来改变相态。在相变存储器中，置位状态被定义为在存储单元的相变层中形成非晶体核且相变层具有高于晶体矩阵中的电阻的初始电阻的状态，且复位状态被定义为非晶体核的数量和/或密度大于置位状态且电阻高于置位状态中的电阻的状态。用于写入复位和置位状态的电流被降低至几百微安培并且写入复位和置位状态所需的周期被降低至几十毫微秒～几百毫微秒。

Description

低电流和高速相变存储设备及用于驱动这种设备的方法
优先权要求
本申请要求于2003年4月4日在韩国专利局申请的韩国专利申请NO.2003-21419的优先权，其内容合并在此全部作为参考，如同其完全在此描述。
技术领域
本发明涉及相变存储器，其使用通过例如把硫属材料改变为非晶体/晶体状态而产生的电阻变化。
背景技术
相变存储器是一种使用由硫属材料所形成的相变层来进行工作的设备，其具有根据其相态而变化的电阻。在典型的相变存储器中，焦耳热用作致使相态变化的热源。图1示出了现有相变存储单元阵列。
如图1所示，现有相变存储单元通常包括：单元晶体管CTR，其具有连接至字线WL的栅，以及相变存储单元PPC和晶体管R，它们在单元晶体管CTR的漏极与位线BL之间串联连接。如果选择字线WL和位线BL，则向对应于所选择的字线WL和位线BL的所选择的相变存储单元PCC施加电流，以改变相变存储单元PCC的相态。
图2A示出了现有相变存储器的工作原理。参考图2A，通过触点10向相变层20施加若干微秒的大约2mA～3mA的高电流脉冲，以把相变层20加热至熔点温度Tm。通过在中断电流脉冲之后立即冷却相变层20的方式，在相变层20与触点10之间的接触部分上形成高电阻的完全非晶体编程区30。在这种情况中，相变存储单元处于“复位”状态，其被定义为例如数据“1”的存储。
如果通过触点10向相变层20施加若干微秒的大约1mA～2mA的电流脉冲并且之后再次进行冷却，则完全非晶体编程区30结晶并且相变层20的电阻再次降低。在这种情况中，相变存储单元处于“置位”状态，其被定义为例如数据“0”的存储。
图2B是关于图2A的相变存储单元的电阻与电流的关系。即，把施加给相变层20的电流增大至大约0.4mA～大约0.38mA，并且测量相变层的电阻中的变化。参考图2B，曲线(a)表示相变存储单元初始处于具有大约300kΩ的复位电阻R复位的复位状态的情况。当电流从1mA达到2mA时，电阻明显地降低至大约3kΩ。因此，在1mA～2mA的电流范围中，相变存储单元从复位状态转变为置位状态。因此，置位电阻R置位为大约3kΩ且其实现转变至置位状态的置位电流I置位为大约1mA～2mA。曲线(b)表示相变存储单元初始处于具有置位电阻R置位的置位状态的情况。当电流从大约2mA增大至3mA时，电阻增大至大约300kΩ。因此，相变存储单元从置位状态转变为复位状态。I复位为大约2mA～3mA。
为了读出存储的数据，向相变存储单元供应其小于电流I复位和I置位的电流或施加一电压，然后检测电阻的变化。如图2B所示，复位电阻与置位电阻的切换比例可能为100或更多。在现有相变存储器中，分别到完全非晶体状态或晶体状态的转变需要施加若干毫安培的高电流I复位或I置位，并且可以使用由相变而导致的电阻的更大变化来读出或存储数据。在这种情况中，所需的电流可能大到足以致使单元晶体管中出现过热，其可能是生产高集成存储设备的严重障碍。
同样，对于现有相变存储器，通常需要大约若干微秒的周期来转变至复位或置位状态，从而降低了相变存储器的运行速度。
发明内容
本发明的实施例旨在通过向相变存储单元的相变层施加大约10毫微秒～大约100毫微秒周期的大约十微安培～几百微安培的复位电流来把复位状态写为高电阻状态以及通过向相变层施大约10毫微秒～大约100毫微秒周期的大约几十微安培的置位电流来把置位状态写为低电阻状态的方式来创建相变存储器的状态。在本发明的一些实施例中，置位电流为大约30微安培～大约50微安培，且复位电流为大约60微安培～大约200微安培。相变层的复位电阻可以为大约6kΩ～大约20kΩ。复位电阻与置位电阻的比例可以为大约1.5～大约3。
在本发明的另一实施例中，复位电流或置位电流的每个上升时间和下降时间为大约1毫微秒～大约4毫微秒。施加给相变层的用于读出复位和/或置位状态的电流可以为大约3μA～大约6μA且读出复位和/或置位状态所需的时间可以为大约5毫微秒～大约10毫微秒。
在本发明的另一实施例中，通过向存储单元的晶体相变层施加大约30μA～大约50μA的置位电流来写入置位状态以及通过向该相变层施加大约60μA～大约200μA的复位电流来写入复位状态的方式来驱动相变存储器。复位状态被定义为相变层的电阻大于置位中的电阻的状态。相变层中的复位电阻与置位电阻的比例可以为大约1.5～大约3。用于读出复位状态和/或置位状态的电流可以为大约3μA～大约6μA，且读出复位状态和/或置位状态所需的时间可以为大约5毫微秒～大约10毫微秒。写入复位状态和/或置位状态所需的时间可以为大约10毫微秒～大约100毫微秒。相变层的复位电阻可以为大约6kΩ～大约20kΩ且相变层的置位电阻可以为大约4kΩ～大约6kΩ。
在本发明的另一实施例中，相变存储器包括第一电极触点、在第一电极触点上的相变层以及在相变层上的第二电极触点。置位状态是在具有大约4kΩ～6kΩ的置位电阻的相变层中形成非晶体核(amorphous nuclei)的状态，且复位状态是非晶体核的数量和密度大于置位状态且具有大约6kΩ～20kΩ的复位电阻的状态。用于在相变层上写入复位状态和/或置位状态的电流可以为大约10μA～大约200μA，且从相变层写入复位状态和/或置位状态所需的周期可以为大约10毫微秒～大约100毫微秒。在特定实施例中，用于在相变层中写入置位状态的电流可以为大约30μA～大约50μA，且用于在相变层中写入复位状态的电流可以为大约60μA～大约200μA。电流向其施加以在相变层中写入复位和置位状态的第一电极触点的直径可以为大约40毫微米～大约70毫微米。
在本发明的特定实施例中，用于在相变层中写入复位状态和/或置位状态的上升时间和下降时间为大约1毫微秒～大约4毫微秒。用于读出复位状态和/或置位状态的电流可以为大约3μA～大约6μA，且读出复位状态和/或置位状态所需的时间可以为大约5毫微秒～大约10毫微秒。
在本发明的另一实施例中，可相变存储设备包括相变存储单元和感测放大器电路，其被安置来检测从与相变存储单元的第一状态相关联的第一电阻到与相变存储单元的第二状态相关联的第二电阻的相变存储单元的电阻中的变化，第二电阻是第一电阻的大约1.5～大约3倍。例如，第一电阻可以为大约4kΩ～大约6kΩ，且第二电阻可以为大约6kΩ～大约20kΩ。
可相变存储设备还可以包括置位电流源，其被安置来向相变存储单元提供大约30μA～大约50μA的置位写入电流。可以向相变存储单元提供大约10毫微秒～大约100毫微秒的置位写入电流。可相变存储设备还可以包括复位电流源，其被安置来向相变存储单元提供大约60μA～大约200μA的复位写入电流。可以向相变存储单元提供大约10毫微秒～大约100毫微秒的复位写入电流。
在本发明的另一实施例中，相变存储器包括第一和第二电极触点以及在第一与第二电极触点之间的相变层。相变层在与相变层与第一电极之间的界面相邻的区域中提供第一状态，其通过晶体矩阵的第一数量的非晶体核而创建。相变层还可以在与相变层与第一电极之间的界面相邻的区域中提供第二状态，其通过晶体矩阵的第二数量的非晶体核而创建，第二数量大于第一数量。第一数量的非晶体核与第二数量的非晶体核可以提供大约1.5～大约3的相变层的电阻比例。相变层的第一状态可以提供大约4kΩ～大约6kΩ的相变层的电阻，且相变层的第二状态可以提供大约6kΩ～大约20kΩ的相变层的电阻。
在本发明的特定实施例中，用于在相变层上写入第一状态或第二状态的电流为大约10μA～大约200μA，且从相变层写入第一状态或第二状态所需的周期为大约10毫微秒～大约100毫微秒。例如，在相变层中写入第一状态所需的电流可以为大约30μA～大约50μA，且在相变层中写入第二状态所需的电流可以为大约60μA～大约200μA。电流向其施加以在相变层中写入第一和第二状态的第一电极触点的直径可以为大约40毫微米～大约70毫微米。用于读出第一状态和/或第二状态的电流可以为大约3μA～大约6μA，且读出第一状态和/或第二状态所需的时间可以为大约5毫微秒～大约10毫微秒。
附图说明
图1是现有相变存储单元阵列的视图；
图2A是示出了现有相变存储器的复位和置位原理的视图；
图2B是图2A的相变存储单元的电阻与编程电流的关系的曲线图；
图3是示出了根据本发明的一些实施例的相变存储器的复位和置位原理的视图；
图4A和4B是示出了图2的相变存储器与图3的相变存储器的相变之间的比较的视图；
图5A是图3的相变存储器的一些实施例的电路图；
图5B是图3的相变存储器的一些实施例的剖面图；
图6A是示出了处于复位状态之后的现有相变存储器的I-V特性的曲线图；
图6B是示出了处于复位状态之后的根据本发明的实施例的相变存储器的I-V特性的曲线图；
图7是在根据本发明的实施例的相变存储器中的相变层的电阻与编程电流的关系的曲线图；
图8是示出了在根据本发明的实施例的相变存储器中施加用于读取、复位和置位的电流脉冲的视图；
图9是示出了在根据本发明的实施例的相变存储器中的在重复复位和置位之后的相变层的电阻的曲线图；
图10是示出了在根据本发明的实施例的相变存储器中的在交替重复复位和置位之后的相变层的电阻的曲线图；以及
图11是比较用于现有相变存储器与根据本发明的实施例的相变存储器中的置位状态的激活能量Ea的曲线图。
具体实施方式
现在参考附图更加完整地描述本发明，其中示出了本发明的实施例。但是，本发明可以以不同的形式体现且不应当被理解为限定于在此所描述的实施例。当然，提供这些实施例是为了能够彻底而全面地公开本发明，同时完整地向本领域的普通技术人员传达本发明的范围。在附图中，为了清楚显示，层和区域的尺寸或厚度被放大了。相同的数字表示相同的组件。在此所使用的术语“和/或”包括一个或多个所列出的相关联项目的任何和所有组合。
应当理解，虽然术语第一和第二可以在此用来描述各种区域、层和/或部分，这些区域、层和/或部分应当不受这些术语的限制。这些术语术语只是用来把一区域、层或部分与另一区域、层或部分区分开。因此，在不脱离本发明的讲解的情况下，如下所讨论的第一区域、层或部分可以被定为第二区域、层或部分，且类似地，第二区域、层或部分可以被定为第一区域、层或部分。
在此可以参考特定的工作原理对本发明的实施例进行描述。但是，本发明并不限定于特定的工作原理，其旨在清楚描述而非用于限制。
图3是示出了根据本发明的实施例的相变存储器的置位/复位原理的视图。通过触点110向晶体相变层120施加短时间(例如大约10ns～100ns)的几十～几百微安培的低电流脉冲(例如大约60μA～大约200μA)，以把相变层120局部加热至熔点温度Tm。然后，通过在中断电流脉冲之后立即冷却相变层120的方式，在相变层120与触点110之间的接触部分上局部形成非晶体核132a，从而形成了编程区域130，其具有高于晶体相变层120的初始电阻Ri的电阻。相变存储单元处于“复位”状态，其可以被定义为数据“1”的存储。即，本发明的实施例的相变存储器中的复位状态与现有相变存储器中的完全非晶体状态不同，因为在本发明的实施例的相变存储器的复位状态中，非晶体核以晶体矩阵分布。对于具有预定直径和初始电阻的触点110，复位电阻R复位根据复位电流I复位以及复位电流I复位所施加的周期而定。例如，当触点110的直径为大约60nm且初始电阻处于4kΩ～6kΩ的范围时，那么，如果通过触点110施加几十毫微秒周期的几十微安培～几百微安培的电流脉冲，则复位电阻R复位处于大约6kΩ～20kΩ的范围。
如果通过向相变层120施加几十微安培的低电流脉冲，在本发明的特定实施例中为大约30μA～大约50μA(即置位电流I置位)，并且之后再次进行冷却的方式来使相变层120在结晶温度上保持大约10毫微秒～100毫微秒的相对较短的时间量，在本发明的特定实施例中为大约50毫微秒～大约100毫微秒，则非晶体核132a变得更小，从而形成非晶体核132b，其小于且在数量上少于非晶体核132a。因此，形成了具有降低密度的非晶体核132b的相变区域140。相变存储单元处于“置位”状态，其被定义为数据“0”的存储。由于高电阻非晶体核的密度和数量下降，所以置位电阻R置位下降至从大约4kΩ和～大约6kΩ，其低于复位电阻R复位。
如上所述，当相变存储单元从复位状态转变为置位状态时，形成了具有降低数量和/或密度的非晶体核的低编程区域140。已通过实验结果证明，虽然处于1.5～3范围的复位电阻R复位与置位电阻R置位的比例远小于现有存储器中的几百的比例，但是能够充分地感测到置位和复位电阻变化。在本发明的一些实施例中，为了获得处于大约1.5～大约3范围的复位电阻R复位与置位电阻R置位的比例，施加几十毫微秒周期的几十微安培～几百微安培的置位电流I置位。
为了读出存储的数据，通过触点110施加小于置位和复位电流I置位或I复位的电流，例如大约3μA～6μA的电流，并且测量电阻，其与置位和复位电阻R置位和R复位进行比较。确定相变存储单元的状态所需的时间处于大约5毫微秒～10毫微秒的范围。
在本发明的一些实施例中，使用几十微安培的置位和复位电流II置位和I复位来形成非晶体核，其小于在现有相变存储器中所使用的置位和复位电流，并且产生大约1.5～3的复位电阻R复位与置位电阻R置位的比例，相变存储器可以通过它来执行数据写入和数据读出。由于写入电流和脉冲持续时间小于现有存储器，所以可以提供低电流和高速相变存储器。
图4A和4B是示出了图2的相变存储器与图3的相变存储器的相变之间的比较的视图。参考图4A，如参考图2所描述的现有相变存储器(a)通过从完全晶体状态20转变至完全非晶体状态30且也从完全非晶体状态30转变至完全晶体状态20来提供了置位和复位电阻。因此，当在现有相变存储单元中改变状态时，电阻出现大的变化。另一方面，本发明的实施例的相变存储器(b)通过把可相变材料的状态从具有晶体矩阵中的第一数量的非晶体核的第一状态130转换至具有较少非晶体核的状态140的方式来提供置位和复位电阻。因此，相对于现有相变存储器(a)，当在根据本发明的实施例的相变存储单元中改变状态时，电阻的变化相对较小。
参考图4B，现有相变存储器(a)比相变存储器(b)涵盖更大范围的电流I和电压V。在现有相变存储器(a)中，为了形成完全非晶体区域，通常需要更长的时间来生成并生长液体状态的非晶体核。同样，为了使该完全非晶体区域结晶，通常需要多于大约100毫微秒的时间来在非晶体区域中生成和生长晶体核心。但是，在本发明的实施例的相变存储器(b)中，在复位状态下形成非晶体核，而在置位状态下降低非晶体核的数量和体积。因此，在本发明的实施例的相变存储器(b)中使用比现有相变存储器窄的电流I和电压V的范围。为了生成液体状态的非晶体核，形成非晶体核所分布的区域通常只需低电流和短持续时间的电流脉冲。即，在接触部分中的核心的生长是通过成核作用的。同样，由于在非晶体核所分布的区域中存在晶体矩阵，当从复位状态转变至置位状态时，已存在的晶体矩阵将会继续生长，而无需成核作用。即，晶体矩阵的成核是通过晶体矩阵的扩展的。因此，即使利用小电流和经过短时间周期，非晶体核所分布的区域可以很容易地转变至非晶体核的数量和体积都下降的区域。因此，根据本发明的实施例的相变存储器具有低电流和高速特性。
下表1示出了现有相变存储器和本发明的一些实施例的相变存储器的特性。
表1：相变存储器特性的比较
  置位   复位 置位条件   复位条件   R复位/R置位
  现有存储器   完全晶体状态   完全非晶体状态 若干毫微秒的2～3毫安培或更高   若干毫微秒的1～2毫安培   100或更高
  本发明   形成非晶体核的状态   非晶体核的数量和尺寸大于置位状态 10～100毫微秒的几十～几百微安培   10～100毫微秒的几十微安培   1.5～3
图5A是根据本发明的一些实施例的相变存储器的电路图，且图5B是根据本发明的一些实施例的相变存储器的剖面图，其可以通过0.24-μm CMOS工艺制造。
参考图5A，根据本发明的一些实施例的相变存储器通过不包括参考单元的双单元切换方法进行工作并且包括置位状态单元和复位状态单元。该相变存储器还包括两个电流源I复位和I置位以及用于检测两个单元之间的电阻的差别的电流感测放大器S/A。存储单元包括：单一单元晶体管CTR，其中，栅被连接至字线WLi或WLj；相变存储单元PCC和电阻器R，其在单元晶体管CTR的漏极与位线BL之间互相串联连接。
参考图5B，在通过导电栓塞270而连接至形成在衬底250上的MOS晶体管260的源极S的第一金属互连210与分别通过下层电极触点230和上层电极触点240而连接至金属互连210和220的第二金属互连220之间淀积相变层200。相变层200可以由诸如GaSb、InSb、InSe、Sb2Te2和/或GeTe的二元化合物，诸如Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4和/或InSbGe的三元化合物和/或诸如AgIbSbTe、(Ge，Sn)SbTe和/或GeSb(SeTe)的四元化合物形成。
形成间隔245，以减少相变层200与下层电极触点230之间的接触面积。下层电极触点230可以包括Ti/TiN栓塞，其通过利用化学气相淀积(CVD)在下层电极接触孔中淀积Ti/TiN并利用化学机械抛光(CMP)使Ti/TiN变平坦的方式而形成。间隔245的厚度可以被控制成使得触点的直径为大约40毫微米～大约70毫微米，在一些实施例中为大约60毫微米。可以在由例如Ge2Sb2Te5形成的相变层200上形成Ti/TiN层205，从而加强了相变层200与上层电极触点240之间的粘附性。上层电极触点240包括W栓塞，其通过利用CVD在上层电极接触孔中淀积W并利用CMP使W变平坦的方式而形成。形成漏极线，以包括通过导电栓塞270而连接至MOS晶体管260的漏极D的第一金属互连210。MOS晶体管260可以通过0.24-μm CMOS工艺而形成。例如，可以形成35厚的栅绝缘层，使得可以在3V的栅电压上施加2毫安培或更大的电流。同样，为了降低源极S/漏极D与导电栓塞270之间的串联电阻，可以进一步在源极S/漏极D上执行硅工艺。因而，串联电阻可以小于大约10Ω。
电流经由相变层200从下层电极触点230流向上层电极触点240。由于电流的中断而导致的焦耳热和快速冷却，在相变层200与下层电极触点230之间的界面上发生相态上的变化。
现在以下面的非限制性示例对本发明进行更加详细的描述。
现在以下面的非限制性示例对本发明进行更加详细的描述。具体地说，通过复位/置位转变、电阻比例和I-V曲线中的变化来证明本发明的相变存储器对于实际设备的适用性。
示例1
图6A是示出了处于复位状态之后的现有相变存储器的I-V特性的曲线图。当向复位状态(“I”状态)下的设备施加大约阈值电压Vth的电压时，该设备被电切换至低电阻动态，从而允许低电压编程。阈值电压Vth为1.0V或更高且用于写入置位/复位的编程电流为1.0毫安培或更高。
图6B是示出了由于施加了50毫微秒周期的100μA的电流脉冲而处于复位状态之后的根据本发明的一些实施例的相变存储器的I-V特性的曲线图。阈值电压Vth为200mV，其由于局部小非晶体成核作用而小于现有存储器中的阈值电压。同样，用于写入置位/复位的编程电流明显降低至大约40μA，其小于现有存储器中的编程电流。
示例2
复位和置位电流I复位和I置位的范围可以通过增大电流而改变相变层120的电阻来确定。图7是在根据本发明的一些实施例的相变存储器中的相变层120的电阻与编程电流的关系的曲线图。
开始时，(a)通过施加大约50毫微秒周期的100μA的电流而从复位状态(初始电阻为大约10.86kΩ)开始。在30μA～50μA的电流范围中，电阻明显降低至4kΩ或更低。因此，相变存储单元在30μA～50μA的电流范围中从复位状态转变至置位状态。即，置位电流I置位可以在30μA～50μA的范围中选择。
同样，(b)表示其初始处于置位状态(其电阻稍微高于4kΩ)的相变存储单元。当电流增大到高于60μA时，电阻随着增大。当电流达到大约100μA时，电阻达到饱和。因此，当电流为大约60μA或更高时相变存储单元从置位状态转变至复位状态，且可以选择大约100μA的稳定复位电流I复位。
示例3
图8是示出了在根据本发明的一些实施例的相变存储器中施加用于读取、复位和置位的电流脉冲的视图。用于读出相变存储单元的写入状态的电流I读出可以从不影响R复位和R置位的范围中选择。同样，应当在施加读出电流I读出和中断该电流的时候考虑上升时间和下降时间。上升时间和下降时间通常处于1毫微秒～4毫微秒的范围。
执行用于置位的上升时间和下降时间均为4毫微秒且用于复位的上升时间和下降时间均为2毫微秒的实验。对于复位/置位施加100μA/100毫微秒范围内的写入电流和脉冲宽度。具体地说，对于复位施加100μA/50毫微秒且对于置位施加40μA/100毫微秒。为了在读出期间使影响达到最小，施加6μA/10毫微秒范围内的读出电流和脉冲宽度。
当在上述条件下重复进行读出、复位和置位时，初始电阻为4kΩ，R复位为12kΩ，且R置位为5kΩ。因此，本发明的一些实施例的相变存储器允许在上述条件下进行写入和读出。
示例4
图9是示出了在根据本发明的相变存储器中的在重复复位和置位之后的相变层120的电阻的曲线图。即，相变存储单元被重复复位，即数据“1”被重复写入和读出，并且相变存储单元被重复置位，即数据“0”被重复写入和读出。复位是处于100μA/50毫微秒的条件下，置位是处于40μA/100毫微秒的条件下，且在6μA/10毫微秒的条件下执行读出。从结果上可以看出复位和置位电阻R复位和R置位基本上为常数，其是实现存储器的正确功能的必要条件。
示例5
图10是示出了在根据本发明的一些实施例的相变存储器中的在交替重复复位和置位之后的相变层120的电阻的曲线图。从结果上可以看出复位电阻R复位与置位电阻R置位的比例基本上为常数。
示例6
图11是比较用于现有相变存储器与根据本发明的一些实施例的相变存储器中的置位状态的激活能量Ea的曲线图，其提供了相变存储器的不同驱动方法。对于置位操作，在现有存储器中需要大约2.25eV的激活能量Ea，而在本发明的实施例中需要大约0.70eV、0.74eV和0.78eV的激活能量Ea，如图11所示。
现有置位操作把复位定义为高电阻状态。因此，从复位状态到置位状态的转变，即晶体状态对于晶体核心的成核和生长需要高激活能量。但是，本发明的一些实施例的置位操作把复位定义为相对较低的电阻状态。因此，从复位状态到置位状态的转变只需生长含有非晶体核的晶体矩阵，且激活能量远低于现有存储器。
根据本发明的一些实施例的相变存储器可以具有特定物理和/或性能特性的特征。具体地说，当相变层与下层电极触点之间的接触部分的直径处于几十毫微米的范围之内时，相变存储器具有关于初始电阻范围和/或动态电阻范围的适当特性。复位电阻范围处于6kΩ～20kΩ的范围，且置位电阻处于4kΩ～6kΩ的范围。因此，能够在处于大约1.5～3的范围之内的复位电阻与置位电阻的比例下实现数据感测。
根据本发明的实施例，晶体相变层的相态可以通过在电阻在很小的范围内变化的区域中进行编程的方式来改变，且置位和复位状态根据这个相变方法来定义。因此，复位所需的电流可以被降低至几十微安培～几百微安培，并且具有了体积降低的非晶体核，通过结晶而转变至置位状态所需的时间缩短了。同样，转变至置位状态的电流被降低至几十微安培～几百微安培。因此，根据本发明的一些实施例的相变存储器可以具有高速和低电流特性，从而允许高集成设备的形成。
虽然基本上参考两种状态，每种状态均包括晶体矩阵的非晶体核，对本发明的实施例进行了描述，但是本发明的实施例应当不限定于这些设备。因此，例如，本发明的实施例可以包括一种状态在接触的区域中为完全晶体或完全非晶体的设备。同样，可以提供具有晶体矩阵的非晶体核的多于两种的状态。这种状态的数量可以只由控制可相变材料的转变的能力和感测电阻中所引起的变化的能力限制。
虽然已参考其特定实施例对本发明进行了具体示出和描述，但是，本领域的普通技术人员应当理解，在不脱离所附权利要求书中所定义的本发明的精神和范围的情况下，可以作出各种形式上和细节上的改变。

Claims (41)

1.一种创建相变存储器的状态的方法，包含：
通过向相变存储单元的相变层施加大约10毫微秒～大约100毫微秒周期的大约十微安培～几百微安培的复位电流来把复位状态写为高电阻状态；以及
通过向相变层施大约10毫微秒～大约100毫微秒周期的小于大约几十微安培的置位电流来把置位状态写为低电阻状态。
2.如权利要求1所述的方法，其中，置位电流为大约30微安培～大约50微安培，且复位电流为大约60微安培～大约200微安培。
3.如权利要求1所述的方法，其中，相变层的复位电阻为大约6kΩ～大约20kΩ。
4.如权利要求1所述的方法，其中，相变层电阻具有大约1.5～大约3的复位电阻与置位电阻的比例。
5.如权利要求1所述的方法，其中，复位电流或置位电流的每个上升时间和下降时间为大约1毫微秒～大约4毫微秒。
6.如权利要求1所述的方法，其中，施加给相变层的用于读出复位和/或置位状态的电流为大约3μA～大约6μA且读出复位和/或置位状态所需的时间为大约5毫微秒～大约10毫微秒。
7.一种驱动相变存储器的方法，该方法包含：
通过向存储单元的晶体相变层施加大约30μA～大约50μA的置位电流来写入置位状态；以及
通过向该相变层施加大约60μA～大约200μA的复位电流来写入复位状态，其中，复位状态被定义为相变层的电阻大于置位中的电阻的状态。
8.如权利要求7所述的方法，其中，相变层中的复位电阻与置位电阻的比例为大约1.5～大约3。
9.如权利要求7所述的方法，其中，用于读出复位状态和/或置位状态的电流为大约3μA～大约6μA，且读出复位状态和/或置位状态所需的时间为大约5毫微秒～大约10毫微秒。
10.如权利要求7所述的方法，其中，写入复位状态和/或置位状态所需的时间为大约10毫微秒～大约100毫微秒。
11.如权利要求7所述的方法，其中，相变层的复位电阻为大约6kΩ～大约20kΩ。
12.如权利要求7所述的方法，其中，相变层的置位电阻为大约4kΩ～大约6kΩ。
13.一种相变存储器包含：
第一电极触点；
在第一电极触点上的相变层；以及
在相变层上的第二电极触点，
其中，置位状态是在具有大约4kΩ～6kΩ的置位电阻的相变层中形成非晶体核的状态，且复位状态是非晶体核的数量和密度大于置位状态中的情况且具有大约6kΩ～20kΩ的复位电阻的状态。
14.如权利要求13所述的存储器，其中，用于在相变层上写入复位状态和/或置位状态的电流为大约10μA～大约200μA，且从相变层写入复位状态和/或置位状态所需的周期为大约10毫微秒～大约100毫微秒。
15.如权利要求13所述的存储器，其中，用于在相变层中写入置位状态的电流为大约30μA～大约50μA，且用于在相变层中写入复位状态的电流为大约60μA～大约200μA。
16.如权利要求13所述的存储器，其中，电流向其施加以在相变层中写入复位和置位状态的第一电极触点的直径为大约40毫微米～大约70毫微米。
17.如权利要求13所述的存储器，其中，用于在相变层中写入复位状态和/或置位状态的上升时间和下降时间为大约1毫微秒～大约4毫微秒。
18.如权利要求13所述的存储器，其中，用于读出复位状态和/或置位状态的电流为大约3μA～大约6μA，且读出复位状态和/或置位状态所需的时间为大约5毫微秒～大约10毫微秒。
19.如权利要求14所述的存储器，其中，用于读出复位状态和/或置位状态的电流为大约3μA～大约6μA，且读出复位状态和/或置位状态所需的时间为大约5毫微秒～大约10毫微秒。
20.一种可相变存储设备，包含：
相变存储单元；以及
感测放大器电路，其被安置来检测从与相变存储单元的第一状态相关联的第一电阻到与相变存储单元的第二状态相关联的第二电阻的相变存储单元的电阻中的变化，第二电阻是第一电阻的大约1.5～大约3倍。
21.如权利要求20所述的可相变存储设备，其中，第一电阻为大约4kΩ～大约6kΩ，且第二电阻为大约6kΩ～大约20kΩ。
22.如权利要求20所述的可相变存储设备，还包含置位电流源，其被安置来向相变存储单元提供大约30μA～大约50μA的置位写入电流。
23.如权利要求22所述的可相变存储设备，其中，向相变存储单元提供大约10毫微秒～大约100毫微秒的置位写入电流。
24.如权利要求22所述的可相变存储设备，还包括复位电流源，其被安置来向相变存储单元提供大约60μA～大约200μA的复位写入电流。
25.如权利要求24所述的可相变存储设备，其中，向相变存储单元提供大约10毫微秒～大约100毫微秒的复位写入电流。
26.一种相变存储器，包含：
第一和第二电极触点；以及
在第一与第二电极触点之间的相变层，该相变层在与相变层与第一电极之间的界面相邻的区域中提供第一状态，其通过晶体矩阵的第一数量的非晶体核而创建。
27.如权利要求26所述的相变存储器，其中，相变层还在与相变层与第一电极之间的界面相邻的区域中提供第二状态，其通过晶体矩阵的第二数量的非晶体核而创建，第二数量大于第一数量。
28.如权利要求27所述的相变存储器，其中，第一数量的非晶体核与第二数量的非晶体核提供大约1.5～大约3的相变层的电阻比例。
29.如权利要求27所述的相变存储器，其中，相变层的第一状态提供大约4kΩ～大约6kΩ的相变层的电阻，且相变层的第二状态提供大约6kΩ～大约20kΩ的相变层的电阻。
30.如权利要求27所述的相变存储器，其中，用于在相变层上写入第一状态或第二状态的电流为大约10μA～大约200μA，且从相变层写入第一状态或第二状态所需的周期为大约10毫微秒～大约100毫微秒。
31.如权利要求27所述的相变存储器，其中，在相变层中写入第一状态所需的电流为大约30μA～大约50μA，且在相变层中写入第二状态所需的电流为大约60μA～大约200μA。
32.如权利要求27所述的相变存储器，其中，电流向其施加以在相变层中写入第一和第二状态的第一电极触点的直径为大约40毫微米～大约70毫微米。
33.如权利要求27所述的相变存储器，其中，用于读出第一状态和/或第二状态的电流为大约3μA～大约6μA，且读出第一状态和/或第二状态所需的时间为大约5毫微秒～大约10毫微秒。
34.一种操作相变存储器的方法，包含：
通过控制可相变材料的晶体矩阵中的非晶体成核的方式在相变存储器中创建逻辑状态。
35.如权利要求34所述的方法，其中，第一逻辑状态通过晶体矩阵的第一数量的非晶体核而创建，且第二逻辑状态通过晶体矩阵的第二数量的非晶体核而创建，第二数量大于第一数量。
36.如权利要求35所述的方法，其中，第一数量的非晶体核与第二数量的非晶体核提供大约1.5～大约3的可相变材料的电阻比例。
37.如权利要求35所述的方法，其中，第一逻辑状态提供大约4kΩ～大约6kΩ的相变层的电阻，且第二逻辑状态提供大约6kΩ～大约20kΩ的相变层的电阻。
38.如权利要求35所述的方法，其中，控制非晶体成核包含：把用于写入第一逻辑状态或第二逻辑状态的电流控制为大约10μA～大约200μA以及把写入第一逻辑状态或第二逻辑状态所需的周期控制为大约10毫微秒～大约100毫微秒。
39.如权利要求35所述的方法，其中，控制非晶体成核包含：
把用于写入第一逻辑状态的电流控制为大约30μA～大约50μA；以及
把用于写入第二逻辑状态电流控制为大约60μA～大约200μA。
40.如权利要求35所述的方法，其中，电流向其施加以写入第一和第二逻辑状态的第一电极触点的直径为大约40毫微米～大约70毫微米。
41.如权利要求35所述的方法，还包含：把用于读出第一逻辑状态和/或第二逻辑状态的电流控制为大约3μA～大约6μA以及把用于读出第一状态和/或第二状态的时间控制为大约5毫微秒～大约10毫微秒。
CNB2004100321884A 2003-04-04 2004-04-05 低电流和高速相变存储设备及用于驱动这种设备的方法 Expired - Lifetime CN100470870C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0021419A KR100498493B1 (ko) 2003-04-04 2003-04-04 저전류 고속 상변화 메모리 및 그 구동 방식
KR21419/2003 2003-04-04

Publications (2)

Publication Number Publication Date
CN1536688A true CN1536688A (zh) 2004-10-13
CN100470870C CN100470870C (zh) 2009-03-18

Family

ID=33128955

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100321884A Expired - Lifetime CN100470870C (zh) 2003-04-04 2004-04-05 低电流和高速相变存储设备及用于驱动这种设备的方法

Country Status (4)

Country Link
US (2) US6967865B2 (zh)
JP (1) JP2004311015A (zh)
KR (1) KR100498493B1 (zh)
CN (1) CN100470870C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541633B2 (en) 2005-02-25 2009-06-02 Samsung Electronics Co., Ltd. Phase-change RAM and method for fabricating the same
US7626191B2 (en) 2005-11-30 2009-12-01 Industrial Technology Research Institute Lateral phase change memory with spacer electrodes
CN101005093B (zh) * 2006-01-17 2010-05-19 尔必达存储器股份有限公司 相变存储器件及制造相变存储器件的方法
CN101169970B (zh) * 2006-10-24 2010-06-02 旺宏电子股份有限公司 双稳态电阻式随机存取存储器的操作方法
CN101044577B (zh) * 2004-10-21 2011-06-15 Nxp股份有限公司 具有相变存储单元的集成电路和对相变存储单元寻址的方法
CN101354912B (zh) * 2007-07-24 2012-04-25 海力士半导体有限公司 驱动相变存储设备的方法
CN102610747A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 提高非易失性电阻转变存储器均一性的方法
CN101447226B (zh) * 2007-11-29 2013-05-01 三星电子株式会社 操作相变存储装置的方法
WO2016011637A1 (zh) * 2014-07-24 2016-01-28 华为技术有限公司 相变存储器的数据存储方法及控制装置
CN105304128A (zh) * 2014-07-15 2016-02-03 旺宏电子股份有限公司 储存数据数值在存储单元的方法及存储器
US10083749B2 (en) 2014-07-24 2018-09-25 Huawei Technologies Co., Ltd Data storage method and phase change memory

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257848A1 (en) * 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US7858980B2 (en) * 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array
US7272037B2 (en) * 2004-10-29 2007-09-18 Macronix International Co., Ltd. Method for programming a multilevel phase change memory device
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
JP4783002B2 (ja) * 2004-11-10 2011-09-28 株式会社東芝 半導体メモリ素子
EP1667244B1 (en) * 2004-12-02 2011-01-26 Samsung Electronics Co., Ltd. Method of fabricating phase change memory device having phase change material layer containing phase change nano particles
US8049202B2 (en) 2004-12-02 2011-11-01 Samsung Electronics Co., Ltd. Phase change memory device having phase change material layer containing phase change nano particles
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100657944B1 (ko) * 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법
DE602005009793D1 (de) * 2005-01-21 2008-10-30 St Microelectronics Srl Phasenwechselspeicher-Vorrichtung und Verfahren zu ihrer Herstellung
US7391642B2 (en) * 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
JP4591821B2 (ja) * 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
JP4955218B2 (ja) * 2005-04-13 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
KR100650735B1 (ko) * 2005-05-26 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100650752B1 (ko) 2005-06-10 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US20060284156A1 (en) * 2005-06-16 2006-12-21 Thomas Happ Phase change memory cell defined by imprint lithography
US7460389B2 (en) * 2005-07-29 2008-12-02 International Business Machines Corporation Write operations for phase-change-material memory
KR100682969B1 (ko) * 2005-08-04 2007-02-15 삼성전자주식회사 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법
US7679950B2 (en) * 2005-08-24 2010-03-16 Infineon Technologies Ag Integrated circuit having a switch
US20070171705A1 (en) * 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
KR100871880B1 (ko) * 2006-05-30 2008-12-03 삼성전자주식회사 상 변화 메모리 장치의 메모리 셀 내의 상 변화 물질의일부를 리셋하기 위한 리셋 전류를 감소시키는 방법 및 상변화 메모리 장치
DE102006026718A1 (de) * 2006-06-08 2007-12-13 Infineon Technologies Ag Verfahren zum Erzeugen einer Speichervorrichtung mit mindestens einer Speicherzelle, insbesondere einer Phasenwechselspeicherzelle und Speichervorrichtung
US7626858B2 (en) * 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit
US7397689B2 (en) * 2006-08-09 2008-07-08 Micron Technology, Inc. Resistive memory device
EP1895541A1 (en) * 2006-09-01 2008-03-05 STMicroelectronics S.r.l. Method for reading phase change memories and phase change memory
JP2008078183A (ja) * 2006-09-19 2008-04-03 Elpida Memory Inc 相変化メモリ装置および相変化メモリ装置の製造方法
US7505348B2 (en) * 2006-10-06 2009-03-17 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
US8130536B2 (en) * 2006-11-09 2012-03-06 Micron Technology, Inc. Read window in chalcogenide semiconductor memories
US7619917B2 (en) * 2006-11-28 2009-11-17 Qimonda North America Corp. Memory cell with trigger element
KR101131137B1 (ko) * 2006-11-30 2012-04-03 삼성전자주식회사 확산 방지막을 포함하는 상변화 메모리 소자 및 그제조방법
US7447062B2 (en) * 2007-03-15 2008-11-04 International Business Machines Corproation Method and structure for increasing effective transistor width in memory arrays with dual bitlines
US7859036B2 (en) * 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
US20080270811A1 (en) * 2007-04-26 2008-10-30 Super Talent Electronics Inc. Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
DE102008021093A1 (de) 2007-04-30 2008-11-06 Samsung Electronics Co., Ltd., Suwon Mehrpegelzellen-Phasenänderungsspeicher mit Vor-Leseoperations-Widerstandsdriftausgleich, Speichersysteme mit solchen Speichern und Verfahren zum Lesen von Speichern
CN101743649B (zh) * 2007-05-01 2013-04-24 校际微电子中心 非易失性存储器件
KR100857466B1 (ko) 2007-05-16 2008-09-08 한국전자통신연구원 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
US8125821B2 (en) * 2007-06-01 2012-02-28 Infineon Technologies Ag Method of operating phase-change memory
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
JP5216254B2 (ja) * 2007-06-22 2013-06-19 株式会社船井電機新応用技術研究所 メモリ素子アレイ
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US7755935B2 (en) * 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7593278B2 (en) * 2007-08-21 2009-09-22 Seagate Technology Llc Memory element with thermoelectric pulse
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
TWI367485B (en) * 2007-09-21 2012-07-01 Higgs Opl Capital Llc Device controlling phase change storage element and method of increasing reliability of phase change storage element
US7890892B2 (en) * 2007-11-15 2011-02-15 International Business Machines Corporation Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
US7889536B2 (en) * 2007-12-17 2011-02-15 Qimonda Ag Integrated circuit including quench devices
US8217380B2 (en) * 2008-01-09 2012-07-10 International Business Machines Corporation Polysilicon emitter BJT access device for PCRAM
US7760546B2 (en) * 2008-02-28 2010-07-20 Qimonda North America Corp. Integrated circuit including an electrode having an outer portion with greater resistivity
US7990761B2 (en) 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US7929336B2 (en) * 2008-06-11 2011-04-19 Qimonda Ag Integrated circuit including a memory element programmed using a seed pulse
US8036014B2 (en) * 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8456880B2 (en) * 2009-01-30 2013-06-04 Unity Semiconductor Corporation Multiple layers of memory implemented as different memory technology
US8031518B2 (en) 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
US8203134B2 (en) 2009-09-21 2012-06-19 Micron Technology, Inc. Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US9183928B2 (en) * 2009-12-29 2015-11-10 Micron Technology, Inc. Descending set verify for phase change memory
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US8194441B2 (en) 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8374019B2 (en) 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
KR101887109B1 (ko) 2011-08-22 2018-09-11 삼성전자주식회사 저항 변화 메모리 장치 및 그에 따른 전류 트리밍 방법
JP5634367B2 (ja) 2011-09-26 2014-12-03 株式会社東芝 半導体記憶装置
US9001550B2 (en) 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
US8971089B2 (en) * 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US8877628B2 (en) 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices
KR20140029814A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 구동 방법
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US9384831B2 (en) * 2014-05-29 2016-07-05 Intel Corporation Cross-point memory single-selection write technique
US9779810B2 (en) 2015-09-11 2017-10-03 Macronix International Co., Ltd. Adjustable writing circuit
KR102478221B1 (ko) 2018-07-09 2022-12-15 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
US11416323B2 (en) * 2019-12-20 2022-08-16 Advanced Micro Devices, Inc. Defense mechanism for non-volatile memory based main memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445583A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
JP4025527B2 (ja) * 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
DE60137788D1 (de) * 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
KR100532462B1 (ko) * 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100558548B1 (ko) * 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
JP4646636B2 (ja) * 2004-02-20 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044577B (zh) * 2004-10-21 2011-06-15 Nxp股份有限公司 具有相变存储单元的集成电路和对相变存储单元寻址的方法
US7541633B2 (en) 2005-02-25 2009-06-02 Samsung Electronics Co., Ltd. Phase-change RAM and method for fabricating the same
US7872250B2 (en) 2005-02-25 2011-01-18 Samsung Electronics Co., Ltd. Phase-change ram and method for fabricating the same
US7626191B2 (en) 2005-11-30 2009-12-01 Industrial Technology Research Institute Lateral phase change memory with spacer electrodes
CN101005093B (zh) * 2006-01-17 2010-05-19 尔必达存储器股份有限公司 相变存储器件及制造相变存储器件的方法
CN101169970B (zh) * 2006-10-24 2010-06-02 旺宏电子股份有限公司 双稳态电阻式随机存取存储器的操作方法
CN101354912B (zh) * 2007-07-24 2012-04-25 海力士半导体有限公司 驱动相变存储设备的方法
CN101447226B (zh) * 2007-11-29 2013-05-01 三星电子株式会社 操作相变存储装置的方法
CN102610747A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 提高非易失性电阻转变存储器均一性的方法
CN102610747B (zh) * 2011-01-20 2014-07-02 中国科学院微电子研究所 提高非易失性电阻转变存储器均一性的方法
CN105304128A (zh) * 2014-07-15 2016-02-03 旺宏电子股份有限公司 储存数据数值在存储单元的方法及存储器
WO2016011637A1 (zh) * 2014-07-24 2016-01-28 华为技术有限公司 相变存储器的数据存储方法及控制装置
US9899084B2 (en) 2014-07-24 2018-02-20 Huawei Technologies Co., Ltd. Data storage method and phase change memory
US10083749B2 (en) 2014-07-24 2018-09-25 Huawei Technologies Co., Ltd Data storage method and phase change memory

Also Published As

Publication number Publication date
US20050275433A1 (en) 2005-12-15
CN100470870C (zh) 2009-03-18
JP2004311015A (ja) 2004-11-04
US6967865B2 (en) 2005-11-22
US20040202017A1 (en) 2004-10-14
KR100498493B1 (ko) 2005-07-01
KR20040087153A (ko) 2004-10-13
US7130214B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
CN1536688A (zh) 低电流和高速相变存储设备及用于驱动这种设备的方法
Fong et al. Phase-change memory—Towards a storage-class memory
KR101394797B1 (ko) 상전이 메모리를 위한 이중 펄스 기록 방법
US7719886B2 (en) Multi-level resistive memory cell using different crystallization speeds
US8098517B2 (en) Method of restoring variable resistance memory device
US7539050B2 (en) Resistive memory including refresh operation
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
CN1921013A (zh) 相位变化随机访问存储装置
US20080017894A1 (en) Integrated circuit with memory having a step-like programming characteristic
US7759770B2 (en) Integrated circuit including memory element with high speed low current phase change material
CN1996492A (zh) 用于相变存储器件的多位操作方法
CN1892889A (zh) 相变存储设备以及对其进行编程的方法
US20070267620A1 (en) Memory cell including doped phase change material
US11823741B2 (en) PCRAM analog programming by a gradual reset cooling step
US10699760B2 (en) Semiconductor system, semiconductor chip, and semiconductor memory system including the semiconductor system
KR101904602B1 (ko) 조절 가능한 셀 비트 형상을 가지는 비휘발성 메모리
US20090027943A1 (en) Resistive memory including bidirectional write operation
JP5603480B2 (ja) 二重書込みドライバを有する相変化メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090318

CX01 Expiry of patent term