CN101044577B - 具有相变存储单元的集成电路和对相变存储单元寻址的方法 - Google Patents

具有相变存储单元的集成电路和对相变存储单元寻址的方法 Download PDF

Info

Publication number
CN101044577B
CN101044577B CN2005800360769A CN200580036076A CN101044577B CN 101044577 B CN101044577 B CN 101044577B CN 2005800360769 A CN2005800360769 A CN 2005800360769A CN 200580036076 A CN200580036076 A CN 200580036076A CN 101044577 B CN101044577 B CN 101044577B
Authority
CN
China
Prior art keywords
phase
resistance
storage unit
voltage
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800360769A
Other languages
English (en)
Other versions
CN101044577A (zh
Inventor
马特吉·H·R·兰赫斯特
亨特里希·G·A·赫伊津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101044577A publication Critical patent/CN101044577A/zh
Application granted granted Critical
Publication of CN101044577B publication Critical patent/CN101044577B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本发明涉及一种集成电路，包括多个位线(b1)、多个字线(w1)、和连接在所述多个位线(b1)和字线(w1)的独立的位线/字线对之间的多个存储单元(MC)，用于在所述存储单元中存储数据。每一个存储单元(MC)包括选择单元(T)和可编程相变电阻器(R)。相变电阻的值比第一相变电阻(Ropt)的值大，通过电源电压Vdd除以通过所述第一相变电阻器(Ropt)的最大驱动电流(Im)来定义所述第一相变电阻的值。

Description

具有相变存储单元的集成电路和对相变存储单元寻址的方法
技术领域
本发明涉及一种具有包括相变可编程电阻器的存储单元的集成电路，和一种对包括相变可编程电阻器的存储单元进行存取的方法。 
背景技术
基于使用所谓的相变材料作为数据存储机制的新半导体存储器件，即相变存储器可能成为下一代非易失性存储器。相变存储器探索了例如硫族合金的晶体结构中的可逆改变。 
相变存储器典型地包括一系列组成单元，其中每一个单元具有用于存储数据的一些相变材料。通过将硫族合金结合到集成电路中，这种单元可以用作快速切换的可编程电阻器。具体地，该相变存储单元包括一系列由相变材料组成的电阻器和某种选择装置的配置。相变电阻器的特征在于结晶态时的低电阻值和无定形态时的高电阻值。可以通过单元的热激励可逆地实现这两种状态之间的转变。这可以通过例如单元中的电力耗散来实现。无定形态具有这样的性质：在特定的阈值电压以上形成低欧姆的丝状物(low ohmic filaments)。在编程电压处电阻器所得到的电阻相对较低，并且在无定形态和结晶态时是相同的。该电阻值称为动态接通电阻，并且其是确定电阻器对于所施加的编程电压脉冲的有效电响应的值，即可编程电阻器的电阻项R称为动态接通电阻。 
可以用较短的高功率脉冲(即RESET)对相变材料从结晶相到无定形相的改变进行编程。通过用相对较长和较低的功率脉冲(即，SET)对材料进行编程，来执行从无定形态到结晶态的改变。关于对相变材料存储器编程的更多细节请参考WO2004/025659A1。 
选择装置可以具体实现为二极管、双极型晶体管或(N)MOS-晶体管。关于嵌入式应用，在制作方面，与可编程相变电阻器串联的NMOS晶体管 的使用是优选的选项，因为这对于嵌入式应用是最可靠的选项。 
在具有可编程相变电阻的典型存储单元中，(N)MOS-晶体管的源极与基准电压相连，优选地与公共地相连，而漏极与可编程电阻器R串联连接。 
基于具有根据现有技术的可编程电阻器的NMOS晶体管阵列的存储器如图9所示。各个晶体管的漏极经由可编程电阻器与位线b1相连。NMOS晶体管的栅极与字线w1相连。晶体管的源极与公共地相连。这里，示出了对于中心单元，通过将Vdd施加到字线w1和位线b1、仅对中心单元实现了寻址，用于RESET操作。全部其他字线w1和位线b1用零电压进行寻址。对RESET操作进行考虑，它要求将最大功率传递到可编程电阻器。该现有技术的相变存储器的示例如EP1326254和WO2004/057618所示。在EP1326254中只将位线处的电压进行调节以对具有不同电阻值的单元进行编程，而将字线仅用于选择各个存储单元。 
图10示出了根据WO00/57498的相变存储单元的一部分接触单元的侧视图。所述单元包括相变材料PC顶部上的顶部电极TE，和作为侧壁隔板的底部电极BE。没有示出例如(N)MOS晶体管的选择装置。底部电极BE的宽度W考虑该存储单元中的临界尺寸，因为其值确定了如电阻器所需RESET功率的电阻。 
图11示出了根据WO2004/057618A2的相变单元的线路单元的顶视图。这里，存储单元包括与相变材料PC接触的两个通路或栓塞VP。在与相变材料PC接触的通路或栓塞VP之间提供连接，包括具有比通路VP与相变材料PC的接触面积更小的剖面的相变材料。还将该连接的宽度W考虑为存储单元中的临界尺寸。 
图10中的底部电极BE的宽度W和根据图11的相变线路单元中的线路宽度影响电阻和可编程电阻器所需的编程功率。当宽度W增加时，所需编程功率将增加，而单元的电阻将减少。因此，如果根据图9至图10的单元中的宽度W波动，例如由于工艺波动，这也将对存储阵列内的不同存储单元的编程具有不利影响。 
在WO2004/025659中公开了一种方法，以减小宽度变化对所需编程时间的影响。这里，将实质矩形的第一脉冲施加到存储单元，以便对单元进行复位。将实质三角形的第二脉冲施加到单元，以便对单元进行设定。 选择设定脉冲的幅度和衰减率，使得每一个单元都是固定的。 
对于包括与可编程电阻器串联的NMOS晶体管的存储单元，对于串联连接的特定电压，电阻器的功率依赖于电阻器的电阻值相对于NMOS晶体管的有效电阻值。尽管NMOS晶体管的有效电阻依赖于源极-漏极电压，可以将电源电压Vdd和最大驱动电流Im之间的比率(即，Vdd/Im)用作描述NMOS晶体管特征的优良电阻值。应该注意的是，在可编程电阻器的最佳电阻值Ropt处获得最大功率负载，所述最佳电阻值约等于晶体管电阻(即，Vdd/Im)。电阻器的相应功率负载为约0.5*Vdd/Im。 
因为上述存储单元的功率负载依赖于存储单元的电阻，因此，其将依赖于存储单元的宽度W。工艺波动将导致临界尺寸W的波动，因此将导致存储阵列的每一个单元的功率负载的波动。理想地，所用的编程电压对于阵列中的每一个单元是相同的。然而，由于相应功率负载中的波动，相同电压脉冲对于具有不同临界尺寸W的单元将导致不同的编程状态。 
发明内容
因此，本发明的目的是提出一种具有包括相变存储电阻器的存储单元的集成电路，以及一种对包括可编程相变电阻器的存储单元进行寻址的方法，对于所述集成电路和方法，所需编程电压脉冲对于存储单元中的尺寸波动不敏感。 
该目的通过根据权利要求1的集成电路和根据权利要求6对存储单元进行寻址的方法来解决。 
因此，提出了一种集成电路，包括多个位线、多个字线、和连接在所述多个位线和字线的独立的位线/字线对之间的多个存储单元，用于在所述存储单元中存储数据。每一个存储单元包括选择单元和可编程相变电阻器。相变电阻的值比第一相变电阻器的值大，通过电源电压除以最大驱动电流来定义所述第一相变电阻器的值。因此，利用可编程相变电阻值的提供，所需编程功率中的波动与单元尺寸中的波动相对应，使得单元变得对单元尺寸中的波动不敏感。 
根据本发明的一个方面，可编程相变电阻器的值是第一相变电阻器的值(Ropt)的1.2至2.2倍。因此，对于可编程相变电阻器的这些值，用于RESET操作所需的电压与临界宽度中的波动无关，因为由于电阻变化的波动和由于所需功率的改变导致的波动将互相抵消。 
根据本发明另外的方面，可编程相变电阻器的电阻与第一相变电阻器的值(Ropt)的1.8倍相对应，其中1.8与最优值相对应。 
本发明还涉及一种对包括具有位线和字线的存储单元阵列之内的存储单元进行寻址的方法。每一个存储单元包括选择单元和可编程相变电阻。将可编程相变电阻R设计为使得：其电阻值比与电阻器的最优功率负载相对应的相变电阻的值大，通过电源电压除以最大驱动电流定义所述最优值。 
根据本发明另外的方面，当对选定存储单元执行SET操作时，降低位线电压和字线电压。 
本发明的基本思想在于，将可编程相变电阻的电阻设计为比可以实现最佳功率输入时的值(即，Vdd/Im)大。利用该可编程相变电阻，该RESET电压与相变存储单元的尺寸波动无关。可以通过降低位线电压，使得SET电压仅轻微地依赖于相变存储单元的尺寸波动，来实现SET操作。同样，降低字线电压将导致对于存储单元的单元尺寸的较强依赖性。调节位线电压和字线电压用于SET编程可以导致这样的情况：SET和RESET编程电压两者都与存储单元的可编程相变电阻中的单元尺寸波动无关。 
附图说明
参考下文中描述的实施例，本发明的这些和其他方面将显而易见，并且对其进行描述。 
图1示出了根据本发明的基本相变存储单元的电路图； 
图2示出了图1的NMOS晶体管的简化模型的曲线； 
图3示出了图1的存储单元的模型的曲线； 
图4示出了对于RESET条件图1的存储单元的模型的曲线； 
图5示出了对于RESET条件图4的导数曲线； 
图6示出了对于SET条件的导数曲线； 
图7示出了对于SET条件的导数曲线； 
图8示出了对于SET条件的导数的另外曲线； 
图9示出了根据现有技术的相变存储单元阵列的电路图； 
图10示出了现有技术相变存储单元的一部分的侧视图；以及 
图11示出了另外的现有技术相变存储单元的一部分的顶视图。 
具体实施方式
图1示出了根据本发明的基本相变存储单元的电路图。存储单元包括作为选择单元的NMOS晶体管T和可编程相变电阻R。可编程相变电阻R与NMOS晶体管T的漏极端子相连，并且还与提供位线电压的位线相连。这里，位线电压是电源电压Vdd，并且可以将最大驱动电流Im提供给电阻器R。NMOS晶体管T的栅极与字线w1相连，并且提供有电源电压Vdd。NMOS晶体管T的源极与可能是公共地的基准电势相连。可以将根据图1的存储单元设置为根据图9的阵列。 
图2示出了图1的NMOS晶体管的简单分析模型的曲线。这里，示出为对于NMOS晶体管T的归一化驱动电流与对于RESET条件的归一化源极-漏极电压差之间的关系。 
如果与电源电压除以最大驱动电流电阻(Vdd/Im)相比，电阻R的值较小，R上的电压降也是较小的，因为V＝R*I，并且相应的功率负载小于最优值。如果与Vdd/Im相比R较大，R上的电压降较高，但是晶体管上的电压降(Vtr)较低。如图2所示，晶体管相应的驱动电流Im较低，并且所得到的功率负载再次小于最优值。当电阻器值约与Vdd/Im相同时，获得最优功率负载。 
图3示出了图1的存储单元的模型的曲线。曲线PL1示出了电阻器的归一化功率负载P/(Vdd*Im)与归一化电阻R*Im/Vdd的值的关系。曲线PL2和PL3示出了由于存储单元的线路宽度中的波动导致的相对功率波动。曲线PL3示出了由于线路宽度波动导致的所需RESET功率改变。注意，这些改变是由于热考虑。需要更多功率以熔化具有较大临界尺寸W的单元。曲线PL2示出了电阻中的改变和实际传递到电阻器的功率负载中的相关改变。因此，可以看出，最优功率负载(曲线PL1的最大值)为R＝0.9*Vdd/Im。然而，在这一点上，曲线PL2和PL3不相交。如果对曲线PL2和PL3进行估计，可以看出R＝1.8*Vdd/Im曲线相交，并且因为所需RESET功率中的波 动和功率负载中的波动将互相抵消，RESET电压将与线路宽度W的波动无关。 
如上所述，根据图11的线路单元的电阻将与W-1成比例，其中W是线路宽度。因此， 
δR/R＝-δW/W 
所需编程功率直接与临界尺寸W的值成比例。大量的计算已经揭示：所需编程功率指数地依赖于W，即遵循Wn，其中n在0.33至0.66的范围，典型地n＝0.5。尽管在以上计算中使用n＝0.5，本发明的原理还适用于n的其他值。那么我们发现： 
δP/P＝1/2δW/W 
图4示出了对于RESET条件、使用图1的存储单元的更精确数值晶体管模型的计算曲线。x轴示出了nm单位的线路宽度W。这里，对于1.2V的电源电压Vdd和1.2V的栅极-源极电压Vgs，示出了RESET条件。NMOS晶体管的宽度是500nm。在该计算中，最大驱动电流是250μA。具体地，曲线与根据图11(即，根据WO2004/057618)的线路单元相对应。相变线路的电阻依赖于其宽度W。30nm的宽度将与4.6k0hm相对应。最优功率输入Popt与30nm的线路宽度和4.6k0hm相对应。后者的值几乎与Vdd/Im＝4.8k0hm相同。这里，曲线PL与提供给负载的功率相对应，曲线PT与在晶体管T中耗散的功率相对应，以及曲线PRESET与RESET操作所需的功率相对应。 
电阻R的优选功率输入与这一点相对应：曲线PL和曲线PRESET相交的点，因为在此处电阻所需功率将与实际传递的功率相对应。这与30nm的宽度W相对应。这里，所述功率对应于157μM，电流185μA。 
图5示出了图4的曲线PRESET和PL对于RESET条件的导数dP/dW曲线。x轴示出了nm单位的线路宽度W。图5的情况与图4的情况相对应。这里，示出了所需RESET功率的导数DRESET和图4的负载功率的导数DL，即dP/dW。两条曲线DRESET和DL在D1处相交。在点D1处，RESET功率的导数DRESET和负载功率的导数DL彼此相对应。因为导数涉及曲线PRESET和PL的变化，在点D1处所需RESET功率的变化和负载功率的变化彼此相对应，使得RESET电压将与存储单元的宽度波动无关。换句话说，对于RESET条件所需的功 率变化将与如图4所示的电阻器的功率的变化相对应，相变线路的电阻将随着其线路宽度而改变。30nm的线路宽度将与4.6kOhm相对应。在21nm的线路宽度处(与6.6kOhm相对应)，可以发现点D1处线路宽度中的波动对RESET条件没有影响，因为它们包括相同的速率。根据图4，相应的功率输入将是约140μM。6.6kOhm的电阻值比Vdd/Im(即，4.8k0hm)大约1.4倍。 
图6示出了对于SET条件的导数dP/dW的曲线。x轴表示nm单位的线路宽度W。这里，示出的SET条件是0.705V的电源电压和1.2V的栅极源极电压。这里，与图4和图5的情况相比降低了位线电压。还将晶体管的宽度选择为500nm。相变线路的电阻与图4和图5的情况相对应，即30nm的线路宽度与4.6kOhm相对应。曲线D3与对于SET操作所需功率的导数(即dP/dW)相对应，以及曲线D4与负载功率的导数(即dP/dW)相对应。这两条曲线在D5处相交。因此，在D5处，因为D3和D4示出了所需功率D3和负载功率D4的导数，对于SET操作的参数将与线路宽度波动无关。在26nm的线路宽度时(与5.3kOhm相对应)，线路宽度中的实际波动将对于SET条件没有影响。然而，该值5.3kOhm(与26nm的线路宽度相对应)比根据图5的用于RESET操作的电阻(6.6kOhm)低。因此，选择值为6.6kOhm的电阻(即，21nm的线路宽度)将导致某些波动，尽管该影响仍然小于当使用4.6kOhm的值时，在使用4.6kOhm时达到了最优功率负载。 
图7示出了对于另外的SET条件的导数dP/dW的曲线。x轴示出了nm单位的线路宽度W。这里，示出的SET操作的情况是1.2V的电源电压Vdd和0.89V的栅极源极电压Vgs。因此，这里如图4和5的情况那样选择位线电压，而字线电压低于图4的那些情况。全部其他条件，即500nm的NMOS晶体管的宽度和30nm的线路宽度时的4.6kOhm的相变线路电阻与根据图4、图5和图6的情况相对应。曲线D6与对于SEET操作所需功率的导数(即dP/dW)相对应，曲线D7与负载功率的导数(即dP/dW)相对应。这两条曲线D6、D7在D8处相交。因此，所需功率的波动和负载功率的波动在D8处将相同。因此，SET电压将与线路宽度W中的波动无关。这种情况将在与10.6kOhm相对应的13nm的线路宽度时发生。电阻值将比对于RESET操作的相应值6.6kOhm高。然而，在6.6kOhm(对于RESET条件优 选)，即21nm的线路宽度时，可以看出对于线路宽度中的波动的强依赖性。 
因此，降低字线电压将导致SET参数相对于线路宽度波动的强依赖性。 
图8示出了对于另外的SET条件的导数dP/dW的另外曲线。x轴示出了nm单位的线路宽度W。这里，示出的SET条件是0.76V的电源电压和1.05V的栅极源极电压。因此，对于SET操作降低了位线电压和字线电压两者。其他的参数与如根据图4、图5、图6和图7所述的情况相对应。这里，曲线D9与对于SET操作的所需功率的导数(即dP/dW)相对应，以及曲线D10与负载功率的导数(即dP/dW)相对应。这两条曲线D9和D10在D11处相交。因此，在这一点上，SET参数将与线路宽度中的波动无关。这一点与21nm的线路宽度相对应，对应于6.6kOhm。因此，线路宽度中的波动对于6.6kOhm的电阻时的SET条件将没有影响。请注意，该电阻将与根据图5的对于RESET条件的相应值相对应。 
因此，如果将线路宽度选择为导致6.6kOhm电阻的21nm，RESET值将与线路宽度波动无关，并且如果对于SET编程，位线电压和字线电压较低，SET条件也将与线路宽度波动无关。 
总之可以说，通过选择相变电阻器的值为比可以实现最优功率输入的电阻器的值更大，即1.2-2.2或更优选地1.3-20，最优值1.8，RESET电压将与相变存储单元的单元尺寸波动中的波动无关。在相同的条件下，可以降低位线电压，以实现这样的条件：其中SET电压仅轻微地依赖于相变存储单元的单元尺寸的波动。然而，降低字线电压将导致对于单元尺寸较强的依赖，因此不是优选的。然而，如果对于SET条件对位线电压和字线电压进行调节，可以发现其中SET电压和RESET编程电压与相变存储单元中的单元尺寸的波动无关的电阻值。 
应该注意的是上述实施例说明而非限制本发明，本领域的普通技术人员在不脱离所附权利要求所限的本发明范围的情况下，将能够设计许多替代实施例。在权利要求中，不应该将括号中放置的任意参考符号解释为限制权利要求。术语“包括”不排除除了在权利要求或说明书中全文所列之外的元件或步骤的存在。单个的元件不排除多个该元件。在列举了几个手段的设备权利要求中，可以将这些手段的几个由一个或相同的硬件来具体 实现。唯一的事实在于在彼此不同的从属权利要求引用了确定的措施，但不表示不可以有利地使用这些措施的组合。 
此外，权利要求中的任意附图标记不应该解释为限制权利要求的范围。

Claims (7)

1.一种集成电路，包括：
多个位线、多个字线、和连接在所述多个位线和字线的独立的位线/字线对之间的多个存储单元，用于在所述存储单元中存储数据；
其中，每一个存储单元包括选择单元(T)和可编程相变电阻器(R)；
其中，比率RPC·Im/Vdd＞1，
其中，Rpc是可编程相变电阻器(R)的电阻，Vdd是存储单元的电源电压，以及Im是选择单元(T)的最大驱动电流(Im)。
2.根据权利要求1所述的集成电路，其中，所述比率为1.2至2.2。
3.根据权利要求2所述的集成电路，其中，所述比率为1.5至2。
4.根据权利要求1或2所述的集成电路，其中，所述比率是1.8。
5.根据权利要求1所述的集成电路，其中，当对选定存储单元执行SET操作时，降低位线电压和字线电压。
6.一种对存储单元阵列之内的存储单元进行寻址的方法，所述存储单元阵列具有位线和字线，其中，每一个存储单元包括选择单元(T)和可编程相变电阻器(R)，其中，比率RPC·Im/Vdd＞1，Rpc是可编程相变电阻器(R)的电阻，Vdd是存储单元的电源电压，以及Im是选择单元(T)的最大驱动电流(Im)。
7.根据权利要求6所述的方法，其中，当对选定存储单元执行SET操作时，降低位线电压和字线电压。
CN2005800360769A 2004-10-21 2005-10-17 具有相变存储单元的集成电路和对相变存储单元寻址的方法 Expired - Fee Related CN101044577B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04105212.7 2004-10-21
EP04105212 2004-10-21
PCT/IB2005/053399 WO2006043230A1 (en) 2004-10-21 2005-10-17 Integrated circuit with phase-change memory cells and method for addressing phase-change memory cells

Publications (2)

Publication Number Publication Date
CN101044577A CN101044577A (zh) 2007-09-26
CN101044577B true CN101044577B (zh) 2011-06-15

Family

ID=35636940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800360769A Expired - Fee Related CN101044577B (zh) 2004-10-21 2005-10-17 具有相变存储单元的集成电路和对相变存储单元寻址的方法

Country Status (9)

Country Link
US (1) US7911822B2 (zh)
EP (1) EP1807840B1 (zh)
JP (1) JP2008518373A (zh)
KR (1) KR20070067150A (zh)
CN (1) CN101044577B (zh)
AT (1) ATE469419T1 (zh)
DE (1) DE602005021527D1 (zh)
TW (1) TW200627457A (zh)
WO (1) WO2006043230A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839672B1 (en) * 2006-12-18 2010-11-23 Marvell International Ltd. Phase change memory array circuits and methods of manufacture
ATE527702T1 (de) 2008-01-16 2011-10-15 Nxp Bv Mehrschichtige struktur mit einer phasenwechselmaterialschicht und verfahren zu ihrer herstellung
US20140159770A1 (en) * 2012-12-12 2014-06-12 Alexander Mikhailovich Shukh Nonvolatile Logic Circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536688A (zh) * 2003-04-04 2004-10-13 ���ǵ�����ʽ���� 低电流和高速相变存储设备及用于驱动这种设备的方法
CN1538540A (zh) * 2003-03-27 2004-10-20 三星电子株式会社 具有恢复功能的相变存储器和方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202017A (en) * 1978-05-08 1980-05-06 Sperry Rand Corporation Magnetic recording signal equalization apparatus
AU3769900A (en) 1999-03-25 2000-10-09 Energy Conversion Devices Inc. Electrically programmable memory element with improved contacts
DE10297786B4 (de) 2002-09-11 2012-11-08 Ovonyx Inc. Programmierung eines Phasenübergangsmaterialspeichers
US6912146B2 (en) * 2002-12-13 2005-06-28 Ovonyx, Inc. Using an MOS select gate for a phase change memory
WO2004057618A2 (en) 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Electric device comprising a layer of phase change material and method of manufacturing the same
KR100546322B1 (ko) * 2003-03-27 2006-01-26 삼성전자주식회사 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
EP1634296A4 (en) * 2003-06-09 2007-02-14 Nantero Inc NON-VOLATILE ELECTROMECHANICAL FIELD EFFECT BLOCKS AND CIRCUITS THEREFOR AND METHOD FOR THEIR PRODUCTION
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
KR100520228B1 (ko) * 2004-02-04 2005-10-11 삼성전자주식회사 상변화 메모리 장치 및 그에 따른 데이터 라이팅 방법
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
KR100587702B1 (ko) * 2004-07-09 2006-06-08 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
US7289351B1 (en) * 2005-06-24 2007-10-30 Spansion Llc Method of programming a resistive memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538540A (zh) * 2003-03-27 2004-10-20 三星电子株式会社 具有恢复功能的相变存储器和方法
CN1536688A (zh) * 2003-04-04 2004-10-13 ���ǵ�����ʽ���� 低电流和高速相变存储设备及用于驱动这种设备的方法

Also Published As

Publication number Publication date
EP1807840B1 (en) 2010-05-26
WO2006043230A1 (en) 2006-04-27
CN101044577A (zh) 2007-09-26
KR20070067150A (ko) 2007-06-27
JP2008518373A (ja) 2008-05-29
TW200627457A (en) 2006-08-01
EP1807840A1 (en) 2007-07-18
US20090067226A1 (en) 2009-03-12
DE602005021527D1 (de) 2010-07-08
US7911822B2 (en) 2011-03-22
ATE469419T1 (de) 2010-06-15

Similar Documents

Publication Publication Date Title
US7839674B2 (en) Programmable matrix array with chalcogenide material
US20060279979A1 (en) Method of reading phase-change memory elements
US8379439B2 (en) Programmable matrix array with chalcogenide material
US7365355B2 (en) Programmable matrix array with phase-change material
US7701750B2 (en) Phase change device having two or more substantial amorphous regions in high resistance state
CN101236779B (zh) 储存装置与其程序化方法
US7295462B2 (en) Method and apparatus processing variable resistance memory cell write operation
US6928022B2 (en) Write driver circuit in phase change memory device and method for applying write current
CN100524512C (zh) 半导体存储元件及半导体存储器件
CN101371313B (zh) 非易失性半导体存储装置
US20060097342A1 (en) Programmable matrix array with phase-change material
JP4221031B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
US11393508B2 (en) Methods for accessing resistive change elements in resistive change element arrays
CN101958147A (zh) 一种相变化存储装置及其操作方法
US20070171705A1 (en) Writing phase change memories
JPWO2012001944A1 (ja) 不揮発性記憶装置及びその駆動方法
JP2009526389A (ja) ナノチューブトランジスタアクセスデバイスを備えたメモリ
CN101044577B (zh) 具有相变存储单元的集成电路和对相变存储单元寻址的方法
EP1797566B1 (en) Integrated circuit with memory cells comprising a programmable resistor and method for addressing memory cells comprising a programmable resistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080404

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20181017