DE102004031742A1 - Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement - Google Patents
Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement Download PDFInfo
- Publication number
- DE102004031742A1 DE102004031742A1 DE102004031742A DE102004031742A DE102004031742A1 DE 102004031742 A1 DE102004031742 A1 DE 102004031742A1 DE 102004031742 A DE102004031742 A DE 102004031742A DE 102004031742 A DE102004031742 A DE 102004031742A DE 102004031742 A1 DE102004031742 A1 DE 102004031742A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- hole
- contact
- sacrificial layer
- change material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Abstract
Verfahren zur Herstellung einer sublithographischen Kontaktstruktur einer ein Widerstandswechselmaterial (19) und an das Widerstandswechselmaterial (19) angrenzende erste und zweite Kontaktelektroden (11, 20) aufweisenden Speicherzelle in einem Halbleiterbauelement, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: Bereitstellen eines front-end-of-Line (FEOL) fertig prozessierten Halbleiter-Wafers mit wenigstens einem als erste Kontaktelektrode dienenden elektrischen Kontakt (11); Abscheiden einer Isolatorschicht (12) aus einem dielektrischen Material auf dem Halbleiter-Wafer; Abscheiden einer Opferschicht (14) aus einem dielektrischen Material auf der Isolatorschicht (12); Ausbilden einer Ätzmaske (15) auf der Opferschicht (14); Ausbilden eines ersten Durchgangslochs (17) in der Opferschicht (14) oberhalb des elektrischen Kontakts (11) des Halbleiter-Wafers, wobei die an die Isolatorschicht (12) angrenzende Öffnung des ersten Durchgangslochs (17) wenigstens eine sublithographische Abmessung (S¶1¶) in wenigstens einer ersten Richtung (X) aufweist; Ausbilden eines zweiten Durchgangslochs (18) in der Isolatorschicht (12), wobei das erste Durchgangsloch (17) der Opferschicht (14) als Ätzmaske verwendet wird und wobei die an den elektrischen Kontakt (11) des Halbleiter-Wafers angrenzende Öffnung des zweiten Durchgangslochs (18) wenigstens eine sublithographische Abmessung (S¶2¶) in wenigstens einer ersten Richtung (X) aufweist, welche kleiner oder gleich der ...
Description
- Die vorliegende Erfindung liegt auf dem technischen Gebiet der Halbleiterbauelemente und betrifft insbesondere ein Verfahren zur Herstellung einer sublithographischen Kontaktstruktur einer Widerstandswechselmaterial-Speicherzelle in einem Halbleiterbauelement.
- In den letzten Jahren haben wiederbeschreibbare Medien, wie CDs (Compact Disks) oder DVDs (Digital Versatile Disks), eine starke Verbreitung erfahren. Hierfür werden als Speicherschicht gewöhnlich Phasenwechselmaterialien eingesetzt, die durch Erwärmen in einen kristallinen Zustand oder einen amorphen Phasenzustand gebracht werden können, wobei die unterschiedlichen Phasenzustände einer Informationseinheit (1 Bit) zugeordnet werden können. Da die optische Reflektivität der Phasenwechselmaterialien im kristallinen bzw. amorphen Phasenzustand verschieden ist, kann die gespeicherte Information in einfacher Weise ausgelesen werden. Ferner hat sich gezeigt, dass zudem auch die elektrische Leitfähigkeit der Phasenwechselmaterialien im amorphen bzw. kristallinen Phasenzustand verschieden ist, so dass der Phasenzustand eines Phasenwechselmaterials grundsätzlich auch elektrisch ausgelesen werden kann, wobei der elektrische Widerstand im amorphen Phasenzustand im Allgemeinen größer ist als im kristallinen Zustand. Phasenwechselmaterialien bilden somit die Grundlage einer vielversprechenden neuen Art nichtflüchtiger Speicherzellen.
- Als Phasenwechselmaterialien in CDs und DVDs werden typischerweise Chalkogenide eingesetzt, d. h. Legierungen, die wenigstens ein Element aus der VI. Hauptgruppe (Chalkogene) des Periodensystems der Elemente enthalten. Das zur Zeit am häufigsten eingesetzte Chalkogenid ist eine Legierung aus Ge, Sb und Te, nämlich Ge2Sb2Te5. In Bezug auf die elektrischen Eigenschaften zeichnen sich Chalkogenide insbesondere dadurch aus, dass sich der elektrische Widerstand um mehrere Größenordnungen ändert, wenn eine Änderung des Phasenzustands zwischen der amorphen Phase und der kristallinen Phase induziert wird.
- Bei ihrer Anwendung in Speicherzellen ist es vorteilhaft, wenn ein Phasenwechsel der Phasenwechselmaterialien nicht durch einen Laserpuls, sondern durch einen elektrischen Heizpuls, d. h. Joulesche Wärme, induziert wird. Befindet sich das Phasenwechselmaterial einer Speicherzelle im hochohmigen, amorphen Zustand, so kann dieses in den niederohmigen, kristallinen Zustand überführt werden, wenn ein Heizpuls das Material über dessen Kristallisationstemperatur aufheizt und dabei kristallisieren lässt. Dies wird als "Schreiben" der Speicherzelle bezeichnet. Der umgekehrte Vorgang, bei welchem das Phasenwechselmaterial der Speicherzelle von dem niederohmigen, kristallinen Zustand in den hochohmigen, amorphen Zustand überführt wird, wird dadurch realisiert, dass das Phasenwechselmaterial über den Schmelzpunkt hinaus aufgeheizt wird und anschließend durch ein schnelles Abkühlen in den amorphen Zustand abgeschreckt wird. Dies wird als "Löschen" der Speicherzelle bezeichnet.
- Ein typischer Aufbau einer Phasenwechsel-Speicherzelle vom Bodenkontakt-Typ ist in
1A gezeigt. Demnach ist eine Schicht aus einem polykristallinen Chalkogenid1 zwischen einer Deckelektrode2 und einer Bodenelektrode3 angeordnet. Eine Heizelektrode4 , welche einen höheren elektrischen Widerstand als die Chalkogenid-Schicht1 hat, ist in einem direkten elektrischen Kontakt mit der Chalkogenid-Schicht1 und der Bodenelektrode3 . Fließt ein hinreichend großer Strom durch die Heizelektrode4 , so bewirkt die in der Heizelektrode4 erzeugte Joulesche Wärme einen Phasenübergang in der dieser angrenzenden Chalkogenid-Schicht1 , nämlich in dem programmierbaren, das heißt schreib- und löschbaren, Volumen5 . Übersteigt die Temperatur des programmierbaren Volumens5 die Kristallisationstemperatur des Chalkogenids, so wird ein Phasenübergang vom amorphen Zustand in den kristallinen Zustand induziert. Übersteigt die Temperatur in dem programmierbaren Volumen5 die Schmelztemperatur des Chalkogenids und lässt man das programmierbare Volumen5 hinreichend schnell abkühlen, so wird ein Übergang von dem kristallinen Zustand in den amorphen Zustand induziert. - Wie oben bereits ausgeführt wurde, kann der Phasenzustand einer Speicherzelle elektrisch ausgelesen werden, wobei eine Lesespannung an die Speicherzelle angelegt wird. Um zu gewährleisten, dass durch die Lesespannung keine Umprogrammierung, das heißt, Schreiben oder Löschen der Speicherzelle bewirkt wird, muss der sich aus der Lesespannung ergebende Strom Iread durch die Speicherzelle deutlich kleiner sein als der Stromstrom Iset bzw. Lösch-Strom Ireset. Demnach gilt Iread << Iset < Ireset Ein wesentlicher Nachteil derartiger Speicherzellen ergibt sich nun daraus, dass für den Schreibvorgang und insbesondere für den Löschvorgang relativ hohe Ströme aufgebracht werden müssen, um das Phasenwechselmedium über die Kristallisationstemperatur bzw. die Schmelztemperatur hinaus aufzuheizen. Um eine solche Phasenwechsel-Speicherzelle in einen Si-CMOS-Prozess integrieren zu können, bestehen hierfür aus technologischer Sicht jedoch Grenzen: Wenn die zum Schreiben oder Löschen einer Phasenwechsel-Speicherzelle notwendigen elektrischen Ströme größer sind, als dass sie von einem einzelnen CMOS-Transistor in minimaler Strukturgröße getragen werden können, gibt es keine Möglichkeit, ein kompaktes Zellenfeld, bei dem eine Zelle jeweils einen Transistor und ein resistiv schaltendes Element aufweiset, in einer Zell-Architektur mit einer Zellfläche von 5-8F2 (F = minimale lithographische Abmessung) zu realisieren. Wie sich gezeigt hat, liegt der sich aus dieser Bedingung ergebende maximale Strom typischerweise in einer Größenordnung von circa 50-100 μA (je nach Strukturgröße). Demgegenüber wäre jedoch eine weitere Reduktion des Maximalstroms äußerst wünschenswert, da hierdurch der Energieverbrauch insgesamt gesenkt würde und zudem ein paralleles Programmieren der Phasenwechsel-Speicherzellen ermöglicht wäre.
- Zur Lösung dieses Problems wurde bislang vornehmlich versucht, mittels einer Reduktion der Kontaktfläche zwischen Heizelektrode und Phasenwechselmaterial das zu programmierende Volumen zu verkleinern, da sich die zum Schreiben und Löschen notwendigen Ströme im Allgemeinen mit dem zu programmierenden Volumen skalieren. Diesem Unterfangen sind jedoch durch die photolithographisch erreichbaren minimalen Abmessungen Grenzen gesetzt: mit den zur Zeit verfügbaren, optisch (UV)-lithographischen Techniken kann, wie dem Fachmann bekannt ist, eine minimale lithographische Abmessung (F) von lediglich ca. 100 nm erreicht wird. Für eine Reduktion des Maximalstroms wären jedoch noch weitaus geringere minimale Abmessungen, welche beispielsweise in der Größenordnung von 20-30 nm liegen, wünschenswert.
- In
1B ist im Unterschied zu den Phasenwechsel-Speicherzelle mit Bodenkontaktgeometrie, welche stets den Einschränkungen der photolithographisch erreichbaren minimalen Abmessungen unterliegen, eine alternative Ausführung einer Phasenwechsel-Speicherzelle in Form einer Speicherzelle vom Seitenkontakttyp gezeigt (Ha et al., "An edge contact type cell for phase change RAM featuring very low power consumption", 2003 Symposium on VLSI Technology Digest of Technical Papers). Bei diesem Aufbau ist die Kontaktfläche zum Phasenwechselmaterial1 durch den Randbereich eines an das Phasenwechselmaterial1 angrenzenden Bodenelektrodenfilms4 gegeben. Die Kontaktfläche bestimmt sich dabei aus der Filmdicke des Bodenelektrodenfilms4 . - Mit dem in
1B gezeigten Aufbau konnte zwar ein vergleichsweise geringer Löschstrom von ca. 200 μA erreicht werden, jedoch hält dies den Wunsch nach einer weiteren Reduktion des Löschstroms aufrecht. Überdies hat ein solcher Aufbau mit Seitenkontaktgeometrie einen vergleichsweise großen lateralen Raumbedarf, was nachteilig im Hinblick auf die stetige Miniaturisierung von Speicherbausteinen ist. - In der Internationalen Patentanmeldung WO 98/36446 ist ein Verfahren zur Herstellung einer kleinen Kontaktfläche zwischen Elektroden einer Chalkogenid-Speicherzelle gezeigt. Dort wird durch ein nasschemisches Ätzverfahren eine kegelförmige sublithographische Kontaktfläche der Kontaktelektrode realisiert. Dieser Aufbau hat jedoch generell den Nachteil, dass Zellen mit einer Heizkontakt-Geometrie einen vergleichseise hohen Leistungsbedarf aufweisen. Zum anderen schränkt das nasschemische Ätzverfahren die Auswahl der Elektrodenmaterialien erheblich ein.
- Demgegenüber besteht die Aufgabe der vorliegenden Erfindung darin, ein Verfahren zur Herstellung einer sublithographischen Kontaktstruktur anzugeben, durch welches eine Widerstandswechselmaterial-Speicherzelle realisiert werden kann, die mit vergleichsweise geringen elektrischen Strömen zwischen zwei Zuständen mit einem voneinander verschiedenen elektrischen Widerstand geschaltet werden kann. Zudem soll eine derartige Speicherzelle eine vergleichsweise kleine Geometrie, insbesondere laterale Abmessung, aufweisen, so dass eine weitere Miniaturisierung von Speicherbausteinen möglicht ist. Im Hinblick auf eine Massenfertigung derartiger Speicherbausteine soll ein derartiges Verfahren in einfacher Weise und kostengünstig durchgeführt werden können.
- Diese Aufgabe wird durch ein Verfahren zur Herstellung einer sublithographischen Kontaktstruktur einer Widerstandswechselmaterial-Speicherzelle gemäß dem unabhängigen Anspruch gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.
- Nach dem Vorschlag der Erfindung umfasst ein Verfahren zur Herstellung einer sublithographischen Kontaktstruktur einer Widerstandswechselmaterial-Speicherzelle, die ein Widerstandswechselmaterial und an das Widerstandswechselmaterial angrenzende erste und zweite Kontaktelektroden aufweist, die folgenden Schritte:
Zu Beginn wird ein durch herkömmliche, dem Fachmann bekannte Schritte einer front-end-of-line (FEOL)-Prozessierung fertig gestellter Halbleiter-Wafer, der wenigstens einen als erste Kontaktlektrode der Speicherzelle dienenden elektrischen Kontakt aufweist, bereitgestellt. Bei diesem elektrischen Kontakt kann es sich um einen Anschlusskontakt ("Plug") handeln, der beispielsweise aus Wolfram gefertigt ist, oder um eine auf den Plug aufgebrachte zusätzliche Kontaktelektrode, die beispielsweise aus TiW, TiSiN, TaSiN oder TiAlN gefertigt ist. - Anschließend wird eine Isolatorschicht aus einem isolierenden, dielektrischen Material auf dem Halbleiter-Wafer wenigstens über dessen elektrischen Kontakt abgeschieden. Obgleich weitere isolierende Schichten in dem Halbleiterbauelement vorhanden sein können, ist hier mit dem Ausdruck "Isolatorschicht" stets jene Schicht aus einem isolierenden, dielektrischen Material gemeint, welche auf dem Halbleiter-Wafer wenigstens über dessen elektrischen Kontakt abgeschieden ist. Die Isolatorschicht kann beispielsweise aus SiO2 oder SiN bestehen. Daraufhin wird eine Opferschicht aus einem leitenden, halbleitenden oder bevorzugt isolierenden, dielektrischen Material auf der Isolatorschicht abgeschieden. Bei dem Material der Opferschicht kann es sich beispielsweise um SiO2 oder SiN handeln. Dann wird auf der Opferschicht eine Ätzmaske geformt, bei welcher es sich beispielsweise um eine Fotolackmaske handeln kann.
- Anschließend wird unter Anwendung der Ätzmaske ein erstes Durchgangsloch in der Opferschicht oberhalb des elektrischen Kontakts des Halbleiter-Wafers ausgebildet. Das erste Durchgangsloch wird hierbei so gestaltet, dass dessen an die Isolatorschicht angrenzende Öffnung wenigstens eine sublithographische Abmessung in wenigstens einer ersten Richtung aufweist. Zur Ausbildung des ersten Durchgangslochs wird vorteilhaft ein Trockenätzverfahren eingesetzt, bei dem durch die Anwendung eines in geeigneter Weise ausgeglichenen physikalischen und chemischen Ätzbeitrags in einfacher Weise schräge Flanken geformt werden können, welche das Durchgangsloch zur ersten Isolatorschicht hin konisch verjüngen. Die Anwendung derartiger Trockenätzprozesse ist dem Fachmann bekannt (siehe z. B. C. Lii et al., "Process Characterisation for Tapered Contact Etch", J. Vac. Sci. Technol. B 19 (5), Sept./Okt. 2001) und muss deshalb hier nicht näher erläutert werden. Alternativ hierzu kann das erste Durchgangsloch auch durch Trockenätzen eines Durchgangslochs mit zueinander parallelen Flanken in der Opferschicht ausgebildet werden, wobei in diesem Fall zur Verringerung der lateralen Abmessung des ersten Durchgangslochs eine Spacerschicht auf der Opferschicht abgeschieden wird. Die Schichtdicke der Spacerschicht ist gering im Vergleich zur lateralen Abmessung des Durchgangslochs, so dass sich die Spacerschicht der beschichteten Oberfläche, einschließlich des Durchgangslochs, anschmiegt, ohne das Durchgangsloch vollständig zu füllen. In einer bevorzugten Ausführungsform wird die Spacerschicht konform abgeschieden, d. h. die Schichtdicke an der Seitenwand ist identisch mit der Schichtdicke auf der horizontalen Oberfläche. Die Spacerschicht wird anschließend noch anisotrop rückgeätzt, um das Durchgangsloch wieder freizulegen, ohne aber das Material an der Seitenwand zu entfernen. Dazu kann beispielsweise ein Trockenätzverfahren eingesetzt werden.
- Im Weiteren wird ein zweites Durchgangsloch in der Isolatorschicht gebildet, wobei das, wie vorstehend dargestellt hergestellte, erste Durchgangsloch der Opferschicht als Ätzmaske dient. Das zweite Durchgangsloch wird hierbei so ausgebildet, dass dessen an den elektrischen Kontakt des Halbleiter-Wafers angrenzende Öffnung wenigstens eine sublithographische Abmessung in wenigstens einer ersten Richtung aufweist, wobei diese kleiner ist als oder gleich ist zu der wenigstens einen sublitho graphische Abmessung in wenigstens einer ersten Richtung des ersten Durchgangslochs, also auch eine weitere Verkleinerung der wenigstens einen sublithographischen Abmessung des zweiten Durchgangslochs im Vergleich zur wenigstens einen sublithographischen Abmessung des ersten Durchgangslochs erreicht werden kann. Das zweite Durchgangsloch kann zu diesem Zweck – in analoger Weise wie das erste Durchgangsloch – mittels eines Trockenätzprozesses mit Ausbildung von schrägen Flanken oder, alternativ, mittels eines Trockenätzprozesses mit zueinander parallelen Flanken hergestellt werden.
- Werden das erste und/oder zweite Durchgangsloch in Form eines sich konisch verjüngenden Durchgangslochs ausgebildet, so weist das Durchgangsloch vorteilhaft im Querschnitt in einer durch die erste Richtung und einer auf der ersten Richtung senkrecht stehenden zweiten Richtung definierten Ebene eine im Wesentlichen trapezartige Form auf. Die Flanken des Durchgangslochs sind dabei vorzugsweise jeweils in einem Winkel α bezüglich der ersten Richtung, d. h. im Allgemeinen der Horizontalen angestellt, wobei der Winkel α vorzugsweise im Bereich von 45° bis 85°, und insbesondere bevorzugt im Bereich von 60° bis 85° liegt.
- Anschließend wird die Opferschicht wieder entfernt, was beispielsweise durch trockenchemisches Strippen erfolgen kann. Um die Opferschicht hinreichend definiert entfernen zu können, ist das Material der Opferschicht vorteilhaft verschieden von dem dielektrischen Material der Isolatorschicht.
- Anschließend wird eine Schicht aus einem Widerstandswechselmaterial auf der Isolatorschicht abgeschieden. Die Schicht aus einem Widerstandswechselmaterial kann hierbei konform zu dem zweiten Durchgangsloch abgeschieden werden. Alternativ hierzu, kann die Schicht aus einem Widerstandswechselmaterial auch so abgeschieden werden, dass das zweite Durchgangsloch im Wesentlichen vollständig verfüllt wird. In dem letztgenannten Fall wird die Schicht aus einem Widerstandswechselmaterial anschließend gegebenenfalls planarisiert, was beispielsweise durch chemisch-mechanisches Polieren (CMP) erfolgen kann. Ferner kann eine teilweise Rückätzung des Widerstandswechselsmaterials im Durchgangsloch vorteilhaft sein, da die zweite Kontaktelektrode dann in das teilweise rückgeätze Durchgangsloch eingebracht werden kann, wodurch eine Ladungsträgerfokussierung bewirkt wird.
- Schließlich wird eine Schicht aus einem elektrisch leitfähigen Material abgeschieden und strukturiert, wodurch die zweite Kontaktelektrode der Widerstandswechsel-Speicherzelle gebildet wird.
- Durch das erfindungsgemäße Verfahren kann somit in vorteilhafter Weise ein sublithographisches Durchgangsloch hergestellt werden, indem das erste Durchgangsloch, welches wenigstens eine sublithographische Abmessung aufweist, als eine Ätzmaske für das zweite Durchgangsloch verwendet wird. Das auf diese Weise erzeugte zweite Durchgangsloch, welches wenigstens teilweise mit dem Widerstandswechselmaterial verfüllt wird, kann somit, unabhängig von den lateralen Abmessungen des elektrischen Kontakts des Halbleiter-Wafers, ein sehr geringes Aspektverhältnis aufweisen, so dass auch sehr schmale Öffnungen in der Größenordnung von beispielsweise 20 nm mit den zur Verfügung stehenden Abscheidetechniken mit dem Widerstandswechselmaterial gefüllt werden können. Die wengistens teilweise Füllung des Durchgangslochs mit dem Widerstandswechselmaterial, welche als "active-in-via"- Technik bezeichnet wird, hat gegenüber einer im Stand der Technik bekannten Speicherzelle vom Bodenkontakttyp in vorteilhafter Weise einen wesentlich geringeren Leistungsbedarf. Weiterhin kann die Materialwahl für die Isolatorschicht ausschließlich nach thermischen/elektrischen Optimierungsgesichtspunkten erfolgen, ohne dass beispielsweise auf die Verfügbarkeit konformer Abscheideprozesse oder geeigneter Ätzprozesse zur Erzeugung schräger Flanken Rücksicht genommen werden muss.
- Bei einer vorteilhaften Ausgestaltung der Erfindung wird vor dem Abscheiden der Opferschicht eine Ätzstoppschicht, welche beispielsweise aus SiN besteht, auf der Isolatorschicht abgeschieden. Anschließend wird auf der Ätzstoppschicht die Opferschicht abgeschieden. Dies hat den Vorteil, dass die Opferschicht in besonders einfacher und genau definierter Weise entfernt werden kann.
- Gleichermaßen ist es von Vorteil, wenn die Opferschicht dicker ist als die Isolatorschicht, da hierdurch eine vorteilhafte große Verringerung des Aspektverhältnisses bei der Ausbildung des zweiten Durchgangslochs erreicht werden kann.
- Bei dem erfindungsgemäßen Verfahren ist die auf der Opferschicht ausgebildete Ätzmaske vorteilhaft so strukturiert, dass sie in wenigstens einer Richtung wenigstens eine photolithographisch (UV) erreichbare minimale Abmessung (F) aufweist. Erfindungsgemäß meint der Ausdruck "sublithographische Abmessung", wie er hier verwendet wird, eine lineare Abmessung, die kleiner ist als die mit den derzeitigen optisch (UV)-lithographischen Methoden erreichbare Abmessung, welche derzeit circa 100 nm beträgt. Erfindungsgemäß ist es von Vorteil, wenn die sublithographischen Abmessungen des ersten bzw zweiten Durchgangslochs weniger als 100 nm, vorzugsweise maximal 90 nm, stärker bevorzugt maximal 70 nm, und noch stärker bevorzugt maximal 65 nm betragen.
- Die Isolatorschicht weist vorteilhaft eine Schichtdicke im Bereich von 5 nm bis 300 nm auf. Die Widerstandswechselschicht weist vorteilhaft eine Schichtdicke im Bereich von 5 nm bis 100 nm auf. Die erste Kontaktelektrode weist vorteilhaft eine Schichtdicke im Bereich von 20 nm bis 700 nm auf. Die zweite Kontaktelektrode weist vorteilhaft eine Schichtdicke im Bereich von 50 nm bis 500 nm auf.
- Als Widerstandswechselmaterial im Sinne der vorliegenden Erfindung ist jedes Material zu sehen, das geeignet ist, in Antwort auf ausgewählte (bestimmbare) Energiepulse, beispielsweise elektrische Heizpulse, wenigstens zwei Zustände mit voneinander verschiedenen Widerstandswerten einzunehmen. Die wenigstens zwei Zustände mit einem unterschiedlichen elektrischen Widerstand können dabei verschiedenen strukturellen Phasenzuständen, wie einem allgemein amorphen Phasenzustand oder einem allgemein kristallinen Phasenzustand, zugeordnet werden, so dass ein Schalten zwischen den Zuständen mit einem unterschiedlichen elektrischen Widerstand mit einer Änderung des Phasenzustands einhergeht. Die amorphen bzw. kristallinen Phasenzustände entsprechen gemeinhin Zuständen mit einer verschiedenen Fernordnung. Grundsätzlich ist es jedoch auch möglich, dass die wenigstens zwei Zustände mit einem unterschiedlichen elektrischen Widerstand innerhalb eines einzigen, beispielsweise vollständig amorphen oder vollständig kristallinen, Phasenzustands unterschieden werden können. Typische Materialien, die als Widerstandswechselmaterial zur Verwendung in dem erfindungsgemäßen Verfahren geeignet sind, sind Phasenwechselmaterialien, wie beispielsweise Chalkogenid-Legierungen.
- Die erste Kontaktelektrode und/oder die zweite Kontaktelektrode der Speicherzelle können generell aus einem dem Fachmann bekannten, geeigneten Elektrodenmaterial gefertigt sein, welches beispielsweise W, TiN, Ta, TaN, TiW, TiSiN, TaSiN, TiON und TiAIN ist. Die Isolatorschicht ist vorteilhaft aus einem isolierenden, dielektrischen Material gefertigt, welches beispielsweise SiO2, ZnS-SiO2 oder SiN ist.
- In der durch das erfindungsgemäße Verfahren hergestellten sublithographischen Kontaktstruktur kann der elektrische Widerstand einer Kontaktelektrode größer sein als der elektrische Widerstand der Widerstandswechselschicht. Im Betrieb der sublithographischen Kontaktstruktur wird diese Kontaktelektrode dann als eine Heizelektrode zur Erzeugung von Joulescher Wärme zur Heizung der Widerstandswechselschicht verwendet. In diesem Fall ist es vorteilhaft, wenn diese Kontaktelektrode aus einem auf Kohlenstoff basierenden Material besteht bzw. umfasst.
- Erfindungsgemäß ist es besonders vorteilhaft, wenn die zweite Kontaktelektrode so ausgebildet wird, dass sie einen in das zweite Durchgangsloch ragenden Vorsprung aufweist. Die vorspringende Form der zweiten Kontaktelektrode bewirkt dabei während des Betriebs der sublithographischen Kontaktstruktur einen elektrischen Spitzeneffekt, wodurch in Folge einer Feldüberhöhung eine Ladungsträgerfokussierung auftritt. Hierdurch kann eine grenzflächenfreie Strompfadbegrenzung erzielt werden, was eine unerwünschte Dissipation elektrischer Ströme im Widerstandswechselmaterial vermindert, so dass die zum Schreiben, Löschen und Lesen des Widerstandswechselmaterial nötigen Ströme reduziert werden können. Die zweite Kontaktelektrode kann dabei, im Querschnitt betrachtet, im Wesentli chen dreiecksförmig ausgebildet sein, was besonders effektiv im Hinblick auf den bewirkten elektrischen Spitzeneffekt ist.
- Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird. Gleiche bzw. gleichwirkende Elemente sind in den Zeichnungen mit den gleichen Bezugszeichen versehen.
-
1A und1B zeigen in schematischer Weise herkömmliche Widerstandswechsel-Speicherzellen; -
2A bis2H veranschaulichen in schematischer Weise Varianten des erfindungsgemäßen Verfahrens zur Herstellung einer sublithographischen Kontaktstruktur; -
3A und3B veranschaulichen in schematischer Weise eine weitere Variante zu den in2A bis2H gezeigten Varianten; -
4 zeigt in schematischer Weise eine erste Ausführungsform einer durch das erfindungsgemäße Verfahren hergestellten Speicherzelle; -
5 zeigt in schematischer Weise eine zweite Ausführungsform einer durch das erfindungsgemäße Verfahren hergestellten Speicherzelle; -
6 zeigt ein Diagramm, in welchem die elektrische Leistung des Löschstroms versus der charakteristischen Abmessung L der Kontaktstruktur bei einer im Stand der Technik bekannten Speicherzelle sowie bei zwei Ausführungsformen von durch das erfindungsgemäße Verfahren hergestellten Speicherzellen dargestellt ist. - Die
1A und1B , worin zwei im Stand der Technik bekannte Phasenwechsel-Speicherzellen dargestellt sind, wurden bereits eingangs beschrieben. - Die
2A bis2H zeigen in schematischer Weise erfindungsgemäße Prozessschritte zur Herstellung einer sublithographischen Kontaktstruktur. Wie2A zu entnehmen ist, wird zunächst ein Si-Substrat (nicht gezeigt) mit einem elektrischen Anschlusskontakt10 aus beispielsweise Wolfram und einer darauf aufgebrachten Kontaktelektrode11 aus TiW, die als erste Kontaktelektrode der Speicherzelle dient, bereitgestellt. Der Anschlusskontakt10 und die erste Kontaktelektrode11 sind seitlich von einer isolierenden Schicht9 aus SiO2 umgeben. Auf der ersten Kontaktelektrode11 und der diese seitlich umgebenden isolierenden Schicht9 wird eine Isolatorschicht12 aus beispielsweise SiO2 abgeschieden. Auf der Isolatorschicht12 wird optional eine Ätzstoppschicht13 aus beispielsweise SiN abgeschieden. Daraufhin wird auf der Ätzstoppschicht13 eine Opferschicht14 aus beispielsweise SiO2 abgeschieden. Die Opferschicht14 ist hierbei wesentlich dicker als die Isolatorschicht12 bzw. die Ätzstoppschicht13 . Auf die Opferschicht14 wird eine Ätzmaske15 , welche mit einer Struktur16 einer minimalen lithographischen Abmessung F versehen ist, gebildet. - Daraufhin wird unter Verwendung der Ätzmaske
15 ein erstes Durchgangsloch17 in der Opferschicht14 oberhalb der ersten Kontaktelektrode11 ausgebildet. Zur Ausbildung des ersten Durchgangslochs17 wird ein Trockenätzverfahren eingesetzt, durch welches ein Durchgangsloch in Form eines sich zur Isolatorschicht hin konisch verjüngenden Durchgangslochs ausgebildet wird, wobei das erste Durchgangsloch17 so ausgebildet wird, dass dessen an die Ätzstoppschicht13 angrenzende Öffnung wenigstens eine sublithographische Abmessung S1 in wenigstens einer ersten Richtung (X) aufweist. Bei der Ätzung des ersten Durchgangslochs17 bewirkt die Ätzstoppschicht13 eine Beendigung des Ätzvorgangs. Die Ätzmaske15 wird hierbei oder anschließend entfernt. - Wie
2C zu entnehmen ist, wird anschließend die Struktur des ersten Durchgangslochs17 unter Verwendung eines Trockenätzprozesses durch die Ätzstoppschicht13 transferiert. Anschließend wird durch Weiterätzen mit einem geeigneten Trockenätzprozess ein zweites Durchgangsloch18 in der Isolatorschicht12 erzeugt, wobei die erste Kontaktelektrode11 als Ätzstoppschicht dient. Dadurch, dass das erste Durchgangsloch17 als eine Ätzmaske zum Ätzen des zweiten Durchgangslochs18 dient, weist die an die erste Kontaktelektrode11 angrenzende Öffnung des zweiten Durchgangslochs18 eine sublithographische Abmessung S2 auf, die kleiner oder gleich der sublithographischen Abmessung S1 des ersten Durchgangslochs17 ist. Um die sich konisch verjüngende Form des ersten Durchgangslochs17 bzw. des zweiten Durchgangslochs18 zu erreichen, wird ein Trockenätzverfahren durchgeführt, in welchem ein ausgeglichener physikalischer bzw. chemischer Abtrag zu schrägen Flanken mit einer sich verjüngender Form des Durchgangslochs führt. - Wie
2D zu entnehmen ist, wird anschließend die Opferschicht14 entfernt, was beispielsweise durch trockenchemisches Strippen erfolgen kann. Daraufhin wird eine Schicht19 aus einem Phasenwechselmaterial, zum Beispiel eine Chalkogenid-Legierung, auf der Ätzstoppschicht13 abgeschieden, wobei das zweite Durchgangsloch18 im We sentlichen vollständig verfüllt wird. Das Phasenwechselmaterial kann beispielsweise durch Sputtern abgeschieden werden, da das Aspektverhältnis des zweiten Kontaktlochs beliebig unkritisch gewählt werden kann. - Wie
2E zu entnehmen ist, wird die Schicht19 aus einem Phasenwechselmaterial anschließend planarisiert, was beispielsweise durch chemisch-mechanisches Polieren (CMP) erfolgen kann. Dann wird auf dem Phasenwechselmaterial19 und auf der Ätzstoppschicht13 eine Schicht20 aus einem elektrisch leitfähigen Material, beispielsweise Wolfram, abgeschieden. -
2F veranschaulicht eine Variante gegenüber den in2D und2E gezeigten Prozessschritten, bei welcher die Schicht19 aus einem Phasenwechselmaterial konform abgeschieden wird, wobei das Durchgangsloch18 lediglich teilweise verfüllt wird. Ohne eine Planarisierung wird auf der Phasenwechselmaterialschicht19 die Schicht20 aus einem elektrisch leitfähigen Material, beispielsweise Wolfram, abgeschieden. Hierdurch bildet sich ein Vorsprung21 aus. - Wie den
2G und2H zu entnehmen ist, wird die Schicht20 aus einem elektrisch leitfähigen Material anschließend strukturiert, um die zweite Kontaktelektrode der Speicherzelle zu formen.2G entspricht hierbei der Variante, bei welcher die Schicht19 aus einem Phasenwechselmaterial das zweite Durchgangsloch18 vollständig verfüllt und anschließend planarisiert wurde.2H entspricht der Variante, bei welcher die Schicht19 aus einem Phasenwechselmaterial konform abgeschieden wurde und die Schicht20 aus einem elektrisch leitfähigen Material mit einem in das zweite Durchgangsloch18 ragenden Vorsprung21 versehen ist. Dabei kann das Widerstandswech selmaterial ebenfalls z. B. lithographisch strukturiert werden, wie in2H gezeigt ist. In der letztgenannten Variante bewirkt die vorspringende Form der zweiten Kontaktelektrode in äußerst vorteilhafter Weise während des Betriebs der sublithographischen Kontaktstruktur einen elektrischen Spitzeneffekt. - In den
3A und3B ist eine Variante zur Ausbildung des ersten Durchgangslochs17 in der Opferschicht14 in schematischer Weise dargestellt. Die in den3A und3B gezeigte Variante kann jedoch gleichermaßen zur Ausbildung des zweiten Durchgangslochs18 in der Isolatorschicht12 eingesetzt werden. Hierbei wird das Durchgangsloch durch ein Trockenätzverfahren geformt, in welchem ein geeignet gewählter physikalischer bzw. chemischer Abtrag zu senkrechten Flanken, das heißt, zu zueinander im Wesentlichen parallelen Flanken führt. Anschließend wird eine bevorzugt konforme Spacerschicht22 , welche beispielsweise aus SiO2 oder SiN besteht, abgeschieden. Wie3B zu entnehmen ist, wird die Spacer-Schicht22 anschließend anisotrop rückgeätzt, was dazu führt, dass Material von der Spacerschicht22 lediglich an den senkrechten Flanken des Durchgangslochs17 verbleibt und hierdurch die laterale Abmessung des Durchgangslochs17 verringert. Durch das an den Flanken des Durchgangslochs17 abgeschiedene Spacermaterial22 kann somit eine sublithographische Abmessung S1 an der der Ätzstoppschicht13 angrenzenden Öffnung erreicht werden, so dass durch das mittels des Spacermaterials22 verkleinerte Durchgangsloch17 eine sublithographische Ätzmaske zur Ausbildung des zweiten Durchgangslochs18 in der Isolatorschicht12 bereitgestellt wird. -
4 zeigt eine erste Ausführungsform einer sublithographischen Kontaktstruktur einer Widerstandswechsel- Speicherzelle, welche durch das erfindungsgemäße Verfahren hergestellt ist. In der in4 gezeigten Ausführungsform wurde auf einem Si-Substrat23 , auf dem ein Anschlusskontakt10 aus Wolfram und eine erste Kontaktelektrode11 aus TiW ausgebildet sind, welche seitlich von einer isolierenden Schicht9 aus SiO2 umgeben sind, eine Isolatorschicht12 aus SiO2 abgeschieden. In der Isolatorschicht12 ist ein zweites Durchgangsloch18 ausgebildet, welches vollständig mit einem Phasenwechselmaterial19 verfüllt ist. Auf dem Phasenwechselmaterial19 bzw. der Isolatorschicht12 ist eine zweite Kontaktelektrode20 abgeschieden, welche seitlich von einer isolierenden Schicht24 aus beispielsweise SiO2 umgeben ist. Die Kontaktflächen des Phasenwechselmaterials19 zur ersten Kontaktelektrode11 bzw. zur zweiten Kontaktelektrode20 weisen jeweils wenigstens in einer Richtung (X-Richtung) betrachtet, eine sublithographische Abmessung auf. Die Flanken des Durchgangslochs18 sind im Wesentlichen trapezförmig ausgebildet und verjüngen sich in Y-Richtung. Die Flanken des Durchgangslochs18 sind hierbei jeweils in einem Winkel α zur X-Richtung angestellt, wobei der Winkel α circa 75° beträgt. -
5 zeigt eine zweite Ausführungsform der sublithographischen Kontaktstruktur einer Speicherzelle, welche durch das erfindungsgemäße Verfahren hergestellt wurde. Um unnötige Wiederholungen zu vermeiden, wird lediglich der strukturelle Unterschied zu der in4 gezeigten Ausführungsform erläutert. In der in5 gezeigten zweiten Ausführungsform der sublithographischen Kontaktstruktur weist die zweite Kontaktelektrode20 einen in das zweite Durchgangsloch18 der Isolatorschicht12 ragenden Vorsprung21 auf. Der Vorsprung21 der zweiten Kontaktelektrode20 ist im Querschnitt einer durch die X- und Y-Richtungen aufgespannten Ebene im Wesentlichen dreiecksförmig ausgebildet. Hierdurch kann in äußerst vorteilhafter Weise eine elektrische Spitzenwirkung des Vorsprungs 21 im Betrieb der sublithographischen Kontaktstruktur erzielt werden. -
6 zeigt ein Diagramm, in welchem die elektrische Leistung Preset in Milliwatt (mW) gegenüber der charakteristischen Abmessung L (nm) von drei verschiedenen Varianten von Kontaktstrukturen von Widerstandswechsel-Speicherzellen gezeigt ist. Die Dreiecke entsprechen hierbei der in1A gezeigten herkömmlichen Kontaktstruktur, während die Rechtecke und Kreise einer durch das erfindungsgemäße Verfahren hergestellten Kontaktstruktur entsprechen. Bezüglich der durch das erfindungsgemäße Verfahren hergestellten Kontaktstrukturen, beziehen sich die Rechtecke auf eine Variante, bei welcher das Widerstandswechselmaterial19 im zweiten Durchgangsloch18 der Isolatorschicht12 nach dem Planarisierungsschritt zusätzlich teilweise rückgeätzt wurde, so dass die zweite Kontaktelektrode20 teilweise in das zweite Durchgangsloch18 eintreten kann, während die Kreise zu der in5 gezeigten Variante gehören. - Der Leistungsbedarf Preset der verschiedenen Varianten von Kontaktstrukturen wurde hierbei durch eine numerische Simulation der elektrothermischen Eigenschaften bestimmt. Wie dem Diagramm von
6 insbesondere zu entnehmen ist, kann durch die erfindungsgemäß hergestellten Kontaktstrukturen sowohl im lithographischen Bereich wie auch im sublithographischen Bereich gegenüber der herkömmlichen Kontaktstruktur eine deutliche Reduzierung des Leistungsbedarfs zum Löschen der Speicherzellen erreicht werden. Bei den beiden durch das erfindungsgemäße Verfahren hergestellten "aktive-in-via"-Strukturen ist zudem zu erkennen, dass durch die Ladungsträgerfokussierung auf grund des Vorsprungs21 der zweiten Kontaktelektrode20 ein verringerter Leistungsbedarf bewirkt wird. - Ergänzend sei erwähnt, dass bei der Herstellung der sublithographischen Kontaktstruktur gemäß dem Verfahren der Erfindung nach erfolgter Strukturierung der zweiten Kontaktelektrode
20 herkömmliche Prozessschritte einer back-end-of-line-Prozessierung zur Erzeugung weiterer Isolierungen, Metallverdrahtungsebenen sowie Passivierungsschichten, durchgeführt werden können. -
- 1
- Phasenwechselmaterial
- 2
- Deckelektrode
- 3
- Bodenelektrode
- 4
- Heizelektrode
- 5
- programmierbares Volumen
- 6
- Deckelektrodenkontakt
- 7
- Metallleitung
- 8
- Metallleitung
- 9
- Isolatorschicht
- 10
- Plaque
- 11
- erste Kontaktelektrode
- 12
- Isolatorschicht
- 13
- Ätzstoppschicht
- 14
- Opferschicht
- 15
- Ätzmaske
- 16
- Ätzmaskenöffnung
- 17
- erstes Durchgangsloch
- 18
- zweites Durchgangsloch
- 19
- Phasenwechselmaterial-Schicht
- 20
- zweite Kontaktelektrode
- 21
- Vorsprung
- 22
- Spacer-Schicht
- 23
- Si-Substrat
- 24
- Isolierschicht
Claims (21)
- Verfahren zur Herstellung einer sublithographischen Kontaktstruktur einer ein Widerstandswechselmaterial (
19 ) und an das Widerstandswechselmaterial (19 ) angrenzende erste und zweite Kontaktelektroden (11 ,20 ) aufweisenden Speicherzelle in einem Halbleiterbauelement, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – Bereitstellen eines front-end-of-line (FEOL) fertig prozessierten Halbleiter-Wafers mit wenigstens einem als erste Kontaktelektrode dienenden elektrischen Kontakt (11 ); – Abscheiden einer Isolatorschicht (12 ) aus einem dielektrischen Material auf dem Halbleiter-Wafer; – Abscheiden einer Opferschicht (14 ) aus einem leitenden, halbleitenden oder vorzugsweise isolierenden Material auf der Isolatorschicht (12 ); – Ausbilden einer Ätzmaske (15 ) auf der Opferschicht (14 ); – Ausbilden eines ersten Durchgangslochs (17 ) in der Opferschicht (14 ) oberhalb des elektrischen Kontakts (11 ) des Halbleiter-Wafers, wobei die an die Isolatorschicht (12 ) angrenzende Öffnung des ersten Durchgangslochs (17 ) wenigstens eine sublithographische Abmessung (S1) in wenigstens einer ersten Richtung (X) aufweist; – Ausbilden eines zweiten Durchgangslochs (18 ) in der Isolatorschicht (12 ), wobei das erste Durchgangsloch (17 ) der Opferschicht (14 ) als Ätzmaske verwendet wird, und wobei die an den elektrischen Kontakt (11 ) des Halbleiter-Wafers angrenzende Öffnung des zweiten Durchgangslochs (18 ) wenigstens eine sublithographische Abmessung (S2) in wenigstens einer ersten Richtung (X) aufweist, welche kleiner oder gleich der wenigstens einen sublithographischen Abmessung (S1) in wenigstens einer ersten Richtung (X) des ersten Durchgangslochs (17 ) ist; – Entfernen der Opferschicht (14 ); – Abscheiden einer Schicht (19 ) aus einem Widerstandswechselmaterial auf der Isolatorschicht (12 ); – Abscheiden und Strukturieren einer Schicht aus einem elektrisch leitfähigen Material zur Ausbildung der zweiten Kontaktelektrode (20 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das dielektrische Material der Isolatorschicht (
12 ) von dem dielektrischen Material der Opferschicht (14 ) verschieden ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Abscheiden der Opferschicht (
14 ) eine Ätzstoppschicht (13 ) auf der Isolatorschicht (12 ) abgeschieden wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Durchgangsloch (
17 ) in Form eines sich zur Isolatorschicht (12 ) hin konisch verjüngenden Durchgangslochs mittels Trockenätzen ausgebildet wird. - Verfahren nach einem der vorhergehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Ausbilden des ersten Durchgangslochs (
17 ) die folgenden Schritte umfasst: – Trockenätzen eines Durchgangslochs mit zueinander parallelen Flanken in der Opferschicht (14 ); – Abscheiden einer vorzugsweise konformen Spacerschicht (22 ) auf der Opferschicht (14 ); – anisotropes Rückätzen der Spacerschicht (22 ) durch Trockenätzen. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Durchgangsloch (
18 ) in Form eines sich zur ersten Kontaktelektrode (11 ) hin konisch verjüngenden Durchgangslochs mittels Trockenätzen ausgebildet wird. - Verfahren nach einem der vorhergehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Ausbilden des zweiten Durchgangslochs (
18 ) die folgenden Schritte umfasst: – Trockenätzen eines Durchgangslochs mit zueinander im Wesentlichen parallelen Flanken in der Isolatorschicht (12 ); – Abscheiden einer vorzugsweise Spacerschicht auf der Isolatorschicht (12 ); – anisotropes Rückätzen der Spacerschicht durch Trockenätzen. - Verfahren nach einem der Ansprüche 4 oder 6, dadurch gekennzeichnet, dass das Durchgangsloch im Querschnitt in einer durch die erste Richtung (X) und einer auf der ersten Richtung senkrecht stehenden zweiten Richtung (Y) definierten Ebene im Wesentlichen trapezförmig ausgebildet wird.
- Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Flanken des Durchgangslochs jeweils in einem Winkel a bezüglich der ersten Richtung (X) angestellt sind, wobei der Winkel a im Bereich von 45° bis 85°, und insbesondere im Bereich von 60° bis 85°, liegt.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Opferschicht (
14 ) durch trockenchemisches Strippen entfernt wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht (
19 ) aus einem Widerstandswechselmaterial konform abgeschieden wird. - Verfahren nach einem der vorhergehenden Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Schicht (
19 ) aus einem Widerstandswechselmaterial so abgeschieden wird, dass das zweite Durchgangsloch (18 ) im Wesentlichen vollständig verfüllt wird. - Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Schicht (
19 ) aus einem Widerstandswechselmaterial planarisiert wird. - Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Widerstandswechselmaterial wenigstens teilweise rückgeätzt wird.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Opferschicht (
14 ) dicker ist als die Isolatorschicht (12 ). - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ätzmaske (
15 ) auf der Opferschicht (14 ) in wenigstens einer Richtung (X) wenigstens eine photolithographisch (UV) erreichbare minimale Abmessung (F) aufweist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die sublithographische Abmessung weniger als 100 nm, vorzugsweise maximal 90 nm, stärker bevorzugt maximal 70 nm und noch stärker bevorzugt maximal 65 nm beträgt.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Isolatorschicht (
12 ) eine Schichtdicke im Bereich von 5 nm bis 300 nm aufweist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Widerstandswechselschicht (
19 ) eine Schichtdicke im Bereich von 5 nm bis 100 nm aufweist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Kontaktelektrode (
11 ) eine Schichtdicke im Bereich von 20 nm bis 70 nm aufweist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Kontaktelektrode (
20 ) eine Schichtdicke im Bereich von 50 nm bis 500 nm aufweist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004031742A DE102004031742A1 (de) | 2004-06-30 | 2004-06-30 | Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004031742A DE102004031742A1 (de) | 2004-06-30 | 2004-06-30 | Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004031742A1 true DE102004031742A1 (de) | 2006-01-19 |
Family
ID=35508046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004031742A Ceased DE102004031742A1 (de) | 2004-06-30 | 2004-06-30 | Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einem Halbleiterbauelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102004031742A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007014979A1 (de) * | 2007-03-08 | 2008-09-11 | Qimonda Ag | Kohlenstoff-Speicher |
DE102013101191A1 (de) * | 2012-11-09 | 2014-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Widerstandsvariable Speicherstruktur und Verfahren zur Ausbildung Dieser |
DE102008030419B4 (de) * | 2007-06-29 | 2020-06-18 | Globalfoundries Inc. | Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998036446A2 (en) * | 1996-10-02 | 1998-08-20 | Micron Technology, Inc. | A method for fabricating a small area of contact between electrodes |
EP1339110A1 (de) * | 2002-02-20 | 2003-08-27 | STMicroelectronics S.r.l. | Phasenwechsel-Speicherzelle sowie deren Herstellungsverfahren mittels Minigräben |
US20030215978A1 (en) * | 2001-09-19 | 2003-11-20 | Jon Maimon | Method for making tapered opening for programmable resistance memory element |
US20040113181A1 (en) * | 2002-12-13 | 2004-06-17 | Wicker Guy C. | Lateral phase change memory and method therefor |
-
2004
- 2004-06-30 DE DE102004031742A patent/DE102004031742A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998036446A2 (en) * | 1996-10-02 | 1998-08-20 | Micron Technology, Inc. | A method for fabricating a small area of contact between electrodes |
US20030215978A1 (en) * | 2001-09-19 | 2003-11-20 | Jon Maimon | Method for making tapered opening for programmable resistance memory element |
EP1339110A1 (de) * | 2002-02-20 | 2003-08-27 | STMicroelectronics S.r.l. | Phasenwechsel-Speicherzelle sowie deren Herstellungsverfahren mittels Minigräben |
US20040113181A1 (en) * | 2002-12-13 | 2004-06-17 | Wicker Guy C. | Lateral phase change memory and method therefor |
Non-Patent Citations (1)
Title |
---|
CELII,F.G. et al.: "Process Characterisation for Tapered Contact Etch", J. Vac. Sci. Technol. B 19 (5), Sept./Okt.(2001), S.1845-1851 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007014979A1 (de) * | 2007-03-08 | 2008-09-11 | Qimonda Ag | Kohlenstoff-Speicher |
US7728405B2 (en) | 2007-03-08 | 2010-06-01 | Qimonda Ag | Carbon memory |
DE102007014979B4 (de) * | 2007-03-08 | 2011-04-21 | Qimonda Ag | Integrierter Schaltkreis mit Kohlenstoff-Speicherschicht, Verfahren zur Herstellung, Speichermodul und Computersystem |
DE102008030419B4 (de) * | 2007-06-29 | 2020-06-18 | Globalfoundries Inc. | Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement |
DE102013101191A1 (de) * | 2012-11-09 | 2014-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Widerstandsvariable Speicherstruktur und Verfahren zur Ausbildung Dieser |
US8921818B2 (en) | 2012-11-09 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure |
DE102013101191B4 (de) | 2012-11-09 | 2022-03-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiterstruktur aufweisend widerstandsvariable Speicherstruktur und Verfahren zur Ausbildung Dieser |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005001902B4 (de) | Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle | |
DE69724478T2 (de) | Verfahren zur Herstellung eines kleinflächigen Kontakts zwischen Elektroden | |
EP1708292B1 (de) | Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren | |
DE102008016522B4 (de) | Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle | |
DE102008030419B4 (de) | Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement | |
DE60312040T2 (de) | Elektrische vorrichtung mit phasenwechselmaterial und parallelheizung | |
DE10297191B4 (de) | Phasenwechselmaterial-Speicherbauteil und Verfahren zur Herstellung | |
DE10339070B4 (de) | Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher | |
EP1687855B1 (de) | Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers | |
DE69827598T2 (de) | Speicherelement mit energiesteuerungsmechanismus | |
DE102006041849A1 (de) | Elektrisch wiederbeschreibbares nicht-flüchtiges Speicherelement und Verfahren zu dessen Herstellung | |
DE102004059428A1 (de) | Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur | |
DE102004052611A1 (de) | Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle | |
DE102008029319A1 (de) | Integrierte Schaltung mit Mehrschichtelektrode | |
DE102008033353A1 (de) | Integrierte Schaltung, die ein unter Druck eingefülltes, seine Resistivität änderndes Material aufweist | |
DE112011101925T5 (de) | Integration eines Phasenwechselspeicherprozesses mit einer Maske | |
DE112006000072T5 (de) | Phasenwechselspeicherzelle, die durch ein Strukturschrumpfungsmaterialverfahren definiert wird | |
DE112010004406B4 (de) | Phasenwechsel-Speichervorrichtung geeignet zum Betrieb bei hoher Temperatur und Verfahren zum Betreiben derselben | |
DE102008018741A1 (de) | Integrierte Schaltung, die eine Spacer-Materialschicht einschliesst | |
DE102004041893B4 (de) | Verfahren zur Herstellung von Speicherbauelementen (PCRAM) mit Speicherzellen auf der Basis einer in ihrem Phasenzustand änderbaren Schicht | |
DE102006038077A1 (de) | Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind | |
DE102008027728A1 (de) | Integrierte Schaltung mit über Abstandshalter definierter Elektrode | |
DE102004011430A1 (de) | Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung | |
DE102004061548A1 (de) | Integration von 1T1R-CBRAM-Speicherzellen | |
DE102008029298A1 (de) | Integrierte Schaltung mit einem Elektrodenboden und Elektrodenseitenwand kontaktierenden Kontakt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |