CN104241525A - 可变电阻存储器件及其制造方法 - Google Patents

可变电阻存储器件及其制造方法 Download PDF

Info

Publication number
CN104241525A
CN104241525A CN201310582995.2A CN201310582995A CN104241525A CN 104241525 A CN104241525 A CN 104241525A CN 201310582995 A CN201310582995 A CN 201310582995A CN 104241525 A CN104241525 A CN 104241525A
Authority
CN
China
Prior art keywords
insulating barrier
hole
distance piece
height
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310582995.2A
Other languages
English (en)
Inventor
郑夏彰
李恩侠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104241525A publication Critical patent/CN104241525A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种可变电阻存储器件及其制造方法。所述可变电阻存储器件包括：多层绝缘层，形成在形成有下电极的半导体衬底上，并且包括直径在第一高度或更高处增大的多个孔；可变电阻材料层，形成在下电极上至每个孔的第二高度；以及上电极，形成在可变电阻材料层上以掩埋在每个孔中。

Description

可变电阻存储器件及其制造方法
相关申请的交叉引用
本申请要求于2013年6月21日向韩国专利局提交的申请号为10-2013-0071497的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思的各种实施例涉及一种非易失性存储器件，且更具体而言，涉及一种可变电阻存储器件及其制造方法。
背景技术
近年，需要呈现出高性能和低功率的半导体器件。根据这种需求，已经研究了刷新不是必要的下一代半导体存储器件。下一代非易失性半导体存储器件的典型实例是可变电阻存储器件。例如，可变电阻存储器件包括：相变随机存取存储器（PCRAM）、阻变随机存取存储器（ReRAM）、磁性随机存取存储器（MRAM）、自旋转移力矩磁阻随机存取存储器（STTMRAM）和聚合物随机存取存储器（PoRAM）。
可变电阻存储器件通过将构成数据存储单元的相变材料分别控制成结晶状态或非晶状态，来执行存储器操作以具有设定状态或复位状态。
已经进行尝试来减小复位电流，即在可变电阻存储器件中将相变材料转换成非晶状态需要的电流。更具体地，为了减小可变电阻存储器件中的复位电流，越来越多地尝试减小下电极和数据存储单元之间的接触面积。
近年，由于可变电阻存储器件的高集成，已经进行了单元收缩来防止存储单元中的数据存储单元之间的冲突，即干扰。然而，如果利用当前的工艺，则在确保数据存储单元和上电极之间足够的覆盖余量方面存在限制。
发明内容
本发明的各种示例性实施例涉及一种可以减小复位电路的可变电阻存储器件及其制造方法。
根据本发明的示例性实施例的一个方面，提供了一种可变电阻存储器件。所述可变电阻存储器件包括：多层绝缘层，形成在形成有下电极的半导体衬底上，并且包括直径在第一高度或更高处增大的多个孔；可变电阻材料层，形成在下电极上至每个孔的第二高度；以及上电极，形成在可变电阻材料层上以掩埋在每个孔中。
根据另一个示例性实施例的一个方面，提供了一种制造可变电阻存储器的方法。所述方法可以包括以下步骤：在半导体衬底上形成下电极；在下电极上形成第一绝缘层；在第一绝缘层上形成具有孔的第二绝缘层；在孔的侧壁上形成第一间隔件和第二间隔件；形成延伸孔，所述延伸孔从形成在第二绝缘层中的孔延伸至第一绝缘层，以暴露下电极的上表面的一部分；在延伸孔中的下电极上形成可变电阻材料层至延伸孔的第一高度；以及在可变电阻材料层上形成上电极以掩埋在孔中。
在以下标题为“具体实施方式”的部分描述这些和其他的特征、方面以及实施例。
附图说明
通过以下结合附图的详细描述，可以更清楚地理解本发明主题的以上和其他的特征、方面和其他的优点，其中：
图1是说明根据本发明构思的一个实施例的可变电阻存储器件的结构的截面图；以及
图2A至2H是说明一种制造根据本发明构思的一个实施例的可变电阻存储器件的方法的截面图。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施例。
本文参照截面图描述示例性实施例，截面图是示例性实施例（以及中间结构）的示意性图示。照此，可以预料到图示的形状变化缘于例如制造技术和/或公差。因而，示例性实施例不应被解释为局限于本文所说明的区域的特定形状，而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。附图中的相同的附图标记表示相同的元件。也应理解的是，当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，也可以存在中间层。另外，只要未在句子中特意提出，单数形式可以包括复数形式。
图1是根据本发明构思的一个实施例的可变电阻存储器件的结构的截面图。
如图1所示，根据本发明构思的一个实施例的可变电阻存储器件可以包括形成在半导体衬底110上的N+型基区120。第一层间绝缘层130形成在N+型基区120上且包括多个孔。包括N型区141和P型区142的开关器件140形成在第一层间绝缘层130中形成的每个孔中。下电极150形成在第一层间绝缘层130中形成的每个孔中的开关器件140上。包括多个孔的第二层间绝缘层160形成在形成有开关器件140和下电极150的第一层间绝缘层130上。形成在第二层间绝缘层160中的每个孔具有比形成在第一层间绝缘层130中的每个孔更小的直径。可变电阻材料层170形成在第二层间绝缘层160中形成的每个孔中。包括多个孔的第三层间绝缘层180形成在形成有可变电阻材料层170的第二层间绝缘层160上。形成在第三层间绝缘层180中的每个孔被形成为具有以下的形状：对于从第二层间绝缘层160的上表面至预定高度（即，约第三层间绝缘层180的1/3高度）的部分，第三层间绝缘层180中的每个孔的直径与形成在第二层间绝缘层160中的每个孔的直径基本相同。第三层间绝缘层180中的每个孔的直径从预定的高度处，朝着第三层间绝缘层180的上表面增大。上电极190形成在第三层间绝缘层180中形成的每个孔中。附图标记185、195分别是第一间隔件和第二间隔件，并且可以形成第一间隔件185和第二间隔件195来防止单元之间的干扰。在图1中，包括N型区141和P型区142的PN二极管被示为开关器件140，但是开关器件140不限于此。开关器件140可以是肖特基二极管、或者除了二极管以外的MOS晶体管。
形成在第二层间绝缘层160中的孔的直径被形成为小于形成在第一层间绝缘层130中的孔的直径，以减小下电极150和可变电阻材料层170之间的接触面积，且因而减小复位电流。
将参照图2A至2H来详细地描述一种制造具有根据本发明构思的一个实施例的结构的可变电阻存储器件的方法。
图2A至2H是说明一种制造根据本发明构思的一个实施例的可变电阻存储器件的方法的截面图。
如图2A中所示，一种制造根据本发明构思的一个实施例的可变电阻存储器件的方法包括以下步骤：提供半导体衬底110；以及通过将N型杂质注入到提供的半导体衬底110的上部中来形成用作字线的N+型基区120。在N+型基区120上形成包括孔的第一层间绝缘层130，在孔中形成包括N型区141和P型区142的开关器件140，以及在孔中开关器件140上形成下电极150。
将第二层间绝缘层160和第三层间绝缘层180沉积在形成有开关器件140和下电极150的第一层间绝缘层130上。多个孔H通过光刻工艺形成在第三层间绝缘层180中，使得每个孔H形成在与形成下电极150的位置对应的位置中。形成在第三层间绝缘层180中的孔H可以被形成为具有倾斜，使得在孔H下部中的直径小于其上部的直径。孔H的倾斜可以在80度至90度的范围中。形成具有倾斜的孔H可以导致容易形成间隔件。此外，第二层间绝缘层160和第三层间绝缘层180可以由具有不同刻蚀特性的材料形成。例如，第二层间绝缘层160可以包括氮化物材料，而第三层间绝缘层180可以包括氧化物材料。
如图2B中所示，第一间隔件材料185沿着第三层间绝缘层180的表面和孔H的内表面来沉积，然后第二间隔件材料195沉积在第一间隔件材料185上。第一间隔件材料185可以包括与第二层间绝缘层160相同的材料，例如氮化物材料，第二间隔件材料195可以包括与第三层间绝缘层180相同的材料，例如氧化物材料。
如图2C中所示，利用第一间隔件材料185和第二间隔件材料195之间的刻蚀选择性的差异，来选择性刻蚀第二间隔件材料195的一部分，以例如仅保留在孔H的内侧壁上。为了选择性刻蚀第二间隔件材料195，利用在30sccm至100sccm范围的C4F6和在30sccm至100sccm范围的C3F8。可以进一步注入氧气（O2）或氩气（Ar）以使得更容易执行刻蚀工艺。
如图2D中所示，利用第一间隔件材料185和第二间隔件材料195之间的刻蚀选择性的差异，来选择性刻蚀第一间隔件材料185的一部分，即沉积在第三层间绝缘层180的上表面上和形成在孔H的底部上的第一间隔件材料185。为了选择性地刻蚀第一间隔件材料185，在3mT至90mT范围的压力下，利用CH3F和O2的组合。在利用所述组合的刻蚀工艺中，第一间隔件材料185与第二间隔件材料195的刻蚀选择性可以被确保在10:1至40:1的范围。
如图2E中所示，第一间隔件材料185与第二间隔件材料195被平坦化以分别形成第一间隔件185和第二间隔件195。例如，仅第一间隔件185的上表面被选择性地氧化以形成第一间隔件氧化物层185a。第一间隔件氧化物层185a可以防止由与第二层间绝缘层160的材料相同的材料形成的第一间隔件185在后续的第二层间绝缘层160的刻蚀工艺中被刻蚀。
如图2F中所示，第二层间绝缘层160被刻蚀以暴露出下电极150的上表面的一部分，且因而孔被图案化以穿通第二层间绝缘层160和第三层间绝缘层180。为了选择性地刻蚀第二层间绝缘层160，在3mT至90mT的范围的压力下，利用CH3F和O2的组合。通过上述工艺形成的孔被形成为具有比形成在第一层间绝缘层130中的孔更小的直径。通过上述工艺形成的孔具有以下形状：直径从第二层间绝缘层160的上表面至第三层间绝缘层180的特定高度（例如，1/3高度）是恒定的，且从第三层间绝缘层180的所述特定高度处朝着第三层间绝缘层180的上表面增大。
如图2G中所示，可变电阻材料通过原子层沉积（ALD）方法来沉积，以被间隙填充在穿通第二层间绝缘层160和第三绝缘层180而形成的孔中，然后通过回蚀工艺刻蚀可变电阻材料至与第二层间绝缘层160的高度相对应的高度来形成可变电阻材料层170。在图2G中，可变电阻材料层170被形成为与第二层间绝缘层160的高度相对应，但是本发明不限于此。可变电阻材料层170可以被形成至第三层间绝缘层180中的孔的直径增大之前的高度。例如，可变电阻材料层可以包括Ge2Sb2Te5（GST）。当回蚀可变电阻材料时，可以例如仅利用Ar气来刻蚀可变电阻材料，以防止第二层间绝缘层160和第三层间绝缘层180被破坏。
如图2H中所示，上电极材料被填隙填充以被掩埋在可变电阻材料层170中的孔中，然后被平坦化以形成上电极190。第一间隔件氧化物层185a在形成上电极190的平坦化工艺中被去除。
根据本发明构思的一个实施例的可变电阻存储器件可以减小下电极150和可变电阻材料层170之间的接触面积，且因而可以减小复位电流。
此外，根据本发明构思的一个实施例的可变电阻存储器件形成穿通第二层间绝缘层160和第三层间绝缘层180的孔，然后在孔中形成可变电阻材料层170和上电极190，且因而可以防止可变电阻材料层170和上电极190之间的覆盖问题。
本发明的以上实施例是说明性的、而不是限制性的。各种替换和等同形式也是可以的。本发明不限于本文描述的实施例。本发明也不限于任意特定类型的半导体器件。考虑到本公开内容，其他的增加、删减或修改也是可以的，且意在落入所附权利要求的范围内。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种可变电阻存储器件，包括：
多层绝缘层，所述多层绝缘层形成在形成有下电极的半导体衬底上，并且包括直径在第一高度或更高处增大的多个孔；
可变电阻材料层，所述可变电阻材料层形成在所述下电极上至每个所述孔的第二高度；以及
上电极，所述上电极形成在所述可变电阻材料层上以掩埋在每个所述孔中。
技术方案2.根据技术方案1所述的可变电阻存储器件，其中，所述多层绝缘层包括：
第一绝缘层，所述第一绝缘层形成在形成有所述下电极的所述半导体衬底上，并且由第一材料形成；以及
第二绝缘层，所述第二绝缘层形成在所述第一绝缘层上，并且由具有与所述第一材料不同的刻蚀选择性的第二材料形成。
技术方案3.根据技术方案2所述的可变电阻存储器件，还包括：
第一间隔件，所述第一间隔件从每个所述孔的所述第一高度或更高处，形成在每个所述孔的侧壁上；以及
第二间隔件，所述第二间隔件形成在所述第一间隔件的侧壁上。
技术方案4.根据技术方案3所述的可变电阻存储器件，其中，所述第一间隔件由与所述第二绝缘层的材料相同的材料形成，而所述第二间隔件由与所述第一绝缘层的材料相同的材料形成。
技术方案5.根据技术方案4所述的可变电阻存储器件，其中，所述第一高度是从所述第二绝缘层的上表面至所述第二绝缘层的1/3高度。
技术方案6.根据技术方案5所述的可变电阻存储器件，其中，所述第二高度在所述第一绝缘层的高度和所述第一高度之间。
技术方案7.一种制造可变电阻存储器的方法，包括以下步骤：
在半导体衬底上形成下电极；
在所述下电极上形成第一绝缘层；
在所述第一绝缘层上形成具有孔的第二绝缘层；
在所述孔的侧壁上形成第一间隔件和第二间隔件；
形成延伸孔以暴露出所述下电极的上表面的一部分，所述延伸孔从形成在所述第二绝缘层中的孔延伸到所述第一绝缘层；
在所述延伸孔中的所述下电极上形成可变电阻材料层，至所述延伸孔的第一高度；以及
在所述可变电阻材料层上形成上电极以掩埋在所述孔中。
技术方案8.根据技术方案7所述的方法，其中，所述第一绝缘层和所述第二绝缘层由具有彼此不同的刻蚀选择性的材料形成。
技术方案9.根据技术方案8所述的方法，其中，形成在所述第二绝缘层中的孔的侧壁和底部之间的角度在80度至90度的范围内。
技术方案10.根据技术方案9所述的方法，其中，在形成所述延伸孔的步骤之前执行形成所述第一间隔件和所述第二间隔件的步骤，且形成所述第一间隔件和所述第二间隔件的步骤包括以下步骤：
沿着所述第二绝缘层的上表面和所述孔的内表面形成第一间隔件材料；
在所述第一间隔件材料上形成第二间隔件材料；以及
选择性地刻蚀所述第二间隔件材料以仅保留在所述第一间隔件材料的侧壁上，由此形成所述第二间隔件；以及
选择性地刻蚀所述第一间隔件材料以仅保留在所述孔的侧壁上，由此形成所述第一间隔件。
技术方案11.根据技术方案10所述的方法，其中，在形成所述第二间隔件的步骤中，利用在30sccm至100sccm范围的C4F6、和在30sccm至100sccm范围的C3F8，且还注入氧气O2或氩气Ar以选择性地刻蚀所述第二间隔件材料。
技术方案12.根据技术方案10所述的方法，其中，在形成所述第一间隔件的步骤中，在3mT至90mT范围的压力下利用CH3F和O2的组合来选择性地刻蚀所述第一间隔件材料。
技术方案13.根据技术方案10所述的方法，其中，所述第二间隔件由与所述第二绝缘层的材料相同的材料形成，而所述第一间隔件由与所述第一绝缘层的材料相同的材料形成。
技术方案14.根据技术方案10所述的方法，其中，所述第一高度在所述第一绝缘层的高度和所述第二绝缘层的2/3高度之间。
技术方案15.根据技术方案10所述的方法，在形成所述延伸孔的步骤之前还包括：氧化所述第一间隔件的上表面的步骤，其中，在形成所述上电极的步骤中去除所述第一间隔件的氧化的所述上表面。
技术方案16.一种可变电阻存储器件，包括：
下电极，所述下电极形成在半导体衬底上；
多层绝缘层，所述多层绝缘层形成在所述下电极上，并且包括暴露出所述下电极的上表面的一部分的孔，其中，所述孔的直径从所述孔的第一高度处，朝着所述多层绝缘层的上表面开始增大；
可变电阻材料层，所述可变电阻材料层形成在所述孔中的所述下电极上，至所述孔的第二高度；以及
上电极，所述上电极形成在所述可变电阻材料层上以掩埋在所述孔中。
技术方案17.根据技术方案16所述的可变电阻存储器件，其中，所述多层绝缘层包括：
第一绝缘层，所述第一绝缘层形成在所述下电极上，并且包括第一材料；以及
第二绝缘层，所述第二绝缘层形成在所述第一绝缘层上，并且包括具有与所述第一材料不同的刻蚀选择性的第二材料。
技术方案18.根据技术方案17所述的可变电阻存储器件，其中，所述孔的第一高度是所述第二绝缘层的2/3高度。
技术方案19.根据技术方案18所述的可变电阻存储器件，其中，所述孔的所述第二高度在所述第一绝缘层的高度和所述孔的所述第一高度之间。
技术方案20.根据技术方案19所述的可变电阻存储器件，还包括：
第一间隔件，所述第一间隔件沿着所述孔的侧壁从所述孔的第一高度至所述第二绝缘层的上表面形成；以及
第二间隔件，所述第二间隔件沿着所述第一间隔件的侧壁形成；
其中，所述第一间隔件由与所述第二绝缘层的材料相同的材料形成，而所述第二间隔件由与所述第一绝缘层的材料相同的材料形成。

Claims (10)

1.一种可变电阻存储器件，包括：
多层绝缘层，所述多层绝缘层形成在形成有下电极的半导体衬底上，并且包括直径在第一高度或更高处增大的多个孔；
可变电阻材料层，所述可变电阻材料层形成在所述下电极上至每个所述孔的第二高度；以及
上电极，所述上电极形成在所述可变电阻材料层上以掩埋在每个所述孔中。
2.根据权利要求1所述的可变电阻存储器件，其中，所述多层绝缘层包括：
第一绝缘层，所述第一绝缘层形成在形成有所述下电极的所述半导体衬底上，并且由第一材料形成；以及
第二绝缘层，所述第二绝缘层形成在所述第一绝缘层上，并且由具有与所述第一材料不同的刻蚀选择性的第二材料形成。
3.根据权利要求2所述的可变电阻存储器件，还包括：
第一间隔件，所述第一间隔件从每个所述孔的所述第一高度或更高处，形成在每个所述孔的侧壁上；以及
第二间隔件，所述第二间隔件形成在所述第一间隔件的侧壁上。
4.根据权利要求3所述的可变电阻存储器件，其中，所述第一间隔件由与所述第二绝缘层的材料相同的材料形成，而所述第二间隔件由与所述第一绝缘层的材料相同的材料形成。
5.根据权利要求4所述的可变电阻存储器件，其中，所述第一高度是从所述第二绝缘层的上表面至所述第二绝缘层的1/3高度。
6.根据权利要求5所述的可变电阻存储器件，其中，所述第二高度在所述第一绝缘层的高度和所述第一高度之间。
7.一种制造可变电阻存储器的方法，包括以下步骤：
在半导体衬底上形成下电极；
在所述下电极上形成第一绝缘层；
在所述第一绝缘层上形成具有孔的第二绝缘层；
在所述孔的侧壁上形成第一间隔件和第二间隔件；
形成延伸孔以暴露出所述下电极的上表面的一部分，所述延伸孔从形成在所述第二绝缘层中的孔延伸到所述第一绝缘层；
在所述延伸孔中的所述下电极上形成可变电阻材料层，至所述延伸孔的第一高度；以及
在所述可变电阻材料层上形成上电极以掩埋在所述孔中。
8.根据权利要求7所述的方法，其中，所述第一绝缘层和所述第二绝缘层由具有彼此不同的刻蚀选择性的材料形成。
9.根据权利要求8所述的方法，其中，形成在所述第二绝缘层中的孔的侧壁和底部之间的角度在80度至90度的范围内。
10.根据权利要求9所述的方法，其中，在形成所述延伸孔的步骤之前执行形成所述第一间隔件和所述第二间隔件的步骤，且形成所述第一间隔件和所述第二间隔件的步骤包括以下步骤：
沿着所述第二绝缘层的上表面和所述孔的内表面形成第一间隔件材料；
在所述第一间隔件材料上形成第二间隔件材料；以及
选择性地刻蚀所述第二间隔件材料以仅保留在所述第一间隔件材料的侧壁上，由此形成所述第二间隔件；以及
选择性地刻蚀所述第一间隔件材料以仅保留在所述孔的侧壁上，由此形成所述第一间隔件。
CN201310582995.2A 2013-06-21 2013-11-19 可变电阻存储器件及其制造方法 Pending CN104241525A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130071497A KR20140148069A (ko) 2013-06-21 2013-06-21 상변화 메모리 장치 및 그의 제조방법
KR10-2013-0071497 2013-06-21

Publications (1)

Publication Number Publication Date
CN104241525A true CN104241525A (zh) 2014-12-24

Family

ID=52110134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310582995.2A Pending CN104241525A (zh) 2013-06-21 2013-11-19 可变电阻存储器件及其制造方法

Country Status (3)

Country Link
US (1) US20140374684A1 (zh)
KR (1) KR20140148069A (zh)
CN (1) CN104241525A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200093743A (ko) 2019-01-28 2020-08-06 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005001902B4 (de) * 2005-01-14 2009-07-02 Qimonda Ag Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
US8796660B2 (en) * 2006-10-16 2014-08-05 Panasonic Corporation Nonvolatile memory element comprising a resistance variable element and a diode
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
KR101716472B1 (ko) * 2010-05-24 2017-03-15 삼성전자 주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101766222B1 (ko) * 2010-09-17 2017-08-09 삼성전자 주식회사 상변화 메모리 장치, 이를 포함하는 저장 시스템 및 이의 제조 방법
KR101771084B1 (ko) * 2010-10-11 2017-08-24 삼성전자 주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
US20140374684A1 (en) 2014-12-25
KR20140148069A (ko) 2014-12-31

Similar Documents

Publication Publication Date Title
US10256272B2 (en) Resistive memory device containing etch stop structures for vertical bit line formation and method of making thereof
US10964752B2 (en) Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
TWI735482B (zh) 可變電阻記憶體裝置及其製造方法
EP2891182B1 (en) Three dimensional memory array architecture
KR101069724B1 (ko) 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법
CN102881708B (zh) 半导体集成电路器件及其制造方法和驱动方法
US10290681B2 (en) Array of hole-type surround gate vertical field effect transistors and method of making thereof
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
CN102077317A (zh) 柱的三角形二维互补图案形成
CN104659050A (zh) Rram器件的顶电极阻挡层
US20140166965A1 (en) Resistive memory device and fabrication method thereof
CN103311263A (zh) 高集成半导体存储器件及其制造方法
US9190613B2 (en) Variable resistance memory device including phase change area defined by spacers
US9490299B2 (en) Variable resistance memory device
US9859493B2 (en) Variable resistance memory device and method of manufacturing the same
KR100642634B1 (ko) 게이트 상전이막 패턴을 갖는 피이. 램들 및 그 형성방법들
KR102532156B1 (ko) 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들
CN104103754A (zh) 三维可变电阻存储器件及其制造方法
CN104241525A (zh) 可变电阻存储器件及其制造方法
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
CN103325938A (zh) 具有多电平的相变随机存取存储器器件及其制造方法
US11302748B2 (en) Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells
KR101046228B1 (ko) 상변화 메모리 소자 및 그 제조방법
KR101078718B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100668870B1 (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141224