KR20080034310A - 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 - Google Patents
비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 Download PDFInfo
- Publication number
- KR20080034310A KR20080034310A KR1020060100386A KR20060100386A KR20080034310A KR 20080034310 A KR20080034310 A KR 20080034310A KR 1020060100386 A KR1020060100386 A KR 1020060100386A KR 20060100386 A KR20060100386 A KR 20060100386A KR 20080034310 A KR20080034310 A KR 20080034310A
- Authority
- KR
- South Korea
- Prior art keywords
- solid electrolyte
- voltage
- amorphous solid
- electrode
- lower electrode
- Prior art date
Links
- 239000007784 solid electrolyte Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000003860 storage Methods 0.000 claims abstract description 16
- 238000013500 data storage Methods 0.000 claims description 17
- 229910005900 GeTe Inorganic materials 0.000 claims description 6
- -1 telluride compound Chemical class 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 4
- 229910018321 SbTe Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 70
- 239000012535 impurity Substances 0.000 abstract description 12
- 239000011229 interlayer Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000003792 electrolyte Substances 0.000 description 13
- 230000015654 memory Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 150000003346 selenoethers Chemical class 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및 그 동작방법에 관하여 개시한다. 개시된 저항성 메모리 소자는: 스위칭 소자와 이에 연결된 스토리지 노드를 포함하며, 상기 스토리지 노드는: 하부전극; 상기 하부전극과 교차하는 상부전극; 및 상기 상부전극 및 하부전극 사이에 형성된 데이터 저장층인 비정질 고체 전해질층:을 구비한다. 상기 하부전극 및 상부전극 중 적어도 어느 하나는 확산 금속으로 제조된 것을 특징으로 하는 한다.
Description
도 1은 본 발명의 일 실시예에 의한 비정질 고체 전해질을 이용한 비휘발성 메모리 소자의 단면도이다.
도 2는 본 발명의 메모리 소자의 원리를 설명하는 도면이다.
도 3은 본 발명의 메모리 소자의 전류-전압 특성을 보여주는 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 스위칭 소자를 개략적으로 도시한 사시도이다.
*도면의 주요 부분에 대한 부호설명*
11: 기판 12a, 12b: 불순물 영역
13: 게이트 산화층 14: 게이트 전극층
20: 콘택홀 22: 도전성 플러그
30: 하부전극 32: 비정질 고체 전해질층
34: 상부전극 S: 스토리지 노드
본 발명은 비휘발성 메모리 소자에 관한 것으로서, 보다 상세하게는 비정질 상태의 고체 전해질층을 포함하는 저항성 메모리 소자(Resistive RAM)와 그 동작방법에 관한 것이다.
반도체 메모리 소자는 작은 크기에 대용량의 데이터 저장 능력을 위해 단위 면적당 메모리 셀의 수, 즉 집적도가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하다. 따라서, 이를 구현하기 위해 많은 연구가 진행되어 왔다.
통상적인 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이터가 모두 소실되는 단점이 있다.
비휘발성 메모리 소자는 전원이 꺼진 후에도 저장된 데이터가 보존될 수 있는 것으로 대표적으로 플래쉬 메모리를 들 수 있다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Random Access Memory) 및 RRAM(Resistance Random Access Memory) 등이 있 다.
이중 RRAM(resistance random access memory)의 가변저항층은 주로 전이 금속 산화물이 사용되어 왔다.
한편, 설파이드계 물질 또는 셀레나이드(selenede)계 물질을 저항성 메모리 소자의 데이터 저장층으로 사용하는 기술이 개발되어 왔으나, 이러한 설파이드(sulfide)계 물질 또는 셀레나이드(selenede)계 물질은 CMOS 공정으로 가공하기가 어려운 문제가 있다.
본 발명이 목적은 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, CMOS 공정으로 가공이 용이한 고체 전해질을 이용한 저항성 메모리 소자를 제공하는 데 있다.
본 발명의 다른 목적은 이러한 저항성 메모리 소자의 동작 방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 비정질 고체 전해질층을 포함하는 저항성 메모리 소자는: 스위칭 소자와 이에 연결된 스토리지 노드를 포함하며,
상기 스토리지 노드는:
하부전극;
상기 하부전극과 교차하는 상부전극; 및
상기 상부전극 및 하부전극 사이에 형성된 데이터 저장층인 비정질 고체 전 해질층:을 구비하며,
상기 하부전극 및 상부전극 중 적어도 어느 하나는 확산 금속으로 제조된 것을 특징으로 하는 한다.
본 발명에 따르면, 상기 비정질 고체 전해질층은 텔룰라이드((telluride) 화합물로 이루어진다.
바람직하게는 상기 비정질 고체 전해질층은 GeTe, SbTe, GeSbTe 로 이루어진 그룹 중 선택된 하나 이상으로 이루어진다.
본 발명에 따르면, 상기 확산금속은, Cu, Ag, Zn 으로 이루어진 그룹 중 선택된 하나 이상으로 이루어진다.
또한, 상기 비정질 고체 전해질은 N2 로 도핑되는 것이 바람직하다.
본 발명에 따르면, 상기 데이터 저장층은 양극성 저항체이다.
본 발명에 따르면, 상기 데이터 저장층은 3~1000 nm 두께이다.
상기 다른 목적을 달성하기 위하여 본 발명의 비정질 고체 전해질층을 포함하는 저항성 메모리 소자의 동작방법은:
상기 하부전극과 상기 상부전극 사이에 전압을 인가하는 단계를 포함한다.
본 발명에 따르면, 상기 전압 인가단계는, 쓰기 전압 또는 읽기 전압을 인가하는 단계일 수 있다.
상기 쓰기 전압 인가 단계는, 상기 확산 금속으로 된 전극에 세트 전압을 인가하는 단계; 및
상기 확산 금속으로 된 전극에 리세트(reset) 전압을 인가하는 단계;를 포함할 수 있다.
상기 세트 전압을 인가하는 단계는, 상기 확산 금속으로 된 전극에 소정 문턱전압 이상의 양전압을 인가하여 상기 데이터 저장층을 저항이 낮은 상태로 만드는 단계일 수 있다.
또한, 상기 리세트 전압을 인가하는 단계는, 상기 확산 금속으로 된 전극에 소정 문턱전압 이상의 음전압을 인가하여 상기 데이터 저장층을 저항이 높은 상태로 만드는 단계일 수 있다.
본 발명에 따르면, 상기 읽기 전압 인가 단계는, 상기 읽기 전압을 인가하여 상기 메모리 소자의 저항을 측정하는 단계; 및
상기 측정된 저항을 기준 저항과 비교하는 단계;를 포함할 수 있다.
이하, 본 발명의 실시예에 의한 저항성 메모리 소자 및 그 동작 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 실시예에 의한 저항성 메모리 소자(이하, 본 발명의 메모리 소자)에 대해 설명한다.
도 1은 본 발명의 실시예에 의한 비정질 고체 전해질을 이용한 비휘발성 메모리 소자의 단면도이다.
도 1을 참조하면, 제1 불순물 영역(12a) 및 제2 불순물 영역(12b)을 포함하는 기판(11) 상에 게이트 산화층(13) 및 게이트 전극층(14)이 형성되어 있다. 제1 불순물 영역(12a) 및 제2 불순물 영역(12b) 중 어느 하나는 소오스이고 나머지는 드레인이다. 게이트 전극층(14)과 제1 불순물 영역(12a) 및 제2 불순물 영역(12b)은 트랜지스터를 구성한다. 기판(11) 상에 상기 트랜지스터를 덮는 층간 절연층(16)이 형성되어 있다. 층간 절연층(16)에 제2 불순물 영역(12b)이 노출되는 콘택홀(20)이 형성되어 있으며, 콘택홀(20)은 도전성 플러그(22)로 채워져 있다. 층간 절연층(16) 상에 도전성 플러그(22)의 노출된 부분을 덮는 스토리지 노드(S)가 형성되어 있다.
상기 스토리지 노드(S)는 순차적으로 형성된 하부 전극(30), 비정질 고체 전해질층(32) 및 상부 전극(34)으로 이루어져 있다. 도 1에는 비정질 고체 전해질층(32)을 데이터 저장층으로 이용하는 저항 메모리 소자가 스위치 역할을 하는 트랜지스터와 연결된 1T(transistor) - 1R(resister)구조를 나타낸 단면도이다.
여기서, 트랜지스터 구조체 대신 p형 반도체층 및 n형 반도체층을 포함하는 다이오드 구조체와 연결되어 1D(diode) - 1R(resistor) 구조로 형성할 수 있으며, 이는 선택적인 것이다.
비정질 고체 전해질층(32)은 인가된 전압의 종류에 따라서 저항 상태가 변할 수 있다. 비전질 고체 전해질층(32)으로는 텔룰라이드 화합물, 예컨대 GeTe, SbTe, GeSbTe 중 어느 하나로 이루어질 수 있다. 고체 전해질층(32)이 비정질 상태에서 저항 값이 수 메가옴(㏁)으로 매우 크다.
상기 하부전극(30) 및 상부전극(34) 중 적어도 어느 하나는 상기 고체 전해질층(32)으로 금속이온을 확산시키는 확산 금속이다. 상기 확산 금속은 Cu, Ag, Zn 중 어느 하나로 이루어질 수 있다.
상기 하부전극(30) 및 상부전극(34) 중, 어느 하나가 확산 전극으로 이루어진 경우, 다른 전극은 일반 전극, 예컨대, Pt, Ru, Ir, Au, Ag 또는 Ti 중의 금속 및 TaN, TiN 등의 전도성 질화물 중 어느 하나로 이루어질 수 있다.
한편, 상기 비정질 고체 전해질층(32)은 비정질 상태로 제조하기 위해서, 저온에서 증착되거나 또는 증착과정에서 N2를 도핑한다. 특히, 이 N2의 도핑은 고체 전해질층(32)의 비정질화를 돕는다. 상기 비정질 고체 전해질층(32)은 원자층 증착방법을 사용하는 경우 3 nm 두께로 형성될 수 있으며, PVD, CVD 방법으로 증착시 1 ㎛ 두께로도 형성될 수 있으며, 1 ㎛ 이상의 두께로 증착시에는 메모리 소자에서의 전류의 이동속도가 너무 느려져 메모리 소자의 데이터 저장층으로 이용되기 어렵다.
도 2는 본 발명의 비정질 고체 전해질을 이용한 메모리 소자의 원리를 설명하는 도면이며, 도 3은 본 발명의 메모리 소자의 전류-전압 특성을 보여주는 그래프이다.
도 2를 참조하면, 본 발명의 메모리 소자의 스토리지 노드인 하부전극(30), 데이터 저장층인 비정질 고체 전해질층(32) 및 상부전극(34)이 적층되어 있다. 상기 하부전극(30)으로는 금속확산층인 Cu로 제조되었으며, 상기 상부금속은 일반 전극으로 사용되는 TaN 이 사용되었다. 상기 비정질 고체 전해질층(32)으로는 GeTe가 100 nm 두께로 증착되었으며, 비정질 GeTe가 증착되는 과정에서 N2가 도핑되었다.
상부전극(34) 및 하부전극(30)에는 하나의 전압원이 연결되어 있다. 상기 전압원은 직류전압원으로서 그 전류의 방향이 변경가능하다.
먼저, 하부전극(30)에 양전압을 인가하고, 상부전극(34)에 음전압을 인가하면, 하부전극(30)으로부터 Cu + 이온이 전해질층(32)으로 이동되면서 전해질층(32)에 전류경로(current path)가 생긴다. 이에 따라 전해질층(32)의 저항은 낮은 상태가 된다. 이어서, 상기 하부전극(30)에 음전압을 인가하고, 상기 상부전극(34)에 양전압을 인가하면, 전해질층(32)으로부터 Cu + 이온이 하부전극(30)으로 이동되면서 상기 전류경로가 사라진다. 이에 따라 전해질층(32)의 저항은 높은 상태로 된다. 상기 저항이 낮은 상태와 저항이 높은 상태를 각각 "1" 및 "0"으로 정의함으로써 상기 전해질층(32)에 2비트 정보 데이터를 기록할 수 있게 된다.
도 3을 참조하여 본 발명의 메모리 소자의 동작방법을 상세하게 설명한다.
본 발명의 메모리 소자의 전류-전압 특성을 보면, 양의 전압 영역과 음의 전압 영역에서 모두 스위칭 특성이 나타나는 것을 볼 수 있다. 즉, 본 발명에 따른 메모리 소자의 데이터 저장층은 양극성에서 스위칭 특성을 나타내는 양극성 저항체이다.
도 3에서 제1 그래프(G1)는 전해질층(32)의 저항이 크며, 따라서 전류는 낮게 나타난다. 제1 그래프(G1)를 따라서 하부전극(30)에 양전압을 증가시키면, 소정의 문턱전압인 세트전압(Vset) 이상에서 하부전극(30)으로부터의 Cu 이온이 전해질층(32)으로 이동하여 전해질층(32)에 전류경로가 생성된다. 이 때 전해질층(32)은 저항이 감소하면서 전류는 높게 나타나며 메모리 소자의 전압-전류특성은 제2 그래 프(G2)를 따른다(저저항 상태).
한편, 하부전극(30)에 소정의 문턱전압, 예컨대 리세트 전압 미만(절대값 기준)을 인가하면, 전해질층(32)의 저항은 감소된 상태에서 유지되며 전류-전압특성은 제3 그래프(G3)를 따른다. 이어서, 하부전극(30)에 리세트 전압(Vreset)을 인가하면, 전해질층(32)으로부터 Cu 이온은 하부전극(30)으로 이동되면서 전해질층(32)은 고저항 상태로 되돌아 오며, 따라서, 그 전류-전압특성은 제4 그래프(G4)를 따른다. 여기서, G2 및 G3는 저저항 상태를 나타내고, G1 및 G4는 고저항 상태를 나타낸다.
한편, 본 발명의 메모리 소자의 경우 도 3에서 보듯이 동작전압이 ㎂ 이하이므로 동작전류가 낮으므로 트랜지스터의 크기를 작게 할 수 있으며 따라서 고집적 메모리에 적용할 수 있다.
또한, 본 발명의 비정질 고체 전해질층(32)은 텔룰라이드 화합물을 사용하며, 이 텔룰라이드 화합물은 CMOS 공정의 에칭공정을 이용할 수 있다.
도 3의 결과로부터 비정질 고체 전해질층을 포함하는 메모리 소자는 스위칭 특성을 나타내는 것을 알 수 있다.
다음에는 도 1 내지 도 3을 참조하여 본 발명의 메모리 소자의 동작 방법을 설명한다.
쓰기
하부전극(30) 및 상부전극(34)에 쓰기전압을 인가한다. 상기 쓰기 전압은 도 3의 제2 그래프(G2)의 스위칭 특성이 나타나도록 확산전극(도 2에서 하부전극(30)) 에 양전압인 세트 전압(Rset)을 인가한다. 이렇게 메모리 소자가 제2 그래프(G2)를 따르면, 메모리 소자는 저항이 낮은 상태가 되며, 이때 메모리 소자에 데이터 1을 기록한 것으로 간주할 수 있다.
이어서, 메모리 소자가 저항이 높은 상태가 되도록 확산전극(도 2에서 하부전극(30))에 리세트 전압(Vreset)인 음전압을 인가한다. 이 때 메모리 소자의 전류특성은 제4 그래프(G4)를 따르게 되며 저항이 높은 상태가 되며, 이때 메모리 소자에 데이터 0을 기록한 것으로 간주할 수 있다.
읽기
상부전극(34)(46)과 하부전극(30)(40)사이에 소정의 읽기 전압을 인가하여 본 발명의 메모리 소자의 저항을 측정한다. 상기 읽기 전압은 확산전극에 세트 전압(Vset) 이하의 양전압 또는 리세트 전압(Vreset) 이하(절대값 기준)의 음전압을 인가한다.
상기 읽기전압의 인가에 대해서 측정된 전류가 제2 그래프(G2) 또는 제3 그래프(G3)를 따르면, 메모리 소자의 저항은 제1 저항이 된다. 그리고, 상기 읽기전압의 인가에 대해서 측정된 전류가 제1 그래프(G1) 또는 제4 그래프(G4)를 따르면, 메모리 소자의 저항은 제2 저항이 된다.
이렇게 측정된 저항은 상기 제1 저항과 상기 제2 저항 사이의 중간값을 갖는 기준 저항과 비교한다. 상기 제1 저항은 상기 기준 저항보다 작다. 따라서 상기 읽기 전압을 인가하여 상기 제1 저항이 측정된 경우, 상기 본 발명의 메모리 소자로부터 데이터 1을 읽은 것으로 간주한다. 또, 상기 제2 저항은 상기 기준 저항보다 크다. 때문에 상기 읽기 전압을 인가하여 상기 제2 저항이 측정된 경우, 본 발명의 메모리 소자로부터 데이터 0을 읽은 것으로 간주한다.
도 1 내지 도 3에서는 비정질 고체 전해질층(32)을 데이터 저장층으로 이용하는 메모리 소자에 관하여 기술하였다. 그러나 상기 비정질 고체 전해질층(32)을 포함하는 스토리지 노드의 구조는 스위칭 소자로도 사용될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 스위칭 소자를 개략적으로 도시한 사시도이다. 도 1의 구성요소와 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 4를 참조하면, 본 발명의 스위칭 소자는 하부전극(40)을 포함하고, 하부전극(40) 상에 비정질 고체 전해질층을 포함하며, 고체 전해질층 상에 형성된 상부전극(46)을 포함한다. 하부전극(40)과 상부전극(46)은 라인 형태로 길게 형성되어 있다. 또한, 하부전극(40)과 상부전극(46)은 서로 교차하도록 형성되어 있다. 이러한 하부전극(40)과 상부전극(46)이 각각 복수개 나란히 구비될 수 있고, 복수의 하부전극(40)과 복수의 상부전극(46)이 교차하는 부분에 고체 전해질층이 구비될 수 있다. 이렇게 해서 본 발명의 스위칭 소자는 어레이(array)를 이룰 수 있다.
상기 하부전극 및 상부전극 중 적어도 어느 하나는 확산 금속으로 형성된다.
상기 비정질 고체 전해질층은 확산 금속으로 된 전극에 인가된 전압에 따라서 고저항 상태 또는 저저항 상태가 될 수 있으며, 따라서 어드레스된 고체 전해질층에 소정의 전류가 흐르게 하거나 또는 소정의 전류가 흐르는 것을 막을 수 있다. 따라서, 본 발명의 스위칭 소자는 스위치 역할을 할 수 있다.
따라서, 도 1 내지 도 3을 참조하여 설명한 본 발명의 메모리 소자의 스토리지 노드 구조는 스위칭 소자로도 사용될 수 있으며, 본 발명의 스위칭 소자의 구조와 역할은 상술한 메모리 소자로부터 알 수 있으므로 상세한 설명은 생략한다.
상술한 바와 같이, 본 발명의 메모리 소자는 비정질 고체 전해질과 확산 금속층을 이용하여 스토리지 노드를 형성하면서도 CMOS 공정과 호환되는 공정으로 제조할 수 있다. 또한, 동작전류가 매우 낮아서 고집적 메모리에 적용할 수 있다.
본 발명은 도면을 참조하여 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.
Claims (19)
- 하부전극;상기 하부전극과 교차하는 상부전극; 및상기 상부 및 하부전극 사이에 형성된 비정질 고체 전해질층:을 구비하며,상기 하부전극 및 상부전극 중 적어도 어느 하나는 확산 금속으로 제조된 것을 특징으로 하는 스위칭 소자.
- 제 1 항에 있어서,상기 비정질 고체 전해질층은 텔룰라이드 화합물로 이루어진 것을 특징으로 하는 스위칭 소자.
- 제 2 항에 있어서,상기 비정질 고체 전해질층은 GeTe, SbTe, GeSbTe 로 이루어진 그룹 중 선택된 하나 이상으로 이루어진 것을 특징으로 하는 스위칭 소자.
- 제 1 항에 있어서,상기 확산금속은, Cu, Ag, Zn 으로 이루어진 그룹 중 선택된 하나 이상으로 이루어진 것을 특징으로 하는 스위칭 소자.
- 제 1 항에 있어서,상기 비정질 고체 전해질층은 N2 로 도핑된 것을 특징으로 하는 스위칭 소자.
- 제 1 항에 있어서, 고체 전해질층은 3~1000 nm 두께인 것을 특징으로 하는 스위칭 소자.
- 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 메모리 소자에 있어서,상기 스토리지 노드는:하부전극;상기 하부전극과 교차하는 상부전극; 및상기 상부전극 및 하부전극 사이에 형성된 데이터 저장층인 비정질 고체 전해질층:을 구비하며,상기 하부전극 및 상부전극 중 적어도 어느 하나는 확산 금속으로 제조된 것을 특징으로 하는 메모리 소자.
- 제 7 항에 있어서,상기 비정질 고체 전해질층은 텔룰라이드 화합물로 이루어진 것을 특징으로 하는 메모리 소자.
- 제 8 항에 있어서,상기 비정질 고체 전해질층은 GeTe, SbTe, GeSbTe 로 이루어진 그룹 중 선택된 하나 이상으로 이루어진 것을 특징으로 하는 메모리 소자.
- 제 7 항에 있어서,상기 확산금속은, Cu, Ag, Zn 으로 이루어진 그룹 중 선택된 하나 이상으로 이루어진 것을 특징으로 하는 메모리 소자.
- 제 7 항에 있어서,상기 비정질 고체 전해질은 N2 로 도핑된 것을 특징으로 하는 메모리 소자.
- 제 7 항에 있어서,상기 데이터 저장층은 양극성 저항체인 것을 특징으로 하는 메모리 소자.
- 제 7 항에 있어서, 상기 데이터 저장층은 3~1000 nm 두께인 것을 특징으로 하는 메모리 소자.
- 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 스위칭 소자를 포함하며, 상기 스토리지 노드는: 하부전극; 상기 하부전극과 교차하는 상부전극; 및 상기 상부전극 및 하부전극 사이에 형성된 데이터 저장층인 비정질 고체 전해질층:을 구비하며, 상기 하부전극 및 상부전극 중 적어도 어느 하나는 확산 금속으로 제조된 메모리 소자의 동작 방법에 있어서,상기 하부전극과 상기 상부전극 사이에 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 메모리 소자의 동작 방법.
- 제 14 항에 있어서,상기 전압 인가단계는, 쓰기 전압 또는 읽기 전압을 인가하는 단계인 것을 특징으로 하는 메모리 소자의 동작방법.
- 제 15 항에 있어서,상기 쓰기 전압 인가 단계는, 상기 확산 금속으로 된 전극에 세트 전압을 인가하는 단계; 및상기 확산 금속으로 된 전극에 리세트 전압을 인가하는 단계;를 포함하는 것을 특징으로 하는 메모리 소자의 동작 방법.
- 제 16 항에 있어서,상기 세트 전압을 인가하는 단계는, 상기 확산 금속으로 된 전극에 소정 문 턱전압 이상의 양전압을 인가하여 상기 데이터 저장층을 저항이 낮은 상태로 만드는 것을 특징으로 하는 메모리 소자의 동작 방법.
- 제 16 항에 있어서,상기 리세트 전압을 인가하는 단계는, 상기 확산 금속으로 된 전극에 소정 문턱전압 이상의 음전압을 인가하여 상기 데이터 저장층을 저항이 높은 상태로 만드는 것을 특징으로 하는 메모리 소자의 동작 방법.
- 제 15 항에 있어서,상기 읽기 전압 인가 단계는, 상기 읽기 전압을 인가하여 상기 메모리 소자의 저항을 측정하는 단계; 및상기 측정된 저항을 기준 저항과 비교하는 단계;를 포함하는 것을 특징으로 하는 메모리 소자의 동작 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060100386A KR100902504B1 (ko) | 2006-10-16 | 2006-10-16 | 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 |
| US11/896,215 US20080089120A1 (en) | 2006-10-16 | 2007-08-30 | Resistive memory devices having a CMOS compatible electrolyte layer and methods of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060100386A KR100902504B1 (ko) | 2006-10-16 | 2006-10-16 | 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080034310A true KR20080034310A (ko) | 2008-04-21 |
| KR100902504B1 KR100902504B1 (ko) | 2009-06-15 |
Family
ID=39302931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060100386A KR100902504B1 (ko) | 2006-10-16 | 2006-10-16 | 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080089120A1 (ko) |
| KR (1) | KR100902504B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101463776B1 (ko) * | 2013-04-19 | 2014-11-21 | 한밭대학교 산학협력단 | 문턱 스위칭용 ｄｏｐｅｄ－ＧｅＴｅ 박막의 형성 방법 |
| US9299783B2 (en) | 2013-10-23 | 2016-03-29 | Samsung Electronics Co., Ltd. | Transistor and method of operating same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120307552A1 (en) * | 2011-06-03 | 2012-12-06 | Commissariat A L'energie Atomique Et Aux Ene. Alt. | Process of producing a resistivity-change memory cell intended to function in a high-temperature environment |
| US9099633B2 (en) * | 2012-03-26 | 2015-08-04 | Adesto Technologies Corporation | Solid electrolyte memory elements with electrode interface for improved performance |
| US11121319B2 (en) * | 2019-12-11 | 2021-09-14 | International Business Machines Corporation | Phase-change memory with no drift |
| RU2723073C1 (ru) * | 2020-01-21 | 2020-06-08 | Федеральное государственное бюджетное учреждение науки Институт физики твердого тела Российской академии наук (ИФТТ РАН) | Структура с резистивным переключением |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487106B1 (en) * | 1999-01-12 | 2002-11-26 | Arizona Board Of Regents | Programmable microelectronic devices and method of forming and programming same |
| EP1501124B1 (en) | 2002-04-30 | 2011-06-08 | Japan Science and Technology Agency | Solid electrolyte switching devices, fpga and memory devices using the same, and method of manufacturing the same |
| DE102004031135A1 (de) * | 2004-06-28 | 2006-01-19 | Infineon Technologies Ag | Resistives Halbleiterelement basierend auf einem Festkörperionenleiter |
| DE102004041907B3 (de) * | 2004-08-30 | 2006-03-23 | Infineon Technologies Ag | Resistive Speicheranordnung, insbesondere CBRAM-Speicher |
| KR100652378B1 (ko) * | 2004-09-08 | 2006-12-01 | 삼성전자주식회사 | 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법 |
| DE102004052647B4 (de) * | 2004-10-29 | 2009-01-02 | Qimonda Ag | Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle |
| DE102005004434A1 (de) * | 2005-01-31 | 2006-08-10 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Ansteuerung von Festkörper-Elektrolytzellen |
| DE102005012047A1 (de) * | 2005-03-16 | 2006-09-28 | Infineon Technologies Ag | Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements |
| US8492810B2 (en) * | 2006-02-28 | 2013-07-23 | Qimonda Ag | Method of fabricating an integrated electronic circuit with programmable resistance cells |
-
2006
- 2006-10-16 KR KR1020060100386A patent/KR100902504B1/ko not_active IP Right Cessation
-
2007
- 2007-08-30 US US11/896,215 patent/US20080089120A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101463776B1 (ko) * | 2013-04-19 | 2014-11-21 | 한밭대학교 산학협력단 | 문턱 스위칭용 ｄｏｐｅｄ－ＧｅＴｅ 박막의 형성 방법 |
| US9299783B2 (en) | 2013-10-23 | 2016-03-29 | Samsung Electronics Co., Ltd. | Transistor and method of operating same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100902504B1 (ko) | 2009-06-15 |
| US20080089120A1 (en) | 2008-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Aluguri et al. | Notice of violation of IEEE publication principles: overview of selector devices for 3-D stackable cross point RRAM arrays | |
| US7498600B2 (en) | Variable resistance random access memory device and a method of fabricating the same | |
| US8125021B2 (en) | Non-volatile memory devices including variable resistance material | |
| KR101239962B1 (ko) | 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자 | |
| US8697487B2 (en) | Memory device manufacturing method with memory element having a metal-oxygen compound | |
| US7932506B2 (en) | Fully self-aligned pore-type memory cell having diode access device | |
| US7933139B2 (en) | One-transistor, one-resistor, one-capacitor phase change memory | |
| US7821809B2 (en) | Nonvolatile memory device and method including resistor and transistor | |
| US7372065B2 (en) | Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same | |
| US7492635B2 (en) | NOR-type hybrid multi-bit non-volatile memory device and method of operating the same | |
| US20060109704A1 (en) | Nonvolatile memory device using resistor having multiple resistance states and method of operating the same | |
| US8586978B2 (en) | Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device | |
| US20090302315A1 (en) | Resistive random access memory | |
| CN109285857A (zh) | 半导体装置 | |
| KR100902504B1 (ko) | 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 | |
| US9627442B2 (en) | Horizontally oriented and vertically stacked memory cells | |
| US8284597B2 (en) | Diode memory | |
| US7636251B2 (en) | Methods of operating a non-volatile memory device | |
| US10297748B2 (en) | Three-terminal atomic switching device and method of manufacturing the same | |
| KR20240115515A (ko) | 가변 저항 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120517 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |