KR20130001725A - 반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍 - Google Patents

반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍 Download PDF

Info

Publication number
KR20130001725A
KR20130001725A KR1020127024277A KR20127024277A KR20130001725A KR 20130001725 A KR20130001725 A KR 20130001725A KR 1020127024277 A KR1020127024277 A KR 1020127024277A KR 20127024277 A KR20127024277 A KR 20127024277A KR 20130001725 A KR20130001725 A KR 20130001725A
Authority
KR
South Korea
Prior art keywords
programming
memory cell
resistance
memory
determining
Prior art date
Application number
KR1020127024277A
Other languages
English (en)
Inventor
시잉 첸 코스타
로이 샤이에르라인
아브히지트 반디오파디아이
브라이언 르
시아오 리
타오 두
찬드라세카르 알. 고를라
Original Assignee
쌘디스크 3디 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/949,146 external-priority patent/US8848430B2/en
Application filed by 쌘디스크 3디 엘엘씨 filed Critical 쌘디스크 3디 엘엘씨
Publication of KR20130001725A publication Critical patent/KR20130001725A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리 셀들을 포밍(forming), 리세팅(resetting) 혹은 세팅(setting)하기 위한 방법 및 시스템이 개시된다. 반전가능한 저항-스위칭 소자를 갖는 메모리 셀에 인가될 하나 이상의 프로그래밍 조건들은 그 저항에 기초하여 결정될 수 있다. 하나 이상의 프로그래밍 조건들을 결정하는 것은, 메모리 셀의 속성들에 기초할 수도 있는 기-결정된 알고리즘에 또한 기초할 수 있다. 하나 이상의 프로그래밍 조건들은 프로그래밍 전압 및 전류 제한값을 포함할 수 있다. 예를 들어, 프로그래밍 전압의 크기는 저항에 기초할 수 있다. 다른 일례로서, 프로그래밍 전압 펄스의 폭은 상기 저항에 기초할 수 있다. 몇몇 실시예에서, 프로그래밍 동안에 이용되는 전류 제한값은, 메모리 셀 저항에 기초하여 결정된다.

Description

반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍{STEP SOFT PROGRAM FOR REVERSIBLE RESISTIVITY-SWITCHING ELEMENTS}
본 출원은 발명자는 첸(Chen) 등등이며 2010년 2월 23일자로 미국에 출원된 "STEP INITIALIZATION FOR FORMING REVERSIBLE RESISTIVITY-SWITCHING ELEMENTS" 라는 명칭의 미국 가특허출원(출원번호 61/307,245)의 우선권을 주장하며, 상기 가출원은 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다.
본 발명은 비휘발성 데이터 저장소자에 관한 것이다.
다양한 물질들이 반전가능한 저항-스위칭 거동(reversible resistivity-switching behavior)을 보여주고 있으며, 이러한 물질들은 메모리 소자를 위해 적절히 사용될 수 있다. 반전가능한 저항-스위칭 거동을 갖는 물질의 일 유형은 저항 변화 메모리(resistance change memory : ReRAM)라고 지칭된다. 전이 금속 산화물들(transition metal oxides)이 ReRAM 용으로 제안되어 왔다. 충분한 전압, 전류 혹은 다른 자극들이 인가되면, 반전가능한 저항-스위칭 물질은 안정한 저-저항 상태(stable low-resistance state)로 스위칭하는바, 이는 디바이스를 SETTING 하는 것으로 지칭되기도 한다. 적절한 전압, 전류 혹은 다른 자극들을 후속으로 인가하면 상기 반전가능한 저항-스위칭 물질을 안정한 고-저항 상태로 되돌릴 수 있기 때문에 이러한 저항-스위칭은 반전가능하며, 안정한 고-저항 상태로 되돌린다는 것은 디바이스를 RESETTING 하는 것으로 지칭되기도 한다. 이러한 변환은 매우 여러번 반복될 수 있다. 저 저항 상태는 때때로 "온(on)" 상태라고 지칭되기도 한다. 고 저항 상태는 때때로 "오프(off)" 상태라고 지칭되기도 한다. 몇몇 스위칭 물질들의 경우, 그 초기 상태는 고-저항 상태가 아니라 저-저항 상태이다.
이들 스위칭 물질들은 비휘발성 메모리 어레이에 이용될 수 있는 매우 흥미로운 물질들이다. 메모리 어레이의 일 유형은 교차점 어레이(cross-point array)라고 지칭되며, 이것은 전형적으로 x-축들(가령, 워드라인)과 y-축들(가령, 비트라인)을 따라 배치되는 메모리 소자들의 매트릭스(matrix)이다. 디지털 값은 메모리 저항(하이 혹은 로우)으로서 저장될 수 있다. 선택된 메모리 소자에 연결된 비트라인과 워드라인에 적절한 전압들을 공급함에 의해서, 메모리 셀의 메모리 상태가 판독될 수 있다. 저항 혹은 메모리 상태는, 선택된 메모리 셀에 연결된 비트라인의 출력 전압으로서 판독될 수 있다. 예를 들어, 하나의 저항 상태는 데이터 "0"에 대응할 수 있는 반면에, 다른 하나의 저항 상태는 데이터 "1"에 대응할 수 있다. 몇몇 스위칭 물질들은 3개 이상의 안정한 저항 상태들을 가질 수도 있다.
이러한 스위칭 매커니즘을 설명하는데 이용되는 이론들 중 하나는, 메모리 셀에 전압을 인가함에 의해서 하나 이상의 전도성 필라멘트들(filaments)이 형성된다는 것이다. 예를 들어, 금속 산화물 스위칭 소자의 경우, 전도성 필라멘트들은 산소 빈자리들(oxygen vacancies)의 하나 이상의 체인들을 포함할 수 있다. 전도성 필라멘트들은 메모리 셀의 저항을 낮춘다. 이러한 저항의 초기 강하(initial lowering)는 "포밍(FORMING)" 이라고 지칭될 수도 있다. 다른 전압의 인가는 전도성 필라멘트들을 파열시킬 수 있으며, 따라서 메모리 셀의 저항을 증가시킬 수 있다. 필라멘트들의 파열(rupture)은 때때로 "RESETTING" 이라고 지칭된다. 또 다른 전압의 인가는 전도성 필라멘트들의 파열을 수리할 수 있으며, 따라서 메모리 셀의 저항을 한번 더 감소시킬 수 있다. 필라멘트들의 파열을 수리하는 것은, 때때로 "SETTING" 이라고 지칭된다.
본 명세서에서, FORMING, RESETTING, 및 SETTING 동작들 중 임의의 동작은 프로그래밍 동작으로 간주될 수 있다 메모리 셀들의 그룹에 대한 프로그래밍 동작 이후에, 상기 그룹은 조밀한(tight) 저항 분포를 갖는 것이 바람직하다. 하지만, 통상적인 몇몇 기법들은 조밀한 저항 분포를 달성하지 못한다. 예를 들어, 저항을 감소시키는 프로그래밍 동작 이후에, 몇몇 메모리 셀들은 원하는 것보다 더 낮은 저항을 가질 수도 있다.
제안된 몇몇 프로그래밍 기법들은 프로그래밍 동작을 완료하기 위하여, 높은 전류 레벨을 필요로 할 수도 있다. 이러한 점은 지원 회로들에 대해서 더 높은 전압 및 전류 요건들을 필요로 할 수 있으며 그리고 전력 소모를 증가시킬 수 있다.
제안된 몇몇 기법들의 경우, 소정 판독과 다음 판독 사이에서 단일 메모리 셀의 판독 전류 레벨에서 변동들이 존재할 수도 있다. 예를 들면, 몇몇 메모리 셀들은 소정 판독과 다음 판독 사이에서 2x 변동 혹은 판독 전류의 증가를 나타낼 수도 있다.
반전가능한 저항-스위칭 소자를 구비한 메모리 셀을 갖는 비휘발성 저장소자를 동작시키기 위한 방법 및 장치가 본 명세서에 개시된다. 본 명세서에 개시된 기술들은 프로그래밍 동작 이후에, 반전가능한 저항 메모리 셀들의 조밀한 저항 분포를 제공할 수 있다. 본 발명에 따른 기술들은, 적어도 몇몇 프로그래밍 동작들에 대해서, 더 낮은 최대 프로그래밍 전압을 이용할 수 있다. 본 발명에 따른 기술들은, 적어도 몇몇 프로그래밍 동작들에 대해서, 더 낮은 최대 프로그래밍 전류를 이용할 수 있다. 판독 불안정성(read instability)이 감소될 수 있다. 내구성(endurance performance)이 증가할 수 있다.
도1A는 스티어링 소자를 구비한 메모리 셀의 일실시예에 대한 간략화된 투시도이다.
도1B는 도1A의 복수의 메모리 셀들로부터 형성된 제 1 메모리 레벨의 일부분에 대한 간략화된 투시도이다.
도1C는 3차원 메모리 어레이의 일부분에 대한 간략화된 투시도이다.
도1D는 3차원 메모리 어레이의 일부분에 대한 간략화된 투시도이다.
도1E는 스티어링 소자로서 FETs 을 이용하는 메모리 어레이의 일부분에 대한 실시예를 예시한다.
도2는 메모리 시스템의 일실시예에 대한 블록도이다.
도3은 메모리 셀의 상태를 판독할 수 있는 회로를 예시한다.
도4는 반전가능한 저항-스위칭 소자를 갖는 메모리 소자를 프로그래밍하는 프로세스의 일례를 예시한다.
도5A, 5B, 5C는 메모리 셀의 실시예들을 예시한다.
도6A는 예시적인 메모리 셀을 SETTING 할 때의 전류-전압(I-V) 관계의 일례를 나타내는 그래프이다.
도6B는 메모리 셀의 저항을 감소시키는 경우 하나 이상의 프로그래밍 조건들을 결정하는 프로세스의 일실시예에 대한 순서도이다.
도7A는 예시적인 메모리 셀을 RESETTING 할 때의 전류-전압(I-V) 관계의 일례를 나타내는 그래프이다.
도7B는 메모리 셀의 저항을 증가시키는 경우 하나 이상의 프로그래밍 조건들을 결정하는 프로세스의 일실시예에 대한 순서도이다.
도8은 반전가능한 저항-스위칭 소자들을 갖는 메모리 셀들의 메모리 어레이의 동작에 관한 프로세스의 일실시예를 도시한다.
도9A, 도9B, 도9C 및 도9D는 어레이 바이어싱 체계들을 도시한다.
도10A는 부분적인 포밍을 위해 이용될 수 있는 프로세스의 일실시예를 나타낸다.
도10B는 포밍의 완료 혹은 SET을 위해 이용될 수 있는 프로세스의 일실시예를 나타낸다.
도10C는 RESET을 위해 이용될 수 있는 프로세스의 일실시예를 나타낸다.
도11은, 포밍은 단일 극성을 이용하며 그리고 바이폴라 스위칭이 이용되는 메모리 어레이의 동작 프로세스의 일실시예에 대한 순서도이다.
도12A는 전압 크기를 프로그래밍하는 것과 전압 펄스 폭을 프로그래밍하는 것 사이의 관계에 대한 일례를 나타내는 그래프이다.
도12B는 프로그래밍 효과와 일정한 전압 크기로 전압 펄스 폭을 프로그래밍하는 것 사이의 관계에 대한 일례를 나타내는 그래프이다.
본 명세서에 개시된 기술들은 메모리 셀들을 FORMING, RESETTING, 혹은 SETTING 할 때에 이용될 수 있다. 본 명세서에서 "프로그래밍 동작(programming operation)" 이라는 용어는, FORMING, RESETTING, 혹은 SETTING 을 포함할 수 있지만 이에 한정되지 않는다. 몇몇 실시예에서, 반전가능한 저항-스위칭 소자를 갖는 메모리 셀에 적용되는 하나 이상의 프로그래밍 조건들은 그 저항에 기초하여 결정된다. 하나 이상의 프로그래밍 조건들을 결정하는 것은, 기-결정된 알고리즘에 또한 기초할 수도 있으며, 이러한 기-결정된 알고리즘은 메모리 셀의 속성들에 기초할 수도 있다. 하나 이상의 프로그래밍 조건들은 프로그래밍 전압과 전류 제한(current limit)을 포함할 수 있다. 예를 들어, 프로그래밍 전압의 크기는 저항에 기초할 수 있다. 다른 일례로서, 프로그래밍 전압 펄스의 폭은 저항에 기초할 수 있다. 몇몇 실시예에서, 프로그래밍 동안에 이용되는 전류 제한은, 메모리 셀 저항에 기초하여 결정된다. 가령, 프로그래밍 펄스의 천이 속도(transition rate) 등과 같은 다른 프로그래밍 조건들도 메모리 셀의 저항에 기초할 수 있다.
메모리 셀 및 시스템
메모리 셀을 프로그래밍하는 것의 세부내용을 논의하기 전에, 예시적인 메모리 셀과 시스템이 설명될 것이다. 도1A는 메모리 셀(200)의 일례에 대한 간략화된 투시도로서, 메모리 셀(200)은 반전가능한 저항-스위칭 소자(202)를 포함하며, 반전가능한 저항-스위칭 소자(202)는 제 1 전도체(206)와 제 2 전도체(208) 사이에서 스티어링 소자(steering element)(204)와 직렬로 연결된다. 몇몇 실시예에서, 스티어링 소자(204)는 다이오드이다. 일실시예에서, 다이오드 스티어링 소자(204)는 p-i-n 다이오드이다. 일실시예에서, p-i-n 다이오드는, p-도핑 영역, 진성 영역, n-도핑 영역을 포함한다. 일실시예에서, 다이오드 스티어링 소자(204)는 펀치-쓰루(punch-thru) 다이오드이다. 스티어링 소자로 이용되는 펀치-쓰루 다이오드는 N+/P-/N+ 디바이스 혹은 P+/N-/P+ 디바이스가 될 수 있다. 일실시예에서, 다이오드 스티어링 소자(204)는 쇼트키(Schottky) 다이오드이다. 일실시예에서, 다이오드 스티어링 소자(204)는 백-투-백(back-to-back) 쇼트키 다이오드이다. 몇몇 실시예에서, 다이오드(204)는 가령, 폴리실리콘, 게르마늄 혹은 다른 반도체 등과 같은 다결정 반도체 물질로부터 형성될 수 있다. 또한, 다이오드 스티어링 소자(204)는 2개 이상의 반도체 유형을 포함할 수 있다. 예를 들어, 다이오드(204)는 다결정 실리콘-게르마늄 합금, 폴리게르마늄 혹은 반도체들의 임의의 적절한 조합으로부터 형성될 수 있다. 몇몇 실시예에서, 다이오드 스티어링 소자(204)의 각각의 영역(242, 244, 246)은 동일한 물질(하지만, 달리 도핑되어 있는)로부터 형성될 수도 있다. 하지만, 상기 각각의 영역이 동일한 물질로 형성될 필요는 없다. 예를 들어, 헤테로구조(heterostructure)도 또한 가능하다.
하지만, 스티어링 소자(204)는 다이오드로 한정되지 않는다. 일실시예에서, 스티어링 소자(204)는 트랜지스터이다. 예를 들면, 전계 효과 트랜지스터(FET)가 스티어링 소자(204)로 이용될 수도 있다. 나중에 설명될 도1E에는, 스티어링 소자(204)가 FET 인 메모리 어레이의 일부분이 도시되어 있다.
메모리 셀(200)은 메모리 소자(202)를 가지며, 메모리 소자(202)는 반전가능한 저항-스위칭 물질(230), 상부 전극(232) 그리고 하부 전극(234)을 포함한다. 전극(232)은 반전가능한 저항-스위칭 물질(230)과 전도체(208) 사이에 위치한다. 일실시예에서, 전극(232)은 TiN으로 만들어진다. 전극(234)은 반전가능한 저항-스위칭 물질(230)과 스티어링 소자(204) 사이에 위치한다. 일실시예에서, 전극(234)은 티타늄 질화물로 구성되며, 그리고 배리어층으로서 역할을 할 수 있다.
메모리 셀(200)은 메모리 셀(200)의 바닥에서 전극(213)을 갖는데, 이는 스티어링 소자(204)와 다른 회로 소자 사이에서 전기적인 콘택을 용이하게 한다. 일실시예에서, 전극(213)은 TiN으로 형성된다. 스티어링 소자(204)와 메모리 소자(202)의 상대적인 위치는 역전될 수도 있음을 유의해야 한다. 예를 들면, 스티어링 소자(204)는 메모리 소자(202) 위에 있을 수도 있다.
반전가능한 저항-스위칭 소자(202)는 반전가능한 저항-스위칭 물질(230)을 포함하며, 상기 물질(230)은 2개 이상의 상태들 사이에서 반전가능하게 스위칭될 수 있는 저항을 갖는다. 예를 들어, 반전가능한 저항-스위칭 물질은 제작시에 초기 고-저항 상태에 있을 수 있으며, 이러한 고-저항 상태는 제 1 물리적 신호를 인가함에 따라 저-저항 상태로 스위칭될 수 있다. 예를 들어, 반전가능한 저항-스위칭 소자(202)는 제 1 분량의 에너지, 전하, 열, 전압, 전류 혹은 다른 현상(phenomena)의 인가에 응답하여, 상태들을 스위칭할 수 있다. 제 2 분량의 에너지, 전하, 열, 전압, 전류 혹은 다른 현상의 인가는, 반전가능한 저항-스위칭 물질을 고-저항 상태로 되돌릴 수 있다. 대안적으로는, 반전가능한 저항-스위칭 소자는 제작시에 초기 저-저항 상태에 있을 수도 있으며, 이러한 저-저항 상태는 적당한 에너지, 전하, 열, 전압, 전류 혹은 다른 현상을 인가함에 따라 고-저항 상태로 스위칭될 수 있다. 메모리 셀에 이용되는 경우, 하나의 저항 상태는 이진 "0"을 나타낼 수 있으며, 다른 하나의 저항 상태는 이진 "1"을 나타낼 수 있다. 하지만, 3개 이상의 데이터/저항 상태들이 이용될 수도 있다. 다양한 반전가능한 저항-스위칭 물질들과 이러한 반전가능한 저항-스위칭 물질들을 채용하는 메모리 셀들의 동작은, 예컨대, 미국 특허출원공개공보 2006/0250836에 개시되어 있으며, 상기 미국 특허공개공보는 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다.
몇몇 실시예에서, 반전가능한 저항-스위칭 물질(230)은 금속 산화물로 형성될 수 있다. 다양한 금속 산화물들이 이용될 수 있다. 금속 산화물은 전이 금속-산화물이 될 수도 있다. 금속-산화물의 일례들은 NiO, Nb2O5, TiO2, HfO2, Al2O3, MgOx, CrO2, VO, BN 및 AlN 을 을 포함하지만, 이에 한정되지 않는다. 일실시예에서, 메모리 소자 전극들(232, 234)은 TiN으로 형성된다. 반전가능한 저항-스위칭 물질을 이용하여 메모리 셀을 제작하는 좀더 상세한 내용은, 2007년 6월 29일자로 미국에 출원된 "Memory Cell that Employs a Selectively Deposited Reversible Resistance Switching Element and Methods of Forming the Same" 라는 명칭의 미국 특허출원(공개번호 US 2009/0001343)에 개시되어 있으며, 상기 미국 특허출원은 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다.
전도체(206, 208)는 가령, 텅스텐, 임의의 적당한 금속, 고농도로 도핑된 반도체 물질, 전도성 실리사이드, 전도성 실리사이드-저먼나이드(conductive silicide-germanide), 전도성 저먼나이드 등등과 같은 임의의 적절한 전도성 물질을 포함할 수 있다. 도1A의 실시예에서, 전도체들(206 및 208)은 레일-형상이며 그리고 서로 다른 방향(예컨대, 실질적으로 서로 직교하는 방향)으로 연장된다. 다른 전도체 형상들 및/또는 구성들이 이용될 수도 있다. 몇몇 실시예에서는, 디바이스 성능을 향상시키거나 및/또는 디바이스 제작에 도움을 주기 위해서, 배리어 층들, 접착 층들, 반사방지 코팅 및/또는 기타등등(미도시)이 전도체들(206 및 208)과 함께 이용될 수 있다.
비록, 도1A에는 반전가능한 저항-스위칭 소자(202)가 스티어링 소자(204)의 위에 위치하고 있는 것으로 도시되어 있지만, 대안적인 실시예에서는 반전가능한 저항-스위칭 소자(202)가 스티어링 소자(204)의 밑에 위치할 수도 있다.
도1B는 도1A의 복수의 메모리 셀(200)들로 형성된 제 1 메모리 레벨의 일부분에 대한 간략화된 투시도이다. 간략화를 위해서, 반전가능한 저항-스위칭 소자(202)와 스티어링 소자(204)는 분리되게 도시하지 않았다. 도시된 바와 같이, 메모리 어레이(214)는, 그 사이에 복수개의 메모리 셀들이 접속되어 있는 복수개의 제 1 도체(206)(예컨대, 비트라인)와 복수개의 제 2 도체(208)(예컨대, 워드라인)를 포함하는 "교차점" 어레이이다. 메모리의 다중 레벨들과 같이, 또 다른 메모리 어레이 구조가 이용될 수도 있다.
도1C는 제 2 메모리 레벨(220) 아래에 위치한 제 1 메모리 레벨(218)을 포함하는 모노리식(monolithic) 3차원 어레이(216)의 일부분에 대한 간략화된 투시도이다. 도1C의 실시예에서, 각각의 메모리 레벨들(218, 220)은 교차점 어레이에 있는 다수의 메모리 셀들(200)을 포함한다. 추가적인 층들(예컨대, 층간 유전체)이 제 1 메모리 레벨(218)과 제 2 메모리 레벨(220) 사이에 제공될 수도 있음을 유의해야 하지만, 도1C에서는 설명의 간략화를 위해서 도시되지 않았다. 메모리의 추가 레벨들과 같이, 다른 메모리 어레이 구조들이 사용될 수도 있다.
몇몇 실시예에서, 메모리 레벨들은 "High-Density Three-Dimensional Memory Cell" 라는 명칭의 미국등록특허(등록번호 US 6,952,030)에 개시된 바와 같이 제조될 수도 있는바, 상기 미국등록특허는 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다. 예를 들어, 제 1 메모리 레벨의 상부 전도체는 제 2 메모리 레벨의 하부 전도체로서 이용될 수도 있는바, 제 2 메모리 레벨은 도1D에 도시된 바와 같이 제 1 메모리 레벨 위에 위치한다.
모노리식 3차원 메모리 어레이는, 그 어떤 중간개재(intervening) 기판들 없이, 가령, 웨이퍼와 같은 단일 기판 상에 다중 메모리 레벨들이 형성되는 것이다. 하나의 메모리 레벨을 형성하는 층들은, 기존 레벨(혹은 레벨들)의 층들 위에 증착되거나 혹은 직접 성장된다. 이와 달리, Leedy 에게 허여된 "Three Dimensional Structure Memory" 라는 명칭의 미국등록특허(등록번호 US 5,915,167)에 개시된 바에 따르면, 메모리 레벨들을 별도의 기판들 상에 형성하고 그리고 메모리 레벨들을 위로 향하게 서로 접착시킴으로써, 적층형 메모리들이 제조되어 왔다. 상기 기판들은 본딩 전에 얇아질 수도 있거나 혹은 메모리 레벨로부터 제거될 수도 있지만, 이들 메모리 레벨들은 처음부터 별도의 기판들 상에 형성되므로, 이러한 메모리들은 진정한 모노리식 3차원 메모리 어레이가 아니다.
개시된 구성에 따르면 실린더 형상의 메모리 셀들과 레일 형상의 전도체들이 도1A 내지 도1D에 도시된다. 하지만, 본 명세서에 개시된 기술은 메모리 셀에 대한 하나의 특정 구조에 한정되지 않는다. 또한, 반전가능한 저항-스위칭 물질을 포함하는 메모리 셀들을 형성하는데, 다른 구조들이 이용될 수도 있다. 예를 들면, 다음의 미국 특허들은 반전가능한 저항-스위칭 물질을 이용할 수 있는 예시적인 메모리 셀 구조들을 제공한다. 미국특허 US 6,952,043, US 6,951,780, US 6,034,882, US 6,420,215, US 6,525,953, US 7,081,377.
전술한 바와 같이, 스티어링 소자(204)는 다이오드가 아닐 수도 있다. 도1E는 FETs 를 스티어링 소자(204)로 이용하는 메모리 어레이의 일부분을 예시한 도면이다. 각각의 메모리 소자(200)는 반전가능한 저항-스위칭 소자(202)와 스티어링 소자(204)를 포함하는데, 스티어링 소자(204)는 앞서 언급한 바와 같이 FET 이다. 각각의 메모리 셀(200)은 비트라인과 워드라인 사이에 위치한다. 선택된 메모리 셀(200)은 선택된 비트라인과 선택된 워드라인 사이에 위치한다. 선택된 메모리 셀(200)의 FET는 선택된 게이트 라인에 연결된다. 선택된 게이트 라인에 인가되는 전압은, 반전가능한 저항-스위칭 소자(202)를 통해 흐르도록 허용된 전류를 제어한다. 예를 들어, 반전가능한 저항-스위칭 소자(202)를 통해 흐르는 전류를 원하는 레벨로 제한하도록, 게이트 전압이 선택될 수 있다.
도2는 본 명세서에 개시된 기술을 구현할 수 있는 메모리 시스템(300)의 일례를 도시한 블록도이다. 메모리 시스템(300)은 메모리 어레이(302)를 포함하는바, 메모리 어레이(302)는 전술한 바와 같은 메모리 셀들의 2차원 혹은 3차원 어레이가 될 수 있다. 일실시예에서 메모리 어레이(302)는 모노리식 3차원 메모리 어레이이다. 메모리 어레이(302)의 어레이 단자 라인들은, 로우(row)를 구성하는 워드라인들의 다양한 층(들)과, 컬럼(column)을 구성하는 비트라인들의 다양한 층(들)을 포함한다. 하지만, 다른 방향들 역시 구현될 수 있다.
메모리 시스템(300)은 로우 제어 회로(320)를 포함하는바, 로우 제어 회로(320)의 출력(308)들은 메모리 어레이(302)의 각각의 워드라인들에 연결된다. 로우 제어 회로(320)는 M 개의 로우 어드레스 신호들의 그룹 및 하나 이상의 다양한 제어 신호들을 시스템 제어 로직 회로(330)로부터 수신하며, 그리고 로우 디코더(322), 어레이 단자 드라이버(driver)(324), 판독 및 프로그래밍(예컨대, SET 및 RESET) 동작 둘다를 위한 블록 선택 회로(326)와 같은 회로들을 일반적으로 포함할 수 있다. 메모리 시스템(300)은 또한, 컬럼 제어 회로(310)를 포함하는바, 컬럼 제어 회로(310)의 입/출력(306)들은 메모리 어레이(302)의 각각의 비트라인들에 연결된다. 컬럼 제어 회로(310)는 N 개의 컬럼 어드레스 신호들의 그룹 및 하나 이상의 다양한 제어 신호들을 시스템 제어 로직(330)으로부터 수신하며, 그리고 컬럼 디코더(312), 어레이 단자 수신기 혹은 드라이버(314), 블록 선택 회로(316), 뿐만 아니라 판독/기입 회로, 및 I/O 멀티플렉서와 같은 회로들을 일반적으로 포함할 수 있다. 일실시예에서, 컬럼 디코더(312)는 반전가능한 극성 디코더 회로(reversible polarity decoder circuit)이다. 일실시예에서, 로우 디코더(322)는 반전가능한 극성 디코더 회로이다. 일실시예에서, 반전가능한 극성 디코더 회로는 하나의 모드에서 액티브 로우 출력을 가지며 다른 하나의 모드에서 액티브 하이 출력을 갖는다. 반전가능한 극성 디코더 회로들의 좀더 상세한 세부사항들은 2006년 12월 31일자로 출원된 미국등록특허 US 7,542,370에 개시되어 있으며, 상기 미국등록특허는 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다.
시스템 제어 로직(330)은 호스트로부터 데이터와 커맨드를 수신하며 그리고 출력 데이터를 호스트에게 제공한다. 다른 실시예에서, 시스템 제어 로직(330)은 별도의 컨트롤러 회로로부터 데이터와 커맨드를 수신하며 그리고 그 컨트롤러 회로에게 출력 데이터를 제공하는바, 여기서 상기 컨트롤러 회로는 호스트와 통신한다. 시스템 제어 로직(330)은 하나 이상의 상태 머신들, 레지스터들, 및 메모리 시스템(300)의 동작을 제어하기 위한 다른 제어 로직을 포함할 수 있다.
메모리 어레이를 통합하고 있는 집적회로는 통상적으로 상기 어레이를 여러 개의 서브-어레이들 혹은 블록들로 분할한다. 또한, 블록들은 예컨대, 16개, 32개 혹은 다른 개수의 블록들을 포함하고 있는 베이(bay)들로 함께 그룹화될 수 있다. 3-D 메모리 내의 각각의 블록은 메모리 셀들의 많은 층들을 가질 수 있다. 예를 들어, 하나의 블록은 8개의 층들을 포함할 수 있다. 각각의 층은, 수백 혹은 수천개의 비트라인들과 워드라인들을 포함할 수 있다. 예를 들어, 하나의 층은 1000개의 비트라인들과 8000개의 워드라인들을 가질 수 있다. 몇몇 구현예에서는, 각각의 비트라인에 관련되는 비트라인 드라이버가 존재한다. 다음을 유의해야 하는바, 소정의 드라이버는 2개의 이상의 비트라인들 사이에서 공유될 수도 있다. 또한, 소정의 비트라인이 이와 관련된 오직 하나의 드라이버를 가질 필요는 없다는 점을 유의해야 한다. 몇몇 구현예에서, 일부 드라이버들은 비트라인들의 일측 말단부에 물리적으로 위치하며 그리고 다른 드라이버들은 비트라인들의 다른 말단부에 위치한다.
자주 이용되는 바와 같이, 서브-어레이는, 통상적으로는 디코더들, 드라이버들, 감지 증폭기들 및 입/출력 회로들에 의해서 중단되지 않는 연속적인 워드라인들 및 비트라인들을 갖는 메모리 셀들의 연속적인 그룹이다. 다양한 이유들 때문에 서브 어레이가 이용된다. 예를 들어, 워드라인들 및 비트라인들의 저항과 캐패시턴스 때문에 야기되는, 워드라인들과 비트라인들의 신호 지연(즉, RC 지연)은, 대형 어레이에서는 극히 중요할 수 있다. 각 워드라인 및/또는 각 비트라인의 길이가 감소하도록, 대형 어레이를 작은 서브-어레이들의 그룹으로 분할함으로써, 이들 RC 지연들이 감소될 수 있다. 또 다른 일례로서, 메모리 셀들의 그룹을 액세스하는 것에 관련된 전력(power)은, 주어진 메모리 사이클 동안에 동시에 액세스될 수 있는 메모리 셀들의 개수에 대한 상한(upper limit)을 좌우한다. 결과적으로, 동시에 액세스되는 메모리 셀들의 개수를 감소시키기 위해서, 대형 어레이는 더 작은 서브-어레이들로 종종 분할된다. 그럼에도 불구하고, 설명의 편의를 위해서, 통상적으로는 디코더들, 드라이버들, 감지 증폭기들 및 입/출력 회로들에 의해서 중단되지 않는 연속적인 워드라인들과 비트라인들을 갖는 메모리 셀들의 연속적인 그룹을 나타내도록, 어레이라는 용어와 서브-어레이라는 용어는 동의어처럼 사용될 것이다. 집적회로는 하나 이상의 메모리 어레이를 포함할 수 있다.
일 실시예에서, 도2에 도시된 모든 구성요소들은 하나의 집적회로 상에 배치된다. 예를 들어, 시스템 제어 로직(330), 컬럼 제어 회로(310) 및 로우 제어 회로(320)는 기판의 표면 상에 형성되며 그리고 메모리 어레이(302)는 상기 기판 위에 형성되는 모노리식 3차원 메모리 어레이이다(즉, 시스템 제어 로직 330, 컬럼 제어 회로 310 및 로우 제어 회로 320 위에 형성된다). 몇몇 경우에 있어서, 제어 회로의 일부는 메모리 어레이(302)의 일부와 동일한 층들 상에 형성될 수도 있다.
도3은 회로를 도시한 것으로, 메모리 셀의 상태를 판독하기 위한 일실시예를 예시한 것이다. 반전가능한 저항-스위칭 소자(202)가 어떤 상태에 있는지를 판별하기 위하여, 전압이 인가될 수 있으며 그리고 결과적인 전류가 측정된다. 높게 측정된 전류는, 상기 반전가능한 저항-스위칭 소자(202)가 저-저항 상태에 있음을 나타낸다. 낮게 측정된 전류는, 상기 반전가능한 저항-스위칭 소자(202)가 고-저항 상태에 있음을 나타낸다. 도3은 메모리 셀들(450, 452, 454, 456)을 포함하는 메모리 어레이의 일부를 도시하며, 이들 메모리 셀들은 도1A, 도1B, 도1C 및 도1D의 실시예들에 기초할 수 있다. 상기 일례에서, 스티어링 소자(204)는 다이오드이다. 많은 비트라인들 중 2개의 비트라인들과 많은 워드라인들 중 2개의 워드라인들이 도시된다. 비트라인들 중 하나의 비트라인에 대한 판독 회로는 트랜지스터(458)를 통해 비트라인에 연결되는 것으로 도시되었는바, 상기 트랜지스터(458)는 컬럼 디코더(312)에 의해 공급되는 게이트 전압에 의해 제어되며, 이는 해당 비트라인을 선택 혹은 비선택하기 위한 것이다. 트랜지스터(458)는 상기 비트라인을 데이터 버스에 연결한다. 기입 회로(460)(시스템 제어 로직 330의 일부)는 데이터 버스에 연결된다. 트랜지스터(462)는 데이터 버스에 연결되며, 그리고 클램프 디바이스로서 동작하는바, 클램프 디바이스는 클램프 제어 회로(464)(시스템 제어 로직 330의 일부)에 의해 제어된다. 또한, 트랜지스터(462)는 비교기(466)와 기준 전류 공급기(Iref)에 연결된다. 비교기(466)의 출력은 데이터 출력 단자(시스템 제어 로직 330 으로, 콘트롤러 및/또는 호스트로)와 데이터 래치(468)에 연결된다. 기입 회로(460)가 또한 데이터 래치(468)에 연결된다.
반전가능한 저항-스위칭 소자의 상태를 판독하려 시도하는 경우, 모든 워드라인들은 Vread(예를 들면, 약 1.5 볼트)로 먼저 바이어스되며 그리고 모든 비트라인들은 접지된다. 이후, 선택 워드라인이 접지된다. 예시적인 목적으로, 본 논의에서는 메모리 셀(450)이 판독을 위해 선택된다고 가정될 것이다. 하나 이상의 선택 비트라인들은, 데이터 버스(트랜지스터 458을 턴온함에 의해)와 클램프 디바이스(트랜지스터 462, ~1.5볼트 + Vt 를 수신)를 통해 Vread가 된다. 클램프 디바이스의 게이트는 Vread 보다 높지만, 상기 비트라인을 Vread 인근으로 유지하도록 제어된다. 전류가 Vsense 노드로부터 트랜지스터(462)를 통해 선택 메모리 셀에 의해서 구동된다. 상기 Vsense 노드는 또한, 기준 전류 Iref를 수신하는바, 기준 전류 Iref는 고-저항 상태 전류와 저-저항 상태 전류 사이의 값이다. Vsense 노드는, 셀 전류와 기준 전류 Iref 사이의 전류 차이에 대응되게 이동한다. 비교기(466)는 Vsense 전압과 Vref-read 전압을 비교함으로써, 데이터 출력 신호를 생성한다. 만일, 메모리 셀 전류가 Iref 보다 크다면, 메모리 셀은 저-저항 상태에 있으며 그리고 Vsense에서의 전압은 Vref 보다 작을 것이다. 만일, 메모리 셀 전류가 Iref 보다 작다면, 메모리 셀은 고-저항 상태에 있으며 그리고 Vsense에서의 전압은 Vref 보다 클 것이다. 비교기(466)로부터의 데이터 출력 신호는 데이터 래치(468)에 래치된다. 몇몇 실시예에서, 기준 전류는 메모리 셀의 어드레스에 기초한다.
도4는 스텝 초기화(step initialization)를 이용하여 비휘발성 저장소자를 프로그래밍하는 프로세스(500)의 일례에 대한 순서도이다. 프로그래밍 동작은 FORMING, SETTING 혹은 RESETTING 이 될 수도 있다. 프로세스(500)에 대한 서술 부분에서는, 설명의 편의를 위하여 하나의 메모리 셀에 대한 프로그래밍이 서술된다. 한번에 2개 이상의 메모리 셀들이 프로그래밍될 수도 있음을 유의해야 한다.
단계 502에서, 프로그래밍될 메모리 셀의 저항을 나타내는 정보가 판별된다. 일실시예에서는, 메모리 셀의 양단에 판독 전압이 인가되는 때에 도통하는 전류를 판별함에 의해서 상기 정보가 판별된다. 몇몇 실시예에서, 단계 502는, 메모리 셀에 인가되는 소정의 판독 전압에 응답하여 메모리 셀이 얼마만큼의 전류를 도통시키는지를 판별한다. 예를 들어, 단계 502는, 여러 개의 전류 범위들 중 메모리 셀의 도통 전류(conduction current)가 속하는 전류 범위를 결정할 수 있다. 전류 레벨이 이와 같이 판별되면, 후속 단계들이 진행될 수 있다. 하지만, 도통 전류는 메모리 셀의 저항의 함수임을 유의해야 한다.
예를 들어, 도3을 참조하면, 전압 Vread 가 메모리 셀의 양단에 인가될 수 있으며 그리고 도통 전류는 기준 전류(예컨대, Iref)와 비교될 수 있다. 이러한 비교에 기초하여, 메모리 셀의 저항이 소정의 저항보다 높은지 혹은 낮은지가 결정될 수 있다.
단계 504에서, 저항을 나타내는 정보에 기초하여, 프로그래밍이 완료되었는지의 여부가 결정된다. 만일, 그렇다면, 프로세스(500)은 종료된다. 예를 들어, 프로그래밍 동작이 forming 동작이라면, 메모리 셀의 저항은 forming에 대한 타겟 저항과 비교될 수 있다. 만일, 메모리 셀의 저항이 상기 타겟 저항 보다 작다면, forming 프로세스는 완료된 것으로 간주될 수 있다. 만일, 프로그래밍 동작이 reset 동작이라면, 타겟 reset 저항과의 비교가 수행될 수 있다. 메모리 셀의 저항이 타겟 reset 저항보다 크다면, RESET 프로세스는 완료된 것으로 간주된다. 만일, 프로그래밍 동작이 SET 동작이라면, 타겟 SET 저항과의 비교가 수행될 수 있다. 만일, 메모리 셀의 저항이 타겟 set 저항보다 작다면, SET 프로세스는 완료된 것으로 간주될 수 있다. 앞서 설명된 바와 같이, 저항을 나타내는 정보는 전류가 될 수 있다. 따라서, 실제 비교는 저항 대신에 전류 레벨들을 이용하여 수행될 수 있다.
단계 506에서, 프로그래밍 동작이 아직 완료되지 않은 경우, 저항을 나타내는 정보와 기-결정된 알고리즘에 기초하여 하나 이상의 프로그래밍 조건들이 결정된다. 기-결정된 알고리즘은 메모리 셀의 속성들에 기초할 수도 있다. 서로 다른 물질들을 갖는 메모리 셀들에 대해서 서로 다른 알고리즘이 이용될 수 있다. 예를 들면, 금속 산화물 스위칭 소자를 갖는 메모리 셀에 대하여 하나의 알고리즘이 이용될 수 있으며 그리고 카본 스위칭 소자를 갖는 메모리 셀에 대하여 다른 하나의 알고리즘이 이용될 수 있다. 이러한 알고리즘은, 메모리 셀의 저항(또는 저항을 나타내는 몇몇 정보, 가령, 인가된 전압으로 인해 야기되는 전류)의 함수가 될 수 있다.
프로그래밍 조건들은, 프로그래밍 전압과 전류 제한을 포함할 수 있지만, 이에 한정되는 것은 아니다. 예를 들어, 프로그래밍 전압의 크기는 상기 저항 및 기-결정된 알고리즘에 기초하여 결정될 수도 있다. 또 다른 사례로서, 프로그래밍 전압 펄스의 폭은 상기 저항 및 기-결정된 알고리즘에 기초하여 결정될 수도 있다. 몇몇 실시예에서는, 프로그래밍 동안에 메모리 셀이 이용가능한 전류는 제한된다. 이러한 전류 제한은, 메모리 셀의 저항과 기-결정된 알고리즘에 기초하여 결정될 수 있다. 하지만, 전술한 모든 프로그래밍 조건들이 메모리 셀의 저항과 기-결정된 알고리즘에 기초할 필요는 없다는 점을 유의해야 한다. 예를 들면, 이들 프로그래밍 조건들 중 하나, 둘(임의의 조합) 혹은 3개 모두는 저항 및 기-결정된 알고리즘에 기초할 수도 있다. 또한, 다른 프로그래밍 조건들 역시, 메모리 셀의 저항 및 기-결정된 알고리즘에 기초하여 결정될 수 있다. 예를 들어, 그 천이 속도 등과 같은 프로그래밍 신호의 다른 파라미터들은 메모리 셀의 저항 및 기-결정된 알고리즘의 함수가 될 수도 있다. 천이 속도의 일레는 전압 펄스의 기울기이다.
단계 508에서, 단계 506으로부터의 하나 이상의 프로그래밍 조건들이 메모리 셀에 인가된다. 따라서, 상기 하나 이상의 프로그래밍 조건들은 메모리 셀의 저항의 함수가 될 수도 있다. 예를 들어, 프로그래밍 전압의 크기 및/또는 펄스 폭은 메모리 셀의 저항의 함수가 될 수 있다. 또한, 전술한 바와 같이, 프로그래밍 동안 메모리 셀이 이용가능한 전류는, 상기 저항에 기초하여 결정된 값으로 제한될 수 있다. 이후, 상기 프로세스(500)는 단계 502로 되돌아가서, 메모리 셀의 저항을 나타내는 정보를 재-결정한다(re-determine). 상기 프로세스(500)는 프로그래밍이 완료될 때까지 계속될 수 있다. 따라서, 다음번 이터레이션과 함께, 하나 이상의 프로그래밍 조건들의 다른 세트가 적용될 수 있다. 몇몇 경우에 있어서는, 동일한 프로그래밍 조건(들)이 프로세스(500)의 연속적인 이터레이션에 적용될 수도 있다. 예를 들어, 메모리 셀의 저항이 그리 많이 변하지 않는다면, 동일한 프로그래밍 조건들이 다시 한번 적용될 수도 있다. 일부 메모리 셀들은 다른 메모리 셀들보다 더 빨리 프로그래밍될 수 있음을 유의해야 한다. 따라서, 몇몇 메모리 셀들은 다른 메모리 셀들보다 상기 프로그래밍 프로세스를 더 빨리 마칠 수 있다(step through). 달리 말하면, 몇몇 메모리 셀들은 프로세스(500)의 더 적은 개수의 이터레이션들을 취할 수 있다.
도5A, 도5B 및 도5C는 금속 산화물 스위칭 소자(230)들을 갖는 메모리 셀들(200)의 실시예들을 도시한다. 이러한 일례들은, 프로그래밍 조건들의 소정 시퀀스가 금속 산화물을 구비한 디바이스를 위해 이용될 수 있는 이유를 설명하는데 이용될 것이다. 달리 말하면, 소정의 기-결정된 알고리즘이 이용될 수 있는 이유를 설명하는데 이용될 것이다. 프로그래밍이 진행됨에 따라 서로 다른 프로그래밍 조건들을 이용하는(예컨대, 서로 다른 기-결정된 알고리즘을 이용하는) 일반적인 원리들은, 금속 산화물들 이외의 물질들을 갖는 메모리 셀에 적용될 수 있다.
도5A는 메모리 셀(202)에 대한 일실시예에서 이용될 수 있는 물질들의 일례를 도시한다. 상부 전극(232)과 바닥 전극(234)은 각각 TiN 이다. 반전가능한 저항-스위칭 물질(230)은 HfO2 이다. 따라서, 이러한 일례에서 스위칭 물질은 금속 산화물이다. 하지만, 이와 다른 금속 산화물이 이용될 수도 있다.
도5B는 메모리 셀(202)에 대한 일실시예에서 이용될 수 있는 물질들의 일례를 도시한다. 일례로서, HfO2 는 약 6 ~ 8 nm의 두께를 가질 수 있으며 실리콘 산화물(SiO2)는 약 1.5 ~ 2.0 nm의 두께를 가질 수 있다. 몇몇 실시예에서, SiO2 층(237)은 하나 이상의 프로그래밍 단계들 동안에 파손(break down)될 수 있다. 후속 프로그래밍 단계들은 HfO2 층(230)을 형성(혹은 SET)할 수 있다. 예를 들어, 프로그래밍 단계들은, 산소 빈자리들이 HfO2 층(230)을 내에 형성되게 할 수 있다. 결과적으로, 산소 빈자리들의 체인이 HfO2 층(230)의 꼭대기에서부터 바닥까지 형성될 수 있다. 하지만, 프로그래밍 전압 펄스의 크기가 너무 크다면, HfO2 층(230) 자체에 과도한 스트레스가 가해질 수도 있음을 유의해야 한다. HfO2 층(230)에 대한 과도 스트레스는 메모리 셀(202)을 손상시킬 수도 있다. 몇몇 실시예에서는, 금속 산화물 층(230)에 대한 과도 스트레스가 회피될 수 있도록 SETTING(또는 FORMING)이 진행됨에 따라, 프로그래밍 전압의 크기가 감소된다.
상부 전극과 바닥 전극이 동일한 물질로 구성될 필요는 없다는 점을 유의해야 한다. 도5C는 바닥 전극(234)은 고농도로 도핑된 실리콘이며 상부 전극은 TiN 인 메모리 셀(202)에 대한 일실시예를 도시한다. 이러한 일례에는, HfO2 층(230)과 상부 전극(232) 사이에 티타늄 산화물(238)로 구성된 선택적인 영역(optional region)이 존재한다.
본 명세서에 개시된 프로그래밍을 위한 기술들은 금속 산화물 스위칭 소자들만으로 제한되지 않는다. 다른 물질들의 경우, 금속 산화물들과는 상이한 프로그래밍 조건들이 확립될 수 있다. 카본 기반의 스위칭 소자들을 프로그래밍하는 일례가 다음에 설명된다.
도6A는 예시적인 메모리 셀들을 SETTING 할때의 전류-전압(I-V) 관계들의 일례들을 도시한 그래프이다. 예시적인 커브들은 스위칭 소자가 금속 산화물인 일실시예에 관한 것이 될 수 있다. 이들 I-V 커브들은 소정의 프로그래밍 조건들이 이용될 수도 있는 이유를 설명하는데 이용될 것이다. 스위칭 소자가 다른 유형의 물질이라면, I-V 커브들은 다른 형상을 가질 수도 있다. 따라서, 다른 물질들의 경우, 상이한 프로그래밍 조건들이 이용될 수 있다.
도6A의 그래프는 4개의 I-V 커브들(551 ~ 554)를 도시한다. 각각의 커브는 예시적인 메모리 셀에 대한 SETTING 프로세스의 서로 다른 스테이지를 나타낸다. 상기 커브들의 적어도 일부분의 경우, I-V 커브의 기울기는 메모리 셀의 전도성(conductance)을 근사화하는데 이용될 수 있다. 예를 들면, 낮은 전압에서의 커브들의 경우 본 명세서에서 "판독 영역(read region)" 이라고 지칭되는 영역이 있을 수 있다. 하지만, 높은 전압들에서 발생하는 브레이크다운이 존재할 수도 있다. 몇몇 실시예에서는, 프로그래밍 동안, 스위칭 물질은 브레이크다운 영역에 근접하여 혹은 브레이크다운 영역 내에서 동작될 수 있다. 브레이크다운에서는 전류가 급격하게(dramatically) 증가할 수 있다는 점을 유의해야 한다. 일례로서, 커브 551의 낮은 전압들의 경우, 메모리 셀의 전도성은 I-V 커브의 기울기에 기초하여 근사화될 수 있다. 전압의 일부는 다른 회로 소자들(예컨대, 스티어링 소자, 비트라인, 워드라인)의 양단에 나타날 수도 있기 때문에, 이러한 점을 감안해야 한다(factored in). 높은 전압에서 브레이크다운이 발생하는 잠재적인 이유 중 하나는, 메모리 셀의 금속 산화물이 높은 전압에서 파괴될 수 있다는 점이다. 브레이크다운을 발생시키는 다른 이유들이 있을 수도 있다. 몇몇 메모리 셀들의 경우, 프로그래밍 동안 프로그래밍 전압을 판독 영역 내에 유지하는 것이 바람직할 수도 있는데, 이는 금속 산화물의 브레이크다운을 방지하기 위한 것이다. 이러한 이유는, 금속 산화물의 전압 브레이크다운이 메모리 셀을 손상시킬 수 있기 때문이다.
I-V 커브(551)는, 메모리 셀의 저항이 높은 경우에, SETTING 프로세스의 초창기에 대한 전류-전압 관계를 나타낼 수 있다. 다른 커브(552)는 적어도 하나의 프로그래밍 신호가 인가된 이후의 전류-전압 관계를 나타낼 수 있으며, 따라서 메모리 셀의 저항은 낮아진다. 3번째 및 4번째 커브(553, 554)는 메모리 셀의 저항이 여전히 낮은 경우, SETTING 프로세스의 후속 스테이지들을 나타낼 수 있다. 커브들(551-554)로부터 보여지는 바와 같이, 판독 영역의 기울기는, SETTING 동작이 진행됨에 따라 증가한다. 또한, 메모리 셀의 저항이 감소함에 따라 더 낮은 프로그래밍 전압에서 브레이크다운 영역이 발생한다.
몇몇 실시예에서는, 메모리 셀의 저항이 감소함에 따라 SET 동안에 이용되는 프로그래밍 전압의 크기가 감소된다. 4개의 예시적인 전압들(V1 ~ V4)이 도시된다. 앞선 설명에서 논의된 바와 같이, 이는 몇몇 디바이스들의 경우, 메모리 셀의 브레이크다운 영역에 진입하는 것을 방지하는데 도움이 될 것이다.
예시적인 몇몇 프로그래밍에서는, 프로그래밍 동안 메모리 셀이 이용가능한 전류는 제한된다. 이러한 전류 제한값은 본 명세서에서 "Icomp" 라고 지칭된다. 몇몇 디바이스들의 경우 이러한 점이 왜 유용한지를 설명하기 위하여 도6A가 다시 참조될 것이다. 만일 전압 V1이 메모리 셀에 인가된다면, 이는 더 낮은 저항을 갖는 커브로 메모리 셀을 이동시키는 경향이 있다. 예를 들어, 메모리 셀이, 커브(551)의 판독 영역 상에 그 메모리 셀이 위치될 수 있게하는 저항을 갖는다고 가정하자. 전압 V1이 인가된다면, 이는 가령, 552 혹은 553과 같은 커브쪽으로 상기 메모리 셀의 저항을 이동시킬 수 있다. 하지만, 커브 553은 커브 552 보다 낮은 전압에서 브레이크다운 전압이 발생할 수 있다는 점을 유의해야 한다. 따라서, 전압 V1을 인가한 결과로서 메모리 셀의 저항이 너무 많이 강하한다면, 전압 브레이크다운이 발생할 수 있다. 하지만, 전류를 Icomp로 제한한다면, 이는 메모리 셀의 금속 산화물이 전압 브레이크다운되는 것을 방지하는데 도움을 줄 수 있다. 달리 말하면, 메모리 셀은 커브 552로 이동될 수도 있지만, 커브 553으로 이동되는 것은 방지될 수 있다. 4개의 예시적인 보상 전류 Icomp1 ~ Icomp4 가 도시되어 있다. 일실시예에, V1이 이용되는 경우 Icomp1 이 이용되며, V2가 이용되는 경우 Icomp2 가 이용되며, V3에는 Icomp3, V4에는 Icomp4, 등등이 이용될 수 있다.
몇몇 실시예에서, 프로그래밍 신호는 크기와 폭을 갖는 펄스이다. 적어도 몇몇 메모리 셀들(200)의 경우, 전압 크기와 펄스 폭 사이의 관련성이 있을 수 있다. 예를 들어, 더 좁은 펄스 폭이 이용된다면, 메모리 셀 저항의 동일한 변경을 획득하기 위하여 더 큰 크기의 전압이 이용될 수 있다. 도12A는 일실시예에서, 전압 크기 대 펄스 폭의 관계를 나타내는 그래프이다.
커브 1202는 동일한 프로그래밍 효과(즉, 메모리 셀 저항의 변화)을 획득할 수 있는 포인트들을 나타낸다. 예를 들어, "t" 라는 펄스 폭에 대해서, 전압 Va는 소정의 프로그래밍 효과를 획득할 수 있다. 10t 라는 펄스 폭의 경우, 전압 Vb가 이용될 수 있다. 100t 라는 펄스 폭의 경우, 전압 Vc가 이용될 수 있다. 따라서, 펄스 폭이 증가하면, 더 낮은 프로그래밍 전압이 이용될 수 있다. 몇몇 실시예들의 경우, 상기 관계는 데케이드 당 0.25V(0.25V per decade)가 될 수 있다. 하지만, 서로 다른 물질들은 서로 다른 관계들을 나타낼 수 있다.
도12B는 또 다른 방식에서 프로그래밍 전압과 펄스 폭 사이의 관계를 예시한다. 도12B에서, 각각의 커브는 하나의 프로그래밍 전압 크기를 나타낸다. 예를 들어, 커브 1230는 도12A의 Vc에 대응할 수 있고, 커브 1220는 도12A의 Vb에 대응할 수 있으며, 커브 1210는 도12A의 Va에 대응할 수 있다. 이로부터 알 수 있는 바와 같이, 전압 크기를 적절히 선택함에 의해서, 서로 다른 펄스 폭들을 이용하여 동일한 프로그래밍 효과가 획득될 수 있다.
메모리 셀 저항과 알고리즘에 기초한 프로그래밍의 장점(benefits)을 설명하는 것 중 하나는, 메모리 셀로 전달된 파워 레벨이 좀더 일관된다라는 점이다. 예를 들면, 전류 레벨이 증가함에 따라, 감소된 전압 레벨(및/또는 더 짧아진 펄스 폭)은, 프로그래밍 펄스들 사이에서(from programming pulse to programming pulse) 좀더 일정한 파워 레벨을 제공할 수 있다.
전술한 설명들은, 메모리 셀의 다양한 속성들이, 프로그래밍 동작이 진행됨에 따라 어떤 프로그래밍 조건들이 이용되어야만 하는지에 대해 영향을 미칠 수도 있음을 보여준다. 따라서, 메모리 셀들의 속성들은, 프로그래밍 동안에 이용되는 기-결정된 알고리즘이 가져야할 특성들에 영향을 미칠 수 있다.
도6B는 메모리 셀의 저항(그리고 기-결정된 알고리즘)에 기초하여, 메모리 셀에 대한 하나 이상의 프로그래밍 조건들을 결정하는 프로세스(600)의 일례를 예시한 순서도이다. 프로세스(600)는 또한, 프로그래밍 동작이 완료되었는지의 여부를 결정한다. 따라서, 프로세스(600)는 도4의 단계들 504 ~ 506의 일실시예이다. 일실시예에서는, 메모리 셀을 FORMING 할 때에 프로세스(600)가 이용된다. 일실시예에서는, 메모리 셀을 SETTING 할 때에 프로세스(600)가 이용된다. 상기 프로세스(600)는 금속 산화물 스위칭 소자, 카본 스위칭 소자, 혹은 다른 유형의 스위칭 소자인 경우에 이용될 수 있다. 프로세스(600)에 대한 설명을 돕기 위하여 도6A의 예시적인 I-V 커브들이 이용될 것이다. 하지만, 프로세스(600)는 다른 유형들의 I-V 커브들을 갖는 디바이스들에도 적용될 수 있음을 유의해야 한다.
프로세스(600)에서는, 저항을 판별하는데 메모리 셀의 도통 전류가 이용된다. 전술한 바와 같이, 도통 전류는 메모리 셀의 저항의 함수가 될 수 있다. 예를 들어, 도3을 참조하면, 판독 동작 동안에 전압 Vread가 메모리 셀의 양단에 인가될 수 있다. 상기 전압의 일부는, 스티어링 소자와 선택된 워드라인 및 선택된 비트라인에도 또한 인가될 수 있다.
프로세스(600)에서, 메모리 셀의 도통 전류(Iread)는 4개의 서로 다른 기준 전류들과 비교된다. 일실시예에서, 상이한 기준 전류(I1 ~ I4)와 매번 비교되는 메모리 셀 도통 전류를 이용하여 4개의 서로 다른 판독 동작들이 수행된다. 각각의 판독 동작에 대해 상이한 기준 전류를 테스트하는데 도3의 회로가 이용될 수 있다. 일실시예에서, 4개의 서로 다른 기준 전류들에 비교되는 도통 전류를 이용하여 하나의 판독 동작이 수행된다. 도3의 상기 회로는, 동일한 판독 동작 동안에 4개의 서로 다른 기준 전류들을 테스트하기 위하여 수정될 수 있다.
일반적으로, 프로세스(600)는 프로그래밍 펄스를 인가한 이후(혹은, 아마도 프로그래밍이 개시하기 전)에 메모리 셀 도통 전류가 기준 전류와 비교되는 흐름을 서술한다. 프로세스(600)의 제 1 테스트는 메모리 셀의 도통 전류가 매우 낮은지(이는 높은 저항에 대응함)의 여부를 판별하기 위한 테스트에 대응할 수 있다.
일반적으로, 프로세스(600)는 메모리 셀의 도통 전류(Iread)와 4개 까지의 서로 다른 기준 레벨들을 비교한다(단계 602, 606, 610, 614 참조). 또 다른 개수의 기준 전류 레벨들이 이용될 수도 있다. 프로세스(600)는 메모리 셀이 프로그래밍을 경험할 수도 있는 순서대로 서술된다. 메모리 셀의 저항을 낮추기 위하여 프로그래밍 동작이 이용되는 경우에, 프로세스(600)가 이용된다. 따라서, 제 1 테스트(단계 602)는 상대적으로 낮은 전류(이는 상대적으로 높은 저항에 대응함)를 위한 것이다. 후속 단계들은 더 높은 전류들(이는 더 낮은 저항들에 대응함)을 위한 것이다. 테스트들(단계 602, 606, 610, 614)이 수행되는 순서는 임의적일 수도 있음을 유의해야 한다.
프로세스(600)는 4개의 서로 다른 프로그래밍 전압 크기(V1 ~ V4)를 참조한다. 각각의 프로그래밍 전압은 도통 기준 전류들(I1 ~ I4) 중 하나에 대응한다. 일실시예에서, 메모리 셀의 저항이 다음 레벨로 낮아지면, 프로그래밍 전압의 크기는 작아질 수 있다. 하지만, 프로그래밍 전압들(V1 ~ V4)은 서로 임의의 관계를 가질 수도 있다.
프로세스(600)는 4개의 서로 다른 프로그래밍 전압 펄스 폭들(폭1 ~ 폭4)를 참조한다. 이들은 또한 도통 전류들(I1 ~ I4) 중 하나에 대응한다. 일실시예에서, 메모리 셀의 저항이 낮아지면, 프로그래밍 전압의 펄스 폭들은 넓어질 수 있다. 하지만, 연속적인 각각의 펄스 폭은 대신에, 좁아질 수도 있다. 일실시예에서, 각각의 펄스는 동일한 폭을 갖는다. 펄스 폭들은 서로 임의의 관계를 가질 수도 있다.
프로세스(600)는 4개의 서로 다른 프로그래밍 전류 제한값들(Icomp1 ~ Icomp4)을 참조한다. 이들은 또한 도통 기준 전류들(I1 ~ I4) 중 하나에 대응한다. 일실시예에서, 메모리 셀의 저항이 낮아지면, 프로그래밍 전류 제한값은 커질 수 있다. 하지만, 연속적인 각각의 전류 제한값은 대신에, 작아질 수도 있다. 일실시예에서, 각각의 전류 제한값은 동일하다. 프로그래밍 전류 제한값들은 메모리 셀의 저항에 대하여 임의의 관계를 가질 수도 있다.
전압 크기들, 펄스 폭들, 그리고 프로그래밍 전류 제한값들의 시퀀스는, 기-결정된 알고리즘으로 간주될 수 있다. 프로그래밍 조건들에 대한 다양한 값들은, 콘트롤 로직의 테이블 내에 혹은 메모리 디바이스 상의 비휘발성 저장소자들 내에 저장될 수도 있다. 상기 알고리즘은, 메모리 디바이스 상의 셀들의 그룹들의 세트를 시험함에 의해서 선택될 수도 있으며, 여기서 상기 세트 내의 각각의 그룹에는 테스트 콘트롤 하드웨어에 의해서 상이한 알고리즘이 주어지며 그리고 테스트 콘트롤 하드웨어에 의해서 알고리즘이 선택되며 그리고 칩 상의 비휘발성 메모리 비트들로 코딩된다.
단계 602에서, 도통 전류(Iread)가 제 1 기준 전류(I1) 보다 큰지의 여부가 판별된다. 전술한 바와 같이, I1은, 상당히 높은 저항을 테스트하도록 설계된 상당히 낮은(fairly low) 기준 전류가 될 수 있다. 만일, Iread가 I1 보다 작다면, 단계 604가 수행되어, 하나 이상의 프로그래밍 조건들을 확립한다. 즉, 테스트되고 있는 상기 상당히 높은 저항보다 메모리 셀의 저항이 크다면, 단계 604가 수행된다.
단계 604에서, 프로그램 신호는 전압 크기 V1으로 설정될 수 있다. 일실시예에서, V1은 프로세스(600)에서 이용되는 가장 높은 크기의 프로그램 전압이 될 것이다. 펄스 폭은 W1으로 설정될 수 있다. 일실시예에서, W1은 프로세스(600)에서 이용되는 가장 좁은 폭이 될 것이다. 전류 제한값은 Icomp1으로 설정될 수 있다. 일실시예에서, 상기 전류 제한값은 프로세스(600)에서 이용되는 가장 작은 전류 제한값이 될 것이다. 단계 604가 수행되면 프로세스(600)는 완료된다. 다음으로, 하나 이상의 프로그래밍 조건들을 인가하기 위하여 도4의 단계 508이 수행될 수 있다.
만일, 도통 전류(Iread)가 제 1 기준 전류(I1) 보다 작지 않다면, 도통 전류(Iread)는 제 2 기준 전류(I2)와 비교된다. 더 낮은 저항이 테스트되도록, 상기 제 2 기준 전류(I2)는 제 1 기준 전류(I1) 보다 클 수 있다. 도통 전류(Iread)가 I2 보다 작다면, 하나 이상의 프로그래밍 조건들이 단계 608에서 확립된다. 프로그램 신호는 전압 크기 V2로 설정될 수 있다. 일실시예에서, V2는 V1 보다 작다. 펄스 폭은 W2로 설정될 수 있다. 일실시예에서, W2는 W1 보다 좁다. 전압 크기와 펄스 폭 둘다는 프로세스 동안에 바뀔 수도 있음을 유의해야 한다. 대안적으로는, 하나는 바뀔 수도 있는 반면에 다른 하나는 고정된 채로 남아있는다(적어도 몇몇 단계들에 대해서). 예를 들면, 저항이 낮아짐에 따라, 상기 메모리 셀은 저항을 더욱 감소시키기 위하여 더 작은 전압을 필요로 할 수 있다. 만일, 저항이 낮아지는 경우에 동작 전압이 동일하게 유지된다면, 더 적은 유효 전압을 제공하기 위하여 더 좁은 펄스 폭이 이용될 수 있는바, 이는 도12A에 도시된다. 전류 제한값은 Icomp2 로 설정될 수 있다. Icomp2는 Icomp1 보다 클 수 있다. 이후 프로세스(600)은 종료한다. 다음으로, 도4의 단계 508이 수행되어 프로그램 신호가 인가될 수 있다.
만일, 도통 전류(Iread)가 제 2 기준 전류(I2) 보다 작지 않다면, 도통 전류(Iread)는 제 3 기준 전류(I3)와 비교된다. 도통 전류(Iread)가 I3 보다 작다면, 하나 이상의 프로그래밍 조건들이 단계 612에서 확립된다. 프로그램 신호는 전압 크기 V3로 설정될 수 있다. 일실시예에서, V3는 V2 보다 작다. 펄스 폭은 W3으로 설정될 수 있다. 일실시예에서, W3은 W2 보다 좁다. 전류 제한값은 Icomp3 로 설정될 수 있다. Icomp3 은 Icomp2 보다 클 수 있다. 이후 프로세스(600)은 종료한다. 다음으로, 도4의 단계 508이 수행되어 프로그램 신호가 인가될 수 있다.
만일, 도통 전류(Iread)가 제 3 기준 전류(I3) 보다 작지 않다면, 도통 전류(Iread)는 제 4 기준 전류(I4)와 비교된다. 도통 전류(Iread)가 I4 보다 작다면, 하나 이상의 프로그래밍 조건들이 단계 616에서 확립된다. 프로그램 신호는 전압 크기 V4로 설정될 수 있다. 일실시예에서, V4는 V3 보다 작다. 펄스 폭은 W4로 설정될 수 있다. 일실시예에서, W4 는 W3 보다 좁다. 전류 제한값은 Icomp4 로 설정될 수 있다. Icomp4 는 Icomp3 보다 클 수 있다. 이후 프로세스(600)은 종료한다. 다음으로, 도4의 단계 508이 수행되어 프로그램 신호가 인가될 수 있다.
만일, 도통 전류(Iread)가 제 4 기준 전류(I4) 보다 작지 않다면, 이는 더 이상의 프로그래밍이 불필요하다는 것을 나타낸다. 달리 말하면, 메모리 셀의 저항이 타겟 레벨까지 감소되었음을 나타낸다. 따라서, 이러한 조건은 도4의 단계 504의 일례이다.
도7A는 예시적인 메모리 셀들을 RESETTING 할 때에 전류-전압(I-V) 관계의 일례들을 도시한 그래프이다. 이러한 일례는 스위칭 소자가 금속 산화물인 실시예에 대응할 수 있다. 다른 유형들의 메모리 셀들은 이와 다른 I-V 관계들을 가질 수도 있음을 유의해야 한다. 예를 들어, 스위칭 소자가 카본이라면, I-V 커브들은 도7A의 일례와 달라질 수 있다. 또한, 다른 유형의 금속 산화물들은 상이한 특성들을 나타낼 수 있음을 유의해야 한다. 또한, 가령, 스티어링 소자와 같은 메모리 셀의 다른 구성요소들 상기 커브들의 형상에 영향을 미칠 수 있다. 또한, 몇몇 메모리 셀들은 I-V 커브들의 형상에 영향을 미칠 수 있는 실리콘 산화물 영역을 가질 수도 있다.
도7A의 그래프는 4개의 I-V 커브들(751 ~ 754)을 예시한다. 각각의 커브들은 예시적인 메모리 셀에 대한 RESETTING 프로세스의 상이한 스테이지들을 나타낸다. 상기 커브들의 적어도 일부분들의 경우, I-V 커브의 기울기는 메모리 셀의 전도성을 근사화하는데 이용될 수 있다. 하지만, 높은 전압들에서 발생하는 소정의 브레이크다운이 존재할 수도 있다. 예를 들어, 커브 751의 낮은 전압들의 경우, 메모리 셀의 전도성은 I-V 커브의 기울기에 기초하여 근사화될 수 있다. 전압의 일부가 다른 회로 소자들(예컨대, 스티어링 소자, 비트라인, 워드라인)의 양단에 나타날 수도 있기 때문에, 이러한 점을 감안해야 한다(factored in). 높은 전압에서 브레이크다운이 발생하는 잠재적인 이유 중 하나는, 메모리 셀의 금속 산화물이 높은 전압에서 파괴될 수 있다는 점이다. 몇몇 메모리 셀들의 경우, 프로그래밍 동안 프로그래밍 전압을 하드 브레이크다운 영역 아래로 유지하는 것이 바람직할 수도 있는데, 이는 금속 산화물의 완전한 브레이크다운을 방지하기 위한 것이다. 이러한 이유는, 금속 산화물의 전압 브레이크다운이 치명적일 수도 있기 때문이다.
커브(751)는, 메모리 셀의 저항이 낮은 경우(판독 영역에서의 상대적으로 큰 기울기에 의해 표시되는 바와 같이), RESETTING 프로세스의 초창기에 대한 I-V 관계를 나타낸다. 다른 커브(752)는 적어도 하나의 프로그래밍 신호가 인가된 이후의 I-V 관계를 나타내며, 따라서 메모리 셀의 저항은 더 높다(판독 영역에서의 상대적으로 작은 기울기에 의해 표시되는 바와 같이). 3번째 및 4번째 커브(753, 754)는 메모리 셀의 저항이 여전히 높은 경우, RESETTING 프로세스의 후속 스테이지들을 나타낸다. 커브들(751-754)로부터 알 수 있는 바와 같이, 판독 영역의 기울기는, RESETTING 동작이 진행됨에 따라 감소한다. 또한, 메모리 셀의 저항이 증가함에 따라 더 높은 프로그래밍 전압에서 브레이크다운 영역이 발생한다.
몇몇 실시예에서는, 메모리 셀의 저항이 증가함에 따라 RESET 동안에 이용되는 프로그래밍 전압의 크기가 증가된다. 이는 브레이크다운 영역에 진입하는 것을 방지하는데 도움이 될 것이다.
또한, 메모리 셀이 저항을 너무 빨리 감소시키는 것을 방지하기 위하여, Icomp가 조절될 수 있음을 유의해야 한다. 이러한 것은 또한, 브레이크다운 영역에 진입하는 것을 방지하는데 도움을 줄 수 있다. 예를 들어, Icomp는 RESET 프로세스 동안에 감소될 수 있다.
도7B는 메모리 셀의 저항에 기초하여, 메모리 셀에 대한 프로그래밍 신호를 결정하는 프로세스(640)의 일례를 예시한 순서도이다. 프로세스(640)는 메모리 셀의 저항을 증가시키는 프로그래밍 동작 동안에 이용될 수도 있다. 일실시예에서, 메모리 셀을 RESETTING 할 때에 프로세스(640)가 이용된다. 하지만, 프로세스(640)는 RESET에 한정되지 않는다. 프로세스(640)는 또한, 프로그래밍 동작이 완료되었는지의 여부를 결정한다. 따라서, 프로세스(640)는 도4의 단계들 504 ~ 506의 일실시예이다.
일반적으로, 프로세스(640)는 프로그래밍 펄스를 인가한 이후(혹은 아마도 프로그래밍이 개시되기 전에)에 메모리 셀 도통 전류가 기준 전류와 비교되는 흐름을 설명한다. 제 1 테스트는 메모리 셀의 도통 전류가 매우 높은지(이는 낮은 저항에 대응함)의 여부를 판별하기 위한 테스트에 대응할 수 있다.
일반적으로, 프로세스(640)는 메모리 셀의 도통 전류(Iread)와 4개 까지의 서로 다른 기준 레벨들(I1 ~ I4)을 비교한다. 이들은, 프로세스(600)의 기준 전류들과 동일하지 않음을 유의해야 한다. 프로세스(640)는 메모리 셀이 프로그래밍을 전형적으로 경험할 순서대로 서술된다. 메모리 셀의 저항을 증가시키기 위하여 프로그래밍 동작이 이용되는 경우에, 프로세스(640)가 이용된다. 따라서, 제 1 테스트(단계 642)는 상대적으로 높은 전류(이는 상대적으로 낮은 저항에 대응함)를 위한 것이다. 후속 단계들은 더 낮은 전류들(이는 더 높은 저항들에 대응함)을 위한 것이다. 테스트들(단계 642, 646, 650, 654)이 수행되는 순서는 임의적일 수도 있음을 유의해야 한다. 프로세스(640)에서의 기준 전류들은 프로세스(600)로부터의 기준 전류들과 동일하지 않음을 유의해야 한다.
프로세스(640)는 4개의 서로 다른 프로그래밍 전압 크기(V1 ~ V4)를 참조한다. 이들은 프로세스(600)의 전압들과 동일하지 않음을 유의해야 한다. 각각의 프로그래밍 전압은 프로세스(640)에서 이용되는 도통 전류들(I1 ~ I4) 중 하나에 대응한다. 일실시예에서, RESET 동작 동안에 메모리 셀의 저항이 다음 레벨로 증가하면, 프로그래밍 전압의 크기는 더 커질 수 있다. 하지만, 프로그래밍 전압들(V1 ~ V4)은 서로 임의의 관계를 가질 수도 있다.
프로세스(640)는 4개의 서로 다른 프로그래밍 전압 펄스 폭들(W1 ~ W4)를 참조한다. 이들은 또한 도통 전류들(I1 ~ I4) 중 하나에 대응한다. W1 ~ W4은 프로세스(600)에서 이용되는 폭들과 동일하지 않음을 유의해야 한다. 일실시예에서, 메모리 셀의 저항이 증가하면, 프로그래밍 전압의 펄스 폭들은 넓어질 수 있다. 하지만, 연속적인 각각의 펄스 폭은 대신에, 좁아질 수도 있다. 일실시예에서, 각각의 펄스는 동일한 폭을 갖는다. 펄스 폭들은 서로 임의의 관계를 가질 수도 있다.
프로세스(640)는 4개의 서로 다른 프로그래밍 전류 제한값들(Icomp1 ~ Icomp4)을 참조한다. 이들은 또한 도통 기준 전류들(I1 ~ I4) 중 하나에 대응한다. 이들은, 프로세스(600)에서 이용되는 전류 제한값들과 동일하지 않음을 유의해야 한다. 일실시예에서, 메모리 셀의 저항이 증가하면, 프로그래밍 전류 제한값은 작아진다. 하지만, 연속적인 각각의 전류 제한값은 대신에, 커질 수도 있다. 일실시예에서, 각각의 전류 제한값은 동일하다. 전류 제한값들은 메모리 셀의 저항에 대하여 임의의 관계를 가질 수도 있다.
단계 642에서, 도통 전류(Iread)가 제 1 기준 전류(I1) 보다 큰지의 여부가 판별된다. 이러한 제 1 기준 전류(I1)는 상당히 낮은 저항을 테스트하기 위한 상당히 높은 전류가 될 수 있다. 만일, Iread가 I1 보다 크다면, 단계 644가 수행되어, 하나 이상의 프로그래밍 조건들을 확립한다. 즉, 테스트되고 있는 상기 상당히 낮은 저항보다 메모리 셀의 저항이 낮다면, 단계 644가 수행된다.
단계 644에서, 프로그램 신호는 전압 크기 V1으로 설정될 수 있다. 일실시예에서, V1은 프로세스(640)에서 이용되는 가장 작은 크기의 프로그램 전압이 될 것이다. 펄스 폭은 W1으로 설정될 수 있다. 일실시예에서, W1은 프로세스(640)에서 이용되는 가장 좁은 폭이 될 것이다. 전류 제한값은 Icomp1으로 설정될 수 있다. 일실시예에서, 상기 전류 제한값은 프로세스(640)에서 이용되는 가장 큰 전류 제한값이 될 것이다. 단계 644가 수행되면 프로세스(640)는 완료된다. 다음으로, 하나 이상의 프로그래밍 조건들을 인가하기 위하여 도4의 단계 508이 수행될 수 있다.
만일, 도통 전류(Iread)가 제 1 기준 전류(I1) 보다 크지 않다면, 도통 전류(Iread)는 제 2 기준 전류(I2)와 비교된다. 더 높은 저항이 테스트되도록, 상기 제 2 기준 전류(I2)는 제 1 기준 전류(I1) 보다 작을 수 있다. 도통 전류(Iread)가 I2 보다 크다면, 하나 이상의 프로그래밍 조건들이 단계 648에서 확립된다. 프로그램 신호는 전압 크기 V2로 설정될 수 있다. 일실시예에서, V2는 V1 보다 크다. 펄스 폭은 W2로 설정될 수 있다. 일실시예에서, W2는 W1 보다 넓다. 전류 제한값은 Icomp2 로 설정될 수 있다. Icomp2는 Icomp1 보다 작을 수 있다. 이후 프로세스(640)은 종료한다. 다음으로, 도4의 단계 508이 수행되어 프로그램 신호가 인가될 수 있다.
만일, 도통 전류(Iread)가 제 2 기준 전류(I2) 보다 크지 않다면, 도통 전류(Iread)는 제 3 기준 전류(I3)와 비교된다. 도통 전류(Iread)가 I3 보다 작다면, 하나 이상의 프로그래밍 조건들이 단계 652에서 확립된다. 프로그램 신호는 전압 크기 V3로 설정될 수 있다. 일실시예에서, V3는 V2 보다 크다. 펄스 폭은 W3으로 설정될 수 있다. 일실시예에서, W3은 W2 보다 넓다. 전류 제한값은 Icomp3 로 설정될 수 있다. Icomp3 은 Icomp2 보다 작을 수 있다. 이후 프로세스(640)은 종료한다. 다음으로, 도4의 단계 508이 수행되어 프로그램 신호가 인가될 수 있다.
만일, 도통 전류(Iread)가 제 3 기준 전류(I3) 보다 크지 않다면, 도통 전류(Iread)는 제 4 기준 전류(I4)와 비교된다. 도통 전류(Iread)가 I4 보다 크다면, 하나 이상의 프로그래밍 조건들이 단계 656에서 확립된다. 프로그램 신호는 전압 크기 V4로 설정될 수 있다. 일실시예에서, V4는 V3 보다 크다. 펄스 폭은 W4로 설정될 수 있다. 일실시예에서, W4 는 W3 보다 넓다. 전류 제한값은 Icomp4 로 설정될 수 있다. Icomp4 는 Icomp3 보다 작을 수 있다. 이후 프로세스(640)은 종료한다. 다음으로, 도4의 단계 508이 수행되어 프로그램 신호가 인가될 수 있다.
만일, 도통 전류(Iread)가 제 4 기준 전류(I4) 보다 크지 않다면, 이는 더 이상의 프로그래밍이 불필요하다는 것을 나타낸다. 전술한 바와 같이, I4는 상대적으로 높은 저항을 테스트하기 위한 상대적으로 낮은 전류가 될 수 있다. 따라서, Iread가 보다 크지 않다면, 이는 메모리 셀의 저항이 타겟 레벨로 증가하였음을 나타낸다. 따라서, 이러한 조건은 도4의 단계 504의 일례이다.
하나 이상의 프로그래밍 조건들은 서로 다른 메모리 셀 물질들에 대해서 다를 수 있다. 즉, 서로 다른 기-결정된 알고리즘들이 서로 다른 물질들을 위해서 이용될 수 있다. 예를 들면, 금속 산화물과 카본에 대해서 서로 다른 프로그래밍 조건들이 이용될 수 있다.
표1은 금속 산화물 스위칭 소자를 갖는 메모리 셀을 위해 이용될 수 있는 프로그래밍 조건들을 예시한다. 일실시예에서, 표1은 RESET에 적용된다. 저항이 증가하는 시퀀스는 기-결정된 알고리즘으로 간주될 수 있다.
판독 전류
 저항 전압 크기 펄스 폭
가장 높음
 가장 낮음 가장 작음 가장 좁음
2번째로 높음
 2번째로 낮음 2번째로 작음 2번째로 좁음
3번째로 높음
 3번째로 낮음
 3번째로 작음
 3번째로 좁음
가장 낮음
 가장 높음 가장 높음 가장 넓음
표2는 카본 스위칭 소자를 갖는 메모리 셀을 위해 이용될 수 있는 프로그래밍 조건들을 예시한다. 일실시예에서, 표2는 RESET에 적용된다. 저항이 증가하는 시퀀스는 기-결정된 알고리즘으로 간주될 수 있다.
판독 전류
 저항 전압 크기 펄스 폭
가장 높음
 가장 낮음 가장 큼 가장 좁음
2번째로 높음
 2번째로 낮음 2번째로 큼 2번째로 좁음
3번째로 높음
 3번째로 낮음
 3번째로 큼
 3번째로 좁음
가장 낮음
 가장 높음 가장 작음 가장 넓음
도8은 반전가능한 저항-스위칭 소자(202)들을 갖는 메모리 셀들(200)의 메모리 어레이의 동작에 대한 프로세스(800)의 일례를 예시한다. 프로세스(800)에서는 바이폴라 스위칭(bipolar switching)이 이용된다. 이는 곧 SET 을 위한 프로그래밍 전압의 극성과 RESET 을 위한 프로그래밍 전압의 극성이 서로 반대임을 의미한다. 본 명세서에 서술된 프로그래밍 기술들은 바이폴라 스위칭에 한정되지 않음을 유의해야 한다. 일반적으로, 프로세스(800)에서는, 메모리 셀들의 초기 forming, 이에 후속하는 RESET 및 SET 사이클들이 서술된다. 프로세스(800)에서, forming은, 메모리 셀 저항을 부분적으로 감소시키기 위해서 제 1 극성의 하나 이상의 프로그래밍 전압들이 이용되는 2 단계 프로세스이다. 다음으로, 메모리 셀 저항을 더욱 감소시키기 위하여 반대 극성의 하나 이상의 프로그래밍 전압들이 이용되어는데, 이는 forming 프로세스를 완료시키기 위한 것이다. 또 다른 forming 프로세스들이 이용될 수도 있음을 유의해야 한다. 예를 들면, 단일 극성인 하나 이상의 프로그래밍 전압들이 이용되어 전체 forming 프로세스를 완료시킬 수도 있다.
프로그래밍되는 메모리 셀들(200)은 스티어링 소자(204)를 가질 수 있다. 스티어링 소자(204)는 다이오드, p-i-n 다이오드, 펀치-쓰루 다이오드, 쇼트키 다이오드, 백-투-백(back-to-back) 쇼트키 다이오드 혹은 FET가 될 수 있지만, 이에 한정되는 것은 아니다. 프로세스(800)는 메모리 칩 내의 임베디드 회로에 의해서 수행될 수도 있으며, 혹은 외부 콘트롤러, 혹은 매뉴팩처링 테스트 하드웨어에 의해서 제어될 수 있으며, 혹은 임베디드 회로와 외부 콘트롤러에 의해서 공동으로 제어될 수 있다.
메모리 셀(200)이 처음에 고 저항 상태에서 저 저항 상태로 변경될 예정인 경우, 프로세스(800)가 개시될 수 있다. 예를 들어, 호스트 디바이스는 메모리 어드레스와 forming 동작 커맨드를 메모리 디바이스 내의 콘트롤 로직에게 제공하며, 이에 의해서 셀들의 선택된 그룹에 대한 프로그래밍 동작이 개시된다. 단계 802에서, 메모리 소자(202)를 부분적으로 포밍(partially form)하도록, 하나 이상의 프로그램 전압들이 메모리 소자(202)에 인가된다. 메모리 소자(202)의 저항을 타겟 저항으로 추가로 강하시킴에 의해서 상기 포밍(forming)이 완료되도록, 반대 극성을 갖는 하나 이상의 전압들의 인가가 이용될 수 있기 때문에, "부분적으로 포밍" 한다라는 상기 용어가 이용된다. 또한, 제 1 세트의 하나 이상의 전압들을 인가하는 것은, "소프트 포밍(soft forming)" 이라고 지칭될 수도 있다. 몇몇 일례들에 예시된 바와 같이, 메모리 소자(202)는 스티어링 소자로 이용되는 다이오드(204)와 직렬로 연결될 수 있다. 몇몇 실시예에서, 상기 제 1 세트의 하나 이상의 전압들은, 상기 다이오드(204)를 포워드 바이어싱한다. 몇몇 실시예에서, 메모리 소자(202)를 통해 흐로는 전류는 제 1 전압을 인가하는 때에 제한된다.
단계 804에서, 제 2 세트의 하나 이상의 전압들이 메모리 소자(202)에 인가되는데, 이는 타겟 저항이 되도록 메모리 셀의 저항을 추가로 감소시키기 위한 것이다. 단계 804는 메모리 셀에 대한 포밍이 완료되게 한다. 상기 제 2 세트의 하나 이상의 전압들은 상기 제 1 세트의 하나 이상의 전압들과 반대되는 극성을 갖는다. 예를 들면, 상기 제 1 세트의 하나 이상의 전압들이 상기 다이오드(204)를 포워드 바이어싱한다면, 제 2 세트의 하나 이상의 전압들은 상기 다이오드(204)를 리버스 바이어싱한다. 상기 제 1 세트의 하나 이상의 전압들이 상기 다이오드(204)를 포워드 바이어싱하고 그리고 상기 제 2 세트의 하나 이상의 전압들이 상기 다이오드(204)를 리버스 바이어싱하다는 것이, 절대적인 요건은 아니라는 점을 유의해야 한다. 몇몇 실시예에서는, 제 2 세트의 하나 이상의 전압들을 인가할 때에 메모리 소자(202)를 통한 전류가 제한된다.
단계 804 이후에, 메모리 셀(200)을 초기 포밍(initial forming)하는 것이 완료된다. 다음을 유의해야 하는바, 이 시점에서 메모리 셀의 저항이 낮기 때문에, 상기 메모리 셀은 이 때 SET 이라고 간주될 수 있다. 단계 806이 수행되기 전에, 상당한 시간이 경과될 수도 있는데, 이는 점선 화살표로 표시된다. 단계 806에서, 메모리 셀이 RESET 되어야 하는지가 결정된다. 새로운 데이터를 메모리 셀(200)에 저장하라는 요청에 응답하여, 이러한 결정이 수행될 수도 있다.
단계 808에서, 메모리 소자(202)를 RESET 하기 위하여, 하나 이상의 전압들의 세트가 메모리 소자(202)에 인가된다. 이러한 세트는 단계 802에서 메모리 소자(202)를 "부분적으로 포밍" 하는데 이용되었던 제 1 세트의 하나 이상의 전압들과 동일한 극성을 가질 수 있다. 몇몇 실시예에서 하나 이상의 전압들의 상기 세트는 다이오드(204)를 포워드 바이어싱한다. 몇몇 실시예에서, 메모리 소자(202)를 통하는 전류는, 하나 이상의 전압들의 상기 세트를 인가하는 때에 제한된다. 다음을 유의해야 하는바, 메모리 소자(202)를 RESETTING 하는 것은, 메모리 소자(202)를 포밍한 이후의 저항에 비하여, 메모리 소자(202)의 저항을 증가시키게 할 수 있다.
단계 808 이후, 단계 810이 수행되기 전에 상당한 시간이 경과될 수도 있는데, 이는 점선 화살표로 표시된다. 단계 810에서, 메모리 셀이 SET 되어야 하는지가 결정된다. 이러한 결정은, 새로운 데이터를 메모리 셀(200)에 저장하라는 요청에 응답하여 수행될 수도 있다. 단계 812에서, 하나 이상의 전압들의 소정 세트를 메모리 소자(202)에 인가함에 의해서 메모리 소자(202)가 SET 된다. 전압들의 이러한 세트는 RESET 에서 이용되었던 세트와 반대되는 극성을 가질 수 있다. 몇몇 실시예에서 하나 이상의 전압들의 이러한 세트는 다이오드(204)를 리버스 바이어싱한다. 다음을 유의해야 하는바, 메모리 소자(202)를 SETTING 하는 것은, 메모리 소자(202)를 RESETTING 한 이후의 저항에 비하여, 메모리 소자(202)의 저항을 감소시키게 할 수 있다. 이후, 메모리 셀(200)의 상태가 변경되어야만 하는지에 대한 결정에 기초하여, 메모리 셀(200)을 RESET 및 SET 하도록 프로세스(200)가 계속된다. 프로세스(800)에서, 서로 반대되는 극성을 갖는 전압들을 이용하여 RESET 과 SET 이 수행되는 것을 유의해야 한다. 따라서, 프로세스(500)는 메모리 셀들(200)의 바이폴라 스위칭을 이용한다.
도9A는 반전가능한 저항-스위칭 소자(202)와 스티어링 소자로서 다이오드 (204)를 갖는 메모리 셀(200)을 부분적으로 포밍하기 위한 어레이 바이어싱 체계의 일실시예를 도시한다. 이러한 예시적인 어레이 바이어싱 체계는, 도8의 프로세스(800)에서 단계 802를 구현하는 경우에 이용될 수 있다. 상기 일례에서, 선택된 메모리 셀(200)("S")의 다이오드(204)는 포워드 바이어싱된다. 이러한 바이어싱 체계에서, Vsoft_form 이 선택된 비트라인(BL)에 인가되며, 반면에 선택된 워드라인(WL)은 접지된다. Vsoft_form 전압은, 메모리 셀 저항(혹은 판독 전류)에 기초하여 그리고 가능하면 기-결정된 알고리즘에 기초하여 결정될 수 있다. 예를 들면, 도4의 프로세스(500)가 이용될 수 있다. 선택되지 않은(혹은 '비선택' 이라 함) 워드라인들 각각에는 Vux 가 인가된다. 일실시예에서, Vux 는 대략 Vsoft_form - 0.7 볼트 이다. 결과적으로, 선택된 비트라인을 따라 있는 비선택 메모리 셀들(200)에게는 약 0.7V의 전압이 인가된다. 선택되지 않은 비트라인들 각각에는 Vub 가 인가된다. 일실시예에서, Vub 는 약 0.7V 이다. 결과적으로, 선택된 워드라인을 따라 있는 비선택 메모리 셀들(200)에게는 약 0.7V가 인가된다. 비선택 워드라인과 비선택 비트라인을 따라 있는 메모리 셀들(200)의 다이오드들(202)은 리버스 바이어스될 수 있다. 일실시예에서, 이러한 메모리 셀들(200)은 이들 양단에서(비트라인으로부터 워드라인으로), 약 -(Vsoft_form - 1.4V)의 전압을 갖는다. 이러한 전압들은 단지 일례로서 예시된 것이며, 다른 전압들도 이용될 수 있음을 유의해야 한다.
도9B는 forming 프로세스를 완료하기 위한 혹은 반전가능한 저항-스위칭 소자(202)와 스티어링 소자로서 다이오드(204)를 갖는 메모리 셀(200)을 SETTING 하기 위한 어레이 바이어싱 체계의 일실시예를 도시한다. 이러한 예시적인 어레이 바이어싱 체계는, 도8의 프로세스(800)에서 단계 804를 구현하는 경우에 이용될 수 있다. 또한, 이러한 예시적인 어레이 바이어싱 체계는, 도8의 프로세스(800)에서 단계 812를 구현하는 경우에 이용될 수 있다. 상기 일례에서, 선택된 메모리 셀(200)의 다이오드(204)는 리버스 바이어싱된다. 이러한 바이어싱 체계에서, 선택된 워드라인(WL)에는 Vset 이 인가되며, 반면에 선택된 비트라인(BL)은 접지된다. 전압 크기, 펄스 폭 등과 같은 Vset 전압의 특성들은, 메모리 셀 저항(혹은 판독 전류)에 기초하여 결정될 수 있다. 예를 들면, 도4의 프로세스(500)가 이용될 수 있다. 선택되지 않은(혹은 '비선택' 이라 함) 워드라인들 각각에는 Vux 가 인가된다. 일실시예에서, Vux 는 대략 Vset 의 1/2 이다. 선택되지 않은 비트라인들 각각에는 Vub 가 인가된다. 일실시예에서, Vub 는 대략 Vset 의 1/2 이다.
도9C는 반전가능한 저항-스위칭 소자(202)와 스티어링 소자로서 다이오드(204)를 갖는 메모리 셀(200)을 RESETTING 하기 위한 어레이 바이어싱 체계의 일실시예를 도시한다. 이러한 예시적인 어레이 바이어싱 체계는, 도8의 프로세스(800)에서 단계 806을 구현하는 경우에 이용될 수 있다. 상기 일례에서, 선택된 메모리 셀(200)("S")의 다이오드(204)는 포워드 바이어싱된다. 이러한 바이어싱 체계에서, 선택된 비트라인(BL)에는 Vreset 이 인가되며, 반면에 선택된 워드라인(WL)은 접지된다. 전압 크기, 펄스 폭 등과 같은 Vreset 전압의 특성들은, 메모리 셀 저항(혹은 판독 전류)에 기초하여 결정될 수 있다. 예를 들면, 도4의 프로세스(500)가 이용될 수 있다. 비선택 워드라인들 각각에는 Vux 가 인가된다. 일실시예에서, Vux 는 대략 Vreset - 0.7 볼트 이다. 결과적으로, 선택된 비트라인을 따라 있는 비선택 메모리 셀들(200)에게는 약 0.7V의 전압이 인가된다. 선택되지 않은 비트라인들 각각에는 Vub 가 인가된다. 일실시예에서, Vub 는 약 0.7V 이다. 결과적으로, 선택된 워드라인을 따라 있는 비선택 메모리 셀들(200)에게는 약 0.7V가 인가된다. 비선택 워드라인과 비선택 비트라인을 따라 있는 메모리 셀들(200)의 다이오드들(202)은 리버스 바이어스될 수 있다. 일실시예에서, 이러한 메모리 셀들(200)은 이들 양단에서(비트라인으로부터 워드라인으로), 약 -(Vreset - 1.4V)의 전압을 갖는다.
도9D는 반전가능한 저항-스위칭 소자(202)와 스티어링 소자로서 다이오드(204)를 갖는 메모리 셀(200)을 판독하기 위한 어레이 바이어싱 체계의 일실시예를 도시한다. 상기 일례에서, 선택된 메모리 셀(200)("S")의 다이오드(204)는 판독할 때에 포워드 바이어싱된다. 하지만, 포워드 바이어싱이 절대적인 요건은 아니다. 이러한 바이어싱 체계에서, 선택된 비트라인(BL)에는 Vread 가 인가되며, 반면에 선택된 워드라인(WL)은 접지된다. 일례로서, Vread는 약 2.0V가 될 수 있다. 하지만, Vread는 더 높거나 혹은 더 낮을 수 있다. 몇몇 실시예에서는, 프로그래밍 프로세스의 서로 다른 부분들에 대해서 서로 다른 Vread 가 이용된다. 예를 들어, 전압 크기, 펄스 폭 등과 같은 Vread 전압의 특성들은, 메모리 셀 저항(혹은 이전의 판독 전류)에 기초하여 결정될 수 있다. 이러한 일례에서, 비선택 워드라인들 각각에는 Vread 가 인가된다. 결과적으로, 선택된 비트라인을 따라 있는 비선택 메모리 셀들(200)에게는 약 0V의 전압이 인가된다. 상기 일례에서 비선택 비트라인들은 접지된다. 결과적으로, 선택된 워드라인을 따라 있는 비선택 메모리 셀들(200)에게는 약 0V가 인가된다. 비선택 워드라인과 비선택 비트라인을 따라 있는 메모리 셀들(200)의 다이오드들(202)은 리버스 바이어스될 수 있다. 일실시예에서, 이러한 메모리 셀들(200)은 이들 양단에서(비트라인으로부터 워드라인으로), 약 -(Vread)의 전압을 갖는다.
다음으로, 프로세스(800)에 대해서 프로그래밍 동작들을 수행하는 좀더 상세한 내용들이 설명될 것이다. 도10A는 부분적인 포밍(단계 802)에 이용될 수 있는 프로세스의 일실시예를 예시한다. 도10B는 포밍의 완성 혹은 SET(단계 802, 812)에 이용될 수 있는 프로세스의 일실시예를 예시한다. 도10C는 RESET(단계 808)을 위해 이용될 수 있는 프로세스의 일실시예를 예시한다. 도10A 내지 도10C에서, 하나 이상의 프로그래밍 조건들은 메모리 셀의 저항에 기초한다. 상기 하나 이상의 프로그래밍 조건들은, 메모리 셀 저항의 함수일 수도 있는 기-결정된 알고리즘을 적용함에 의해서 결정될 수도 있다. 기-결정된 알고리즘은 메모리 셀의 속성들의 함수가 될 수도 있다.
도10는 메모리 소자(202)에 대한 FORMING의 제 1 부분의 프로세스(900)의 일실시예를 예시한 순서도이다. 프로세스(900)는 도8의 프로세스(800)의 단계(802)의 일 구현예이다. 단계 901에서 루프 카운트가 0으로 초기화된다. 루프 카운트는, 부분적인 포밍이 시도되는 횟수를 제한하기 위해서 이용된다. 최대 시도 횟수는 1번의 시도를 포함하는 임의의 값으로 설정될 수 있다.
단계 902에서, 메모리 셀(200)이 메모리 소자(200)의 포워드 전압 전류(Iread)를 결정하도록 포워드 전압을 이용하여 판독된다. 스티어링 소자가 다이오드인 실시예들에서, 다이오드(204)는 포워드 바이어스된다. 도9D의 메모리 셀들을 판독하기 위한 예시적인 바이어싱 체계가 이용될 수도 있다. 예를 들면, Vread가 선택 비트라인에 인가되는 반면에 선택 워드라인은 접지될 수 있다. Vread는 비선택 워드라인들에 또한 인가될 수도 있는 반면에 비선택 비트라인들은 접지된다. 예시적인 Vread 는 2.0 V 이다. 포워드 바이어스 회로(Iread)를 감지하는데, 도3의 회로가 이용될 수도 있다.
단계 904에서, 포워드 전압 전류(Iread)는 "소프트 폼 전류(soft form current)"와 비교된다. 소프트 폼 전류는 메모리 셀(200)의 저항이 부분적으로 포밍된 메모리 셀(200)에 대한 타겟 저항값에 있는지의 여부를 나타내는 값이다. 일반적으로, 소프트 폼 전류는, "Ion" 이라고 지칭될 수도 있는 "온 전류(on current)" 보다 작은 값이다. 전술한 바와 같이, 메모리 소자(202)를 SETTING 하는 것은 메모리 소자의 저항이 낮아지게 하며, 따라서 주어진 판독 전압에 대한 전류를 증가시킨다. 전류 Ion 은, SET 되기 위한 타겟 값에 메모리 셀(200)의 저항이 도달한지를 나타내는 전류로서 정의될 수도 있다. 다음을 유의해야 하는바, 몇몇 실시예에서는, SET 을 위한 타겟 저항은 포밍이 완료된 메모리 셀(200)을 위한 타겟 저항과 동일하나, 반드시 이런 것은 아니다. 메모리 셀을 부분적으로 포밍한 이후의 타겟 저항이 SET 을 위한 타겟 저항보다 높기 때문에, Iform 은 Ion 보다 낮은 것이 일반적이다.
포워드 전류(Iread)가 이미 Iform 보다 크다면, 부분적인 포밍을 수행할 필요는 없으며 그리고 프로세스는 도8의 단계 804로 진행한다. 즉, 메모리 셀(200)의 저항은 부분적인 포밍을 위한 타겟 저항값에 이미 도달하였으며, 따라서 상기 메모리 셀을 부분적으로 포밍시키기 위한 전압을 인가할 필요가 없다. 하지만, 포워드 전류(Iread)가 Iform 보다 작다면, 상기 프로세스는 단계 906으로 진행한다.
단계 906에서, 메모리 셀 저항에 기초하여 하나 이상의 프로그래밍 조건들이 결정된다. 또한, 하나 이상의 프로그래밍 조건들을 결정하는 것은 기-결정된 알고리즘에 기초할 수도 있으며, 기-결정된 알고리즘은 메모리 셀 저항의 함수가 될 수도 있다. 예를 들면, 하나 이상의 프로그램 전압 크기, 프로그램 전압 펄스 폭, 및/또는 전류 제한값은 메모리 셀 저항에 기초하여 결정될 수 있다. 하나 이상의 프로그래밍 조건들을 결정하기 위해서 도6B와 같은 프로세스가 이용될 수 있다. 논의를 위한 목적으로, 소프트 폼 전류 "Vform" 그리고 전류 제한값 "Icomp_form" 이 단계 906에서 결정된다. Vform을 결정하는 것은, 전압 크기, 펄스 폭, 및 천이 속도를 포함하는(이에 한정되지 않음) 임의의 특성들을 결정하는 것을 포함할 수 있다.
단계 907에서, 바이어스 전압들이 비트라인들 및 워드라인들에 인가된다. 예를 들면, Vux 가 워드라인들에 인가될 수 있으며, 그리고 Vub가 비트라인들에 인가될 수 있다.
단계 908에서, "소프트 포밍 전압"이 메모리 소자(202)에 인가된다. 예를 들면, Vsoft_form이 선택 비트라인에 인가될 수 있으며 반면에 선택 워드라인은 접지된다. 소프트 포밍 전압의 예시적인 범위는 약 4.5V ~ 7V 이다. 하지만, 소프트 포밍 전압은 그보다 더 높거나 혹은 더 낮을 수도 있다. 소프트 포밍 동안, 메모리 소자(202)에 공급되는 전압은 전류 Icomp_form으로 제한될 수 있다. 일실시예에서는, 단계 907-908에 대해서 도8A에 도시된 바이어싱 체계가 이용될 수 있다.
단계 910에서, 포워드 전류(Iread)가 다시한번 감지된다. 단계 912에서, 상기 포워드 전류(Iread)는 소프트 폼 전류(Iform)와 비교된다. 만일, 포워드 전류(Iread)가 소프트 폼 전류(Iform) 보다 크다면, 소프트 포밍은 성공적이었으며 그리고 프로세스는 단계 922로 진행한다. 달리 말하면, 메모리 셀(200)의 저항은 부분적인 포밍을 위한 타겟 저항값 혹은 그 아래로 감소되었다.
만일, 단계 912에서 포워드 전류(Iread)가 소프트 폼 전류(Iform) 보다 작다고 판별되면, 소프트 포밍에서 또 다른 시도가 시도될 수 있다. 단계 914에서, 루프 카운트가 증가된다. 만일, 루프 카운트가 최대 값에 도달하지 않았다면(단계 918), 상기 프로세스는 단계 906으로 되돌아가서, 다음번 이터레이션을 위한 하나 이상의 프로그래밍 조건들을 결정한다.
단계 918에서 루프 카운트가 최대 값에 도달한다면, 반대 극성을 갖는 하나 이상의 펄스들이 단계 930에서 메모리 셀에 인가될 수 있다. 예를 들면, 도9A에 표시된 극성을 이용하는 대신에 도9B와 유사한 바이어싱 체계가 이용될 수 있다. 임의의 적절한 전압 크기 및 펄스 지속기간이 이용될 수 있다. 임의의 적절한 전류 제한값이 이용될 수 있다. 일실시예에서, 하나 이상의 프로그래밍 조건들은 메모리 셀의 저항에 기초하여 결정된다. 하지만, 프로그래밍 조건들이 반드시 메모리 셀의 저항에 기초할 필요는 없다. 단계 930 이후에, 상기 프로세스는 다음번 이터레이션을 위한 하나 이상의 프로그래밍 조건들을 결정하기 위하여 단계 906으로 되돌아간다. 이제 프로그래밍 신호의 극성이 정상으로 되돌아왔음을 유의해야 한다. 예를 들면, 도9A의 바이어싱 체계가 다시한번 이용될 수 있다.
만일, 단계 912에서 포워드 전류(Iread)가 소프트 폼 전류(Iform) 보다 크다고 결정되면, 프로세스는 단계 922로 진행한다. 단계 922에서, 역 전류(reverse current)(IRV)가 감지된다. 메모리 셀(200)의 리버스 전류(IRV)를 결정하기 위하여, 단계 922에서 메모리 셀(200)이 리버스 전압으로 판독된다. 스티어링 소자가 다이오드인 일례에서, 다이오드는 리버스 바이어스된다. 예를 들면, 선택된 워드라인에는 Vread가 인가되는 반면에 선택된 비트라인은 접지된다. 일실시예에서, Vread가 비선택 워드라인들에 인가되며, 반면에 비선택 비트라인들은 접지된다. 도3의 회로가 이용되어 역 전류(IRV)를 감지할 수 있다.
단계 924에서, 역 전류(IRV)는 허용가능한 최대 역 전류(IRV_max)와 비교된다. 만일, 역 전류(IRV)가 상기 허용가능한 최대 역 전류(IRV_max) 보다 작다면, 부분적인 포밍은 성공적이라고 기록된다(단계 926). 이후, 프로세스(900)는 종료한다. 단계 922와 단계 924는 옵션임을 유의해야 한다. 몇몇 실시예에서, 다이오드 손상은 제한되거나 혹은 없으며, 그리고 다른 테스트 단계에서 검출되거나 혹은 전혀 검출되지 않는다.
다른 한편으로, 만일 역 전류(IRV)가 상기 허용가능한 최대 역 전류(IRV_max) 보다 크다면, 이는 곧 다이오드(204)가 손상되었음을 나타낸다. 프로세스는 단계 920으로 진행하며, 단계 920에서는 메모리 셀이 사용되지 않도록 플래그된다. 이후 프로세스(900)는 종료한다.
도10B는 메모리 소자(202)의 저항을 감소시키는 프로그램 동작에 대한 프로세스(1000)의 일실시예를 예시한 순서도이다. 예를 들어, 프로세스(1000)는 메모리 셀을 SET 하는데 이용될 수 있다. 이것은 또한 FORMING 프로세스 동안에 이용될 수도 있다. 프로세스(1000)는 도8의 프로세스(800)의 단계(804)의 일 구현예이다. 따라서, 프로세스(1000)는 도8에 도시된 바와 같은 소프트 포밍 혹은 부분적인 포밍이 성공적으로 완료된 이후에 수행될 수 있다. 프로세스(1000)는 또한 메모리 셀(200)을 SET 하는데에도 이용될 수 있음을 유의해야 한다. 따라서, 프로세스(1000)는 프로세스(800)의 단계 812를 구현하기 위해 또한 이용될 수 있다. 다음을 유의해야 하는바, 메모리 셀에 대한 포밍(forming)을 완료하는 것은, 메모리 셀을 SETTING 하는 것으로 생각될 수도 있다. 따라서, 프로세스(1000)는 메모리 셀을 SETTING 하는 것을 참조하여 설명될 것이다. 프로세스(500)의 단계 804 혹은 단계 812 를 참조할 수도 있음이 이해될 것이다.
단계 1001에서, 루프 카운트가 0으로 초기화된다. 루프 카운트는 SET 이 시도되는 횟수를 제한하기 위해서 이용된다. SET 시도의 최대 횟수는 1번의 시도를 포함하는 임의의 값으로 설정될 수 있다.
단계 1002에서, 메모리 셀의 전류가 감지된다. 도9D의 예시적인 바이어스들이 이용될 수 있다. 본 명세서에 개시된 바와 같이, 상기 전류는 메모리 셀 저항의 표시자가 될 수도 있다.
단계 1004에서, 메모리 전류에 기초하여 하나 이상의 프로그래밍 조건들이 결정된다. 이러한 결정은 기-결정된 알고리즘에 또한 기초할 수도 있는데, 기-결정된 알고리즘은 메모리 셀 저항의 함수가 될 수도 있다. 단계 1002에서 검출된 전류에 기초하여 하나 이상의 프로그래밍 조건들을 판별하는데 도6B의 프로세스가 이용될 수 있다. 메모리 셀에 대한 초기 부분적인 포밍을 설명하는 도10A의 프로세스와 비교하여 서로 다른 알고리즘(그리고 서로 다른 전류 기준들)이 이용될 수도 있다. 셋 전압 "Vset" 그리고 전류 제한값 "Icomp_set" 이 단계 1004에서 결정될 수 있다.
단계 1006에서, 바이어스 전압이 비트라인들 및 워드라인들에 인가된다. 예를 들어, Vux 가 워드라인들에 인가될 수 있으며 그리고 Vub 가 비트라인들에 인가될 수 있다. 일실시예에서, 단계 1006은 접지에서 Vux 까지 워드라인들에 대한 전압을 상승시키는 것과 그리고 접지에서 Vub 까지 비트라인들에 대한 전압을 상승시키는 것을 포함한다. 단계 1006에서, 선택 워드라인과 선택 비트라인은 비선택 워드라인들 및 비선택 비트라인들과 동일하게 취급될 수도 있다. 스티어링 소자가 p-i-n 다이오드인 일실시예에서, Vux 는 약 5V가 될 수 있으며 그리고 Vub 는 약 5V가 될 수 있다. 스티어링 소자가 펀치-쓰루 다이오드인 일실시예에서, Vux 는 약 3V가 될 수 있으며 그리고 Vub 는 약 5V가 될 수 있다. 다른 전압들도 역시 이용될 수 있다.
단계 1008에서, 메모리 소자(202)에 대한 "SET" 이 시도된다. 메모리 소자(202)에 인가되는 SET 전압은 단계1004에서 결정될 수도 있다. 일실시예에서는, 단계 1008 동안 도9B에 도시된 바이어싱 체계가 이용된다. 예를 들면, Vset 이 선택 워드라인에 인가될 수 있으며 반면에 선택 비트라인은 접지될 수 있다. SET 동안, 메모리 소자(202)에 공급되는 전류는 전류 Icomp로 제한될 수도 있으며, 전류 Icomp 는 단계 1004에서 결정될 수 있다. 이러한 일례에서, 상기 SET 은 리버스 SET(즉, 다이오드가 리버스 바이어스됨)이 될 수도 있음을 유의해야 한다. 하지만, 다른 실시예에서, 다이오드는 SET 동안 포워드 바이어스된다.
단계 1010에서, 포워드 전류(Iread)가 감지된다. 일실시예에서, Iread 를 감지하는 것은 도9D에 도시된 바와 같이 어레이를 바이어싱하는 것을 포함한다. 하지만, 다른 바이어싱 체계들도 이용될 수 있다.
단계 1012에서, 포워드 전류(Iread)가 온 전류(on current)(Ion)와 비교된다. 전술한 바와 같이, 메모리 셀(200)을 SETTING 하는 것은 저항을 낮추며, 따라서 주어진 판독 전압에 대해 전류를 증가시킨다. 온 전류(Ion)는, 메모리 셀(200)의 저항이 충분히 낮은 값에 있음을 나타내는 전류로서 정의될 수 있다. 만일, 포워드 전류(Iread)가 Ion 보다 크다면, 메모리 소자(202)의 저항은 충분히 낮은 값에 있으며 그리고 프로세스는 단계 1022로 진행한다. 일실시예에서, 도3이 회로가 이용되어 Iread 과 Ion을 비교한다.
만일, 포워드 전류(Iread) Ion 보다 작다면, 메모리 셀을 SET 하기 위한 추가 시도들이 수행될 수 있다. 단계 1014에서, 루프 카운트가 증대된다. 만일 루프 카운트가 허용된 최대 시도 횟수가 아니라면(단계 1018), 프로세스는 단계 1004로 되돌아가서 하나 이상의 프로그래밍 조건들을 결정한다. 이들 조건들은 단계 1010에서 결정되었던 Iread 에 기초할 수도 있다.
하지만, SET 하기 위한 시도들의 최대 횟수에 도달하였다면, 반대 극성을 갖는 하나 이상의 펄스들이 메모리 셀에 인가될 수도 있다(단계 1030). 예를 들어, 도9B에 도시된 바와 같은 극성을 이용하는 대신에, 도9A 혹은 도9C와 유사한 바이어싱 체계들이 이용될 수도 있다. 임의의 적절한 전압 크기 및 펄스 지속기간이 이용될 수 있다. 임의의 적절한 전류 제한값이 이용될 수 있다. 일실시예에서, 하나 이상의 프로그래밍 조건들은 메모리 셀의 저항에 기초하여 결정된다. 하지만, 프로그래밍 조건들이 반드시 메모리 셀의 저항에 기초할 필요는 없다. 단계 1030 이후에, 상기 프로세스는 다음번 이터레이션을 위한 하나 이상의 프로그래밍 조건들을 결정하기 위하여 단계 1004로 되돌아간다. 이제 프로그래밍 신호의 극성이 정상으로 되돌아왔음을 유의해야 한다. 예를 들면, 도9B의 바이어싱 체계가 다시한번 이용될 수 있다.
만일, 단계 1012에서 Iread 가 Ion 보다 크다고 결정되면, 프로세스는 단계 1022로 진행한다. 단계 1022에서, 역 전류(reverse current)가 감지될 수 있다. 단계 1024에서, 역 전류(IRV)는 허용가능한 최대 역 전류(IRV_max)와 비교될 수 있다. 만일, 역 전류(IRV)가 상기 허용가능한 최대 역 전류(IRV_max) 보다 작다면, SET 은 성공적이라고 기록된다(단계 1026). 이후, 프로세스는 종료한다. 단계 1022와 단계 1024는 옵션임을 유의해야 한다.
다른 한편으로, 만일 역 전류(IRV)가 상기 허용가능한 최대 역 전류(IRV_max) 보다 크다면, 이는 곧 다이오드(204)가 손상되었음을 나타낸다. 프로세스는 단계 1020으로 진행하며, 단계 1020에서는 메모리 셀(200)이 사용되지 않도록 플래그된다. 이후 프로세스는 종료한다.
도10C는 메모리 소자(202)를 RESETTING 하는 프로세스(1100)의 일실시예를 예시한 순서도이다. 프로세스(1100)는 도8의 프로세스(800)의 단계(808)의 일 구현예이다. 따라서, 프로세스(1100)는 메모리 셀(200)이 RESET 되어야 한다는 결정이 이루어진 이후에 수행될 수 있다. 단계 1101에서, 루프 카운트가 0으로 초기화된다. 루프 카운트는 RESET 이 시도되는 횟수를 제한하기 위해서 이용된다. 이러한 시도들의 최대 횟수는 1번의 시도를 포함하는 임의의 값으로 설정될 수 있다.
단계 1102에서, 메모리 셀의 도통 전류가 감지된다. 도9D의 예시적인 바이어스들이 이용될 수 있다. 본 명세서에 개시된 바와 같이, 상기 전류는 메모리 셀 저항의 표시자가 될 수도 있다.
단계 1104에서, 도통 전류에 기초하여 하나 이상의 프로그래밍 조건들이 결정된다. 이러한 결정은 기-결정된 알고리즘에 또한 기초할 수도 있는데, 기-결정된 알고리즘은 메모리 셀 저항의 함수가 될 수도 있다. 하나 이상의 프로그래밍 조건들을 판별하는데 도7B의 프로세스가 이용될 수 있다. 도10A 및 도10B의 프로세스들과 비교하여 서로 다른 알고리즘(그리고 서로 다른 전류 기준들)이 이용될 수도 있다. 리셋 전압 "Vreset" 그리고 전류 제한값 "Icomp_reset" 이 단계 1104에서 결정될 수 있다.
단계 1106에서, 바이어스 전압들이 비선택 비트라인들 및 비선택 워드라인들에 인가된다. 예를 들어, Vux 가 워드라인들에 인가될 수 있으며 그리고 Vub 가 비트라인들에 인가될 수 있다.
단계 1108에서, "RESET" 전압이 메모리 소자(202)에 인가된다 시도된다. 일실시예에서는, RESET 전압이 선택 비트라인에 인가된다. 일실시예에서는, 도9C에 도시된 바이어싱 체계가 RESET 단계(1108) 동안 이용된다. 예를 들면, Vreset 이 선택 비트라인에 인가될 수 있으며 반면에 선택 워드라인은 접지될 수 있다. RESET 전압은 SET 전압과 반대되는 극성을 가질 수 있다. RESET 동안, 메모리 소자(202)에 공급되는 전류는 전류 Icomp_reset 으로 제한될 수 있다.
단계 1110에서, 포워드 전류(Iread)가 감지된다. 단계 1112에서, 포워드 전류(Iread)는 오프 전류(off current)(Ioff)와 비교된다. 전술한 바와 같이, 메모리 셀(200)을 RESETTING 하는 것은 저항을 증가시키며, 따라서 주어진 판독 전압에 대해 전류를 감소시킨다. 오프 전류(Ioff)는, 메모리 셀(200)의 저항이 RESET 이라고 간주될 수 있을만큼 충분히 높은 값에 있음을 나타내는 전류로서 정의될 수 있다. 만일, 포워드 전류(Iread)가 오프 전류(Ioff) 보다 작다면, 메모리 소자(202)의 저항은 충분히 높으며 그리고 프로세스는 단계 1122로 진행한다.
만일, 포워드 전류(Iread) Ioff 보다 크다면, 메모리 셀(200)을 RESET 하기 위한 추가 시도들이 수행될 수 있다. 단계 1114에서, 루프 카운트가 증대된다. 만일 루프 카운트가 허용된 최대 시도 횟수가 아니라면(단계 1118), 프로세스는 단계 1104로 되돌아가서 메모리 셀 전류(혹은 저항)에 기초하여 하나 이상의 프로그래밍 조건들을 결정한다. 단계 1110에서 감지된 전류가 이용될 수 있다. 전술한 바와 같이, 단계(1104) 동안에 프로세스(6B)가 이용될 수 있다.
하지만, RESET 하기 위한 시도들의 최대 횟수에 도달하였다면, 반대 극성을 갖는 하나 이상의 펄스들이 메모리 셀에 인가될 수도 있다(단계 1130). 예를 들어, 도9C에 도시된 바와 같은 극성을 이용하는 대신에, 도9B와 유사한 바이어싱 체계가 이용될 수도 있다. 임의의 적절한 전압 크기 및 펄스 지속기간이 이용될 수 있다. 임의의 적절한 전류 제한값이 이용될 수 있다. 일실시예에서, 하나 이상의 프로그래밍 조건들은 메모리 셀의 저항에 기초하여 결정된다. 하지만, 프로그래밍 조건들이 반드시 메모리 셀의 저항에 기초할 필요는 없다. 단계 1130 이후에, 상기 프로세스는 다음번 이터레이션을 위한 하나 이상의 프로그래밍 조건들을 결정하기 위하여 단계 1104로 되돌아간다. 이제 프로그래밍 신호의 극성이 정상으로 되돌아왔음을 유의해야 한다. 예를 들면, 도9C의 바이어싱 체계가 다시한번 이용될 수 있다.
만일, 단계 1112에서 Iread 가 Ioff 보다 작다고 결정되면, 프로세스는 단계 1122로 진행한다. 단계 1122에서, 역 전류가 감지된다. 단계 1124에서, 역 전류(IRV)는 허용가능한 최대 역 전류(IRV_max)와 비교된다. 만일, 역 전류(IRV)가 상기 허용가능한 최대 역 전류(IRV_max) 보다 작다면, RESET 은 성공적이라고 기록된다(단계 1126). 이후, 프로세스는 종료한다. 단계 1122와 단계 1124는 옵션임을 유의해야 한다. 몇몇 실시예에서, 다이오드 손상은 제한되거나 혹은 없으며, 그리고 다른 테스트 단계에서 검출되거나 혹은 전혀 검출되지 않는다.
다른 한편으로, 만일 역 전류(IRV)가 상기 허용가능한 최대 역 전류(IRV_max) 보다 크다면, 이는 곧 다이오드(204)가 손상되었음을 나타낸다. 프로세스는 단계 1120으로 진행하며, 단계 1120에서는 메모리 셀(200)이 사용되지 않도록 플래그된다. 이후 프로세스는 종료한다.
본 명세서에 개시된 프로그래밍 기법들은 도8에 설명된 예시적인 동작들만으로 제한되지 않음을 유의해야 한다. 다른 실시예에서, 메모리 셀을 포밍하는 것은, 단일 극성을 갖는 프로그래밍 신호들을 이용한다. 이러한 경우, SET 동작에서 이용되는 프로그래밍 신호들은 포밍을 위해 이용되는 신호와 동일한 극성을 가질 수 있다. RESET 동작에서 이용되는 프로그래밍 신호들은 SET 및 포밍을 위한 신호들과 반대되는 극성을 가질 수 있다. 도11은 메모리 어레이의 동작 프로세스(1150)에 대한 일실시예의 순서도로서, 여기에서 포밍은 단일 극성을 이용하며 그리고 바이폴라 스위칭이 이용된다.
단계 1152에서, 메모리 셀의 저항을 감소시킥 위한 시도로서, 제 1 극성을 갖는 하나 이상의 전압들이 메모리 셀에 인가된다. 이러한 제 1 전압은 메모리 셀 내의 스트어링 소자를 포워드 바이어스 할 수 있지만, 이는 필수요건은 아니다. 이러한 것은 메모리 셀이 처음으로 프로그래밍되는 것이기 때문에, 이러한 동작은 포밍(forming)으로 지칭될 수 있다. 메모리 셀들의 저항 및 기-결정된 알고리즘에 기초하여 하나 이상의 프로그래밍 조건들이 결정될 수 있다. 예를 들어, 프로세스(500) 및 프로세스(600) 등과 같은 프로세스가 이용될 수 있다.
단계 1156에서, 메모리 셀이 RESET 되어야만 하는지가 결정된다. 단계 1158에서, 메모리 셀의 저항을 증가시키기 위한 시도로서 제 2 극성(제 1 극성과는 반대임)을 갖는 하나 이상의 전압들이 메모리 셀에 인가된다(RESET). 이러한 제 2 전압은 메모리 셀 내의 스트어링 소자를 리버스 바이어스 할 수 있지만, 이는 필수요건은 아니다. 메모리 셀들의 저항 및 기-결정된 알고리즘에 기초하여 하나 이상의 프로그래밍 조건들이 결정될 수 있다. 예를 들어, 프로세스(500) 및 프로세스(640) 등과 같은 프로세스가 이용될 수 있다.
단계 1160에서, 메모리 셀이 SET 되어야만 하는지가 결정된다. 단계 1162에서, 메모리 셀의 저항을 증가시키기 위한 시도로서 제 1 극성을 갖는 하나 이상의 전압들이 메모리 셀에 인가된다(SET). 이러한 제 1 전압은 메모리 셀 내의 스트어링 소자를 포워드 바이어스 할 수 있지만, 이는 필수요건은 아니다. 메모리 셀들의 저항 및 기-결정된 알고리즘에 기초하여 하나 이상의 프로그래밍 조건들이 결정될 수 있다. 예를 들어, 프로세스(500) 및 프로세스(600) 등과 같은 프로세스가 이용될 수 있다.
도8 및 도11의 프로세스의 경우, 포밍(forming), SET 및 RESET 을 위한 하나 이상의 프로그래밍 조건들이 메모리 셀 저항에 기초하여 결정된다라고 설명되었음을 유의해야 한다. 하지만, 모든 프로그래밍 동작들에 대해서 이러한 것이 수행될 필요는 없음이 이해될 것이다. 예를 들어, 몇몇 디바이스들의 경우, RESET 프로그래밍 조건들은 메모리 셀 저항(일례로서)에 기초하여 결정되지 않을 수도 있다.
비록, 몇몇 실시예들은 SET 및 RESET 싸이클들 이전에 메모리 셀에 대한 포밍이 이용되는 프로세스를 서술하고 있지만, 메모리 셀을 포밍하는 것이 모든 경우에서 필수적인 것은 아니다. 예를 들면, 초기 포밍 프로세스가 수행되지 않는 메모리 셀들이 존재할 수도 있다.
도13은 비휘발성 저장소자를 프로그래밍하는 프로세스(1300)의 일실시예에 대한 순서도이다. 프로세스(1300)는 반전가능한 저항-스위칭 물질들을 갖는 메모리 셀들과 함께 이용될 수 있다. 프로세스(1300)에서, 프로그래밍 동작 재시도 제한값(programming operation retry limt)에 도달하였다면, 프로그래밍 동작에서 이용되었던 것과 반대되는 극성을 갖는 하나 이상의 신호들이 인가된다. 다음으로, 프로그래밍 동작이 재시도될 수 있다. 일례로서, 프로그래밍 동작은 FORMING, SET 혹은 RESET 이 될 수 있다. 단계 1301에서, 재시도 제한값(retry limit)은 0으로 설정된다.
단계 1302에서, 제 1 극성을 갖는 하나 이상의 프로그래밍 신호들이 반전가능한 저항-스위칭 물질을 갖는 메모리 셀에 인가된다. 메모리 셀의 저항에 기초하여 하나 이상의 프로그래밍 조건들이 결정될 수 있는데, 반드시 이런 것은 아니다. 일실시예에서, 제 1 극성을 갖는 전압 펄스가 메모리 셀에 인가된다. 이러한 제 1 극성은 스티어링 소자를 포워드 바이어스 혹은 리버스 바이어스 할 수 있다.
단계 1304에서, 하나 이상의 프로그래밍 신호들을 인가하는 것에 응답하여 프로그래밍 동작이 완료되는지에 대한 결정이 이루어진다. 예를 들면, 그 전류를 판별하기 위하여 메모리 셀이 판독되며, 이 전류를 기준 전류와 비교된다. 프로그래밍이 완료되면 프로세스(1300)는 종료한다.
단계 1306에서, 프로그래밍 시도들의 재시도 제한값에 도달되었는지에 대한 판별이 수행된다. 재시도 제한값은 임의의 양이 될 수 있다. 재시도 제한값에 도달하지 못하였다면, 이것은 단계 1307에서 증대된다. 다음으로, 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들이 메모리 셀에 인가된다(단계 1302).
프로그래밍 동작이 완료되지 않았으며(즉, 단계 1304에서 '아니오' 인 경우) 그리고 재시도 제한값에 도달하지 않은 경우(즉, 단계 1306에서 '예' 인 경우), 제 1 극성과 반대되는 제 2 극성을 갖는 하나 이상의 신호들이 메모리 셀에 인가된다(단계 1308). 메모리 셀의 저항에 기초하여 하나 이상의 프로그래밍 조건들이 결정될 수 있는데, 반드시 이런 것은 아니다. 일실시예에서, 제 2 극성을 갖는 전압 펄스가 메모리 셀에 인가된다. 이러한 제 2 극성은 스티어링 소자를 포워드 바이어스 혹은 리버스 바이어스 할 수 있다.
제 2 극성을 갖는 하나 이상의 신호들을 인가한 이후, 재시도 제한값을 0으로 리셋하도록 단계 1301이 수행될 수 있다. 이후, 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 메모리 셀에 인가함으로써, 프로그래밍 동작이 재시도된다(단계 1302). 프로세스(1300)는 단계 1302 이후에 계속 진행된다. 이 경우, 서로 다른 재시도 제한값이 이용될 수 있음을 유의해야 한다. 프로세스(1300)는, 단계 1308 이 너무 많이 수행되는 경우에 프로그래밍 프로세스를 중단시키기 위한 추가적인 전역 재시도 제한값(global retry limit)을 가질 수 있다.
본 명세서에 개시된 실시예들에 따르면, 더 낮은 리버스 바이어스 동작 전압 감소, 조밀한 포밍 전류 레벨 분포, 그리고 좀더 안정한 메모리 셀이 획득될 수 있다. 동작 전압의 감소와 조밀한 분포는 지원 회로들(예컨대, CMOS 디바이스들) 상에서의 전압 및 전류 요건들을 완화시킬 수 있는바 이는 집적도를 증가시키고 전력을 절약할 수 있으며, 그리고 고전압 CMOS 공정을 간략화시킬 수 있다. 스티어링 소자로서 이용되는 경우, 더 짧고 그리고 더 높은 내구성의 PIN 다이오드는 전압 및 전류 감소를 야기할 수 있다. 또한, 저전압 및 저전류에서는 다른 유형의 스티어링 소자들도 개발 및 제작이 용이해진다. 스텝 초기화 방법에 의해서 획득된 잘 정립된 특성들은 금속 산화물, 카본 혹은 다른 유형들의 저항성 물질들을 구비한 저비용 RRAM을 획득할 수 있다.
본 발명의 일실시예는 비휘발성 저장소자의 동작 방법을 포함하는바, 상기 방법은 다음을 포함한다. 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 저항을 나타내는 정보가 결정된다. 상기 정보에 기초하여 프로그래밍 동작이 완료되었는지가 결정된다. 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 속성들에 근거하는 기-결정된 알고리즘과 상기 정보에 기초하여 상기 메모리 셀에 인가하기 위한 하나 이상의 프로그래밍 조건들이 결정된다. 프로그래밍 동작이 아직 완료되지 않은 경우, 하나 이상의 프로그래밍 조건들을 결정하는 상기 단계가 수행된다. 프로그래밍 동작이 아직 완료되지 않은 경우, 상기 하나 이상의 프로그래밍 조건들이 메모리 셀에 인가된다. 프로그래밍 동작이 완료되었다고 판별될 때까지, 저항을 나타내는 정보를 결정하는 것, 프로그래밍 동작이 완료되었는지를 결정하는 것, 하나 이상의 프로그래밍 조건들을 결정하는 것 그리고 하나 이상의 프로그래밍 조건들을 상기 메모리 셀에 인가하는 것이 반복된다.
본 발명의 일실시예는 저장 시스템을 포함하는바, 상기 저장 시스템은, 복수의 비휘발성 메모리 셀들과 상기 복수의 비휘발성 메모리 셀들과 통신하는 하나 이상의 관리 회로들을 포함한다. 개별 메모리 셀들은 반전가능한 저항-스위칭 메모리 소자를 갖는다. 하나 이상의 관리 회로들은 프로그래밍 동작의 일부로서 메모리 셀들 중 제 1 메모리 셀(first)의 저항을 나타내는 정보를 결정하며, 하나 이상의 관리 회로들은 상기 메모리 셀에 대하여 프로그래밍 동작이 완료되었는지를 상기 정보에 기초하여 결정한다. 하나 이상의 관리 회로들은 저항을 나타내는 정보와 그리고 상기 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 속성들에 기초하는 기-결정된 알고리즘에 기초하여 상기 메모리 셀에 인가될 프로그래밍 신호를 결정한다. 프로그래밍 동작이 아직 완료되지 않은 경우, 프로그래밍 신호를 결정하는 것이 수행된다. 프로그래밍 동작이 아직 완료되지 않은 경우, 하나 이상의 관리 회로들은 프로그래밍 신호를 메모리 셀에 인가한다. 프로그래밍 동작이 상기 메모리 셀에 대하여 완료되었다고 결정될 때까지, 하나 이상의 관리 회로들은 상기 저항을 나타내는 정보를 결정하고, 상기 프로그래밍 동작이 완료되었는지를 결정하고, 상기 프로그래밍 신호를 결정하고, 그리고 상기 프로그래밍 신호를 인가하는 것을 계속 수행한다.
본 발명의 일실시예는 비휘발성 저장소자의 동작 방법을 포함하는바, 이러한 동작 방법은 다음을 포함한다. 프로그래밍 동작의 일부로서 메모리 셀들 중 개별 메모리 셀들의 저항을 나타내는 정보가 결정된다. 각각의 메모리 셀에 대한 상기 정보에 기초하여 각각의 메모리 셀에 대하여 프로그래밍 동작이 완료했는지가 결정된다. 메모리 셀에 대해 프로그래밍 동작이 아직 완료되지 않았다면 메모리 셀들 중 개별 메모리 셀들에 인가되는 프로그래밍 펄스가 결정된다. 프로그래밍 펄스의 하나 이상의 특징들은 메모리 셀의 저항을 나타내는 상기 정보에 기초한다. 프로그래밍 펄스를 결정하는 것은 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 속성들에 근거하는 기-결정된 알고리즘을 적용하는 것을 포함한다. 기-결정된 알고리즘은 메모리 셀의 저항에 대한 함수이다. 프로그래밍 펄스는 상기 메모리 셀들 중 적절한 메모리 셀들에게 인가된다. 메모리 셀들에 대하여 프로그래밍 동작이 완료되었다고 판별될 때까지, 저항을 나타내는 정보를 결정하는 것, 프로그래밍 동작이 완료되었는지를 결정하는 것, 프로그래밍 펄스를 결정하는 것 및 상기 프로그래밍 펄스를 인가하는 것이 반복된다.
본 발명의 일실시예는 저장 시스템을 포함하는바, 상기 저장 시스템은 복수의 비휘발성 메모리 셀들과 상기 복수의 비휘발성 메모리 셀들과 통신하는 하나 이상의 관리회로들을 포함한다. 개별 메모리 셀들은 반전가능한 저항-스위칭 메모리 소자를 포함한다. 하나 이상의 관리회로들은 프로그래밍 동작의 일부로서 상기 메모리 셀들 중 개별 메모리 셀들의 저항을 나타내는 정보를 결정한다. 하나 이상의 관리회로들은 각각의 메모리 셀에 대한 저항을 나타내는 상기 정보에 기초하여 각각의 메모리 셀에 대하여 프로그래밍 동작이 완료했는지를 결정한다. 하나 이상의 관리회로들은 메모리 셀에 대해 프로그래밍 동작이 아직 완료되지 않았다면 상기 메모리 셀들 중 개별 메모리 셀들에 인가되는 프로그래밍 펄스를 결정한다. 프로그래밍 펄스의 하나 이상의 특징들은 메모리 셀의 저항에 기초하며 그리고 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 속성들에 근거하는 기-결정된 알고리즘에 기초한다. 하나 이상의 관리회로들은 상기 메모리 셀들 중 적절한 메모리 셀들에게 상기 프로그래밍 펄스를 인가한다. 하나 이상의 관리회로들은 메모리 셀들에 대하여 프로그래밍 동작이 완료되었다고 판별될 때까지, 저항을 나타내는 정보를 결정하고, 프로그래밍 동작이 완료되었는지를 결정하고, 프로그래밍 펄스를 결정하고, 그리고 상기 프로그래밍 펄스를 인가하는 것을 계속 수행한다.
본 발명의 일실시예는 비휘발성 저장소자의 동작 방법을 포함하며, 상기 방법은 다음을 포함한다. 제 1 극성을 갖는 하나 이상의 프로그래밍 신호들이 반전가능한 저항-스위칭 물질을 갖는 메모리 셀에 인가된다. 하나 이상의 프로그래밍 신호들을 인가하는 것에 응답하여 프로그래밍 동작이 완료되었는지가 결정된다. 프로그래밍 동작이 완료되지 않았고 그리고 재시도 제한값(retry limit)에 도달하지 않은 경우, 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들이 메모리 셀에 인가된다. 재시도 제한값에 도달한 경우, 제 1 극성과는 반대인 제 2 극성을 갖는 하나 이상의 신호들이 메모리 셀에 인가된다. 제 2 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 인가한 후에, 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 상기 메모리 셀에 인가함에 의해서 프로그래밍 동작이 재시도 된다.
본 발명의 일실시예는 저장 시스템을 포함하는바, 상기 저장 시스템은, 복수의 비휘발성 메모리 셀들과 상기 복수의 비휘발성 메모리 셀들과 통신하는 하나 이상의 관리회로들을 포함한다. 각각의 메모리 셀들은 반전가능한 저항-스위칭 메모리 소자를 갖는다. 하나 이상의 관리회로들은 제 1 극성을 갖는 하나 이상의 프로그래밍 신호들을 상기 메모리 셀들 중 제 1 메모리 셀에 인가한다. 하나 이상의 관리회로들은 상기 하나 이상의 프로그래밍 신호들을 인가하는 것에 응답하여 프로그래밍 동작이 완료되었는지를 결정한다. 프로그래밍 동작이 완료되지 않았고 그리고 재시도 제한값(retry limit)에 도달하지 않은 경우, 하나 이상의 관리회로들은 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 제 1 메모리 셀에 인가한다. 재시도 제한값에 도달한 경우, 하나 이상의 관리회로들은 제 1 극성과는 반대인 제 2 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 상기 제 1 메모리 셀에 인가한다. 제 2 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 인가한 후에, 하나 이상의 관리회로들은 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 제 1 메모리 셀에 인가함에 의해서 프로그래밍 동작을 재시도한다.
전술한 바와 같은 상세한 설명은 예시 및 설명을 위한 목적으로 제공되었다. 하지만 이러한 설명은 개시된 바로 그 실시예만으로 본 발명을 제한하고자 의도된 것이 아니며 혹은 개시된 내용을 속속들이 규명하고자 의도된 것도 아니다. 전술한 가르침에 비추어 볼때 수 많은 수정예들 및 변형예들이 가능하다. 본 발명의 기술적 사상과 그의 실제적인 응용을 최적으로 설명하기 위해, 본 발명의 실시예들이 선택되었다. 따라서, 해당 기술분야의 당업자들은 다양한 실시예들을 통해서 본 발명을 가장 잘 활용할 수 있을 것이며, 고려중인 특정한 용도에 적합한 다양한 변형예들을 가장 잘 활용할 수 있을 것이다. 본 발명의 범위는 첨부된 청구항들에 의해서 정의되어야 한다.

Claims (39)

  1. 비휘발성 저장소자의 동작 방법으로서,
    반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 저항을 나타내는 정보를 결정하는 단계와;
    상기 정보에 기초하여 프로그래밍 동작이 완료되었는지를 결정하는 단계와;
    상기 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 속성들에 근거하는 기-결정된 알고리즘과 상기 정보에 기초하여 상기 메모리 셀에 인가하기 위한 하나 이상의 프로그래밍 조건들을 결정하는 단계 -하나 이상의 프로그래밍 조건들을 결정하는 상기 단계는 상기 프로그래밍 동작이 아직 완료되지 않은 경우에 수행되며- 와;
    상기 프로그래밍 동작이 아직 완료되지 않은 경우에, 상기 하나 이상의 프로그래밍 조건들을 상기 메모리 셀에 인가하는 단계와; 그리고
    상기 프로그래밍 동작이 완료되었다고 판별될 때까지, 저항을 나타내는 정보를 결정하는 상기 단계, 프로그래밍 동작이 완료되었는지를 결정하는 상기 단계, 하나 이상의 프로그래밍 조건들을 결정하는 상기 단계 및 하나 이상의 프로그래밍 조건들을 상기 메모리 셀에 인가하는 상기 단계를 반복하는 단계
    를 포함하는 비휘발성 저장소자의 동작 방법.
  2. 제1항에 있어서,
    저항을 나타내는 상기 정보에 기초하여 상기 메모리 셀에 인가하기 위한 하나 이상의 프로그래밍 조건들을 결정하는 상기 단계는,
    저항을 나타내는 상기 정보가 제 1 값과 제 2 값 사이인 경우 제 1 프로그래밍 신호를 결정하고 그리고 저항을 나타내는 상기 정보가 상기 제 2 값과 제 3 값 사이인 경우 제 2 프로그래밍 신호를 결정하는 단계를 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  3. 제2항에 있어서,
    상기 제 2 프로그래밍 신호는 상기 제 1 프로그래밍 신호의 전압 크기와는 다른 전압 크기를 갖는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  4. 제3항에 있어서,
    상기 제 2 프로그래밍 신호는 상기 제 1 프로그래밍 신호의 펄스 폭과는 다른 펄스 폭을 갖는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  5. 제1항에 있어서,
    프로그래밍 신호를 결정하는 단계는,
    저항을 나타내는 상기 정보에 기초하여 전압 펄스의 하나 이상의 특징들을 결정하는 단계를 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  6. 제1항에 있어서,
    상기 프로그래밍 동작은 SET, RESET, 그리고 포밍(forming)을 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  7. 제1항에 있어서,
    상기 반전가능한 저항-스위칭 메모리 소자는 금속 산화물을 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  8. 제1항에 있어서,
    상기 반전가능한 저항-스위칭 메모리 소자는 카본을 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  9. 제1항에 있어서,
    상기 기-결정된 알고리즘은 반전가능한 저항-스위칭 메모리 소자를 위해 이용되는 물질의 유형에 기초하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  10. 제1항에 있어서,
    상기 메모리 셀은 스티어링 소자를 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  11. 제1항에 있어서,
    저항을 나타내는 상기 정보에 기초하여 상기 메모리 셀에 인가하기 위한 하나 이상의 프로그래밍 조건들을 결정하는 상기 단계는,
    프로그래밍 신호를 상기 메모리 셀에 인가하는 동안에 상기 메모리 셀에 대한 전류 제한값을 결정하는 단계를 포함하며, 상기 전류 제한값은 저항을 나타내는 상기 정보에 기초하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  12. 제1항에 있어서,
    상기 기-결정된 알고리즘은 프로그래밍 동작 동안의 전류-전압 관계에 기초하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  13. 제1항에 있어서,
    프로그래밍 동작을 시도하는 횟수에 대한 재시도 제한값(retry limit)에 도달했는지를 판별하는 단계 -상기 프로그래밍 동작은 제 1 극성을 갖는 신호를 상기 메모리 셀에 인가하는 것을 포함하며- 와; 그리고
    상기 제 1 극성과는 반대인 제 2 극성을 갖는 하나 이상의 프로그래밍 전압들을 상기 메모리 셀에 인가하는 단계
    를 더 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  14. 저장 시스템으로서,
    복수의 비휘발성 메모리 셀들 -개별 메모리 셀들은 반전가능한 저항-스위칭 메모리 소자를 포함하며- 과; 그리고
    상기 복수의 비휘발성 메모리 셀들과 통신하는 하나 이상의 관리 회로들을 포함하며,
    상기 하나 이상의 관리 회로들은 프로그래밍 동작의 일부로서 상기 메모리 셀들 중 제 1 메모리 셀(first)의 저항을 나타내는 정보를 결정하고,
    상기 하나 이상의 관리 회로들은 상기 메모리 셀에 대하여 상기 프로그래밍 동작이 완료되었는지를 상기 정보에 기초하여 결정하고,
    상기 하나 이상의 관리 회로들은 저항을 나타내는 정보와 그리고 상기 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 속성들에 기초하는 기-결정된 알고리즘에 기초하여 상기 메모리 셀에 인가될 프로그래밍 신호를 결정하고,
    상기 프로그래밍 동작이 아직 완료되지 않은 경우, 프로그래밍 신호를 결정하는 것이 수행되며,
    상기 하나 이상의 관리 회로들은 상기 프로그래밍 동작이 아직 완료되지 않은 경우, 상기 프로그래밍 신호를 상기 메모리 셀에 인가하며,
    상기 하나 이상의 관리 회로들은 상기 프로그래밍 동작이 상기 메모리 셀에 대하여 완료되었다고 결정될 때까지, 상기 저항을 나타내는 정보를 결정하고, 상기 프로그래밍 동작이 완료되었는지를 결정하고, 상기 프로그래밍 신호를 결정하고, 그리고 상기 프로그래밍 신호를 인가하는 것을 계속 수행하는 것을 특징으로 하는 저장 시스템.
  15. 제14항에 있어서,
    프로그래밍 신호를 결정하는 것의 일부로서, 상기 하나 이상의 관리회로들은 저항을 나타내는 상기 정보에 기초하여 전압 펄스의 하나 이상의 특징들을 결정하는 것을 특징으로 하는 저장 시스템.
  16. 제15항에 있어서,
    상기 특징들은 상기 전압 펄스의 전압 크기를 포함하는 것을 특징으로 하는 저장 시스템.
  17. 제15항에 있어서,
    상기 특징들은 펄스 폭을 포함하는 것을 특징으로 하는 저장 시스템.
  18. 제14항에 있어서,
    상기 프로그래밍 동작은 SET, RESET, 그리고 포밍(forming)을 포함하는 것을 특징으로 하는 저장 시스템.
  19. 제14항에 있어서,
    상기 반전가능한 저항-스위칭 메모리 소자는 금속 산화물을 포함하는 것을 특징으로 하는 저장 시스템.
  20. 제14항에 있어서,
    상기 반전가능한 저항-스위칭 메모리 소자는 카본을 포함하는 것을 특징으로 하는 저장 시스템.
  21. 제14항에 있어서,
    상기 하나 이상의 관리회로들은 프로그래밍 신호를 상기 메모리 셀에 인가하는 동안에 상기 메모리 셀을 위해 이용될 전류 제한값을 결정하며, 상기 전류 제한값은 저항을 나타내는 상기 정보에 기초하는 것을 특징으로 하는 저장 시스템.
  22. 제14항에 있어서,
    상기 기-결정된 알고리즘은 프로그래밍 동작 동안의 전류-전압 관계에 기초하는 것을 특징으로 하는 저장 시스템.
  23. 제14항에 있어서,
    상기 하나 이상의 관리회로들은 프로그래밍 동작을 시도하는 횟수에 대한 재시도 제한값(retry limit)에 도달했는지를 결정하며, 상기 프로그래밍 동작은 제 1 극성을 갖는 신호를 상기 메모리 셀에 인가하는 것을 포함하며,
    상기 하나 이상의 관리회로들은, 상기 재시도 제한값에 도달했다는 결정에 응답하여 상기 제 1 극성과는 반대인 제 2 극성을 갖는 하나 이상의 프로그래밍 전압들을 상기 메모리 셀에 인가하는 것을 특징으로 하는 저장 시스템.
  24. 비휘발성 저장소자의 동작 방법으로서,
    프로그래밍 동작의 일부로서 메모리 셀들 중 개별 메모리 셀들의 저항을 나타내는 정보를 결정하는 단계와;
    각각의 메모리 셀에 대한 상기 정보에 기초하여 각각의 메모리 셀에 대하여 프로그래밍 동작이 완료했는지를 결정하는 단계와;
    상기 메모리 셀에 대해 프로그래밍 동작이 아직 완료되지 않았다면 상기 메모리 셀들 중 개별 메모리 셀들에 인가되는 프로그래밍 펄스를 결정하는 단계 -상기 프로그래밍 펄스의 하나 이상의 특징들은 메모리 셀의 저항을 나타내는 상기 정보에 기초하고, 프로그래밍 펄스를 결정하는 상기 단계는 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 속성들에 근거하는 기-결정된 알고리즘을 적용하는 것을 포함하며, 상기 기-결정된 알고리즘은 상기 메모리 셀의 저항에 대한 함수이며- 와;
    상기 메모리 셀들 중 적절한 메모리 셀들에게 상기 프로그래밍 펄스를 인가하는 단계와; 그리고
    상기 메모리 셀들에 대하여 프로그래밍 동작이 완료되었다고 판별될 때까지, 저항을 나타내는 정보를 결정하는 상기 단계, 프로그래밍 동작이 완료되었는지를 결정하는 상기 단계, 프로그래밍 펄스를 결정하는 상기 단계 및 상기 프로그래밍 펄스를 인가하는 상기 단계를 반복하는 단계
    를 포함하는 비휘발성 저장소자의 동작 방법.
  25. 제24항에 있어서,
    저항을 결정하는 상기 단계는 상기 메모리 셀들 중 제 1 메모리 셀의 전류가 복수의 전류 레벨 범위들 중 어느 범위 내에 있는지를 결정하는 단계를 포함하며,
    상기 제 1 메모리 셀들을 위한 프로그래밍 펄스를 결정하는 단계는 상기 제 1 메모리 셀의 전류가 상기 복수의 전류 레벨 범위들 중 어느 범위 내에 있는지에 기초하여 상기 하나 이상의 특징들을 선택하는 단계를 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  26. 제24항에 있어서,
    상기 프로그래밍 펄스를 결정하는 단계는, RESET 동작 동안에 더 높은(higher) 저항들에 대해서 더 낮은(lower) 전압 크기를 선택하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  27. 제25항에 있어서,
    상기 프로그래밍 펄스를 결정하는 단계는, RESET 동작 동안에 더 높은(higher) 저항들에 대해서 더 긴(longer) 펄스 지속기간을 선택하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  28. 제26항에 있어서,
    상기 반전가능한 저항-스위칭 메모리 소자는 카본을 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  29. 제24항에 있어서,
    상기 프로그래밍 펄스를 결정하는 단계는, RESET 동작 동안에 더 높은(higher) 저항들에 대해서 더 높은(higher) 전압 크기를 선택하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  30. 제29항에 있어서,
    상기 프로그래밍 펄스를 결정하는 단계는, RESET 동작 동안에 더 높은(higher) 저항들에 대해서 더 긴(longer) 펄스 지속기간을 선택하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  31. 제29항에 있어서,
    RESET 동작 동안에 더 높은(higher) 저항들에 대해서 제한 전류(limiting current)를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  32. 제31항에 있어서,
    상기 반전가능한 저항-스위칭 메모리 소자는 금속 산화물을 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  33. 저장 시스템으로서,
    복수의 비휘발성 메모리 셀들 -개별 메모리 셀들은 반전가능한 저항-스위칭 메모리 소자를 포함하며- 과; 그리고
    상기 복수의 비휘발성 메모리 셀들과 통신하는 하나 이상의 관리회로들
    을 포함하며,
    상기 하나 이상의 관리회로들은 프로그래밍 동작의 일부로서 상기 메모리 셀들 중 개별 메모리 셀들의 저항을 나타내는 정보를 결정하며,
    상기 하나 이상의 관리회로들은 각각의 메모리 셀에 대한 저항을 나타내는 상기 정보에 기초하여 각각의 메모리 셀에 대하여 프로그래밍 동작이 완료했는지를 결정하며,
    상기 하나 이상의 관리회로들은 상기 메모리 셀에 대해 프로그래밍 동작이 아직 완료되지 않았다면 상기 메모리 셀들 중 개별 메모리 셀들에 인가되는 프로그래밍 펄스를 결정하고, 상기 프로그래밍 펄스의 하나 이상의 특징들은 메모리 셀의 저항 및 반전가능한 저항-스위칭 메모리 소자를 갖는 메모리 셀의 속성들에 근거하는 기-결정된 알고리즘에 기초하며,
    상기 하나 이상의 관리회로들은 상기 메모리 셀들 중 적절한 메모리 셀들에게 상기 프로그래밍 펄스를 인가하며,
    상기 하나 이상의 관리회로들은 상기 메모리 셀들에 대하여 프로그래밍 동작이 완료되었다고 판별될 때까지, 저항을 나타내는 정보를 결정하고, 프로그래밍 동작이 완료되었는지를 결정하고, 프로그래밍 펄스를 결정하고, 그리고 상기 프로그래밍 펄스를 인가하는 것을 계속 수행하는 것을 특징으로 하는 저장 시스템.
  34. 제33항에 있어서,
    저항을 나타내는 상기 정보를 결정하는 것의 일부로서, 상기 하나 이상의 관리회로들은 상기 메모리 셀들 중 제 1 메모리 셀의 전류가 복수의 전류 레벨 범위들 중 어느 범위 내에 있는지를 결정하며,
    상기 하나 이상의 관리회로들은 상기 제 1 메모리 셀의 전류가 상기 복수의 전류 레벨 범위들 중 어느 범위 내에 있는지에 기초하여 상기 하나 이상의 특징들을 선택하는 것을 특징으로 하는 저장 시스템.
  35. 제33항에 있어서,
    상기 반전가능한 저항-스위칭 메모리 소자는 카본은 포함하며, 상기 하나 이상의 관리회로들은 RESET 동작 동안에 더 높은 저항들에 대해서 더 낮은 전압 크기와 더 긴 펄스 지속기간을 선택하는 것을 특징으로 하는 저장 시스템.
  36. 제33항에 있어서,
    상기 반전가능한 저항-스위칭 메모리 소자는 금속 산화물을 포함하며, 상기 하나 이상의 관리회로들은 RESET 동작 동안에 더 높은 저항들에 대해서 더 낮은 전압 크기와 더 긴 펄스 지속기간을 선택하는 것을 특징으로 하는 저장 시스템.
  37. 제33항에 있어서,
    상기 하나 이상의 관리회로들은 SET 동작 동안에 더 낮은 저항들에 대해서 더 낮은 전압 크기와 더 짧은 펄스 지속기간을 선택하는 것을 특징으로 하는 저장 시스템.
  38. 비휘발성 저장소자의 동작 방법으로서,
    반전가능한 저항-스위칭 물질을 갖는 메모리 셀에 하나 이상의 프로그래밍 신호들을 인가하는 단계 -상기 하나 이상의 프로그래밍 신호들은 제 1 극성을 가지며- 와;
    상기 하나 이상의 프로그래밍 신호들을 인가하는 것에 응답하여 프로그래밍 동작이 완료되었는지를 결정하는 단계와;
    상기 프로그래밍 동작이 완료되지 않았고 그리고 재시도 제한값(retry limit)에 도달하지 않은 경우, 상기 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 상기 메모리 셀에 인가하는 단계와;
    상기 재시도 제한값에 도달한 경우, 상기 제 1 극성과는 반대인 제 2 극성을 갖는 하나 이상의 신호들을 상기 메모리 셀에 인가하는 단계와; 그리고
    상기 제 2 극성을 갖는 상기 하나 이상의 신호들을 인가한 후에, 상기 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 상기 메모리 셀에 인가함에 의해서 프로그래밍 동작을 재시도하는 단계
    를 포함하는 것을 특징으로 하는 비휘발성 저장소자의 동작 방법.
  39. 저장 시스템으로서,
    복수의 비휘발성 메모리 셀들 -각각의 메모리 셀들은 반전가능한 저항-스위칭 메모리 소자를 포함하며- 과; 그리고
    상기 복수의 비휘발성 메모리 셀들과 통신하는 하나 이상의 관리회로들
    을 포함하며,
    상기 하나 이상의 관리회로들은 제 1 극성을 갖는 하나 이상의 프로그래밍 신호들을 상기 메모리 셀들 중 제 1 메모리 셀에 인가하며,
    상기 하나 이상의 관리회로들은 상기 하나 이상의 프로그래밍 신호들을 인가하는 것에 응답하여 프로그래밍 동작이 완료되었는지를 결정하며,
    상기 프로그래밍 동작이 완료되지 않았고 그리고 재시도 제한값(retry limit)에 도달하지 않은 경우, 상기 하나 이상의 관리회로들은 상기 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 상기 제 1 메모리 셀에 인가하며,
    상기 재시도 제한값에 도달한 경우, 상기 하나 이상의 관리회로들은 상기 제 1 극성과는 반대인 제 2 극성을 갖는 하나 이상의 신호들을 상기 제 1 메모리 셀에 인가하며,
    상기 제 2 극성을 갖는 상기 하나 이상의 신호들을 인가한 후에, 상기 하나 이상의 관리회로들은 상기 제 1 극성을 갖는 하나 이상의 추가 프로그래밍 신호들을 상기 제 1 메모리 셀에 인가함에 의해서 프로그래밍 동작을 재시도하는 것을 특징으로 하는 저장 시스템.
KR1020127024277A 2010-02-18 2011-02-18 반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍 KR20130001725A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US30586810P 2010-02-18 2010-02-18
US61/305,868 2010-02-18
US30724510P 2010-02-23 2010-02-23
US61/307,245 2010-02-23
US12/949,146 US8848430B2 (en) 2010-02-23 2010-11-18 Step soft program for reversible resistivity-switching elements
US12/949,146 2010-11-18
PCT/US2011/025367 WO2011103379A2 (en) 2010-02-18 2011-02-18 Step soft program for reversible resistivity-switching elements

Publications (1)

Publication Number Publication Date
KR20130001725A true KR20130001725A (ko) 2013-01-04

Family

ID=44015320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024277A KR20130001725A (ko) 2010-02-18 2011-02-18 반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍

Country Status (5)

Country Link
JP (1) JP2013520761A (ko)
KR (1) KR20130001725A (ko)
CN (1) CN102893338A (ko)
TW (1) TW201135731A (ko)
WO (1) WO2011103379A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160064901A (ko) * 2014-11-28 2016-06-08 삼성전자주식회사 저항성 메모리 장치의 제어 방법
KR101689732B1 (ko) * 2015-07-21 2016-12-26 윈본드 일렉트로닉스 코포레이션 저항성 메모리 장치 및 저항성 메모리 장치의 기록 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665717B2 (ja) * 2011-10-11 2015-02-04 株式会社東芝 不揮発性半導体記憶装置
CN103890851B (zh) * 2011-10-28 2016-10-26 国际商业机器公司 调节相变存储器单元
US9530496B2 (en) 2013-06-24 2016-12-27 Nec Corporation Method for programming switching element
US9224469B2 (en) * 2013-10-30 2015-12-29 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
US9224465B2 (en) * 2014-03-21 2015-12-29 Intel Corporation Cross-point memory bias scheme
TWI560714B (en) * 2014-12-24 2016-12-01 Winbond Electronics Corp Resistance random access memory
FR3066309B1 (fr) 2017-05-09 2020-10-16 Commissariat Energie Atomique Procede de gestion de l'endurance d'une memoire reinscriptible non volatile et dispositif de programmation d'une telle memoire
US11837285B2 (en) 2021-08-22 2023-12-05 Applied Materials, Inc. Bias temperature instability correction in memory arrays

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6952043B2 (en) 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
WO2004061851A2 (en) 2002-12-19 2004-07-22 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US6951780B1 (en) 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US20060250836A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
US7495951B1 (en) * 2006-04-27 2009-02-24 Spansion Llc Resistive memory cell array with common plate
KR100801082B1 (ko) * 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
US7542370B2 (en) 2006-12-31 2009-06-02 Sandisk 3D Llc Reversible polarity decoder circuit
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
JP5060191B2 (ja) * 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
US8098517B2 (en) * 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
US7593255B2 (en) * 2007-12-07 2009-09-22 Qimonda North America Corp. Integrated circuit for programming a memory element
US7821810B2 (en) * 2008-03-14 2010-10-26 Micron Technology, Inc. Phase change memory adaptive programming
JP5143280B2 (ja) * 2008-06-11 2013-02-13 エヌエックスピー ビー ヴィ 相変化メモリ及び制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160064901A (ko) * 2014-11-28 2016-06-08 삼성전자주식회사 저항성 메모리 장치의 제어 방법
KR101689732B1 (ko) * 2015-07-21 2016-12-26 윈본드 일렉트로닉스 코포레이션 저항성 메모리 장치 및 저항성 메모리 장치의 기록 방법

Also Published As

Publication number Publication date
WO2011103379A2 (en) 2011-08-25
JP2013520761A (ja) 2013-06-06
TW201135731A (en) 2011-10-16
WO2011103379A3 (en) 2011-11-24
CN102893338A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
US8848430B2 (en) Step soft program for reversible resistivity-switching elements
US8289749B2 (en) Soft forming reversible resistivity-switching element for bipolar switching
US8385102B2 (en) Alternating bipolar forming voltage for resistivity-switching elements
KR20130001725A (ko) 반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍
US8861258B2 (en) Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
US8355271B2 (en) Memory system with reversible resistivity-switching using pulses of alternate polarity
US8216862B2 (en) Forming and training processes for resistance-change memory cell
JP5285772B2 (ja) 不揮発性記憶の電流制限を用いたリバースセット
US9424915B2 (en) Non-volatile semiconductor memory device
JP5297525B2 (ja) 不揮発性記憶における同時書込みと検証
US8498146B2 (en) Programming reversible resistance switching elements
US8462580B2 (en) Memory system with reversible resistivity-switching using pulses of alternatrie polarity
US8270210B2 (en) Pulse reset for non-volatile storage
US20120008373A1 (en) Capacitive discharge method for writing to non-volatile memory
US9007810B2 (en) ReRAM forming with reset and iload compensation

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid