CN102610272B - 一种阻变存储器单元的编程和擦除方法及装置 - Google Patents

一种阻变存储器单元的编程和擦除方法及装置 Download PDF

Info

Publication number
CN102610272B
CN102610272B CN201110021108.5A CN201110021108A CN102610272B CN 102610272 B CN102610272 B CN 102610272B CN 201110021108 A CN201110021108 A CN 201110021108A CN 102610272 B CN102610272 B CN 102610272B
Authority
CN
China
Prior art keywords
random access
access memory
memory unit
continuous print
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110021108.5A
Other languages
English (en)
Other versions
CN102610272A (zh
Inventor
刘明
王明
吕杭炳
刘琦
龙世兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110021108.5A priority Critical patent/CN102610272B/zh
Publication of CN102610272A publication Critical patent/CN102610272A/zh
Application granted granted Critical
Publication of CN102610272B publication Critical patent/CN102610272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种阻变存储器单元的编程或擦除方法及装置，该装置包括阻变存储器单元（502）和晶体管（501），串联电阻（503），信号发生器，电流检测装置和控制装置；串联电阻（503）与阻变存储器单元（502）串联；信号发生器，用于向阻变存储器单元（502）输入连续的阶梯式脉冲电压信号；电流检测装置，用于检测串联电阻（503）上的电流；控制装置，用于判断串联电阻（503）上电流的检测值是否符合预设条件，在检测值符合预设条件时，控制信号发生器终止信号输出，完成阻变存储器单元的编程或擦除操作。本发明能够显著改善阻变存储器单元的阻变参数的离散分布，并且能提高器件的耐久性，延长其使用寿命。

Description

一种阻变存储器单元的编程和擦除方法及装置
技术领域
本发明涉及微电子领域，尤其涉及一种阻变存储器单元的编程或擦除方法及装置。
背景技术
随着现代信息技术的飞速发展，传统的Flash存储器已经不能满足人们对大容量、低功耗存储的需求。阻变存储器单元(RRAM)由于具有结构简单、功耗低、密度高、操作速度快、与CMOS工艺兼容和易于3D集成等优点而受到广泛的关注，是最有前途的下一代非挥发存储器之一。尽管如此，图1所示的阻变存储器单元的阻变参数(如VSet、VReset电压)的离散分布却是其走向实用化的一个瓶颈。为了改善阻变存储器单元阻变参数的离散分布，人们提出了各种各样的解决方法，如选择合适的电极材料、对阻变材料层进行掺杂改性等。
图2示出了在理想情况下具有双极转换特性的阻变存储器单元的I-V特性曲线示意图。如图2所示，线201、202、203表示电阻由高阻态转变为低阻态的I-V曲线，当电压从0开始向正方向逐渐增大到VSet时，电流急剧增大，表明存储器电阻由高阻态转变为低阻态，称为置位SET(编程)操作；线204至206表示电阻由低阻态转变为高阻态的I-V曲线，当电压从0开始由负方向逐渐增大到VReset时，电流迅速减小，存储器电阻由低阻态转变为高阻态，称为复位RESET(擦除)操作。由图2可以看出，在外加偏压的作用下，阻变存储器单元的电阻会在高低阻态之间发生转换从而实现“0”和“1”的存储。
阻变存储器单元常规的编程(置位)和擦除(复位)操作方法如图3所示：对于一个初始态阻变存储器单元，大多数都处于高阻态(HRS)，初始的单元并不具有阻变转换特性，需要加一个与置位电压(VSet)同向且高于VSet的电压来激活其转变特性，这个过程称为激活过程301(Forming)。激活后的单元处于低阻态(LRS)。在操作302中，外加一个幅值度很小(小于VSet和VReset的绝对值)的脉冲，来读取此时单元的存储状态。复位操作303时，外加反向偏压的脉冲，脉冲的高度为VReset，阻变存储器单元由低阻态(LRS)转变为高阻态(HRS)，复位操作成功。此后可以进行一个读操作304来验证。置位操作305时，外加正向偏压的脉冲，脉冲的高度为VSet，阻变存储器单元由高阻态(HRS)转变为低阻态(LRS)，置位操作成功。此后也可以进行一个读操作306来验证。
由于编程电压(VSet)和擦除电压(VReset)是很不稳定的，有着很离散的分布，如图1所示，在上述常规的阻变存储器单元的编程和擦除的操作方法中，编程和擦除时脉冲高度的选择将是一件非常困难的事。电压脉冲高度选择过小时，则达不到有些存储器单元的VSet(或VReset)电压，电阻不会发生从高(低)阻态到低(高)阻态的转变，编程(或擦除)操作失败；当电压脉冲高度选择的过大时，会增加阻变存储器单元外围电路的制造成本，而且特别是在RESET的过程中还会引起RESET同SET过程的竞争—RESET过后器件又从高阻态SET回低阻态，导致阻变存储器单元的不稳定。这些对存储器的编程和擦除操作是非常不利的。因此，改善阻变储存器的阻变参数的离散分布，对其走向实用化是非常重要的。
发明内容
为了解决上述的技术问题，提供了一种阻变存储器单元的编程和擦除方法及装置，其目的在于，改善阻变存储器单元的阻变参数分布。
本发明提供了一种阻变存储器单元的编程和擦除装置，包括阻变存储器单元502和晶体管501，还包括：串联电阻503，信号发生器，电流检测装置和控制装置；
信号发生器，用于向所述阻变存储器单元502输入连续的阶梯式脉冲电压信号；
电流检测装置，用于检测所述串联电阻503上的电流；
控制装置，用于判断串联电阻503上电流的检测值是否符合预设条件，在检测值符合预设条件时，控制信号发生器终止信号输出，完成阻变存储器单元的编程或擦除操作；在进行编程操作时，所述预设条件为检测值大于预设值；在进行擦除操作时，所述预设条件为检测值小于预设值。
在进行编程操作时，所述信号发生器向所述阻变存储器单元502输入正向连续的阶梯式脉冲电压信号；在进行擦除操作时，所述信号发生器向所述阻变存储器单元502输入负向连续的阶梯式脉冲电压信号。
正向连续的阶梯式脉冲电压信号的初始值为0V-3V；负向连续的阶梯式脉冲电压信号的初始值为0V-3V。
正向连续的阶梯式脉冲电压信号的最大值为1V-6V；负向连续的阶梯式脉冲电压信号的最大值为1V-6V。
连续的阶梯式脉冲电压信号的脉冲宽度相同，并以恒定的幅度逐渐增加，该幅度的范围为0.1V-0.5V。
所述串联电阻503连接在所述阻变存储器单元502的上电极与所述信号发生器之间，所述阻变存储器单元502的下电极连接所述晶体管501的漏极。
本发明提供了一种阻变存储器单元的编程方法，包括：
步骤1，对阻变存储器单元502施加正向连续的阶梯式脉冲电压信号；
步骤2，检测串联电阻503上的电流；
步骤3，判断串联电阻503上电流的检测值是否符合预设条件，在检测值符合预设条件时，所述预设条件为检测值大于预设值，控制信号发生器终止信号输出，完成阻变存储器单元的编程操作。
串联电阻503连接在阻变存储器单元502的上电极与信号发生器之间，阻变存储器单元502的下电极连接晶体管501的漏极。
正向连续的阶梯式脉冲电压信号的初始值为0V-3V；正向连续的阶梯式脉冲电压信号的最大值为1V-6V。
正向连续的阶梯式脉冲电压信号的脉冲宽度相同，并以恒定的幅度逐渐增加，该幅度的范围为0.1V-0.5V。
本发明提供了一种阻变存储器单元的擦除方法，包括：
步骤10，对阻变存储器单元502施加负向连续的阶梯式脉冲电压信号；
步骤20，检测串联电阻503上的电流；
步骤30，判断串联电阻503上电流的检测值是否符合预设条件，在检测值符合预设条件时，控制信号发生器终止信号输出，完成阻变存储器单元的擦除操作。
串联电阻503连接在阻变存储器单元502的上电极与信号发生器之间，阻变存储器单元502的下电极连接晶体管501的漏极。
负向连续的阶梯式脉冲电压信号的初始值为0V-3V；负向连续的阶梯式脉冲电压信号的最大值为1V-6V。
负向连续的阶梯式脉冲电压信号的脉冲宽度相同，并以恒定的幅度逐渐增加，该幅度的范围为0.1V-0.5V。
本发明能够显著改善阻变存储器单元的阻变参数的离散分布，并且能提高器件的耐久性endurance，延长其使用寿命，并且本发明的技术方案简单、直观，而且速度较快，具有一定实用性的潜能。
附图说明
图1为阻变存储器单元的编程电压VSet和擦除电压VReset的累积分布的示意图；
图2为在理想情况下具有双极转换特性的阻变存储器单元的I-V特性曲线示意图；
图3为阻变存储器单元常规的编程和擦除操作方法的示意图；
图4为本发明中阶梯状的连续编程(或擦除)电压脉冲信号示意图；
图5为本发明中单个阻变存储器单元的编程和擦除装置示意图；
图6为本发明中单个阻变存储器单元的编程(或擦除)操作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供了一种阻变存储器单元的编程和擦除的操作方法，通过在阻变存储单元上施加阶梯式电压脉冲，并实时监测阻变存储器单元上的电流来观测其电阻的转变状态，从而完成阻变单元的编程和擦除操作。这种方法能够显著改善阻变存储器单元阻变参数的离散分布。
如图5所示，本发明提供了单个阻变存储器单元的编程和擦除装置示意图。电阻503和阻变存储器单元502的上电极相连，阻变存储器单元502的下电极和晶体管501的漏极相连，构成了1T1R结构，晶体管起着限流作用。脉冲发生器(PG2)504起着输入信号源的作用，它能够按设计要求输入如图4所示的编程(或擦除)的电压脉冲信号。示波器505用来监测流过串联电阻503的电流，从而实时测量阻变存储器单元502中的电流，并将测得的电流大小输入到半导体参数测试仪506中。半导体参数测试仪506同时起到比较电流和控制脉冲发生器504工作状态的作用，即从示波器505输入进的电流与半导体参数测试仪506中预设定的参考值进行比较，并把比较的结果用来控制脉冲发生器504是否继续输出脉冲信号。图5中，半导体参数测试仪506可以为Keithley4200，HP4155A，Agilent4156C等。
阶梯状的连续脉冲编程电压的初始高度由阻变存储器单元的最小SET操作电压决定，取0V～3V；最大的脉冲幅值由阻变存储器单元的最大SET操作电压决定，取1V～6V；脉冲的宽度相同而脉冲的高度逐渐增加，并且每次增加的幅度相同，取0.1V～0.5V。
进一步，所述的阶梯状的连续脉冲擦除电压的初始高度由阻变存储器单元的最小RESET操作电压决定，取0V～3V；最大的脉冲幅值由阻变存储器单元的最大RESET操作电压决定，取1V～6V；脉冲的宽度相同而脉冲的高度逐渐增加，并且每次增加的幅度相同，取0.1V～0.5V。以上所提及的电压都是取绝对值后的电压值。
请参照图6，其示出了依照本发明较佳实施例的单个阻变存储器单元的编程(或擦除)操作方法的流程图，具体包括。下面仅以编程操作方法为例来说明其具体的过程：
步骤601，对阻变存储器单元进行一个读操作，获取其初始的存储数据状态，来判断该单元是否需要进行编程操作；
步骤602，若该单元初始就处于低阻态，则不需要进行编程操作，直接跳到步骤606；否则，该单元初始就处于高阻态，需要进行编程操作，进入下一步骤603；
步骤603，由脉冲发生器PG2产生如图4所示的阶梯状的连续脉冲电压，脉冲电压的初始高度由阻变存储器单元的最小置位操作电压决定；最大的脉冲幅值由阻变存储器单元的最大置位操作电压决定；脉冲的宽度相同而脉冲的高度逐渐增加，并且每次增加的幅度相同；
步骤604，测量串联电阻上的电流，通过在示波器上观测串联电阻中电流的变化，来实时监测阻变存储器单元中的电阻变化状态；
步骤605，当在示波器上观测到串联电阻中电流增加时，并且此时的电流值大于半导体参数测试仪中的预设定的参考值时，说明阻变存储器单元由高阻态(HRS)转变为低阻态(LRS)，编程操作成功，此时由半导体参数测试仪终止脉冲发生器工作，输入的脉冲信号停止；若串联电阻上的电流值未大于半导体参数测试仪中的预设定的参考值时，说明此时阻变存储器单元仍处在高阻态(HRS)，没有发生置位过程，进入步骤607，否则进入步骤606；
步骤606，编程操作成功，停止输入脉冲信号；
步骤607，判断此时输入的脉冲高度是否超过最大脉冲幅度。若没有超过最大脉冲幅度，转到步骤604，直至编程操作成功为止；若超过最大脉冲幅度，进入步骤608；
步骤608，编程操作失败终止脉冲发生器的工作。
图6中也示出了阻变存储器单元的擦除操作流程，其与阻变存储器单元的编程操作基本类似，这里就不再赘述。
本领域的技术人员在不脱离权利要求书确定的本发明的精神和范围的条件下，还可以对以上内容进行各种各样的修改。因此本发明的范围并不仅限于以上的说明，而是由权利要求书的范围来确定的。

Claims (14)

1.一种阻变存储器单元的编程和擦除装置，包括阻变存储器单元(502)和晶体管(501)，其特征在于，还包括：串联电阻(503)，信号发生器，电流检测装置和控制装置；
串联电阻(503)与所述阻变存储器单元(502)串联；
信号发生器，用于向所述阻变存储器单元(502)输入连续的阶梯式脉冲电压信号；
电流检测装置，用于检测所述串联电阻(503)上的电流；
控制装置，用于判断串联电阻(503)上电流的检测值是否符合预设条件，在检测值符合预设条件时，控制信号发生器终止信号输出，完成阻变存储器单元的编程或擦除操作；在进行编程操作时，所述预设条件为检测值大于预设值；在进行擦除操作时，所述预设条件为检测值小于预设值。
2.如权利要求1所述的阻变存储器单元的编程和擦除装置，其特征在于，在进行编程操作时，所述信号发生器向所述阻变存储器单元(502)输入正向连续的阶梯式脉冲电压信号；在进行擦除操作时，所述信号发生器向所述阻变存储器单元(502)输入负向连续的阶梯式脉冲电压信号。
3.如权利要求2所述的阻变存储器单元的编程和擦除装置，其特征在于，正向连续的阶梯式脉冲电压信号的初始值为0V-3V；负向连续的阶梯式脉冲电压信号的初始值为0V-3V。
4.如权利要求3所述的阻变存储器单元的编程和擦除装置，其特征在于，正向连续的阶梯式脉冲电压信号的最大值为1V-6V；负向连续的阶梯式脉冲电压信号的最大值为1V-6V。
5.如权利要求1-4任意一项所述的阻变存储器单元的编程和擦除装置，其特征在于，连续的阶梯式脉冲电压信号的脉冲宽度相同，并以恒定的幅度逐渐增加，该幅度的取值范围为0.1V-0.5V。
6.如权利要求1-4任意一项所述的阻变存储器单元的编程和擦除装置，其特征在于，所述串联电阻(503)连接在所述阻变存储器单元(502)的上电极与所述信号发生器之间，所述阻变存储器单元(502)的下电极连接所述晶体管(501)的漏极。
7.一种阻变存储器单元的编程方法，其特征在于，包括：
步骤1，对阻变存储器单元(502)施加正向连续的阶梯式脉冲电压信号；
步骤2，检测串联电阻(503)上的电流；
步骤3，判断串联电阻(503)上电流的检测值是否符合预设条件，在检测值符合预设条件时，所述预设条件为检测值大于预设值，控制信号发生器终止信号输出，完成阻变存储器单元的编程操作。
8.如权利要求7所述的阻变存储器单元的编程方法，其特征在于，串联电阻(503)连接在阻变存储器单元(502)的上电极与信号发生器之间，阻变存储器单元(502)的下电极连接晶体管(501)的漏极。
9.如权利要求7或8所述的阻变存储器单元的编程方法，其特征在于，正向连续的阶梯式脉冲电压信号的初始值为0V-3V；正向连续的阶梯式脉冲电压信号的最大值为1V-6V。
10.如权利要求7或8所述的阻变存储器单元的编程方法，其特征在于，正向连续的阶梯式脉冲电压信号的脉冲宽度相同，并以恒定的幅度逐渐增加，该幅度的取值范围为0.1V-0.5V。
11.一种阻变存储器单元的擦除方法，其特征在于，包括：
步骤10，对阻变存储器单元(502)施加负向连续的阶梯式脉冲电压信号；
步骤20，检测串联电阻(503)上的电流；
步骤30，判断串联电阻(503)上电流的检测值是否符合预设条件，所述预设条件为检测值小于预设值，在检测值符合预设条件时，控制信号发生器终止信号输出，完成阻变存储器单元的擦除操作。
12.如权利要求11所述的阻变存储器单元的擦除方法，其特征在于，串联电阻(503)连接在阻变存储器单元(502)的上电极与信号发生器之间，阻变存储器单元(502)的下电极连接晶体管(501)的漏极。
13.如权利要求11或12所述的阻变存储器单元的擦除方法，其特征在于，负向连续的阶梯式脉冲电压信号的初始值为0V-3V；负向连续的阶梯式脉冲电压信号的最大值为1V-6V。
14.如权利要求11或12所述的阻变存储器单元的擦除方法，其特征在于，负向连续的阶梯式脉冲电压信号的脉冲宽度相同，并以恒定的幅度逐渐增加，该幅度的取值范围为0.1V-0.5V。
CN201110021108.5A 2011-01-19 2011-01-19 一种阻变存储器单元的编程和擦除方法及装置 Active CN102610272B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110021108.5A CN102610272B (zh) 2011-01-19 2011-01-19 一种阻变存储器单元的编程和擦除方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110021108.5A CN102610272B (zh) 2011-01-19 2011-01-19 一种阻变存储器单元的编程和擦除方法及装置

Publications (2)

Publication Number Publication Date
CN102610272A CN102610272A (zh) 2012-07-25
CN102610272B true CN102610272B (zh) 2015-02-04

Family

ID=46527585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110021108.5A Active CN102610272B (zh) 2011-01-19 2011-01-19 一种阻变存储器单元的编程和擦除方法及装置

Country Status (1)

Country Link
CN (1) CN102610272B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
CN103686822B (zh) * 2012-08-30 2016-09-14 电信科学技术研究院 最小化路测激活命令及结果上报方法和设备
CN103680602B (zh) * 2012-09-11 2017-02-08 复旦大学 一种阻变存储器及其复位操作方法
CN106133841B (zh) * 2013-09-21 2019-12-20 上峰科技股份有限公司 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法
TWI550621B (zh) * 2013-09-21 2016-09-21 上峰科技股份有限公司 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法
CN103531248A (zh) * 2013-10-12 2014-01-22 中国科学院微电子研究所 一种对rram存储器脉冲参数进行测试的方法
CN104882161B (zh) * 2014-02-28 2017-07-11 复旦大学 一种电阻型随机读取存储器及其写操作方法
CN105304129B (zh) * 2014-07-23 2019-07-12 华邦电子股份有限公司 电阻可变型存储器及其写入方法
TWI585765B (zh) * 2015-06-17 2017-06-01 旺宏電子股份有限公司 可變電阻式記憶體、及其操作方法與操作系統
US9514796B1 (en) * 2015-06-26 2016-12-06 Intel Corporation Magnetic storage cell memory with back hop-prevention
US9496036B1 (en) * 2015-11-30 2016-11-15 Winbond Electronics Corp. Writing method for resistive memory cell and resistive memory
SG10201601703UA (en) 2016-03-04 2017-10-30 Silicon Storage Tech Inc Multi-step voltage for forming resistive random access memory (rram) cell filament
CN106229006A (zh) * 2016-07-07 2016-12-14 北京兆易创新科技股份有限公司 一种存储单元的编程方法
WO2018057766A1 (en) 2016-09-21 2018-03-29 Rambus Inc. Adaptive memory cell write conditions
JP2018147541A (ja) * 2017-03-08 2018-09-20 株式会社東芝 メモリを備えた集積回路および書き込み方法
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
CN109147860B (zh) 2017-06-27 2020-11-17 华邦电子股份有限公司 存储器存储装置及其测试方法
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10892010B2 (en) * 2019-02-13 2021-01-12 Macronix International Co., Ltd. Method for controlling accumulated resistance property of ReRAM device
CN112382331B (zh) * 2020-10-27 2024-02-02 清华大学 一种对阻变随机存储器电导弛豫效应特征参数的提取方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118784A (zh) * 2007-09-06 2008-02-06 复旦大学 一种电阻随机存储器的复位操作方法
CN101783182A (zh) * 2009-01-21 2010-07-21 中国科学院微电子研究所 阻变存储器的检测电路及检测设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5060191B2 (ja) * 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118784A (zh) * 2007-09-06 2008-02-06 复旦大学 一种电阻随机存储器的复位操作方法
CN101783182A (zh) * 2009-01-21 2010-07-21 中国科学院微电子研究所 阻变存储器的检测电路及检测设备

Also Published As

Publication number Publication date
CN102610272A (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
CN102610272B (zh) 一种阻变存储器单元的编程和擦除方法及装置
CN101371313B (zh) 非易失性半导体存储装置
CN101840731B (zh) 非易失性半导体存储装置及其复位方法
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
CN103069495B (zh) 阻性存储设备的写入和擦除方案
TWI408696B (zh) 半導體記憶裝置及記憶胞電壓施加方法
US20100226164A1 (en) Nonvolatile semiconductor memory device
CN101118784A (zh) 一种电阻随机存储器的复位操作方法
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
JPWO2008129774A1 (ja) 抵抗変化型記憶装置
CN101548334A (zh) 非易失性半导体存储装置
CN103858172B (zh) 用于交叉点存储器结构的选择设备
CN101828236A (zh) 非易失性半导体存储器件
CN102129886B (zh) 电阻随机存储器的初始化以及设置、复位方法
TW201610989A (zh) 包含可變阻抗元件的非揮發性半導體記憶裝置
JP5707288B2 (ja) 半導体メモリ装置及びその駆動方法
US8391052B2 (en) Nonvolatile semiconductor memory device
CN102760492B (zh) 非挥发性半导体存储器及其存储操作方法
CN102822900B (zh) 对至少一个多级相变存储器单元进行编程
CN105336378B (zh) 相变存储单元测试结构及测试方法、相变存储器
US9472279B2 (en) Memory cell dynamic grouping using write detection
CN101894587A (zh) 相变存储器的自限写入脉冲发生电路
Bagheri-Soulla et al. An RRAM-based MLC design approach
US20130250649A1 (en) Semiconductor device and method for controlling the same
CN102855928A (zh) 电阻转变存储器阵列及对其进行存储操作的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant