CN103069495B - 阻性存储设备的写入和擦除方案 - Google Patents

Abstract

一种用于编程双端阻性存储设备的方法，该方法包括：将偏置电压施加到设备的阻性存储单位的第一电极；测量流过单位的电流；以及如果所测量的电流等于或大于预定值，则停止施加偏置电压。

Description

阻性存储设备的写入和擦除方案

相关申请的交叉引用

无

技术领域

本发明涉及一种用于编程和擦除包含阻性存储单位（cell）的非易失性存储设备的方法和装置。

背景技术

近来，作为超高密度非易失性信息存储器的潜在候选，阻性随机存取存储器（resistiverandom-accessMemory,RRAM）产生了很大的利益。典型的RRAM设备在一对电极之间设置有绝缘层，并呈现由电脉冲引起的滞后电阻切换效应。

电阻切换解释为：由于焦耳热和在二元氧化物（例如，NiO和TiO₂）中的电化学过程、或包含氧化物、硫化物以及聚合物的离子导体的氧化还原过程，在绝缘体内形成导电细丝（conductivefilament）。电阻切换还可以解释为：离子在TiO₂和非结晶硅（a-硅）膜中的场辅助扩散。

在a-硅结构的情况下，电场引起的将金属离子扩散到硅中导致导电细丝的形成，这降低了a-硅结构的电阻。在移除偏置（或编程）电压之后这些细丝仍然保留，从而对设备赋予其非易失性的特征，并且通过在反极性施加的电压的动力之下将离子向金属电极反向回流，能够移除这些细丝。

基于a-硅结构的阻性设备，尤其是形成在多晶硅上的基于a-硅结构的阻性设备，典型地呈现良好的持久性或寿命周期。然而，如果在重复的写入和擦除周期期间施加过高的偏置电压，部分地由于焦耳热和非必要的大量金属离子在a-硅结构中的移动，使得阻性设备的持久性能够被缩短。此外，一般地，RRAM设备的产量受到电成型过程的影响，其中，在该电成型过程期间，通过将大电压（或电流）信号施加到该设备，在绝缘切换层内形成导电路径的主要部分。

发明内容

本发明涉及一种非易失性存储设备，例如一种阻性存储设备，尤其涉及一种用于通过基于流经存储单位的电流的变化来控制施加到存储单位的偏置电压（或电流）以编程和擦除该设备中的阻性存储单位的方法和装置。

在一个实施例中，一种用于编程双端阻性存储设备的方法，该方法包括：在将偏置电压（或偏置电流）施加到设备的阻性存储单位的第一电极；测量流过该单位的电流；并且如果所测电流等于或大于预定值则停止施加偏置电压。

在另一个实施例中，一种在切换设备中形成导电细丝结构的方法包括：设置阻性切换设备；将电压施加到切换设备并在对设备施加电压的同时测量流过该切换设备的电流；使用上升率增加所施加的电压；在电压增加的同时获得电压与电流的关系图，该图包含斜率；获得用于形成导电细丝结构的阈值电压，该阈值电压是当斜率改变为预定值或变成大于预定值时的电压；以及如果确定电压约在阈值电压处则停止施加电压，其中，随着向切换设备施加电压，在切换元件中形成导电细丝结构。在确定电压约在阈值电压处的预定时间延迟之后，电压被停止。

在另一个实施例中，一种在切换设备中形成导电细丝结构的方法包括：设置包括顶部电极、切换元件以及底部电极的阻性切换设备；将多个电压脉冲施加到切换设备并且当每个电压脉冲被施加到设备时测量流过该切换设备的电流，该电压脉冲的电压随时间增加；当施加每个电压脉冲时获得电流的变化率，如果电流的变化率大于或等于预定值，则测量设备的电阻值；以及如果所测电阻值小于预定值，则开始终止过程以停止施加电压脉冲。随着电压脉冲被施加到切换设备，在切换元件中形成导电细丝结构。在一个实施方式中，电压脉冲中的电压以线性模式随时间增加。在另一个实施方式中，电压脉冲中的电压以预定模式随时间增加。在又一个实施方式中，在开始终止过程经过了一定的时间延迟时，完成终止过程并且停止施加电压脉冲。

在另一个实施例中，一种在切换设备中形成导电细丝结构的方法包括：设置包括顶部电极、切换元件以及底部电极的阻性切换设备；在预定的时间段内将预定电压施加到设备；以及测量在预定的时间段内设备中的电流随时间的变化率；如果电流的变化率大于预定值，则开始终止过程以停止施加预定电压，以及如果电流的变化率小于预定值，则继续施加预定电压。随着预定电压被施加到切换设备，在切换元件中形成导电细丝结构。

在又一个实施例中，一种在切换设备中形成导电细丝结构的方法包括：设置包括顶部电极、切换元件以及底部电极的电阻切换设备；在预定的时间段内将预定电流施加到设备；测量在预定的时间段内跨过设备的电压随时间的变化率；如果跨过设备下降的电压的变化率大于预定值，则开始终止过程以停止施加预定电流，以及如果跨过设备下降的电压的变化率小于预定值，则继续施加预定电流。随着电流被施加到切换设备，在切换元件中形成导电细丝结构。

在又一个实施例中，一种在切换设备中形成导电细丝结构的方法包括：设置包括顶部电极、切换元件以及底部电极的阻性切换设备；将多个电流脉冲施加到切换设备并且当每个电流脉冲被施加到设备时测量跨过切换设备的电压，电流脉冲中的电流随时间增加；如果电压的变化率大于预定值，则测量设备的电阻值；并且如果所测电阻值小于预定电阻值，则开始终止过程。随着电流脉冲被施加到切换设备，在切换元件中形成导电细丝结构。在一个实施方式中，电流脉冲中的电流以线性模式随时间增加。在另一个实施中，电流脉冲中的电流以预定模式随时间增加。在另一个实施方式中，在开始终止过程后经过了一定的时间延迟时，完成终止过程。

在附图和以下描述中描述了一个或多个实施例的细节。从说明书、附图以及权利要求中，其他特征、目标以及优点将是显而易见的。

附图说明

在下文中，将结合附图描述示例性实施例，其中类似的附图标记表示类似的元件，以及其中：

图1示出根据本发明的实施例的包括底部电极、切换介质以及顶部电极的非易失性存储设备；

图2示出根据本发明的实施例的设备的电阻切换特性；

图3A示出通过将编程电压V_pth施加到顶部电极而处于打开状态的双端设备；

图3B示出通过将擦除电压V_eth施加到顶部电极而处于关闭状态的双端设备。

图4示出根据本发明的实施例的基于非晶硅或非结晶硅（a-Si）的交叉存储阵列400。

图5示出根据本发明的实施例的包括控制电路和单位阵列的非易失性存储设备的方框图。

图6A示出根据本发明的实施例的关于非易失性存储设备的编程周期的伏安曲线。

图6B示出根据本发明的实施例的非易失性存储设备的编程和擦除周期的伏安曲线。

图7示出根据本发明的实施例的用于编程非易失性存储设备的电路。

图8示出根据本发明的实施例的图7中的电路的波形图。

具体实施方式

图1示出根据本发明的实施例的包括底部电极102、切换介质104以及顶部电极106的非易失性存储设备100。切换介质104呈现一电阻，通过使用适当的控制电路，该电阻能够选择性地被设定到各个值并且被重置。在本实施例中，设备100是双端阻性随机存取存储器（RRAM）。本领域的技术人员将领会的是，设备100也可以被用作可编程变量电容器或其他类型的设备。

RRAM是在顶部电极和底部电极之间设置了切换介质的双端设备。通过对电极施加电信号，从而能够控制切换介质的电阻。电信号可以基于电流或基于电压。如在此处使用的，术语“RRAM”或“阻性存储设备”指的是一种使用切换介质的存储设备，通过施加电信号从而能够控制该切换介质的电阻，而切换介质的铁电性、磁化作用以及相位不会变化。

在本实施例中，设备100是基于非结晶硅的RRAM并且使用非结晶硅（a-Si）作为切换介质104。根据在a-Si切换介质中形成或取走导电细丝而改变切换介质104的电阻，其中形成或取走导电细丝以施加的电压为依据。顶部电极106是包含银（Ag）的导电层并且作为a-Si结构中的形成细丝的离子的来源。虽然在本实施例中使用了银，然而将理解的是，顶部电极106可以由各种其他的合适的金属形成，如金（Au）、镍（Ni）、铝（Al）、铬（Cr）、铁（Fe）、锰（Mn）、钨（W）、钒（V）以及钴（Co）。底部电极102是硼掺杂的或其它p型的多晶硅电极，该电极与a-Si结构的下端面接触。

图2示出根据本发明的实施例的设备100的电阻切换特性。切换介质104显示双极性切换机制。切换介质104的电阻的改变取决于通过顶部电极106和底部电极102施加到切换介质104的电流信号的极性和大小。当施加等于或大于编程阈值电压（或编程电压）V_pth的正电压时，设备100变成打开状态（低电阻状态）。在实施例中，基于切换介质104和顶部电极106的材料，编程电压的范围在2伏特到5伏特之间。当施加等于或大于擦除阈值电压（或擦除电压）V_eth的负电压时，设备100切换回到关闭状态（高电阻状态）。在实施例中，擦除电压的范围是从-2伏特到-5伏特。如果施加的电压在两个阈值电压V_pth和V_eth之间，则设备状态不受影响，这使得能够进行低压读取过程。一旦设备100被设定到特定的电阻状态，则在没有电力的情况下，设备100也保留了某一时间段（或保留时间）的信息。

图3A和图3B示出根据本发明的实施例的在打开和关闭状态期间的设备100的切换机制。在a-Si介质104中的切换基于在a-Si介质104中的细丝区域中形成和取走一个导电细丝或多个细丝，其中形成和取走导电细丝以施加到设备100的电极102和106的编程和擦除电压为依据。

图3A示出通过将编程电压V_pth施加到顶部电极106而处于打开状态的设备100。由a-Si制成的切换介质104设置在底部电极102和顶部电极106之间。切换介质104的上部包括从顶部电极延伸到底部电极102上方大约10nm处的金属区域（或导电路径）302。在电成型过程期间，当将比之后的切换电压稍大的电压（如3～5V）施加到顶部电极106时，形成金属区域302。这个大的电压导致由电场引起的将金属离子从顶部电极106向底部电极102扩散，从而形成连续的导电路径303。切换介质104的下部限定细丝区域304，在该细丝区域304中，当在电成型过程之后施加编程电压V_pth时形成细丝305。也可在电成型过程期间一起形成区域303和305。当施加的编程电压V_pth提供足够的激活能量以将大量金属离子从金属区域302推向底部电极102时，细丝305包含一连串被限制在切换介质104的下部的缺位中的金属粒子。

认为细丝305包括许多金属粒子，这些金属粒子被不导电的切换介质彼此分开并且没有限定连续的导电路径，不同于金属区域302中的路径303。基于实施方式，细丝305延伸大约2-10nm。在打开状态下的导电机制是电子贯穿细丝305中的金属粒子。设备电阻受金属粒子306与底部电极102之间的贯穿电阻控制。在打开状态下，金属粒子306是在细丝区域304中最靠近底部电极102的金属粒子并且是细丝区域304中仅剩的金属粒子。

图3B示出通过将擦除电压V_eth施加到顶部电极而处于关闭状态的设备100。擦除电压施加足够的电磁力以移走在a-Si的缺位捕获的金属粒子并从细丝区域304取走至少一部分细丝。在关闭状态下最靠近底部电极的金属粒子308从底部电极隔开比在打开状态下金属粒子306更大的距离。与打开状态相比，金属粒子308和底部电极之间的这个增加的距离将设备100置于高电阻状态。在一个实施例中，在打开/关闭状态之间的电阻率的范围是从10E3到10E7。在打开状态下，设备100表现像电阻器，并且在关闭状态下，表现像电容器（即在关闭状态下，切换介质不传导大量的电流并且表现为绝缘体）。在实施方式中，在打开状态下，电阻是10E5欧姆，并且在关闭状态下，电阻是10E10欧姆。在另一个实施方式中，在打开状态下，电阻是10E4欧姆，并且在关闭状态下，电阻是10E9欧姆。在又一个实施方式中，在关闭状态下，电阻至少是10E7欧姆。

在实施例中，设备100呈现可控的打开状态，电流为10nA-10mA并且持久性大于10E6。然而，在室温下，设备100呈现6年的相对较低的保留时间。认为设备100的低保留时间的一个原因是仅仅存在少量的在细丝区域304的缺陷区域捕捉的金属粒子。由于在细丝区域304的金属粒子的数量有限，从而仅仅移走少量的金属粒子能够明显地增加设备100的电阻并导致设备100从打开状态切换到关闭状态。为了增加保留时间，设备100应该通过增加细丝区域304中缺位的数量以使得在缺位中捕捉金属粒子，而在细丝区域304中提供更大数量的金属粒子。

然而，设备100具有p型多晶硅作为底部电极102，并且具有非结晶硅作为切换介质104。由于a-Si切换介质104形成在多晶硅底部电极102上，从而形成在多晶硅底部电极102上的非结晶硅实际上是同类的并且在a-Si和P型多晶硅之间的界面处具有相对较少的缺位。在界面处较少的缺位导致在细丝区域304中能够被捕捉的金属粒子较少。因此，即使在缺位形成中的小的变动都能够导致需要捕捉细丝区域304中的金属粒子的可用缺位的百分比的显著变化。这能够导致从一个设备到一个设备和从一个编程状态到另一个编程状态的保留时间有大的波动。因此，可取的是，提供具有较高缺失密度的切换介质104的细丝区域304，以增加保留时间并且使得更能预见保留时间。然而，缺位的形成需要是可控的，这使得不会在细丝区域中产生太多缺位，否则将严重降低设备100的持久性，如同在提交于2009年10月20日的美国专利申请号12/582,086中所说明的，其作为参考整体合并于此。

图4示出根据本发明的实施例的基于非晶硅或a-Si的交叉存储阵列400。交叉存储阵列400包括沿着第一方向延伸的底部电极402的平行阵列。在实施例中，底部电极402包括底部金属（未示出）和形成在底部金属上的p型多晶硅（未示出）。在本实施例中，底部电极402是纳米量级。例如，底部电极402的宽度大约是40nm并且间距大约是60nm。

顶部电极404的平行阵列沿着第二方向延伸以与底部电极402交叉。顶部电极404包括能够供应形成细丝的离子的金属，如银（Ag）、金（Au）、镍（Ni）、铝（Al）、铬（Cr）、铁（Fe）、锰（Mn）、钨（W）、钒（V）以及钴（Co）。在实施例中，顶部电极404和底部电极402互相垂直。顶部电极404是宽度大约60nm和间距大约150nm的纳米线。

两个阵列的每个交叉点406限定了双端阻性存储单位408。在每个交叉点406处的存储单位408包括两个被切换层410隔开的电极。切换层或结构能够具有与底部电极相同的宽度或比底部电极窄。在某些实施例中，在交叉存储阵列中的每个存储单位能够存储单个比特。在其他实施例中，存储单位呈现多级电阻从而允许在每个单位中存储多个比特。

在本实施例中，切换层410包括非结晶硅或其他非晶硅。如在此处所使用的，术语“非结晶硅”（amorphoussilicon）是指本质上处于非晶相并可以包括少量晶体硅的硅材料。如在此处所使用的，术语“非晶硅”（non-crystallinesilicon）是指呈现可控电阻的非结晶硅或非结晶多晶硅、及其组合等等。

在一个实施例中，可以在硅基板上制造上述的交叉存储阵列。在另一个实施例中，Ⅲ-Ⅴ型半导体复合物（如砷化镓（GaAs）、氮化镓（GaN）、氮化硼（BN）等）或Ⅱ-Ⅵ型半导体复合物（如硒化镉、碲化锌等）可以被用作基板。

图5示出根据本发明的实施例的非易失性固态阻性设备500的方框图。设备500包括单位阵列502，该阵列包括多个阻性存储单位。阻性存储单位可以是NAND、NOR、交叉或其他配置。控制电路504将编程/擦除电压（或电流）提供到单位阵列，以编程或擦除单位阵列中的单位。第一选择电路506被配置为选择施加了控制电路504的编程/擦除电压的一行电阻单位。第一选择电路被配置为提供到所选择的单位的顶部电极的导电路径，这使得编程/擦除程序能够被施加到该单位。第二选择电路508被耦接到单位阵列中的单位的底部电极。第二选择电路被配置为选择将要编程或擦除的所选择的单位的列，并且把所选择的单位的底部电极（或选择的列）接地。第二选择电路508将对应于编程/擦除电压的电压施加到没被选择的单位的底部电极，这使得只有选择的单位被编程或擦除。感测电路510被配置为感测所选择单位的电流或电压，并读出所选择单位的电阻状态。根据实施方式，设备500可以使用不同的电流配置被编程或擦除。

图6A示出根据本发明的实施例的关于阻性存储设备（如设备100）的编程操作的伏安曲线600。设备100保持关闭，直到在切换层中偏置电压达到完成细丝形成过程的编程电压（例如，4伏特）这个点（附图标记604）为止，并且设备被打开。切换层从绝缘体转化成电阻器。当设备100打开的时候，设备100在点604处经历电流峰值（或者如果电流信号被用于切换设备，则跨过设备下降的电压迅速降低）。在本实施例中电流峰值是I=V/R或2μA。本领域的技术人员将理解，编程电压和电流量将随着设备的实施方式而变化。例如，根据实施方式，编程电压可以在1-4伏特之间变化。

一旦设备100打开，则设备100在区域602和区域603中表现像电阻器。电流随着所施加的偏置电压而线性地增加或减少。在区域602处，设备100经受过高的焦耳热和过高的电流密度，这使设备变差并限制了其寿命周期。由于设备已经打开，从而在区域602处的偏置是不需要的。一旦设备被打开，优选在点604处或在点604附近，偏置电压应该停止。然而，由于不能制造两个相同的设备，从而难以很好地安排编程操作的时间。每个设备都有轻微的特征差异。此外，由于同一设备经受多次的编程/擦除周期，从而即使同一设备的特征也可能随时间而改变。

结果是，编程/擦除电压通常是预设了一些过驱动电压，以确保设备的编程/擦除。如果可以限制该过驱动电压，则设备的持久性或寿命周期能增加。换句话说，一旦在细丝区域形成细丝，则在点604处应该关闭偏置电压并且打开设备。

在一个实施例中，通过使用流过设备的电流的改变代替分配预定编程电压（或擦除电压），来控制设备100的编程操作。一种方法是如果电流随时间变化的变化率等于或大于预定值，则关闭偏置电压。另一种方法是如果电流随电压变化的变化率等于或大于预定值，则关闭偏置电压。这些方法可以在下文实施。

在一个实施例中，偏置电压被施加到设备100。在偏置电压被施加到设备的同时测量流过设备的电流。偏置电压随时间线性地增加。将被测电流与被确定为适合在设备100的切换层中形成细丝的预定值相比较。如果电流达到预定值，则偏置电压被停止。或者，偏置电压可以被施加稍长时间，以确保在切断偏置电压之前设备100已经被打开。

在另一个实施例中，多个幅值增加的电压脉冲（或偏置电压脉冲）被施加到设备100。在电压脉冲被施加到设备100的同时，测量在设备100中的流动电流。比较电流的变化率与被确定为适合在设备100的切换层中形成细丝的预定值。将电压脉冲施加到设备100，直到电流的变化率等于或大于预定值为止。测量设备100的电阻值。如果电阻值小于预定电阻值，则将电压脉冲停止或阻止施加到设备，并且结束编程操作。在另一方面，如果电阻值大于预定电阻值，则施加电压脉冲直到电阻值变成小于预定电阻值为止。或者，在电阻值变成小于预定电阻值之后，可以施加再一个电压脉冲，以确保设备已经被打开。

在又一个实施例中，在预定的时间段内将预定电压施加到设备100。在预定的时间段内，测量设备100中的电流随时间的变化率。如果电流的变化率小于被确定为适合在切换层中形成细丝的预定值，则将预定电压连续地施加到设备100。如果电流的变化率等于或大于预定值，则停止施加预定电压。

图6B示出根据本发明的实施例的非易失性存储设备（例如，设备100）的编程和擦除周期的伏安曲线650。曲线650以基本与编程操作相同的方式，示出擦除操作功能。主要差别是使用负压作为擦除电压，以取走在设备100的切换层的细丝区域中形成的细丝。

图7示出根据本发明的实施例的包括用于编程阻性存储单位单元750的控制电路702的非易失性存储设备700。仅仅作为示意性的，此处描述的编程操作使用线性增加的偏置电压。然而，也可以使用电压脉冲或其他编程方法。

阻性存储单位单元750包括一个或多个阻性存储单位。在一个实施例，单位单元750是具有多个阻性存储单位的单位阵列。这些单位可以是交叉阵列、NAND配置、NOR配置或另一个配置。为方便地示出，将单位单元750作为单个阻性存储单位来描述。本领域的技术人员将会理解，控制电路702可以用和具有多个单位的单位阵列一起使用的其他电路（例如，图5中的电路）来实施。

控制电路702包括电路检测单元710和偏置电压施加单元720，该电路检测单元710用于检测流经单位单元750的电流，该偏置电压施加单元720用于根据电流检测的结果，响应于设定信号SET和重置信号RET，将偏置电压施加到单位单元720。

偏置电压施加单元720包括控制信号发生器722、电压传输器724、比较器726以及偏置电压施加器728。

控制信号发生器722被配置为接收设定信号SET，以开始编程操作和重置信号RET，以结束编程操作。在一个实施例中，控制信号发生器722产生响应于设定信号SET的第一和第二使能信号Q_b和Q和响应于从电流检索单元710反馈回来的重置信号RST的第一和第二失能信号Q_b和Q。在一个实施方式中，控制信号发生器722是触发器。

电压传输器724输出与输入到该电压传输器724的输入电压V1对应的电压V2。电压传输器包括传输门，该传输门包括PMOS晶体管P1、NMOS晶体管N1以及包括NMOS晶体管N2的下拉单元。根据从控制信号发生器接收的第一控制信号Q_b和第二控制信号Q，PMOS晶体管P1和NMOS晶体管N1耦接在用于接收输入电压V1的第一节点和用于输出电压V2的第二节点之间。当开始编程操作时，打开PMOS晶体管P1和NMOS晶体管N1，以得到反映输入电压V1的电压V2。当编程操作结束时，关闭PMOS晶体管P1和NMOS晶体管N1，以断开输入电压V1与输入电压V2的关系。NMOS晶体管N2被耦接在第二节点和接地电压端之间，并且被配置为通过其栅极端接收第二失能信号Q，并且把电压V2下拉到接地电压，以结束编程操作。

比较器726在其第一输入上接收电压V2，并在其第二输入中接收偏置电压，并且输出比较信号COM。偏置电压是施加到单位单元以对其进行编程的电压。在一个实施例中，比较器726包括差分放大器，以检测两个输入节点之间的电压差，并且放大该电压差。比较器726可以包括差分放大器或具有差分放大器特征的操作放大器。

偏置电压施加器728响应于来自比较器726的比较信号COM，将偏置电压供应到单位单元。在一个实施例中，偏置电压施加器728包括耦接在电流检测单元710和单位单元750之间的NMOS晶体管N3。NMOS晶体管N3的栅极端被配置为接收比较信号COM。

电流检测单元710测量在编程操作期间流过单位单元的电流量，并且根据所测量的电流量输出重置信号RST。当所测量的电流达到编程电流时，即当单位单元750被打开时，使能重置信号RST。在本实施例中，电流检测单元710包括电流供应单元712，该电流供应单元712包括PMOS晶体管P2、P3以及电阻器R1。电流供应单元的PMOS晶体管P2和P3的栅极端被共同耦接到编程电压施加器的NMOS晶体管N3的漏极端和PMOSP2的漏极端。PMOS晶体管P2和P3的源极端被耦接到供电电压。POMSP2的漏极端被耦接到NMOS晶体管N3的漏极端并且还被耦接到PMOS晶体管P2和P3的栅极端。PMOSP3的漏极端被耦接到节点ND2，用于输出重置信号RST来控制信号发生器722。电阻器R1的一个末端被耦接到PMOS晶体管P3的漏极端，即节点ND2，并且另一个末端被耦接到地。当打开电阻器R1时，电阻器R1设置有与单位单元750实质上相同的电阻，这使得节点ND2处反映流过单位单元750的电流。

图8示出根据本发明的实施例的电路702的波形图。输入电压V1被设定为上升到3V，超过编程电压的2V。

随着设定信号SET被输入到控制信号发生器722，开始编程操作。控制信号发生器输出使能信号Q_b和Q。使能信号Q_b是逻辑高并被施加到NMOS晶体管N1的栅极端以将其打开。使能信号Q是逻辑低并被施加到PMOS晶体管P1和NMOS晶体管N2的栅极端。打开PMOS晶体管P1并且关闭NMOS晶体管N2。

当编程操作开始时，将输入电压V1施加到电压传输器724并逐渐上升，例如，从0V上升到3V。使能信号Q_b和Q打开PMOS晶体管P1和NMOS晶体管N1，以对导电路径提供输入电压V1。电压传输器输出与输入电压V1对应的电压V2。由于NMOS晶体管N2被使能信号Q关闭，从而将输出电压V2施加到比较器726的一个输入节点。

输出电压V2反映输入电压V1的电压升高。电压V2的这个增大的电压增大了其与输入到比较器726的另一个节点的偏置电压V3之间的电压差。增大V2和V3之间的电压差导致比较器726输出增大电压的比较信号COM。将比较信号COM施加到NMOS晶体管N3（或编程电压施加器728）的栅极端。

打开编程电压施加器728以将偏置电压施加到单元单位（例如，所选择的阻性存储单位的顶部电极）。偏置电压随着比较信号COM的电压的增加而增加。即，偏置电压反映输入电压V1的上升。最初，单元单位保持高电阻状态并且阻止电流流过该单元单位。因此，在输出节点ND2处没有检测到电流。当偏置电压达到2V时，即达到编程电压时，单元单位转换成低电阻状态（即，转换成电阻器）并且允许电流流过该单元单位。电流尖峰或电流的大的变化（di/dt）在输出节点ND2被检测到并且被施加到控制信号发生器722作为重置信号RST。

当接收到重置信号RST时，控制信号发生器722输出逻辑低的失能控制信号Qb和逻辑高的失能控制信号Q，以关闭NMOS晶体管N1和PMOS晶体管P1。对于输入电压V1预先打开的导电路径变为关闭。虽然输入电压V1继续上升到3伏，但是由于导电路径已被关闭，从而施加到单元单位的偏置电压不受影响。

失能控制信号Q还打开NMOS晶体管N2并且电压V2被下拉到接地电压。比较器726依次地输出关闭NMOS晶体管N3的比较信号COM。因此，一旦单元单位已经被编程并且经受非常小的过驱动电压，则单元单位停止接收电流。因此避免了许多非必要的多余焦耳热。单元单位保持编程状态直到接收到擦除电压为止。擦除操作基本上以与上述的编程操作相同的方式运行。一个差别应该是施加负偏置电压以代替正偏置电压。

虽然图8示出了电压电平随时间而以上升率增加的输入电压V1和偏置电压V2，但是可以使用随时间而增加的电压脉冲或其他方法执行该编程操作。

根据本发明的实施例，由于偏置电压在达到编程电压后短暂地停止并且设备已经被打开（例如，在图6A中的点604处或靠近点604），从而设备100经受非常小的多余焦耳热并且明显地提高设备的持久性。

已经描述了大量的实施例。然而，将理解的是，在不脱离本发明的精神和范围的情况下，可以对其进行各种修改。例如，根据实施方式，可以颠倒基板上的层的顺序，其中顶部电极被设置在底部电极下方。因此，术语“顶部”和“底部”不应被用于限制在a-Si结构中提供形成细丝的离子的源电极和在其相反的一侧设置的电极的相对位置。因此，其他的实施例落在下述权利要求的范围内。

Claims (15)

1.一种用于编程阻性存储设备的方法，该方法包括：

将偏置电压施加到所述阻性存储设备的阻性存储单位的第一电极；

测量流过所述阻性存储单位的电流，其中，测量所述电流包括检测电流随时间或电压的变化率；以及

当所测量的电流等于或大于预定值时，则开始终止过程以停止施加该偏置电压。

2.根据权利要求1所述的方法，其中，所述阻性存储设备包括：

顶部电极；

切换元件；以及

底部电极。

3.根据权利要求2所述的方法，其中，所述阻性存储设备进一步包括：

金属氧化物材料，该金属氧化物材料是多晶体并且具有晶界；以及

导电细丝结构，包括在所述晶界中形成的一个或多个氧空位或金属空位。

4.根据权利要求1所述的方法，其中，在开始所述终止过程后经过了限定的时间延迟之后，完成所述终止过程。

5.一种在切换设备中形成导电细丝结构的方法，所述方法包括：

设置包括顶部电极、切换元件以及底部电极的阻性切换设备；

在预定的时间段内将预定电压施加到所述阻性切换设备；

测量在所述预定的时间段期间所述阻性切换设备中的电流随着时间的变化率；

当所述电流的所述变化率大于第一限定值时，则开始终止过程以停止施加所述预定电压，以及

当所述电流的所述变化率小于第二限定值时，则继续施加所述预定电压，

其中，当所述预定电压被施加到所述阻性切换设备时，导电细丝结构在所述切换元件中形成。

6.根据权利要求5所述的方法，在开始所述终止后经过了限定的时间延迟之后，终止所述终止过程。

7.根据权利要求5所述的方法，其中，测量所述电流的变化率包括测量所述阻性切换设备的电阻值。

8.一种在切换设备中形成导电细丝结构的方法，所述方法包括：

设置包括顶部电极、切换元件以及底部电极的阻性切换设备；

在预定的时间段内将预定电流施加到所述阻性切换设备；

测量在所述预定的时间段内跨越所述阻性切换设备的电压随时间的变化率；

当跨越所述阻性切换设备的电压的变化率大于第一限定值时，则开始终止过程以停止施加所述预定电流，以及

当跨越所述阻性切换设备的电压的变化率小于第二限定值时，则继续施加所述预定电流，

其中，当所述电流被施加到所述阻性切换设备时，导电细丝结构在所述切换元件中形成。

9.根据权利要求8所述的方法，进一步包括在开始终止过程后经过了限定的时间延迟之后，完成所述终止过程。

10.根据权利要求8所述的方法，其中，施加所述预定电流包括施加电流脉冲并且以随时间线性地增加所述预定电流。

11.根据权利要求8所述的方法，其中，测量跨越所述阻性切换设备的电压的变化率包括测量所述阻性切换设备的电阻值。

12.一种用于编程阻性存储设备的电路，该电路包括：

用于将偏置电压施加到双端阻性存储设备的阻性存储单位的第一电极的器件；

用于测量流过所述阻性存储单位的电流的器件，其中，用于测量所述电流的器件包括用于检测电流随时间或电压的变化率的器件；以及

当所测量的电流等于或大于预定值时则用于开始终止过程以停止施加所述偏置电压的器件。

13.根据权利要求12所述的电路，其中，所述双端阻性存储设备包括：

顶部电极；

切换元件；以及

底部电极。

14.根据权利要求13所述的电路，其中所述双端阻性存储设备进一步包括：

金属氧化物材料，该金属氧化物材料是多晶体并且具有晶界；以及

导电细丝结构，包括在所述晶界中形成的一个或多个氧空位或金属空位。

15.根据权利要求12所述的电路，进一步包括在开始所述终止过程后经过了限定的时间延迟之后终止所述终止过程的装置。