JP2012089567A - 不揮発性抵抗変化素子 - Google Patents

不揮発性抵抗変化素子 Download PDF

Info

Publication number
JP2012089567A
JP2012089567A JP2010232655A JP2010232655A JP2012089567A JP 2012089567 A JP2012089567 A JP 2012089567A JP 2010232655 A JP2010232655 A JP 2010232655A JP 2010232655 A JP2010232655 A JP 2010232655A JP 2012089567 A JP2012089567 A JP 2012089567A
Authority
JP
Japan
Prior art keywords
electrode
variable resistance
resistance layer
layer
nonvolatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010232655A
Other languages
English (en)
Inventor
Haruka Kusai
悠 草井
Akisuke Fujii
章輔 藤井
Yasushi Nakasaki
靖 中崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010232655A priority Critical patent/JP2012089567A/ja
Priority to US13/052,165 priority patent/US8450709B2/en
Publication of JP2012089567A publication Critical patent/JP2012089567A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】多値化時の導電性フィラメントの状態のばらつきを低減する。
【解決手段】第１可変抵抗層１２は、第１電極１１と第２電極１３との間に配置され、第２電極１３から供給される金属に基づいて第１導電性フィラメントが成長可能である。第２可変抵抗層１５は、第２電極１３と第３電極１６との間に配置され、第３電極１６から供給される金属に基づいて、第１導電性フィラメントと成長速度の異なる第２導電性フィラメントが成長可能である。
【選択図】 図１

Description

本発明の実施形態は不揮発性抵抗変化素子に関する。
ＮＡＮＤ型フラッシュメモリは、大容量データの記憶装置として広く普及している。現在、記憶素子を微細化することによってビットあたりのコスト削減や大容量化が進められており、今後も一層の微細化が進展することが要求されている。しかしながら、フラッシュメモリをさらに微細化するためには、短チャネル効果、素子間干渉、素子間ばらつきの抑制など、解決すべき多くの課題がある。そのため、従来のフローティング型フラッシュメモリに代わる新たな記憶装置の実用化が期待されている。
最近、ＲｅＲＡＭ （Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に代表される二端子の不揮発性抵抗変化素子の開発が盛んに行われている。この不揮発性抵抗変化素子は、低電圧動作、高速スイッチング、微細化可能性の観点から、従来のフローティングゲート型フラッシュメモリを置き換える次世代の大容量記憶装置として有力な候補である。なかでも、アモルファスシリコンを可変抵抗層としたメモリは、そのスイッチング確率の高さや微細化可能性から注目が集まっている。
以上のような不揮発性抵抗変化素子をさらに高機能化するためには、不揮発性抵抗変化素子の多値化が必須である。上述した二端子の不揮発性抵抗変化素子の多値化を実現する技術としては、オフ状態からオン状態へ変化させる時に、不揮発性抵抗変化素子に流入する電流量を制御する方法（電流コンプライアンス制御法）が採られている。
このような電流コンプライアンス制御法による多値化では、例えば、配線の寄生容量からの流入電流や導電性フィラメントの伸縮の程度による抵抗値のばらつきなどが不揮発性抵抗変化素子の信頼性に大きく影響し、制御性に乏しい。
特に、セット動作（オフ状態からオン状態へ遷移させる動作）の信頼性に対する配線の寄生容量の影響は大きく、電流コンプライアンス法によって信頼性の高い動作を行うためには、トランジスタを隣接させなければならないことが指摘されている。
Ｎａｎｏ Ｌｅｔｔｅｒｓ ８ （２００８） ３９２ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ９３ （２００８） ０３３５０６
本発明の一つの実施形態の目的は、多値化時の導電性フィラメントの状態のばらつきを低減することが可能な不揮発性抵抗変化素子を提供することである。
実施形態の不揮発性抵抗変化素子によれば、第１電極の表面に対して垂直な第１の方向に、第１可変抵抗層、第２電極、…第ｎ電極、第ｎ可変抵抗層、第（ｎ＋１）電極（ｎは２以上の自然数）の順に積み重ねられ、前記第２電極と前記第１電極との間に配置され、前記第２電極から供給される金属に基づいて第１導電性フィラメントが成長可能な第１可変抵抗層と、前記第ｎ電極と前記第（ｎ＋１）電極との間に配置され、前記第（ｎ＋１）電極から供給される金属に基づいて、前記第１導電性フィラメントと成長速度の異なる第ｎ導電性フィラメントが成長可能な第ｎ可変抵抗層（ｎは２以上の自然数）とを備える。前記第１電極層と前記第ｎ＋１電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有し、段階的な抵抗変化をする。
図１は、第１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図２（ａ）は、第１実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図２（ｂ）は、第１実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。 図３（ａ）〜図３（ｃ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図３（ｄ）〜図３（ｆ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。 図４（ａ）〜図４（ｃ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの消滅過程を示す断面図、図４（ｄ）〜図４（ｆ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時における電圧の印加時間を示す図である。 図５は、第２実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図６（ａ）〜図６（ｃ）は、第２実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図６（ｄ）〜図６（ｆ）は、第２実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。 図７は、第３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図８（ａ）〜図８（ｃ）は、第３実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図８（ｄ）〜図８（ｆ）は、第３実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。 図９（ａ）〜図９（ｃ）は、第３実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの消滅過程を示す断面図、図９（ｄ）〜図９（ｆ）は、第３実施形態に係る不揮発性抵抗変化素子の消去時における電流電圧特性を示す図である。 図１０（ａ）は、第４実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図１０（ｂ）は、第４実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。 図１１（ａ）は、第５実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図１１（ｂ）は、図１１（ａ）のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。 図１２は、図１１のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。 図１３は、図１１のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。 図１４は、図１１のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
以下、実施形態に係る不揮発性抵抗変化素子について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１において、第１電極１１と第２電極１３との間には第１可変抵抗層１２が配置され、第２電極１３と第３電極１６との間には第２可変抵抗層１５が配置されている。そして、第１可変抵抗層１２は、第２電極１３から供給される金属に基づいて第１導電性フィラメントが成長可能である。第２可変抵抗層１５は、第３電極１６から供給される金属に基づいて、第２導電性フィラメントが成長可能である。ここで、第１可変抵抗層１２に成長される第１導電性フィラメントの成長速度は、第２可変抵抗層１５に成長される第２導電性フィラメントの成長速度より速い。
また、第２電極１３と第２可変抵抗層１５との間には、第３電極１６から供給される金属が拡散し第２電極１３と混ざり合う、あるいは第２電極１３の金属が第２可変抵抗層１５内に拡散するのを防止する拡散防止層１４が配置されている。
なお、第１電極１１としては、例えば、Ｓｉ基板にボロンを高濃度に注入し、熱処理にて活性化させた領域を用いることができる。この領域のシート抵抗は、例えば、３×１０３Ω／□以下に設定することができる。
第２電極１３と第３電極１６は金属元素を主成分とすることができる。また、第２電極１３に含まれる金属と第３電極１６に含まれる金属は互いに異なるように選択する。また、第１可変抵抗層１２および第２可変抵抗層１５はアモルファスシリコンあるいはポリシリコンを主成分とすることができる。
ここで、第２電極１３に含まれる金属と第３電極１６に含まれる金属とは、アモルファスシリコンあるいはポリシリコンにおける拡散速度、中性原子状態とイオン化状態での拡散活性化障壁または電気比抵抗のうちの少なくともいずれか１つが互いに異なるように選択する。
例えば、第１可変抵抗層１２および第２可変抵抗層１５がＳｉを主成分とする場合、第２電極１３および第３電極１６に適用可能なＳｉ中での拡散速度の速い金属材料としてはＡｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｒ、Ｉｒ、Ａｕ、Ｐｔ、Ｃｏ、Ｉｒなどである。また、Ｓｉ中での拡散速度の遅い金属材料としてはＴｉ、Ｈｆ、Ｚｒ、Ｔａ、Ａｌ、Ｗなどである。
また、第１可変抵抗層１２および第２可変抵抗層１５の膜厚は典型的には１ｎｍ〜３００ｎｍに設定することができ、例えば、それぞれ１５０ｎｍに設定することができる。不揮発性抵抗変化素子の微細化を図るには、第１可変抵抗層１２および第２可変抵抗層１５の膜厚はより薄いほうがよいが、薄すぎると均質な膜とはならないため、２ｎｍ〜５０ｎｍがより好ましい。
また、第１可変抵抗層１２および第２可変抵抗層１５で隔てられた電極層は必ずしも３層である必要はなく、可変抵抗層で隔てられた電極層は３層以上であればよい。また、第１電極１１、第２電極１３および第３電極１６の各膜厚は、典型的には１ｎｍ〜２００ｎｍに設定することができ、例えば、それぞれ５０ｎｍに設定することができる。なお、第１電極１１、第２電極１３および第３電極１６の膜厚は互いに異なっていてもよい。
また、拡散防止層１４は、第１可変抵抗層１２および第２可変抵抗層１５として用いられるアモルファスシリコンあるいはポリシリコンと誘電率の異なる材料あるいはＴｉ、Ｚｒ、Ｔａ、ＷまたはＳｉの酸化物、窒化物、硼化物または酸窒化物のような金属の拡散速度の遅い材料から構成することができる。例えば、アモルファスシリコンあるいはポリシリコンより誘電率が高い材料として、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＺｒＡｌｘＯｙ、ＨｆＡｌｘＯｙなどを用いることができる。また、アモルファスシリコンあるいはポリシリコンより誘電率が低い材料として、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３などを用いることができる。
例えば、拡散防止層１４として第２可変抵抗層１５より誘電率の低いＳｉＯ２膜を用いることができる。また、拡散防止層１４は、その厚みが１００ｎｍ以下であることが好ましい。拡散防止層１４が第２電極１３と第２可変抵抗層１５との間に介在することによって抵抗値が増加することがあるが、拡散防止層１４を１００ｎｍ以下とすることによって不揮発性抵抗変化素子の抵抗値を抑えることが可能となる。
そして、第１可変抵抗層１２および第２可変抵抗層１５のいずれか一方に導電性フィラメントを生成させたり、第１可変抵抗層１２および第２可変抵抗層１５の双方に導電性フィラメントを生成させたり、第１可変抵抗層１２および第２可変抵抗層１５の導電性フィラメントを消滅させたりすることにより、不揮発性抵抗変化素子の多値化を図ることができる。この導電性フィラメントが形成される物理的な原理は、第１可変抵抗層１２および第２可変抵抗層１５を構成する材料によって様々である。例えば、第１可変抵抗層１２および第２可変抵抗層１５としてＮｉＯを用いた場合には、スイッチングにはジュール熱が影響していると考えられている。
また、第１可変抵抗層１２および第２可変抵抗層１５としてアモルファスシリコンを用いた場合には、導電性フィラメントは、第１可変抵抗層１２および第２可変抵抗層１５を固体電解質とした酸化還元反応により形成される。
導電性フィラメントが同一の原理で生成したり消滅したりするように、第１可変抵抗層１２および第２可変抵抗層１５はアモルファスシリコンあるいはポリシリコンを用いることが好ましい。また、第２電極１３を介して第１可変抵抗層１２に第２可変抵抗層１５を積層することにより、第１可変抵抗層１２に生成された導電性フィラメントと第２可変抵抗層１５に生成された導電性フィラメントを繋げたり離したりすることでスイッチ動作させることができ、多値化時の導電性フィラメントの状態のばらつきを低減することができる。
次に、図１の不揮発性抵抗変化素子の製造方法について説明する。
図１において、シリコン単結晶基板にＢ＋イオンを注入した後、活性化アニールを施すことにより、第１電極１１としてｐ型Ｓｉ領域を形成する。なお、このｐ型Ｓｉ領域のシート抵抗は３〜３×１０３Ω／□に設定することができる。
次に、例えば、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）にてアモルファスシリコンをｐ型Ｓｉ領域上に堆積することにより、第１電極１１上に第１可変抵抗層１２を形成する。
次に、例えば、スパッタなどの方法にてＳｉ中での拡散速度の遅いＴｉをアモルファスシリコン上に堆積することにより、第１可変抵抗層１２上に第２電極１３を形成する。
次に、例えば、スパッタなどの方法にてアモルファスシリコンより誘電率の高いＨｆＯ２をＴｉ上に堆積することにより、第２電極１３上に拡散防止層１４を形成する。
次に、例えば、化学気相成長法にてアモルファスシリコンをＨｆＯ２上に堆積することにより、拡散防止層１４上に第２可変抵抗層１５を形成する。
次に、例えば、スパッタなどの方法にてＳｉ中での拡散速度の速いＡｇをアモルファスシリコン上に堆積することにより、第２可変抵抗層１５上に第３電極１６を形成する。なお、Ｓｉ中での拡散速度の遅いＴｉは正イオン化状態よりも中性原子状態の方が拡散障壁が低い。一方、Ｓｉ中での拡散速度の速いＣｕやＡｇは正イオン化状態よりも中性原子状態の方が拡散障壁が高い。
図２（ａ）は、第１実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図２（ｂ）は、第１実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。
図２（ａ）において、不揮発性抵抗変化素子が図１の状態にあるものとすると、第１電極１１に対して正となる電圧を第３電極１６に印加することにより、第３電極１６に含まれる金属（原子あるいはイオン）が第２可変抵抗層１５に拡散し、導電性フィラメント１７が形成される。
この導電性フィラメント１７は金属からなるため導電性が高く、図１の状態よりも第２可変抵抗層１５の抵抗が低くなる。この図２（ａ）の状態から、第１電極１１に対して負となる電圧を第３電極１６に印加すると、図２（ｂ）に示すように、第２可変抵抗層１５に存在する金属（原子あるいはイオン）が印加電界により第３電極１６側に拡散し、導電性フィラメント１７が消滅する。
この結果、図２（ｂ）の状態では、図２（ａ）の状態よりも第２可変抵抗層１５の抵抗は高くなる。図２（ｂ）の状態から、第１電極１１に対して正となる電圧を第３電極１６に印加すると、図２（ａ）に示すように、導電性フィラメント１７が再度形成される。すなわち、図２（ａ）の状態と図２（ｂ）の状態とは可逆的に制御可能である。これら二つの状態をそれぞれオン状態とオフ状態に対応させることで、２値の不揮発性抵抗変化メモリが実現できる。
次に、不揮発性抵抗変化素子の多値化方法について説明する。
上述したように、第２電極１３と第３電極１６は第１可変抵抗層１２および第２可変抵抗層１５への拡散速度がそれぞれ異なる金属から構成されているため、導電性フィラメントが形成されたり消滅したりする速度は異なる。その拡散速度の違いを利用して抵抗変化素子の多値化を実現することができる。また、複数の導電フィラメントが電気的に直列に接続する構造を有することで、段階的な抵抗変化をすることを特徴とする。
図３（ａ）〜図３（ｃ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図３（ｄ）〜図３（ｆ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。
図３（ａ）において、導電性フィラメント１７、１８が第２可変抵抗層１５および第１可変抵抗層１２に形成されていない状態では、図３（ｄ）に示すように、第３電極１６に印加される電圧を上げても、第１電極１１と第３電極１６との間に流れる電流はほとんど一定である。
そして、第３電極１６に印加される電圧がＶ１に達すると、図３（ｂ）に示すように、第３電極１６から拡散防止層１４に至る導電性フィラメント１７が第２可変抵抗層１５に形成され、第１電極１１と第３電極１６との間に流れる電流がステップ状に上昇する。これは、第２可変抵抗層１５内に導電性フィラメント１７が形成されることで、第３電極１６と第２電極１３との間の電位が同じになり、不揮発性抵抗変化素子の抵抗が小さくなるためである。
ここで、第１可変抵抗層１２および第２可変抵抗層１５の膜厚および材料が同じ場合、図３（ａ）の状態から第１電極１１に対して正となる電圧を第３電極１６に印加すると、第１可変抵抗層１２および第２可変抵抗層１５にはほぼ同一の電界がかかる。このため、Ｓｉ中での拡散速度の速い金属材料にて第３電極１６を構成し、Ｓｉ中での拡散速度の遅い金属材料にて第２電極１３を構成することにより、第２可変抵抗層１５内に導電性フィラメント１７を選択的に形成することができる。
また、拡散防止層１４を設けることにより、導電性フィラメント１７に含まれる金属が第２電極１３と接触するのを防止することができ、第３電極１６に含まれる金属と第２電極１３に含まれる金属とが混じるのを防止することができる。
そして、導電性フィラメント１７が第２可変抵抗層１５に形成され、導電性フィラメント１８が第１可変抵抗層１２に形成されていない状態では、図３（ｅ）に示すように、第３電極１６に印加される電圧をＶ１からさらに上げても、第１電極１１と第３電極１６との間に流れる電流はほとんど一定になる。
そして、第３電極１６に印加される電圧がＶ２に達すると、図３（ｃ）に示すように、第２電極１３から第１電極１１に至る導電性フィラメント１８が第１可変抵抗層１２に形成され、第１電極１１と第３電極１６との間に流れる電流がステップ状に上昇する。これは、第１可変抵抗層１２内に導電性フィラメント１８が形成されることで、第２電極１３と第１電極１１の間の電位が同じになり、不揮発性抵抗変化素子の抵抗がさらに小さくなるためである。
ここで、図３（ｂ）の状態から第１電極１１に対して正となる電圧を第３電極１６に印加すると、第２可変抵抗層１５は第１可変抵抗層１２に比べて抵抗が小さくなっているため、第１可変抵抗層１２に電界がかかる。このため、Ｓｉ中での拡散速度の遅い金属材料にて第２電極１３が構成されている場合においても、第１可変抵抗層１２内に導電性フィラメント１８を形成することができる。
そして、導電性フィラメント１７、１８が第２可変抵抗層１５および第１可変抵抗層１２に形成された状態では、図３（ｆ）に示すように、第３電極１６に印加される電圧をＶ２からさらに上げても、第１電極１１と第３電極１６との間に流れる電流はほとんど一定になる。
この結果、図３（ａ）〜図３（ｃ）の状態間で第１電極１１と第３電極１６との間に流れる電流をステップ状に変化させることができ、図３（ａ）〜図３（ｃ）の状態の誤検出を抑制しつつ、不揮発性抵抗変化素子の多値化を図ることが可能となる。
以上の電圧Ｖ１、Ｖ２は、典型的には０．１Ｖ〜１５Ｖの範囲である。不揮発性抵抗変化素子の微細化を実現するには、より低電圧で駆動する方が望ましく、電圧Ｖ１、Ｖ２は、０．１Ｖ〜６Ｖである方が好ましい。本実施例の場合、Ｖ１は２．５Ｖ程度、Ｖ２は３．２Ｖ程度であり、複数の導電フィラメントが電気的に直列に接続したオン状態で１０ｎＡから１００ｎＡ程度の電流が流れる。
図４（ａ）〜図４（ｃ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの消滅過程を示す断面図、図４（ｄ）〜図４（ｆ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時における電圧の印加時間を示す図である。
図４（ａ）の状態から導電性フィラメント１７、１８を消滅させる場合、図４（ｄ）に示すように、第１電極１１に対して負となる電圧を第３電極１６に印加する。ここで、導電性フィラメント１８の消滅は２段階で起こると考えられる。まず、第１電極１１から導電性フィラメント１８への正孔の注入が起こり、導電性フィラメント１８中の金属原子がイオン化する。そして、第１電極１１から導電性フィラメント１８にかかっている電界によって、導電性フィラメント１８中の金属原子が第２電極１３側に引き戻される。
そして、第１可変抵抗層１２内で導電性フィラメント１８を形成していた金属原子が第２電極１３に戻ることで導電性フィラメント１８が収縮する。そして、図４（ｅ）に示すように、電圧印加を開始してから時間ｔ１だけ経過すると、充分なイオン化が起こり続ける条件下では、図４（ｂ）に示すように、第１可変抵抗層１２内の導電性フィラメント１８が最終的に消滅する。
第１可変抵抗層１２内の導電性フィラメント１８が消滅すると、電界は第１電極１１に接している第１可変抵抗層１２と、拡散防止層１４にかかる。さらに、図４（ｆ）に示すように、第３電極１６が負となる電圧を時間ｔ２まで印加し続けると、第２可変抵抗層１５内で導電性フィラメント１７を形成していた金属原子がイオン化し、図４（ｃ）に示すように、第３電極層１６方向に戻ることで導電性フィラメント１７が消滅する。
この時の第１電極１１、第２電極１３および第３電極１６間を電気的に接続する導電性フィラメント１７、１８が全て消滅した状態をオフ状態とする。ここで、拡散防止層１４が第２電極１３上にあるので、第２電極１３の金属イオンが第３電極１６方向に拡散するのを防ぐことができる。
第１電極１１から導電性フィラメント１８への正孔注入および第２電極１３から導電性フィラメント１７への正孔注入は、第１可変抵抗層１２および第２可変抵抗層１５の電気抵抗率を制御することで可能である。導電性フィラメント１７、１８の収縮の程度は導電性フィラメント１７、１８への正孔注入の容易さで制御できるので、第１可変抵抗層１２および第２可変抵抗層１５の電気抵抗率で制御することが可能である。さらに、イオン化した金属の第１可変抵抗層１２および第２可変抵抗層１５中での拡散速度は、第１可変抵抗層１２および第２可変抵抗層１５にドープされた不純物と金属原子との化学結合の強さに依存して変調することもできる。
なお、第３電極１６が負となる電圧の大きさは、典型的には−０．１Ｖ〜−１５Ｖの範囲である。不揮発性抵抗変化素子の微細化を実現するには、絶対値の低い電圧で駆動するほうが望ましく、−０．１Ｖ〜−６Ｖである方がより望ましい。本実施例の場合、時間ｔ１、ｔ２は１ｎｓから１０ｍｓで駆動するほうが望ましいが、１ｎｓから１μｓの短時間である方が望ましい。
ここで、図４（ｃ）（すなわち図３（ａ））の状態から第１電極１１に対して正となる電圧を第３電極１６に印加すると、図３（ｂ）および図３（ｃ）の状態に変化させることができる。このため、図４（ｃ）（すなわち図３（ａ））の状態をオフ状態、図４（ｂ）（すなわち図３（ｂ））の状態を第１のオン状態、図４（ａ）（すなわち図３（ｃ））の状態を第２のオン状態に対応させると、これらの３つの状態を可逆的に変化させることができ、３値の不揮発性抵抗変化メモリが実現できる。
第１電極の表面に対して垂直な第１の方向に、第１可変抵抗層、第２電極、…第ｎ電極、第ｎ可変抵抗層、第（ｎ＋１）電極（ｎは２以上の自然数）の順に積み重ねられ、前記第２電極と前記第１電極との間に配置され、前記第２電極から供給される金属に基づいて第１導電性フィラメントが成長可能な第１可変抵抗層と、前記第ｎ電極と前記第（ｎ＋１）電極との間に配置され、前記第（ｎ＋１）電極から供給される金属に基づいて、前記第１導電性フィラメントと成長速度の異なる第ｎ導電性フィラメントが成長可能な第ｎ可変抵抗層（ｎは２以上の自然数）とを備え、前記第１電極層と前記第ｎ＋１電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有することで、段階的な抵抗変化をすることを特徴とする４値以上の不揮発性抵抗変化素子を実現することができる。
また、上述した実施形態では、不揮発性抵抗変化メモリを多値化するために、第２電極１３および第３電極１６の金属イオンの拡散現象すなわち拡散速度および反応性の違いを利用しているため、電圧制御による多値化を図ることができ、電流コンプライアンスによる多値化方法に比べて信頼性を向上させることができる。
（第２実施形態）
図５は、第２実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図５において、この不揮発性抵抗変化素子では、第１電極２１、第１可変抵抗層２２、第２電極２３、拡散防止層２４、第２可変抵抗層２５および第３電極２６が順次積層されている。ここで、第１可変抵抗層２２と第２可変抵抗層２５とは膜厚が互いに異なっている。この点以外は、図１の構成と同様である。
図６（ａ）〜図６（ｃ）は、第２実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図６（ｄ）〜図６（ｆ）は、第２実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。
図６（ａ）において、導電性フィラメント２７、２８が形成されていない状態から、第３電極２６が第１電極２１に対して正となる電圧を印加する。この時、図６（ｄ）に示すように、第３電極２６に印加される電圧を上げても、第１電極２１と第３電極２６との間に流れる電流はほとんど一定である。
そして、図６（ｅ）に示すように、第３電極２６の電圧が電圧Ｖａに到達すると、図６（ｂ）に示すように、第３電極２６に含まれる金属イオンからなる導電性フィラメント２７が第２可変抵抗層２５に形成される。
この導電性フィラメント２７は、第３電極２６に含まれる金属（原子あるいはイオン）が拡散しやすいほど、また、第２可変抵抗層２５の膜厚が薄いほど優先的に形成される。このため、第３電極２６の金属と第２可変抵抗層２５の膜厚を変えることにより、不揮発性抵抗変化素子を多値化した時のスイッチング速度を制御することができる。
その後、第３電極２６の電圧をさらに上昇させ、図６（ｆ）に示すように、第３電極２６の電圧がＶｂに到達すると、図６（ｃ）に示すように、第２電極２３に含まれる金属（原子あるいはイオン）からなる導電性フィラメント２８が第１可変抵抗層２２に形成され、不揮発性抵抗変化素子の抵抗がさらに小さくなる。以上の電圧Ｖａ、Ｖｂは、典型的には０．１Ｖ〜１５Ｖの範囲である。不揮発性抵抗変化素子の微細化を実現するには、より低電圧で駆動する方が望ましく、電圧Ｖａ、Ｖｂは、０．１Ｖ〜６Ｖである方が好ましい。
このように、不揮発性抵抗変化素子の抵抗が印加電圧に対して段階的に変化する現象を利用することで、不揮発性抵抗変化素子の多値化を実現することができる。消去動作に関しても、導電性フィラメント２７、２８への電荷注入の方向が書込動作と逆になり、その電荷注入に対して第１可変抵抗層２２および第２可変抵抗層２５の電気抵抗率が効く点を除けば、導電性フィラメント２７、２８の形成時と同様である。
第１電極の表面に対して垂直な第１の方向に、第１可変抵抗層、第２電極、…第ｎ電極、第ｎ可変抵抗層、第（ｎ＋１）電極（ｎは２以上の自然数）の順に積み重ねられ、前記第２電極と前記第１電極との間に配置され、前記第２電極から供給される金属に基づいて第１導電性フィラメントが成長可能な第１可変抵抗層と、前記第ｎ電極と前記第（ｎ＋１）電極との間に配置され、前記第（ｎ＋１）電極から供給される金属に基づいて、前記第１導電性フィラメントと成長速度の異なる第ｎ導電性フィラメントが成長可能な第ｎ可変抵抗層（ｎは２以上の自然数）とを備え、前記第１電極層と前記第ｎ＋１電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有することで、段階的な抵抗変化をすることを特徴とする４値以上の不揮発性抵抗変化素子を実現することができる。
（第３実施形態）
図７は、第３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図７において、この不揮発性抵抗変化素子では、第１電極３１、第１可変抵抗層３２、第２電極３３、拡散防止層３４、第２可変抵抗層３５および第３電極３６が順次積層されている。ここで、第１可変抵抗層３２と第２可変抵抗層３５とは材料が互いに異なっている。この点以外は、図１の構成と同様である。
例えば、第２可変抵抗層３５はノンドープアモルファスシリコンを用いることができ、第１可変抵抗層３２は、Ｂ＋イオンが注入されたアモルファスシリコンを用いることができる。この時の第２可変抵抗層３５の比抵抗は、例えば、１０３Ω・ｃｍに設定し、第１可変抵抗層３２の比抵抗は、例えば、１０２Ω・ｃｍに設定することができる。なお、第１可変抵抗層３２と第２可変抵抗層３５とで膜厚は互いに同じであってもよいし、異なっていてもよい。また、図７の例では、第１可変抵抗層３２にイオン注入を行う方法について説明したが、第２可変抵抗層３５にイオン注入を行うようにしてもよい。
図８（ａ）〜図８（ｃ）は、第３実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図８（ｄ）〜図８（ｆ）は、第３実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。
図８（ａ）において、導電性フィラメント３７、３８が形成されていない状態から、第３電極３６が第１電極３１に対して正となる電圧を印加する。この時、図８（ｄ）に示すように、第３電極３６に印加される電圧を上げても、第１電極３１と第３電極３６との間に流れる電流はほとんど一定である。
そして、図８（ｅ）に示すように、第３電極３６の電圧が電圧Ｖｘに到達すると、図８（ｂ）に示すように、第３電極３６に含まれる金属イオンからなる導電性フィラメント３７が第２可変抵抗層３５に形成される。
この導電性フィラメント３７は、第３電極３６に含まれる金属（原子あるいはイオン）が拡散しやすいほど、また、第２可変抵抗層３５の膜厚が薄いほど優先的に形成される。そして、第２可変抵抗層３５内に導電性フィラメント３７が形成されると、不揮発性抵抗変化素子の抵抗としては第１可変抵抗層３２の比抵抗が主に寄与する。
ここで、第１可変抵抗層３２にイオン注入を行い、第１可変抵抗層３２の比抵抗を第２可変抵抗層３５の比抵抗より小さくすることにより、第３電極３６の電圧が電圧Ｖｘに到達した時の電流値を大きく変化させることができる。さらに、第１可変抵抗層３２にドープされた不純物と金属原子との化学結合の強さに依存して、第１可変抵抗層３２中での金属原子の拡散速度を変調することもできる。
その後、第３電極３６の電圧をさらに上昇させ、図８（ｆ）に示すように、第３電極３６の電圧がＶｙに到達すると、図８（ｃ）に示すように、第２電極３３に含まれる金属（原子あるいはイオン）からなる導電性フィラメント３８が第１可変抵抗層３２に形成され、不揮発性抵抗変化素子の抵抗がさらに小さくなる。以上の電圧Ｖｘ、Ｖｙは、典型的には０．１Ｖ〜１５Ｖの範囲である。不揮発性抵抗変化素子の微細化を実現するには、より低電圧で駆動する方が望ましく、電圧Ｖｘ、Ｖｙは、０．１Ｖ〜６Ｖである方が好ましい。
このように、不揮発性抵抗変化素子の抵抗が印加電圧に対して段階的に変化する現象を利用することで、不揮発性抵抗変化素子の多値化を実現することができる。消去動作に関しても、第１可変抵抗層３２にイオン注入を行うことにより、導電性フィラメント３８の収縮の速度および程度の制御を効果的に行うことができる。
図９（ａ）〜図９（ｃ）は、第３実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの消滅過程を示す断面図、図９（ｄ）〜図９（ｆ）は、第３実施形態に係る不揮発性抵抗変化素子の消去時における電流電圧特性を示す図である。
図９（ａ）の状態から導電性フィラメント３７、３８を消滅させる場合、図９（ｄ）に示すように、第１電極３１に対して負となる電圧を第３電極３６に印加する。この時、第１電極３１から導電性フィラメント３８への正孔の注入が起こり、導電性フィラメント３８中の原子がイオン化する。そして、第１電極３１から導電性フィラメント３８にかかっている電界によって、導電性フィラメント３８中の金属原子が第２電極３３側に引き戻される。
そして、第３電極３６に印加される電圧がＶｉに達すると、第１可変抵抗層３２内で導電性フィラメント３８を形成していた金属原子が第２電極３３に戻ることで導電性フィラメント３８が収縮し、充分なイオン化が起こり続ける条件下では、図９（ｂ）に示すように、第１可変抵抗層３２内の導電性フィラメント３８が最終的に消滅する。
この時、不揮発性抵抗変化素子の電流値はステップ状に低下する。これは、第１可変抵抗層３２内の導電性フィラメント３８が消滅することで、第２電極３３と第１電極層３１との間の電位差が生じ、不揮発性抵抗変化素子の抵抗としては大きくなるためである。
第１電極３１と第２電極３３との間の導電性フィラメント３８が消滅すると、電界は第１電極３１に接している第１可変抵抗層３２と、拡散防止層３４にかかる。さらに第３電極３６に負の電圧を印加し、図９（ｅ）に示すように、その電圧がＶｉｉに到達すると、図９（ｃ）に示すように、第２可変抵抗層３５内で導電性フィラメント３７を形成していた金属原子が金属イオン化し、第３電極３６方向に戻ることで導電性フィラメント３７が消滅する。ここで、拡散防止層３４を第２電極３３上に設けることにより、第２電極３３の金属イオンが第３電極３６方向に拡散するのを防ぐことができる。以上の電圧Ｖｉ、Ｖｉｉは、典型的には−０．１Ｖ〜−１５Ｖの範囲である。不揮発性抵抗変化素子の微細化を実現するには、より低電圧で駆動する方が望ましく、電圧Ｖｉ、Ｖｉｉは、−０．１Ｖ〜−６Ｖである方が好ましい。本実施例の場合、Ｖｉは−２．５Ｖ程度、Ｖｉｉは−３．２Ｖ程度である。
ここで、第１電極３１から導電性フィラメント３８への正孔注入および第２電極３３から導電性フィラメント３７への正孔注入は、第１可変抵抗層３２および第２可変抵抗層３５の電気抵抗率を制御することで可能である。導電性フィラメント３７、３８の収縮の程度は導電性フィラメント３７、３８への正孔注入の容易さで制御できるので、第１可変抵抗層３２および第１可変抵抗層３５の電気抵抗率で制御することが可能である。さらに、イオン化した金属の第１可変抵抗層３２および第２可変抵抗層３５中での拡散速度は、第１可変抵抗層３２および第２可変抵抗層３５にドープされた不純物と金属原子との化学結合の強さに依存して変調することもできる。
第１電極の表面に対して垂直な第１の方向に、第１可変抵抗層、第２電極、…第ｎ電極、第ｎ可変抵抗層、第（ｎ＋１）電極（ｎは２以上の自然数）の順に積み重ねられ、前記第２電極と前記第１電極との間に配置され、前記第２電極から供給される金属に基づいて第１導電性フィラメントが成長可能な第１可変抵抗層と、前記第ｎ電極と前記第（ｎ＋１）電極との間に配置され、前記第（ｎ＋１）電極から供給される金属に基づいて、前記第１導電性フィラメントと成長速度の異なる第ｎ導電性フィラメントが成長可能な第ｎ可変抵抗層（ｎは２以上の自然数）とを備え、前記第１電極層と前記第ｎ＋１電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有することで、段階的な抵抗変化をすることを特徴とする４値以上の不揮発性抵抗変化素子を実現することができる。
（第４実施形態）
図１０（ａ）は、第４実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図１０（ｂ）は、第４実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。
図１０（ａ）において、この不揮発性抵抗変化素子では、第１電極４１、第１可変抵抗層４２、拡散防止層４３、第２電極４４、第２可変抵抗層４５および第３電極４６が順次積層されている。ここで、第１電極４１は図１の第３電極１６の構成と同様である。第２電極４４は図１の第２電極１３の構成と同様である。第３電極４６は図１の第１電極１１の構成と同様である。第１可変抵抗層４２は図１の第２可変抵抗層１５の構成と同様である。第２可変抵抗層４５は図１の第１可変抵抗層１２の構成と同様である。拡散防止層４３は図１の拡散防止層１４の構成と同様である。
そして、第１電極４１に対して第３電極４６が負となる電圧を印加することにより、第１電極４１に含まれる金属（原子あるいはイオン）が第１可変抵抗層４２に拡散し、導電性フィラメント４７が形成される。導電性フィラメント４７は金属からなるため導電性が高く、導電性フィラメント４７が形成されていない状態よりも第１可変抵抗層４２の抵抗が低くなる。
図１０（ａ）の状態から、第１電極４１に対して第３電極４６が正となる電圧を印加すると、図１０（ｂ）に示すように、第１可変抵抗層４２に存在する金属（原子あるいはイオン）が第１電極４１側に戻り導電性フィラメント４７が消滅する。この結果、図１０（ａ）の状態よりも第１可変抵抗層４２の抵抗は高くなる。
図１０（ｂ）の状態から第１電極４１に対して第３電極４６が負となる電圧をさらに印加すると、図１０（ａ）に示すように、導電性フィラメント４７が再度形成される。すなわち、図１０（ａ）の状態と図１０（ｂ）の状態とは可逆的に制御可能である。そして、これら二つの状態をそれぞれオン状態およびオフ状態に対応させることで、２値の不揮発性抵抗変化メモリを実現することができる。
また、第１可変抵抗層４２に導電性フィラメント４７を形成した後、導電性フィラメント４７とは別個に第２可変抵抗層４５に導電性フィラメントを形成したり消滅させたりすることができる。そして、第１可変抵抗層４２および第２可変抵抗層４５に導電性フィラメントが形成されていない状態をオフ状態、第１可変抵抗層４２に導電性フィラメント４７が形成されている状態を第１のオン状態、第１可変抵抗層４２および第２可変抵抗層４５に導電性フィラメントが形成されている状態を第２のオン状態に対応させると、これらの３つの状態を可逆的に変化させることができ、３値の不揮発性抵抗変化メモリが実現できる。
次に、図１０（ａ）の不揮発性抵抗変化素子の製造方法について説明する。
第１電極４１をＳｉ中で拡散速度の速い金属、例えばＡｇから構成し、第１可変抵抗層４２としてアモルファスシリコンあるいはポリシリコンを堆積する。次に、第１可変抵抗層４２上に拡散防止層４３を積層する。
その後、第２電極４となる金属、たとえばＳｉ中での拡散速度の遅いＴｉを堆積する。その上に、第２可変抵抗層４５としてアモルファスシリコンあるいはポリシリコンを堆積する。さらに、第２可変抵抗層４５上に第３電極４６として、例えば、シート抵抗が３〜３×１０３Ω／□となるようにｐ型Ｓｉを形成する。
以上、本発明を具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。例えば、可変抵抗層であるアモルファスシリコンあるいはポリシリコンにＢ、Ｐ、Ａｓ、ＢＦ２などをイオン注入することにより、可変抵抗層の比抵抗を変化させて可変抵抗層中での電子と正孔の拡散速度を制御しても良い。
さらに、可変抵抗層にドープされた不純物と金属原子との化学結合の強さに依存して、可変抵抗層中での金属原子の拡散速度を変調することもできる。以上で述べたフィラメントの形成および消滅の物理的原理に則った動作を実現するために、各電極層の可変抵抗層内での拡散速度の異なる金属を用いるようにしてもよいし、可変抵抗層の電気抵抗率を制御するようにしてもよいし、誘電率を制御した拡散防止層を用いるようにしてもよい。
すなわち、各可変抵抗層内で拡散速度の異なる金属から形成された複数の導電性フィラメントが第１電極層と第３電極層との間を直列に接続する構造を採用することにより、各実施形態で説明した方法で多値化が実現できる。また、本発明はメモリセル単体の技術にかかわり、そのメモリセルの接続方法には依存せず、どのような回路であっても本発明は適用可能である。
（第５実施形態）
図１１（ａ）は、第５実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図１１（ｂ）は、図１１（ａ）のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。
図１１において、メモリセルアレイ５０には、下部配線５１が列方向に形成され、上部配線５４が行方向に形成されている。そして、下部配線５１と上部配線５４との間のクロスポイント部分には、整流素子５２を介してメモリセル５３が配置されている。ここで、メモリセル５３は、例えば、図１、図５または図７の不揮発性抵抗変化素子を用いることができる。また、メモリセルアレイ５０の周辺には、行選択を行う制御部５５および列選択を行う制御部５６が設けられている。
図１２は、図１１のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。
図１２において、選択セルの書き込みを行う場合、選択列の下部配線５１にセット電圧Ｖｓｅｔを印加し、非選択列の下部配線５１にセット電圧Ｖｓｅｔの１／２の電圧を印加する。また、選択行の上部配線５４に０Ｖを印加し、非選択行の上部配線５４にセット電圧Ｖｓｅｔの１／２の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはセット電圧Ｖｓｅｔが印加され、書き込みが行われる。一方、非選択列および選択行で指定される半選択セルにはセット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、選択列および非選択行で指定される半選択セルにはセット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、書き込みが禁止される。
図１３は、図１１のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。
図１３において、選択セルの読み出しを行う場合、選択列の下部配線５１にリード電圧Ｖｒｅａｄの１／２の電圧を印加し、非選択列の下部配線５１に０Ｖを印加する。また、選択行の上部配線５４にリード電圧Ｖｒｅａｄの−１／２の電圧を印加し、非選択行の上部配線５４に０Ｖを印加する。
この結果、選択列および選択行で指定される選択セルにはリード電圧Ｖｒｅａｄが印加され、読み出しが行われる。一方、非選択列および選択行で指定される半選択セルにはリード電圧Ｖｒｅａｄの−１／２の電圧が印加され、読み出しが禁止される。また、選択列および非選択行で指定される半選択セルにはリード電圧Ｖｒｅａｄの１／２の電圧が印加され、読み出しが禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、読み出しが禁止される。
図１４は、図１１のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
図１４において、選択セルの消去を行う場合、選択列の下部配線５１にリセット電圧Ｖｒｅｓｅｔを印加し、非選択列の下部配線５１にリセット電圧Ｖｒｅｓｅｔの１／２の電圧を印加する。また、選択行の上部配線５４に０Ｖを印加し、非選択行の上部配線５４にリセット電圧Ｖｒｅｓｅｔの１／２の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはリセット電圧Ｖｒｅｓｅｔが印加され、消去が行われる。一方、非選択列および選択行で指定される半選択セルにはリセット電圧Ｖｒｅｓｅｔの１／２の電圧が印加され、消去が禁止される。また、選択列および非選択行で指定される半選択セルにはリセット電圧Ｖｒｅｓｅｔの１／２の電圧が印加され、消去が禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、消去が禁止される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１、２１、３１、４１ 第１電極、１２、２２、３２、４２ 第１可変抵抗層、１３、２３、３３、４４ 第２電極、１４、２４、３４、４３ 拡散防止層、１５、２５、３５、４５ 第２可変抵抗層、１６、２６、３６、４６ 第３電極、１７、１８、２７、２８、３７、３８、４７ 導電性フィラメント、５０ メモリセルアレイ、５１ 下部配線、５２ 整流素子、５３ メモリセル、５４ 上部配線、５５、５６ 制御部

Claims (9)

  1. 第１電極の表面に対して垂直な第１の方向に、第１可変抵抗層、第２電極、…第ｎ電極、第ｎ可変抵抗層、第（ｎ＋１）電極（ｎは２以上の自然数）の順に積み重ねられ、前記第２電極と前記第１電極との間に配置され、前記第２電極から供給される金属に基づいて第１導電性フィラメントが成長可能な第１可変抵抗層と、前記第ｎ電極と前記第（ｎ＋１）電極との間に配置され、前記第（ｎ＋１）電極から供給される金属に基づいて、前記第１導電性フィラメントと成長速度の異なる第ｎ導電性フィラメントが成長可能な第ｎ可変抵抗層（ｎは２以上の自然数）とを備え、前記第１電極層と前記第ｎ＋１電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有し、段階的な抵抗変化をすることを特徴とする不揮発性抵抗変化素子。
  2. 前記第ｎ電極（ｎは２以上の自然数）と前記第ｎ可変抵抗層との間に配置され、前記第ｎ＋１電極から供給される金属が前記第ｎ電極に拡散するのを防止する拡散防止層をさらに備えることを特徴とする請求項１に記載の不揮発性抵抗変化素子。
  3. 前記拡散防止層は、前記第ｎ可変抵抗層（ｎは２以上の自然数）と誘電率が異なる材料あるいはＴｉ、Ｚｒ、Ｔａ、ＷまたはＳｉの酸化物、窒化物、硼化物または酸窒化物から構成されていることを特徴とする請求項２に記載の不揮発性抵抗変化素子。
  4. 前記第１電極は不純物ドープシリコンにて構成され、前記第２電極乃至前記第ｎ＋１電極（ｎは２以上の自然数）は金属元素を主成分とし、前記第１可変抵抗層乃至前記第ｎ可変抵抗層はアモルファスシリコンあるいはポリシリコンを主成分とすることを特徴とする請求項１から３のいずれか１項に記載の不揮発性抵抗変化素子。
  5. 前記第１電極はｐ型Ｓｉにて構成されていることを特徴とする請求項４に記載の不揮発性抵抗変化素子。
  6. 前記第２電極から供給される金属と前記第３電極から供給される金属とは、前記アモルファスシリコンあるいは前記ポリシリコンにおける拡散速度、中性原子状態とイオン化状態での拡散活性化障壁または電気比抵抗のうちの少なくともいずれか１つが互いに異なることを特徴とする請求項４または５に記載の不揮発性抵抗変化素子。
  7. 前記第ｎ電極（ｎは２以上の自然数）はＡｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｒ、Ａｕ、Ｐｔ、Ｃｏ、Ｉｒ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、ＨｆおよびＺｒのうちの少なくとも１つを含み、前記第ｎ＋１電極はＡｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｒ、Ａｕ、Ｐｔ、Ｃｏ、Ｉｒ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、ＨｆおよびＺｒのうちの前記第ｎ電極に含まれる金属よりも前記アモルファスシリコンあるいは前記ポリシリコンにおける拡散速度が異なる金属を少なくとも１つを含むことを特徴とする請求項６に記載の不揮発性抵抗変化素子。
  8. 前記第１可変抵抗層と前記第ｎ可変抵抗層（ｎは２以上の自然数）とは膜厚が互いに異なることを特徴とする請求項１から７のいずれか１項に記載の不揮発性抵抗変化素子。
  9. 前記第１可変抵抗層乃至前記第ｎ可変抵抗層（ｎは２以上の自然数）のうちの少なくともいずれか一つには不純物がドープされていることを特徴とする請求項１から８のいずれか１項に記載の不揮発性抵抗変化素子。
JP2010232655A 2010-10-15 2010-10-15 不揮発性抵抗変化素子 Pending JP2012089567A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010232655A JP2012089567A (ja) 2010-10-15 2010-10-15 不揮発性抵抗変化素子
US13/052,165 US8450709B2 (en) 2010-10-15 2011-03-21 Nonvolatile resistance change device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010232655A JP2012089567A (ja) 2010-10-15 2010-10-15 不揮発性抵抗変化素子

Publications (1)

Publication Number Publication Date
JP2012089567A true JP2012089567A (ja) 2012-05-10

Family

ID=45933353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232655A Pending JP2012089567A (ja) 2010-10-15 2010-10-15 不揮発性抵抗変化素子

Country Status (2)

Country Link
US (1) US8450709B2 (ja)
JP (1) JP2012089567A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017379A (ja) * 2012-07-09 2014-01-30 Toshiba Corp 不揮発性記憶装置
CN103682091A (zh) * 2012-09-04 2014-03-26 财团法人工业技术研究院 电阻式存储器结构、其操作方法及制作方法
JP2014075424A (ja) * 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
JP2014523637A (ja) * 2011-05-31 2014-09-11 クロスバー， インコーポレイテッド 非線形素子を有するスイッチングデバイス
KR101570742B1 (ko) 2014-04-02 2015-11-20 윈본드 일렉트로닉스 코포레이션 저항성 랜덤 액세스 메모리 및 그 제조 방법
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9590013B2 (en) 2010-08-23 2017-03-07 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9601690B1 (en) 2011-06-30 2017-03-21 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9633723B2 (en) 2011-06-23 2017-04-25 Crossbar, Inc. High operating speed resistive random access memory
US9673255B2 (en) 2012-04-05 2017-06-06 Crossbar, Inc. Resistive memory device and fabrication methods
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9735358B2 (en) 2012-08-14 2017-08-15 Crossbar, Inc. Noble metal / non-noble metal electrode for RRAM applications
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9793474B2 (en) 2012-04-20 2017-10-17 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US11328769B2 (en) 2018-08-24 2022-05-10 Fujitsu Limited Resistance change device, manufacturing method for the same, and storage apparatus

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8315079B2 (en) 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
US8971091B2 (en) * 2010-11-19 2015-03-03 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
JP5501277B2 (ja) * 2011-03-24 2014-05-21 株式会社東芝 不揮発性記憶装置
US9058865B1 (en) * 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US9792985B2 (en) * 2011-07-22 2017-10-17 Virginia Tech Intellectual Properties, Inc. Resistive volatile/non-volatile floating electrode logic/memory cell
US9105779B2 (en) * 2011-09-26 2015-08-11 International Business Machines Corporation Method of fabricating a flexible photovoltaic film cell with an iron diffusion barrier layer
US9117515B2 (en) * 2012-01-18 2015-08-25 Macronix International Co., Ltd. Programmable metallization cell with two dielectric layers
JP2013197420A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 抵抗変化メモリ素子
US9099633B2 (en) * 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9001552B1 (en) 2012-06-22 2015-04-07 Crossbar, Inc. Programming a RRAM method and apparatus
US9224945B2 (en) * 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
KR20140035558A (ko) * 2012-09-14 2014-03-24 삼성전자주식회사 가변 저항 메모리 장치 및 그 동작 방법
US9437266B2 (en) 2012-11-13 2016-09-06 Macronix International Co., Ltd. Unipolar programmable metallization cell
JP2014099557A (ja) * 2012-11-15 2014-05-29 Toshiba Corp 抵抗変化素子、記憶装置および駆動方法
KR20150087063A (ko) * 2014-01-21 2015-07-29 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 제조 방법
US9368206B1 (en) * 2014-07-07 2016-06-14 Adesto Technologies Corporation Capacitor arrangements using a resistive switching memory cell structure
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
JP6602279B2 (ja) * 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
CN109888093A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种双极型阈值选通器及其制备方法
US11462267B2 (en) 2020-12-07 2022-10-04 Rockwell Collins, Inc. System and device including memristor material
US11631808B2 (en) 2020-12-07 2023-04-18 Rockwell Collins, Inc. System and device including memristor material
US11456418B2 (en) * 2020-09-10 2022-09-27 Rockwell Collins, Inc. System and device including memristor materials in parallel
US11469373B2 (en) 2020-09-10 2022-10-11 Rockwell Collins, Inc. System and device including memristor material
CN113113537B (zh) * 2021-04-08 2023-04-18 华中科技大学 一种阈值转变器件及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147941A (en) * 1976-06-03 1977-12-08 Toshiba Corp Electric charge transfer type analog signal memory system
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
KR100642186B1 (ko) * 2002-04-04 2006-11-10 가부시끼가이샤 도시바 상-변화 메모리 디바이스
KR100675288B1 (ko) * 2005-11-04 2007-01-29 삼성전자주식회사 다중 채널 트랜지스터들을 갖는 반도체 소자의 제조방법들및 그에 의해 제조된 반도체 소자들
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US7910979B2 (en) * 2008-07-08 2011-03-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2010192800A (ja) * 2009-02-20 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置
US8274812B2 (en) * 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
US20120007035A1 (en) * 2010-07-12 2012-01-12 Crossbar, Inc. Intrinsic Programming Current Control for a RRAM
US8723154B2 (en) * 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US10224370B2 (en) 2010-08-23 2019-03-05 Crossbar, Inc. Device switching using layered device structure
US9590013B2 (en) 2010-08-23 2017-03-07 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
JP2014523637A (ja) * 2011-05-31 2014-09-11 クロスバー， インコーポレイテッド 非線形素子を有するスイッチングデバイス
US9543359B2 (en) 2011-05-31 2017-01-10 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9633723B2 (en) 2011-06-23 2017-04-25 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9570683B1 (en) 2011-06-30 2017-02-14 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9601690B1 (en) 2011-06-30 2017-03-21 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9673255B2 (en) 2012-04-05 2017-06-06 Crossbar, Inc. Resistive memory device and fabrication methods
US10910561B1 (en) 2012-04-13 2021-02-02 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9793474B2 (en) 2012-04-20 2017-10-17 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
JP2014017379A (ja) * 2012-07-09 2014-01-30 Toshiba Corp 不揮発性記憶装置
US9735358B2 (en) 2012-08-14 2017-08-15 Crossbar, Inc. Noble metal / non-noble metal electrode for RRAM applications
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
CN103682091A (zh) * 2012-09-04 2014-03-26 财团法人工业技术研究院 电阻式存储器结构、其操作方法及制作方法
JP2014075424A (ja) * 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
KR101570742B1 (ko) 2014-04-02 2015-11-20 윈본드 일렉트로닉스 코포레이션 저항성 랜덤 액세스 메모리 및 그 제조 방법
US11328769B2 (en) 2018-08-24 2022-05-10 Fujitsu Limited Resistance change device, manufacturing method for the same, and storage apparatus

Also Published As

Publication number Publication date
US20120091420A1 (en) 2012-04-19
US8450709B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
JP2012089567A (ja) 不揮発性抵抗変化素子
US9105838B2 (en) Nonvolatile variable resistive device
KR102356740B1 (ko) 스위치 소자 및 기억 장치
US9653617B2 (en) Multiple junction thin film transistor
US9230985B1 (en) Vertical TFT with tunnel barrier
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
TWI540687B (zh) 非揮發可變電阻元件
JP5547111B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
US8537594B2 (en) Resistance change element and resistance change memory
US8610101B2 (en) Nonvolatile variable resistance element having a variable resistive layer disposed between first and second electrodes
US9368721B1 (en) Diamond like carbon (DLC) as a thermal sink in a selector stack for non-volatile memory application
US8981327B1 (en) Carbon-doped silicon based selector element
US20160093802A1 (en) Self-rectifying resistive random access memory cell structure
US20160149129A1 (en) Using Metal Silicides as Electrodes for MSM Stack in Selector for Non-Volatile Memory Application
US9443906B2 (en) TiOx based selector element
US9246092B1 (en) Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application
US9012878B1 (en) MoOx based selector element
JP2013135065A (ja) 抵抗変化型メモリ素子
TWI515888B (zh) 非揮發性可變電阻元件及其製造方法
US9019744B2 (en) Barrier design for steering elements
US9337238B1 (en) Photo-induced MSM stack
US8975610B1 (en) Silicon based selector element
US9275913B2 (en) Memory arrays for both good data retention and low power operation
US20160141335A1 (en) Diamond Like Carbon (DLC) in a Semiconductor Stack as a Selector for Non-Volatile Memory Application
US20160148976A1 (en) Simultaneous Carbon and Nitrogen Doping of Si in MSM Stack as a Selector Device for Non-Volatile Memory Application