JP2012089567A - 不揮発性抵抗変化素子 - Google Patents

不揮発性抵抗変化素子 Download PDF

Info

Publication number
JP2012089567A
JP2012089567A JP2010232655A JP2010232655A JP2012089567A JP 2012089567 A JP2012089567 A JP 2012089567A JP 2010232655 A JP2010232655 A JP 2010232655A JP 2010232655 A JP2010232655 A JP 2010232655A JP 2012089567 A JP2012089567 A JP 2012089567A
Authority
JP
Japan
Prior art keywords
electrode
variable resistance
resistance layer
layer
nonvolatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010232655A
Other languages
English (en)
Inventor
Haruka Kusai
悠 草井
Akisuke Fujii
章輔 藤井
Yasushi Nakasaki
靖 中崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010232655A priority Critical patent/JP2012089567A/ja
Priority to US13/052,165 priority patent/US8450709B2/en
Publication of JP2012089567A publication Critical patent/JP2012089567A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30Resistive cell, memory material aspects
    • G11C2213/33Material including silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】多値化時の導電性フィラメントの状態のばらつきを低減する。
【解決手段】第1可変抵抗層12は、第1電極11と第2電極13との間に配置され、第2電極13から供給される金属に基づいて第1導電性フィラメントが成長可能である。第2可変抵抗層15は、第2電極13と第3電極16との間に配置され、第3電極16から供給される金属に基づいて、第1導電性フィラメントと成長速度の異なる第2導電性フィラメントが成長可能である。
【選択図】 図1

Description

本発明の実施形態は不揮発性抵抗変化素子に関する。
NAND型フラッシュメモリは、大容量データの記憶装置として広く普及している。現在、記憶素子を微細化することによってビットあたりのコスト削減や大容量化が進められており、今後も一層の微細化が進展することが要求されている。しかしながら、フラッシュメモリをさらに微細化するためには、短チャネル効果、素子間干渉、素子間ばらつきの抑制など、解決すべき多くの課題がある。そのため、従来のフローティング型フラッシュメモリに代わる新たな記憶装置の実用化が期待されている。
最近、ReRAM (Resistive Random Access Memory)に代表される二端子の不揮発性抵抗変化素子の開発が盛んに行われている。この不揮発性抵抗変化素子は、低電圧動作、高速スイッチング、微細化可能性の観点から、従来のフローティングゲート型フラッシュメモリを置き換える次世代の大容量記憶装置として有力な候補である。なかでも、アモルファスシリコンを可変抵抗層としたメモリは、そのスイッチング確率の高さや微細化可能性から注目が集まっている。
以上のような不揮発性抵抗変化素子をさらに高機能化するためには、不揮発性抵抗変化素子の多値化が必須である。上述した二端子の不揮発性抵抗変化素子の多値化を実現する技術としては、オフ状態からオン状態へ変化させる時に、不揮発性抵抗変化素子に流入する電流量を制御する方法(電流コンプライアンス制御法)が採られている。
このような電流コンプライアンス制御法による多値化では、例えば、配線の寄生容量からの流入電流や導電性フィラメントの伸縮の程度による抵抗値のばらつきなどが不揮発性抵抗変化素子の信頼性に大きく影響し、制御性に乏しい。
特に、セット動作(オフ状態からオン状態へ遷移させる動作)の信頼性に対する配線の寄生容量の影響は大きく、電流コンプライアンス法によって信頼性の高い動作を行うためには、トランジスタを隣接させなければならないことが指摘されている。
Nano Letters 8 (2008) 392 Applied Physics Letters 93 (2008) 033506
本発明の一つの実施形態の目的は、多値化時の導電性フィラメントの状態のばらつきを低減することが可能な不揮発性抵抗変化素子を提供することである。
実施形態の不揮発性抵抗変化素子によれば、第1電極の表面に対して垂直な第1の方向に、第1可変抵抗層、第2電極、…第n電極、第n可変抵抗層、第(n+1)電極(nは2以上の自然数)の順に積み重ねられ、前記第2電極と前記第1電極との間に配置され、前記第2電極から供給される金属に基づいて第1導電性フィラメントが成長可能な第1可変抵抗層と、前記第n電極と前記第(n+1)電極との間に配置され、前記第(n+1)電極から供給される金属に基づいて、前記第1導電性フィラメントと成長速度の異なる第n導電性フィラメントが成長可能な第n可変抵抗層(nは2以上の自然数)とを備える。前記第1電極層と前記第n+1電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有し、段階的な抵抗変化をする。
図1は、第1実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図2(a)は、第1実施形態に係る不揮発性抵抗変化素子の第1のオン状態を示す断面図、図2(b)は、第1実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。 図3(a)〜図3(c)は、第1実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図3(d)〜図3(f)は、第1実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。 図4(a)〜図4(c)は、第1実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの消滅過程を示す断面図、図4(d)〜図4(f)は、第1実施形態に係る不揮発性抵抗変化素子の消去時における電圧の印加時間を示す図である。 図5は、第2実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図6(a)〜図6(c)は、第2実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図6(d)〜図6(f)は、第2実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。 図7は、第3実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図8(a)〜図8(c)は、第3実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図8(d)〜図8(f)は、第3実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。 図9(a)〜図9(c)は、第3実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの消滅過程を示す断面図、図9(d)〜図9(f)は、第3実施形態に係る不揮発性抵抗変化素子の消去時における電流電圧特性を示す図である。 図10(a)は、第4実施形態に係る不揮発性抵抗変化素子の第1のオン状態を示す断面図、図10(b)は、第4実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。 図11(a)は、第5実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図11(b)は、図11(a)のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。 図12は、図11のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。 図13は、図11のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。 図14は、図11のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
以下、実施形態に係る不揮発性抵抗変化素子について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1実施形態)
図1は、第1実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図1において、第1電極11と第2電極13との間には第1可変抵抗層12が配置され、第2電極13と第3電極16との間には第2可変抵抗層15が配置されている。そして、第1可変抵抗層12は、第2電極13から供給される金属に基づいて第1導電性フィラメントが成長可能である。第2可変抵抗層15は、第3電極16から供給される金属に基づいて、第2導電性フィラメントが成長可能である。ここで、第1可変抵抗層12に成長される第1導電性フィラメントの成長速度は、第2可変抵抗層15に成長される第2導電性フィラメントの成長速度より速い。
また、第2電極13と第2可変抵抗層15との間には、第3電極16から供給される金属が拡散し第2電極13と混ざり合う、あるいは第2電極13の金属が第2可変抵抗層15内に拡散するのを防止する拡散防止層14が配置されている。
なお、第1電極11としては、例えば、Si基板にボロンを高濃度に注入し、熱処理にて活性化させた領域を用いることができる。この領域のシート抵抗は、例えば、3×10Ω/□以下に設定することができる。
第2電極13と第3電極16は金属元素を主成分とすることができる。また、第2電極13に含まれる金属と第3電極16に含まれる金属は互いに異なるように選択する。また、第1可変抵抗層12および第2可変抵抗層15はアモルファスシリコンあるいはポリシリコンを主成分とすることができる。
ここで、第2電極13に含まれる金属と第3電極16に含まれる金属とは、アモルファスシリコンあるいはポリシリコンにおける拡散速度、中性原子状態とイオン化状態での拡散活性化障壁または電気比抵抗のうちの少なくともいずれか1つが互いに異なるように選択する。
例えば、第1可変抵抗層12および第2可変抵抗層15がSiを主成分とする場合、第2電極13および第3電極16に適用可能なSi中での拡散速度の速い金属材料としてはAg、Cu、Ni、Fe、Ru、Cr、Ir、Au、Pt、Co、Irなどである。また、Si中での拡散速度の遅い金属材料としてはTi、Hf、Zr、Ta、Al、Wなどである。
また、第1可変抵抗層12および第2可変抵抗層15の膜厚は典型的には1nm〜300nmに設定することができ、例えば、それぞれ150nmに設定することができる。不揮発性抵抗変化素子の微細化を図るには、第1可変抵抗層12および第2可変抵抗層15の膜厚はより薄いほうがよいが、薄すぎると均質な膜とはならないため、2nm〜50nmがより好ましい。
また、第1可変抵抗層12および第2可変抵抗層15で隔てられた電極層は必ずしも3層である必要はなく、可変抵抗層で隔てられた電極層は3層以上であればよい。また、第1電極11、第2電極13および第3電極16の各膜厚は、典型的には1nm〜200nmに設定することができ、例えば、それぞれ50nmに設定することができる。なお、第1電極11、第2電極13および第3電極16の膜厚は互いに異なっていてもよい。
また、拡散防止層14は、第1可変抵抗層12および第2可変抵抗層15として用いられるアモルファスシリコンあるいはポリシリコンと誘電率の異なる材料あるいはTi、Zr、Ta、WまたはSiの酸化物、窒化物、硼化物または酸窒化物のような金属の拡散速度の遅い材料から構成することができる。例えば、アモルファスシリコンあるいはポリシリコンより誘電率が高い材料として、Ta、La、HfO、ZrO、ZrAl、HfAlなどを用いることができる。また、アモルファスシリコンあるいはポリシリコンより誘電率が低い材料として、SiO、Si、Alなどを用いることができる。
例えば、拡散防止層14として第2可変抵抗層15より誘電率の低いSiO膜を用いることができる。また、拡散防止層14は、その厚みが100nm以下であることが好ましい。拡散防止層14が第2電極13と第2可変抵抗層15との間に介在することによって抵抗値が増加することがあるが、拡散防止層14を100nm以下とすることによって不揮発性抵抗変化素子の抵抗値を抑えることが可能となる。
そして、第1可変抵抗層12および第2可変抵抗層15のいずれか一方に導電性フィラメントを生成させたり、第1可変抵抗層12および第2可変抵抗層15の双方に導電性フィラメントを生成させたり、第1可変抵抗層12および第2可変抵抗層15の導電性フィラメントを消滅させたりすることにより、不揮発性抵抗変化素子の多値化を図ることができる。この導電性フィラメントが形成される物理的な原理は、第1可変抵抗層12および第2可変抵抗層15を構成する材料によって様々である。例えば、第1可変抵抗層12および第2可変抵抗層15としてNiOを用いた場合には、スイッチングにはジュール熱が影響していると考えられている。
また、第1可変抵抗層12および第2可変抵抗層15としてアモルファスシリコンを用いた場合には、導電性フィラメントは、第1可変抵抗層12および第2可変抵抗層15を固体電解質とした酸化還元反応により形成される。
導電性フィラメントが同一の原理で生成したり消滅したりするように、第1可変抵抗層12および第2可変抵抗層15はアモルファスシリコンあるいはポリシリコンを用いることが好ましい。また、第2電極13を介して第1可変抵抗層12に第2可変抵抗層15を積層することにより、第1可変抵抗層12に生成された導電性フィラメントと第2可変抵抗層15に生成された導電性フィラメントを繋げたり離したりすることでスイッチ動作させることができ、多値化時の導電性フィラメントの状態のばらつきを低減することができる。
次に、図1の不揮発性抵抗変化素子の製造方法について説明する。
図1において、シリコン単結晶基板にBイオンを注入した後、活性化アニールを施すことにより、第1電極11としてp型Si領域を形成する。なお、このp型Si領域のシート抵抗は3〜3×10Ω/□に設定することができる。
次に、例えば、化学気相成長法(Chemical Vapor Deposition:CVD)にてアモルファスシリコンをp型Si領域上に堆積することにより、第1電極11上に第1可変抵抗層12を形成する。
次に、例えば、スパッタなどの方法にてSi中での拡散速度の遅いTiをアモルファスシリコン上に堆積することにより、第1可変抵抗層12上に第2電極13を形成する。
次に、例えば、スパッタなどの方法にてアモルファスシリコンより誘電率の高いHfOをTi上に堆積することにより、第2電極13上に拡散防止層14を形成する。
次に、例えば、化学気相成長法にてアモルファスシリコンをHfO上に堆積することにより、拡散防止層14上に第2可変抵抗層15を形成する。
次に、例えば、スパッタなどの方法にてSi中での拡散速度の速いAgをアモルファスシリコン上に堆積することにより、第2可変抵抗層15上に第3電極16を形成する。なお、Si中での拡散速度の遅いTiは正イオン化状態よりも中性原子状態の方が拡散障壁が低い。一方、Si中での拡散速度の速いCuやAgは正イオン化状態よりも中性原子状態の方が拡散障壁が高い。
図2(a)は、第1実施形態に係る不揮発性抵抗変化素子の第1のオン状態を示す断面図、図2(b)は、第1実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。
図2(a)において、不揮発性抵抗変化素子が図1の状態にあるものとすると、第1電極11に対して正となる電圧を第3電極16に印加することにより、第3電極16に含まれる金属(原子あるいはイオン)が第2可変抵抗層15に拡散し、導電性フィラメント17が形成される。
この導電性フィラメント17は金属からなるため導電性が高く、図1の状態よりも第2可変抵抗層15の抵抗が低くなる。この図2(a)の状態から、第1電極11に対して負となる電圧を第3電極16に印加すると、図2(b)に示すように、第2可変抵抗層15に存在する金属(原子あるいはイオン)が印加電界により第3電極16側に拡散し、導電性フィラメント17が消滅する。
この結果、図2(b)の状態では、図2(a)の状態よりも第2可変抵抗層15の抵抗は高くなる。図2(b)の状態から、第1電極11に対して正となる電圧を第3電極16に印加すると、図2(a)に示すように、導電性フィラメント17が再度形成される。すなわち、図2(a)の状態と図2(b)の状態とは可逆的に制御可能である。これら二つの状態をそれぞれオン状態とオフ状態に対応させることで、2値の不揮発性抵抗変化メモリが実現できる。
次に、不揮発性抵抗変化素子の多値化方法について説明する。
上述したように、第2電極13と第3電極16は第1可変抵抗層12および第2可変抵抗層15への拡散速度がそれぞれ異なる金属から構成されているため、導電性フィラメントが形成されたり消滅したりする速度は異なる。その拡散速度の違いを利用して抵抗変化素子の多値化を実現することができる。また、複数の導電フィラメントが電気的に直列に接続する構造を有することで、段階的な抵抗変化をすることを特徴とする。
図3(a)〜図3(c)は、第1実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図3(d)〜図3(f)は、第1実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。
図3(a)において、導電性フィラメント17、18が第2可変抵抗層15および第1可変抵抗層12に形成されていない状態では、図3(d)に示すように、第3電極16に印加される電圧を上げても、第1電極11と第3電極16との間に流れる電流はほとんど一定である。
そして、第3電極16に印加される電圧がV1に達すると、図3(b)に示すように、第3電極16から拡散防止層14に至る導電性フィラメント17が第2可変抵抗層15に形成され、第1電極11と第3電極16との間に流れる電流がステップ状に上昇する。これは、第2可変抵抗層15内に導電性フィラメント17が形成されることで、第3電極16と第2電極13との間の電位が同じになり、不揮発性抵抗変化素子の抵抗が小さくなるためである。
ここで、第1可変抵抗層12および第2可変抵抗層15の膜厚および材料が同じ場合、図3(a)の状態から第1電極11に対して正となる電圧を第3電極16に印加すると、第1可変抵抗層12および第2可変抵抗層15にはほぼ同一の電界がかかる。このため、Si中での拡散速度の速い金属材料にて第3電極16を構成し、Si中での拡散速度の遅い金属材料にて第2電極13を構成することにより、第2可変抵抗層15内に導電性フィラメント17を選択的に形成することができる。
また、拡散防止層14を設けることにより、導電性フィラメント17に含まれる金属が第2電極13と接触するのを防止することができ、第3電極16に含まれる金属と第2電極13に含まれる金属とが混じるのを防止することができる。
そして、導電性フィラメント17が第2可変抵抗層15に形成され、導電性フィラメント18が第1可変抵抗層12に形成されていない状態では、図3(e)に示すように、第3電極16に印加される電圧をV1からさらに上げても、第1電極11と第3電極16との間に流れる電流はほとんど一定になる。
そして、第3電極16に印加される電圧がV2に達すると、図3(c)に示すように、第2電極13から第1電極11に至る導電性フィラメント18が第1可変抵抗層12に形成され、第1電極11と第3電極16との間に流れる電流がステップ状に上昇する。これは、第1可変抵抗層12内に導電性フィラメント18が形成されることで、第2電極13と第1電極11の間の電位が同じになり、不揮発性抵抗変化素子の抵抗がさらに小さくなるためである。
ここで、図3(b)の状態から第1電極11に対して正となる電圧を第3電極16に印加すると、第2可変抵抗層15は第1可変抵抗層12に比べて抵抗が小さくなっているため、第1可変抵抗層12に電界がかかる。このため、Si中での拡散速度の遅い金属材料にて第2電極13が構成されている場合においても、第1可変抵抗層12内に導電性フィラメント18を形成することができる。
そして、導電性フィラメント17、18が第2可変抵抗層15および第1可変抵抗層12に形成された状態では、図3(f)に示すように、第3電極16に印加される電圧をV2からさらに上げても、第1電極11と第3電極16との間に流れる電流はほとんど一定になる。
この結果、図3(a)〜図3(c)の状態間で第1電極11と第3電極16との間に流れる電流をステップ状に変化させることができ、図3(a)〜図3(c)の状態の誤検出を抑制しつつ、不揮発性抵抗変化素子の多値化を図ることが可能となる。
以上の電圧V1、V2は、典型的には0.1V〜15Vの範囲である。不揮発性抵抗変化素子の微細化を実現するには、より低電圧で駆動する方が望ましく、電圧V1、V2は、0.1V〜6Vである方が好ましい。本実施例の場合、V1は2.5V程度、V2は3.2V程度であり、複数の導電フィラメントが電気的に直列に接続したオン状態で10nAから100nA程度の電流が流れる。
図4(a)〜図4(c)は、第1実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの消滅過程を示す断面図、図4(d)〜図4(f)は、第1実施形態に係る不揮発性抵抗変化素子の消去時における電圧の印加時間を示す図である。
図4(a)の状態から導電性フィラメント17、18を消滅させる場合、図4(d)に示すように、第1電極11に対して負となる電圧を第3電極16に印加する。ここで、導電性フィラメント18の消滅は2段階で起こると考えられる。まず、第1電極11から導電性フィラメント18への正孔の注入が起こり、導電性フィラメント18中の金属原子がイオン化する。そして、第1電極11から導電性フィラメント18にかかっている電界によって、導電性フィラメント18中の金属原子が第2電極13側に引き戻される。
そして、第1可変抵抗層12内で導電性フィラメント18を形成していた金属原子が第2電極13に戻ることで導電性フィラメント18が収縮する。そして、図4(e)に示すように、電圧印加を開始してから時間t1だけ経過すると、充分なイオン化が起こり続ける条件下では、図4(b)に示すように、第1可変抵抗層12内の導電性フィラメント18が最終的に消滅する。
第1可変抵抗層12内の導電性フィラメント18が消滅すると、電界は第1電極11に接している第1可変抵抗層12と、拡散防止層14にかかる。さらに、図4(f)に示すように、第3電極16が負となる電圧を時間t2まで印加し続けると、第2可変抵抗層15内で導電性フィラメント17を形成していた金属原子がイオン化し、図4(c)に示すように、第3電極層16方向に戻ることで導電性フィラメント17が消滅する。
この時の第1電極11、第2電極13および第3電極16間を電気的に接続する導電性フィラメント17、18が全て消滅した状態をオフ状態とする。ここで、拡散防止層14が第2電極13上にあるので、第2電極13の金属イオンが第3電極16方向に拡散するのを防ぐことができる。
第1電極11から導電性フィラメント18への正孔注入および第2電極13から導電性フィラメント17への正孔注入は、第1可変抵抗層12および第2可変抵抗層15の電気抵抗率を制御することで可能である。導電性フィラメント17、18の収縮の程度は導電性フィラメント17、18への正孔注入の容易さで制御できるので、第1可変抵抗層12および第2可変抵抗層15の電気抵抗率で制御することが可能である。さらに、イオン化した金属の第1可変抵抗層12および第2可変抵抗層15中での拡散速度は、第1可変抵抗層12および第2可変抵抗層15にドープされた不純物と金属原子との化学結合の強さに依存して変調することもできる。
なお、第3電極16が負となる電圧の大きさは、典型的には−0.1V〜−15Vの範囲である。不揮発性抵抗変化素子の微細化を実現するには、絶対値の低い電圧で駆動するほうが望ましく、−0.1V〜−6Vである方がより望ましい。本実施例の場合、時間t1、t2は1nsから10msで駆動するほうが望ましいが、1nsから1μsの短時間である方が望ましい。
ここで、図4(c)(すなわち図3(a))の状態から第1電極11に対して正となる電圧を第3電極16に印加すると、図3(b)および図3(c)の状態に変化させることができる。このため、図4(c)(すなわち図3(a))の状態をオフ状態、図4(b)(すなわち図3(b))の状態を第1のオン状態、図4(a)(すなわち図3(c))の状態を第2のオン状態に対応させると、これらの3つの状態を可逆的に変化させることができ、3値の不揮発性抵抗変化メモリが実現できる。
第1電極の表面に対して垂直な第1の方向に、第1可変抵抗層、第2電極、…第n電極、第n可変抵抗層、第(n+1)電極(nは2以上の自然数)の順に積み重ねられ、前記第2電極と前記第1電極との間に配置され、前記第2電極から供給される金属に基づいて第1導電性フィラメントが成長可能な第1可変抵抗層と、前記第n電極と前記第(n+1)電極との間に配置され、前記第(n+1)電極から供給される金属に基づいて、前記第1導電性フィラメントと成長速度の異なる第n導電性フィラメントが成長可能な第n可変抵抗層(nは2以上の自然数)とを備え、前記第1電極層と前記第n+1電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有することで、段階的な抵抗変化をすることを特徴とする4値以上の不揮発性抵抗変化素子を実現することができる。
また、上述した実施形態では、不揮発性抵抗変化メモリを多値化するために、第2電極13および第3電極16の金属イオンの拡散現象すなわち拡散速度および反応性の違いを利用しているため、電圧制御による多値化を図ることができ、電流コンプライアンスによる多値化方法に比べて信頼性を向上させることができる。
(第2実施形態)
図5は、第2実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図5において、この不揮発性抵抗変化素子では、第1電極21、第1可変抵抗層22、第2電極23、拡散防止層24、第2可変抵抗層25および第3電極26が順次積層されている。ここで、第1可変抵抗層22と第2可変抵抗層25とは膜厚が互いに異なっている。この点以外は、図1の構成と同様である。
図6(a)〜図6(c)は、第2実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図6(d)〜図6(f)は、第2実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。
図6(a)において、導電性フィラメント27、28が形成されていない状態から、第3電極26が第1電極21に対して正となる電圧を印加する。この時、図6(d)に示すように、第3電極26に印加される電圧を上げても、第1電極21と第3電極26との間に流れる電流はほとんど一定である。
そして、図6(e)に示すように、第3電極26の電圧が電圧Vaに到達すると、図6(b)に示すように、第3電極26に含まれる金属イオンからなる導電性フィラメント27が第2可変抵抗層25に形成される。
この導電性フィラメント27は、第3電極26に含まれる金属(原子あるいはイオン)が拡散しやすいほど、また、第2可変抵抗層25の膜厚が薄いほど優先的に形成される。このため、第3電極26の金属と第2可変抵抗層25の膜厚を変えることにより、不揮発性抵抗変化素子を多値化した時のスイッチング速度を制御することができる。
その後、第3電極26の電圧をさらに上昇させ、図6(f)に示すように、第3電極26の電圧がVbに到達すると、図6(c)に示すように、第2電極23に含まれる金属(原子あるいはイオン)からなる導電性フィラメント28が第1可変抵抗層22に形成され、不揮発性抵抗変化素子の抵抗がさらに小さくなる。以上の電圧Va、Vbは、典型的には0.1V〜15Vの範囲である。不揮発性抵抗変化素子の微細化を実現するには、より低電圧で駆動する方が望ましく、電圧Va、Vbは、0.1V〜6Vである方が好ましい。
このように、不揮発性抵抗変化素子の抵抗が印加電圧に対して段階的に変化する現象を利用することで、不揮発性抵抗変化素子の多値化を実現することができる。消去動作に関しても、導電性フィラメント27、28への電荷注入の方向が書込動作と逆になり、その電荷注入に対して第1可変抵抗層22および第2可変抵抗層25の電気抵抗率が効く点を除けば、導電性フィラメント27、28の形成時と同様である。
第1電極の表面に対して垂直な第1の方向に、第1可変抵抗層、第2電極、…第n電極、第n可変抵抗層、第(n+1)電極(nは2以上の自然数)の順に積み重ねられ、前記第2電極と前記第1電極との間に配置され、前記第2電極から供給される金属に基づいて第1導電性フィラメントが成長可能な第1可変抵抗層と、前記第n電極と前記第(n+1)電極との間に配置され、前記第(n+1)電極から供給される金属に基づいて、前記第1導電性フィラメントと成長速度の異なる第n導電性フィラメントが成長可能な第n可変抵抗層(nは2以上の自然数)とを備え、前記第1電極層と前記第n+1電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有することで、段階的な抵抗変化をすることを特徴とする4値以上の不揮発性抵抗変化素子を実現することができる。
(第3実施形態)
図7は、第3実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図7において、この不揮発性抵抗変化素子では、第1電極31、第1可変抵抗層32、第2電極33、拡散防止層34、第2可変抵抗層35および第3電極36が順次積層されている。ここで、第1可変抵抗層32と第2可変抵抗層35とは材料が互いに異なっている。この点以外は、図1の構成と同様である。
例えば、第2可変抵抗層35はノンドープアモルファスシリコンを用いることができ、第1可変抵抗層32は、Bイオンが注入されたアモルファスシリコンを用いることができる。この時の第2可変抵抗層35の比抵抗は、例えば、10Ω・cmに設定し、第1可変抵抗層32の比抵抗は、例えば、10Ω・cmに設定することができる。なお、第1可変抵抗層32と第2可変抵抗層35とで膜厚は互いに同じであってもよいし、異なっていてもよい。また、図7の例では、第1可変抵抗層32にイオン注入を行う方法について説明したが、第2可変抵抗層35にイオン注入を行うようにしてもよい。
図8(a)〜図8(c)は、第3実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図8(d)〜図8(f)は、第3実施形態に係る不揮発性抵抗変化素子の書き込み時における電流電圧特性を示す図である。
図8(a)において、導電性フィラメント37、38が形成されていない状態から、第3電極36が第1電極31に対して正となる電圧を印加する。この時、図8(d)に示すように、第3電極36に印加される電圧を上げても、第1電極31と第3電極36との間に流れる電流はほとんど一定である。
そして、図8(e)に示すように、第3電極36の電圧が電圧Vxに到達すると、図8(b)に示すように、第3電極36に含まれる金属イオンからなる導電性フィラメント37が第2可変抵抗層35に形成される。
この導電性フィラメント37は、第3電極36に含まれる金属(原子あるいはイオン)が拡散しやすいほど、また、第2可変抵抗層35の膜厚が薄いほど優先的に形成される。そして、第2可変抵抗層35内に導電性フィラメント37が形成されると、不揮発性抵抗変化素子の抵抗としては第1可変抵抗層32の比抵抗が主に寄与する。
ここで、第1可変抵抗層32にイオン注入を行い、第1可変抵抗層32の比抵抗を第2可変抵抗層35の比抵抗より小さくすることにより、第3電極36の電圧が電圧Vxに到達した時の電流値を大きく変化させることができる。さらに、第1可変抵抗層32にドープされた不純物と金属原子との化学結合の強さに依存して、第1可変抵抗層32中での金属原子の拡散速度を変調することもできる。
その後、第3電極36の電圧をさらに上昇させ、図8(f)に示すように、第3電極36の電圧がVyに到達すると、図8(c)に示すように、第2電極33に含まれる金属(原子あるいはイオン)からなる導電性フィラメント38が第1可変抵抗層32に形成され、不揮発性抵抗変化素子の抵抗がさらに小さくなる。以上の電圧Vx、Vyは、典型的には0.1V〜15Vの範囲である。不揮発性抵抗変化素子の微細化を実現するには、より低電圧で駆動する方が望ましく、電圧Vx、Vyは、0.1V〜6Vである方が好ましい。
このように、不揮発性抵抗変化素子の抵抗が印加電圧に対して段階的に変化する現象を利用することで、不揮発性抵抗変化素子の多値化を実現することができる。消去動作に関しても、第1可変抵抗層32にイオン注入を行うことにより、導電性フィラメント38の収縮の速度および程度の制御を効果的に行うことができる。
図9(a)〜図9(c)は、第3実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの消滅過程を示す断面図、図9(d)〜図9(f)は、第3実施形態に係る不揮発性抵抗変化素子の消去時における電流電圧特性を示す図である。
図9(a)の状態から導電性フィラメント37、38を消滅させる場合、図9(d)に示すように、第1電極31に対して負となる電圧を第3電極36に印加する。この時、第1電極31から導電性フィラメント38への正孔の注入が起こり、導電性フィラメント38中の原子がイオン化する。そして、第1電極31から導電性フィラメント38にかかっている電界によって、導電性フィラメント38中の金属原子が第2電極33側に引き戻される。
そして、第3電極36に印加される電圧がViに達すると、第1可変抵抗層32内で導電性フィラメント38を形成していた金属原子が第2電極33に戻ることで導電性フィラメント38が収縮し、充分なイオン化が起こり続ける条件下では、図9(b)に示すように、第1可変抵抗層32内の導電性フィラメント38が最終的に消滅する。
この時、不揮発性抵抗変化素子の電流値はステップ状に低下する。これは、第1可変抵抗層32内の導電性フィラメント38が消滅することで、第2電極33と第1電極層31との間の電位差が生じ、不揮発性抵抗変化素子の抵抗としては大きくなるためである。
第1電極31と第2電極33との間の導電性フィラメント38が消滅すると、電界は第1電極31に接している第1可変抵抗層32と、拡散防止層34にかかる。さらに第3電極36に負の電圧を印加し、図9(e)に示すように、その電圧がViiに到達すると、図9(c)に示すように、第2可変抵抗層35内で導電性フィラメント37を形成していた金属原子が金属イオン化し、第3電極36方向に戻ることで導電性フィラメント37が消滅する。ここで、拡散防止層34を第2電極33上に設けることにより、第2電極33の金属イオンが第3電極36方向に拡散するのを防ぐことができる。以上の電圧Vi、Viiは、典型的には−0.1V〜−15Vの範囲である。不揮発性抵抗変化素子の微細化を実現するには、より低電圧で駆動する方が望ましく、電圧Vi、Viiは、−0.1V〜−6Vである方が好ましい。本実施例の場合、Viは−2.5V程度、Viiは−3.2V程度である。
ここで、第1電極31から導電性フィラメント38への正孔注入および第2電極33から導電性フィラメント37への正孔注入は、第1可変抵抗層32および第2可変抵抗層35の電気抵抗率を制御することで可能である。導電性フィラメント37、38の収縮の程度は導電性フィラメント37、38への正孔注入の容易さで制御できるので、第1可変抵抗層32および第1可変抵抗層35の電気抵抗率で制御することが可能である。さらに、イオン化した金属の第1可変抵抗層32および第2可変抵抗層35中での拡散速度は、第1可変抵抗層32および第2可変抵抗層35にドープされた不純物と金属原子との化学結合の強さに依存して変調することもできる。
第1電極の表面に対して垂直な第1の方向に、第1可変抵抗層、第2電極、…第n電極、第n可変抵抗層、第(n+1)電極(nは2以上の自然数)の順に積み重ねられ、前記第2電極と前記第1電極との間に配置され、前記第2電極から供給される金属に基づいて第1導電性フィラメントが成長可能な第1可変抵抗層と、前記第n電極と前記第(n+1)電極との間に配置され、前記第(n+1)電極から供給される金属に基づいて、前記第1導電性フィラメントと成長速度の異なる第n導電性フィラメントが成長可能な第n可変抵抗層(nは2以上の自然数)とを備え、前記第1電極層と前記第n+1電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有することで、段階的な抵抗変化をすることを特徴とする4値以上の不揮発性抵抗変化素子を実現することができる。
(第4実施形態)
図10(a)は、第4実施形態に係る不揮発性抵抗変化素子の第1のオン状態を示す断面図、図10(b)は、第4実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。
図10(a)において、この不揮発性抵抗変化素子では、第1電極41、第1可変抵抗層42、拡散防止層43、第2電極44、第2可変抵抗層45および第3電極46が順次積層されている。ここで、第1電極41は図1の第3電極16の構成と同様である。第2電極44は図1の第2電極13の構成と同様である。第3電極46は図1の第1電極11の構成と同様である。第1可変抵抗層42は図1の第2可変抵抗層15の構成と同様である。第2可変抵抗層45は図1の第1可変抵抗層12の構成と同様である。拡散防止層43は図1の拡散防止層14の構成と同様である。
そして、第1電極41に対して第3電極46が負となる電圧を印加することにより、第1電極41に含まれる金属(原子あるいはイオン)が第1可変抵抗層42に拡散し、導電性フィラメント47が形成される。導電性フィラメント47は金属からなるため導電性が高く、導電性フィラメント47が形成されていない状態よりも第1可変抵抗層42の抵抗が低くなる。
図10(a)の状態から、第1電極41に対して第3電極46が正となる電圧を印加すると、図10(b)に示すように、第1可変抵抗層42に存在する金属(原子あるいはイオン)が第1電極41側に戻り導電性フィラメント47が消滅する。この結果、図10(a)の状態よりも第1可変抵抗層42の抵抗は高くなる。
図10(b)の状態から第1電極41に対して第3電極46が負となる電圧をさらに印加すると、図10(a)に示すように、導電性フィラメント47が再度形成される。すなわち、図10(a)の状態と図10(b)の状態とは可逆的に制御可能である。そして、これら二つの状態をそれぞれオン状態およびオフ状態に対応させることで、2値の不揮発性抵抗変化メモリを実現することができる。
また、第1可変抵抗層42に導電性フィラメント47を形成した後、導電性フィラメント47とは別個に第2可変抵抗層45に導電性フィラメントを形成したり消滅させたりすることができる。そして、第1可変抵抗層42および第2可変抵抗層45に導電性フィラメントが形成されていない状態をオフ状態、第1可変抵抗層42に導電性フィラメント47が形成されている状態を第1のオン状態、第1可変抵抗層42および第2可変抵抗層45に導電性フィラメントが形成されている状態を第2のオン状態に対応させると、これらの3つの状態を可逆的に変化させることができ、3値の不揮発性抵抗変化メモリが実現できる。
次に、図10(a)の不揮発性抵抗変化素子の製造方法について説明する。
第1電極41をSi中で拡散速度の速い金属、例えばAgから構成し、第1可変抵抗層42としてアモルファスシリコンあるいはポリシリコンを堆積する。次に、第1可変抵抗層42上に拡散防止層43を積層する。
その後、第2電極4となる金属、たとえばSi中での拡散速度の遅いTiを堆積する。その上に、第2可変抵抗層45としてアモルファスシリコンあるいはポリシリコンを堆積する。さらに、第2可変抵抗層45上に第3電極46として、例えば、シート抵抗が3〜3×10Ω/□となるようにp型Siを形成する。
以上、本発明を具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。例えば、可変抵抗層であるアモルファスシリコンあるいはポリシリコンにB、P、As、BFなどをイオン注入することにより、可変抵抗層の比抵抗を変化させて可変抵抗層中での電子と正孔の拡散速度を制御しても良い。
さらに、可変抵抗層にドープされた不純物と金属原子との化学結合の強さに依存して、可変抵抗層中での金属原子の拡散速度を変調することもできる。以上で述べたフィラメントの形成および消滅の物理的原理に則った動作を実現するために、各電極層の可変抵抗層内での拡散速度の異なる金属を用いるようにしてもよいし、可変抵抗層の電気抵抗率を制御するようにしてもよいし、誘電率を制御した拡散防止層を用いるようにしてもよい。
すなわち、各可変抵抗層内で拡散速度の異なる金属から形成された複数の導電性フィラメントが第1電極層と第3電極層との間を直列に接続する構造を採用することにより、各実施形態で説明した方法で多値化が実現できる。また、本発明はメモリセル単体の技術にかかわり、そのメモリセルの接続方法には依存せず、どのような回路であっても本発明は適用可能である。
(第5実施形態)
図11(a)は、第5実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図11(b)は、図11(a)のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。
図11において、メモリセルアレイ50には、下部配線51が列方向に形成され、上部配線54が行方向に形成されている。そして、下部配線51と上部配線54との間のクロスポイント部分には、整流素子52を介してメモリセル53が配置されている。ここで、メモリセル53は、例えば、図1、図5または図7の不揮発性抵抗変化素子を用いることができる。また、メモリセルアレイ50の周辺には、行選択を行う制御部55および列選択を行う制御部56が設けられている。
図12は、図11のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。
図12において、選択セルの書き込みを行う場合、選択列の下部配線51にセット電圧Vsetを印加し、非選択列の下部配線51にセット電圧Vsetの1/2の電圧を印加する。また、選択行の上部配線54に0Vを印加し、非選択行の上部配線54にセット電圧Vsetの1/2の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはセット電圧Vsetが印加され、書き込みが行われる。一方、非選択列および選択行で指定される半選択セルにはセット電圧Vsetの1/2の電圧が印加され、書き込みが禁止される。また、選択列および非選択行で指定される半選択セルにはセット電圧Vsetの1/2の電圧が印加され、書き込みが禁止される。また、非選択列および非選択行で指定される非選択セルには0Vが印加され、書き込みが禁止される。
図13は、図11のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。
図13において、選択セルの読み出しを行う場合、選択列の下部配線51にリード電圧Vreadの1/2の電圧を印加し、非選択列の下部配線51に0Vを印加する。また、選択行の上部配線54にリード電圧Vreadの−1/2の電圧を印加し、非選択行の上部配線54に0Vを印加する。
この結果、選択列および選択行で指定される選択セルにはリード電圧Vreadが印加され、読み出しが行われる。一方、非選択列および選択行で指定される半選択セルにはリード電圧Vreadの−1/2の電圧が印加され、読み出しが禁止される。また、選択列および非選択行で指定される半選択セルにはリード電圧Vreadの1/2の電圧が印加され、読み出しが禁止される。また、非選択列および非選択行で指定される非選択セルには0Vが印加され、読み出しが禁止される。
図14は、図11のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
図14において、選択セルの消去を行う場合、選択列の下部配線51にリセット電圧Vresetを印加し、非選択列の下部配線51にリセット電圧Vresetの1/2の電圧を印加する。また、選択行の上部配線54に0Vを印加し、非選択行の上部配線54にリセット電圧Vresetの1/2の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはリセット電圧Vresetが印加され、消去が行われる。一方、非選択列および選択行で指定される半選択セルにはリセット電圧Vresetの1/2の電圧が印加され、消去が禁止される。また、選択列および非選択行で指定される半選択セルにはリセット電圧Vresetの1/2の電圧が印加され、消去が禁止される。また、非選択列および非選択行で指定される非選択セルには0Vが印加され、消去が禁止される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11、21、31、41 第1電極、12、22、32、42 第1可変抵抗層、13、23、33、44 第2電極、14、24、34、43 拡散防止層、15、25、35、45 第2可変抵抗層、16、26、36、46 第3電極、17、18、27、28、37、38、47 導電性フィラメント、50 メモリセルアレイ、51 下部配線、52 整流素子、53 メモリセル、54 上部配線、55、56 制御部

Claims (9)

  1. 第1電極の表面に対して垂直な第1の方向に、第1可変抵抗層、第2電極、…第n電極、第n可変抵抗層、第(n+1)電極(nは2以上の自然数)の順に積み重ねられ、前記第2電極と前記第1電極との間に配置され、前記第2電極から供給される金属に基づいて第1導電性フィラメントが成長可能な第1可変抵抗層と、前記第n電極と前記第(n+1)電極との間に配置され、前記第(n+1)電極から供給される金属に基づいて、前記第1導電性フィラメントと成長速度の異なる第n導電性フィラメントが成長可能な第n可変抵抗層(nは2以上の自然数)とを備え、前記第1電極層と前記第n+1電極層との間を複数の導電性フィラメントが電気的に直列に接続する構造を有し、段階的な抵抗変化をすることを特徴とする不揮発性抵抗変化素子。
  2. 前記第n電極(nは2以上の自然数)と前記第n可変抵抗層との間に配置され、前記第n+1電極から供給される金属が前記第n電極に拡散するのを防止する拡散防止層をさらに備えることを特徴とする請求項1に記載の不揮発性抵抗変化素子。
  3. 前記拡散防止層は、前記第n可変抵抗層(nは2以上の自然数)と誘電率が異なる材料あるいはTi、Zr、Ta、WまたはSiの酸化物、窒化物、硼化物または酸窒化物から構成されていることを特徴とする請求項2に記載の不揮発性抵抗変化素子。
  4. 前記第1電極は不純物ドープシリコンにて構成され、前記第2電極乃至前記第n+1電極(nは2以上の自然数)は金属元素を主成分とし、前記第1可変抵抗層乃至前記第n可変抵抗層はアモルファスシリコンあるいはポリシリコンを主成分とすることを特徴とする請求項1から3のいずれか1項に記載の不揮発性抵抗変化素子。
  5. 前記第1電極はp型Siにて構成されていることを特徴とする請求項4に記載の不揮発性抵抗変化素子。
  6. 前記第2電極から供給される金属と前記第3電極から供給される金属とは、前記アモルファスシリコンあるいは前記ポリシリコンにおける拡散速度、中性原子状態とイオン化状態での拡散活性化障壁または電気比抵抗のうちの少なくともいずれか1つが互いに異なることを特徴とする請求項4または5に記載の不揮発性抵抗変化素子。
  7. 前記第n電極(nは2以上の自然数)はAg、Cu、Ni、Fe、Ru、Cr、Au、Pt、Co、Ir、Ti、Ta、W、Al、HfおよびZrのうちの少なくとも1つを含み、前記第n+1電極はAg、Cu、Ni、Fe、Ru、Cr、Au、Pt、Co、Ir、Ti、Ta、W、Al、HfおよびZrのうちの前記第n電極に含まれる金属よりも前記アモルファスシリコンあるいは前記ポリシリコンにおける拡散速度が異なる金属を少なくとも1つを含むことを特徴とする請求項6に記載の不揮発性抵抗変化素子。
  8. 前記第1可変抵抗層と前記第n可変抵抗層(nは2以上の自然数)とは膜厚が互いに異なることを特徴とする請求項1から7のいずれか1項に記載の不揮発性抵抗変化素子。
  9. 前記第1可変抵抗層乃至前記第n可変抵抗層(nは2以上の自然数)のうちの少なくともいずれか一つには不純物がドープされていることを特徴とする請求項1から8のいずれか1項に記載の不揮発性抵抗変化素子。
JP2010232655A 2010-10-15 2010-10-15 不揮発性抵抗変化素子 Pending JP2012089567A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010232655A JP2012089567A (ja) 2010-10-15 2010-10-15 不揮発性抵抗変化素子
US13/052,165 US8450709B2 (en) 2010-10-15 2011-03-21 Nonvolatile resistance change device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010232655A JP2012089567A (ja) 2010-10-15 2010-10-15 不揮発性抵抗変化素子

Publications (1)

Publication Number Publication Date
JP2012089567A true JP2012089567A (ja) 2012-05-10

Family

ID=45933353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232655A Pending JP2012089567A (ja) 2010-10-15 2010-10-15 不揮発性抵抗変化素子

Country Status (2)

Country Link
US (1) US8450709B2 (ja)
JP (1) JP2012089567A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017379A (ja) * 2012-07-09 2014-01-30 Toshiba Corp 不揮発性記憶装置
CN103682091A (zh) * 2012-09-04 2014-03-26 财团法人工业技术研究院 电阻式存储器结构、其操作方法及制作方法
JP2014075424A (ja) * 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
JP2014523637A (ja) * 2011-05-31 2014-09-11 クロスバー, インコーポレイテッド 非線形素子を有するスイッチングデバイス
KR101570742B1 (ko) 2014-04-02 2015-11-20 윈본드 일렉트로닉스 코포레이션 저항성 랜덤 액세스 메모리 및 그 제조 방법
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9590013B2 (en) 2010-08-23 2017-03-07 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9601690B1 (en) 2011-06-30 2017-03-21 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9633723B2 (en) 2011-06-23 2017-04-25 Crossbar, Inc. High operating speed resistive random access memory
US9673255B2 (en) 2012-04-05 2017-06-06 Crossbar, Inc. Resistive memory device and fabrication methods
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9735358B2 (en) 2012-08-14 2017-08-15 Crossbar, Inc. Noble metal / non-noble metal electrode for RRAM applications
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9793474B2 (en) 2012-04-20 2017-10-17 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US11328769B2 (en) 2018-08-24 2022-05-10 Fujitsu Limited Resistance change device, manufacturing method for the same, and storage apparatus

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8315079B2 (en) 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
US8971091B2 (en) * 2010-11-19 2015-03-03 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
JP5501277B2 (ja) * 2011-03-24 2014-05-21 株式会社東芝 不揮発性記憶装置
US9058865B1 (en) * 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US9792985B2 (en) * 2011-07-22 2017-10-17 Virginia Tech Intellectual Properties, Inc. Resistive volatile/non-volatile floating electrode logic/memory cell
US9105779B2 (en) * 2011-09-26 2015-08-11 International Business Machines Corporation Method of fabricating a flexible photovoltaic film cell with an iron diffusion barrier layer
US9117515B2 (en) * 2012-01-18 2015-08-25 Macronix International Co., Ltd. Programmable metallization cell with two dielectric layers
JP2013197420A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 抵抗変化メモリ素子
US9099633B2 (en) * 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9001552B1 (en) 2012-06-22 2015-04-07 Crossbar, Inc. Programming a RRAM method and apparatus
US9224945B2 (en) * 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
KR20140035558A (ko) * 2012-09-14 2014-03-24 삼성전자주식회사 가변 저항 메모리 장치 및 그 동작 방법
US9437266B2 (en) 2012-11-13 2016-09-06 Macronix International Co., Ltd. Unipolar programmable metallization cell
JP2014099557A (ja) * 2012-11-15 2014-05-29 Toshiba Corp 抵抗変化素子、記憶装置および駆動方法
KR20150087063A (ko) * 2014-01-21 2015-07-29 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 제조 방법
US9368206B1 (en) * 2014-07-07 2016-06-14 Adesto Technologies Corporation Capacitor arrangements using a resistive switching memory cell structure
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
JP6602279B2 (ja) * 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
CN109888093A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种双极型阈值选通器及其制备方法
US11462267B2 (en) 2020-12-07 2022-10-04 Rockwell Collins, Inc. System and device including memristor material
US11631808B2 (en) 2020-12-07 2023-04-18 Rockwell Collins, Inc. System and device including memristor material
US11456418B2 (en) * 2020-09-10 2022-09-27 Rockwell Collins, Inc. System and device including memristor materials in parallel
US11469373B2 (en) 2020-09-10 2022-10-11 Rockwell Collins, Inc. System and device including memristor material
CN113113537B (zh) * 2021-04-08 2023-04-18 华中科技大学 一种阈值转变器件及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147941A (en) * 1976-06-03 1977-12-08 Toshiba Corp Electric charge transfer type analog signal memory system
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
KR100642186B1 (ko) * 2002-04-04 2006-11-10 가부시끼가이샤 도시바 상-변화 메모리 디바이스
KR100675288B1 (ko) * 2005-11-04 2007-01-29 삼성전자주식회사 다중 채널 트랜지스터들을 갖는 반도체 소자의 제조방법들및 그에 의해 제조된 반도체 소자들
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US7910979B2 (en) * 2008-07-08 2011-03-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2010192800A (ja) * 2009-02-20 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置
US8274812B2 (en) * 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
US20120007035A1 (en) * 2010-07-12 2012-01-12 Crossbar, Inc. Intrinsic Programming Current Control for a RRAM
US8723154B2 (en) * 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US10224370B2 (en) 2010-08-23 2019-03-05 Crossbar, Inc. Device switching using layered device structure
US9590013B2 (en) 2010-08-23 2017-03-07 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
JP2014523637A (ja) * 2011-05-31 2014-09-11 クロスバー, インコーポレイテッド 非線形素子を有するスイッチングデバイス
US9543359B2 (en) 2011-05-31 2017-01-10 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9633723B2 (en) 2011-06-23 2017-04-25 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9570683B1 (en) 2011-06-30 2017-02-14 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9601690B1 (en) 2011-06-30 2017-03-21 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9673255B2 (en) 2012-04-05 2017-06-06 Crossbar, Inc. Resistive memory device and fabrication methods
US10910561B1 (en) 2012-04-13 2021-02-02 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9793474B2 (en) 2012-04-20 2017-10-17 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
JP2014017379A (ja) * 2012-07-09 2014-01-30 Toshiba Corp 不揮発性記憶装置
US9735358B2 (en) 2012-08-14 2017-08-15 Crossbar, Inc. Noble metal / non-noble metal electrode for RRAM applications
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
CN103682091A (zh) * 2012-09-04 2014-03-26 财团法人工业技术研究院 电阻式存储器结构、其操作方法及制作方法
JP2014075424A (ja) * 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
KR101570742B1 (ko) 2014-04-02 2015-11-20 윈본드 일렉트로닉스 코포레이션 저항성 랜덤 액세스 메모리 및 그 제조 방법
US11328769B2 (en) 2018-08-24 2022-05-10 Fujitsu Limited Resistance change device, manufacturing method for the same, and storage apparatus

Also Published As

Publication number Publication date
US20120091420A1 (en) 2012-04-19
US8450709B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
JP2012089567A (ja) 不揮発性抵抗変化素子
US9105838B2 (en) Nonvolatile variable resistive device
KR102356740B1 (ko) 스위치 소자 및 기억 장치
US9653617B2 (en) Multiple junction thin film transistor
US9230985B1 (en) Vertical TFT with tunnel barrier
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
TWI540687B (zh) 非揮發可變電阻元件
JP5547111B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
US8537594B2 (en) Resistance change element and resistance change memory
US8610101B2 (en) Nonvolatile variable resistance element having a variable resistive layer disposed between first and second electrodes
US9368721B1 (en) Diamond like carbon (DLC) as a thermal sink in a selector stack for non-volatile memory application
US8981327B1 (en) Carbon-doped silicon based selector element
US20160093802A1 (en) Self-rectifying resistive random access memory cell structure
US20160149129A1 (en) Using Metal Silicides as Electrodes for MSM Stack in Selector for Non-Volatile Memory Application
US9443906B2 (en) TiOx based selector element
US9246092B1 (en) Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application
US9012878B1 (en) MoOx based selector element
JP2013135065A (ja) 抵抗変化型メモリ素子
TWI515888B (zh) 非揮發性可變電阻元件及其製造方法
US9019744B2 (en) Barrier design for steering elements
US9337238B1 (en) Photo-induced MSM stack
US8975610B1 (en) Silicon based selector element
US9275913B2 (en) Memory arrays for both good data retention and low power operation
US20160141335A1 (en) Diamond Like Carbon (DLC) in a Semiconductor Stack as a Selector for Non-Volatile Memory Application
US20160148976A1 (en) Simultaneous Carbon and Nitrogen Doping of Si in MSM Stack as a Selector Device for Non-Volatile Memory Application