TWI515888B

TWI515888B - 非揮發性可變電阻元件及其製造方法

Info

Publication number: TWI515888B
Application number: TW100115240A
Authority: TW
Inventors: 藤井章輔; 松下大介; 河井友也
Original assignee: 東芝股份有限公司
Priority date: 2010-10-14
Filing date: 2011-04-29
Publication date: 2016-01-01
Also published as: JP5422534B2; US20130240825A1; JP2012084774A; WO2012049865A1; TW201216455A

Description

非揮發性可變電阻元件及其製造方法

本文中揭示的實施例大體上係關於一種非揮發性可變電阻元件及一種製造該非揮發性可變電阻元件之方法。

本申請案係基於且主張於2010年10月14日申請之先前日本專利申請案第2010-231293號之優先權利；該案之全文以引用的方式併入本文中。

一非及(NAND)快閃記憶體係廣泛傳播為用於大容量資料之一儲存裝置。當前，成本之降低及每位元容量之增加係藉由使一儲存元件超小型化而進行。今後，要求推進進一步小型化。然而，為使一快閃記憶體進一步小型化，存在應解決之大量問題，諸如短通道效應及單元對單元干擾以及效能波動之抑制。因此，期待代替一浮動閘極類型的快閃記憶體之一新穎儲存裝置投入實際使用。

最近，積極開發藉由ReRAM(電阻隨機存取記憶體)表示之兩端非揮發性可變電阻元件。鑒於低壓操作、高速切換及超小型化係可行之事實，此元件係作為代替浮動閘極快閃記憶體之下一代大容量儲存裝置之一預期候選者。尤其是，包含作為一可變電阻層之非晶矽之一記憶體因高切換良率及超小型化之可能性而引起關注。

為了使用此類兩端非揮發性可變電阻元件實現一大容量儲存裝置，在一些情況下，採用所謂之堆疊交叉點結構。在此情況下，在儲存裝置之製程期間施加至可變電阻元件之各者之熱歷程取決於哪層中存在該可變電阻元件。因此，當該可變電阻元件具有相對弱的熱阻時，該元件之一特性可能根據該熱歷程而改變。此在該元件中引起特性波動。

特定言之，當將非晶矽用作為一可變電阻膜時，所擔心地係，取決於熱歷程而引起自非晶結構至多晶結構之一相變化。一元件特性因相變化中所涉及的容量變化及導電性變化而大體上改變。

一般言之，根據一實施例，提供一種第一電極、一種第二電極及一種可變電阻層。該可變電阻層係配置於該第一電極與該第二電極之間且含有作為一主要組分之一多晶半導體。

下文將參考隨附圖式詳細解釋非揮發性可變電阻元件及製造該等非揮發性可變電阻元件之方法之例示性實施例。本發明不限於以下實施例。

(第一實施例)

圖1係根據一第一實施例之一非揮發性可變電阻元件之一示意性組態之一截面視圖。

在圖1中，在此非揮發性可變電阻元件中，一可變電阻層3係堆疊於一第一電極1上且一第二電極2係堆疊於該可變電阻層3上。該可變電阻層3之一主要組分係一多晶半導體。晶界4係形成於該可變電阻層3中。例如，可使用Si、Ge、SiGe、GaAs、InP、GaP、GaInAsP、GaN或SiC作為此半導體之一材料。在該可變電阻層3中添加氫5。該多晶半導體中所含有的氫濃度係等於或高於10¹⁹ cm^-3。

當該可變電阻層3之多晶半導體係多晶矽時，可將摻雜雜質之矽用作為第一電極1。例如，可在矽中植入高濃度B離子使得第一電極1之電阻率等於或低於0.005 Ωcm。第二電極2係含金屬之一電極。例如，可將Ag用作為第二電極。可將其他導電材料用作為第一電極1及第二電極2。例如，可將Ag、Au、Ti、Ni、Co、Al、Fe、Cr、Cu、W、Hf、Ta、Pt、Ru、Zr或Ir或該金屬之氮化物或碳化物或類似物用作為第一電極1及第二電極2。亦可將含有此等金屬中之複數種金屬之一合金材料及半導體元件用作為第一電極1及第二電極2。該第一電極1及該第二電極2可含有相同金屬。

圖2係在將多晶矽用作為圖1中展示之該可變電阻層3時獲得之一透射電子顯微鏡影像圖。

在圖2中，在此可變電阻層3中可看見具有大約10奈米之一直徑之晶粒。此多晶矽之一粒徑無需始終為10奈米。為了實現一大容量儲存裝置，使一非揮發性可變電阻元件超小型化係必需的。因此，更期望多晶矽之粒徑亦為更小。典型地，該多晶矽之粒徑係2奈米至10奈米。從抑制超小型化中所涉及的非揮發性可變電阻元件之效能可變性之觀點出發，更期望該多晶矽之粒徑係2奈米至5奈米。可根據膜形成期間之溫度及一材料氣體之流速控制該多晶矽之粒徑。

圖3A係圖1中展示之非揮發性可變電阻元件之一低電阻狀態之一截面視圖。圖3B係圖1中展示之非揮發性可變電阻元件之一高電阻狀態之一截面視圖。

在圖3A及圖3B中，當金屬細絲11沿著多晶半導體之晶界變大時，該可變電阻層3自一高電阻狀態改變成一低電阻狀態，且當沿著該多晶半導體之晶界形成之該等金屬細絲11變小時，該可變電阻層3自該低電阻狀態改變成該高電阻狀態。

例如，在低電阻狀態中，第二電極2之金屬侵入可變電阻層3中並且形成金屬細絲11。另一方面，在高電阻狀態中，藉由該第二電極2收集侵入至該可變電阻層3中之金屬細絲11。消除形成於該可變電阻層3中之該等金屬細絲11。非揮發性可變電阻元件可藉由根據電壓施加而在此兩種狀態之間可逆地轉變而儲存一位元之資料。

圖4係圖1中展示之非揮發性可變電阻元件之一切換特性之一圖表。

在圖4中，當在一正方向(P1)上增加施加至非揮發性可變電阻元件之第二電極2之電壓Vtop時，電流Itop在設定電壓Vset(接近4伏特)處突然增加且該非揮發性可變電阻元件自高電阻狀態轉變成低電阻狀態。

在低電阻狀態中，在電壓Vtop小於設定電壓Vset達某一程度之一範圍內，電流Itop通常與電壓Vtop(P2)成比例地流動。

另一方面，當相對於低電阻狀態中之非揮發性可變電阻元件而在一負方向上掃描電壓Vtop時，電流Itop在重設電壓Vreset(接近-2.5伏特)處突然減小且該非揮發性可變電阻元件自低電阻狀態轉變成高電阻狀態(P3)。

在高電阻狀態中，在電壓Vtop大於重設電壓Vreset達某一程度之一範圍內，相對於電壓Vtop(P4)，電流Itop幾乎不流動。

當自此狀態(P1)在正方向上進一步掃描電壓Vtop時，電流Itop在設定電壓Vset處突然增加且該非揮發性可變電阻元件自高電阻狀態轉變成低電阻狀態。換言之，此非揮發性可變電阻元件可藉由在高電阻狀態與低電阻狀態之間可逆地轉變而儲存一位元之資料。

(第二實施例)

解釋一種製造圖1中展示之非揮發性可變電阻元件之方法。

在圖1中，例如，以30 keV之一加速電壓及2×10¹⁵ cm^-2之劑量將B離子植入一矽單晶基板中。此後，將活化退火應用於該矽單晶基板，藉此形成第一電極1。

隨後，藉由(例如)化學氣相沈積(CVD)方法將多晶矽沈積於該第一電極1上，藉此將可變電阻膜3形成於該第一電極1上。多晶矽之膜形成條件經設定使得多晶矽中所含有的氫濃度係等於或高於10¹⁹ cm^-3。

例如，作為藉由LP-CVD(低壓化學氣相沈積)方法之膜形成條件，一材料氣體係SiH₄且可將流速及壓力分別設定為100 sccm及0.1 Torr。可將膜形成溫度設定為620℃。在此等膜形成條件之情況下，多晶矽之沈積速度係9 nm/min。

當在膜形成期間將矽烷氣體SiH₄或二矽烷氣體Si₂H₆單獨用作為該材料氣體時，為了使多晶矽層中所含有的氫之濃度保持於等於或高於10¹⁹ cm^-3之濃度，期望在膜形成期間不移除該材料氣體中存在之氫。因此，必需將沈積速度設定成儘可能高。例如，當膜形成期間之溫度係620℃且膜形成係以等於或高於9 nm/min之沈積速度加以執行時，可使該氫濃度保持於等於或高於10¹⁹ cm^-3之濃度。在此實施例之情況下，可變電阻層之膜厚度係150奈米。該可變電阻層之膜厚度無需為150奈米。典型地，該可變電阻層之膜厚度係1奈米至300奈米。若將一元件之超小型化納入考量，則該膜厚度期望更小。然而，若該膜厚度太小，則未獲得一均勻膜。因此，該膜厚度更期望係2奈米至50奈米。

膜形成期間之溫度無需始終為620℃。為了沈積含有等於或高於10¹⁹ cm^-3之濃度之氫之多晶矽，通常期望將膜形成溫度設定為600℃至700℃且將沈積速度設定為等於或高於9 nm/min之速度。

不必將矽烷或二矽烷單獨用作為材料氣體。可將矽烷或二矽烷與氫之混合氣體用作為材料。在此情況下(如在以上情況下)，可使多晶矽中含有的氫之濃度保持於等於或高於10¹⁹ cm^-3之濃度。

藉由諸如濺鍍或氣相沈積之一方法將一金屬膜形成於多晶矽膜上，藉此將第二電極2形成於該可變電阻層3上。

在上文解釋之實施例中，解釋一種在等於或高於600℃之膜形成溫度下將多晶矽層沈積於該第一電極1上之方法。然而，在低於600℃之膜形成溫度下將一非晶矽層形成於該第一電極1上之後，可藉由使該非晶矽層在等於或高於600℃之溫度下經受熱處理而使該非晶矽層改變成一多晶半導體層。

圖5係在圖1中展示之可變電阻層3之氫含量為小時及在該氫含量為大時獲得之次級離子質譜分析結果之一圖表。在該圖式中，橫座標上之「深度」係自與第二電極2接觸之每一樣本之一表面之深度。

在圖5中，在其中多晶矽中含有的氫之濃度係低於10¹⁹ cm^-3之一樣本S1中，未獲得圖4中展示的切換特性。在其中多晶矽中含有的氫之濃度係等於或高於10¹⁹ cm^-3之一樣本S2中，獲得圖4中展示的切換特性。可使用該可變電阻層3之深度方向上之一中值或一模式作為多晶矽中所含有的氫含量。

(第三實施例)

圖6係根據一第三實施例之一非揮發性可變電阻元件之一示意性組態之一截面視圖。

在圖6中，在此非揮發性可變電阻元件中，提供一可變電阻層3'代替圖1中展示之可變電阻層3。在此可變電阻層3'中，將氧6添加於一多晶半導體中。

藉由在多晶半導體中添加極少量之氧可能進一步改良非揮發性可變電阻元件之熱阻。特定言之，當將摻雜雜質之矽用作為第一電極1時，可能抑制雜質在該可變電阻層3'中擴散並進一步改良一大容量儲存裝置之可靠性。根據本發明者之審查，已知一熱阻改良效應係藉由添加等於或大於10²¹個原子/cm³之量之氧而獲得。

(第四實施例)

解釋一種製造圖6中展示之非揮發性可變電阻元件之方法。

在圖6中，藉由(例如)LP-CVD(低壓化學氣相沈積)方法形成多晶矽層而在第一電極1上形成可變電阻層3'。當形成該可變電阻層3'時可將SiH4與氧之混合氣體用作為一材料氣體。可藉由改變矽烷氣體與氧之流速之一比率來控制多晶矽中含有的氧之濃度。

在此實例中，氧係用於材料氣體。然而，無需始終將氧用於材料氣體。可將NO氣體或N₂O氣體與矽烷氣體混合。因為該可變電阻層3'係以9 nm/min之沈積速度沈積，所以氫含量係等於或大於10¹⁹ cm^-3。

藉由在膜形成期間控制矽烷氣體與氧之流速之比率可能抑制多晶矽之粒徑。為了實現一大容量儲存裝置，因為非揮發性可變電阻元件之超小型化係必需的，所以期望多晶矽之粒徑亦為更小。典型地，多晶矽之粒徑係2奈米至10奈米。從抑制超小型化中涉及的非揮發性可變電阻元件之特性波動的觀點出發，更期望多晶矽之粒徑係2奈米至5奈米。多晶矽之粒徑指示由原子探針量測之晶粒之一最大值。

圖7係在圖1或圖6中展示之可變電阻層3或3'之氫含量為小時之金屬形成細絲之一路徑之一示意圖。以下解釋之實例中，該第一電極1係由Ag形成。

在圖7中，因為一晶相內部之矽原子經緻密鍵結，所以自第一電極供應之金屬Ag所侵入之間隙係極小。金屬Ag之移動所需的活化能為高。因此，金屬細絲11主要係沿著晶界4形成。

當多晶矽之氫含量為小時，該等間隙為小(即使在晶界4中)且金屬Ag之移動所需的活化能為大。因此，在可變電阻層3或3'中較不容易形成金屬細絲11。

圖8係在圖1或圖6中展示之可變電阻層3或3'之氫含量為大時之金屬形成細絲之一路徑之一示意圖。

在圖8中，當多晶矽之氫含量為大時，因為矽原子係鍵結於一晶相中，所以氫係藉由形成Si-H鍵或Si-OH鍵而存在於晶界4中。因此，晶界中之Si原子間的距離在結構上被擴大且自第一電極1供應之金屬Ag容易地侵入間隙中。因此，在可變電阻層3及3'中容易地形成金屬細絲11。

圖9A係在圖1中展示之可變電阻層3之氫含量為小時及在該氫含量為大時獲得之電壓電流特性之一比較圖表。圖9B係用於解釋量測電壓電流特性之一方法之圖。

在圖9B中，該可變電阻層3之電壓電流特性係藉由經由一電流計12連接第一電極1及第二電極2加以量測。

因此，如圖9A中所示，相較於多晶矽中含有的氫之濃度等於或高於10¹⁹ cm^-3之樣本S2，多晶矽中含有的氫之濃度低於10¹⁹ cm^-3之樣本S1中之電流量較大。

在多晶矽之情況下，電子藉由在晶界4中跳躍而移動。因此，當一電流為大時，此指示電子容易在晶界4中跳躍且存在於該等晶界4中之間隙為小。可見，當多晶矽中之氫增加時，流動通過該多晶矽之電流減小且電子較不容易在該等晶界4中跳躍。

此外，當一金屬元素所侵入之晶界中存在OH基團時，藉由下文描述之一反應容易地形成金屬離子。

Ag+OH→Ag(OH)→Ag⁺+OH^-

當透過上述反應容易地離子化形成金屬細絲11之金屬時，此大體上促成切換特性之改良。因為由金屬元素構成之金屬細絲之消除及產生係藉由施加電壓加以控制，所以期望離子化金屬元素。當金屬元素之一移動路徑中存在大量OH基團時，可容易地離子化該金屬元素。

圖10係在圖1或圖6中展示之可變電阻層3或3'自一高電阻狀態轉變成一低電阻狀態時流動之一金屬離子流之一示意圖。

在圖10中，將用於設定操作ES之一電場施加至可變電阻層3或3'，藉此使金屬元素移動以形成金屬細絲11。

圖11係在圖1或圖6中展示之可變電阻層3或3'自該低電阻狀態轉變成該高電阻狀態時流動之一金屬離子流之一示意圖。

在圖11中，將用於重設操作ER之一電場施加至可變電阻層3或3'，藉此使金屬元素移動以消除該等金屬細絲11。使用此機制，可能實現其中可變電阻層3或3'係由多晶矽構成之一非揮發性儲存元件。

(第五實施例)

圖12A係應用根據一第五實施例之一非揮發性可變電阻元件之一記憶體單元陣列之一示意性組態之一平面視圖。圖12B係圖12A中展示之記憶體單元陣列之一交叉點區段之一示意性組態之一截面視圖。

在圖12A中，於一半導體晶片20上，在一列方向上形成下導線21且在一行方向上形成上導線24。一記憶體單元23係經由一整流元件22而配置於該下導線21與該上導線24之間。在一些情況下，省略該整流元件22。在此情況下，可降低記憶體單元陣列之高度(在圖12A中之紙面上之一垂直方向上)並且可容易地製造非揮發性可變電阻元件。

例如，可將圖1中展示之非揮發性可變電阻元件用作為該記憶體單元23。可在第二電極2上堆疊可變電阻層3。可在該可變電阻層3上堆疊第一電極1。可將圖6中展示之非揮發性可變電阻元件用作為該記憶體單元23。

當在一經選擇單元中執行寫入時，將設定電壓Vset施加至一經選擇行之下導線21且將該設定電壓Vset之1/2電壓施加至未經選擇行之下導線21。將0 V施加至一經選擇列之上導線24。將該設定電壓Vset之1/2電壓施加至未經選擇列之上導線24。

因此，將該設定電壓Vset施加至藉由經選擇列及經選擇行指定之經選擇單元並且在該經選擇之單元中執行寫入。另一方面，因為該設定電壓Vset之1/2電壓係施加至藉由未經選擇行及經選擇列指定之半選擇單元，所以在該等半選擇單元中未執行寫入。因為該設定電壓Vset之1/2電壓係施加至藉由經選擇行及未經選擇列指定之半選擇單元，所以在該等半選擇單元中未執行寫入。因為0 V係施加至藉由未經選擇列及未經選擇行指定之未經選擇單元，所以在該等未經選擇單元中未執行寫入。因此，可能將Vset僅施加至該經選擇單元並且在該經選擇單元中執行寫入。

當執行自經選擇單元之讀出時，將一讀取電壓Vread之1/2電壓施加至經選擇行之下導線21並且將0 V施加至未經選擇行之下導線21。將讀取電壓Vread之-1/2電壓施加至經選擇列之上導線24並且將0 V施加至未經選擇列之上導線24。

因此，將該讀取電壓Vread施加至藉由經選擇列及經選擇行指定之經選擇單元並且執行自該經選擇單元之讀出。另一方面，因為該讀取電壓Vread之-1/2電壓係施加至藉由未經選擇行及經選擇列指定之半選擇單元，所以未執行自該等半選擇單元之讀出。因為該讀取電壓Vread之1/2電壓係施加至藉由經選擇行及未經選擇列指定之半選擇單元，所以未執行自該等半選擇單元之讀出、因為0 V係施加至藉由未經選擇列及未經選擇行指定之未經選擇單元，所以未執行自該等未經選擇單元之讀出。

當在經選擇單元中執行擦除時，將重設電壓Vreset施加至經選擇行之下導線21並且將該重設電壓Vreset之1/2電壓施加至未經選擇行之下導線21。將0 V施加至經選擇列之上導線24且將該重設電壓Vreset之1/2電壓施加至未經選擇列之上導線24。

因此，將該重設電壓Vreset施加至藉由經選擇列及經選擇行指定之經選擇單元並且在該經選擇單元中執行擦除。另一方面，因為該重設電壓Vreset之1/2電壓係施加至藉由未經選擇行及經選擇列指定之半選擇單元，所以在該等半選擇單元中未執行擦除。因為該重設電壓Vreset之1/2電壓係施加至藉由經選擇行及未經選擇列指定之半選擇單元，所以在該等半選擇單元中未執行擦除。因為0 V係施加至藉由未經選擇列及未經選擇行指定之未經選擇單元，所以在該等未經選擇單元中未執行擦除。

(第六實施例)

圖13係根據一第六實施例之一非揮發性可變電阻元件之一示意性組態之一截面視圖。

在圖13中，一閘極電極35係經由一間極絕緣膜34而形成於半導體基板31上。一字線36係形成於該閘極電極35上。擴散層32及33係跨形成於該閘極電極35之下之一通道區域而形成於該半導體基板31上，藉此形成一電晶體41。一源極線37係連接至雜質擴散層33。

於該半導體基板31上配置一非揮發性可變電阻元件23以鄰近於電晶體41。例如，可將與圖1中展示之一組態相同之組態用作為該非揮發性可變電阻元件23。該非揮發可變電阻元件23之第二電極2係經由一連接導體38而連接至該擴散層32。該非揮發性可變電阻元件23之第一電極1係經由一連接導體39而連接至一位元線40。

經由字線36開啟電晶體41，藉此可存取該非揮發性可變電阻元件23並且可選擇作為一讀取及寫入目標之該非揮發性可變電阻元件23。

在解釋圖13中展示之一實例中，使用圖1中展示之組態。除此之外，可使用圖6中展示之組態。

圖14係應用圖13中展示之非揮發性可變電阻元件之一記憶體單元陣列之一示意性組態之一平面視圖。

在圖14中，在圖13中展示之半導體基板31上，位元線BL1至BL3係在一行方向上佈線且字線WL1至WL3係一列方向上佈線。非揮發性可變電阻元件23及電晶體41係配置於個別位元線BL1至BL3及個別字線WL1至WL3之交叉點區段中。該等非揮發性可變電阻元件23及該等電晶體41係彼此串聯連接。

相同行中之該等非揮發性可變電阻元件23之一端係連接至相同位元線BL1至BL3。相同列中之該等電晶體41之一端係連接至相同源極線SL1至SL3。相同列中之該等電晶體41之閘極電極35係連接至相同字線WL1至WL3。

經由該等字線WL1至WL3開啟該等電晶體41，藉此可在一經選擇列中之該等非揮發性可變電阻元件23之第一電極1與第二電極2之間施加一電壓。因此，可在自經選擇列中之該等非揮發性可變電阻元件23之讀出期間防止一電流流動至在未經選擇列中之該等非揮發性可變電阻元件23。可減少一讀出時間。

(第七實施例)

圖15係根據一第七實施例之一非揮發性可變電阻元件之一示意性組態之一截面視圖。

在圖15中，非揮發性可變電阻元件23係配置於一下導線51上。一單極性可變電阻元件57係經由一連接導體52而配置於該非揮發性可變電阻元件23上。一上導線56係配置於該單極性可變電阻元件57上。在該單極性可變電阻元件57中，一可變電阻層54係堆疊於一下電極53上且一上電極係堆疊於該可變電阻層54上。可將過渡金屬氧化物(諸如，HfO₂、ZrO₂、NiO、V₂O₅、ZnO、TiO₂、Nb₂O₅、WO₃或CoO)用作為該可變電阻層54。在此單極性可變電阻元件57中，藉由改變施加至該可變電阻層54之脈衝應力之振幅及時間可能改變該可變電阻層54之電阻。

當將正向偏壓施加至該單極性可變電阻元件57時，可在該可變電阻層3中形成圖3A中展示之金屬細絲11並且藉由經由下導線51將設定電壓Vset施加至非揮發性可變電阻元件23來降低該非揮發性可變電阻元件23之電阻。

另一方面，當將反向偏壓施加至該單極性可變電阻元件57時，可自該可變電阻層3消除圖3A中展示之金屬細絲11並且藉由經由下導線51將重設電壓Vreset施加至非揮發性可變電阻元件23來增加該非揮發性可變電阻元件23之電阻。

相較於藉由將二極體串聯連接至該單極性可變電阻元件57所達成之一開/關比率，藉由將該非揮發性可變電阻元件23串聯連接至該單極性可變電阻元件57可能達成一較高開/關比率。

在解釋圖15中展示之一實例中，將圖1中展示之組態用作為該非揮發性可變電阻元件23。除此之外，可使用圖6中展示之組態。

圖16係應用圖15中展示之非揮發性可變電阻元件之一記憶體單元陣列之一示意性組態之一平面視圖。

在圖16中，位元線BL1至BL3係在一行方向上佈線且字線WL1至WL3係一列方向上佈線。非揮發性可變電阻元件23及單極性可變電阻元件57係配置於個別位元線BL1至BL3與個別字線WL1至WL3之交叉點區段中。該等非揮發性可變電阻元件23及該等單極性可變電阻元件57係彼此串聯連接。

相同行中之該等單極性可變電阻元件57之一端係連接至相同位元線BL1至BL3。相同列中之該等非揮發性可變電阻元件23之一端係連接至相同字線WL1至WL3。

藉由以此方式連接該等非揮發性可變電阻元件23及該等單極性可變電阻元件57，在將反向偏壓施加至一未經選擇單元時增加可變電阻元件之電阻。因此，可在自一經選擇單元讀出電流期間減少由未經選擇單元產生之電流雜訊，改善讀出操作之安定性並且減少一讀出時間。、

雖然已描述某些實施例，但此等實施例已僅藉由實例加以提呈且不意欲限制本發明之範疇。實際上，可以多種其他形式體現本文中描述之新穎實施例；此外，可在不偏離本發明精神之情況下作出呈本文中描述的實施例之形式之各種省略、置換及變化。隨附申請專利範圍且其等效物係意欲涵蓋如將落於本發明之範疇及精神中之此等形式或修改。

1．．．第一電極

2．．．第二電極

3．．．可變電阻層

3'．．．可變電阻層

4．．．晶界

5．．．氫

6．．．氧

11．．．金屬細絲

12．．．電流計

20．．．半導體晶片

21．．．下導線

22．．．整流元件

23．．．記憶體單元/非揮發性可變電阻元件

24．．．上導線

31．．．半導體基板

32．．．擴散層

33．．．擴散層

34．．．閘極絕緣膜

35．．．閘極電極

36．．．字線

37．．．源極線

38．．．連接導體

39．．．連接導體

40．．．位元線

41．．．電晶體

51．．．下導線

52．．．連接導體

53．．．下電極

54．．．可變電阻層

55．．．上電極

56．．．上導線

57．．．單極性可變電阻元件

BL1．．．位元線

BL2．．．位元線

BL3．．．位元線

S1．．．樣本

S2．．．樣本

SL1．．．源極線

SL2．．．源極線

SL3．．．源極線

WL1．．．字線

WL2．．．字線

WL3．．．字線

圖1係根據一第一實施例之一非揮發性可變電阻元件之一示意性組態之一截面視圖；

圖2係在將多晶矽用作為圖1中展示之一可變電阻層3時獲得之一透射電子顯微鏡影像；

圖3A係圖1中展示之非揮發性可變電阻元件之一低電阻狀態之一截面視圖；

圖3B係圖1中展示之非揮發性可變電阻元件之一高電阻狀態之一截面視圖；

圖4係圖1中展示之非揮發性可變電阻元件之一切換特性之一圖表；

圖5係在圖1中展示之可變電阻層3之氫含量為小時及在該氫含量為大時獲得之次級離子質譜分析結果之一圖表；

圖6係根據一第三實施例之一非揮發性可變電阻元件之一示意性組態之一截面視圖；

圖7係在圖1或圖6中展示之可變電阻層3或3'之氫含量為小時之金屬形成細絲之一路徑之一示意圖；

圖8係在圖1或圖6中展示之可變電阻層3或3'之氫含量為大時之金屬形成細絲之一路徑之一示意圖；

圖9A係在圖1中展示之可變電阻層3之氫含量為小時及在該氫含量為大時獲得之電壓電流特性之一比較圖表；

圖9B係用於解釋量測電壓電流特性之一方法之圖；

圖10係在圖1或圖6中展示之可變電阻層3或3'自一高電阻狀態轉變成一低電阻狀態時流動之一金屬離子流之一示意圖；

圖11係在圖1或圖6中展示之可變電阻層3或3'自該低電阻狀態轉變成該高電阻狀態時流動之一金屬離子流之一示意圖；

圖12A係應用根據一第五實施例之一非揮發性可變電阻元件之一記憶體單元陣列之一示意性組態之一平面視圖；

圖12B係圖12A中展示之記憶體單元陣列之一交叉點區段之一示意性組態之一截面視圖；

圖13係根據一第六實施例之一非揮發性可變電阻元件之一示意性組態之一截面視圖；

圖14係應用圖13中展示之非揮發性可變電阻元件之一記憶體單元陣列之一示意性組態之一平面視圖；

圖15係根據一第七實施例之一非揮發性可變電阻元件之一示意性組態之一截面視圖；及

1．．．第一電極

2．．．第二電極

3．．．可變電阻層

4．．．晶界

5．．．氫

Claims

一種非揮發性可變電阻元件，其包括：一第一電極；一第二電極；及一可變電阻層，其係配置於該第一電極與該第二電極之間且含有一多晶半導體；其中該可變電阻層係包含該多晶半導體之晶界；該可變電阻層係與該第二電極接觸；該多晶半導體係多晶矽；該第一電極係摻雜雜質之矽；該第二電極包含沿著該晶界形成金屬細絲之一金屬元素；且該金屬元素係選自Ag、Ti、Co、Al、Cr、Cu、Hf、Ta及Zr之至少一金屬。
如請求項1之非揮發性可變電阻元件，其中在金屬細絲沿著該多晶半導體之晶界變大時，該可變電阻層自一高電阻狀態改變成一低電阻狀態，且在沿著該多晶半導體之該等晶界形成之該等金屬細絲變小時，該可變電阻層自該低電阻狀態改變成該高電阻狀態。
如請求項1之非揮發性可變電阻元件，其中在將該金屬元素自該第二電極供應至該可變電阻層時，該等金屬細絲在該可變電阻層中變大，且在將該金屬元素自該可變電阻層收集至該第二電極時，該等金屬細絲在該可變電阻層中變小。
如請求項2之非揮發性可變電阻元件，其中當將一設定電壓施加至該第二電極時在該可變電阻層中形成該等金屬細絲，且當將一重設電壓施加至該第二電極時自該可變電阻層消除該等金屬細絲。
如請求項1之非揮發性可變電阻元件，其中該多晶半導體中所含有的氫之濃度係等於或高於10¹⁹cm^-3。
如請求項1之非揮發性可變電阻元件，其中在該多晶半導體中添加氧。
如請求項1之非揮發性可變電阻元件，其中OH基團係存在於該多晶半導體之晶界中。
如請求項1之非揮發性可變電阻元件，其中該多晶半導體之一粒徑係在2奈米至5奈米之一範圍中。
一種非揮發性可變電阻元件，其包括：一第一電極；一第二電極；及一可變電阻層，其係配置於該第一電極與該第二電極之間，在該可變電阻層中沿著多晶半導體之晶界可逆地形成金屬細絲；其中該可變電阻層係與該第二電極接觸；該多晶半導體係多晶矽；該第一電極係摻雜雜質之矽；該第二電極包含沿著該晶界形成該等金屬細絲之一金屬元素；且該金屬元素係選自Ag、Ti、Co、Al、Cr、Cu、Hf、Ta 及Zr之至少一金屬。
如請求項9之非揮發性可變電阻元件，其中當將該金屬元素自該第二電極供應至該可變電阻層時，該等金屬細絲在該可變電阻層中變大，且當將該金屬元素自該可變電阻層收集至該第二電極時，該等金屬細絲在該可變電阻層中變小。
如請求項9之非揮發性可變電阻元件，其中該多晶半導體中所含有的氫之濃度係等於或高於10¹⁹cm^-3。
如請求項9之非揮發性可變電阻元件，其中在該多晶半導體中添加氧。
一種製造一非揮發性可變電阻元件之方法，其包括以下步驟：於一第一電極上形成含有一多晶半導體之一可變電阻層；及於該可變電阻層上形成一第二電極；其中該可變電阻層係包含該多晶半導體之晶界；該可變電阻層係與該第二電極接觸；該多晶半導體係多晶矽；該第一電極係摻雜雜質之矽；該第二電極包含沿著該晶界形成金屬細絲之一金屬元素；且該金屬元素係選自Ag、Ti、Co、Al、Cr、Cu、Hf、Ta及Zr之至少一金屬。
如請求項13之製造一非揮發性可變電阻元件之方法，其中一膜形成條件經設定使得該多晶半導體中所含有的氫之濃度係等於或高於10¹⁹cm^-3。
如請求項13之製造一非揮發性可變電阻元件之方法，其中該多晶半導體之膜形成溫度係等於或高於600℃。
如請求項13之製造一非揮發性可變電阻元件之方法，其中該多晶半導體係藉由使在低於600℃之膜形成溫度下沈積之一非晶半導體在等於或高於600℃之溫度下經受熱處理而加以形成。