CN103582947A

CN103582947A - 具有非线性元件的切换器件

Info

Publication number: CN103582947A
Application number: CN201280027066.9A
Authority: CN
Inventors: 卢伟; 赵星贤
Original assignee: Crossbar Inc
Current assignee: Crossbar Inc
Priority date: 2011-05-31
Filing date: 2012-05-31
Publication date: 2014-02-12
Also published as: WO2012166935A2; KR101934015B1; US9543359B2; US20150102281A1; WO2012166935A3; US8502185B2; KR20140053037A; CN107689799B; JP2014523637A; CN107689799A; US20140034898A1; US8952349B2; US20120305879A1

Abstract

一种切换器件，包括：衬底；形成在所述衬底上的第一电极；形成在所述第一电极上的第二电极；设置在所述第一与第二电极之间的切换介质；以及设置在所述第一与第二电极之间的非线性元件，所述非线性元件串联地电耦接至所述第一电极和所述切换介质。所述非线性元件配置成在被施加大于阈值的电压时从第一电阻状态改变为第二电阻状态。

Description

具有非线性元件的切换器件

技术领域

本发明涉及切换器件。更具体来说，本发明提供一种用于形成非易失性电阻型切换存储器器件的结构和方法，所述结构和方法的特征在于抑制在低偏置下的电流并且具有高的经测得的打开/关闭（ON/OFF）电阻比。

背景技术

半导体器件的成功主要源自于高密度的晶体管微小化工艺。但是，随着场效应晶体管（FET）的大小开始小于100nm，开始出现诸如短沟道效应的问题，妨碍了器件的正常操作。另外，此类亚100nm器件大小会导致亚阈值斜率没有按比例缩放以及增大的功耗。通常认为，诸如熟知的闪存存储器的基于晶体管的存储器可能会在十年内达到规模的极限。快闪存储器是非易失性存储器的一种类型。

已经在研发其他类型的非易失性随机存取存储器（RAM）器件来作为下一代存储器器件，诸如铁电型RAM（Fe RAM）、磁阻型RAM（MRAM）、有机RAM（ORAM）以及相变RAM（PCRAM）等。这些器件经常需要新材料和器件结构来与基于硅的器件耦接以形成存储器单元，但是这些材料和器件结构缺乏一种或多种关键属性。例如，Fe-RAM和MRAM器件具有快速切换特性和良好的编程耐久性，但是它们的制造工艺并不是与CMOS兼容的并且大小通常较大。PCRAM器件的切换使用的是焦耳加热，而这样必然带来高的功耗。有机RAM或ORAM与基于大体积硅的制造工艺不兼容，而且器件可靠性通常很差。

随着存储器器件集成度提高，元件大小减小同时在给定区域中的元件密度提高。在这种情况下，暗电流或漏电流就不是简单的问题了，其中，漏电流对于一个读取操作会返回一个错误的结果，或者会导致在单元中的不希望的状态改变。漏电流的问题在两端器件（two-terminal devices）中尤其严重，在所述两端器件中多个存储器单元会通过互连接的顶部电极和底部电极形成漏电路径。

用于抑制切换器件中的漏电流的常规方法包括将垂直二极管耦接至存储器元件。但是，该外部二极管方法具有若干缺陷。一般来说，二极管制造工艺是高温工艺，通常在高于500摄氏度的温度下进行。因为大多数二极管依赖于P/N结，从而很难将二极管高度缩放为实现具有所要的纵横比的存储器和二极管结构。最后，常规二极管仅与单极切换器件兼容，而不与双路双极器件兼容。因此，需要使高度集成的存储器具有一种强健的且可缩放的方法和结构，而不会受到漏电流的不良影响。

发明内容

本发明大体涉及切换器件。更具体来说，本发明提供一种使用电阻型切换来形成非易失性存储器单元的结构和方法。应认识到，根据本发明的实施例具有更加宽广的应用范围。

在一个特定实施例中，一种切换器件，包括：衬底；在该衬底上形成的第一电极；在该第一电极上形成的第二电极；在该第一与第二电极之间设置的切换介质；以及在该第一与第二电极之间设置的非线性元件，该非线性元件串联地电耦接至该第一电极和该切换介质。该非线性元件被配置成在施加了大于阈值的电压时从第一电阻状态改变为第二电阻状态。

在一实施例中，该切换器件包括RRAM。

在一实施例中，该切换器件包括PCRAM。

本发明较之于常规技术具有多种优势。例如，本发明的实施例能够实现一种高密度的非易失性存储器，其具有高切换速度、低漏电流特性以及高的器件良率的特征。视实施例而定，可以达成上述特征中的一个或多个。在本说明书中的下文将更详细描述这些和其他优势。

附图说明

下文将结合附图来描述示例性实施例，其中相似的附图标记表示相似元件，其中：

图1所示为根据本发明的实施例的非易失性存储器器件，其包括具有底部电极、切换介质和顶部电极的存储器单元；

图2所示为电阻型存储器单元的I-V电阻切换特性；

图3A所示为两端存储器单元，通过将编程电压V_PROGRAM施加给顶部电极，其被置于打开状态；

图3B所示为两端存储器单元，通过将擦除电压V_ERASE施加给顶部电极，其被置于关闭状态；

图4所示为含有漏电流的存储器阵列；

图5所示为根据本发明的实施例的包括非线性元件的非易失性存储器单元；

图6A所示为接受电压扫描的数字非线性元件的I-V特性；

图6B所示为与接受正电压扫描的初始处于关闭状态的数字非线性元件相组合的开关的I-V特性；

图6C所示为与接受负电压扫描的初始处于关闭状态的数字非线性元件相组合的开关的I-V特性；

图6D所示为与接受正电压扫描的初始处于打开状态的数字非线性元件相组合的开关的I-V特性；

图6E所示为与接受负电压扫描的初始处于打开状态的数字非线性元件相组合的开关的I-V特性；

图7A所示为接受正电压扫描的模拟非线性元件的I-V特性；

图7B所示为与接受正电压扫描的初始处于关闭状态的模拟非线性元件相组合的开关的I-V特性；

图7C所示为与接受负电压扫描的初始处于关闭状态的模拟非线性元件相组合的开关的I-V特性；

图7D所示为与接受正电压扫描的初始处于打开状态的模拟非线性元件相组合的开关的I-V特性；以及

图7E所示为与接受负电压扫描的初始处于打开状态的模拟非线性元件相组合的开关的I-V特性。

具体实施方式

本发明大体涉及一种存储器器件。更具体来说，本发明提供一种具有非线性元件的电阻型切换单元的结构和方法。切换单元可用在电阻型随机存取存储器（RRAM）或任意高度集成器件中。应认识到，本发明的实施例可以具有更加宽广的应用范围。尽管是参考特定实施例来描述本发明，但是这些实施例仅用于说明的目的，不应被理解为限制性。

RRAM通常是一种两端器件，其中切换元件夹插在顶部电极与底部电极之间。通过将电压施加给电极或者是施加电流通过该切换元件来改变该切换元件的电阻。电阻型切换可以是双极或单极的。在双极切换中，该切换元件的电阻的变化量取决于基于电流或电压的所施加电信号的极性和幅度。在单极切换的情况下，该切换元件的电阻的改变仅取决于所施加的电压或电流的幅度，并且通常是在该切换元件内焦耳加热的结果。本发明的实施例是针对使用双极切换的两端RRAM器件来解释的，但是不限于此。如本文中所使用，术语“RRAM”或“电阻型存储器单元”指代一种使用切换介质的存储器单元或存储器器件，该切换介质的电阻可以通过施加电信号来加以控制，而切换介质的铁电性、磁化和相位没有改变。本发明不限于以RRAM来实施，例如，本发明可以使用相变RAM来实施。

图1所示为在非易失性存储器器件（例如，半导体存储器芯片）中的电阻型存储器单元100。根据本发明的实施例，该存储器单元包括底部电极102、切换介质104以及顶部电极106。切换介质104表现出的电阻能够通过使用恰当的控制电路来选择性地设置成各种值以及重设。在本实施例中，存储器单元100为两端电阻型存储器器件，例如RRAM。诸如“顶部”和“底部”的术语仅出于说明性的目的且不应被理解为限制性。

在本实施例中，存储器单元100为基于非晶硅的电阻型存储器单元，并且使用非晶硅（a-Si）来作为切换介质104。随着切换介质104内的导电丝（conductive filament）由于施加给电极的电压而形成或去除（retrieval），切换介质104的电阻发生改变。在一个实施例中，切换介质104基本上不含杂质。在另一个实施例中，切换介质104为掺杂了硼的a-Si。顶部电极106为含有银（Ag）的导电层，并且在a-Si结构中充当形成离子的导电丝的来源。尽管在本实施例中使用银，但是应理解，顶部电极106可以形成自各种其他适宜金属，诸如金（Au）、镍（Ni）、铝（Al）、铬（Cr）、铁（Fe）、锰（Mn）、钨（W）、钒（V）和钴（Co）。在某些实施例中，底部电极102为纯金属、掺杂了硼的电极，或其他p型多晶硅或硅-锗，并与a-Si结构的下端面相接触。在一个实施例中，存储器单元100被配置成例如通过调整外部电路电阻来存储多于一个位的信息，如在2009年10月9日申请的题为“电阻可调的基于硅的纳米级电阻型器件”（Silicon-Based Nanoscale Resistive Device with AdjustableResistance）的申请案No.12/575,921中所解释的那样，该案以引用的方式全文合并于此。

图2所示为根据本发明的实施例的存储器单元100的电阻切换特性。切换介质104显示出双极切换效应。切换介质104的电阻的变化取决于经由顶部电极106和底部电极102施加给切换介质104的电压信号的极性和幅度。当施加一个等于或大于阈值编程电压（也被称作“编程电压”）V_PROGRAM的正电压时，存储器单元100改变成打开状态（低电阻状态）。在一个实施例中，视用于切换介质104和顶部电极106的材料而定，该编程电压处于1伏特至5伏特的范围中。在另一个实施例中，该编程电压处于1伏特至3伏特的范围中。当施加一个等于或大于阈值擦除电压（也被称作“擦除电压”）V_ERASE的负电压时，存储器单元100被切换回到关闭状态（高电阻状态）。在一个实施例中，该擦除电压处于-2伏特至-5伏特的范围中。如果所施加的电压介于两个阈值电压V_PROGRAM与V_ERASE之间，则单元的状态不受影响，会启用低电压读取过程。一旦存储器单元100被设置为特定的电阻状态，即使失去电力供应，存储器单元100还能将信息保留一定时期（或保留时间）。

图2所示为通过非整流存储器单元100的切换操作的电流-电压（I-V）关系。当施加给顶部电极106的电位相对于底部电极102为正电位时，电流从顶部电流106流向底部电极102。反之，如果施加给顶部电极106的电位相对于底部电极102为负电位，电流朝相反方向流动。

图3A和图3B所示为根据本发明的实施例的存储器单元100在打开和关闭状态期间的切换机制。切换介质104的切换原理是基于在施加给存储器单元100的底部电极102和顶部电极106的编程电压和擦除电压的作用下，在切换介质104的导电丝区域中的一个或多个导电丝的形成和去除。

图3A所示为通过将编程电压V_PROGRAM施加给顶部电极106而置于打开状态的存储器单元100。由a-Si制成的切换介质104被设置在底部电极102与顶部电极106之间。切换介质104的上部部分包括从顶部电极延伸到高出底部电极102大约10nm处的金属化区域（或导电路径）102。在将略大于稍后的切换电压的电压（例如，3～5V）施加给顶部电极106的电铸工艺期间，形成金属化区域302。这样的大电压导致电场诱发金属离子从顶部电极106朝向底部电极102扩散，从而形成连续导电路径312。切换介质104的下部部分限定出导电丝区域304，其中在电铸工艺之后施加编程电压V_PROGRAM时形成导电丝310。连续导电路径312和导电丝310也可以在电铸工艺一起形成。导电丝310包括一系列金属粒子，当所施加的编程电压V_PROGRAM提供足够的活化能将大量的金属粒子从金属化区域302朝向底部电极102推动时，这些金属粒子被捕集在切换介质104的下部部分中的缺位处。

人们认为导电丝310包括金属粒子的集合，这些金属粒子通过非导电切换介质104彼此分离并且没有定义连续导电路径，因而与金属化区域302中的连续导电路径312不同。导电丝310延伸约2～10nm，这视实施方案而定。在打开状态下的导电机制为电子穿隧通过导电丝310中的金属粒子。单元电阻主要是金属粒子306与底部电极102之间的穿隧电阻。金属粒子306是在导电丝区域304中最接近底部电极102的金属粒子，同时也是在打开状态下在导电丝区域304中的最后一个金属粒子。

图3B所示为通过将擦除电压V_ERASE施加给顶部电极106而置于关闭状态的存储器单元100。该擦除电压施加足够的电磁力以逐出被捕集在a-Si的缺位中的金属粒子，并从导电丝区域304恢复导电丝310的至少一部分。在关闭状态下最接近底部电极102的金属粒子308与底部电极102分开一段距离，该距离大于在打开状态下金属粒子306与底部电极102的距离。在金属粒子308与底部电极102之间的增加的距离将存储器单元100置于相对于打开状态的高电阻状态中。在一个实施例中，在打开/关闭状态之间的电阻比处于从10E3到10E7的范围中。存储器单元100在打开状态下的行为像电阻器而在关闭状态下的行为像电容器（也就是说，切换介质104在关闭状态下不能传导任何有意义的电流，其行为像是介电质）。在一项实施方案中，其电阻在打开状态下为10E5欧姆而在关闭状态下为10E10欧姆。在另一项实施方案中，其电阻在打开状态下为10E4欧姆而在关闭状态下为10E9欧姆。在又一项实施方案中，其电阻在关闭状态下至少为10E7欧姆。

图4所示为根据本发明的实施例的处于交叉型配置的阵列400中的一部分，在该交叉型配置中，顶部电极和底部电极以正交方式布置。此类交叉型结构的阵列包括多个平行顶部电极和多个平行底部电极，其中切换元件设置在顶部电极与底部电极的相交区域之间。在此类配置中可能会存在某些限制，下文将会对此描述。

图中示出四个存储器单元402、404、406和408。存储器单元404和406共用一个共同的第一顶部电极410，而存储器单元402和408共用一个共同的第二顶部电极418。第一顶部电极410和第二顶部电极418被布置成彼此平行。存储器单元402和404共用一个共同的第一底部电极412而存储器单元406和408共用一个共同的第二底部电极420。第一底部电极412和第二底部电极420在空间上布置成彼此平行。此外，各个顶部电极配置成与各个底部电极不平行。

为了确定具有高电阻状态的目标单元的状态，施加电压并测量流过该目标单元的电流。如果交叉型阵列中的一些单元处于低电阻状态，那么施加给目标单元的电压会导致漏电流流过非目标单元来替代。在这种情况下，导致泄露的各个单元（包括目标单元在内）通过共用的电极相互连接。该漏电流能够通过这些非目标单元形成电流路径，常称为潜行电流或潜行电流路径。此类潜行电流会导致切换阵列中的非期望行为。

例如，在示例性阵列中，单元402、404和406处于低电阻打开状态，而单元408处于高电阻关闭状态。因为打开状态的特征为低电阻，所以可以形成潜行路径416，使得有电流流过单元402、404和406。因而，当将读取电压施加给目标单元408时，沿潜行路径416流动的漏电流可能会导致打开状态结果的错误读取。

在一些实施例中，潜行路径可以非常短，仅存在于少至两个正向偏置的单元和一个反向偏置的单元中。此外，一旦开始进行，潜行路径可以通过打开状态下的单元遍及整个阵列来传播。在切换阵列中的最常见的导电路径为共用的顶部和底部电极。潜行路径416仅仅是使漏电流通过阵列的潜行路径的一个实例。

为了减轻在切换阵列中由于漏电流所导致的问题，可以在电阻型切换器件中包括非线性元件（NLE）。NLE一般可以分成两种类型：表现出类数字行为的NLE，即“数字NLE”；以及表现出类模拟行为的NLE，即“模拟NLE”，对于这两种类型下文将分别加以描述。数字行为和模拟行为的类型并非严格定义的，因此对于特定的NLE可以具有特征为数字行为和模拟行为两种特性，或者是介于这两者之间的某种行为特性。在其最基本的形式中，NLE是对于电压具有非线性响应（例如，具有非线性I-V关系）的元件。在大多数实施例中，该关系的特征为在低幅度电压下的高电阻状态以及在高幅度电压下的低电阻状态，其中从高电阻状态到低电阻状态的转变为非线性的。与切换介质不同，NLE不具有存储器特性，当电压不再施加时NLE便返回到最初状态。适宜于抑制漏电流的NLE的特征为低偏置下的高电阻状态以及高偏置下的低电阻状态，以及在这两个状态之间的阈值。

在一个实施例中，NLE为两端器件，其表现出明显的阈值效应，使得在低于第一电压的电压下所测得的电阻显著高于在高于第二电压的电压下所测得的电阻。在一个典型实施例中，在低于第一电压的电压下的电阻是在高于第二电压的电压下的电阻是100多倍。在一些实施例中，第一电压和第二电压是不同的，并且通常分别称作保持电压V_HOLD和阈值电压V_TH。在其他实施例中，第一电压和第二电压可以相同。在各个实施例中，这些关系可以存在于电压的两极中，或仅存在于一个极中，并且该NLE可以是单一材料或者是由不同材料构成的多层。

如图5所示，为了减轻在存储器单元500中的漏电流的效应，NLE504串联电连接至顶部电极508、底部电极502以及切换介质506。NLE504可以设置在底部电极502与切换介质506之间。在其他实施例中，该NLE设置在顶部电极508与切换介质506之间。在各种半导体工艺期间，半导体器件的下部部分可能会经受高温，从而位于堆叠结构下部的NLE可以设计成比离衬底较远的NLE更能承受高温。

数字NLE的行为的特征为在某些电压下的电流的急剧变化，这些电压可以被称作阈值电压。图6A中示出此类行为，其展示了在一个实施例中关于未耦接到电阻型切换器件的NLE上的电流的电压扫描的结果。由于将正偏置电压施加给该NLE，所以该NLE处于以高电阻为特征的电阻状态，直到其达到阈值电压V_TH1。在达到该阈值之后，该NLE将保持其导电状态，直到所施加的电压下降到保持电压V_HOLD1以下。因而，由于被施加高于V_TH1的电压而处于导电状态的NLE将继续具有低电阻，只要将高于V_HOLD1的电压供应给该NLE即可，一旦停止该供应，该NLE会回到其最初的高电阻状态。NLE不具有存储特性，每次自最初状态起施加电压时，均会经历相同的I-V关系。

再次参看图6A，当施加比阈值电压V_TH2更负的负偏置电压时，会经历急剧的转变，NLE中的电阻会显著减小。该NLE会保持其低电阻状态直到该电压变得没有比值V_HOLD2更负为止，在该点处，该NLE将回到其最初的高电阻状态。尽管在图6A中所示的实施例中在正偏置表现与负偏置表现之间是对称的I-V行为，但是在其他实施例中该关系并非是对称的。

图6B至图6E所示为NLE（在此情况中为数字NLE）耦接至存储器单元（“组合器件”）的实施例中的I-V关系。存储器单元500为此类组合器件的实例。如果在诸图中所示的存储器单元并未耦接至该NLE，那么它将具有图2所述的I-V响应。转到图6B，示出了显示将单元从初始关闭状态切换到打开状态的编程操作的I-V曲线。为了在单元中建立导电打开状态，施加高于V_PROGRAMC的电压。V_PROGRAMC为用于组合器件的编程电压，其将该组合器件从关闭状态切换到打开状态。V_HOLDC1为组合器件的保持电压，其基本上以与上述V_HOLD1相同的方式来操作。在一个优选实施例中，V_HOLD1低于V_TH1，而V_TH1低于V_PROGRAM。

在存储器单元、NLE与组合器件中的I-V特性之间的关系也可以用方程式来表示。这些方程式假定该NLE和该切换介质两者在经受阈值电压时即刻切换（例如，几纳秒至几百纳秒）。除了上文给出的定义以外，还设计出以下变量：

R_MOFF=存储器元件的关闭状态电阻

R_MON=存储器元件的打开状态电阻

R_NOFF=NLE的关闭状态电阻

R_NON=NLE的打开状态电阻

使用这些变量，在组合器件的保持电压与NLE的保持电压之间的关系可以表达为：

V_{HOLDC 1} = \frac{R_{MON} + R_{NON}}{R_{NON}} V_{HOLD 1}

关于组合器件的编程电压的值可以表达为：

\begin{matrix} V_{PROGRAMC} \\ &cong; small {l \arg e (\frac{R_{MOFF} + R_{NOFF}}{R_{NOFF}} V_{TH 1}, V_{PROGRAM}), l \arg e (V_{TH 1}, \frac{R_{MOFF} + R_{NOFF}}{R_{MOFF}} V_{PROGRAM})} \end{matrix}

其中，“small”（小）表示在一个集合中的两个值中的较小值，“large”（大）表示在一个集合中的两个值中的较大值。在大多数实施例中，V_PROGRAM显著高于V_TH1，而V_PROGRAMC与V_PROGRAM相似。

图6C所示为同一开关在关闭状态下的负电压扫描的结果。因为其已经处于关闭状态下，所以负电压不会引起擦除操作，该单元仍保持在高电阻关闭状态。

图6D和图6E所示为组合器件（例如，存储器单元500）的I-V关系，其中存储器单元初始处于低电阻打开状态。图6D所示为一个读取操作，其中读取电压必须大于阈值电压V_THC1以返回一个准确的读取值。随着读取电压下降为低于保持电压V_HOLDC1，在该单元中的电阻实质地增加。该组合器件的阈值电压通过如下公式与该NLE的阈值电压相关：

V_{THC 1} = \frac{R_{MON} + R_{NOFF}}{R_{NOFF}} V_{TH 1} &cong; V_{TH 1}

因而，该组合器件的读取阈值电压与该NLE的阈值电压大致相同，即V_THC1≈V_TH1。

相似地，如图6E所见，擦除操作必须克服第二阈值V_THC2才能使电流流过该单元，并且在电压V_ERASEC下该开关改变为高电阻关闭状态。与正阈值电压类似，该组合器件的负阈值电压与该NLE的负阈值电压大约相同。在组合器件中的擦除电压V_ERASEC的值可以表达为：

V_{ERASEC} &cong; l \arg e (\frac{R_{MON} + R_{NON}}{R_{MON}} V_{ERASE}, V_{TH 2})

在离散器件的负阈值电压与组合器件的负阈值电压之间的关系可以表达为：

V_{THC 2} = \frac{R_{MON} + R_{NOFF}}{R_{NOFF}} V_{TH 2} &cong; V_{TH 2}

因此，在大多数实施例中，V_THC2≈V_TH2。

数字NLE的各个实施例可以由多种不同的材料制成。例如，数字NLE可以是阈值器件，诸如经受场驱动的金属绝缘（Mott）转变的膜。此类材料在本领域中是公知的，包括VO₂和掺杂半导体。其他阈值器件包括由于在金属氧化物和其他非晶膜中观测到的电子机制而经受电阻切换的材料，或者是其他易失性电阻型切换器件，诸如基于在氧化物、氧化物异质结构或非晶膜中的阴离子或阳离子运动的器件。数字NLE也可以是表现出软击穿行为的击穿元件的形式，诸如SiO₂、HfO₂以及其他介电质。在2010年6月29日提交的题为“用于非易失性存储器的电阻型切换的整流元件及其方法”（Rectification Element for Resistive Switching for Non-volatile Memory Deviceand Method）的申请案No.12/826,653中进一步详细描述此类击穿元件的实例，并且该案以引用的方式全文合并于此。

如本领域所知，针对不同实施例，可以通过改变用于NLE和存储器单元的形式和材料来调整阈值电压、保持电压、编程电压以及擦除电压的精确值。在各个实施例中，用于该NLE的阈值电压可以大致与保持电压、编程电压或两者均相同。在其他实施例中，用于该NLE的阈值电压可以超过电阻型切换器件的编程电压和擦除电压。

模拟NLE与数字NLE的不同之处在于，当电流开始流过元件时，其I-V关系的特征在于转变更趋缓和。如图7A所示，示出了模拟NLE对于电压扫描的响应，电流转变遵循类指数曲线。因此，转变过程或阈值不如数字NLE那样急剧。对于正偏置值和负偏置值，实质电流开始流过模拟NLE的阈值电压值被分别指定为V_A和V_B。在模拟NLE与数字NLE之间的另一显著差异在于模拟NLE不会经受像数字NLE那样的滞后保持电压特性。

图7B至图7E所示为具有模拟NLE的组合器件的I-V特性。如图7B所示，当将编程电压V_PROGRAMC施加给开关初始处于关闭状态的组合器件时，开关改变为低电阻打开状态。V_PROGRAMC大约等于NLE的V_A与开关的V_PROGRAM（如图2所示）的总和，即V_PROGRAMC≈V_A+V_PROGRAM。因此，具有模拟NLE的组合器件的编程电压通常高于单独的切换元件的编程电压。

现在参见图7C，示出在关闭状态下的组合器件的负电压扫描。因为开关已处于关闭状态，所以该负电压不会引发状态改变，且该开关仍保持在高电阻状态。

图7D所示为在处于打开状态的组合开关中的读取操作的结果。在本发明中，V_AC<V_READ<V_PROGRAMC。因为开关已处于低电阻打开状态，所以在高于阈值电压V_AC的电压下的电流显示出低电阻特征。电路可以检测出该电流，从而产生正读取结果。在大多数实施例中，V_A的值不受切换装置影响，因此通常为V_AC≈V_A。

图7E所示为在组合器件中的擦除操作的I-V曲线。为了将该开关从打开状态改变为关闭状态，将V_ERASEC的电压施加给该组合器件，从而增加该开关的电阻。完成在组合器件中的擦除操作所需的电压通常为离散开关的擦除值和模拟NLE的阈值的总和，即V_ERASEC≈V_ERASE+V_B。

模拟NLE可以是表现出上述行为的任何元件。适宜材料的实例包括穿通二极管、齐纳二极管、碰撞电离（或称雪崩）元件，以及诸如穿隧阻挡层的穿隧元件。此类元件可以使用标准制造技术来加以制造。

在大多数实施例中，∣V_A,V_B∣<∣V_PROGRAM,V_ERASE∣。如本领域所知，可以针对不同的实施例，通过改变用于NLE和存储器单元的形式和材料来调整V_A和V_B的精确阈值、编程电压和擦除电压。在各个实施例中，NLE的阈值电压可以与编程电压大约相同。在其他实施例中，阈值电压可以超过编程电压和擦除电压。

在其他实施例中，电阻型切换单元可以配置成保持多个电阻状态。也就是说，与配置成打开和关闭的二元状态不同，单元可以保持多个电阻状态。此类开关的阵列关于漏电流具有相同的限制条件，并且相似地会从包括NLE中获益。

本文所描述的实例和实施例仅出于说明性目的，且并非意图为限制性。本领域技术人员在本发明启发之下可以想到各种修改和替代，这些修改和替代应包括在本发明的精神和权限内以及所附权利要求书的范围内。

Claims

1.一种切换器件，包括：

衬底；

形成在所述衬底上的第一电极；

形成在所述第一电极上的第二电极；

设置在所述第一电极与所述第二电极之间的切换介质；以及

设置在所述第一电极与所述第二电极之间的非线性元件，所述非线性元件串联地电耦接至所述第一电极和所述切换介质，所述非线性元件配置成在被施加大于阈值电压的电压时从第一电阻状态改变为第二电阻状态。

2.根据权利要求1所述的器件，其中，所述切换器件包括两端存储器单元。

3.根据权利要求2所述的器件，其中，所述两端存储器单元为RRAM。

4.根据权利要求1所述的器件，其中，所述非线性元件的所述第一电阻状态与所述第二电阻状态之间的转变为急剧的类数字状态改变。

5.根据权利要求1所述的器件，其中，所述第一电极或所述第二电极包含银。

6.根据权利要求1所述的器件，其中所述非线性元件为穿通二极管、齐纳二极管，或穿隧阻挡层。

7.根据权利要求1所述的器件，其中，所述非线性元件的所述第一电阻状态与所述第二电阻状态之间的转变的特征为在电流与电压之间的指数关系。

8.根据权利要求1所述的器件，其中，所述切换器件包括PCRAM。

9.根据权利要求1所述的器件，其中，所述切换介质包含非晶硅。

10.根据权利要求1所述的器件，其中，所述非线性元件是VO₂膜、易失性电阻型切换器件以及击穿元件中的一种。

11.根据权利要求1所述的器件，其中，所述第一电阻状态下的电阻是所述第二电阻状态下的电阻的至少100倍。