CN102024494B - 绿色晶体管、电阻随机存储器及其驱动方法 - Google Patents

绿色晶体管、电阻随机存储器及其驱动方法 Download PDF

Info

Publication number
CN102024494B
CN102024494B CN200910195630.8A CN200910195630A CN102024494B CN 102024494 B CN102024494 B CN 102024494B CN 200910195630 A CN200910195630 A CN 200910195630A CN 102024494 B CN102024494 B CN 102024494B
Authority
CN
China
Prior art keywords
memory
resistance
memory resistor
random access
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910195630.8A
Other languages
English (en)
Other versions
CN102024494A (zh
Inventor
季明华
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310277106.1A priority Critical patent/CN103367452B/zh
Priority to CN200910195630.8A priority patent/CN102024494B/zh
Priority to US12/861,622 priority patent/US8208286B2/en
Publication of CN102024494A publication Critical patent/CN102024494A/zh
Application granted granted Critical
Publication of CN102024494B publication Critical patent/CN102024494B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明提供了绿色晶体管、电阻随机存储器及其驱动方法，其中所提供的一种电阻随机存储器包括由存储单元所组成的存储阵列，所述存储单元包括一个存储电阻以及一个选通管；所述存储电阻的一端连接位线，另一端连接选通管；所述选通管为绿色晶体管，栅极连接字线，源极或漏极与存储电阻电连接。本发明利用绿色晶体管作为存储单元的选通管，与现有的电阻随机存储器以传统场效应晶体管作为选通管相比，位线以及字线仅需提供较低的电压即可，便能够提供较大的读、写操作电流，具有较强的驱动能力。同时能够减小存储器上选通管的功耗，而增强存储电阻上的功耗以获得良好的加热或者相变效果。

Description

绿色晶体管、电阻随机存储器及其驱动方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种绿色晶体管、电阻随机存储器及其驱动方法。
背景技术
当前，开发成本低、速度快、存储密度高、制造简单且与当前的互补金属氧化物(CMOS)半导体集成电路工艺兼容性好的新型存储技术受到世界范围的广泛关注。基于具有电阻开关特性的金属氧化物的电阻式随机存取存储器(Resistive Random Access Memory，RRAM简称为电阻随机存储器)的内存技术是目前多家器件制造商开发的重点，因为这种技术可以提供更高密度、更低成本与更低耗电量的非易失性内存。RRAM的存储单元在施加脉冲电压后电阻值会产生很大变化，这一电阻值在断开电源后仍能维持下去。此外，RRAM具有抗辐照、耐高低温、抗强振动、抗电子干扰等性能。
RRAM包括多个存储单元组成存储器阵列，如图1所示，给出了典型的RRAM的一个存储单元结构，其中每个存储单元包括一个选通管2以及一个存储电阻1，形成1T1R的结构(T：transistor，R：Resistor)，其中选通管2多用场效应晶体管MOSFET进行存储器单元的选中以及读写操作。所述存储电阻1一端连接位线3，另一端与选通管2的漏极连接；选通管2的栅极与字线4连接，而源极接地。在RRAM中，数据值为0或1对应于于存储电阻1的阻态，而在存储单元中通过电流脉冲可以改变存储电阻1的阻值，假设存储电阻1为高阻态时对应数据值定义为1，则低阻态时对应数据值为0，下面结合图2所示的电阻随机存储器读写机制示意图，对现有的1T1R结构的电阻随机存储器的读写操作机制做进一步介绍。
在进行写操作时，先将位线3置为较高电压VH，此时在存储单元的两侧存在较大电势差，但由于选通管2未导通，因此存储单元中未有电流通过。然后通过字线4短暂开启选通管2，使得存储单元中通过能量较大的电流脉冲，从而改变存储电阻1的阻态，比如从高电阻变为低电阻或者从低电阻变为高电阻，即可改变存储单元的数据值。
在进行读操作时，先将位线3置为较低电压VL，然后通过字线4开启选通管2，即该存储单元被选中，由于存储电阻1两侧的电势差较低，因此流过的电流不足以改变存储电阻1的阻态，但可以根据电流的大小判断当前存储单元中存储电阻1的阻态，若电流较小则存储电阻1为高阻态，读得存储单元的数据值定义为1，若电流较大则存储电阻1为低阻态，读得存储单元的数据值定义为0。
随着存储器技术的发展以及器件按比例缩小(scaling)的引导下，器件的功耗和功耗密度已经逐渐形成一项亟需解决的问题，导致功耗困难的出现原因是存储器中阵列密度不断增大，而电源电压长期以来保持了以5V作为各级工艺的标准，造成使用MOSFET作为选通管的电阻随机存储器产生大量的无效功耗。因此外置电压源按比例缩小(VDD-scaling)已经愈发成为一个限制电阻随机存储器发展的瓶颈。
目前，有人首次提出这样一种理论和初步试验，在场效应晶体管中使用栅极偏压诱导能带隧穿效应(band to band-tunneling)可以不受外置电压源按比例缩小(VDD-scaling)的限制，载流子在上述效应中无须跨越势垒而是直接经过隧穿实现载流子的移动，形成电流，可以有效降低器件的能耗。基于上述理论，Chenming Hu等人在“VLSI Technology，Systems and Applications，2008.VLSI-TSA 2008.International Symposium on”(2008年国际超大型积体电路技术、系统暨应用(VLSI-TSA)研讨会论文集)的第14至15页首次公开了通过采用绿色晶体管(green FET，简称gFET)降低外置电压源，提高晶体管驱动能力的方案，文章名称为“Green Transistor-A VDD Scaling Path for FutureLow Power ICs”。
如图3a所示，为上述绿色晶体管的剖面结构图，包括：绝缘体上硅(SOI)10，所述绝缘体上硅10包括基底11、埋氧层12和顶层硅13；依次位于顶层硅13上的栅介质层16以及栅电极17，两者构成了绿色晶体管的栅极结构；所述绿色晶体管还包括位于顶层硅13内、栅介质层16两侧的源极14、漏极15，所述源极14与漏极15的掺杂类型相异；还包括位于顶层硅13内的相邻的口袋注入层18和浅掺杂区19，所述相邻的口袋注入层18和浅掺杂区19与栅介质层16的位置相对应，所述口袋注入层18的掺杂类型与漏极15相同，并通过浅掺杂区19与漏极15电连接；所述口袋注入层18的深度小于浅掺杂区19，源极14延伸过口袋注入层18的底部与浅掺杂区19相邻。
绿色晶体管中，N型或P型的定义根据口袋注入层18的掺杂类型而定，例如：P型绿色晶体管即口袋注入层18的掺杂类型为P型、源极14的掺杂类型为N型、漏极15的掺杂类型为P型，而N型绿色晶体管则反之。需要指出的是，绿色晶体管中空穴以及电子均为主要载流子，因此其源极、漏极的划分与传统场效应晶体管不同，一般而言将形成有口袋注入层18的一端定义为源极14。下面以P型绿色晶体管为例，对其工作原理进行进一步介绍。
如图3b所示，为P型绿色晶体管的P型口袋注入层18附近的能带图，其中虚线部分为晶体管关闭时的能带，实线部分为晶体管开启时的能带。在关闭状态下，即栅电极17未加载偏压时，导带Ec底部比价带Ev顶部电势位高，导带Ec和价带Ev之间存在很大的势垒，此时P型口袋注入层18与N型源极14之间不会产生载流子转移。在开启状态下，即栅极加载负偏压时，P型口袋注入层18电势降低，能带进一步向上弯曲，使得价带Ev的顶部电势位超过了导带Ec底部，在价带Ev内的共价键电子隧道穿过进入导带Ec内形成自由电子，在价带Ev内则形成自由空穴，即形成隧道效应。
如图3c所示，为现有的P型绿色晶体管开启时产生导通电流的示意图，结合图3b以及图3c，当源极14、漏极15之间存在正向电压(Vsd＞0)，且Vsd大于栅极与漏极15之间的正向电压Vgd时(如果Vd＝0，则Vs＞Vg，也就是说栅极电压负向于源极电压)，P型口袋注入层18的共价键电子将向N型源极14隧穿形成连续的电子流，同时P型口袋注入层18内的空穴将经由浅掺杂区19流向P型漏极15，从而器件能够工作。
与现有的MOSFET主要依靠一种载流子导通不同，绿色晶体管的电流同时包括电子和空穴，因此，其亚阈值电压摆幅较小，小于60mV/decade，甚至可以小于10mV/decade，且阈值电压远低于现有的MOSFET，可以低至0.2V，同等尺寸下的能耗远小于现有的MOSFET，而在同等驱动电源下能够产生更大的驱动电流，是深纳米尺寸替代MOSFET的良好选择。
基于上述理论，绿色晶体管所具有的低阈值电压以及高驱动能力特点，非常适合使用于电阻随机存储器，但是当前绿色晶体管的概念仅处于试验研究阶段，而实际应用于半导体的制造工艺，尤其应用于电阻随机存储器领域的方案尚无报道。
发明内容
本发明解决的技术问题是提供一种电阻随机存储器及其驱动方法，使用绿色晶体管作为选通管，具有低能耗的特点，以适应器件按比例缩小的发展。
为解决上述问题，本发明所提供的电阻随机存储器及其相应的驱动方法如下：
本发明所述的一种电阻随机存储器，包括由存储单元所组成的存储阵列，其中所述存储单元包括一个存储电阻以及一个选通管；所述存储电阻的一端连接位线，另一端连接选通管；所述选通管为绿色晶体管，其中栅极连接字线；源极或漏极与存储电阻电连接。
作为可选方案，所述绿色晶体管的源极与漏极中，一个与存储电阻电连接，另一个则接地或者外置电源。
作为可选方案，所述绿色晶体管为N型绿色晶体管或P型绿色晶体管。在存储单元进行选通以及读、写操作时，字线施加于栅极负向于源极的电压，并超过绿色晶体管的阈值电压。
一种应用于上述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，通过位线使得绿色晶体管的源、漏极之间形成高电势差，通过字线控制栅极短暂开启绿色晶体管，形成强电流脉冲，改变存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，通过位线使得绿色晶体管的源、漏极之间形成低电势差，通过字线控制栅极开启绿色晶体管，形成导通电流，并检测电流的大小，读取存储单元中的数据。
作为可选方案，所述写操作时，若存储电阻变为高阻态，则存储单元中写入数据定义为1；若存储电阻变为低阻态时，存储单元中写入数据定义为0。所述读操作时，对各存储单元中流经的电流大小进行检测，电流较大的存储单元中数据定义为0，而电流较小的存储单元数据定义为1。
本发明还提供了一种绿色晶体管，其特征在于，包括：
半导体衬底，形成于衬底内的第一源极、第二源极、漏极以及形成于衬底表面的栅极；
所述漏极形成于栅极底部的衬底内；所述第一源极与第二源极形成于栅极两侧的衬底内，且关于漏极对称；
在所述栅极的底部、第一源极内靠近漏极一侧形成有第一口袋注入区；
在所述栅极的底部、第二源极内靠近漏极一侧形成有第二口袋注入区；
所述第一口袋注入区以及第二口袋注入区的导电类型与漏极相同，且与第一源极以及第二源极相反。
作为可选方案，所述第一口袋注入区或第二口袋注入区通过浅掺杂区与漏极电连接，所述浅掺杂区的导电类型与漏极相同，掺杂浓度较漏极的掺杂浓度低。
作为可选方案，第一口袋注入区以及第二口袋注入区通过同一浅掺杂区与漏极电连接，所述浅掺杂区为漏极的延伸，位于栅极的底部、第一口袋注入区与第二口袋注入区之间。
一种应用了上述绿色晶体管的电阻随机存储器，包括由存储单元所组成的存储阵列，其中所述存储单元包括一个存储电阻、一个参考电阻以及一个选通管；所述存储电阻以及参考电阻的一端均连接位线，另一端均连接选通管；所述选通管为绿色晶体管，其中栅极连接字线，第一源极或第二源极分别与存储电阻或参考电阻电连接。
作为可选方案，所述参考电阻的阻值为恒定值，并且不大于存储电阻的高阻态阻值，不小于存储电阻的低阻态阻值。
作为可选方案，所述绿色晶体管的漏极接地或者外置电源。
作为可选方案，所述绿色晶体管为N型绿色晶体管或P型绿色晶体管。在存储单元进行选通以及读、写操作时，字线施加于栅极负向于源极的电压，并超过绿色晶体管的阈值电压。
一种应用于上述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，使得位线与绿色晶体管的漏极之间形成高电势差，通过字线控制栅极短暂开启绿色晶体管，形成强电流脉冲，改变存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，使得位线与绿色晶体管的漏极之间均形成低电势差，通过字线控制栅极开启绿色晶体管，形成导通电流，比较流经存储电阻的电流与流经参考电阻的电流的大小，读取存储单元中的数据。
作为可选方案，所述写操作时，若存储电阻变为高阻态，则存储单元中写入数据定义为1；若存储电阻变为低阻态时，存储单元中写入数据定义为0。所述读操作时，若流经存储电阻中的电流大于流经参考电阻中的电流，则存储单元数据为0；若流经存储电阻中的电流小于流经参考电阻中的电流，则存储单元数据为1；若两电流相等，则根据参考电阻的阻态，判定存储单元数据值。
本发明还提供了一种应用了前述绿色晶体管的电阻随机存储器，包括由存储单元所组成的存储阵列，其中所述存储单元包括第一存储电阻、第二存储电阻以及一个选通管；所述第一存储电阻以及第二存储电阻的一端分别连接第一位线以及第二位线，另一端均连接选通管；所述选通管为绿色晶体管，其中栅极连接字线；第一源极或第二源极分别与第一存储电阻或第二存储电阻电连接。
作为可选方案，所述绿色晶体管的漏极接地或者外置电源。
作为可选方案，所述场效应晶体管为N型绿色晶体管或P型绿色晶体管。在存储单元选通以及读、写操作时，字线施加于栅极负向于源极的电压，并超过绿色晶体管的阈值电压。
一种应用于上述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，使得第一位线或第二位线与绿色晶体管的漏极之间形成高电势差，通过字线控制栅极短暂开启绿色晶体管，形成强电流脉冲，改变第一存储电阻或第二存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，使得第一位线以及第二位线与绿色晶体管的漏极之间形成低电势差，通过字线控制栅极开启绿色晶体管，形成导通电流，并检测流经第一存储电阻的电流以及流经第二存储电阻的电流的大小，读取存储单元中的数据。
作为可选方案，若存储电阻变为高阻态，则该存储电阻中写入数据定义为1；若存储电阻变为低阻态时，则该存储电阻中写入数据定义为0。所述存储单元包括两位数据，每位数据分别对应一个存储电阻；在进行读操作时，电流较大的存储电阻中数据为0，而电流较小的存储电阻中数据为1。
另一种应用于上述电阻随机存储器的驱动方法，其特征在于，包括：
初始化存储器单元，使得第一存储电阻与第二存储电阻的阻态相反；
在进行写操作时，使得第一位线以及第二位线与绿色晶体管的漏极之间形成高电势差，通过字线控制栅极短暂开启晶体管，形成强电流脉冲，同时改变第一存储电阻以及第二存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，使得第一位线以及第二位线与绿色晶体管的漏极之间形成低电势差，通过字线控制栅极开启绿色晶体管，形成导通电流，比较流经第一存储电阻的电流与流经第二存储电阻的电流的大小，读取存储单元中的数据。
所述初始化存储器单元，具体包括：将第一位线或第二位线置为高位电压，使得第一位线或第二位线与绿色晶体管的漏极之间形成高电势差，通过字线控制栅极短暂开启绿色晶体管，形成强电流脉冲，改变第一存储电阻或第二存储电阻的阻态，使得两者阻态相反。
作为可选方案，所述写操作时，若第一存储电阻变为高阻态，第二存储电阻变为低阻态，则存储单元中写入数据定义为1；若第一存储电阻变为低阻态，第二存储电阻变为高阻态时，则存储单元中写入数据定义为0。所述读操作时，若流经第一存储电阻中的电流小于流经第二存储电阻中的电流，则存储单元数据为1；若流经第一存储电阻中的电流大于流经第二存储电阻中的电流，则存储单元数据为0。
本发明利用绿色晶体管作为存储单元的选通管，与现有的电阻随机存储器以传统场效应晶体管作为选通管相比，位线以及字线仅需提供较低的电压即可，便能够提供较大的读、写操作电流，具有较强的驱动能力。同时能够减小存储器上选通管的功耗，而增强存储电阻上的功耗以获得良好的加热或者相变效果。此外，还提供了一种1T2R的存储单元结构，能够进一步提高存储器阵列的集成度，便于器件按比例缩小。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。
图1为现有的电阻随机存储器的结构示意图；
图2为现有的电阻随机存储器的读写时序示意图；
图3a为现有的绿色晶体管的剖面结构图；
图3b为现有的P型绿色晶体管中口袋注入层附近的能带图；
图3c为现有的P型绿色晶体管开启时产生导通电流的示意图；
图4a为本发明所述第一电阻随机存储器的结构示意图；
图4b为本发明所述第一电阻随机存储器的存储单元结构示意图；
图5a为第一电阻随机存储器的写操作示意图；
图5b为本发明所述第一驱动方法执行写操作的流程图；
图6a为第一电阻随机存储器的读操作示意图；
图6b为本发明所述第一驱动方法执行读操作的流程图；
图7为本发明所述第一驱动方法的读写时序示意图；
图8a为本发明所述的绿色晶体管的结构示意图；
图8b为本发明所述的绿色晶体管的等效电路图；
图9a为本发明所述第二电阻随机存储器的结构示意图；
图9b为本发明所述第二电阻随机存储器的存储单元结构示意图；
图10a为第二电阻随机存储器的写操作示意图；
图10b为本发明所述第二驱动方法执行写操作的流程图；
图11a为第二电阻随机存储器的读操作示意图；
图11b为本发明所述第二驱动方法执行读操作的流程图；
图12为本发明所述第二驱动方法的读写时序示意图；
图13a为本发明所述第三电阻随机存储器的结构示意图；
图13b为本发明所述第三电阻随机存储器的存储单元结构示意图；
图14a为第三电阻随机存储器的写操作示意图；
图14b为本发明所述第三驱动方法执行写操作的流程图；
图15a为第三电阻随机存储器的读操作示意图；
图15b为本发明所述第三驱动方法执行读操作的流程图；
图16为本发明所述第三驱动方法的读写时序示意图；
图17a为第三电阻随机存储器的另一种写操作示意图；
图17b为本发明所述第四驱动方法执行写操作的流程图；
图18a为第三电阻随机存储器的另一种读操作示意图；
图18b为本发明所述第四驱动方法执行读操作的流程图；
图19为本发明所述第四驱动方法的读写时序示意图。
具体实施方式
从背景技术的分析中可知，与现有的场效应晶体管主要依靠一种载流子迁移产生电流的机制不同，绿色晶体管中空穴与电子的迁移在导通电流中均起到了重要的作用，因此绿色晶体管的亚阈值电压摆幅小，且阈值电压低，同等尺寸下的开关能耗远小于现有的MOSFET，而在同等驱动电源下能够产生更大的驱动电流。
本发明即利用绿色晶体管的低阈值电压以及高驱动能力特点，在深纳米尺寸下，将其替代MOSFET作为电阻随机存储器的选通管，以适应器件按比例缩小的发展。
基于上述思想，本发明提供了若干电阻随机存储器结构及其相应驱动方法的具体实施例，下面结合说明书附图分别作详细介绍。
本发明具体实施例所提供的第一电阻随机存储器，包括由存储单元所组成的存储阵列，图4a为本发明所述第一电阻随机存储器的结构示意图，而图4b为所述存储单元结构示意图，如图4a以及图4b所示，存储单元包括一个存储电阻100以及一个选通管200；所述存储电阻100的一端连接位线300，另一端连接选通管200；所述选通管200为绿色晶体管，其中栅极连接字线400，源极或漏极与存储电阻电连接。
在第一电阻随机存储器中，所述选通管200所采用的绿色晶体管为背景技术中所提及的现有绿色晶体管，可以选择N型绿色晶体管或P型绿色晶体管。以下结合图3a以及图4a、图4b，对上述第一电阻随机存储器做进一步分析。
图3a所示绿色晶体管中，导通电流形成于源极14与漏极15之间，但导通电流的形成机制与传统的场效应晶体管不同。在传统的场效应晶体管中，源、漏极是完全对称的，掺杂类型也相同，仅存在定义上的区别，导通电流可以在源、漏极之间双向流通；而在绿色晶体管中，源、漏极之间的掺杂类型是相反的，根据导通电流的形成机制，绿色晶体管中的导通电流只能是一个方向，例如对P型绿色晶体管而言，导通电流的方向只能是从14源极流向漏极15，而对于N型绿色晶体管，导通电流的方向只能是从漏极15流向源极14。
在上述第一电阻随机存储器中，根据存储器外置电源的电势位，以及存储单元中预定的电流流向等实际需要，进一步选择绿色晶体管(即选通管200)的类型，并确定连接方法。此外，为了固定选通管200另一端的电势，在所述绿色晶体管中，如果源极或漏极的其中之一与存储电阻电连接，则另一个则接地或者外置电源。
再如图4a以及图4b所示，本实施例中，假设外置电源向字线、位线提供的均为正电压，读、写操作电流由位线300一侧流向选通管200，选通管200采用P型绿色晶体管，则选通管200中源极连接存储电阻，漏极接地。如果需要采用N型绿色晶体管作为选通管200，则选通管200中P型源极连接存储电阻，N型漏极接外置电源，存储电阻另一端接位线，所述位线提供的电压低于外置电源(例如可以接地)，而字线施加正向于源极电压以触发导通电流即可，所述导通电流方向与P型绿色晶体管相反，但基本工作机制相同，以下不再另外叙述其驱动方法。
在选中的存储单元上进行读写操作时，需要通过该存储单元所对应的字线400向P型选通管200的栅极施加负向于选通管200中源极的电压，所述负电压超过阈值电压以开启P型绿色晶体管，进一步形成导通电流。
同时在未选中的存储单元中，其对应的位线300接地，而对应的字线400向选通管200的栅极所施加的电压保证栅极向源极的负电压，不超过阈值电压，例如可以将字线与位线的电压置为相同，使得所述未选中的绿色晶体管关闭，这样便消除了“写读干扰”的问题。
此外若选通管200为N型绿色晶体管，则选中存储单元时，对应的字线400向栅极施加正向于选通管源极的电压，并超过阈值电压以开启N型绿色晶体管。同时在未选中的存储单元中，其对应的位线300接地，其对应的字线400也可以接地，保证未选中的N型绿色晶体管关闭，以消除“写读干扰”。
需要指出的是，与传统的场效应晶体管不同，绿色晶体管在开启后，并不是源、漏极之间存在电势差即能够形成导通电流，而是还需要在源极与栅极之间形成电势差，触发口袋注入区内的载流子发生隧穿迁移，形成导通电流。以本实施例中选通管200所使用的P型绿色晶体管为例，漏极接地后，通过字线400向栅极施加负向于选通管源极的电压，并超出阈值电压开启绿色晶体管，然后还要通过位线300向源极施加正向于栅极的电压，才能形成导通电流。N型绿色晶体管则正好相反，但机制相似，后述实施例不再重复说明。
为进一步分析第一电阻随机存储器的工作机制，并简化说明，在本实施例中，所述存储电阻100的材质性质假设为受到足够能量的电流脉冲，即能改变阻态，而阻态的类型与电流脉冲的方向大小无关。
基于上述第一电阻随机存储器，本发明提供的第一驱动方法如下所述：
图7为所述第一驱动方法的读写时序示意图，图5a为第一电阻随机存储器的写操作示意图，而图5b为所述第一驱动方法执行写操作时的流程图，结合图5a、图5b以及图7所示，所述第一驱动方法的写操作的基本步骤包括：
S110、将位线300置为高位电压VH，使得位线300与选通管200的漏极之间形成高电势差。
其中VH＞0，漏极接地，因此所述高电势差即VH，其大小保证在形成电流脉冲时能够改变存储电阻100的阻态。
S111、通过字线400控制选通管200的栅极，短暂开启选通管200，形成强电流脉冲，改变存储电阻100的阻态，在存储单元中写入数据。
其中，在选通管200的栅极短暂施加电压Vg，使得所述栅极向源极的电压Vgs＜0，且超过了选通管200的阈值电压；在上述前提下，Vg越负向於源极的电压(Vgs越负)，也即位线300的电压VH越大于栅极电压Vg，则在晶体管中产生越大值的电流脉冲Iw。所述强电流脉冲Iw将改变存储电阻100的阻态；假设存储电阻100变为高阻态时，视为存储单元中写入数据定义为1；若存储电阻100变为低阻态时，视为存储单元中写入数据定义为0。
图6a为第一电阻随机存储器的读操作示意图，而图6b为所述第一驱动方法执行读操作时的流程图，结合图6a、图6b以及图7所示，所述第一驱动方法的读操作的基本步骤包括：
S120、将位线300置为低位电压VL，使得位线300与选通管200的漏极之间形成低电势差。
其中VL＞0，漏极接地，因此所述低电势差即VL，其大小保证在选通管200开启时能够引发导通电流，即VL＞Vg，但不改变存储电阻100的阻态。
S121、通过字线400控制选通管200的栅极，开启选通管200，形成导通电流，并检测所述导通电流的大小，读取存储单元中的数据。
其中，通过字线400在选通管200的栅极施加电压Vg，使得所述栅极向源极的电压Vgs＜0，超过了选通管200的阈值电压，选通管200中形成导通电流流经存储电阻100，所述流经存储电阻100的电流为IR(IR与存储电阻100的阻值R呈反比)，依据各存储单元中电流IR的大小进行检测，IR较大的存储单元中，存储电阻100的阻值R较小，即存储电阻100为低阻态，读取得存储单元的数据定义为0，而IR较小的存储单元中，存储电阻100的阻值R较大，即存储电阻100为高阻态，读取得存储单元的数据定义为1。
在上述第一电阻随机存储器中，进行读操作时，需要测得流经存储电阻100的电流IR的准确值，才能判断并读取存储单元的数据，较为麻烦。如果能够在存储单元中形成可直接用于比较的参考电流，并依据比较结果判定存储单元的数据值，能进一步简化电阻随机存储器的读写机制，提高存储器的读写速度。但现有的绿色晶体管中仅能够形成一条通路的导电电流，不能满足上述需求。
从背景技术中可知，现有的绿色晶体管中，控制栅极开启晶体管的机制，主要是通过外置电压施加于栅极上并作用于口袋注入区附近，并与源极上的电压相配合，触发产生隧穿效应。因此栅极上产生作用的部分只有靠近源极的一侧。如果设置两个源极关于栅极对称设置，使得栅极两侧均能够产生作用，即可制作成双导通电流的绿色晶体管。
基于上述思想以及现有绿色晶体管的工作机制，本发明提供了一种新的绿色晶体管，其基本结构如图8a所示，包括：
半导体衬底20，形成于衬底内的第一源极31、第二源极32、漏极40以及形成于衬底表面的栅极50；
其中漏极40形成于栅极50底部的衬底20内，进一步的漏极40是自半导体衬底20延伸，掺杂类型可以为P型也可以为N型，且与衬底20相同。
第一源极31与第二源极32形成于栅极50两侧的衬底20内，且关于漏极40对称，所述第一源极31以及第二源极32的导电类型(即掺杂类型)与漏极40相反。
在栅极50的底部、第一源极31内靠近漏极40一侧形成有第一口袋注入区61；而在栅极50的底部、第二源极32内靠近漏极40一侧形成有第二口袋注入区62；所述第一口袋注入区61以及第二口袋注入区的导电类型与漏极40相同，因此与第一源极31以及第二源极32相反。
为了降低口袋注入区与漏极之间的漏电流，本实施例中，第一口袋注入区61或第二口袋注入区62可通过浅掺杂区与漏极40电连接，所述浅掺杂区的导电类型与漏极40相同，掺杂浓度较漏极40的掺杂浓度低。
进一步的，本实施例为了简化器件结构，第一口袋注入区61与第二口袋注入区62通过同一个浅掺杂区70与漏极40电连接；所述浅掺杂区70为漏极40的延伸，位于栅极50的底部，第一口袋注入区61与第二口袋注入区62之间。
在图8a所示的绿色晶体管中，第一源极31、第一口袋注入区61与漏极40、栅极50可视为构成了一个绿色晶体管，而第二源极32、第二口袋注入区62与漏极40、栅极50可视为构成了另一个绿色晶体管，因此本发明所述的绿色晶体管等效于将两个现有的同类型绿色晶体管进行并联，其等效电路图如图8b所示。
结合图8a以及图8b所示，栅极50能够同时控制所述并联的两个等效绿色晶体管的开启。进一步的，如果将所述第一源区31、第一口袋注入区61与第二源区32、第二口袋注入区62制作成完全对称，采用相同的材质、掺杂浓度等，可以使得所述并联的两个等效绿色晶体管的阈值电压相统一。
本实施例中，所述绿色晶体管的栅极50上施加的电压值超过阈值电压后，栅极50两侧的等效绿色晶体管能够同时开启，分别在第一源极31以及第二源极32处施加大于栅极50的电压，触发第一口袋注入区61以及第二口袋注入区62附近产生载流子隧穿迁移，从而能够从栅极50的两侧源极内形成两股导通电流，流向漏极40，并在漏极40处汇集。
当固定栅极50以及漏极40的电势位，且绿色晶体管开启时，两侧的导通电流大小，取决于第一源极31以及第二源极32上的电压值，而互不干扰。因此在实际应用时，可将漏极40接地，然后根据绿色晶体管的类型，在第一源极31、第二源极32以及栅极40上施加电压，产生所需的导通电流。
此外，由于第一口袋注入区61以及第二口袋注入区62的导电类型相同，因此与现有的绿色晶体管相似，根据所述口袋注入区的导电类型，也可以将本发明所述的绿色晶体管分为P型绿色晶体管或N型绿色晶体管。
应用上述提供的绿色晶体管，本发明所提供的第二电阻随机存储器，包括由存储单元所组成的存储阵列，图9a为本发明所述第二电阻随机存储器的结构示意图，而图9b为所述存储单元结构示意图，如图9a以及图9b所示，存储单元包括一个存储电阻100、一个参考电阻500以及一个选通管200；所述存储电阻100以及参考电阻500的一端均连接位线300，另一端均连接选通管200；所述选通管200为绿色晶体管，其中栅极50连接字线400，第一源极31或第二源极32分别与存储电阻100或参考电阻500电连接。
其中参考电阻500的阻值为恒定值，并且不大于存储电阻100的高阻态阻值，不小于存储电阻的低阻态阻值。其中，为了后续读操作时比较判定方便，不宜将参考电阻500的阻值置为存储电阻的高阻态阻值或低阻态阻值，而优选介于两者之间的阻值范围。
为固定选通管200中漏极的电势位，作为可选方案，可以将所述绿色晶体管的漏极50接地。
作为可选方案，所述绿色晶体管(选通管200)可以为N型或者P型；在存储单元中进行选通以及读、写操作时，字线400施加于栅极50的电压超过阈值电压，从而开启绿色晶体管。具体的电压方向，依据绿色晶体管的导电类型而定。
同样为简化说明，在本实施例中，所述存储电阻100的材质性质假设为受到足够能量的电流脉冲，即能改变阻态，而阻态的类型与电流脉冲的方向大小无关；假设选通管200为P型绿色晶体管，开启晶体管并形成导通电流时，需要通过400向栅极50施加负向于第一源极31以及第二源极32，并超过阈值的电压。
基于上述第二电阻随机存储器，本发明提供的第二驱动方法如下所述：
图12为所述第二驱动方法的读写时序示意图，图10a为第二电阻随机存储器的写操作示意图，而图10b为所述第二驱动方法执行写操作时的流程图，结合图10a、图10b以及图12所示，所述第二驱动方法的写操作的基本步骤包括：
S210、将位线300置为高位电压VH，使得位线300与选通管200的漏极之间形成高电势差。
其中VH＞0，漏极接地，因此所述高电势差即VH，其大小保证在形成电流脉冲时能够改变存储电阻100的阻态。
S211、通过字线400控制选通管200的栅极，短暂开启选通管200，形成强电流脉冲，改变存储电阻100的阻态，在存储单元中写入数据。
与第一驱动方法相同，在选通管200的栅极上短暂施加电压Vg，使得所述栅极向源极的电压Vgs＜0，且超过了选通管200的阈值电压；在上述前提下，Vg越负向于第一源极或者第二源极的电压，也即位线300的电压VH越大于栅极电压Vg，则在晶体管中产生越大值的电流脉冲Iw。所述强电流脉冲Iw将改变存储电阻100的阻态；假设存储电阻100变为高阻态时，存储单元中写入数据定义为1；若存储电阻100变为低阻态时，存储单元中写入数据定义为0。在上述写操作过程中，参考电阻500由于为恒定电阻，因此不受电流脉冲的影响。
图11a为第二电阻随机存储器的读操作示意图，而图11b为所述第二驱动方法执行读操作时的流程图，结合图11a、图11b以及图12所示，所述第二驱动方法的读操作的基本步骤包括：
S220、将位线300置为低位电压VL，使得位线300与选通管200的漏极之间形成低电势差。
其中VL＞0，漏极接地，因此所述低电势差即VL，其大小保证在选通管200开启时，能够引发导通电流，即VL＞Vg，但不改变存储电阻100的阻态。
S221、通过字线400控制选通管200的栅极，开启选通管200形成导通电流，并比较流经存储电阻100上的电流与流经参考电阻500上的电流的大小，读取存储单元中的数据。
其中，通过字线400在选通管200的栅极施加电压Vg，使得所述栅极向源极的电压Vgs＜0，超过了选通管200的阈值电压，但小于位线电压VL，在选通管200中形成两股导通电流，其中流经存储电阻100的电流为IR(IR与存储电阻100的阻值R呈反比)，流经参考电阻500的电流为IR’(R’为参考电阻500的阻值，因此在固定的位线电压下，IR’是个恒定值)。由于参考电阻500的阻值R’介于存储电阻100的高阻态阻值以及低阻态阻值之间，因此直接比较流经存储电阻100上的电流IR与流经参考电阻500上的电流IR’的相对大小，可以判断存储电阻100的阻态。即IR若大于IR’，则存储单元数据定义为0；IR若小于IR’，则存储单元数据定义为1。
需要另外指出的是，当IR与IR’相等时，则需要依据参考电阻500在设定时，阻值是否为存储电阻高阻态阻值或低阻态阻值这两个临界值，然后进一步判断。作为优选方案，参考电阻的阻值应当介于两者之间以避免二次判断，减小存储器的读写操作复杂度，也利于提高存储速度。
上述两种电阻随机存储器中，存储单元均为1T1R结构，但从前述内容可知，本发明所提供的绿色晶体管中，等效于两个现有的绿色晶体管并联，可以产生两股导通电流，因此在同一个选通管200内，使用一个栅极最多可以控制两个存储电阻，而构成1T2R结构。所述1T2R结构的存储器能够大幅提高存储单元的集成度。
因此应用前述绿色晶体管，本发明具体实施例还提供了第三电阻随机存储器，包括由存储单元所组成的存储阵列，图13a为本发明所述第三电阻随机存储器的结构示意图，而图13b为所述存储单元结构示意图，如图13a以及图13b所示，存储单元包括第一存储电阻101、第二存储电阻102以及一个选通管200；所述第一存储电阻101以及第二存储电阻102的一端分别连接第一位线301以及第二位线302，另一端均连接选通管200；所述选通管200为绿色晶体管，其中栅极50连接字线400；而第一源极31或第二源极32分别与第一存储电阻101或第二存储电阻102电连接。
为固定选通管200中漏极的电势位，作为可选方案，可以将所述绿色晶体管的漏极40接地。
作为可选方案，所述绿色晶体管(选通管200)可以为N型或者P型；在存储单元中进行选通以及读、写操作时，字线400施加于栅极50的电压超过阈值电压，从而开启绿色晶体管。具体的电压方向，依据绿色晶体管的导电类型而定。
同样为简化说明，在本实施例中，所述存储电阻100的材质性质假设为受到足够能量的电流脉冲，即能改变阻态，而阻态的类型与电流脉冲的方向大小无关；假设选通管200为P型绿色晶体管，开启晶体管并形成导通电流时，需要通过400向栅极50施加正向于漏极40并超过阈值的电压，且电压值小于第一位线301或第二位线302施加于第一源极31或第二源极32的电压。
基于上述第三电阻随机存储器，本发明提供的第三驱动方法如下所述：
由于第三电阻随机存储器中，每个存储单元包括两个存储电阻，因此可以视为每个存储单元包括两位数据，存储单元的数据值为二位数据值，每位数据的读写操作机制类似于第一驱动方法。图16为所述第三驱动方法的读写时序示意图，图14a为第三电阻随机存储器的写操作示意图，图14b为第三驱动方法执行写操作时的流程图，结合图14a、图14b以及图16所示，所述第三驱动方法的写操作的基本步骤包括：
S310、将第一位线301或第二位线302置为高位电压VH，使得所述第一位线301或第二位线302与选通管200的漏极之间形成高电势差。
其中VH＞0，漏极接地，因此所述高电势差即VH，其大小保证在形成电流脉冲时能够改变第一存储电阻101或第二存储电阻102的阻态。在实际的写操作过程中，第一存储电阻101与第二存储电阻102的写操作可以同时进行也可以只选择其中一个进行写操作，相互独立。需要选择其中一个存储电阻进行写操作时，仅需将相应的位线置为VH，将另一个存储电阻对应的位线置为与漏极相同接地即可，图14a所示实施例中仅选择第一存储电阻101进行写操作。
S311、通过字线400控制选通管200的栅极，短暂开启选通管200，形成强电流脉冲，改变第一存储电阻101或第二存储电阻102的阻态，在存储单元中相应存储电阻内写入数据。
与第一驱动方法类似，在选通管200的栅极短暂施加电压Vg，使得所述栅极向源极的电压Vgs＜0，且超过了选通管200的阈值电压；在上述前提下，Vg越负向于第一源极或者第二源极的电压，也即第一位线301或者第二位线302上的电压VH越大于栅极电压Vg，则在晶体管中产生越大值的电流脉冲Iw。但仅有连接的位线为高位电压VH的存储电阻中，流经电流脉冲Iw才能改变其阻态。假设存储电阻变为高阻态时，视为该存储电阻的写入数据为1；若存储电阻变为低阻态时，视为该存储电阻的写入数据为0；因此在所述第三电阻随机存储器中，存储单元的二位数据值可以是00、01、10、11四种情况。
图15a为第三电阻随机存储器的读操作示意图，图14b为第三驱动方法执行读操作时的流程图，结合图15a、图15b以及图16所示，所述第三驱动方法的读操作的基本步骤包括：
S320、将第一位线301以及第二位线302置为低位电压VL，使得第一位线301以及第二位线302与选通管200的漏极之间形成低电势差。
其中VL＞0，漏极接地，因此所述低电势差即VL，其大小保证在选通管200开启时，能够引发导通电流，即即VL＞Vg，但不改变第一存储电阻101或第二存储电阻102的阻态。
S321、通过字线400控制选通管200的栅极，开启选通管200形成导通电流，并检测流经第一存储电阻101的电流以及流经第二存储电阻102的电流的大小，读取存储单元中的数据。
其中，通过字线400在选通管200的栅极施加电压Vg，使得所述栅极向源极的电压Vgs＜0，超过了选通管200的阈值电压，但小于位线电压VL，在选通管200中产生两股导通电流，其中流经第一存储电阻101的电流为IR1(IR1与第一存储电阻101的阻值R1呈反比)，而流经第二存储电阻102的电流为IR2(IR2与第二存储电阻102的阻值R2呈反比)。与第一驱动方法相同，流经电流较大的存储电阻的阻值较小，即存储电阻为低阻态，读取得数据定义为0，而流经电流较小的存储电阻的阻值较大，即存储电阻为高阻态，读取得数据定义为1。分别读取第一存储电阻101与第二存储电阻102中的数据，并进行组合，便可以得到整个存储单元的二位数据值。
上述第三电阻随机存储器的驱动方法中，每个存储单元的二位数据值等效于两个存储电阻的数据组合，因此在读操作时需要分别读取，并测得每个存储电阻中流经电流的准确值。如果将第一存储电阻101以及第二存储电阻102的阻态保持始终相反，并在写操作时总是同时改变两者的阻态，那么对于存储单元中所形成的两股导通电流，将仅仅存在IR1＞IR2或者IR1＜IR2两种情况，分别定义为1或0，同样可以实现存储器的基本数据功能。
因此基于第三电阻随机存储器，本发明还提供了第四驱动方法如下所述：
图19为所述第四驱动方法的读写时序示意图，图17a为第三电阻随机存储器的另一种写操作示意图、图17b为第四驱动方法执行写操作时的流程图，结合图17a、图17b以及图19所示，所述第四驱动方法的写操作的基本步骤包括：
S410、初始化存储器单元，使得第一存储电阻101与第二存储电阻102的阻态相反。
其中初始化的具体方法可以是：将第一位线301或第二位线302置为高位电压VH，通过字线400控制栅极在选通管200中形成强电流脉冲，改变第一存储电阻101或第二存储电阻102的阻态，具体的，类似实施一遍第三驱动方法的写操作，使得第一存储电阻101与第二存储电阻102的阻态相反。
S411、将第一位线301和第二位线302同时置为高位电压VH，使得所述第一位线301或第二位线302与选通管200的漏极之间形成高电势差。
其中VH＞0，漏极接地，因此所述高电势差即VH，其大小保证在形成电流脉冲时能够改变第一存储电阻101或第二存储电阻102的阻态。在实际的写操作过程中，对第一存储电阻101与第二存储电阻102的写操作必须同时进行，并改变各自的阻态。
S412、通过字线400控制选通管200的栅极，短暂开启选通管200，形成强电流脉冲，同时改变第一存储电阻101以及第二存储电阻102的阻态，在相应存储单元中写入数据。
与第三驱动方法类似，在选通管200的栅极短暂施加电压Vg，使得所述栅极向源极的电压Vgs＜0，且超过了选通管200的阈值电压；在上述前提下，Vg越负向于第一源极或者第二源极的电压，也即第一位线301或者第二位线302上的电压VH越大于栅极电压Vg，则在晶体管中产生越大值的电流脉冲Iw。流经第一存储电阻101以及第二存储电阻102的电流脉冲Iw将同时改变两存储电阻的阻态；由于存储单元经过初始化后，第一存储电阻101与第二存储电阻102的阻态是相反的；因此本驱动方法中，执行写操作后，存储单元里两个存储电阻的阻态组合只可能有两种情况，当一个存储电阻处于高阻态时，另一个存储电阻必然处于低阻态。
图18a为第三电阻随机存储器的另一种读操作示意图、图17b为第四驱动方法执行读操作时的流程图，结合图18a、图18b以及图19所示，所述第四驱动方法的读操作的基本步骤包括：
S420、将第一位线301以及第二位线302置为低位电压VL，使得第一位线301以及第二位线302与选通管200的漏极之间形成低电势差。
其中VL＞0，漏极接地，因此所述低电势差即VL，其大小保证在选通管200开启时，能够引发导通电流，即即VL＞Vg，但不改变第一存储电阻101或第二存储电阻102的阻态。
S421、通过字线400控制选通管200的栅极，开启选通管200形成导通电流，并比较流经第一存储电阻101的电流以及流经第二存储电阻102的电流的大小，读取存储单元中的数据。
其中，通过字线400在选通管200的栅极施加电压Vg，使得所述栅极向源极的电压Vgs＜0，超过了选通管200的阈值电压，但小于位线电压VL，在选通管200中产生两股导通电流，其中流经第一存储电阻101的电流为IR1(IR1与第一存储电阻101的阻值R1呈反比)，而流经第二存储电阻102的电流为IR2(IR2与第二存储电阻102的阻值R2呈反比)。由于第一存储电阻101与第二存储电阻102的阻态相反，因此仅可能存在IR1＞IR2或者IR1＜IR2两种情况，分别对应数据1或0，仅需比较IR1以及IR2的大小，就可以读取存储单元的数据。
上述实施例中，虽然均以P型绿色晶体管为例，但本发明领域技术人员应当可以推得，以N型绿色晶体管为选通管形成导通电流，作为存储器读写操作电流的具体方案。此外本发明仅为简化说明需要，限定了存储电阻的材质性质，但存储电阻还可以为相变电阻等，并不局限于实施例中所述的材质，在现有的电阻随机存储器中，所述存储电阻的阻态变化可能与流经的电流脉冲的大小以及加热效果的温度有关，仅需在读写过程中调整位线上所施加的电压即可。本发明领域技术人员应当可以依据本发明所展示的方案，进一步推广至其他类型的电阻随机存储器上，特此说明。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种电阻随机存储器，包括由存储单元所组成的存储阵列，其特征在于，所述存储单元包括一个存储电阻以及一个选通管；所述存储电阻的一端连接位线，另一端连接选通管；所述选通管为绿色晶体管，其中栅极连接字线；源极或漏极与存储电阻电连接。
2.如权利要求1所述的电阻随机存储器，其特征在于，所述绿色晶体管的源极与漏极中，一个与存储电阻电连接，另一个则接地或者外置电源。
3.如权利要求1所述的电阻随机存储器，其特征在于，所述绿色晶体管为N型绿色晶体管或P型绿色晶体管。
4.如权利要求3所述的电阻随机存储器，其特征在于，在存储单元选通以及读、写操作时，字线施加于栅极负向于源极的电压，并超过绿色晶体管的阈值电压。
5.一种应用于权利要求1所述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，通过位线使得绿色晶体管的源、漏极之间形成高电势差，通过字线控制栅极短暂开启绿色晶体管，形成强电流脉冲，改变存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，通过位线使得绿色晶体管的源、漏极之间形成低电势差，通过字线控制栅极开启绿色晶体管，形成导通电流，并检测电流的大小，读取存储单元中的数据。
6.如权利要求5所述的驱动方法，其特征在于，所述写操作时，若存储电阻变为高阻态，则存储单元中写入数据定义为1；若存储电阻变为低阻态时，则存储单元中写入数据定义为0。
7.如权利要求6所述的驱动方法，其特征在于，所述读操作时，对各存储单元中流经的电流大小进行检测，电流较大的存储单元中数据为0，而电流较小的存储单元数据为1。
CN200910195630.8A 2009-09-11 2009-09-11 绿色晶体管、电阻随机存储器及其驱动方法 Expired - Fee Related CN102024494B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310277106.1A CN103367452B (zh) 2009-09-11 2009-09-11 绿色晶体管、电阻随机存储器及其驱动方法
CN200910195630.8A CN102024494B (zh) 2009-09-11 2009-09-11 绿色晶体管、电阻随机存储器及其驱动方法
US12/861,622 US8208286B2 (en) 2009-09-11 2010-08-23 Green transistor for resistive random access memory and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910195630.8A CN102024494B (zh) 2009-09-11 2009-09-11 绿色晶体管、电阻随机存储器及其驱动方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310277106.1A Division CN103367452B (zh) 2009-09-11 2009-09-11 绿色晶体管、电阻随机存储器及其驱动方法

Publications (2)

Publication Number Publication Date
CN102024494A CN102024494A (zh) 2011-04-20
CN102024494B true CN102024494B (zh) 2014-01-08

Family

ID=43730399

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310277106.1A Active CN103367452B (zh) 2009-09-11 2009-09-11 绿色晶体管、电阻随机存储器及其驱动方法
CN200910195630.8A Expired - Fee Related CN102024494B (zh) 2009-09-11 2009-09-11 绿色晶体管、电阻随机存储器及其驱动方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310277106.1A Active CN103367452B (zh) 2009-09-11 2009-09-11 绿色晶体管、电阻随机存储器及其驱动方法

Country Status (2)

Country Link
US (1) US8208286B2 (zh)
CN (2) CN103367452B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100184803A1 (en) * 2007-03-09 2010-07-22 Link Medicine Corporation Treatment of Lysosomal Storage Diseases
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8315079B2 (en) 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9059705B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Resistive random accessed memory device for FPGA configuration
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9058865B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8754671B2 (en) 2011-07-29 2014-06-17 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
TWI490864B (zh) * 2012-01-18 2015-07-01 Winbond Electronics Corp 電阻式記憶體
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9001552B1 (en) 2012-06-22 2015-04-07 Crossbar, Inc. Programming a RRAM method and apparatus
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8912517B2 (en) * 2012-09-24 2014-12-16 Adesto Technologies Corporation Resistive switching memory
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
KR20150124517A (ko) * 2014-04-28 2015-11-06 에스케이하이닉스 주식회사 전자 장치
US20150380063A1 (en) * 2014-06-29 2015-12-31 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and methods of use
CN109147860B (zh) * 2017-06-27 2020-11-17 华邦电子股份有限公司 存储器存储装置及其测试方法
JP2021036483A (ja) * 2019-08-30 2021-03-04 ソニーセミコンダクタソリューションズ株式会社 メモリチップ及びメモリチップの制御方法
CN112700807B (zh) * 2019-10-23 2024-01-26 中芯国际集成电路制造(上海)有限公司 数据存储方法及电路、装置、可读存储介质
CN111965462B (zh) * 2020-08-24 2023-07-21 中国科学院微电子研究所 用于选通管疲劳特性测试的装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143607A (en) * 1999-08-19 2000-11-07 Taiwan Semiconductor Manufacturing Corp Method for forming flash memory of ETOX-cell programmed by band-to-band tunneling induced substrate hot electron and read by gate induced drain leakage current
CN1938785A (zh) * 2003-11-07 2007-03-28 桑迪士克股份有限公司 使用由栅极引起的接面泄漏电流的快闪存储器编程

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147903A (en) * 1997-12-12 2000-11-14 Matsushita Electronics Corporation Non-volatile semiconductor memory device and method for driving the same
JP2004185755A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性半導体記憶装置
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US8116159B2 (en) * 2005-03-30 2012-02-14 Ovonyx, Inc. Using a bit specific reference level to read a resistive memory
US7577024B2 (en) * 2007-05-25 2009-08-18 Intel Corporation Streaming mode programming in phase change memories
CN101257027A (zh) * 2008-03-25 2008-09-03 上海宏力半导体制造有限公司 纳米硅材料侧壁结构复位闪存及其制作、使用方法
US7940553B2 (en) * 2008-12-30 2011-05-10 Stmicroelectronics S.R.L. Method of storing an indication of whether a memory location in phase change memory needs programming
US8009455B2 (en) * 2009-01-20 2011-08-30 Ovonyx, Inc. Programmable resistance memory
US7894250B2 (en) * 2009-03-17 2011-02-22 Seagate Technology Llc Stuck-at defect condition repair for a non-volatile memory cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143607A (en) * 1999-08-19 2000-11-07 Taiwan Semiconductor Manufacturing Corp Method for forming flash memory of ETOX-cell programmed by band-to-band tunneling induced substrate hot electron and read by gate induced drain leakage current
CN1938785A (zh) * 2003-11-07 2007-03-28 桑迪士克股份有限公司 使用由栅极引起的接面泄漏电流的快闪存储器编程

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Green transistor as a solution to the IC power crisis》;Chenming Hu;《Solid-State and Integrated-Circuit Technology, 2008. ICSICT 2008.9th International Conference on》;20081023;第16－20页 *
Chenming Hu.《Green transistor as a solution to the IC power crisis》.《Solid-State and Integrated-Circuit Technology, 2008. ICSICT 2008.9th International Conference on》.2008,第16－20页.

Also Published As

Publication number Publication date
CN103367452B (zh) 2015-11-25
US20110063888A1 (en) 2011-03-17
CN102024494A (zh) 2011-04-20
US8208286B2 (en) 2012-06-26
CN103367452A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN102024494B (zh) 绿色晶体管、电阻随机存储器及其驱动方法
CN102005242B (zh) 电阻随机存储器及其驱动方法
CN102044289B (zh) 绿色晶体管、纳米硅铁电存储器及其驱动方法
CN101764143B (zh) 磁电阻存储单元、存储器件及操作该存储器件的方法
Wan et al. Progress in Z2-FET 1T-DRAM: Retention time, writing modes, selective array operation, and dual bit storage
US7115901B2 (en) Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
US8315083B2 (en) Techniques for reducing a voltage swing
US7652342B2 (en) Nanotube-based transfer devices and related circuits
Cho et al. Static random access memory characteristics of single-gated feedback field-effect transistors
US5134581A (en) Highly stable semiconductor memory with a small memory cell area
JP6980130B2 (ja) メモリセルの感知
JPS5811105B2 (ja) 半導体メモリ
Uchida et al. Programmable single-electron transistor logic for low-power intelligent Si LSI
US9412439B1 (en) Hybrid TFET-MOSFET circuit design
Gupta et al. 3T-TFET bitcell based TFET-CMOS hybrid SRAM design for ultra-low power applications
Gupta et al. Ultra-compact SRAM design using TFETs for low power low voltage applications
CN102790091B (zh) 绿色晶体管、纳米硅铁电存储器及其驱动方法
US9928891B2 (en) Nonvolatile variable resistance memory circuit which includes magnetic tunnel junction element
Katayama et al. Design and analysis of high-speed random access memory with coulomb blockade charge confinement
US20090310428A1 (en) Mis-transistor-based nonvolatile memory for multilevel data storage
JP3083567B2 (ja) Ｓｒａｍメモリセル
CN104900263B (zh) 存储器及其驱动电路
Reddy et al. Low Power Strain and Dimension Aware SRAM Cell Design Using a New Tunnel FET and Domino Independent Logic
Xiao et al. Design of a novel one transistor-dram based on bulk silicon substrate
Chen et al. A comparative analysis of tunneling FET circuit switching characteristics and SRAM stability and performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140108

Termination date: 20190911