KR101384517B1 - 저항 변화 스위치 기반의 논리 및 메모리 소자 및 그 제조 방법 - Google Patents
저항 변화 스위치 기반의 논리 및 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101384517B1 KR101384517B1 KR1020120001516A KR20120001516A KR101384517B1 KR 101384517 B1 KR101384517 B1 KR 101384517B1 KR 1020120001516 A KR1020120001516 A KR 1020120001516A KR 20120001516 A KR20120001516 A KR 20120001516A KR 101384517 B1 KR101384517 B1 KR 101384517B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- resistance change
- change layer
- switch device
- change switch
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000008859 change Effects 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000002070 nanowire Substances 0.000 claims description 40
- 230000015654 memory Effects 0.000 claims description 17
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 239000002159 nanocrystal Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- -1 vinyl (Vinyl) Chemical group 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 2
- 238000010023 transfer printing Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000011161 development Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 2
- 229920002554 vinyl polymer Polymers 0.000 description 2
- 101001095089 Homo sapiens PML-RARA-regulated adapter molecule 1 Proteins 0.000 description 1
- 102100037019 PML-RARA-regulated adapter molecule 1 Human genes 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 전기적 신호의 입력 조건에 따라 다양한 논리 게이트 구동을 하나의 소자에서 가능하게 하여 프로그램 작동(Programmable Operation) 특성을 가지며 전사 프린팅 방법을 이용하여 플렉서블 기판의 적용을 가능하게 할 수 있는 저항 변화 스위치 소자 및 그 제조 방법에 관한 것이다.
일례로, 기판; 바 형상을 가지며 형성되는 적어도 하나의 제 1 전극; 상기 제 1 전극 상에 형성되는 저항 변화층; 및 상기 저항 변화층 상에 바 형상을 가지며 형성되는 적어도 하나의 제 2 전극을 포함하며, 상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 적어도 하나의 논리 소자가 구현되는 것을 특징으로 하는 저항 변화 스위치 소자가 개시된다.
일례로, 기판; 바 형상을 가지며 형성되는 적어도 하나의 제 1 전극; 상기 제 1 전극 상에 형성되는 저항 변화층; 및 상기 저항 변화층 상에 바 형상을 가지며 형성되는 적어도 하나의 제 2 전극을 포함하며, 상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 적어도 하나의 논리 소자가 구현되는 것을 특징으로 하는 저항 변화 스위치 소자가 개시된다.
Description
본 발명은 저항 변화 스위치 소자 및 그 제조 방법에 관한 것으로, 특히 전기적 신호의 입력 조건에 따라 다양한 논리 게이트 구동을 하나의 소자에서 가능하게 하여 프로그램 작동(Programmable Operation) 특성을 가지며 전사 프린팅 방법을 이용하여 플렉서블 기판의 적용을 가능하게 할 수 있는 저항 변화 스위치 소자 및 그 제조 방법에 관한 것이다.
2016년에 예상되는 22 nm급 메모리 개발 요구는, 신뢰성을 갖춘 소자 개발이라는 측면에서 집적화 한계를 나타내고 있다. 또한 현재 비휘발성 메모리로써 사용되는 플래쉬 메모리는 느린 반응 속도 및 제한된 내구성으로 인해 제한적인 사용 범위를 갖는다. PC(Personal Computer), 휴대용 전자기기 등을 포괄하는 광범위한 용도에서 현재 메모리 기술을 대체하기 위해서는, 고집적 / 저비용 / 빠른 응답속도 / 저전력 특성 모두가 만족되어야 한다. 이러한 특성들을 모두 만족하는 비휘발성 메모리가 개발된다면, PC의 빠른 구동, 에너지 절감, 휴대용 전자기기의 급속한 발달 등이 실현될 수 있다.
현재 개발중인 여러 비휘발성 메모리 중, 강유전체 메모리(ferroelectric random access memory; FRAM) 및 자성변화 메모리(magnetic random access memory; MRAM)는 개발 기간이 짧지 않음에도 불구하고 그 개발 진척이 더디며 여러 필요 요구 조건 중 일부만 만족하는 특성 때문에, 제한된 용도 (Niche Market)로써 활용되고 있다. 실제 광범위한 용도에서 사용될 수 있는 차세대 비휘발성 메모리로써는, 상변화 메모리(phase random access memory; PRAM) 또는 저항 변화 메모리(resistive random access memory; RRAM)가 강하게 주목받고 있다.
현재까지 PRAM이 기술적인 면에서 가장 성숙되었으나, 상전이를 위한 줄히팅 (Joule Heating)의 필요 전류량 때문에 저전력 구동 측면에서 큰 약점을 가진다. 또한 집적화에 따른 소자 크기의 감소시, 열에너지에 의한 인접셀의 영향 (Thermal Crosstalk)도 큰 신뢰성 문제가 있다.
RRAM은 개발기간이 가장 짧음에도 불구하고 강한 잠재력에 의해 큰 관심을 이끌고 있다. 상기 RRAM은 금속 / 절연체 / 금속의 층구조로 구성되며, 교차점(Crosspoint) 어레이에 의해 매우 쉽게 고집적화를 구현하며 및 저비용으로 제조된다. RRAM의 각 셀의 면적은 4f2 (f: 전극 폭 및 간격)으로써 이론상 최대의 집적도를 나타낸다. 또한 RRAM의 반응 속도는 나노초 단위로 플래쉬 메모리와 비교시 1000배 이상의 반응 속도를 가진다. 이러한 RRAM은 PRAM과 비교시 저전력 구동이 가능하며, RRAM에 사용되는 재료는 산화물 / Perovskite / 비정질 Si 등과 같이 광범하여 넓은 재료의 선택폭을 가진다. 이는 RRAM의 개발 마진이 크다는 것을 의미한다. 또한 RRAM은 현재 사용되고 있는 CMOS 기술과의 재료 / 공정 정합성이 다른 소자들보다 더 우수하다.
최근에는 저항 변화 스위치를 논리 소자로써 개발하려는 연구들이 보고되고 있으며, 이 연구들은 beyond CMOS로써의 기술적 잠재성을 보여준다. NIMS에서는 Ag2S와 Pt 사이의 Ag 필라멘트 거동을 이용한 스위치 소자들을 이용하여 AND / OR / NOT 로직 회로를 성공적으로 구성하였음을 2005년 Nature에 발표하였다. 이는 2 Port 저항 변화 스위치가 기존의 3 Port TFT 기술을 대체할 수 있다는 것을 의미한다. 또한 HP에서는 저항 변화 스위치와 CMOS 연동의 Reconfigurable 로직을 구성하였으며, 2009년 Nano . Lett .에 발표하였다. 이는 저항 변화 스위치가 신경 접합부 (Synapse)와 같은 역할을 수행하는 Neuromorphic 시스템으로써의 발전 가능성을 보여준다.
2008년에는 Si 기반 저항 변화 스위치 결과가 Nano . Lett .에 발표되었으며, CVD 공정의 바텀-업(Bottom up) 방법을 이용한 Si / a-Si, Core / Shell 구조의 나노선을 이용하여 제작된 Ag / a-Si / Highly doped c-Si의 구조의 스위치 소자 특성이 보고되었다. 2009년에는 박막 증착 및 E-Beam 패터닝의 탑-다운(Top down) 공정을 이용하여 제작된 2 Gbit/cm2 밀도의 고집적 1 kb (32×32) 어레이 스위칭 소자가 발표되었다. Si 기반 저항 변화 스위치 소자는 일반적인 산화물 계열에 비해 특별한 2가지 특성을 나타내었다. 고전압 필라멘트 형성 과정 없이 초기 구동부터 이력 곡선(hysteresis courve)이 시작되었으며, 이로부터 Si 기반 저항변화 스위치 소자의 재현성 및 수율에 있어 장점이 있다. 또한, Si 기반 저항변화 스위치 소자에서, 한쪽 방향에서 전류가 거의 흐르지 않는 정류 특성이 관찰되었으며, 이는 어레이에서 크로스토크(Crosstalk)를 방지할 수 있는 장점을 가지게 한다. 마지막으로, 기존 Si 기반 CMOS 기술과 재료 및 공정 정합성이 매우 우수할 것으로 기대된다.
본 발명의 목적은 전기적 신호의 입력 조건에 따라 다양한 논리 게이트 구동을 하나의 소자에서 가능하게 하여 프로그램 작동(Programmable Operation) 특성을 가지며 전사 프린팅 방법을 이용하여 플렉서블 기판의 적용을 가능하게 할 수 있는 저항 변화 스위치 소자 및 그 제조 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 저항 변화 스위치 소자는 기판; 바 형상을 가지며 형성되는 적어도 하나의 제 1 전극; 상기 제 1 전극 상에 형성되는 저항 변화층; 및 상기 저항 변화층 상에 바 형상을 가지며 형성되는 적어도 하나의 제 2 전극을 포함하며, 상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 논리 소자의 구동 및 메모리의 구동 중 적어도 어느 하나가 구현되는 것을 특징으로 한다.
상기 논리 소자는 NOT, AND, OR, NAND 및 NOR 게이트 중 선택된 적어도 하나일 수 있다.
상기 논리 소자는 AND 게이트 및 OR 게이트를 포함할 수 있다.
상기 AND 게이트는 상기 제 2 전극의 일측단에 하이 입력 전압이 인가되고 상기 제 2 전극의 타측단에 출력 단자가 연결되며 두 개의 상기 제 1 전극에 제 1 입력 단자와 제 2 입력 단자가 연결되어 형성될 수 있다.
상기 OR 게이트는 상기 제 1 전극의 일측단에 상기 하이 입력 전압 보다 작은 로우 입력 전압이 인가되고 상기 제 1 전극의 타측단에 출력 단자가 연결되며 두 개의 상기 제 2 전극에 제 1 입력 단자와 제 2 입력 단자가 연결되어 형성될 수 있다.
상기 제 1 입력 단자와 제 2 입력 단자에는 O을 나타내는 전압 및 1을 나타내는 전압이 선택적으로 인가될 수 있다.
상기 하이 입력 전압은 1V 내지 20V이고, 상기 로우 입력 전압은 -20V 내지 0V일 수 있다.
상기 논리 소자는 50% 내지 95%의 스윙값을 가질 수 있다.
상기 제 1 전극은 나노 와이어로 형성될 수 있다.
상기 제 1 전극 및 제 2 전극 각각은 Doped Si, Poly-Si, c-Si(crystalline-Si), B-doped Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 선택된 어느 하나를 포함할 수 있다.
상기 제 1 전극은 B가 도핑된 Si로 형성되며, B/Si 비율은 0.00001 at.% 내지 10 at.%일 수 있다.
상기 저항 변화층은 실리콘 계열 물질로 형성될 수 있다.
상기 저항 변화층은 a-Si(amorphous-Si), uc-Si(micro crystalline-Si), SiOx, SiOxNy, SiC, SiGe, Si:H 및 P-doped Si 중 선택된 어느 하나로 형성될 수 있다.
상기 기판은 플라스틱, 스테인레스스틸, 글러브(Glove), 비닐(Vinyl) 및 직물(Fabric) 중 선택된 어느 하나의 플렉서블한 물질로 형성될 수 있다.
상기 제 1 전극은 c-si(crystalline-Si)로 형성되고, 상기 저항 변화층은 a-si(amorphous-Si)로 형성되며, 상기 제 2 전극은 Ag로 형성되고, 상기 저항 변화층과 제 1 전극은 PN 다이오드를 구현할 수 있다.
상기 Ag의 확산 프로파일이 상기 제 1 전극까지 이루어질 수 있다.
상기 저항 변화층에 확산되는 Ag 나노 결정은 0.5nm 내지 100nm의 직경을 가질 수 있다.
상기 제 1 전극과 제 2 전극에 바이어스 전압이 인가되며, 상기 바이어스 전압의 크기는 0V 내지 20V의 전압일 수 있다.
상기 저항 변화 스위치 소자는 101 내지 108의 온/오프 전류비를 가질 수 있다.
상기 적어도 하나의 제 1 전극은 제 1 방향으로 배치되며, 상기 적어도 하나의 제 2 전극은 상기 제 1 방향과 교차하는 제 2 방향으로 배치될 수 있다.
또한, 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 저항 변화 스위치 소자의 제조 방법은 기판 상에 바 형상을 가지는 적어도 하나의 제 1 전극을 형성하는 제 1 전극 형성 단계; 상기 제 1 전극 상에 저항 변화층을 형성하는 저항 변화층 형성 단계; 및 상기 저항 변화층 상에 바 형상을 가지는 적어도 하나의 제 2 전극을 형성하는 제 2 전극 형성 단계를 포함하며, 상기 제 1 전극 형성 단계는 웨이퍼에 나노 와이어를 형성한 후 상기 기판에 상기 나노 와이어를 전사시키는 것을 특징으로 한다.
상기 제 1 전극 형성 단계는 평평부와, 상기 평평부 상에 형성된 돌출 패턴을 포함하고, 상기 돌출 패턴에 실리콘 산화막이 형성된 상기 웨이퍼를 준비하는 과정; 상기 웨이퍼를 식각하여 상기 웨이퍼에 역삼각 단면을 가지는 나노 와이어 패턴을 형성하는 과정; 및 상기 역삼각 단면을 가지는 나노 와이어 패턴을 상기 기판에 전사시켜 삼각 단면을 가지는 상기 나노 와이어를 형성시키는 과정을 포함할 수 있다.
상기 역삼각 단면을 가지는 나노 와이어 패턴의 형성은 이방성 식각 용액을 이용한 습식 식각에 의해 이루어지며, 상기 역삼각 단면을 가지는 나노 와이어 패턴의 전사는 프린팅 방법에 의해 이루어질 수 있다.
상기 저항 변화층 형성 단계는 실리콘 계열 물질을 사용하여 스퍼터링 방법에 의해 이루어질 수 있다.
상기 제 2 전극 형성 단계는 스퍼터링 방법을 이용하여 전도성 물질을 상기 저항 변화층에 증착한 후 및 패터닝하여 이루어질 수 있다.
본 발명의 실시예에 따른 저항 변화 스위치 소자는 바 형태로 형성되는 제 1 전극과 제 2 전극을 이용한 전기적 신호의 입력 조건에 따라 하나의 소자에서 AND, OR, NOT, NAND, NOR 게이트 등의 다양한 논리 게이트 구동을 가능하게 하여 프로그램 작동(Programmable Operation) 특성을 가짐으로써, 고성능의 저항 변화 논리 소자를 실현시킬 수 있다.
본 발명의 실시예에 따른 저항 변화 스위치 소자는 플렉서블 물질로 형성되는 기판의 적용을 가능하게 하여 플렉서블한 형태의 차세대 메모리 및 논리 소자에 적용 가능할 수 있다.
또한, 상기와 같이 본 발명의 실시예에 따른 저항 변화 스위치 소자의 제조 방법은 별도의 웨이퍼에 나노 와이어를 형성한 후 기판에 프린팅 방법을 이용하여 전사시킴으로써, 플렉서블한 물질로 형성되는 기판에 나노 와이어의 형성을 가능하게 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 스위치 소자의 개략적인 사시도이다.
도 2는 도 1의 저항 변화 스위치 소자가 평평한 상태(flat)와 구부러진 상태(bent)일 때의 전압에 대한 전류 특성을 보여주는 실험 결과 그래프이다.
도 3은 도 1의 저항 변화 스위치 소자의 유지(retention) 특성을 보여주는 실험 결과 그래프이다.
도 4a는 도 1의 저항 변화 스위치 소자가 on 상태일 때 중 제 1 전극, 저항 변화층 및 제 2 전극의 계면을 보여주는 사진이며, 도 4b는 도 4a의 퓨리에 변환 회절 패턴을 보여주는 사진이고, 도 4c는 도 4a의 SIMS 프로파일을 보여주는 그래프이다.
도 5a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자의 개략도이고, 도 5b는 도 5a의 2×2 어레이 논리 소자의 광학 사진이다.
도 6a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자가 AND 게이트로 구동되는 구조를 구체적으로 보여주는 회로도이고, 도 6b는 도 6a 회로의 구동 결과를 보여주는 그래프이다.
도 7a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자가 OR 게이트로 구동되는 구조를 구체적으로 보여주는 회로도이고, 도 7b는 도 7a 회로의 구동 결과를 보여주는 그래프이다.
도 8a는 도 7a의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자가 평평한 상태(flat)와 구부러진 상태(bent)일 때의 출력 특성을 보여주며, 도 8b는 7a의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자에 대해 구부림 횟수에 따른 로직 스윙값의 변화를 보여주는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 저항 변화 스위치 소자의 제조 방법을 보여주는 플로우 챠트이다.
도 10a 내지 도 10c는 도 9의 제 1 전극 형성 단계를 보여주는 사시도들이다.
도 2는 도 1의 저항 변화 스위치 소자가 평평한 상태(flat)와 구부러진 상태(bent)일 때의 전압에 대한 전류 특성을 보여주는 실험 결과 그래프이다.
도 3은 도 1의 저항 변화 스위치 소자의 유지(retention) 특성을 보여주는 실험 결과 그래프이다.
도 4a는 도 1의 저항 변화 스위치 소자가 on 상태일 때 중 제 1 전극, 저항 변화층 및 제 2 전극의 계면을 보여주는 사진이며, 도 4b는 도 4a의 퓨리에 변환 회절 패턴을 보여주는 사진이고, 도 4c는 도 4a의 SIMS 프로파일을 보여주는 그래프이다.
도 5a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자의 개략도이고, 도 5b는 도 5a의 2×2 어레이 논리 소자의 광학 사진이다.
도 6a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자가 AND 게이트로 구동되는 구조를 구체적으로 보여주는 회로도이고, 도 6b는 도 6a 회로의 구동 결과를 보여주는 그래프이다.
도 7a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자가 OR 게이트로 구동되는 구조를 구체적으로 보여주는 회로도이고, 도 7b는 도 7a 회로의 구동 결과를 보여주는 그래프이다.
도 8a는 도 7a의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자가 평평한 상태(flat)와 구부러진 상태(bent)일 때의 출력 특성을 보여주며, 도 8b는 7a의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자에 대해 구부림 횟수에 따른 로직 스윙값의 변화를 보여주는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 저항 변화 스위치 소자의 제조 방법을 보여주는 플로우 챠트이다.
도 10a 내지 도 10c는 도 9의 제 1 전극 형성 단계를 보여주는 사시도들이다.
이하 도면을 참조하면서 본 발명의 실시예를 통해 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 스위치 소자의 대략적인 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 저항 변화 스위치 소자(100)는 기판(110), 적어도 하나의 제 1 전극(120), 저항 변화층(130), 및 적어도 하나의 제 2 전극(140)을 포함한다. 위와 같은 저항 변화 스위치 소자(100)는 저항 변화를 이용한 온/오프 특성에 의해 비휘발성 메모리 소자를 구현할 수 있다. 여기서, 상기 제 1 전극(120)에는 -20V 내지 0V의 로우 입력 전압이 인가되고, 제 2 전극(140)에는 1V 내지 20V의 하이 입력 전압이 인가되며, 상기 제 1 전극(120)과 제 2 전극(140)의 바이어스 전압의 크기는 0V 내지 20V일 수 있다.
이하에서는 위와 같은 저항 변화 스위치 소자(100)의 구성에 대해 자세히 설명하기로 한다.
상기 기판(110)은 통상의 반도체 소자에 적용되는 것이면 어느 것이든 가능하며, 예를 들어 플라스틱, 스테인레스스틸, 글러브(Glove), 비닐(Vinyl) 및 직물(Fabric) 중 선택된 어느 하나의 플렉서블 물질로 형성될 수 있다.
상기 적어도 하나의 제 1 전극(120)은 바(bar) 형상을 가지며 형성되고, 기판(110) 상에 제 1 방향으로 배치된다. 여기서, 상기 제 1 전극(120)은 전도성 물질, 예를 들어 Doped Si, Poly-Si, c-Si(crystalline-Si), B-doped Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 선택된 어느 하나를 포함하는 물질을 이용한 나노 와이어로 형성된다. 상기 나노 와이어는 1차원 구조로 얇은 크기를 가져, 제 1 전극(120)을 다수개 형성시키는 데 유리하다. 또한, 상기 나노 와이어는 높은 전기적 특성을 가지며 벤딩에 크게 영향받지 않아, 플렉서블 물질로 형성되는 기판(110)에 적용되기 용이하다. 여기서, 상기 나노 와이어는 플렉서블 물질로 형성되는 기판(110)에 제조 공정상 직접 형성되기 어렵기 때문에, 별도의 웨이퍼를 이용하여 형성된 후 기판(110)에 프린팅 방법을 이용하여 전사될 수 있다.
상기 저항 변화층(130)은 적어도 하나의 제 1 전극(120) 상에 형성된다. 상기 저항 변화층(130)은 제 1 전극(120)과 제 2 전극(140)에 인가되는 바이어스 전압에 의해 저저항 또는 고저항 상태로 변해, 저항 변화 스위치 소자(100)가 온/오프 특성을 가지게 하도록 한다. 상기 저항 변화층(130)은 저항 변화를 일으킬 수 있는 실리콘 계열 물질, 예를 들어 Binary oxide, Ternary oxide, Chalcogenide, Pr1XCaXMnO3, SrTiO3, SrZrO3, HfO2, ZnOS 및 ZnOS:Mn 중 선택된 어느 하나로 형성될 수 있다. 상기 저항 변화층(130)은 스퍼터링 방법에 의해 형성될 수 있다.
상기 적어도 하나의 제 2 전극(140)은 바(bar) 형상을 가지며 형성되고, 저항 변화층(130) 상에 제 1 방향과 교차하는 제 2 방향으로 배치된다. 상기 제 2 전극(140)은 전도성 물질, 예를 들어 Doped Si, Poly-Si, c-Si(crystalline-Si), B-doped Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 선택된 어느 하나를 포함하는 물질로 형성될 수 있다. 상기 적어도 하나의 제 2 전극(140)은 스퍼터링 방법에 의해 전도성 물질을 저항 변화층(130) 상에 증착한 후, 패터닝하여 형성될 수 있다.
다음은 도 1의 저항 변화 스위치 소자(100)가 평평한 상태(flat)와 구부러진 상태(bent)일 때의 전압에 대한 전류 특성과, 유지(retention) 특성과, on 상태일 때 구동 특성에 대해 살펴보기로 한다.
도 2는 도 1의 저항 변화 스위치 소자가 평평한 상태(flat)와 구부러진 상태(bent)일 때의 전압에 대한 전류 특성을 보여주는 실험 결과 그래프이며, 도 3은 도 1의 저항 변화 스위치 소자의 유지(retention) 특성을 보여주는 실험 결과 그래프이고, 도 4a는 도 1의 저항 변화 스위치 소자가 on 상태일 때 중 제 1 전극, 저항 변화층 및 제 2 전극의 계면을 보여주는 사진이며, 도 4b는 도 4a의 퓨리에 변환 회절 패턴을 보여주는 사진이고, 도 4c는 도 4a의 SIMS 프로파일을 보여주는 그래프이다.
도 2 내지 도 4b의 실험 결과는, 제 1 전극(120)은 c-Si을 이용한 나노 와이어로 형성되며, 저항 변화층(130)은 a-Si로 형성되고, 제 2 전극(140)은 Ag로 형성된 저항 변화 스위치 소자(100)에서 이루어진 결과이다. 여기서, c-Si에는 B가 도핑되었으며, B/Si 비율은 0.00001 at.% 내지 10 at.% 이다.
먼저, 도 2를 참조하면 상기 저항 변화 스위치 소자(100)가 평평한 상태(flat)일때와 구부러진 상태(bent)일 때 전압에 대한 전류 특성에 대한 변화가 거의 없음을 알 수 있다. 이는 상기 저항 변화 스위치 소자(100)가 벤딩에 크게 영향받지 않는 나노 와이어로 형성된 제 1 전극(120)을 포함하여 형성된 것으로 볼 수 있다.
그리고, 도 3을 참조하면, 상기 저항 변화 스위치 소자(100)의 on 상태에서 101 초부터 103초까지 약 10-5A의 전류가 유지되고, 저항 변화 스위치 소자(100)의 off 상태에서 약 10-12A의 전류가 유지되고 있다. 이는 저항 변화 스위치 소자(100)의 정보가 거의 손실 없이 저장되어 정보 기억 능력이 높음을 보여준다. 여기서, 상기 저항 변화 스위치 소자(100)의 온/오프 전류비는 101 내지 108일 수 있다.
그리고, 도 4a를 참조하면, 상기 저항 변화 스위치 소자(100)가 on 상태일 때 Ag 나노 결정이 a-Si에 유입된 것을 보여준다. 여기서, 상기 저항 변화 스위치 소자(100)는 바이어스 전압이 인가될 때 Ag 나노 결정이 a-Si로 유입되어 저항 변화층(130)이 전류가 흐르는 상태가 됨으로써 제 2 전극(140)에서 제 1 전극(120)으로 전류가 흐르는 on 상태의 구동을 하는 소자이다. 그리고, a-Si로 형성되는 저항 변화층(130)과 c-Si로 형성되는 제 1 전극(140)은 PN 다이오드 역할을 함으로써, 제 2 전극(140)에서 제 1 전극(120)으로 전류가 흐르게 하여 원하지 않게 제 1 전극(120)에서 제 2 전극(140)으로 전류가 흘러 누설 전류가 발생하는 것을 방지할 수 있다.
도 4b를 참조하면, a-Si에 의한 링 패턴과 Ag 나노 결정에 의한 퓨리에 변환 회절 패턴에 의해서도 상기 저항 변화 스위치 소자(100)가 on 상태일 때 Ag 나노 결정이 a-Si에 유입된 것을 보여준다. 도 4c를 참조하면, 상기 저항 변화 스위치 소자(100)의 SIMS(Secondary Ion Mass spectrometry) 프로파일은 Ag 나노 결정이 c-Si 까지 확산됨을 알 수 있다. 한편 도시되지 않았지만, a-Si로 형성되는 저항 변화층(130)에 확산되는 Ag 나노 결정이 0.5nm 내지 100nm의 직경을 가진다.
다음은 상기와 같은 저항 변화 스위치 소자(100)를 이용하여 논리 소자를 개략적으로 구현한 예에 대해 설명하기로 한다.
도 5a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자의 개략도이고, 도 5b는 도 5a의 2×2 어레이 논리 소자의 광학 사진이다.
도 5a를 참조하면, 하나의 저항 변화 스위치 소자(100)에서 제 1 전극(120)가 제 2 전극(140)의 단자를 통한 전기적 신호의 입력 조건에 따라 논리 소자, 예를 들어 AND 게이트의 구동(A∩B)과 OR 게이트의 구동(A∪B)이 구현됨을 알 수 있다. 한편, 도 5b를 참조하면, Al 패드(Al pad)들이 실리콘 나노 와이어(Si NW)의 양쪽 끝에 증착됨을 알 수 있다.
다음은 저항 변화 스위치 소자(100)를 이용하여 논리 소자를 구현한 구체적인 예에 대해 설명하기로 한다.
첫 번째로, 저항 변화 스위치 소자(100)를 이용하여 AND 게이트를 구현한 예에 대해 설명하기로 한다.
도 6a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자에서 AND 게이트로 구동되는 구조를 구체적으로 보여주는 회로도이고, 도 6b는 도 6a 회로의 구동 결과를 보여주는 그래프이다.
도 6a를 참조하면, 저항 변화 스위치 소자(100)에서 AND 게이트를 구동시키기 위해서는 2 개의 제 1 전극(120)에 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)가 각각 연결되고, 제 2 전극(140)의 일측단에 하이 입력 전압 예를 들어 8V가 인가되며, 제 2 전극(140)의 타측단에 출력 단자(Vout)가 연결된다. 여기서, 상기 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에는 0V(0을 나타내는 전압) 및 8V(1을 나타내는 전압)가 선택적으로 인가될 수 있다. 한편, 상기 제 2 전극(140)의 일측단에는 전압 분배를 위한 분배 저항(1MΩ)이 더 연결될 수 있다.
도 6b를 참조하면, 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에 0V(0을 나타내는 전압)와 0V(0을 나타내는 전압)가 입력되면, 출력 단자(Vout)로 약 2V가 출력된다. 그리고, 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에 0V(0을 나타내는 전압)와 8V(1을 나타내는 전압)가 입력되면, 출력 단자(Vout)로 약 2V가 출력된다. 그리고, 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에 8V(1을 나타내는 전압)와 0V(0을 나타내는 전압)가 입력되면, 출력 단자(Vout)로 약 2V가 출력된다. 그리고, 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에 8V(1을 나타내는 전압)와 8V(1을 나타내는 전압)가 입력되면, 출력 단자(Vout)로 약 8V가 출력된다. 이로부터 저항 변화 스위치 소자(100)를 이용하여 AND 게이트 소자를 구현할 수 있음을 알 수 있다.
두 번째로, 저항 변화 스위치 소자(100)를 이용하여 OR 게이트를 구현한 예에 대해 설명하기로 한다.
도 7a는 도 1의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자가 OR 게이트로 구동되는 구조를 구체적으로 보여주는 회로도이고, 도 7b는 도 7a 회로의 구동 결과를 보여주는 그래프이며, 도 8a는 도 7a의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자가 평평한 상태(flat)와 구부러진 상태(bent)일 때의 출력 특성을 보여주며, 도 8b는 7a의 저항 변화 스위치 소자를 이용한 2×2 어레이 논리 소자에 대해 구부림 횟수에 따른 로직 스윙값의 변화를 보여주는 그래프이다.
도 7a를 참조하면, 저항 변화 스위치 소자(100)에서 OR 게이트를 구동시키기 위해서는 2 개의 제 2 전극(140)에 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)가 각각 연결되고, 제 1 전극(120)의 일측단에 하이 입력 전압 보다 작은 로우 입력 전압, 예를 들어 0V가 인가되며, 제 1 전극(120)의 타측단에 출력 단자(Vout)가 연결된다. 여기서, 상기 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에는 0V(0을 나타내는 전압) 및 8V(1을 나타내는 전압)가 선택적으로 인가될 수 있다.
도 7b를 참조하면, 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에 0V(0을 나타내는 전압)와 0V(0을 나타내는 전압)가 입력되면, 출력 단자(Vout)로 0V가 출력된다. 그리고, 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에 0V(0을 나타내는 전압)와 8V(1을 나타내는 전압)가 입력되면, 출력 단자(Vout)로 약 6V가 출력된다. 그리고, 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에 8V(1을 나타내는 전압)와 0V(0을 나타내는 전압)가 입력되면, 출력 단자(Vout)로 약 6V가 출력된다. 그리고, 제 1 입력 단자(Vin1)와 제 2 입력 단자(Vin2)에 8V(1을 나타내는 전압)와 8V(1을 나타내는 전압)가 입력되면, 출력 단자(Vout)로 약 6V가 출력된다. 이로부터 저항 변화 스위치 소자(100)를 이용하여 OR 게이트 소자를 구현할 수 있음을 알 수 있다. 한편, 저항 변화 스위치 소자(100)가 OR 게이트 소자로 구현된 경우에 제 1 전극(120)에 분배 저항을 연결하지 않더라도 전압 분배가 이루어짐을 알 수 있다. 이는 나노 와이어로 형성되는 제 1 전극(120)이 전극으로서의 역할뿐 아니라 전압 분배를 위한 분배 저항으로서의 역할도 하는 것으로 볼 수 있다.
도 8a를 참조하면, OR 게이트로 구현된 저항 변화 스위치 소자(100)가 평평한 상태(flat)일때와 구부러진 상태(bent)일 때 출력 전압이 거의 변화지 않음을 알 수 있다. 또한, 도 8b를 참조하면, OR 게이트로 구현된 저항 변화 스위치 소자(100)가 1000번의 구부림 횟수에도 로직 스윙값(출력 전압 윈도우/입력 전압 윈도우)이 거의 변화지 않음을 알 수 있다. 여기서, OR 게이트로 구현된 저항 변화 스위치 소자(100)의 로직 스윙값은 약 80%이다.
한편, 본 발명에서는 저항 변화 스위치 소자(100)가 AND 게이트 또는 OR 게이트로 구현된 것만 설명되었지만, 다른 게이트 예를 들어 NOT, NAND, NOR 게이트로 구현될 수 있다. 그리고, NOT, NAND, AND, NOR 게이트로 구현된 저항 변화 스위치 소자의 로직 스윙값은 약 50% 내지 약 90%일 수 있다
상기와 같이 본 발명의 일 실시예에 따른 저항 변화 스위치 소자(100)는 바 형태로 형성되는 제 1 전극(120)과 제 2 전극(140)을 이용하여 전기적 신호의 입력 조건에 따라 하나의 소자에서 AND, OR, NOT, NAND, NOR 게이트 등의 다양한 논리 게이트 구동을 가능하게 하여 프로그램 작동(Programmable Operation) 특성을 가짐으로써, 고성능의 저항 변화 논리 소자를 실현시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 저항 변화 스위치 소자(100)는 플렉서블 물질로 형성되는 기판(110)의 적용을 가능하게 하여 플렉서블한 형태의 차세대 메모리 및 논리 소자에 적용 가능할 수 있다.
다음은 본 발명의 일 실시예에 따른 저항 변화 스위치 소자의 제조 방법에 대해 설명하기로 한다.
도 9는 본 발명의 일 실시예에 따른 저항 변화 스위치 소자의 제조 방법을 보여주는 플로우 챠트이고, 도 10a 내지 도 10c는 도 9의 제 1 전극 형성 단계를 보여주는 사시도들이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 저항 변화 스위치 소자의 제제조 방법은 제 1 전극 형성 단계(S1), 저항 변화층 형성 단계(S2) 및 제 2 형성 단계를 포함한다.
상기 제 1 전극 형성 단계(S1)는 기판(도 1의 110) 상에 적어도 하나의 제 1 전극(도 1의 120)을 형성하는 단계이다. 여기서, 상기 제 1 전극(120)은 프린팅 방법을 이용한 전사에 의해 기판(110) 상에 나노 와이어로 형성된다. 이러한 제 1 전극 형성 단계(S1)에 대해 구체적으로 설명하면 다음과 같다. 아래에서는, 제 1 전극(120)이 예를 들어 c-Si를 이용한 나노 와이어로 형성되는 것으로 설명하기로 한다.
먼저, 도 10a를 참조하면 상기 제 1 전극 형성 단계(S1)에서 평평부(11)와 평평부(11) 상에 형성된 돌출 패턴(12)을 포함하며 돌출 패턴(12) 상에 실리콘 산화막이 형성된 실리콘 웨이퍼(10)가 준비된다. 여기서, 상기 돌출 패턴(12)과 실리콘 산화막(20)은 완성되는 제 1 전극과 동일한 패턴이며 ICP(inductively coupled plasma)를 이용한 건식 식각에 의해 형성될 수 있다. 그리고, 상기 실리콘 웨이퍼(10)는 P형으로 도핑되며 100 방향의 결정 방향을 가지는 실리콘 웨이퍼일 수 있다.
그리고, 도 10b를 참조하면 상기 제 1 전극 형성 단계(S1)에서 실리콘 웨이퍼(10)가 식각된 돌출 패턴(12a) 중 식각된 실리콘 산화막(20a)의 하부에 역삼각 단면 형상을 가지는 나노 와이어 패턴(30)이 형성된다. 여기서, 상기 실리콘 웨이퍼(10)의 식각은 이방성 식각 용액, 예를 들어 TMAH(tetra methyl ammonium hydroxide) 식각 용액을 이용한 습식 식각에 의해 이루어질 수 있다. 상기 역삼각 단면 형상을 가지는 나노 와이어 패턴(30)은 이방성 식각이 실리콘 웨이퍼(10)의 결정 방향으로 이루어져 형성되는 것이다.
그리고, 도 10c를 참조하면 상기 제 1 전극 형성 단계(S1)에서 실리콘 웨이퍼(10)에 형성된 역삼각 단면 형상을 가지는 나노 와이어 패턴(30)이 기판(110)에 프린트 방법을 이용하여 전사된다. 그럼, 기판(110) 상에 삼각 단면을 형상을 가지는 나노 와이어를 가지는 제 1 전극(120)이 형성된다.
상기 저항 변화층 형성 단계(S2)는 제 1 전극(120) 상에 저항 변화층(도 1의 130)을 형성하는 단계이다. 상기 저항 변화층(130)은 스퍼터링 방법에 의해 형성될 수 있다.
상기 제 2 전극 형성 단계(S3)는 저항 변화층(130) 상에 바 형상을 가지는 적어도 하나의 제 2 전극(도 1의 140)을 형성하는 단계이다. 상기 제 2 전극(140)은 전도성 물질을 증착하고, 패터닝하여 형성될 수 있다.
상기와 같이 본 발명의 일 실시예에 따른 저항 변화 스위치 소자의 제조 방법은 별도의 실리콘 웨이퍼(10)에 나노 와이어를 형성한 후 기판(110)에 프린팅 방법을 이용하여 전사시킴으로써, 플렉서블한 물질로 형성되는 기판(110)에 삼각 단면을 가지는 나노 와이어의 형성을 가능하게 할 수 있다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
100: 저항 변화 스위치 소자 110: 기판
120: 적어도 하나의 제 1 저항 130: 저항 변화층
140: 적어도 하나의 제 2 저항
120: 적어도 하나의 제 1 저항 130: 저항 변화층
140: 적어도 하나의 제 2 저항
Claims (25)
- 기판;
바 형상을 가지며 형성되고 삼각 단면을 가지는 나노와이어로 형성되는 복수의 제 1 전극;
상기 제 1 전극 상에 형성되는 저항 변화층; 및
상기 저항 변화층 상에 바 형상을 가지며 형성되는 복수의 제 2 전극을 포함하며,
상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 논리 소자의 구동 및 메모리의 구동 중 적어도 어느 하나가 구현되는 저항 변화 스위치 소자. - 제 1 항에 있어서,
상기 논리 소자는 NOT, AND, OR, NAND 및 NOR 게이트 중 선택된 적어도 하나인 것을 특징으로 하는 저항 변화 스위치 소자. - 제 1 항에 있어서,
상기 논리 소자는 AND 게이트 및 OR 게이트를 포함하는 것을 특징으로 하는 저항 변화 스위치 소자. - 기판;
바 형상을 가지며 형성되는 복수의 제 1 전극;
상기 제 1 전극 상에 형성되는 저항 변화층; 및
상기 저항 변화층 상에 바 형상을 가지며 형성되는 복수의 제 2 전극을 포함하며,
상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 논리 소자의 구동 및 메모리의 구동 중 적어도 어느 하나가 구현되는 저항 변화 스위치 소자로서,
상기 논리 소자는 AND 게이트 및 OR 게이트를 포함하며,
상기 AND 게이트는 상기 제 2 전극의 일측단에 하이 입력 전압이 인가되고 상기 제 2 전극의 타측단에 출력 단자가 연결되며 두 개의 상기 제 1 전극에 제 1 입력 단자와 제 2 입력 단자가 연결되어 형성되는 것을 특징으로 하는 저항 변화 스위치 소자. - 제 4 항에 있어서,
상기 OR 게이트는 상기 제 1 전극의 일측단에 상기 하이 입력 전압 보다 작은 로우 입력 전압이 인가되고 상기 제 1 전극의 타측단에 출력 단자가 연결되며 두 개의 상기 제 2 전극에 제 1 입력 단자와 제 2 입력 단자가 연결되어 형성되는 것을 특징으로 하는 저항 변화 스위치 소자. - 제 5 항에 있어서,
상기 제 1 입력 단자와 제 2 입력 단자에는 O을 나타내는 전압 및 1을 나타내는 전압이 선택적으로 인가되는 것을 특징으로 하는 저항 변화 스위치 소자. - 제 5 항에 있어서,
상기 하이 입력 전압은 1V 내지 20V이고,
상기 로우 입력 전압은 -20V 내지 0V인 것을 특징으로 하는 저항 변화 스위치 소자. - 기판;
바 형상을 가지며 형성되는 복수의 제 1 전극;
상기 제 1 전극 상에 형성되는 저항 변화층; 및
상기 저항 변화층 상에 바 형상을 가지며 형성되는 복수의 제 2 전극을 포함하며,
상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 논리 소자의 구동 및 메모리의 구동 중 적어도 어느 하나가 구현되는 저항 변화 스위치 소자로서,
상기 논리 소자는 NOT, AND, OR, NAND 및 NOR 게이트 중 선택된 적어도 하나이며,
상기 논리 소자는 50% 내지 95%의 스윙값을 가지는 것을 특징으로 하는 저항 변화 스위치 소자. - 삭제
- 제 1 항에 있어서,
상기 제 1 전극 및 제 2 전극 각각은 Doped Si, Poly-Si, c-Si(crystalline-Si), B-doped Si, Ag, Cu, Pt, Au, Al, ITO, Ni, Ti, W 및 TiN 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 저항 변화 스위치 소자. - 기판;
바 형상을 가지며 형성되는 복수의 제 1 전극;
상기 제 1 전극 상에 형성되는 저항 변화층; 및
상기 저항 변화층 상에 바 형상을 가지며 형성되는 복수의 제 2 전극을 포함하며,
상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 논리 소자의 구동 및 메모리의 구동 중 적어도 어느 하나가 구현되는 저항 변화 스위치 소자로서,
상기 제 1 전극은 B가 도핑된 Si로 형성되며,
B/Si 비율은 0.00001% 내지 10%인 것을 특징으로 하는 저항 변화 스위치 소자. - 제 1 항에 있어서,
상기 저항 변화층은 실리콘 계열 물질로 형성되는 것을 특징으로 하는 저항 변화 스위치 소자. - 제 1 항에 있어서,
상기 저항 변화층은 a-Si(amorphous-Si), uc-Si(micro crystalline-Si), SiOx, SiOxNy, SiC, SiGe, Si:H 및 P-doped Si 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 저항 변화 스위치 소자. - 제 1 항에 있어서,
상기 기판은 플라스틱, 스테인레스스틸, 글러브(Glove), 비닐(Vinyl) 및 직물(Fabric) 중 선택된 어느 하나의 플렉서블한 물질로 형성되는 것을 특징으로 하는 저항 변화 스위치 소자. - 기판;
바 형상을 가지며 형성되는 복수의 제 1 전극;
상기 제 1 전극 상에 형성되는 저항 변화층; 및
상기 저항 변화층 상에 바 형상을 가지며 형성되는 복수의 제 2 전극을 포함하며,
상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 논리 소자의 구동 및 메모리의 구동 중 적어도 어느 하나가 구현되는 저항 변화 스위치 소자로서,
상기 제 1 전극은 c-si(crystalline-Si)로 형성되고,
상기 저항 변화층은 a-si(amorphous-Si)로 형성되며,
상기 제 2 전극은 Ag로 형성되고,
상기 저항 변화층과 제 1 전극은 PN 다이오드를 구현하는 것을 특징으로 하는 저항 변화 스위치 소자. - 제 15 항에 있어서,
상기 Ag의 확산 프로파일이 상기 제 1 전극까지 이루어지는 것을 특징으로 하는 저항 변화 스위치 소자. - 제 16 항에 있어서,
상기 저항 변화층에 확산되는 Ag 나노 결정은 0.5nm 내지 100nm의 직경을 가지는 것을 특징으로 하는 저항 변화 스위치 소자. - 기판;
바 형상을 가지며 형성되는 복수의 제 1 전극;
상기 제 1 전극 상에 형성되는 저항 변화층; 및
상기 저항 변화층 상에 바 형상을 가지며 형성되는 복수의 제 2 전극을 포함하며,
상기 제 1 전극 및 제 2 전극의 단자를 통한 전기적 신호의 입력 조건에 따라 논리 소자의 구동 및 메모리의 구동 중 적어도 어느 하나가 구현되는 저항 변화 스위치 소자로서,
상기 제 1 전극과 제 2 전극에 바이어스 전압이 인가되며,
상기 바이어스 전압의 크기는 0V 내지 20V의 전압인 것을 특징으로 하는 저항 변화 스위치 소자. - 삭제
- 제 1 항에 있어서,
상기 적어도 하나의 제 1 전극은 제 1 방향으로 배치되며,
상기 적어도 하나의 제 2 전극은 상기 제 1 방향과 교차하는 제 2 방향으로 배치되는 것을 특징으로 하는 저항 변화 스위치 소자. - 삭제
- 기판 상에 바 형상을 가지는 적어도 하나의 제 1 전극을 형성하는 제 1 전극 형성 단계;
상기 제 1 전극 상에 저항 변화층을 형성하는 저항 변화층 형성 단계; 및
상기 저항 변화층 상에 바 형상을 가지는 적어도 하나의 제 2 전극을 형성하는 제 2 전극 형성 단계를 포함하며,
상기 제 1 전극 형성 단계는 웨이퍼에 나노 와이어를 형성한 후 상기 기판에 상기 나노 와이어를 전사시키는저항 변화 스위치 소자의 제조 방법으로서,
상기 제 1 전극 형성 단계는
평평부와, 상기 평평부 상에 형성된 돌출 패턴을 포함하고, 상기 돌출 패턴에 실리콘 산화막이 형성된 상기 웨이퍼를 준비하는 과정;
상기 웨이퍼를 식각하여 상기 웨이퍼에 역삼각 단면을 가지는 나노 와이어 패턴을 형성하는 과정; 및
상기 역삼각 단면을 가지는 나노 와이어 패턴을 상기 기판에 전사시켜 삼각 단면을 가지는 상기 나노 와이어를 형성시키는 과정을 포함하는 것을 특징으로 하는 저항 변화 스위치 소자의 제조 방법. - 제 22 항에 있어서,
상기 역삼각 단면을 가지는 나노 와이어 패턴의 형성은 이방성 식각 용액을 이용한 습식 식각에 의해 이루어지며, 상기 역삼각 단면을 가지는 나노 와이어 패턴의 전사는 프린팅 방법에 의해 이루어지는 것을 특징으로 하는 저항 변화 스위치 소자의 제조 방법. - 기판 상에 바 형상을 가지는 적어도 하나의 제 1 전극을 형성하는 제 1 전극 형성 단계;
상기 제 1 전극 상에 저항 변화층을 형성하는 저항 변화층 형성 단계; 및
상기 저항 변화층 상에 바 형상을 가지는 적어도 하나의 제 2 전극을 형성하는 제 2 전극 형성 단계를 포함하며,
상기 제 1 전극 형성 단계는 웨이퍼에 나노 와이어를 형성한 후 상기 기판에 상기 나노 와이어를 전사시키는저항 변화 스위치 소자의 제조 방법으로서,
상기 저항 변화층 형성 단계는 실리콘 계열 물질을 사용하여 스퍼터링 방법에 의해 이루어지는 것을 특징으로 하는 저항 변화 스위치 소자의 제조 방법. - 기판 상에 바 형상을 가지는 적어도 하나의 제 1 전극을 형성하는 제 1 전극 형성 단계;
상기 제 1 전극 상에 저항 변화층을 형성하는 저항 변화층 형성 단계; 및
상기 저항 변화층 상에 바 형상을 가지는 적어도 하나의 제 2 전극을 형성하는 제 2 전극 형성 단계를 포함하며,
상기 제 1 전극 형성 단계는 웨이퍼에 나노 와이어를 형성한 후 상기 기판에 상기 나노 와이어를 전사시키는저항 변화 스위치 소자의 제조 방법으로서,
상기 제 2 전극 형성 단계는 스퍼터링 방법을 이용하여 전도성 물질을 상기 저항 변화층에 증착한 후 및 패터닝하여 이루어지는 것을 특징으로 하는 저항 변화 스위치 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120001516A KR101384517B1 (ko) | 2012-01-05 | 2012-01-05 | 저항 변화 스위치 기반의 논리 및 메모리 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120001516A KR101384517B1 (ko) | 2012-01-05 | 2012-01-05 | 저항 변화 스위치 기반의 논리 및 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130080622A KR20130080622A (ko) | 2013-07-15 |
| KR101384517B1 true KR101384517B1 (ko) | 2014-04-11 |
Family
ID=48992677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120001516A KR101384517B1 (ko) | 2012-01-05 | 2012-01-05 | 저항 변화 스위치 기반의 논리 및 메모리 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101384517B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108027898B (zh) * | 2015-07-13 | 2022-09-02 | 加利福尼亚大学董事会 | 自组织逻辑门和电路以及利用自组织电路解决的复杂问题 |
| KR101907039B1 (ko) * | 2016-11-04 | 2018-12-05 | 한국과학기술연구원 | 신뢰성 있는 동작 지표, 소자 간 균일성 및 다중 레벨 데이터 저장 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100740531B1 (ko) | 2005-09-22 | 2007-07-18 | 전자부품연구원 | 나노와이어 소자 제조 방법 |
| KR100792706B1 (ko) | 2006-06-09 | 2008-01-08 | 전자부품연구원 | 단결정 실리콘 나노와이어를 이용한 박막트랜지스터 및 그제조방법 |
| KR20090098443A (ko) * | 2008-03-14 | 2009-09-17 | 재단법인서울대학교산학협력재단 | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 |
| US20110305066A1 (en) * | 2010-06-14 | 2011-12-15 | Crossbar, Inc. | Write and erase scheme for resistive memory device |
-
2012
- 2012-01-05 KR KR1020120001516A patent/KR101384517B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100740531B1 (ko) | 2005-09-22 | 2007-07-18 | 전자부품연구원 | 나노와이어 소자 제조 방법 |
| KR100792706B1 (ko) | 2006-06-09 | 2008-01-08 | 전자부품연구원 | 단결정 실리콘 나노와이어를 이용한 박막트랜지스터 및 그제조방법 |
| KR20090098443A (ko) * | 2008-03-14 | 2009-09-17 | 재단법인서울대학교산학협력재단 | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 |
| US20110305066A1 (en) * | 2010-06-14 | 2011-12-15 | Crossbar, Inc. | Write and erase scheme for resistive memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130080622A (ko) | 2013-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101030622B (zh) | 非易失存储器件和非易失存储器阵列 | |
| US9812505B2 (en) | Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof | |
| CN102157540B (zh) | 存储装置、存储卡和电子装置 | |
| US9397291B1 (en) | RRAM with dual mode operation | |
| CN102265398B (zh) | 硅基纳米级交叉存储器 | |
| EP3178113B1 (en) | Fully isolated selector for memory device | |
| CN102986048B (zh) | 具有电阻开关层以及侧向布置的存储单元 | |
| US8767439B2 (en) | Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device | |
| JP5702725B2 (ja) | 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子 | |
| US9343668B2 (en) | Low temperature in-situ doped silicon-based conductor material for memory cell | |
| TW589753B (en) | Resistance random access memory and method for fabricating the same | |
| KR20130092930A (ko) | 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법 | |
| US7414295B2 (en) | Transistor and method of operating transistor | |
| WO2012126186A1 (zh) | 一种阻变存储器及其制备方法 | |
| US9583703B2 (en) | Tunable variable resistance memory device | |
| KR20190067668A (ko) | 저항 변화 소자 | |
| Hasegawa et al. | Nanoionics switching devices:“Atomic switches” | |
| US20230276638A1 (en) | Selector material, selector unit and preparation method thereof, and memory structure | |
| JP5622769B2 (ja) | 半導体装置 | |
| KR101384517B1 (ko) | 저항 변화 스위치 기반의 논리 및 메모리 소자 및 그 제조 방법 | |
| CN101101960A (zh) | 一种可降低复位操作电流的电阻存储器 | |
| JP2009065159A (ja) | 半導体素子及びその製造方法 | |
| US9583699B2 (en) | Tunable variable resistance memory device | |
| KR20100039193A (ko) | 크로스 포인트 어레이 메모리 소자 및 그 제조 방법 | |
| CN114203901A (zh) | 一种开关器件及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |