CN101548334A - 非易失性半导体存储装置 - Google Patents

非易失性半导体存储装置 Download PDF

Info

Publication number
CN101548334A
CN101548334A CNA2007800450143A CN200780045014A CN101548334A CN 101548334 A CN101548334 A CN 101548334A CN A2007800450143 A CNA2007800450143 A CN A2007800450143A CN 200780045014 A CN200780045014 A CN 200780045014A CN 101548334 A CN101548334 A CN 101548334A
Authority
CN
China
Prior art keywords
voltage
characteristic
resistance state
pull
rewriting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800450143A
Other languages
English (en)
Other versions
CN101548334B (zh
Inventor
井上刚至
细井康成
大西茂夫
粟屋信义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101548334A publication Critical patent/CN101548334A/zh
Application granted granted Critical
Publication of CN101548334B publication Critical patent/CN101548334B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种针对多个具备随着电压施加而电阻特性发生变化地可变电阻元件的存储器单元、可单独同时执行电阻变化的不同的改写动作的非易失性半导体存储装置。按与同一列的存储器单元公共连接的每个位线(BL0～3)，具备根据使改写对象的可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的第一改写动作与从高电阻状态向低电阻状态转移的第二改写动作的差异，可单独选择2个负载电阻特性的任一个的负载电阻特性可变电路(14)，具备将第一改写动作中施加的第一电压脉冲和第二改写动作中施加第二电压脉冲，经负载电阻特性可变电路(14)和位线(BL0～3)施加给改写对象的存储器单元的改写电压脉冲施加电路(13a)。

Description

非易失性半导体存储装置
技术领域
本发明涉及一种具备随着电压施加而电阻特性发生变化的可变电阻元件而成的非易失性半导体存储装置。
背景技术
非易失性半导体存储装置应用于以移动电话为代表的个人计算机、家电设备、游戏设备等中，在工业界中广泛利用。目前在工业上利用的主要的非易失性半导体存储装置是闪存。预测到闪存在原理上与精密化的极限发生冲突，广泛研究取代闪存的新型的非易失性半导体存储装置。其中，利用了通过向金属氧化膜施加电压来引起电阻的变化的现象的电阻变化存储器(RRAM：Resistance controlled Random Access Memory、RRAM是夏普株式会社的注册商标)在精密化极限的方面上比闪存更有利，另外，由于可实现高速的数据改写，因此近年来积极地进行研究。
向镍、铁、铜、钛等的金属氧化物施加电压而电阻发生变化的现象本身是从1960年代起开始研究(参照非专利文献1)，然而，当时并没有在实际的设备中得到实用化。在1990年代末，提出了利用通过向具有钙钛矿构造(Perovskite—type structure)的锰、铜的氧化物赋予短时间的电压脉冲，由此最小限度地抑制材料的劣化并且可增减电阻的情况，来应用于非易失性半导体存储装置的方案，接着，证实了对采用了这些金属氧化物的可变电阻元件与晶体管或者二极管进行组合后作为非易失性的单位存储器元件的存储器阵列能够实际形成于半导体芯片上，在2002年的IEDM(International Electron Device Meeting)中报告(参照非专利文献2)，成为广泛在半导体行业中进行研究的契机。之后，在1960年代进行研究的镍、铜的氧化物中也以同样的思路来报告了晶体管、二极管的组合来实现的存储器元件。
这些技术均利用随着电压脉冲的施加而产生的金属氧化膜的电阻变化，将不同的电阻状态作为非易失性存储器元件的存储信息来利用，因此认为根本上同一技术。
另外，作为利用了因电压脉冲的施加而产生的金属氧化膜的电阻变化的可变电阻元件的转换(switching)特性，可以列举出双极型和单极型这两种类型。这些已经在IEDM中报告了两种转换特性及其应用例(参照非专利文献2)。
双极转换(bipolar switching)是指，利用正负的不同2个极性的电压脉冲，采用某一个极性的电压脉冲使可变电阻元件的电阻从低电阻状态向高电阻状态转移，并且采用另一个极性的电压脉冲使可变电阻元件的电阻从高电阻状态向低电阻状态转移，由此实现2个电阻状态之间的转换。
另一方面，单极转换中，利用同极性且2个长短不同的施加时间(脉冲宽度)的电压脉冲，采用一个施加时间的电压脉冲使可变电阻元件的电阻从低电阻状态向高电阻状态转移，并且采用另一个施加时间的电压脉冲使可变电阻元件的电阻从高电阻状态向低电阻状态转移，由此实现2个电阻状态之间的转换。
上述2个转换特性下的转换动作中分别存在优点和问题点。即，对双极转换而言，与电阻的增大以及减少相伴的转移时间均能实现几十ns台或者其以下，利用了该双极转换的存储装置能够非常高速地执行存放数据的改写。但是，由于利用正负两极性的电压脉冲的施加，因此用于实现半导体存储装置的电路构成变得复杂，芯片尺寸增大，导致制造成本的增加。
另一方面，对单极转换而言，由于能够采用单一极性的电压脉冲来实现转换动作，因此能够简化电路构成，与双极转换相比能够减小芯片尺寸，在制造成本方面优秀。再有，由于能够对单位存储器元件利用二极管和可变电阻元件的组合，因此能够大幅降低采用交叉点型(cross point type)存储器单元阵列构成时成问题的来自相邻存储器单元的回流(回り込み)电流的影响，能够期待读出动作时电特性的大幅的提高。但是，使用长短2种电压脉冲，尤其，较长时间的电压脉冲需要几μs的脉冲宽度，因此对于双极转换需要100倍以上的改写时间。再有，与双极转换同样，改写时的存储器单元电流是几百μA～几mA，因此每个存储器单元的改写消耗功率也需要双极转换的100倍左右，在改写时的性能方面，远不如双极转换。
作为RRAM以外的电阻变化型存储器元件，开发了相变化存储器(PCRAM：Phase Change Random Access Memory)。PCRAM采用硫族化物(chalcogenide)材料作为电阻体，因随着施加电脉冲信号而产生的热，而电阻体材料结晶化或者非晶质化，根据其结晶状态来确定低电阻状态和高电阻状态。通常，PCRAM因与RRAM同样的单极转换动作而电阻状态发生变化，但是，与复位(reset)动作(从低电阻状态向高电阻状态的变化)相比，其相反的设置动作，动作时间更长，需要100ns～1μs。在下述非专利文献3中，报告复位动作时间为30ns、设置动作时间为120ns。
【非专利文献1】H.Pagnia等、“Bistable Switchingin ElectroformedMetal-Insulator-Metal Devices”、Physica Status Solidi(a)、108、pp.11—65、1988年
【非专利文献2】W.W.Zhuang等、“Novell Colossal MagnetoresistiveThin Film Nonvolatile Resistance Random Access Memory(RRAM)”、IEDMTechnical Digest、pp.193—196、2002年12月
【非专利文献3】W.Y.Cho等、“A0.18μm 3.0V 64Mb Non—VolatilePhase—Transition Random—Access Memory(PRAM)”、2004ISSCC Digestof Technical Papers、pp.40—41、2004年2月
首先，在说明本发明要解决的问题及其解决方案之前，针对用于能稳定地实现基于上述的双极转换特性以及单极转换特性的转换动作的条件，作为本发明的基础的技术思想进行说明。
图23是表示在上部电极与下部电极之间夹着可变电阻体的构造的可变电阻元件中向两电极间施加电压而产生的根本的电阻变化特性的电流电压特性。图23所示的电流电压特性的测定中采用了能够设定电流的上限值(compliance)的市场上销售的测定器(例如，Agilent Technologies公司的参数分析器、型号4156B)。具体的电压值以及电流值因成为测定对象的各个试样的材料、元件构造、制造工序、元件尺寸而不同，但是，对于定性的特性而言，与可变电阻体的种类无关，例如，在可变电阻体的材料为铁、镍、铜、钛等的氧化膜、氮氧化膜的情况下，表示图23所示的特性。
即，如果向表示高电阻状态的电阻特性(图中A)的可变电阻元件施加阈值电压Va(Va+或者Va-)以上的电压，则向低电阻状态的电阻特性(图中B)转移。流过可变电阻元件的电流是施加电压Va以上且增加至电流适应值(compliance value)Ic1。此时将电流适应值Ic1设定为不超过从低电阻状态(特性B)向高电阻状态(特性A)的转移点Tb中的电流值的值，由此，如果不会流过适应值Ic1以上的电流，而维持电流值Ic1的状态下、降低施加电压，则从高电阻状态(特性A)向低电阻状态(特性B)转移。此时、转移至低电阻状态后的施加电压低于转移点Tb中的阈值电压Vb(Vb+或者Vb-)，因此电阻特性不会返回到高电阻状态(特性A)，而稳定地转移至低电阻状态(特性B)。接下来，如果将电流适应值设定为转移点Tb中的电流值以上、或者、解除最初的设定，向表示低电阻状态的电阻特性(图中B)的可变电阻元件施加阈值电压Vb以上的电压，则流过可变电阻元件的电流将会减少，向高电阻状态转移的电阻特性(图中A)。
在处于高电阻状态(图中A)时，当不设定电流适应值，而继续施加阈值电压Va以上的电压的情况下，由于该施加电压大于阈值电压Vb，因此，如果发生从高电阻状态(特性A)向低电阻状态(特性B)的转移，则立即发生从低电阻状态(特性B)向高电阻状态(特性A)的转移。结果，将会发生可变电阻元件的电阻特性在高电阻状态(特性A)与低电阻状态(特性B)之间继续变化这样的不稳定的振荡现象。如果在这样的振荡状态下降低施加电压，则成为比较大的阈值电压Va小的电压时振荡停止，在该时间点，施加电压是阈值电压Vb以上，因此，可变电阻元件的电阻特性成为高电阻状态(特性A)，即使实际施加阈值电压Va以上的电压也不会引起向低电阻状态(特性B)的转移。也就是说，即使对可变电阻元件单个个体不设定电流适应值而进行电压施加也无法实现期望的转换动作。
另外，在图23所示的电阻特性中示出了从高电阻状态向低电阻状态转移的阈值电压Va高于从低电阻状态向高电阻状态转移的阈值电压Vb的情况，但是该阈值电压Va、Vb的大小关系也能得到相反的情况。在该情况下，稳定地发生以阈值电压Va从高电阻状态向低电阻状态的转移，但是在阈值电压Vb以上时引起上述振荡，即使施加阈值电压Vb以上的电压脉冲也不会发生向高电阻状态的转移。
从而，为了进行作为可变电阻元件稳定的转换动作，在从高电阻状态向低电阻状态转移的动作、从低电阻状态向高电阻状态转移的动作的每一个中，分别需要满足下面的2个条件。
第一，当使可变电阻元件的电阻特性从高电阻状态向低电阻状态转移的情况下，需要阈值电压Va为低于阈值电压Vb的低电压，施加高于阈值电压Va的电压。第二，当使可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的情况下，需要阈值电压Vb为低于阈值电压Va的低电压，施加高于阈值电压Vb的电压。
以往所报告的对称构造的可变电阻元件中，当以可变电阻元件单个个体进行转换动作的情况下、即、在负载电阻为零或者固定在一定的负载电阻特性的条件下接通断开(on—off)向可变电阻元件的施加电压的情况下，在2个电阻状态间转移的各个施加电压在同一极性时，无法同时满足上述2个条件。因此，为了满足上述2个条件，需要采用利用了针对如下所述的非对称构造的可变电阻元件的双极转换特性的非对称性、或者、温度上升而引起的电阻特性的变化的单极转换动作。
图24表示满足上述2个条件而能进行双极转换动作的可变电阻元件的电阻特性(电流电压特性)。此外，在图24中结合表示可变电阻元件的2个电阻特性A、B和负载电路的负载电阻特性C。负载电路与可变电阻元件以电串联的方式连接后形成串联电路，向该串联电路的两端施加电压，由此决定通过可变电阻元件和负载电路的电阻分压而向可变电阻元件施加的电压。在图24中示出了负载电阻特性C与电阻特性A、B之间的交点的电压成为实际施加给可变电阻元件的电压，负载电阻特性C与电压轴之间的交点的电压成为施加给该串联电路的两端的电压。随着施加给该串联电路的两端的施加电压的增减，表示负载电阻特性C的特性曲线或者特性直线在横方向(电压轴方向)上平移。在图24所示的例子中，作为负载电路假设了表示线性的负载电阻特性的负载电阻，进行说明。
在图24所示的电流电压特性中，因一方的极性(正极性)侧的向串联电路的电压施加而从高电阻状态(特性A)向低电阻状态(特性B)转移的阈值电压VA+的绝对值小于在相同极性(正极性)侧从低电阻状态向高电阻状态转移的阈值电压VB+的绝对值，将绝对值为阈值电压VA+以上的电压施加给串联电路的两端，由此在可变电阻元件的两端子间被施加阈值电压Va+以上的电压，发生从高电阻状态向低电阻状态的转移。在此，在图24所示的例子中，取代设定电流适应量，而采用负载电路，实现了与以图23说明的同样的效果。也就是说，因负载电路的存在，从高电阻状态向低电阻状态的转移而导致流过可变电阻元件的电流的增加，因而发生经负载电路的电压降低，使施加给可变电阻元件的施加电压自动降低。通过适当地设定负载电路的负载电阻特性，向转移至低电阻状态后的可变电阻元件施加的施加电压的绝对值成为比使电阻特性从低电阻状态向高电阻状态转移的阈值电压Vb+低的电压，稳定地实现从高电阻状态向低电阻状态的转移。但是，在转移至低电阻状态后，即使向串联电路施加同一极性(正极性)的阈值电压VB+以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Va+高的电压的阈值电压Vb+以上的电压，因此不会发生从低电阻状态向高电阻状态的转移。
相反，随着另一方的极性(负极性)侧的向串联电路的电压施加而从低电阻状态(特性B)转移至高电阻状态(特性A)的阈值电压VB-的绝对值小于在相同极性(负极性)侧从高电阻状态向低电阻状态转移的阈值电压VA-的绝对值，将绝对值为阈值电压VB-以上的电压施加给串联电路的两端，由此在可变电阻元件的两端子间被施加绝对值为阈值电压Vb-以上的电压，发生从低电阻状态向高电阻状态的转移。通过在负极性侧也与正极性侧共同地设定负载电路的负载电阻特性，由此向转移至高电阻状态后的可变电阻元件施加的施加电压的绝对值成为比使电阻特性从高电阻状态向低电阻状态转移的阈值电压Va-低的电压，稳定地实现从低电阻状态向高电阻状态的转移。但是，在转移至高电阻状态后，即使向串联电路施加同一极性(负极性)的绝对值为阈值电压VA-以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Vb-高的电压的阈值电压Va-以上的电压，因此不会发生从高电阻状态向低电阻状态的转移。
在此，应注意的是，在可变电阻元件单个个体中，与施加电压的极性无关，也与从低电阻状态向高电阻状态转移的阈值电压Vb+以及Vb-分别为比从高电阻状态向低电阻状态转移的阈值电压Va+以及Va-低的电压无关，而通过使阈值电压Va+以及Vb+的相对关系(例如，电压差、电压比)与阈值电压Va-以及Vb-的相对关系为非对称，适当地设定负载电路的负载电阻特性，由此作为向串联电路施加的施加电压的阈值电压，能够使正极性侧中阈值电压VA+的绝对值小于阈值电压VB+的绝对值，并且能够使负极性侧中阈值电压VB-的绝对值小于阈值电压VA-的绝对值。结果，能够使阈值电压VA+以及VB+的大小关系与阈值电压VB-以及VA-的大小关系反转，通过正负两极性的电压施加，稳定的双极转换动作成为可能。
在此，就图24所示的可变电阻元件的阈值电压的相对关系下的正负两极性间的非对称性而言，能够通过将可变电阻元件的下部电极以及上部电极的材料、可变电阻体的组成、元件形状、或者、元件尺寸等构成为上下非对称来实现。尤其，为了实现稳定的双极转换，有时需要将下部电极与上部电极构成为不同材料，将下部电极与可变电阻体间的界面构造或者上部电极与可变电阻体间的界面构造构成为不同构造等的极端的非对称性。例如，在下部电极与可变电阻体间的界面和上部电极与可变电阻体间的界面的任一个侧表示肖特基结(Schottky junction)这样的整流特性的情况下，容易发现良好的非对称性。
但是，在现有的双极转换动作中，如上所述，由于利用正负两极性的电压脉冲的施加，因此用于实现半导体存储装置的电路构成变得复杂，芯片尺寸增大，导致制造成本的增加，而且，因这样的可变电阻元件的构造上的非对称性，在制造工序中需要对下部电极和上部电极使用不同材料，导致制造工序的复杂化，成为制造成本进一步增高的要因。
与针对上述的非对称构造的可变电阻元件的双极转换动作不同，若将向可变电阻元件的电压施加时间设为2个不同的值，则有时即使是同一极性的电压施加，也能够满足用于进行上述稳定的转换动作的2个条件。
图25(A)以及(B)示出了满足上述2个条件且能进行单极转换动作的可变电阻元件的电阻特性(电流电压特性)。图25(A)示出了脉冲宽度(电压施加时间)短的电压脉冲施加时的可变电阻元件的电阻特性(电流电压特性)，图25(B)示出了脉冲宽度(电压施加时间)长的电压脉冲施加时的可变电阻元件的电阻特性(电流电压特性)。此外，在图25中，与图24同样的要领，结合表示可变电阻元件的2个电阻特性A、B和负载电路的负载电阻特性C。
在图25(A)所示的电流电压特性中，因向串联电路的短脉冲宽度的电压脉冲施加而从高电阻状态(特性A)向低电阻状态(特性B)转移的阈值电压Vas的绝对值小于相同脉冲宽度下的从低电阻状态向高电阻状态转移的阈值电压VBs的绝对值，将绝对值为阈值电压VAs以上的电压脉冲施加给串联电路的两端，由此在可变电阻元件的两端子间被施加阈值电压Vas以上的电压，发生从高电阻状态向低电阻状态的转移。在此，在图25(A)所示的例子中，取代设定图23所示的电流适应量，而采用负载电路来实现了与图23中说明的效果同样的效果。也就是说，因负载电路的存在，从高电阻状态向低电阻状态的转移而流过可变电阻元件的电流增加，进而发生经负载电路的电压降低，向可变电阻元件的施加电压自动降低。通过适当地设定负载电路的负载电阻特性，向转移至低电阻状态后的向可变电阻元件施加的施加电压的绝对值成为比使电阻特性从低电阻状态向高电阻状态转移的阈值电压Vbs低的电压，稳定地实现从高电阻状态向低电阻状态的转移。但是，在转移至低电阻状态后，即使通过相同脉冲宽度的电压脉冲施加而向串联电路施加阈值电压VBs以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Vas高的电压的阈值电压Vbs以上的电压，因此不会发生从低电阻状态向高电阻状态的转移。
相反，在图25(B)所示的电流电压特性中，因向串联电路的长脉冲宽度的电压脉冲施加而从低电阻状态(特性B)转移至高电阻状态(特性A)的阈值电压VB1的绝对值小于相同长度的脉冲宽度下的从高电阻状态向低电阻状态转移的阈值电压Va1的绝对值，将绝对值为阈值电压VB1以上的电压施加给串联电路的两端，由此在可变电阻元件的两端子间被施加绝对值为阈值电压Vb1以上的电压，发生从低电阻状态向高电阻状态的转移。在较长的脉冲宽度中和较短的脉冲宽度中共同地设定负载电路的负载电阻特性，由此向转移至高电阻状态后的可变电阻元件施加的施加电压的绝对值成为比使电阻特性从高电阻状态向低电阻状态转移的阈值电压Va1低的电压，稳定地实现从低电阻状态向高电阻状态的转移。但是，在转移至高电阻状态后，即使因相同长度脉冲宽度的电压脉冲施加而向串联电路施加阈值电压VA1以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Vb1高的电压的阈值电压Va1以上的电压，因此不会发生从高电阻状态向低电阻状态的转移。
从而，在相同脉冲宽度中，就可变电阻元件的电阻特性而言，仅仅发生从高电阻状态(特性A)和低电阻状态(特性B)的一方向另一方的转移，然而不能实现其相反转移，因此不能实现稳定的转换动作，在现有的单极转换动作中，使用2种长短脉冲宽度的同一极性的电压脉冲施加，由此，在2个不同的脉冲宽度的电压脉冲施加的一方，稳定地实现从高电阻状态向低电阻状态的转移，在另一方稳定地实现从低电阻状态向高电阻状态的转移。
在此，应注意的是，在可变电阻元件单个个体中，与脉冲宽度的长短无关，也与从低电阻状态向高电阻状态转移的阈值电压Vbs以及Vb1分别为比从高电阻状态向低电阻状态转移的阈值电压Vas以及Va1低的电压无关，而通过利用脉冲宽度的长短，使阈值电压Vas以及Vbs的相对关系(例如，电压差、电压比)与阈值电压Va1以及Vb1的相对关系不同，适当地设定负载电路的负载电阻特性，由此作为向串联电路的施加电压的阈值电压，能够使较短的脉冲宽度中阈值电压Vas的绝对值小于阈值电压VBs的绝对值，使较长的脉冲宽度中阈值电压VB1的绝对值小于阈值电压Va1的绝对值。结果，能够使阈值电压VAs以及VBs的大小关系和阈值电压VB1以及VA1的大小关系反转，通过脉冲宽度的不同的电压脉冲施加，稳定的单极转换动作成为可能。
在此，就图25所示的可变电阻元件的阈值电压Va1以及Vb1的相对关系下的脉冲宽度的长短而出现的差异的发现而言，认为在较长的脉冲宽度的电压脉冲施加时、因可变电阻元件中发生的焦耳热而可变电阻元件或者其附近的电阻成分的电阻值发生变化，从而可变电阻元件的高电阻状态(特性A)以及低电阻状态(特性B)的电阻特性发生变化。尤其，认为在使施加给串联电路的电压脉冲的电压振幅固定的情况下，向低电阻状态(特性B)的可变电阻元件施加较长的脉冲宽度的电压脉冲的情况下，焦耳热的发生变得明显，进而明显地出现低电阻状态(特性B)的电阻特性中脉冲宽度的差异所产生的特性变化。也就是说，比较图25(A)以及(B)，可知受到焦耳热的影响，施加较长的脉冲宽度的电压脉冲时，低电阻状态(特性B)的电阻特性更加低电阻化，阈值电压VB1比脉冲宽度短时的阈值电压VBs更低电压化。
但是，在现有的单极转换动作中，需要使用2种长短脉冲宽度的电压脉冲，因此，如上所述，在改写时间以及改写消耗功率方面上变得不利。
在利用上面详细说明的可变电阻元件的2个转换特性，想要实现在与现有的易失性RAM(SRAM、DRAM)同样的随机访问下可进行数据的改写的非易失性半导体存储装置的情况下，改写对象的可变电阻元件为2个以上、且从高电阻状态向低电阻状态的特性变化、从低电阻状态向高电阻状态的特性变化并存的情况、也就是说，同时进行数据“0”的写入与数据“1”的写入的情况下，在双极转换动作中，需要同时使用正负的不同的2个极性的电压脉冲，另外，在单极转换动作中，需要同时使用2种长短脉冲宽度的电压脉冲。
在前者的双极转换动作中，在使用由单个个体的可变电阻元件构成的存储器单元(1R型存储器单元)的交叉点型存储器单元阵列构造的情况下，避免向非选择存储器单元的电压施加，无法同时向多个存储器单元有选择地施加正负两极性的改写电压脉冲，在使用由可变电阻元件和二极管元件的串联电路构成的存储器单元(1D1R型存储器单元)的交叉点型存储器单元阵列构造的情况下，本来无法实现正负任一极性的改写电压脉冲的施加，在任何情况下，无法进行正常的双极转换动作来进行的改写。再有，在现有的可变电阻元件中稳定地进行双极转换动作时，从具有相对于可变电阻元件施加的电压脉冲的极性非对称的电流电压特性的必要性、正负两极性的改写电压脉冲的使用、以及在存储器单元内具有选择晶体管的必要性等的限制出发，在随机访问下可实现数据的改写的非易失性半导体存储装置的简易的构造的实现是不可能或者极其困难。
另外，在后者的单极转换动作中，改写动作在较长的电压脉冲的施加时间下被速度控制，需要100ns～几μs左右的改写时间，无法实现SRAM、DRAM一般的高速改写(数ns～数10ns)。在这方面，可变电阻元件不限于RRAM元件，在上述的PCRAM中也同样。
发明内容
本发明是鉴于具有随着电压施加而电阻特性发生变化的可变电阻元件的非易失性半导体存储装置中的采用了现有的双极转换动作、单极转换动作的数据的改写中的上述问题点而作出的，其目的在于提供一种，利用对可变电阻元件的稳定的高速转换动作，针对多个具有可变电阻元件的存储器单元，能分别同时执行电阻变化不同的改写动作的非易失性半导体存储装置。
为了达到上述目的，本发明的非易失性半导体存储装置的第一特征是，具备：存储器单元阵列，其将2端子或者3端子构造的非易失性的存储器单元在行方向以及列方向上分别排列多个，将排列在同一行的多个所述存储器单元的第一端子连接于公共的字线，将排列在同一列的多个所述存储器单元的第二端子连接于公共的位线而成；字选择电路，从多个所述字线中选择规定数量的字线；位线选择电路，从多个所述位线中选择规定数量的位线；和负载电阻特性可变电路，其连接于所述位线的每一个，所述存储器单元具有2端子构造的可变电阻元件，所述可变电阻元件是当至少采用正负任一个的极性向以一方端子为基准的另一方端子施加电压的情况下，以2端子间的电流电压特性来规定的电阻特性能够在能稳定地获得低电阻状态和高电阻状态的2个电阻特性之间进行转移，所述电阻特性从低电阻状态向高电阻状态转移所需的施加电压的绝对值的下限值即第一阈值电压是比所述电阻特性从高电阻状态向低电阻状态转移所需的施加电压的绝对值的下限值即第二阈值电压低的电压，根据所述电阻特性是低电阻状态与高电阻状态中的哪一个来确定存储状态的可变电阻元件，所述负载电阻特性可变电路的每一个具有以电流电压特性来规定的2个不同的负载电阻特性，根据使改写对象的所述可变电阻元件的所述电阻特性从低电阻状态向高电阻状态转移的第一改写动作与从高电阻状态向低电阻状态转移的第二改写动作的差异，能单独选择所述2个负载电阻特性的某一个，设置有改写电压脉冲施加电路，其通过所述负载电阻特性可变电路和所述位线，向改写对象的所述存储器单元施加所述第一改写动作中所施加的第一电压脉冲和所述第二改写动作所施加的第二电压脉冲。
根据上述第一特征的非易失性半导体存储装置，即使是改写对象的存储器单元为多个、且这些的改写动作为第一改写动作和第二改写动作并存的状态，由于针对各个改写对象的存储器单元，按每个位线存在单独对应的负载电阻特性可变电路，因此根据第一改写动作和第二改写动作的任一个，在2个不同的负载电阻特性间切换各自对应的负载电阻特性可变电路的负载电阻特性，由此，针对第一改写动作和第二改写动作的两个改写动作，选择可进行高速改写动作的适当的负载电阻特性，作为与可变电阻元件或者存储器单元串联连接的负载电路(包含负载电阻特性可变电路)的负载电阻特性，能同时执行利用对可变电阻元件的稳定的高速转换动作进行的第一改写动作和第二改写动作的两方。
下面，详细地说明对改写对象的存储器单元的各可变电阻元件能进行稳定的高速转换动作的理由。各个负载电阻特性可变电路的负载电阻特性可在2个不同的负载电阻特性间进行切换、而且改写对象的可变电阻元件的电阻特性至从低电阻状态向高电阻状态转移的情况(第一改写动作)和从高电阻状态向低电阻状态转移的情况(第二改写动作)下，构成为2个负载电阻特性能有选择地切换，因此，与可变电阻元件的元件构造的对称性的如何、电压施加时间的长短、或者施加电压的极性无关，当单独满足作为可变电阻元件进行稳定的转换动作的2个条件、即，1)使可变电阻元件的电阻特性从高电阻状态向低电阻状态转移的情况下，该转移的阈值电压为比反向的转移的阈值电压低的电压、且施加比该转移的阈值电压高的电压、2)使可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的情况下，该转移的阈值电压比反向的转移的阈值电压低的电压、且施加比该转移的阈值电压高的电压的、负载电阻特性的设定成为可能，可变电阻元件的电阻特性的高电阻状态和低电阻状态的相互间实现稳定的转换动作。结果，解决了现有的双极转换动作、单极转换动作中的课题，具备因电压施加而电阻特性发生变化的可变电阻元件的非易失性半导体存储装置中，能同时实现利用对可变电阻元件的稳定的高速转换动作进行的第一改写动作和第二改写动作的两方。
下面，参照附图，说明与电压施加时间的长短无关，而针对所提供的一种可变电阻元件的低电阻状态和高电阻状态的电阻特性，在高电阻状态与低电阻状态的相互间、稳定的单极转换动作成为可能的情况。
图26(A)以及(B)示出了满足上述2个条件且可进行单极转换动作的可变电阻元件的电阻特性(电流电压特性)的一例。图26(A)以及(B)均示出了相同脉冲宽度(电压施加时间)的电压脉冲施加时可变电阻元件的电阻特性A、B，在图26(A)以及(B)间，各电阻特性A、B相同，但是负载电阻特性C1、C2不同。此外，图26结合示出了可变电阻元件的2个电阻特性A、B和负载电路的负载电阻特性C1或者C2。负载电路的负载电阻特性C1、C2是通过负载电阻特性可变电路来切换的。负载电路包括负载电阻特性可变电路，并且与可变电阻元件电串联来形成串联电路，向该串联电路的两端进行电压施加，由此决定通过可变电阻元件和负载电路的电阻分压向可变电阻元件施加的电压。在图26中示出了负载电阻特性C1、C2与电阻特性A、B的交点的电压成为实际向可变电阻元件施加的电压，负载电阻特性C1、C2与电压轴的交点的电压成为向该串联电路的两端施加的电压。随着向该串联电路的两端的施加电压的增减，而表示负载电阻特性C1、C2的特性曲线或者特性直线在横方向(电压轴方向)上平移。在图26所示的例子中，作为负载电路假设了说明表示线性的负载电阻特性的负载电阻，即使负载电阻特性是非线性，也能进行同样的说明。
在图26(A)所示的电流电压特性中，随着向包含负载电阻特性C1的负载电路的串联电路的电压脉冲施加而从高电阻状态(特性A)向低电阻状态(特性B)转移的阈值电压VA1的绝对值小于从低电阻状态向高电阻状态转移的阈值电压VB1的绝对值，将绝对值为阈值电压VA1以上的电压脉冲施加给串联电路的两端，由此在可变电阻元件的两端子间被施加阈值电压Va1以上的电压，发生从高电阻状态向低电阻状态的转移。因负载电阻特性C1的负载电路的存在，从高电阻状态向低电阻状态的转移而导致流过可变电阻元件的电流的增加，因而发生经负载电路的电压降低，使向可变电阻元件的施加电压自动降低。适当地设定负载电路的负载电阻特性C1，向转移至低电阻状态后的可变电阻元件施加的施加电压的绝对值比使电阻特性从低电阻状态向高电阻状态转移的阈值电压Vb1低的电压，稳定地实现从高电阻状态向低电阻状态的转移。但是，在转移至低电阻状态后，即使向包含相同负载电阻特性C1的负载电路的串联电路施加阈值电压VB1以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Va1高的电压的阈值电压Vb1以上的电压，因此不会发生从低电阻状态向高电阻状态的转移。也就是说，在将阈值电压VB1以上的电压脉冲施加给串联电路的两端的情况下，电压脉冲施加期间中，在可变电阻元件的两端子间被施加阈值电压Va1以及阈值电压Vb1以上的电压，发生高电阻状态与低电阻状态间的双方向的转移，因此成为不稳定状态(振荡状态)，但是由于电压施加是脉冲状，因此在电压施加期间的最后成为施加电压(电压脉冲的电压振幅)的绝对值为阈值电压VA1以上且比阈值电压VB1小的电压施加状态，从而可变电阻元件的电阻特性最终收敛在低电阻状态。
相反，在图26(B)所示的电流电压特性中，随着向包含比负载电阻特性C1低的电阻的负载电阻特性C2的负载电路的串联电路的电压脉冲施加而从低电阻状态(特性B)转移至高电阻状态(特性A)的阈值电压VB2的绝对值小于从高电阻状态向低电阻状态转移的阈值电压VA2的绝对值，将绝对值为阈值电压VB2以上的电压施加给串联电路的两端，由此在可变电阻元件的两端子间被施加绝对值为阈值电压Vb2(＝Vb1)以上的电压，发生从低电阻状态向高电阻状态的转移。通过适当地设定负载电路的负载电阻特性C2，由此向转移至高电阻状态后的可变电阻元件施加的施加电压的绝对值成为比使电阻特性从高电阻状态向低电阻状态转移的阈值电压Va2(＝Va1)低的电压，稳定地实现从低电阻状态向高电阻状态的转移。但是，在转移至高电阻状态后，即使向包含相同负载电阻特性C2的负载电路的串联电路施加阈值电压VA2以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Vb2高的电压的阈值电压Va2以上的电压，因此不会发生从高电阻状态向低电阻状态的转移。也就是说，在将阈值电压VA2以上的电压脉冲施加给串联电路的两端的情况下，电压脉冲施加期间中，在可变电阻元件的两端子间被施加阈值电压Va2以及阈值电压Vb2以上的电压，发生高电阻状态于低电阻状态间的双方向的转移，因此成为不稳定状态(振荡状态)，但是由于电压施加是脉冲状，在电压施加期间的最后成为施加电压(电压脉冲的电压振幅)的绝对值为阈值电压VB2以上且比阈值电压VA2小的电压施加状态，从而可变电阻元件的电阻特性最终收敛在高电阻状态。
从而，根据本发明，即使是相同脉冲宽度的电压脉冲，根据转换方向(是第一改写动作还是第二改写动作的差异)来切换负载电路的负载电阻特性C1、C2，利用负载电阻特性C1稳定地实现从高电阻状态向低电阻状态的转移，利用负载电阻特性C2稳定地实现从低电阻状态向高电阻状态的转移。
在此，应注意的是，在可变电阻元件单个个体中，与负载电阻特性无关，也与从低电阻状态向高电阻状态转移的阈值电压Vb1(＝Vb2)分别为比从高电阻状态向低电阻状态转移的阈值电压Va1(＝Va2)低的电压无关，而通过适当地设定负载电阻特性C1、C2，根据转换方向进行切换，由此作为向串联电路施加的施加电压的阈值电压，能够在从高电阻状态向低电阻状态的转移中使阈值电压VA1的绝对值小于阈值电压VB1的绝对值、并且能够在低电阻状态向高电阻状态的转移中使阈值电压VB2的绝对值小于阈值电压VA2的绝对值。结果，能够使阈值电压VA1以及VB1的大小关系与阈值电压VB2以及VA2的大小关系反转，利用相同脉冲宽度的电压脉冲施加而稳定的单极转换动作成为可能。
下面，图27示出了满足上述2个条件且可进行双极转换动作的可变电阻元件的电阻特性(电流电压特性)。此外，在图27中结合示出了可变电阻元件的2个电阻特性A、B和负载电路的负载电阻特性C1、C2。另外，与现有的双极转换特性(参照图24)不同，可变电阻元件的2个电阻特性A、B在正极性侧和负极性侧成为对称的特性。负载电路、与可变电阻元件电串联连接而形成串联电路，向该串联电路的两端进行电压施加，由此决定通过可变电阻元件和负载电路的电阻分压施加给可变电阻元件的电压。在图27中示出了负载电阻特性C1、C2与电阻特性A、B的交点的电压成为实际施加给可变电阻元件的电压，负载电阻特性C1、C2与电压轴的交点的电压成为向该串联电路的两端施加的电压。随着向该串联电路的两端施加的施加电压的增减，表示负载电阻特性C1、C2的特性曲线或者特性直线在横方向(电压轴方向)上平移。在图27所示的例子中，作为负载电路假设说明了表示线性的负载电阻特性的负载电阻，但是即使负载电阻特性为非线性，也能进行同样的说明。
在图27所示的电流电压特性中，随着向一方的极性(正极性)侧的串联电路的电压施加而从高电阻状态(特性A)向低电阻状态(特性B)转移的阈值电压VA+的绝对值小于在相同极性(正极性)侧从低电阻状态向高电阻状态转移的阈值电压VB+的绝对值，将绝对值为阈值电压VA+以上的电压施加给串联电路的两端，由此在可变电阻元件的两端子间被施加阈值电压Va+以上的电压，发生从高电阻状态向低电阻状态的转移。因负载电路的存在，从高电阻状态向低电阻状态的转移而导致流过可变电阻元件的电流的增加，因而发生经负载电路的电压降低，使向可变电阻元件的施加电压自动降低。通过适当地设定负载电路的负载电阻特性C1，向转移至低电阻状态后的可变电阻元件施加的施加电压的绝对值成为比使电阻特性从低电阻状态向高电阻状态转移的阈值电压Vb+低的电压，稳定地实现从高电阻状态向低电阻状态的转移。但是，在转移至低电阻状态后，即使向包含相同负载电阻特性C1的负载电路的串联电路施加同一极性(正极性)的阈值电压VB+以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Va+高的电压的阈值电压Vb+以上的电压，因此不会发生从低电阻状态向高电阻状态的转移。也就是说，在将阈值电压VB+以上的电压脉冲施加给串联电路的两端的情况下，电压脉冲施加期间中，在可变电阻元件的两端子间被施加阈值电压Va+以及阈值电压Vb+以上的电压，发生高电阻状态与低电阻状态间的双方向的转移，因此成为不稳定状态(振荡状态)，但是由于电压施加是脉冲状，因此在电压施加期间的最后成为施加电压(电压脉冲的电压振幅)的绝对值为阈值电压VA+以上且比阈值电压VB+小的电压施加状态，从而可变电阻元件的电阻特性最终收敛在低电阻状态。
相反，因向另一方的极性(负极性)侧的串联电路的电压施加而从低电阻状态(特性B)转移至高电阻状态(特性A)的阈值电压VB-的绝对值小于在相同极性(负极性)侧从高电阻状态向低电阻状态转移的阈值电压VA-的绝对值，将绝对值为阈值电压VB-以上的电压施加给串联电路的两端，由此在可变电阻元件的两端子间被施加绝对值为阈值电压Vb-以上的电压，发生从低电阻状态向高电阻状态的转移。通过在负极性侧也适当地设定负载电路的负载电阻特性C2，向转移至高电阻状态后的可变电阻元件施加的施加电压的绝对值成为比使电阻特性从高电阻状态向低电阻状态转移的阈值电压Va-低的电压，稳定地实现从低电阻状态向高电阻状态的转移。但是，在转移至高电阻状态后，即使向包含相同负载电阻特性C2的负载电路的串联电路施加同一极性(负极性)的绝对值为阈值电压VA-以上的电压，由于在可变电阻元件的两端子间被施加比阈值电压Vb-高的电压的阈值电压Va-以上的电压，因此不会发生从高电阻状态向低电阻状态的转移。也就是说，在将绝对值为阈值电压VA-以上的负电压脉冲施加给串联电路的两端的情况下，电压脉冲施加期间中，在可变电阻元件的两端子间被施加绝对值为阈值电压Va-以及阈值电压Vb-以上的电压，发生高电阻状态与低电阻状态间的双方向的转移，因此成为不稳定状态(振荡状态)，但是由于电压施加是脉冲状，因此在电压施加期间的最后成为施加电压(电压脉冲的电压振幅)的绝对值为阈值电压VB-以上且比阈值电压VA-小的电压施加状态，从而可变电阻元件的电阻特性最终收敛在高电阻状态。
从而，根据本发明，即使可变电阻元件的2个电阻特性A、B在正极性侧和负极性侧中对称，根据施加电压的极性(也就是说，转换方向)来切换负载电路的负载电阻特性C1、C2，由此利用正极性侧的电压施加和负载电阻特性C1来稳定地实现从高电阻状态向低电阻状态的转移，利用负极性侧的电压施加和负载电阻特性C2来稳定地实现从低电阻状态向高电阻状态的转移。
在此，应注意的是，在可变电阻元件单个个体中，与负载电阻特性以及施加电压的极性无关，也与从低电阻状态向高电阻状态转移的阈值电压Vb+(＝Vb-)分别为其绝对值比从高电阻状态向低电阻状态转移的阈值电压Va+(＝Va-)的绝对值小的低电压无关，而通过适当地设定负载电阻特性C1、C2，根据施加电压的极性(转换方向)进行切换，由此作为向串联电路的施加电压的阈值电压，能够使正极性侧中阈值电压VA+的绝对值小于阈值电压VB+的绝对值，并且能够在负极性侧使阈值电压VB-的绝对值小于阈值电压VA-的绝对值。结果，能够使阈值电压VA+以及VB+的大小关系和阈值电压VB-以及VA-的大小关系反转，与可变电阻元件的元件构造的对称性的如何无关，通过正负两极性的电压施加，稳定的双极转换动作成为可能。
上述第一特征的非易失性半导体存储装置的第二特征是，当改写对象的所述存储器单元容许进行所述第一改写动作的所述存储器单元和进行所述第二改写动作的所述存储器单元共存的状态，在同一行上存在多个的情况下，所述字线选择电路选择与改写对象的所述存储器单元连接的1根所述字线，所述位线选择电路选择与改写对象的所述存储器单元连接的多个所述位线，根据与对应的所述选择位线连接的改写对象的所述存储器单元的改写动作是所述第一改写动作和所述第二改写动作中的哪一个，来设定与由所述位线选择电路选择的选择位线连接的所述负载电阻特性可变电路的负载电阻特性，所述改写电压脉冲施加电路通过对应的所述负载电阻特性可变电路和所述选择位线，向与所述选择位线连接的所述存储器单元的每一个，同时施加所述第一电压脉冲或者所述第二电压脉冲。
根据上述第二特征的非易失性半导体存储装置，针对在同一行存在多个的改写对象的存储器单元，同时并行地执行第一改写动作和第二改写动作，因此能够以字节单位、字单位、或者、行单位来总括执行第一改写动作、第二改写动作并存的改写动作。
上述第二特征的非易失性半导体存储装置的第三特征是，所述负载电阻特性可变电路，取代与所述位线的每一个连接的构成，而构成为在改写动作时，与由所述位线选择电路选择的多个所述选择位线的每一个电连接。
根据上述第三特征的非易失性半导体存储装置，只要设置与由所述位线选择电路选择的存储器单元数相同数目的负载电阻特性可变电路即可，实现了电路构成的简化。
上述第一特征至第三特征中任一特征的非易失性半导体存储装置的第四特征是，所述存储器单元是由所述可变电阻元件和二极管的串联电路来构成的2端子构造的存储器单元。
根据上述第四特征的非易失性半导体存储装置，能够利用存储器单元中的二极管的整流效果，来抑制仅由可变电阻元件来构成存储器单元的交叉点型存储器单元阵列中固有的读出时经非选择存储器单元的回流电流而导致的读出余量(margin)的降低，在垂直方向上层叠可变电阻元件和二极管，不会伴随存储器单元面积的大幅增加，能够实现读出余量。
上述第一特征至第三特征中任一特征的非易失性半导体存储装置的第五特征是，所述存储器单元是将所述可变电阻元件的一个端子与MOSFET的漏极端子或者源极端子连接而构成的3端子构造的存储器单元，所述存储器单元的所述第一端子是所述MOSFET的栅极端子。
根据上述第五特征的非易失性半导体存储装置，仅仅激活与改写对象或者读出对象的存储器单元连接的字线，使与该选择字线连接的存储器单元的MOSFET成为导通状态，仅仅激活与选择字线连接的存储器单元，而能够使与其他非选择字线连接的非选择存储器单元的MOSFET成为截止状态、不激活，因此能够避免非选择存储器单元的错误改写、经非选择存储器单元的回流电流而产生的读出余量的降低。另外，在双方向上电流流过存储器单元，还能进行双极转换的改写动作。
上述第一特征至第五特征中任一特征的非易失性半导体存储装置的第六特征是，所述第一改写动作中选择的所述负载电阻特性可变电路的所述负载电阻特性表示比所述第二改写动作中选择的所述负载电阻特性可变电路的所述负载电阻特性更低的电阻特性。
根据上述第六特征的非易失性半导体存储装置，在可变电阻元件的第一阈值电压成为比第二阈值电压低的电压的正负任一个的电压施加极性中，第一电压脉冲和第二电压脉冲的电压极性相同的单极转换动作成为可能。另外，在可变电阻元件其本身具有无法进行双极转换动作的对称的电流电压特性的情况下，第一电压脉冲与第二电压脉冲的电压极性不同的双极转换动作成为可能。
上述第一特征至第六特征中任一特征的非易失性半导体存储装置的第七特征是，所述第一电压脉冲与所述第二电压脉冲的电压极性相同。
根据上述第七特征的非易失性半导体存储装置，由于成为利用单极转换动作的改写动作，因此在改写动作时不需要发生负电压，简化了电路构成。再有，能够使用由可变电阻元件和二极管的串联电路构成的2端子构造的存储器单元的交叉点型存储器单元阵列。另外，在第一改写动作和第二改写动作中，施加给各位线的电压脉冲的极性相同，因此在使用了可变电阻元件单个个体的存储器单元的交叉点型存储器单元阵列的情况下，能够同时使第一改写动作的位线与非选择字线之间的电压差、第二改写动作的位线与非选择字线之间的电压差低电压化，能够防止对非选择存储器单元的错误改写。
上述第七特征的非易失性半导体存储装置的第八特征是，所述第一电压脉冲与所述第二电压脉冲的每一个的电压振幅的绝对值相同。
根据上述第八特征的非易失性半导体存储装置，尤其，在单极转换动作中，在第一改写动作和第二改写动作中共同地经负载电阻特性可变电路向改写对象的存储器单元施加相同电压值的改写电压，实现了电路构成的简化。
上述第七或者第八特征的非易失性半导体存储装置的第九特征是，所述第一电压脉冲和所述第二电压脉冲的脉冲宽度均为100ns以下。
上述第七特征至第九特征中任一特征的非易失性半导体存储装置的第十特征是，所述第一电压脉冲与所述第二电压脉冲的脉冲宽度是相同的长度。
根据上述第九特征或者第十特征的非易失性半导体存储装置，能够在100ns以下的改写时间实现多个位数据的改写。尤其，在第九特征的非易失性半导体存储装置中，与改写数据无关，能够实现相同改写时间。再有，与第七特征结合时，在单极转换动作中，在第一改写动作和第二改写动作中，能够使用相同电压脉冲。
上述第一特征至第十特征中任一特征的非易失性半导体存储装置的第十一特征是，所述可变电阻元件具备含有过渡金属的作为氧化物或者氧氮化物的可变电阻体而构成。
根据上述第十一特征的非易失性半导体存储装置，是2端子构造的可变电阻元件，在至少采用正负任一个的极性来进行了向以一方端子为基准的另一方端子的电压施加的情况下，采用2端子间的电流电压特性来规定的电阻特性能够在可稳定地获取低电阻状态和高电阻状态的2个电阻特性间进行转移，所述电阻特性从低电阻状态向高电阻状态转移所需的施加电压的绝对值的下限值即第一阈值电压是比所述电阻特性从高电阻状态向低电阻状态转移所需的施加电压的绝对值的下限值即第二阈值电压低的电压，能够具体地实现根据所述电阻特性是低电阻状态和高电阻状态中的哪一状态来确定存储状态的可变电阻元件，能够具体地提供一种可同时执行利用产生上述第一特征的效果的稳定的转换动作来进行的第一改写动作和第二改写动作的两方的非易失性半导体存储装置。
附图说明
图1是表示本发明所涉及的非易失性半导体存储装置的第一实施方式中的概略的电路构成例的模块图。
图2是表示图1所示的交叉点型的存储器单元阵列的局部构成的电路图。
图3是表示图2所示的交叉点型存储器单元阵列中的1D1R型存储器单元的示意性的垂直截面图。
图4是表示图3所示的构造的可变电阻元件的电阻特性的电流电压特性图。
图5是示出了表示在不经过第一实施方式中使用的可变电阻元件的负载电阻的状态下测定时的高电阻状态和低电阻状态的2个电阻特性的电流电压特性图、以及表示在经过负载电阻的状态下测定时的高电阻状态和低电阻状态的2个电阻特性的2种电流电压特性图。
图6是表示对第一实施方式中使用的可变电阻元件经负载电阻进行了单极转换动作实验时的电阻值的变化的图。
图7是表示对第一实施方式中使用的可变电阻元件经负载电阻进行了单极转换动作实验时的电阻值的变化的图。
图8是示意性地表示第一实施方式中的改写对象的选择存储器单元的可变电阻元件和负载电路和电压开关电路的关系的模块图。
图9是示意性地表示第一实施方式中的存储器单元阵列、字线解码器、位线解码器、负载电阻特性可变电路的连接关系的电路图。
图10是表示图9所示的负载电阻特性可变电路的电路构成例的电路图。
图11是表示负载电阻特性可变电路的他的电路构成例的电路图。
图12是表示本发明所涉及的非易失性半导体存储装置的第二实施方式中的概略的电路构成例的模块图。
图13是表示第二实施方式中的1T1R型的存储器单元的一构成例的示意性的垂直截面图和等效电路图。
图14是表示使用了图13所示的1T1R型的存储器单元的存储器单元阵列的局部构成的电路图。
图15是示意性地表示第二实施方式中的存储器单元阵列、字线解码器、位线解码器、负载电阻特性可变电路的连接关系的电路图。
图16是表示本发明所涉及的非易失性半导体存储装置的第三实施方式中的概略的电路构成例的模块图。
图17是表示图16所示的交叉点型的存储器单元阵列的局部构成的电路图。
图18是表示本发明所涉及的非易失性半导体存储装置的第四实施方式中的概略的电路构成例的模块图。
图19是示意性地表示第四实施方式中的存储器单元阵列、字线解码器、位线解码器、负载电阻特性可变电路的连接关系的电路图。
图20是表示图19所示的位线驱动器的电路构成例的电路图。
图21是表示本发明所涉及的非易失性半导体存储装置的第五实施方式中的概略的电路构成例的模块图。
图22是表示本发明所涉及的非易失性半导体存储装置的另一实施方式中的概略的电路构成例的模块图。
图23是表示在不经过现有的可进行双极转换动作的可变电阻元件的负载电阻的状态下测定时的电阻特性的电流电压特性图。
图24是表示在经过现有的可进行双极转换动作的可变电阻元件的负载电阻的状态下测定时的电阻特性的电流电压特性图。
图25是表示在经过现有的可进行单极转换动作的可变电阻元件的负载电阻的状态下测定时的电阻特性的2种电流电压特性图。
图26是表示在经过基于本发明的可进行单极转换动作的可变电阻元件的负载电阻的状态下测定时的电阻特性的2种电流电压特性图。
图27是表示在经过基于本发明的可进行双极转换动作的可变电阻元件的负载电阻的状态下测定时的电阻特性的电流电压特性图。
具体实施方式
下面，基于附图，说明本发明所涉及的非易失性半导体存储装置(下面，适宜地简称为“本发明装置”。)的实施方式。
<第一实施方式>
图1表示本发明装置10的一实施方式中的模块构成。如图1所示，本发明装置10构成为具备存储器单元阵列11、字线解码器(相当于字线选择电路)12、位线解码器(相当于位线选择电路)13、负载电阻特性可变电路14、读出电路15、控制电路16、以及电压开关电路17。
存储器单元阵列11在行方向以及列方向上分别排列多个非易失性的存储器单元而构成，能够向以来自外部的地址输入来指定的存储器单元电写入信息，再有，能够读出以地址输入来指定的存储器单元中存储的信息。更详细而言，与从地址线18输入的地址信号对应的存储器单元阵列11内的特定的存储器单元中存储信息，该信息通过数据线19、输出至外部装置。
按改写对象的每个存储器单元，根据写入数据，分配使构成存储器单元的可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的第一改写动作(下面，称为复位动作)、使可变电阻元件的电阻特性从高电阻状态向低电阻状态转移的第二改写动作(下面，称为设置动作)的2种改写动作的任一个，来执行向存储器单元的信息的写入(或者改写)。例如，在设置动作中数据“1”的写入、对改写对象的存储器单元同时执行在复位动作中数据“0”的写入。
字线解码器12连接在存储器单元阵列11的各字线，选择与输入至地址线18的行选择用的地址信号对应的存储器单元阵列11的字线，作为选择字线，向未被选为选择字线的非选择字线分别施加与设置、复位、读出的各存储器动作对应的选择字线电压和非选择字线电压。
位线解码器13连接在存储器单元阵列11的各位线，选择与输入至地址线18的列选择用的地址信号对应的存储器单元阵列11的位线，作为选择位线。向未被选为选择位线的非选择位线分别施加与各存储器动作对应的选择位线电压和非选择位线电压。
负载电阻特性可变电路14是，在改写动作时(设置动作、复位动作、或者、其两方)，位于与从存储器单元阵列11由字线解码器12和位线解码器13选为改写对象的选择存储器单元电串联连接的负载电路内，使以该负载电路的电流电压特性来规定的负载电阻特性，在不同的2个负载电阻特性(低电阻状态和高电阻状态)之间，通过来自控制电路16的控制来进行切换的电路。在本实施方式中，负载电阻特性可变电路14在位线解码器13与存储器单元阵列11之间按每个位线设置。
控制电路16进行存储器单元阵列11的设置、复位、读出的各存储器动作的控制。控制电路16根据从地址线18输入的地址信号、从数据线19输入的数据输入(改写动作时)、从控制信号线20输入的控制输入信号，对字线解码器12、位线解码器13、负载电阻特性可变电路14进行控制，以控制存储器单元阵列11的读出、设置、以及复位动作。具体而言，在各存储器动作中，针对选择字线、非选择字线、选择位线、以及非选择位线的每一个，对于电压开关电路17、字线解码器12、位线解码器13等，执行用于施加与各存储器动作对应的规定的电压的控制。尤其，在改写动作时，进行对改写对象的存储器单元经负载电路(包含负载电阻特性可变电路14)施加的各电压脉冲的电压振幅以及脉冲宽度的控制。再有，在改写动作时，对负载电阻特性可变电路14进行用于切换负载电路的负载电阻特性的控制。在图1所示的例子中，控制电路16具有作为未图示的常用的地址缓存电路、数据输入输出缓存电路、控制输入缓存电路的功能。
电压开关电路17向字线解码器12以及位线解码器13提供存储器单元阵列11的读出动作时、以及改写动作时所需的选择字线电压、非选择字线电压、选择位线电压、非选择位线电压。Vcc是本发明装置10的供给电压(电源电压)、Vss是接地电压、Vwr是设置动作以及复位动作兼用的改写电压、Vrd是读出用的电压。在本实施方式中，改写动作时的选择位线电压经负载电阻特性可变电路14被提供给选择位线。
数据的读出是从存储器单元阵列11通过位线解码器13、读出电路15进行的。读出电路15判定数据的状态，将其结果送往控制电路16，输出至数据线19。
图2示意性地表示交叉点型的存储器单元阵列11的局部构成。在图2中，存储器单元阵列11在4根位线BL0～3与4根字线WL0～3的交点夹着存储器单元M。如图2所示，存储器单元阵列11具有：在行方向以及列方向上分别排列多个具有利用电阻的变化来存储信息的可变电阻元件的2端子构造的存储器单元M，具备在行方向上延伸的多个字线和在列方向上延伸的多个位线，同一行的存储器单元的每一个使存储器单元的一端侧连接于公共的字线、同一列的存储器单元的每一个使存储器单元的另一端侧连接于公共的位线而构成的交叉点型的存储器单元阵列构造。
作为本实施方式中的存储器单元，假设了构成为在2端子构造的可变电阻元件的2端子间施加改写用(设置以及复位用)的电压脉冲，由此以可变电阻元件的电流电压特性来规定的电阻特性发生变化，也就是说，一定的偏压条件下的电阻发生变化，从而能够写入信息的存储器单元。存储器单元M如图3所示，是一种由上下连接了由下部电极23、可变电阻体24和上部电极25构成的3层构造的可变电阻元件21、由P型半导体层26和N型半导体层27的PN结来构成的二极管22的串联电路来构成的1D1R型的存储器单元。可变电阻体24可以使用包含过渡金属(Ti、Cu、Co、Ni、V、W、Fe等)的氧化物或者氧氮化物、例如，TiOxNy、Fe2O3。P型半导体层26和N型半导体层27分别为在硅中注入P型和N型的杂质而形成。在本实施方式中，作为可变电阻体24，采用了对TiN进行氧化后制作的TiOxNy，在下部电极23中采用了Ti或者TiN、在上部电极25中采用了TiN。此外，可变电阻元件21在规定的半导体或者绝缘体基板上，能够采用溅射法等已有的薄膜形成方法以及光刻技术、蚀刻技术进行制作，将省略制作方法的详细说明。
存储器单元M的作为2个端子的P型半导体层26和上部电极25的某一个连接于字线，另一个连接于位线。在本实施方式中，在P型半导体层26的下侧连接有下部布线28，在上部电极25的上侧连接有上部布线29，彼此正交地配置。下部布线28和上部布线29为了降低布线电阻，使下部电极23以及上部电极25成为不同的材料或者构造，使下部布线28成为例如AlCu或者AlCu和TiN的层叠构造，使上部布线29成为例如AlCu和TiN的层叠构造。在本实施方式中，由于从位线侧向选择存储器单元施加正电压的改写电压脉冲，因此下部布线28在列方向上延伸来形成位线，上部布线29在行方向上延伸来形成字线。此外，不设置上部布线29，使上部电极24在行方向上延伸来形成字线也可。然而，将下部布线28作为字线，将上部布线29作为位线时，也就是说，调换下部布线28和上部布线29的情况下，需要向位线施加负电压的改写电压脉冲、调换二极管22的P型半导体层26和N型半导体层27、使PN结的方向反转。
图3所示的构造的可变电阻元件21的电阻特性例如如图4所示，具有高电阻状态(特性A)和低电阻状态(特性B)的两种电阻特性，能够在两种电阻特性间、通过同一极性的电压施加、在双方向上进行转移。在本实施方式中，当可变电阻元件的元件构造是上下非对称的情况下，与使用图23所示的电阻特性的电压极性的正负任一个侧的特性时相同。此外，当可变电阻元件的元件构造是上下对称的情况(上部电极和下部电极的材料、几何尺寸等相同的情况)、2个电阻特性A、B相对于施加电压的极性成为对称的特性。在此，电压极性的正负例如采用向以上部电极24为基准的下部电极23的施加电压的极性的正负来规定即可。
图4所示的电阻特性，就高电阻状态(特性A)和低电阻状态(特性B)而言，在高电阻状态下，施加使电阻特性从高电阻状态向低电阻状态转移所需的施加电压的绝对值的下限值即第二阈值电压Va以上的电压，将电流适应量设定为比在低电阻状态中施加了使电阻特性从低电阻状态向高电阻状态转移所需的施加电压的绝对值的下限值即第一阈值电压Vb时的电流值Ib低，由此电阻特性从高电阻状态转移至低电阻状态，相反，在低电阻状态下，将电流适应量设定为比上述电流值Ib高，施加第一阈值电压Vb以上且小于第二阈值电压Va的电压，由此电阻特性从低电阻状态转移至高电阻状态。在此，应注意的是，通过切换电流适应量的设定，能够实现高电阻状态(特性A)与低电阻状态(特性B)间的转换动作，据此，只要没有设定电流适应量，则不会发生从低电阻状态向高电阻状态的稳定的电阻特性的转移。在本实施方式中，通过由负载电阻特性可变电路14进行的负载电阻特性的变更，等效地实现该电流适应量的设定的切换。
下面，参照图5，说明针对图3所示的可变电阻元件、使用在设置动作时和复位动作时可切换不同的2个负载电阻特性的负载电路、以设置动作以及复位动作采用100ns以下的相同较短脉冲宽度(例如，35ns)实现稳定的单极转换动作的动作原理、以及最佳的负载电阻特性的决定方法。在本发明装置中，作为与改写时中存储器单元即可变电阻元件串联连接的负载电路，假设了字线解码器12、位线解码器13、负载电阻特性可变电路14、以及连接这些电路之间的信号布线的寄生电阻等的合成电路，为了说明的简单化，作为负载电路假设了具有线性的负载电阻特性的单个个体的负载电阻，进行说明。
图5(A)是表示在不经负载电阻的状态下测定时的可变电阻元件的高电阻状态(特性A)和低电阻状态(特性B)的2个电阻特性的I-V特性曲线。在高电阻状态下，在转移点Ta(Va、Ia)从高电阻状态转移至低电阻状态，在低电阻状态下，在转移点Tb(Vb、Ib)从低电阻状态转移至高电阻状态。在此，电压Va相当于第二阈值电压、电压Vb相当于第一阈值电压，将电流Ia称为第二阈值电流、将电流Ib称为第一阈值电流。
首先，说明从高电阻状态向低电阻状态转移所希望的负载电阻特性的范围和向负载电路和可变电阻元件(存储器单元)的串联电路施加的驱动电压Vda(电压脉冲的电压振幅)的范围。当具有图5(A)所示的电阻特性的可变电阻元件、与电阻值R1的负载电阻串联连接的情况下，通过转移点Ta(Va、Ia)的负载电阻特性描绘为如图5(B)中直线C1所示。此外，将此时的驱动电压Vda设为第二临界电压VA。为了进行从高电阻状态向低电阻状态的稳定的动作，该负载电阻特性直线C1需要在比从低电阻状态向高电阻状态转移的转移点Tb(Vb、Ib)更靠近的低电压侧的点T1(Vt1、It1)、与低电阻状态的I-V特性曲线交叉。即，通过图5(B)上的转移点Ta的负载电阻特性直线C1通过数学式1所示的关系式来表示。
(数学式1)
V＝—R1×(I—Ia)+Va
在此，为了满足上述条件，在I＝Ib时满足V<Vb。从而，根据数学式1以及该条件，导出下述数学式2所示的条件。
(数学式2)
(Va—Vb)/(Ib—Ia)<RI
在此，将数学式2的左边的电阻值定义为临界电阻值。电阻值R1能够利用转移点Ta(Va、Ia)和交点T1(Vt1、It1)的各坐标值，通过下述数学式3来表示。
(数学式3)
R1＝(Va—Vt1)/(It1—Ia)
再有，此时需要经负载电阻使可变电阻元件从高电阻状态向低电阻状态转移的电压脉冲的电压振幅Vda是比第二临界电压VA高的电压。即，在数学式1所示的负载电阻特性直线C1的式中代入了I＝0后得到的值是第二临界电压VA，因此电压振幅Vda需要满足下述数学式4所示的条件。
(数学式4)
Vda>Va+R1×Ia
接下来，说明从低电阻状态向高电阻状态转移所希望的负载电阻特性的范围和负载电路和施加给可变电阻元件(存储器单元)的串联电路的驱动电压Vdb(电压脉冲的电压振幅)的范围。在具有图5(A)所示的电阻特性的可变电阻元件、与电阻值R2的负载电阻串联连接的情况下，通过转移点Tb(Vb、Ib)的负载电阻特性被描绘为如图5(C)中直线C2所示。此外，将此时的驱动电压Vdb设为第一临界电压VB。为了进行从低电阻状态向高电阻状态的稳定的动作，该负载电阻特性直线C2需要在比从高电阻状态向低电阻状态转移的转移点Ta(Va、Ia)更靠近的低电压侧的点T2(Vt2、It2)、与高电阻状态的I-V特性曲线交叉。即，通过图5(C)上的转移点Tb的负载电阻特性直线C2能够通过数学式5所示的关系式来表示。
(数学式5)
V＝—R2×(I—Ib)+Vb
在此，为了满足上述条件，在I＝Ia的时满足V<Va。从而，利用数学式5以及该条件，导出下述数学式6所示的条件。
(数学式6)
(Va—Vb)/(Ib—Ia)>R2
在此，数学式6的左边的电阻值是与数学式2的左边的电阻值相同的临界电阻值。电阻值R2能够利用转移点Tb(Vb、Ib)和交点T2(Vt2、It2)的各坐标值，通过下述数学式7来表示。
(数学式7)
R2＝(Vt2—Vb)/(Ib—It2)
再有，此时、需要经负载电阻使可变电阻元件从低电阻状态向高电阻状态转移的电压脉冲的电压振幅Vdb是比第一临界电压VB高的电压。即，在数学式5所示的负载电阻特性直线C2的式中代入了I＝0后所得到的值是第一临界电压VB，因此电压振幅Vdb需要满足下述数学式8所示的条件。
(数学式8)
Vdb>Vb+R2×Ib
以上的说明中、第二临界电压VA与第一临界电压VB是不同的电压值，但是使可变电阻元件从高电阻状态向低电阻状态转移的电压脉冲的电压振幅Vda、从低电阻状态向高电阻状态转移的电压脉冲的电压振幅Vdb只要分别满足数学式4和数学式8的条件，则能够设定为相同电压。
在该情况下，例如，在从低电阻状态向高电阻状态的转换动作中，电压振幅Vdb成为远远高于第一临界电压VB的电压，在图5(C)中负载电阻特性直线C2在右方向(高电压方向)上平移，即使负载电阻特性直线C2与高电阻状态(特性A)的I-V特性曲线的交点移动到比转移点Ta(Va、Ia)更高的电压侧，在该时间点，发生在高电阻状态与低电阻状态之间的双方向的转移，成为不稳定的振荡状态，但是在电压脉冲的施加结束的时间点，伴随着电压振幅Vdb的降低，负载电阻特性直线C2在左方向(低电压方向)上平移，负载电阻特性直线C2与高电阻状态(特性A)的I-V特性曲线的交点移动到比转移点Ta(Va、Ia)更低的电压侧，因此最终发生向高电阻状态的转移，电阻特性稳定在高电阻状态。再有，在从高电阻状态向低电阻状态的转换动作中，电压振幅Vda成为远远高于第二临界电压VA的电压，图5(B)中负载电阻特性直线C1在右方向(高电压方向)上平移，即使负载电阻特性直线C1与低电阻状态(特性B)的I-V特性曲线的交点移动到比转移点Tb(Vb、Ib)更高的电压侧，在该时间点，发生在高电阻状态与低电阻状态之间的双方向的转移，成为不稳定的振荡状态，在电压脉冲的施加结束的时间点，伴随着电压振幅Vda的降低，负载电阻特性直线C1在左方向(低电压方向)上平移，负载电阻特性直线C1与低电阻状态(特性B)的I-V特性曲线的交点移动到比转移点Tb(Vb、Ib)更低的电压侧，因此最终发生向低电阻状态的转移，电阻特性稳定在低电阻状态。根据上述理由，本发明装置中，能够将电压振幅Vda和电压振幅Vdb设定为相同电压。
图6以及图7表示切换负载电阻特性并重复进行设置动作以及复位动作来稳定地进行转换动作时的测定结果的一例。图6表示在设置动作时使用1.5kΩ的负载电阻、将电压振幅5V的电压脉冲施加30ns、在复位动作时不使用负载电阻(负载电阻0Ω)将电压振幅3V的电压脉冲施加30ns时转换特性。另外，图7表示在设置动作时使用1.5kΩ的负载电阻、将电压振幅5V的电压脉冲施加30ns、在复位动作时不使用负载电阻(负载电阻0Ω)、将电压振幅5V的电压脉冲施加30ns时的转换特性。图6中在设置动作和复位动作中电压振幅不同，但是图7中在设置动作和复位动作中电压振幅相同，在任何情况下，均确认了稳定的转换动作。
在关于上述的动作原理、以及最佳的负载电阻特性的决定方法的说明中，作为负载电路假设了具有线性的负载电阻特性的单个个体的负载电阻，在实际的电路构成中负载电路中，由于包含字线解码器12、位线解码器13中的用于选择字线、位线的具有非线性的电流电压特性的晶体管，因此负载电阻特性成为非线性。即使在负载电阻特性为非线性的情况下，关于上述的动作原理、以及最佳的负载电阻特性的决定方法的根本的思路也相同。
下面，参照图8、图9、以及图10，说明本实施方式中使用的负载电阻特性可变电路14的具体的电路构成。图8示意性地表示改写对象的选择存储器单元的可变电阻元件21和负载电路和电压开关电路17的关系。在图8中，负载电路能够作为被施加来自电压开关电路17的电压脉冲的电路中的除了选择存储器单元的所有电路来处理，包括字线解码器12、位线解码器13、负载电阻特性可变电路14、以及选择字线、选择位线等信号布线的寄生电阻。从而，其负载电阻特性被规定为除了选择存储器单元以外的所有电路的合成电路的电流电压特性。在图8所示的例子中，从电压开关电路17经字线解码器12、对1根选择字线施加接地电压Vss，经位线解码器13和负载电阻特性可变电路14向多个选择位线作为改写电压脉冲分别施加电压Vwr。此外，对非选择字线经字线解码器12施加电压Vwr，在位于非选择字线与选择位线间的非选择存储器单元的两端同时被施加相同的改写电压脉冲，而不施加实际有效的改写电压。另外，对非选择位线经位线解码器13和负载电阻特性可变电路14施加接地电压Vss，在位于非选择位线与选择字线间的非选择存储器单元的两端同时施加接地电压Vss，而不施加实际有效的改写电压。在位于非选择位线与非选择字线间的非选择存储器单元的两端以与选择存储器单元相反偏压来施加改写电压脉冲，但是该非选择存储器单元内的二极管成为反偏压状态，而对可变电阻元件不施加该反偏压的改写电压脉冲。
图9表示与存储器单元阵列11内的4根位线BL0～3和4根字线WL0～3对应的、字线解码器12与位线解码器13与负载电阻特性可变电路14的连接关系。字线解码器12和位线解码器13分别仅仅表示最后级的字线驱动器12a和位线驱动器13a，分别以行选择信号RSB0～3、列选择信号CS0来驱动。在图9所示的例子中，4根位线BL0～3同时全部被选择或者不被选择，4根位线对应于4位的改写数据D0～3的各位。从而，4个负载电阻特性可变电路14的负载电阻特性的切换分别被与改写数据D0～3的各位对应的负载电阻切换信号RLS0～3所控制。
在图9中，字线驱动器12a和位线驱动器13a由带电平移位(level shift)的缓存电路(参照图10(C))构成，就改写动作时的高电位而言，被提供改写电压脉冲Vwr而不是电源电压Vcc。另外，将输入到字线驱动器12a的行选择信号RSB0～3设定为在低电平时选择对应的字线WL0～3、在高电平时不选择对应的字线WL0～3。另外，将输入到位线驱动器13a的列选择信号CS0设定为在高电平时同时选择位线BL0～3、在低电平时同时不选择位线BL0～3。
图10(A)表示负载电阻特性可变电路14的具体的电路构成的一例。图10(A)所例示的负载电阻特性可变电路14将由2个CMOS传输门构成的转换电路30、31和与这些转换电路单独串联连接的高低2个电阻元件RH(1kΩ)和RL(0.1kΩ)的2个串联电路并联连接，由从负载电阻切换信号RLS0～3生成与输入到2个转换电路30、31的改写电压Vwr相同的电压振幅的互补输入信号的逆变器电路32和缓存电路33来构成。如采用图5来进行的详细说明，在使可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的复位动作(第一改写动作)中，使用低电阻的负载电阻特性，相反，在使可变电阻元件的电阻特性从高电阻状态向低电阻状态转移的设置动作(第二改写动作)中，需要使用高电阻的负载电阻特性，因此，在复位动作(数据“0”的写入)中，将负载电阻切换信号RLS0～3的信号电平作为高电平，使转换电路30导通，使转换电路31截止，选择电阻元件RL(0.1kΩ)侧，在设置动作(数据“1”的写入)中，将负载电阻切换信号RLS0～3的信号电平作为低电平，使转换电路31导通，使转换电路30截止，选择电阻元件RL(1kΩ)侧。结果，如图7所示的稳定的单极转换动作成为可能。
图10(B)以及(C)表示逆变器电路32和缓存电路33的电路构成的一例。输入到逆变器电路32和缓存电路33的负载电阻切换信号RLS0～3的电压振幅是电源电压Vcc、从逆变器电路32和缓存电路33输出的互补输入信号的电压振幅是改写电压Vwr、比电源电压Vcc高的电压的情况下，逆变器电路32和缓存电路33如图10(B)以及(C)所示，由电平移位电路构成。在逆变器电路32和缓存电路33的输入信号与输出信号的电压信号相同的情况下，逆变器电路32和缓存电路33将通常的逆变器电路进行2级级联连接而构成。此外，图10(C)的缓存电路33的电路构成还能适用于字线驱动器12a和位线驱动器13a。
图10(D)表示进一步简化图10(A)中例示的负载电阻特性可变电路14的电路构成例。
另外，图11(A)～(E)中示出了5个不采用电阻元件的负载电阻特性可变电路14的电路构成例。图11(A)表示始终导通状态的P型MOSFET34a和通过控制信号Sc1可切换导通截止的P型MOSFET34b的并联连接而构成的负载电阻特性可变电路14。将P型MOSFET34a与P型MOSFET34b设定为相同尺寸，则通过控制信号Sc1可以进行非线性饿负载电阻特性的切换。此外，取代始终导通状态的P型MOSFET34a，即使使用线性或者非线性的电阻特性的电阻元件或者符合电压极性的二极管，也能实现通过P型MOSFET34b的导通截止来可切换负载电阻特性的负载电阻特性可变电路14。
图11(B)表示通过2个控制信号Sc2、Sc3可切换导通截止的P型MOSFET35a、35b的并联连接而构成的负载电阻特性可变电路14。P型MOSFET35a、35b被控制为一方导通时、另一方截止。在图11(B)所示的例子中，使P型MOSFET35a、35b的每一个的栅极宽度等不同，由此使非线性的负载电阻特性的切换成为可能。另外，将P型MOSFET35a、35b设定为相同尺寸，对各个或者任一个以串联方式附加不同的电阻值的电阻成分也可。
图11(C)表示由可利用一个控制信号Sc4来阶段性地控制栅极电压的一个P型MOSFET36构成的负载电阻特性可变电路14。作为控制信号Sc4，按照可输出使P型MOSFET36截止的一个信号电平、使P型MOSFET36导通的2个信号电平方式构成，通过切换使P型MOSFET36导通的2个信号电平，非线性的负载电阻特性的切换成为可能。
图11(D)表示由可利用2个控制信号Sc5、Sc6以两个阶段来控制栅极电压和反向栅极(基板)电压的一个P型MOSFET37构成的负载电阻特性可变电路14。利用控制信号Sc5对P型MOSFET37的导通截止进行控制，利用控制信号Sc6来调整P型MOSFET37的反向栅极电压，以使阈值电压发生变化。在使P型MOSFET37导通的状态下，通过反向栅极电压，将阈值电压切换为高低两种电压，从而非线性的负载电阻特性的切换成为可能。
图11(E)表示由可利用一个控制信号Sc7以多阶段来控制栅极电压的一个电阻控制元件38构成的负载电阻特性可变电路14。作为电阻控制元件38，利用以由MOSFET以外来构成的传输门、单沟道晶体管等来构成的元件。通过切换控制信号Sc7的信号电平，从而负载电阻特性的切换成为可能。
下面，说明本发明装置10的对多个存储器单元的设置动作和复位动作并存的改写动作。
首先，控制电路16利用来自外部的地址信号、数据输入信号、控制输入信号等，指示向以地址信号指定的改写对象的存储器单元的改写动作，则激活电压开关电路17，在改写动作时，指示向选择字线、非选择字线、选择位线、以及非选择位线要分别施加的电压的输出。电压开关电路17将电压发生电路所生成的改写电压Vwr提供给字线驱动器12a和位线驱动器13a、逆变器电路32和缓存电路33，将接地电压Vss提供给字线解码器12和位线解码器13。以上的结果、对选择字线和非选择字线分别施加接地电压Vss和改写电压Vwr，对选择位线和非选择位线经负载电阻特性可变电路14分别施加改写电压Vwr和接地电压Vss。从而，仅对在多个选择位线与1根选择字线之间连接的选择存储器单元施加正偏压方向的改写电压Vwr，而对其他非选择存储器单元不会施加电压、或者、在反偏压方向上施加改写电压Vwr，非选择存储器单元中不执行设置动作和复位动作的任何动作。
另外，控制电路16利用负载电阻切换信号RLSi(i与写入数据的各位对应)，对与连接于改写对象的选择存储器单元的各选择位线连接的负载电阻特性可变电路14进行单独控制，以使其成为与各选择存储器单元的写入数据的“0”、“1”的差异对应的复位动作用或者设置动作用的负载电阻特性。具体而言，在负载电阻特性可变电路14中，当写入数据为“0”的情况下，选择低电阻侧的负载电阻特性，当写入数据为“1”的情况下，选择高电阻侧的负载电阻特性。改写电压Vwr被设定成绝对值为上述的第一临界电压VB以上、且、第二临界电压VA以上，因此在写入数据“0”的存储器单元中复位动作、在写入数据“1”的存储器单元中设置动作分别同时执行。
就写入数据为“0”且原来的存储数据为“1”的存储器单元而言，负载电路被设定成低电阻侧的负载电阻特性，因此在复位动作的前后的对负载电路施加的电压变动被抑制为较小，从而能够将对复位动作后的可变电阻元件的两端施加电压抑制在第二阈值电压(Va)以下，进而能够稳定地完成复位动作。假如，在改写电压脉冲施加中，即使对复位动作后的可变电阻元件的两端施加第二阈值电压(Va)以上，最终、伴随着改写电压Vwr的电压降低，复位动作后的电压施加成为小于第二阈值电压(Va)的状态、比复位动作前的电压施加成为小于第一阈值电压(Vb)的状态更早发生，从而稳定地执行复位动作。在此，即使原来的存储数据是“0”(电阻特性为高电阻状态)也同样，最终写入数据“0”。从而，在复位动作中，与原来的存储数据无关，写入数据“0”。
就写入数据为“1”且原来的存储数据为“0”的存储器单元而言，由于负载电路被设定成高电阻侧的负载电阻特性，因此在设置动作的前后的对负载电路施加的电压变动与复位动作的前后相比更大，因此能够将施加给设置动作后的可变电阻元件的两端的电压抑制在第一阈值电压(Vb)以下，能够稳定地完成设置动作。假如，在改写电压脉冲施加中，即使对设置动作后的可变电阻元件的两端施加第一阈值电压(Vb)以上，最终、伴随着改写电压Vwr的电压降低，设置动作后的电压施加成为小于第一阈值电压(Vb)的状态、比设置动作前的电压施加成为小于第二阈值电压(Va)的状态更早发生，从而稳定地执行设置动作。在此，即使原来的存储数据为“1”(电阻特性为低电阻状态)也同样，最终写入数据“1”。从而，在设置动作中，与原来的存储数据无关，写入数据“1”。
就本发明装置的存储器单元的读出动作而言，能够利用与现有的单极转换动作、双极转换动作中改写的存储器单元对应的公知的读出动作。另外，读出动作不是本发明的主旨，因此省略详细说明。
<第二实施方式>
下面，说明本发明装置的第二实施方式。在上述第一实施方式中，当存储器单元为1D1R型的情况下，在设置动作与复位动作间切换负载电路的负载电阻特性，利用使改写电压Vwr的施加时间相同的单极转换动作，对多个存储器单元可同时执行设置动作和复位动作并存的改写动作。但是，存储器单元不限于1D1R型，例如，即使是由可变电阻元件和存储器单元选择用的晶体管(MOSFET等)构成的1T1R型存储器单元，也同样地在设置动作与复位动作之间切换负载电路的负载电阻特性，利用使改写电压Vwr的施加时间相同的单极转换动作，对多个存储器单元可进行设置动作和复位动作并存的改写动作。下面，参照附图，说明使用1T1R型存储器单元的第二实施方式。此外，对于与第一实施方式相同的构成要素，标注相同符号，进行说明。
如图12所示，第二实施方式的本发明装置40的模块构成，与第一实施方式中的图1所示的模块构成大致相同，与第一实施方式不同点仅仅在于存储器单元阵列41和字线解码器42。
图13(A)表示1T1R型的存储器单元的示意性的截面构造。就构成存储器单元阵列41的存储器单元而言，对于由在半导体基板上制作的源极区域56和漏极区域57、以及在栅极氧化膜上形成的栅极电极58构成的选择晶体管52、将下部电极53和可变电阻体54和上部电极55进行层叠而成的3层构造的可变电阻元件51，将选择晶体管52的漏极区域57与可变电阻元件51的下部电极53电连接后作为选择晶体管52和可变电阻元件51的串联电路来形成。栅极电极58连接在字线WL，源极区域56连接在源极线SL，上部电极55连接在位线BL。作为可变电阻体54采用对TiN进行氧化后制成的TiON，电极中的上部电极、下部电极均采用了TiN。图13(B)是图13(A)所示的截面构造的1T1R型存储器单元的等效电路图。此外，在本实施方式中，假设了选择晶体管52由N型MOSFET构成的情况，然而，即使是P型MOSFET、双极晶体管也可。双极晶体管的情况下，基极电极连接在字线WL，发射极区域或者集电极区域的任一个连接在源极线SL或者位线，发射极区域或者集电极区域的另一方连接在可变电阻元件51的一端。
图14示意性地表示以矩阵状配置了1T1R型的存储器单元的存储器单元阵列41的局部构成。在图14中，各存储器单元的选择晶体管的栅极连接在字线(WL0～WLn—1)，各存储器单元的选择晶体管的源极连接在公共的源极线SL，各存储器单元的可变电阻元件的一方端(上部电极侧)连接在位线(BL0～BLm—1)。在本实施方式中，由于假设了单极转换动作，因此在设置、复位、读出的各存储器动作中，对源极线施加接地电压，从而不需要根据存储器动作的种类来切换源极线电压，因此可以不经电压开关电路17而直接固定在接地电压。
字线解码器42连接在存储器单元阵列41的各字线，选择与输入到地址线18的行选择用的地址信号对应的存储器单元阵列41的字线，作为选择字线，对未被选为选择字线的非选择字线分别施加与设置、复位、读出的各存储器动作对应的选择字线电压和非选择字线电压，使与选择字线连接的存储器单元的选择晶体管导通，使与非选择字线连接的存储器单元的选择晶体管截止。就改写动作时的选择字线电压而言，只要能够使选择存储器单元的选择晶体管导通即可，未必是与改写电压Vwr相同的电压，因此可以利用电源电压Vcc来驱动选择字线。
图15示出了与存储器单元阵列41内的4根位线BL0～3和4根字线WL0～3对应的、字线解码器42和位线解码器13和负载电阻特性可变电路14的连接关系。字线解码器42和位线解码器13分别仅仅表示最后级的字线驱动器42a和位线驱动器13a，分别被行选择信号RSB0～3、列选择信号CS0驱动。在图15所示的例子中，4根位线BL0～3同时全部被选择或者不被选择，4根位线对应于4位的改写数据D0～3的各位。从而，4个负载电阻特性可变电路14的负载电阻特性的切换分别被与改写数据D0～3的各位对应的负载电阻切换信号RLS0～3所控制。
在图15中，字线驱动器42a由通常的逆变器电路构成。与此相对，位线驱动器13a由带电平移位的缓存电路(参照图10(C))构成，就改写动作时的高电位而言，被提供改写电压脉冲Vwr而不是电源电压Vcc。另外，将输入到字线驱动器42a的行选择信号RSB0～3设定为在低电平时选择对应的字线WL0～3、在高电平时不选择对应的字线WL0～3。另外，将输入到位线驱动器13a的列选择信号CS0设定为在高电平时同时选择位线BL0～3、在低电平时同时不选择位线BL0～3。
就负载电阻特性可变电路14而言，与第一实施方式同样，能够采用图10(A)、(D)、或者、图11(A)～(E)中例示的电路构成。
就位线解码器13、读出电路15、控制电路16、以及电压开关电路17而言，与第一实施方式相同，故省略重复说明。另外，关于本发明装置40的对多个存储器单元的设置动作和复位动作并存的改写动作，与第一实施方式的不同点仅仅在于通过字线解码器42来选择以及不选择的选择字线和非选择字线的施加电压不同而已，除此以外，与第一实施方式相同，故省略重复说明。
<第三实施方式>
下面，说明本发明装置的第三实施方式。在上述第一实施方式中，当存储器单元为1D1R型的情况下，在设置动作于复位动作之间切换负载电路的负载电阻特性，利用使改写电压Vwr的施加时间相同的单极转换动作，对多个存储器单元能够同时执行设置动作和复位动作并存的改写动作。但是，存储器单元不限于1D1R型，例如，即使是仅由可变电阻元件构成的1R型存储器单元，也同样地在设置动作与复位动作之间切换负载电路的负载电阻特性，利用使改写电压Vwr的施加时间相同的单极转换动作，对多个存储器单元能够进行设置动作和复位动作并存的改写动作。下面，参照附图，说明使用1R型存储器单元的第三实施方式。此外，对于与第一实施方式相同的构成要素，赋予相同符号后进行说明。
如图16所示，第三实施方式的本发明装置60的模块构成，与第一实施方式中的图1所示的模块构成大致相同，与第一实施方式不同点仅在于存储器单元阵列61和电压开关电路67。
图17示意性地表示交叉点型的存储器单元阵列61的局部构成。在图17中，存储器单元阵列61在4根位线BL0～3与4根字线WL0～3的交点夹着存储器单元M。如图17所示，存储器单元阵列61具有：在行方向以及列方向上分别排列多个具有利用电阻的变化来存储信息的可变电阻元件的2端子构造的存储器单元M，具备在行方向上延伸的多个字线和在列方向上延伸的多个位线，同一行的存储器单元的每一个使存储器单元的一端侧连接在公共的字线，同一列的存储器单元的每一个使存储器单元的另一端侧连接在公共的位线而成的交叉点型的存储器单元阵列构造。存储器单元M仅由第一实施方式的存储器单元中使用的可变电阻元件21构成。从而，可变电阻元件21的电阻特性与第一实施方式相同，如图4所示，具有高电阻状态(特性A)和低电阻状态(特性B)的两种电阻特性，能够在两种电阻特性间通过同一极性的电压施加在双方向上进行转移。
电压开关电路67对字线解码器12以及位线解码器13提供存储器单元阵列61的读出动作时以及改写动作时所需的选择字线电压、非选择字线电压、选择位线电压、非选择位线电压。Vcc是本发明装置10的供给电压(电源电压)、Vss是接地电压、Vwr是设置动作以及复位动作兼用的改写电压、Vrd是读出用的电压、Vpr是改写阻止电压。在本实施方式中，改写动作时的选择位线电压经过位线解码器13和负载电阻特性可变电路14，被提供给选择位线。改写阻止电压Vpr经过位线解码器13被施加给非选择位线，并且经过字线解码器12被施加给非选择字线。
在第一实施方式中，对非选择位线施加接地电压Vss，对非选择字线施加改写电压Vwr，然而，在第三实施方式中，即使是相同的交叉点型的存储器单元阵列，由于在存储器单元内不存在整流元件的二极管，因此，为了对于与非选择存储器单元对应的正负任何施加电压极性，阻止设置动作、复位动作，对非选择位线和非选择字线分别施加改写电压Vwr和接地电压Vss的中间电压的改写阻止电压Vpr。与第一实施方式同样，对多个选择位线经负载电阻特性可变电路14施加改写电压Vwr，与第一实施方式同样，对1根选择字线施加接地电压Vss。从而，向在非选择位线与选择字线间连接的非选择存储器单元、以及在选择位线与非选择字线间连接的非选择存储器单元的两端，施加绝对值为从改写阻止电压Vpr或者改写电压Vwr减去改写阻止电压Vpr而得到的电压(Vwr—Vpr)的电压，然而，由于通过使该改写阻止电压Vpr和差电压(Vwr—Vpr)的两方相对于正负任何施加电压极性均设为第一阈值电压以下，从而第一阈值电压的绝对值是比第二阈值电压的绝对值低的电压，因此对于正负任何施加电压极性均阻止设置动作、复位动作。另外，由于在连接于非选择位线与非选择字线间的非选择存储器单元的两端，两端电压为相同电压，因此没有施加电压，设置动作、复位动作被阻止。
就字线解码器12、位线解码器13、读出电路15、以及控制电路16而言，与第一实施方式相同，因此省略重复说明。另外，关于本发明装置60的对多个存储器单元的设置动作和复位动作并存的改写动作，与第一实施方式的不同点仅仅在于非选择位线和非选择字线的施加电压不同而已，除此以外，与第一实施方式相同，因此省略重复说明。
<第四实施方式>
下面，说明本发明装置的第四实施方式。在上述第一实施方式中，向选择存储器单元和负载电路的串联电路施加设置动作和复位动作中相同的电压振幅Vwr的改写电压脉冲的情况下，在第四实施方式中，根据写入数据的“0”和“1”来区分使用设置动作和复位动作中个别的电压振幅Vwr1、Vwr2的设置电压脉冲和复位电压脉冲。存储器单元是与第一实施方式相同的1D1R型存储器单元。下面，参照附图，说明使用1D1R型存储器单元的第四实施方式。此外，对于与第一实施方式相同的构成要素，赋予相同符号，进行说明。
在此，设置电压脉冲的电压振幅Vwr1被设定为比第二临界电压VA高的电压，复位电压脉冲的电压振幅Vwr2被设定为比第一临界电压VB高的电压且比第二临界电压VA低的电压。也就是说，设置电压脉冲的电压振幅Vwr1成为比复位电压脉冲的电压振幅Vwr2高的电压(Vwr1>Vwr2)。此外，关于第一临界电压VB以及第二临界电压VA，在第一实施方式中已说明过，故省略重复说明。
如图18所示，第四实施方式的本发明装置80的模块构成，与第一实施方式中的图1所示的模块构成大致相同，与第一实施方式不同点仅在于位线解码器83的位线驱动器83a和电压开关电路87。
图19表示与存储器单元阵列11内的4根位线BL0～3和4根字线WL0～3对应的、字线解码器12与位线解码器83与负载电阻特性可变电路14的连接关系。字线解码器12和位线解码器83分别仅仅表示最后级的字线驱动器12a和位线驱动器83a，分别以行选择信号RSB0～3、列选择信号CS0来驱动。在图19所示的例子中，4根位线BL0～3同时全部被选择或者不被选择，4根位线对应于4位的改写数据D0～3的各位。从而，4个负载电阻特性可变电路14的负载电阻特性的切换分别被改写数据D0～3的各位对应的负载电阻切换信号RLS0～3所控制。
在图19中，字线驱动器12a由带电平移位的缓存电路(参照图10(C))构成，就改写动作时的高电位而言，被提供设置电压脉冲Vwr1(>Vwr2)而不是电源电压Vcc。另外，将输入到字线驱动器12a的行选择信号RSB0～3设定为在低电平时选择对应的字线WL0～3、在高电平时不选择对应的字线WL0～3。
位线驱动器83a如图20所示，在带电平移位的缓存电路中构成为在设置电压脉冲的电压振幅Vwr1与复位电压脉冲的电压振幅Vwr2之间，利用负载电阻切换信号RLS0～3能分别选择改写动作时的高电位。将输入到位线驱动器83a的列选择信号CS0设定为在高电平时同时选择位线BL0～3、在低电平时同时不选择位线BL0～3。输入负载电阻切换信号RLS0～3的逆变器电路88和缓存电路89构成为分别具有电平移位，其电路构成与图10(B)以及(C)的逆变器电路32和缓存电路33相同。逆变器电路88在低电平时负载电阻切换信号RLS0～3成为非选择状态而输出电压Vwr2、在高电平时负载电阻切换信号RLS0～3成为选择状态而输出接地电压Vss(0V)。相反，缓存电路89在高电平时负载电阻切换信号RLS0～3成为非选择状态而输出电压Vwr1、在低电平时负载电阻切换信号RLS0～3成为选择状态而输出接地电压Vss(0V)。
负载电阻特性可变电路14，与第一实施方式同样，能够成为图10(A)、(D)、或者、图11(A)～(E)中例示的电路构成。
字线解码器12、读出电路15、以及控制电路16，与第一实施方式相同，故省略重复说明。
下面，说明本发明装置80的对多个存储器单元的设置动作和复位动作并存的改写动作。
首先，控制电路16利用来自外部的地址信号、数据输入信号、控制输入信号等，指示向以地址信号指定的改写对象的存储器单元的改写动作，则激活电压开关电路87，指示在改写动作时向选择字线、非选择字线、选择位线、以及非选择位线要分别施加的电压的输出。电压开关电路87将未图示电压发生电路所生成的2个改写电压Vwr1、Vwr2提供给位线驱动器83a、逆变器电路88和缓存电路89，将改写电压Vwr1提供给字线驱动器12a，将接地电压Vss提供给字线解码器12和位线解码器83。以上的结果，对选择字线和非选择字线分别施加接地电压Vss和改写电压Vwr1，对选择位线经负载电阻特性可变电路14施加改写电压Vwr1或者Vwr2，对非选择位线经负载电阻特性可变电路14施加接地电压Vss。从而，仅仅对连接在多个选择位线与1根选择字线之间的选择存储器单元施加正偏压方向的改写电压Vwr1或者Vwr2，对其他非选择存储器单元不施加电压、或者、在反偏压方向上施加改写电压Vwr1或者2个改写电压差(Vwr1—Vwr2)，在非选择存储器单元中不执行设置动作和复位动作中的任何动作。
另外，控制电路16利用负载电阻切换信号RLSi(i与写入数据的各位对应)，对与连接于改写对象的选择存储器单元的各选择位线连接的负载电阻特性可变电路14进行单独控制，以使其成为与各选择存储器单元的写入数据的“0”、“1”的差异对应的复位动作用或者设置动作用的负载电阻特性。具体而言，在负载电阻特性可变电路14中，当写入数据为“0”的情况下，选择低电阻侧的负载电阻特性，当写入数据为“1”的情况下，选择高电阻侧的负载电阻特性。
再有，控制电路16利用负载电阻切换信号RLSi(i与写入数据的各位对应)，对与对应于上述改写对象的选择存储器单元的负载电阻特性可变电路14连接的位线驱动器83a所输出的高电位电平进行单独控制，以使其成为与各选择存储器单元的写入数据的“0”、“1”的差异对应的复位电压Vwr2或者设置电压Vwr1。此外，在本实施方式中，从位线驱动器83a输出的设置电压脉冲Vwr1和复位电压脉冲Vwr2的脉冲宽度被控制电路16控制为相同脉冲宽度(施加时间)。
通过以上的控制电路16所进行的、负载电阻特性可变电路14和位线驱动器83a的控制，复位电压Vwr2被设定为绝对值在上述的第一临界电压VB以上、且设置电压Vwr1被设定为绝对值在第二临界电压VA以上，因此在写入数据“0”的存储器单元中复位动作、在写入数据“1”的存储器单元中设置动作分别同时执行。
就写入数据为“0”且原来的存储数据为“1”的存储器单元而言，由于负载电路设定为低电阻侧的负载电阻特性，因此在复位动作的前后的施加给负载电路的电压变动被抑制为较小，能够将复位动作后的施加给可变电阻元件的两端的电压抑制在第二阈值电压(Va)以下，能够稳定地完成复位动作。假如，在改写电压脉冲施加中，即使对复位动作后的可变电阻元件的两端施加第二阈值电压(Va)以上，最终、伴随着复位电压Vwr2的电压降低，复位动作后的电压施加成为小于第二阈值电压(Va)的状态、比复位动作前的电压施加成为小于第一阈值电压(Vb)的状态更早发生，从而稳定地执行复位动作。在此，原来的存储数据为“0”(电阻特性为高电阻状态)也同样，最终写入数据“0”。从而，在复位动作中，与原来的存储数据无关，写入数据“0”。
就写入数据为“1”且原来的存储数据为“0”的存储器单元而言，由于负载电路被设定成高电阻侧的负载电阻特性，因此在设置动作的前后的对负载电路施加的电压变动与复位动作的前后相比更大，因此能够将施加给设置动作后的可变电阻元件的两端的电压抑制在第一阈值电压(Vb)以下，能够稳定地完成设置动作。假如，在改写电压脉冲施加中，即使对设置动作后的可变电阻元件的两端施加第一阈值电压(Vb)以上，最终、伴随着设置电压Vwr1的电压降低，设置动作后的电压施加成为小于第一阈值电压(Vb)的状态、比设置动作前的电压施加成为小于第二阈值电压(Va)的状态更早发生，从而稳定地执行设置动作。在此，即使原来的存储数据为“1”(电阻特性为低电阻状态)也同样，最终写入数据“1”。从而，在设置动作中，与原来的存储数据无关，写入数据“1”。
<第五实施方式>
下面，说明本发明装置的第五实施方式。在上述第四实施方式中，当存储器单元为1D1R型的情况下，在设置动作与复位动作间切换负载电路的负载电阻特性，使改写电压Vwr1、Vwr2的施加时间相同的单极转换动作，对多个存储器单元可同时执行设置动作和复位动作并存的改写动作。但是，存储器单元不限于1D1R型，例如，即使是由可变电阻元件和存储器单元选择用的晶体管(MOSFET等)构成的1T1R型存储器单元，也同样地在设置动作与复位动作间之间切换负载电路的负载电阻特性，利用使改写电压Vwr1、Vwr2的施加时间相同的单极转换动作，对多个存储器单元可进行设置动作和复位动作并存的改写动作。下面，参照附图，说明使用1T1R型存储器单元的第五实施方式。此外，对于与第一实施方式以及第二实施方式相同的构成要素，赋予相同符号，进行说明。
如图21所示，第五实施方式的本发明装置90的模块构成，与第四实施方式中的图18所示的模块构成、或者、第二实施方式中的图12所示的模块构成大致相同，与第四实施方式不同点仅仅在于存储器单元阵列41和字线解码器42，与第二实施方式不同点仅仅在于位线解码器83的位线驱动器83a和电压开关电路87。
1T1R型的存储器单元、存储器单元阵列41、以及字线解码器42，与第二实施方式中说明过的相同，故省略重复说明。另外，位线解码器83的位线驱动器83a和电压开关电路87，与第四实施方式中说明过的相同，故省略重复说明。
读出电路15、以及控制电路16，与第一实施方式中说明过的相同，故省略重复说明。另外，关于本发明装置90的对多个存储器单元的设置动作和复位动作并存的改写动作，不同点仅仅在于由字线解码器42进行选择以及非选择的选择字线和非选择字线的施加电压不同而已，就对选择存储器单元的设置动作和复位动作而言，只是选择存储器单元内的正向偏压的二极管变为导通状态的选择晶体管而已，其他与第四实施方式相同，故省略重复说明。
此外，在第五实施方式中，与非选择字线连接的非选择存储器单元全部存储器单元内的选择晶体管为截止状态，由此在可变电阻元件的两端为被施加改写电压Vwr1、Vwr2的任何电压，因此不会执行设置动作和复位动作中的任何动作。另外，就连接在选择字线和非选择位线的非选择存储器单元而言，即使非选择位线和源极线均成为接地电压Vss、选择晶体管成为导通状态，由于可变电阻元件未被施加电压施加，因此不会执行设置动作和复位动作中的任何动作。
下面，说明本发明装置的另一实施方式。
<1>在上述各实施方式中，作为构成存储器单元的可变电阻元件，采用了Ti/TiON/TiN构造、或者、TiN/TiON/TiN构造，但是各实施方式中的可变电阻元件的构造以及材料不限于上述各构造的材料。只要是作为可变电阻元件，当采用至少正负任一个的极性来进行向以一方端子为基准的另一方端子的电压施加的情况下，以2端子间的电流电压特性规定的电阻特性能够在能稳定地获取低电阻状态和高电阻状态的2个电阻特性间，所述电阻特性从低电阻状态向高电阻状态转移所需的施加电压的绝对值的下限值即第一阈值电压成为比所述电阻特性从高电阻状态向低电阻状态转移所需的施加电压的绝对值的下限值即第二阈值电压低的电压的可变电阻元件，即便是任何材料、构造，本发明也能适用。
作为本发明可使用的可变电阻元件的可变电阻体，能够使用金属氧化物、金属氧氮化物、或者、有机薄膜等，尤其，包含过渡金属的氧化物或者氧氮化物、再有，包含从Mn、Fe、Ni、Co、Ti、Cu、V中选择的元素的氧化物或者氧氮化物、或者、采用了PCMO等的钙钛矿型氧化物的可变电阻元件、按各个构造、每个材料而第一阈值电压与第二阈值电压的电压值不同，但是均为第一阈值电压成为比第二阈值电压低的电压的可变电阻元件，使用本发明装置，可得到同样的效果。
再有，可变电阻元件的上部电极以及下部电极的材料、字线以及位线的材料也不限于上述各实施方式的材料。
<2>在上述第一以及第四实施方式中，构成存储器单元的二极管22也可以形成在可变电阻元件21的上下任何侧。另外，二极管22不限于PN结型二极管，也可以由肖特基势垒二极管构成。另外，二极管22的正向根据施加电压的极性，也可以相对于上述第一以及第四实施方式的方向反转。
再有，取代构成存储器单元的二极管22，即使采用虽然没有整流作用但不是一定的施加电压以上便不会通电的变阻器等非线性元件，也能发挥交叉点型存储器单元阵列中的回流电流的降低效果。在该情况下，能够利用第三实施方式的电路构成。
<3>在上述第二以及第五实施方式中，构成为将可变电阻元件51连接在位线，将选择晶体管52的源极区域56连接在源极线，但是也可以采用调换可变电阻元件51和选择晶体管52的配置，将选择晶体管连接在位线，将可变电阻元件连接在源极线的存储器单元构成。
<4>在上述各实施方式中，在位线解码器13、83与存储器单元阵列11、41之间、按每个位线设置负载电阻特性可变电路14。但是，负载电阻特性可变电路14的配置位置不限于位线解码器13、83与存储器单元阵列11、41之间，另外，也可以按每个位线设置。例如，如图22所示，对于第一实施方式的模块构成，也可以构成为将负载电阻特性可变电路14设置在位线解码器13与电压开关电路17之间，连接在由位线解码器13选择的多个选择位线的每一个。在该情况下，与多个选择位线的每一个连接的负载电路的负载电阻特性根据写入数据的“0”或者“1”的差异，由负载电阻特性可变电路14设定为2个不同的负载电阻特性的任一个。对于负载电阻特性可变电路14的控制，只要采用与第一实施方式相同的要领来进行即可，故省略重复说明。
<5>在上述各实施方式中，在设置动作于复位动作间，假设了改写电压脉冲的脉冲宽度相同的情况来进行说明，但不是如现有的单极转换动作的极端的脉冲宽度的差异，而是在设置动作和复位动作中的任何动作的脉冲宽度均收敛在100ns以下的范围内，即使脉冲宽度不同也可。由此，使以较短的脉冲宽度来完成改写动作的一方更早完成，由此能够抑制改写时的消耗功率，而且，与设置动作和复位动作无关，维持100ns以下的高速改写成为可能。
<6>在上述第一、第三以及第四实施方式中，在交叉点型的存储器单元阵列的构成中，在行方向上使多个字线延伸，在列方向上使位线延伸，将排列在同一行的多个存储器单元的第一端子连接在公共的字线，将排列在同一列的多个存储器单元的第二端子连接在公共的位线，但是，在存储器单元为2端子构造的情况下，调换字线和位线的关系，即使采用将负载电阻特性可变电路分别连接到字线的构成，也同样地调换字线解码器和位线解码器，从而产生与上述第一、第三以及第四实施方式同样的作用效果。
<7>在上述各实施方式中，说明了利用高速的单极转换动作同时执行设置动作和复位动作的情况，但是，在存储器单元为1T1R型的情况下，例如，按每列设置位线和源极线对，在设置动作和复位动作中，调换对位线与源极线间施加的改写电压的极性，由此能够实现不使用负电压并同时执行利用双极转换动作来进行的设置动作和复位动作。
工业实用性
本发明能够利用于具备随着电压施加而电阻特性发生变化的可变电阻元件而成的非易失性半导体存储装置，尤其，在对可变电阻元件的稳定的高速转换动作来进行的可对多个存储器单元同时改写的非易失性半导体存储装置的实现中有效。

Claims (11)

1、一种非易失性半导体存储装置，其具备：存储器单元阵列，其将2端子或者3端子构造的非易失性的存储器单元在行方向以及列方向上分别排列多个，将排列在同一行的多个所述存储器单元的第一端子连接于公共的字线，将排列在同一列的多个所述存储器单元的第二端子连接于公共的位线而成；字选择电路，从多个所述字线中选择规定数量的字线；位线选择电路，从多个所述位线中选择规定数量的位线；和负载电阻特性可变电路，其连接于所述位线的每一个，
所述存储器单元具有2端子构造的可变电阻元件，
所述可变电阻元件是当至少采用正负任一个的极性向以一方端子为基准的另一方端子施加电压的情况下，以2端子间的电流电压特性来规定的电阻特性能够在能稳定地获得低电阻状态和高电阻状态的2个电阻特性之间进行转移，所述电阻特性从低电阻状态向高电阻状态转移所需的施加电压的绝对值的下限值即第一阈值电压是比所述电阻特性从高电阻状态向低电阻状态转移所需的施加电压的绝对值的下限值即第二阈值电压低的电压，根据所述电阻特性是低电阻状态与高电阻状态中的哪一个来确定存储状态的可变电阻元件，
所述负载电阻特性可变电路的每一个具有以电流电压特性来规定的2个不同的负载电阻特性，根据使改写对象的所述可变电阻元件的所述电阻特性从低电阻状态向高电阻状态转移的第一改写动作与从高电阻状态向低电阻状态转移的第二改写动作的差异，能单独选择所述2个负载电阻特性的某一个，
设置有改写电压脉冲施加电路，其通过所述负载电阻特性可变电路和所述位线，向改写对象的所述存储器单元施加所述第一改写动作中所施加的第一电压脉冲和所述第二改写动作所施加的第二电压脉冲。
2、根据权利要求1所述的非易失性半导体存储装置，其特征在于，
当改写对象的所述存储器单元容许进行所述第一改写动作的所述存储器单元和进行所述第二改写动作的所述存储器单元共存的状态，在同一行上存在多个的情况下，
所述字线选择电路选择与改写对象的所述存储器单元连接的1根所述字线，
所述位线选择电路选择与改写对象的所述存储器单元连接的多个所述位线，
根据与对应的所述选择位线连接的改写对象的所述存储器单元的改写动作是所述第一改写动作和所述第二改写动作中的哪一个，来设定与由所述位线选择电路选择的选择位线连接的所述负载电阻特性可变电路的负载电阻特性，
所述改写电压脉冲施加电路通过对应的所述负载电阻特性可变电路和所述选择位线，向与所述选择位线连接的所述存储器单元的每一个，同时施加所述第一电压脉冲或者所述第二电压脉冲。
3、根据权利要求2所述的非易失性半导体存储装置，其特征在于，
所述负载电阻特性可变电路，取代与所述位线的每一个连接的构成，而构成为在改写动作时，与由所述位线选择电路选择的多个所述选择位线的每一个电连接。
4、根据权利要求1～3中任一项所述的非易失性半导体存储装置，其特征在于，
所述存储器单元是由所述可变电阻元件和二极管的串联电路来构成的2端子构造的存储器单元。
5、根据权利要求1～3中任一项所述的非易失性半导体存储装置，其特征在于，
所述存储器单元是将所述可变电阻元件的一个端子与MOSFET的漏极端子或者源极端子连接而构成的3端子构造的存储器单元，
所述存储器单元的所述第一端子是所述MOSFET的栅极端子。
6、根据权利要求1～3中任一项所述的非易失性半导体存储装置，其特征在于，
所述第一改写动作中选择的所述负载电阻特性可变电路的所述负载电阻特性表示比所述第二改写动作中选择的所述负载电阻特性可变电路的所述负载电阻特性更低的电阻特性。
7、根据权利要求1～3中任一项所述的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲与所述第二电压脉冲的电压极性相同。
8、根据权利要求7所述的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲与所述第二电压脉冲的每一个的电压振幅的绝对值相同。
9、根据权利要求7所述的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲和所述第二电压脉冲的脉冲宽度均为100ns以下。
10、根据权利要求7所述的非易失性半导体存储装置，其特征在于，
所述第一电压脉冲与所述第二电压脉冲的脉冲宽度是相同的长度。
11、根据权利要求1～3中任一项所述的非易失性半导体存储装置，其特征在于，
所述可变电阻元件具备含有过渡金属的作为氧化物或者氧氮化物的可变电阻体而构成。
CN2007800450143A 2006-12-06 2007-11-05 非易失性半导体存储装置 Expired - Fee Related CN101548334B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006330045A JP4088323B1 (ja) 2006-12-06 2006-12-06 不揮発性半導体記憶装置
JP330045/2006 2006-12-06
PCT/JP2007/071501 WO2008068991A1 (ja) 2006-12-06 2007-11-05 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
CN101548334A true CN101548334A (zh) 2009-09-30
CN101548334B CN101548334B (zh) 2013-02-06

Family

ID=39491897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800450143A Expired - Fee Related CN101548334B (zh) 2006-12-06 2007-11-05 非易失性半导体存储装置

Country Status (5)

Country Link
US (1) US7952909B2 (zh)
JP (1) JP4088323B1 (zh)
CN (1) CN101548334B (zh)
TW (1) TW200842875A (zh)
WO (1) WO2008068991A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105989877A (zh) * 2015-02-02 2016-10-05 华邦电子股份有限公司 电阻式存储装置
CN106158013A (zh) * 2015-04-15 2016-11-23 华邦电子股份有限公司 电阻式存储器及其存储单元的数据写入方法
CN107689799A (zh) * 2011-05-31 2018-02-13 科洛斯巴股份有限公司 具有非线性元件的切换器件
CN112447205A (zh) * 2019-09-05 2021-03-05 铠侠股份有限公司 半导体存储装置
CN114067883A (zh) * 2020-07-31 2022-02-18 华邦电子股份有限公司 阵列装置及其写入方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692999B2 (en) * 2006-12-25 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Nonvolatile memory and semiconductor device including nonvolatile memory
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP2009271999A (ja) * 2008-05-07 2009-11-19 Toshiba Corp 抵抗変化メモリ装置
US8270199B2 (en) 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
KR101097435B1 (ko) 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
US8934293B1 (en) * 2010-06-29 2015-01-13 Contour Semiconductor, Inc. Means and method for operating a resistive array
US8723154B2 (en) * 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
US8638084B1 (en) * 2010-10-22 2014-01-28 Xilinx, Inc. Bandgap bias circuit compenastion using a current density range and resistive loads
JP5092006B2 (ja) * 2010-11-01 2012-12-05 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US8692222B2 (en) 2010-12-27 2014-04-08 Panasonic Corporation Nonvolatile memory element and method of manufacturing the nonvolatile memory element
US8331131B2 (en) 2011-01-31 2012-12-11 Hewlett-Packard Development Company, L.P. Changing a memristor state
US10333064B2 (en) * 2011-04-13 2019-06-25 Micron Technology, Inc. Vertical memory cell for high-density memory
JP5144843B2 (ja) * 2011-05-11 2013-02-13 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置およびその読み出し方法
JP5542742B2 (ja) * 2011-05-26 2014-07-09 株式会社東芝 半導体記憶装置
JP5671413B2 (ja) * 2011-06-07 2015-02-18 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
JP5622715B2 (ja) 2011-12-28 2014-11-12 株式会社東芝 半導体記憶装置
KR101929530B1 (ko) * 2012-02-21 2019-03-15 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 구동 방법
US8654594B2 (en) * 2012-02-23 2014-02-18 International Business Machines Corporation Vdiff max limiter in SRAMs for improved yield and power
US9053784B2 (en) * 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
TW201417102A (zh) 2012-10-23 2014-05-01 Ind Tech Res Inst 電阻式記憶體裝置
US8982647B2 (en) * 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
KR102033974B1 (ko) * 2013-02-28 2019-10-18 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
US9373399B2 (en) 2013-07-22 2016-06-21 Micron Technology, Inc. Resistance variable element methods and apparatuses
US9570175B2 (en) * 2013-08-05 2017-02-14 Jonker Llc Incrementally programmable non-volatile memory
US9178000B1 (en) * 2014-04-29 2015-11-03 Intermolecular, Inc. Resistive random access memory cells having shared electrodes with transistor devices
US9343133B1 (en) * 2014-10-27 2016-05-17 Micron Technology, Inc. Apparatuses and methods for setting a signal in variable resistance memory
JP2016164938A (ja) * 2015-03-06 2016-09-08 株式会社日立製作所 相変化メモリセル及びメモリアレイ
WO2018063287A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Conductive bridge resistive random access memory cell
JP6430576B2 (ja) * 2017-04-19 2018-11-28 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
KR102614852B1 (ko) 2018-11-14 2023-12-19 삼성전자주식회사 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법
US10896726B2 (en) * 2019-04-02 2021-01-19 Junsung KIM Method for reading a cross-point type memory array comprising a two-terminal switching material
JP2022139919A (ja) * 2021-03-12 2022-09-26 キオクシア株式会社 メモリデバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937528B2 (en) * 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
JP4148210B2 (ja) 2004-09-30 2008-09-10 ソニー株式会社 記憶装置及び半導体装置
JP2006190376A (ja) * 2005-01-05 2006-07-20 Sharp Corp 不揮発性半導体記憶装置
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689799A (zh) * 2011-05-31 2018-02-13 科洛斯巴股份有限公司 具有非线性元件的切换器件
CN105989877A (zh) * 2015-02-02 2016-10-05 华邦电子股份有限公司 电阻式存储装置
CN106158013A (zh) * 2015-04-15 2016-11-23 华邦电子股份有限公司 电阻式存储器及其存储单元的数据写入方法
CN106158013B (zh) * 2015-04-15 2019-03-05 华邦电子股份有限公司 电阻式存储器及其存储单元的数据写入方法
CN112447205A (zh) * 2019-09-05 2021-03-05 铠侠股份有限公司 半导体存储装置
CN112447205B (zh) * 2019-09-05 2023-07-28 铠侠股份有限公司 半导体存储装置
CN114067883A (zh) * 2020-07-31 2022-02-18 华邦电子股份有限公司 阵列装置及其写入方法

Also Published As

Publication number Publication date
US7952909B2 (en) 2011-05-31
CN101548334B (zh) 2013-02-06
TWI354286B (zh) 2011-12-11
WO2008068991A1 (ja) 2008-06-12
US20100080037A1 (en) 2010-04-01
TW200842875A (en) 2008-11-01
JP4088323B1 (ja) 2008-05-21
JP2008146711A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
CN101548334B (zh) 非易失性半导体存储装置
CN101553924B (zh) 非易失性半导体存储器件
KR100952088B1 (ko) 불휘발성 반도체 기억 장치
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
CN103282965B (zh) 电阻变化型非易失性存储装置以及电阻变化型非易失性存储装置的访问方法
CN100392758C (zh) 非易失性半导体存储装置
CN101952893B (zh) 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
US8817525B2 (en) Semiconductor memory device
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
CN100524875C (zh) 具有两种电阻材料层的非易失性存储器件
US7411811B2 (en) Semiconductor storage device
TWI502727B (zh) 抗變化記憶體
KR20090045653A (ko) 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
CN101840730A (zh) 非易失性可变电阻元件的成型处理的控制电路及控制方法
JP4903919B1 (ja) 抵抗変化型不揮発性記憶装置
JP4203532B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
CN101359503A (zh) 一种电阻转换存储器及其存储操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130206

Termination date: 20191105