JP5624573B2 - 半導体記憶装置及びその制御方法 - Google Patents

Description

実施形態は、半導体記憶装置及びその制御方法に関する。

半導体記憶装置（チップ）の熱対策は、内部回路を正確に動作させるために必要不可欠な技術である。特に、近年では、ReRAM (Resistive Random Access Memory)、MRAM (Magnetic Random Access Memory)、BiCS (Bit Cost Scalable)-NANDなどの３次元構造を有する積層型メモリ内での発熱による動作不良及び素子破壊が問題となっている。

しかし、従来の熱対策は、例えば、設計時に、半導体記憶装置の総消費電力から半導体記憶装置内で発生し得る最大温度を見積もり、その最大温度が許容値を超えないように回路設計を行うというものである。この方法では、半導体記憶装置の実動作時の局所的な温度分布を考慮した回路設計が行えないため、半導体記憶装置の熱対策としては不十分である。

特開２０１１−４０１１２号公報

実施形態は、半導体記憶装置の実動作時の局所的な温度分布を考慮した熱対策技術を提案する。

実施形態によれば、半導体記憶装置は、ｎ×ｍの行列状（ｎ及びｍは、共に２以上の自然数）に配置される複数のブロックを備え、前記複数のブロックの各ブロックが独立に書き込み、読み出し又は消去動作を行うことが可能なメモリセルアレイと、前記複数のブロックのうちの第１のブロックに対して前記書き込み、読み出し又は消去動作を行う第１のサイクルを行い、前記第１のサイクルを行うことによって上昇した前記第１のブロック及び前記第１のブロックの周りの温度が緩和する温度緩和時間が経過するまで、前記第１のブロックから一定距離の範囲内を選択禁止領域に設定し、前記複数のブロックのうちの前記選択禁止領域以外の領域を第２のブロックと設定して前記第２のブロックに対して前記書き込み、読み出し又は消去動作を行う第２のサイクルを行う制御部と、を備える。

基本構成を示す図。 温度緩和時間に関するテーブルを示す図。 温度緩和時間の求め方を示す図。 制御部の動作を示すフローチャート。 特定動作の種類を特定するフラグを示す図。 選択ブロックのパターン例を示す図。 シミュレーションによるチップ温度分布を示す図。 最小距離R_minに関するテーブルを示す図。 選択ブロックの位置に関する選択ブロック情報を示す図。 選択禁止領域を示す図。 選択禁止領域を示す図。 制御部の動作を示すフローチャート。 制御部の動作を示すフローチャート。 適用例としての不揮発性半導体メモリを示す図。 メモリセルアレイの例を示す図。 メモリセルアレイの例を示す図。 メモリセルの例を示す図。 メモリセルアレイの等価回路を示す図。 選択ブロックの電圧関係を示す図。 特定動作の１サイクルを示す図。 制御部をステートマシーンとするときの書き込み動作を示す図。 制御部をステートマシーンとするときの消去／読み出し動作を示す図。 制御部をコントローラとするときの書き込み動作を示す図。 制御部をコントローラとするときの消去／読み出し動作を示す図。 １サイクル選択ブロック数決定部の詳細を示す図。 １サイクル選択ブロック数決定部の変形例を示す図。 選択ブロックのテンプレートを示す図。 最小距離R_minに関するテーブルを示す図。 温度緩和時間t_relaxに関するテーブルを示す図。 選択禁止領域を示す図。 温度センサーを有する不揮発性半導体メモリの例を示す図。 温度センサーを有する不揮発性半導体メモリの例を示す図。 温度センサーを有する不揮発性半導体メモリの例を示す図。 通常動作と温度緩和動作の切り替え動作を示す図。 通常動作と温度緩和動作の切り替え方法を示す図。

以下、図面を参照しながら実施形態を説明する。

図１は、半導体記憶装置の基本構成を示している。

メモリセルアレイ部１１は、ｎ×ｍの行列状に配置される複数のブロックを備える。但し、ｎ及びｍは、共に２以上の自然数である。各ブロックは、独立に、データの書き込み／消去／読み出し動作が可能である。また、各ブロックは、２次元構造のメモリセルアレイを備えていてもよいし、３次元構造のメモリセルアレイを備えていてもよい。

制御部１２は、メモリセルアレイ部１１に対するデータの書き込み／消去／読み出し動作を制御する。制御部１２は、書き込み／消去／読み出しのサイクル毎に、書き込み／消去／読み出しの対象となる選択ブロック（ブロックとも称する）、及び、その選択ブロックの温度緩和時間をそれぞれ記憶する記憶部１３を有する。

ここで、温度緩和時間とは、１つのブロックに対して特定動作をＸサイクル繰り返し行ったときに、その１つのブロックの温度の最大値が常に許容値以下となるための特定動作の終了時点から次の特定動作の開始時点までの冷却時間のことである。

但し、１つのブロックの温度は、１つのサイクルが終了した時点で最大値となり、この最大値は、許容値以下であるものとする。また、Ｘ及び許容値は、半導体記憶装置の仕様により決められる一定値であるものとする。

駆動部１４は、制御部１２の制御の下で、実際に、１つのサイクルにおいて、少なくとも１つの選択ブロックを選択し、その少なくとも１つの選択ブロック内のメモリセルに対して、書き込み／消去／読み出し動作を実行する。

尚、メモリセルアレイ部１１、制御部１２及び駆動部１４は、１チップ（１つの半導体記憶装置）内に混載されていてもよいし、異なるチップ内に別々に設けられていてもよい。

図２は、温度緩和時間に関するテーブルを示している。

温度緩和時間は、特定動作の種類（書き込み／消去／読み出し動作）で、それぞれ異なる値を有する。本例では、書き込み動作の温度緩和時間をt_relax-Wとし、消去動作の温度緩和時間をt_relax-Eとし、読み出し動作の温度緩和時間をt_relax-Rとする。

温度緩和時間t_relax-W，t_relax-E，t_relax-Rは、特定動作を開始する前に、予め、記憶部１３内に記憶しておく。例えば、記憶部１３内に、ＲＯＭデータとして温度緩和時間t_relax-W，t_relax-E，t_relax-Rを常に記憶しておいてもよいし、特定動作を開始する前に、記憶部１３内に、温度緩和時間t_relax-W，t_relax-E，t_relax-Rを記憶させてもよい。

図３は、温度緩和時間の求め方の例を示している。

本例は、１つのブロックに対して特定動作を９サイクル繰り返し行った場合である。特定動作は、書き込み動作、消去動作又は読み出し動作である。

半導体記憶装置の温度上昇値の許容値t_limitは、４５℃である。１サイクル目の特定動作の開始時点S1の温度上昇値は、０℃であるが、２サイクル目以降の特定動作の開始時点S2, S3,…S9の温度上昇値は、前サイクルの蓄熱が存在するために０℃とはならない。このため、サイクル数が増えるに従い、１サイクル内での温度上昇値の最小値（開始時点Si）及び最大値（終了時点Ei）も次第に増加する。但し、iは、1〜9のうちの1つである。

そこで、特定動作の温度緩和時間t_relaxを変化させ、特定動作を９サイクル連続して行った後においても、その特定動作を行っている１つのブロックの温度上昇値の最大値t_maxが、常に温度上昇値の許容値t_limit以下となるような温度緩和時間t_relaxの最小値を求める。そして、この最小値を、特定動作の温度緩和時間t_relaxとして、図１の記憶部１３内に記憶する。

尚、特定動作の開始時点から終了時点までの動作時間をt_setとし、特定動作の温度緩和時間をt_relaxとすると、両者の関係は、
t_relax = K×t_set …(1)
となる。但し、Kは、係数である。

Kは、概ね１となるため、特定動作の動作時間t_setと同程度の温度緩和時間t_relaxを設けることにより（例えば、t_set=t_relax=約10 msec）、特定動作を９サイクル連続して行った後においても、その特定動作を行っている１つのブロックの温度上昇値の最大値t_maxは、常に温度上昇値の許容値t_limit以下となる。

温度緩和時間t_relaxは、例えば、半導体記憶装置のテスト時に、特定動作を実行することにより求めることができる。

また、例えば、t_relax=t_setとし、特定動作を行う度に、t_setからt_relaxを求め、この値を図１の記憶部１３に記憶させてもよい。この場合、特定動作の動作時間t_setの変化に応じて適切な温度緩和時間t_relaxを、その都度、求めることができるため、実動作時の温度管理の制度を向上させることができる。

尚、特定動作の動作時間t_setが変化する場合とは、後述するように、特定動作（書き込み／消去／読み出し動作）を、ブロックよりも小さい単位であるページで行うような場合である。この場合、特定動作の１サイクルの間隔は、選択ブロック内において選択される選択ページの数により変化する。

図４は、図１の制御部１２の動作を示している。

この動作の特徴は、半導体記憶装置の実動作時の局所的な温度分布を考慮して、特定動作の対象となる選択ブロックの数及び位置を決定することにより、その特定動作を複数サイクル繰り返し行っても、半導体記憶装置の温度の最大値が常に許容値以下となる熱対策技術にある。

まず、特定動作を判定する（ステップＳＴ１）。

特定動作の判定は、動作モードを示す制御信号（例えば、書き込み／消去／読み出しイネーブル信号など）により行うことができる。特定動作が判定されたら、例えば、図５に示すように、これから行う動作に対応するフラグを“Ｌ”から“Ｈ”にする。特定動作以外のフラグは、“Ｌ”のままである。

次に、最初（１サイクル目）に選択する選択ブロックの数及び位置を決定する（ステップＳＴ２）。

選択ブロックの数及び位置は、それら選択ブロック内で発生する熱によって注目ブロックの温度上昇値の最大値t_maxが許容値t_limitを超えないことを条件（温度条件）に決定される。ここで、注目ブロックとは、選択ブロックが１つのときは、そのブロック、選択ブロックが２以上であるときは、それら選択ブロックのうち、上述の温度条件を満たすか否かを判定する１つのブロックを意味する。

尚、１サイクル目の選択ブロックの数及び位置は、図１のｎ×ｍの行列状に配置される複数のブロックから任意に決定してもよいし、予め、いくつかのテンプレートを用意しておき、そのテンプレートのなかから選択してもよい。

例えば、選択ブロックの数及び位置を任意に決定する場合は、図６に示すように、まず、ブロックB1を選択する。そして、ブロックB1を注目ブロックとし、ブロックB1の温度上昇値の最大値t_maxが許容値t_limitを超えないことを条件に、さらに追加のブロックを選択する。

本例では、追加のブロックとして、ブロックB1から一定距離Rにある４つのブロックB2〜B5を選択する。この距離Rは、５つの選択ブロックB1〜B5内で発生する熱によって注目ブロックであるブロックB1の温度上昇値の最大値t_maxが許容値t_limitを超えない最小距離R_min又はそれよりも大きい値に設定される。

この最小距離R_minは、図７に示すように、予めシミュレーションにより決定される。

図７は、図１のメモリセルアレイ部１１の面内温度分布を示している。同図において、点線で示す格子枠は、それぞれブロックを表している。

選択ブロックB1〜B5の温度上昇値は、正規分布関数で表すことができる。従って、注目ブロックであるブロックB1の温度上昇値t_totalは、式(1)に示すように、これら選択ブロックB1〜B5の正規分布の重ね合わせによって求めることが可能である。

但し、式(1)において、iは、ブロックの番号(1〜n)に相当し、nは5である。また、特定動作における各ブロックの総発熱量は同じであり、W1は、１つのブロックの総発熱量である。d1は、半導体記憶装置（チップ）の基板の厚さである。ΔX_i及びΔY_iは、図７に示す二次元座標において、注目ブロックとしてのブロックB1の中心点Ｏから残りの複数のブロックB2〜B5のうちの１つの中心点までの距離である。C₀、C₁、σ_0x、σ_0y、σ_1x及びσ_1yは、それぞれ、デバイス構造やチップ熱伝達率などによって定まる係数である。

式(1)から明らかなように、各選択ブロックB1〜B5の温度上昇値は、その選択ブロック内で発生するリーク電流による発熱を含む総発熱量に比例する。また、注目ブロックとしてのブロックB1の温度上昇値は、半導体記憶装置の構造、材料、パッケージなどに依存する。特に、半導体記憶装置の基板（例えば、Si基板）が十分に厚い場合、ブロックB1の温度上昇値は、基板の厚さに反比例する。

この式に基づき、ブロックB1から各ブロックB2〜B5までの距離がRであるとき温度分布を求め、ブロックB1の温度上昇値の最大値t_maxが許容値t_limitを超えるか否かを検証する。そして、ブロックB1の温度上昇値の最大値t_maxが許容値t_limitを超えない距離Rの最小値を最小距離R_minとする。

この最小距離R_minは、例えば、図８に示すように、特定動作の種類に応じて異なるため、特定動作毎に、この最小距離R_minを予め求めておき、これを、例えば、図１の制御部１２内の記憶部１３内に記憶させる。例えば、チップサイズを18 mm × 12 mmとし、基板の厚さを70 μmとし、パッケージの熱抵抗値を120 k/Wとし、特定動作における各ブロックの総発熱量を0.3 Wとし、許容値t_limitを45 ℃としたとき、最小距離R_minは、約2 mmとなる。但し、この値は、半導体記憶装置の仕様などに応じて修正される。

このようにして、注目ブロックとしての選択ブロックB1を決定した後、記憶部１３に記憶された最小距離R_minに基づいて、さらに追加のブロックB2〜B5を選択することにより、選択ブロックB1の温度上昇値の最大値t_maxが許容値t_limitを超えないことを条件に、例えば、５つの選択ブロックB1〜B5を選択することができる。

また、１サイクル目の選択ブロックの数及び位置を、予め用意された複数のテンプレートから選択するときは、そのテンプレートの全ては、最小距離R_minに基づき、注目ブロックの温度上昇値の最大値t_maxが許容値t_limitを超えないような選択ブロックの数及び位置に設定されている。

次に、選択ブロック情報の記録を行う（ステップＳＴ３）。

１サイクル目に選択された選択ブロックB1〜B2は、選択ブロック情報として、例えば、図１の制御部１２内の記憶部１３内に記憶させる。

選択ブロック情報は、例えば、図９に示すように、選択ブロックのブロックアドレスであり、これを記憶部１３内に記憶させる。本例では、１サイクル目に選択される選択ブロックは、B1〜B5であるため、これら選択ブロックB1〜B5のブロックアドレスがサイクル数＝１の欄に記憶される。

尚、選択ブロック情報の記録は、以下に説明する特定動作の実行中又は実行後に行ってもよい。

次に、特定動作を実行する（ステップＳＴ４）。
特定動作は、選択ブロックB1〜B5内のメモリセルに対して並行に実行される。

次に、全てのデータについて特定動作を完了したか否かについて判定する（ステップＳＴ５）。

全てのデータについて特定動作を完了しているときは、図１の制御部１２内の記憶部１３内に記憶されている選択ブロック情報を消去（リセット）し、本動作を終了する（ステップＳＴ６）。

本例では、選択ブロック情報の消去を、全てのデータについて特定動作を完了していると判断された後に行っているが、温度緩和時間が経過したサイクルに関する選択ブロック情報は、温度緩和時間が経過した直後に消去してもよい。

全てのデータについて特定動作を完了していないときは、次のサイクル（２サイクル目）に選択する選択ブロックの数及び位置を決定する（ステップＳＴ２）。

２サイクル目以降においては、選択ブロックの数及び位置は、１サイクル目と同様に、それら選択ブロック内で発生する熱によって注目ブロックの温度上昇値の最大値t_maxが許容値t_limitを超えないことを条件に決定される。

また、２サイクル目以降においては、図１の制御部１２内の記憶部１３内に記憶された選択ブロック情報及び温度緩和時間により、選択可能なブロックが制限される。

例えば、２サイクル目の開始時点が、１サイクル目に選択された選択ブロックB1〜B5の温度緩和時間t_relaxが経過する前であるときは、２サイクル目の選択ブロックの選択において選択禁止領域（選択禁止ブロック）が設定される。

選択禁止ブロックは、１サイクル目に選択された各選択ブロックB1〜B5の中心点から最小距離R_minよりも小さい円の範囲内に中心点があるブロックとする。

例えば、図１０に示すように、１サイクル目に選択された選択ブロックがB1〜B5であるときは、それら選択ブロックB1〜B5の中心点から最小距離R_minよりも小さい円（点線）の範囲内に中心点があるブロック（Ｘ印）を選択禁止ブロックとする。

これは、１サイクル目に選択された選択ブロックB1〜B5の温度緩和時間t_relaxが経過する前に、それら選択ブロックB1〜B5の中心点から最小距離R_minよりも小さい円の範囲内に中心点があるブロックを選択すると、注目ブロックの温度上昇値の最大値t_maxが許容値t_limitを超えてしまう場合があるからである。

従って、本例では、例えば、２サイクル目においては、選択ブロックB1〜B5の中心点から最小距離R_min以上に中心点がある６つのブロックB6〜B11を選択ブロックとして選択する。

次に、選択ブロック情報の記録を行う（ステップＳＴ３）。

選択ブロック情報は、例えば、図９に示すように、選択ブロックのブロックアドレスであり、これを記憶部１３内に記憶させる。本例では、２サイクル目に選択される選択ブロックは、B6〜B11であるため、これら選択ブロックB6〜B11のブロックアドレスがサイクル数＝２の欄に記憶される。

次に、特定動作を実行する（ステップＳＴ４）。
特定動作は、選択ブロックB6〜B11内のメモリセルに対して並行に実行される。

次に、全てのデータについて特定動作を完了したか否かについて判定する（ステップＳＴ５）。

全てのデータについて特定動作を完了しているときは、図１の制御部１２内の記憶部１３内に記憶されている選択ブロック情報を消去（リセット）し、本動作を終了する（ステップＳＴ６）。

全てのデータについて特定動作を完了していないときは、次のサイクル（３サイクル目）に選択する選択ブロックの数及び位置を決定する（ステップＳＴ２）。

３サイクル目においても、２サイクル目と同様に、選択ブロック情報及び温度緩和時間により、選択可能なブロックが制限される。

例えば、３サイクル目の開始時点が、２サイクル目に選択された選択ブロックB6〜B11の温度緩和時間t_relaxが経過する前であるときは、３サイクル目の選択ブロックの選択において選択禁止領域（選択禁止ブロック）が設定される。

また、３サイクル目の開始時点が、１サイクル目に選択された選択ブロックB1〜B5の温度緩和時間t_relaxが経過する前でもあるときは、３サイクル目においても２サイクル目と同じ選択禁止領域（選択禁止ブロック）が設定される。

本例では、３サイクル目の開始時点が、１サイクル目に選択された選択ブロックB1〜B5の温度緩和時間t_relaxが経過した後である場合について説明する。

この場合、選択禁止ブロックは、２サイクル目に選択された各選択ブロックB6〜B11の中心点から最小距離R_minよりも小さい円の範囲内に中心点があるブロックとする。

例えば、図１１に示すように、２サイクル目に選択された選択ブロックがB6〜B11であるときは、それら選択ブロックB6〜B11の中心点から最小距離R_minよりも小さい円（点線）の範囲内に中心点があるブロック（Ｘ印）を選択禁止ブロックとする。

従って、本例では、例えば、３サイクル目においては、選択ブロックB6〜B11の中心点から最小距離R_min以上に中心点がある４つのブロックB12〜B15を選択ブロックとして選択する。

次に、選択ブロック情報の記録を行う（ステップＳＴ３）。

選択ブロック情報は、例えば、図９に示すように、選択ブロックのブロックアドレスであり、これを記憶部１３内に記憶させる。本例では、３サイクル目に選択される選択ブロックは、B12〜B15であるため、これら選択ブロックB12〜B15のブロックアドレスがサイクル数＝３の欄に記憶される。

次に、特定動作を実行する（ステップＳＴ４）。
特定動作は、選択ブロックB12〜B15内のメモリセルに対して並行に実行される。

以上のように、全てのデータについて特定動作を完了するまで、半導体記憶装置の実動作時の局所的な温度分布を考慮して、特定動作の対象となる選択ブロックの数及び位置を決定することにより、その特定動作を複数サイクル繰り返し行っても、半導体記憶装置の温度上昇値の最大値が常に許容値以下となる熱対策技術を実現できる。

尚、上述の動作において、１サイクルの間隔（例えば、１回目のサイクルの開始時点から２回目のサイクルの開始時点までの時間）を温度緩和時間t_relax以上にすることで、上述のような２サイクル目以降における選択可能なブロックの制限を解除することも可能である。しかし、この場合、１サイクルの間隔を延ばすことにより、特定動作を完了させるまでの時間が長くなり、半導体記憶装置の特性を劣化させる。

本例に示すように、１サイクルの間隔を温度緩和時間t_relaxよりも短くすることで、特定動作（書き込み／消去／読み出し動作）の高速化を図ることができると共に、上述の条件に従い、２サイクル目以降の選択ブロックを制限することで、半導体記憶装置の温度上昇値が許容値t_limitを超えることによる信頼性の低下を防ぐことができる。

図１２は、図４の動作の第１の変形例を示している。

この変形例は、温度緩和時間が経過したサイクルに関する選択ブロック情報を、温度緩和時間が経過した直後に消去する点に特徴を有する。

例えば、１つのサイクルが終了し、全てのデータについて特定動作を完了していないと判断された後に、温度緩和時間が経過したサイクルに関する選択ブロック情報を消去する（ステップＳＴ５及びＳＴ７）。

このような構成によれば、温度緩和時間が経過したサイクルに関する選択ブロック情報を消去することにより、選択ブロック情報を記憶するための記憶部１３の容量を小さくすることができるため、制御部のパフォーマンスを向上させることができる。

尚、全てのデータについて特定動作を完了していると判断されたときは、全ての選択ブロック情報を消去する（ステップＳＴ５〜ＳＴ６）。

それ以外の動作（ステップ）については、図４の動作と同じであるため、ここでの説明を省略する。

図１３は、図４の動作の第２の変形例を示している。

この変形例は、選択ブロック情報ではなく、選択ブロック情報により求められる選択禁止ブロック（選択ブロックを含む）に関する情報、即ち、選択禁止ブロック情報を、図１の記憶部１３に記憶させる点に特徴を有する。

１つのサイクルにおいて、選択可能なブロックの制限は、それよりも前のサイクルにおける選択ブロック情報に基づいて決定される選択禁止ブロックに基づく。このため、前のサイクルにおいて、予め、選択禁止ブロックを求めておき、これを記憶部１３に記憶させておけば、１のサイクルにおいて選択禁止ブロックを求める作業が省略でき、特定動作のさらなる高速化を図ることができる。

また、本例でも、第１の変形例と同様に、温度緩和時間が経過したサイクルに関する選択禁止ブロック情報を、温度緩和時間が経過した直後に消去する。

例えば、１つのサイクルが終了し、全てのデータについて特定動作を完了していないと判断された後に、温度緩和時間が経過したサイクルに関する選択禁止ブロック情報を消去する（ステップＳＴ５及びＳＴ７）。

これにより、第１の変形例と同様に、選択禁止ブロック情報を記憶するための記憶部１３の容量を小さくし、制御部のパフォーマンスを向上させることができる。

尚、全てのデータについて特定動作を完了していると判断されたときは、全ての選択禁止ブロック情報を消去する（ステップＳＴ５〜ＳＴ６）。

それ以外の動作（ステップ）については、図４の動作と同じであるため、ここでの説明を省略する。

図１４は、適用例としての不揮発性半導体メモリを示している。

図１の基本構成は、ReRAM (Resistive Random Access Memory)、MRAM (Magnetic Random Access Memory)、BiCS (Bit Cost Scalable)-NANDなどの積層型不揮発性半導体メモリに適用するのが有効である。これらのメモリは、３次元構造による大容量化を特徴とする次世代メモリとして位置付けされるが、これを実現するためには、チップの発熱による動作不良及び素子破壊の問題を解決しなければならないからである。

不揮発性半導体メモリ１０及びコントローラ２０は、互いにバスを介して接続される。

メモリセルアレイ１は、図１のメモリセルアレイ１１に対応し、ｎ×ｍの行列状に配置される複数のブロックを備える。但し、ｎ及びｍは、共に２以上の自然数である。メモリセルアレイ１は、互いに交差するワード線ＷＬ及びビット線ＢＬを備える。例えば、１つのメモリセルは、ワード線ＷＬとビット線ＢＬの交差部に配置される。

ロウ駆動回路２は、メモリセルアレイ１内のワード線ＷＬの電位を制御し、カラム駆動回路３は、メモリセルアレイ１内のビット線ＢＬの電位を制御する。ロウ駆動回路２及びカラム駆動回路３は、図１の駆動部１４に対応する。

データ入出力バッファ４は、例えば、コントローラ２０との間で書き込み／読み出しデータの入出力を実行するために設けられる。また、データ入出力バッファ４は、コントローラ２０から、アドレスデータやコマンドデータなどを受け取る。

コマンドインターフェイス回路５は、例えば、コントローラ２０から、書き込み／消去／読み出しイネーブル信号などの制御信号を受け取り、これに基づいて、データ入出力バッファ４に入力されたコマンドデータをステートマシーン６に転送する。

ステートマシーン６は、不揮発性半導体メモリ１０全体の管理を行う。即ち、ステートマシーン６は、コントローラ２０からのコマンドデータに基づき、特定動作（書き込み／消去／読み出し動作）の手順を管理する。

また、コントローラ２０は、ステートマシーン６が管理するステータス情報を受け取ることにより、特定動作の動作結果を判断する。

アドレスレジスタ７は、アドレスデータを一時的に保持し、このアドレスデータをロウ駆動回路２及びカラム駆動回路３に転送する。

パルスジェネレータ８は、不揮発性半導体メモリ１０内における特定動作のタイミングを制御するクロックパルスを生成する。

ここで、図１の制御部１２は、例えば、不揮発性半導体メモリ１０内に設けることも可能であるし、コントローラ２０内に設けることも可能である。図１の制御部１２を不揮発性半導体メモリ１０内に設けるときは、図１の制御部１２の機能を、ステートマシーン６内に設けることができる。

図１５は、メモリセルアレイの一例を示している。

ここでは、メモリセルが抵抗変化素子を備える抵抗変化メモリ（ReRAM、MRAMなど）を例とする。

半導体チップ３０上には、ワード線ＷＬ及びビット線ＢＬが配置され、これらの交差部にメモリセルＭＣが配置される。このようなメモリセルアレイは、クロスポイント型と呼ばれる。

クロスポイント型の特長は、メモリセルＭＣに個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１６に示すように、メモリセルＭＣを積み重ねて、メモリセルアレイを３次元構造にすることも可能である。

メモリセルＭＣは、例えば、図１７に示すように、記憶層（抵抗変化素子）ＶＲ、非オーミック層（整流素子）ＮＯ及び電極層ＥＬ１，ＥＬ２，ＥＬ３を備える。記憶層ＶＲの抵抗値は、ワード線ＷＬ及びビット線ＢＬの電位により制御可能である。

メモリセルＭＣは、記憶層ＶＲの抵抗状態を２値又はそれ以上に制御することにより、１ビット又は複数ビットを記憶する。

図１８は、図１５のメモリセルアレイの等価回路を示している。

この例では、メモリセルＭＣ内の非オーミック層ＮＯをダイオードとしている。特定動作（書き込み／消去／読み出し動作）は、ロウ駆動回路２及びカラム駆動回路３により、ワード線ＷＬ及びビット線ＢＬの電位を個別に制御することにより行うことができる。

図１９は、図１４〜図１８のメモリセルアレイを、図１の基本構成に合わせて、複数のブロックに分割した場合の例を示している。

ここでは、一例として、９個のブロックB1〜B9を示す。

１つのブロックとは、ワード線ＷＬ及びビット線を共通にする複数のメモリセルのグループを意味する。１つのブロックに対しては、他のブロックとは独立に、特定動作（書き込み／消去／読み出し動作）を行うことができる。

１本のワード線ＷＬに接続されるメモリセル数は、例えば、8,000個、１本のビット線ＢＬに接続されるメモリセル数は、例えば、2,000個である。この場合、１つのブロック内のメモリセルの合計数は、16,000,000個となる。

ブロックB9を選択ブロックとし、ブロックB9内の選択メモリセルＭＣ-selに対して特定動作を実行する場合を説明する。この場合、非選択ブロックB1〜B8のワード線ＷＬ及びビット線ＢＬは、例えば、全て接地電位Vssに設定される。

書き込み／消去動作においては、選択ワード線ＷＬ-selにV1（例えば、3V）を印加し、選択ビット線ＢＬ-selにV2（例えば、0V）を印加する。また、選択ワード線ＷＬ-sel以外の残りの全てのワード線にV2を印加し、選択ビット線ＢＬ-sel以外の残りの全てのビット線にV1を印加する。

この時、選択メモリセルＭＣ-selに第１極性のバイアス電圧（V1-V2）が印加され、選択メモリセルＭＣ-selに対してデータの書き込み／消去（高抵抗状態→低抵抗状態又は低抵抗状態→高抵抗状態）が実行される。

尚、書き込みと消去とは、選択メモリセルＭＣ-selに印加されるバイアス電圧の極性を変えることなく、選択メモリセルＭＣ-selに印加されるバイアス電圧の大きさ（抵抗変化素子に流れる電流の値）を変えることにより制御可能である（モノポーラ動作）。

また、選択ワード線ＷＬ-selに接続される非選択メモリセル及び選択ビット線ＢＬ-selに接続される非選択メモリセルには、バイアス電圧が印加されないが、非選択ワード線及び非選択ビット線の双方に接続される非選択メモリセルには、第１極性とは逆向きの第２極性のバイアス電圧（V2-V1）が印加される。

第２極性のバイアス電圧（V2-V1）が印加される非選択メモリセルでは、非オーミック素子としてのダイオードが逆バイアス状態となるように配置されているため、それら非選択メモリセルに対してデータの書き込み／消去が実行されることはない。しかし、非選択メモリセル内のダイオードに逆バイアスが印加されることにより、その非選択メモリセルにリーク電流が発生する。

既に述べたように、例えば、１本のワード線ＷＬに接続されるメモリセル数を8,000個、１本のビット線ＢＬに接続されるメモリセル数を2,000個とすると、このリーク電流が発生する非選択メモリセルの数は、15,990,001個となる。即ち、１ブロック内のほとんど全ての非選択メモリセルにリーク電流が流れる。

このように、特に、クロスポイント型の抵抗変化メモリでは、選択メモリセルＭＣ-selに流れる電流に加えて、非選択メモリセルに流れるリーク電流が多大となるため、チップ内の選択ブロックの温度上昇が問題となる。

読み出し動作においては、選択ワード線ＷＬ-selにV1（例えば、1V）を印加し、選択ビット線ＢＬ-selにV2（例えば、0V）を印加する。また、選択ワード線ＷＬ-sel以外の残りの全てのワード線にV2を印加し、選択ビット線ＢＬ-sel以外の残りの全てのビット線にV1を印加する。

読み出し動作では、V1の値を、書き込み／消去動作でのV1の値よりも十分に小さくすることにより、読み出し時の誤書き込み／誤消去を防止する。

図１４乃至図１９の適用例において、図４、図１２又は図１３の動作を行う場合の実施例について以下説明する。

図１４乃至図１９の適用例に係わる不揮発性半導体メモリでは、例えば、書き込み動作及び読み出し動作は、１本のワード線ＷＬに接続される複数のメモリセル単位（ページ単位）で実行される。また、消去動作は、ページ単位又はブロック単位で実行される。

特定動作（書き込み／消去／読み出し動作）をページ単位で行う場合、いままで説明してきた特定動作の１サイクルは、選択ブロック内での複数のページ（選択ページ）に対する複数回の特定動作を含むものとする。

例えば、図２０に示すように、選択ブロックにおいて、特定動作の１サイクルは、複数のページを順次選択する動作を含む。

まず、書き込み／消去／読み出しの対象となる複数の選択ページを決定する（ステップＳＴ１）。次に、複数の選択ページのうちの１つに対して、ページ書き込み／ページ消去／ページ読み出しを実行する（ステップＳＴ２）。

この後、全ての選択ページに対して、書き込み／消去／読み出しが完了したか否かを判定し、全ての選択ページに対して、書き込み／消去／読み出しが完了しているときは、特定動作を終了する（ステップＳＴ３）。

また、全ての選択ページに対して、書き込み／消去／読み出しが完了していないときは、選択ページをシフトさせ（ステップＳＴ３〜ＳＴ４）、再び、複数の選択ページのうちの１つに対して、ページ書き込み／ページ消去／ページ読み出しを実行する（ステップＳＴ２）。

本例では、このように、特定動作の１サイクルが、選択ブロック内での複数のページ（選択ページ）に対する複数回の特定動作を含むことを前提とする。この場合、既に述べたように、特定動作の温度緩和時間は、１サイクル毎に、特定動作の動作時間から求めるのが望ましいため、以下では、そのような場合について説明する。

但し、これは、例えば、特定動作の温度緩和時間を、予め、固定値として記憶部に記憶させておくことを排除するものではない。

図２１及び図２２は、不揮発性半導体メモリ１０内のステートマシーン６に、図４、図１２又は図１３の動作を行う機能を付加した実施例を示している。

ステートマシーン６は、全てのデータの書き込み／消去／読み出しに必要とされる選択ブロックの総数を決定する選択ブロック総数決定部６−１、選択ブロック情報、温度緩和時間などの情報を記憶する情報記憶部６−２、１サイクルでの選択ブロック数を決定する１サイクル選択ブロック数決定部６−３、及び、書き込み／消去／読み出しの対象となるデータの論理アドレスと物理アドレスとの関連付けを行う論理／物理アドレス変換部６−４を備える。

尚、図２１は、書き込み動作時のデータの流れを示し、図２２は、消去／読み出し動作時のデータの流れを示している。

まず、書き込み動作について、図２１を参照しながら説明する。

図１４のコントローラ２０から不揮発性半導体メモリ１０に書き込み動作が指示されると、書き込みデータに関する情報がデータ入出力バッファ４を介して選択ブロック総数決定部６−１に入力される。選択ブロック総数決定部６−１は、書き込みデータに関する情報に基づいて、全てのデータの書き込みに必要な選択ブロックの総数を決定する。

また、１サイクル選択ブロック数決定部６−３は、選択ブロックの総数と、情報記録部６−２からの選択ブロック情報及び温度緩和時間とに基づき、１サイクルでの選択ブロック数を決定する。

１サイクル選択ブロック数決定部６−３は、例えば、図２５に示す構成を有する。

選択禁止ブロック判定部６−３ａは、情報記録部６−２からの過去に選択したブロックを示す選択ブロック情報に基づき、チップの温度上昇値が許容値t_limitを超えないために、選択してはならない選択禁止ブロックを判定する。

選択禁止ブロックは、例えば、過去に選択したブロックの中心から最小距離R_minの範囲内にあるブロックとすることができる。最小距離R_minは、上述した式(1)に基づいて、選択禁止ブロック判定部６−３ａで計算することも可能であるし、図８に示すようなルックアップテーブルから選択することも可能である。

選択可能ブロック判定部６−３ｂは、選択禁止ブロックに基づいて、これから行う特定動作の１サイクルにおいて、選択可能な選択可能ブロックを判定する。選択可能ブロック判定部６−３ｂは、選択可能ブロックが存在しないときに、仮選択ブロック判定部６−３ｃに対して、仮選択ブロックが存在するか否かを判定するように指示を出す。

仮選択ブロック判定部６−３ｃは、仮選択ブロックが存在しないときは、待機部６−３ｄに対して一定期間の待機命令を出す。

待機部６−３ｄは、一定期間の待機後に、選択禁止ブロック判定部６−３ａに対して再び選択禁止ブロックの判定を行うように指示する。

一方、情報記録部６−２に記憶された選択ブロック情報は、時間の経過と共に変化する。例えば、情報制御部６−３ｈは、過去に選択された選択ブロック、その選択ブロックにおける書き込み動作の動作終了時刻t_end及びその選択ブロックの温度緩和時間t_relaxを、それぞれ、情報記憶部６−２に記憶する。また、情報制御部６−３ｈは、例えば、タイマーを有し、書き込み動作の動作終了時刻t_endから温度緩和時間t_relaxが経過した選択ブロックの情報を、情報記憶部６−２から消去する。

従って、選択可能ブロックが存在せず、かつ、仮選択ブロックが存在しないときは、待機部６−３ｄにより一定の待機期間を設けることにより、選択禁止ブロック判定部６−３ａが、再度、選択禁止ブロックの判定を行うときに、必ず、選択可能ブロックが存在するようになる。

また、仮選択ブロック判定部６−３ｃは、選択可能ブロックが存在せず、かつ、仮選択ブロックが存在するときは、待機部６−３ｄに対して待機命令を出すことなく、仮選択ブロックを最終決定された選択ブロックとし、さらに、選択ブロック位置出力部６−３ｆに対して、この最終決定された選択ブロックの位置を出力するように指示を出す。

この時点での選択ブロック数は、全てのデータの書き込みに必要な選択ブロック総数に達していない。

そこで、繰り返し判定部６−３ｇは、いままで選択してきた選択ブロック数の合計が選択ブロック総数に達したか否かを判定する。また、繰り返し判定部６−３ｅは、選択ブロック数の合計が選択ブロック総数に達していないときに、再び、選択禁止ブロック判定部６−３ａに対して、選択禁止ブロックの判定を行うように指示する。

このように、繰り返し判定部６−３ｅからの指示により次のサイクルが行われるか否かが判定される。

選択可能ブロック判定部６−３ｂは、選択可能ブロックが存在するとき、選択可能ブロックを仮選択部６−３eに通知する。

仮選択部６−３eは、選択ブロック総数決定部６−１からの選択ブロック総数、及び、選択可能ブロック判定部６−３ｂからの選択可能ブロックに基づいて、仮選択ブロックの数及び位置を決定する。

仮選択部６−３eは、選択可能ブロックが選択ブロック総数よりも多いときは、この時点で、全てのデータの書き込みに必要な選択ブロックの全てを選択可能であるため、それらを全て選択し、選択ブロック位置出力部６−３ｆに対して、選択ブロックの位置情報を出力するように指示を出す。

この時点では、繰り返し判定部６−３ｅは、選択ブロック数の合計が選択ブロック総数に達しているため、再び、選択禁止ブロック判定部６−３ａに対して、選択禁止ブロックの判定を行うように指示することはない。

仮選択部６−３eは、選択可能ブロックが選択ブロック総数よりも少ないときは、この時点で、全てのデータの書き込みに必要な選択ブロックの全てを選択不可能であるため、１つ以上の仮選択ブロックを決定し、再び、選択可能ブロック判定部６−３ｂに対して、選択可能ブロックが存在するか否かを判定するように指示を出す。

選択可能ブロック判定部６−３ｂは、仮選択部６−３ｅからの指示に従い、再び、選択禁止ブロックに基づいて、選択可能な選択可能ブロックを判定する。

情報制御部６−３ｈは、１つのサイクルで選択された選択ブロック、その選択ブロックにおける書き込み動作の動作終了時刻t_end及びその選択ブロックの温度緩和時間t_relaxを、それぞれ、新たに情報記憶部６−２に記憶する。

ここで、情報制御部６−３ｆは、例えば、特定動作（書き込み動作）の動作時間t_setに等しい温度緩和時間t_relaxを情報記憶部６−２に記憶する。

また、情報制御部６−３ｆは、既に述べたように、温度緩和時間t_relaxを管理し、書き込み動作の動作終了時刻t_endから温度緩和時間t_relaxが経過した選択ブロックの情報を、情報記憶部６−２から消去する。

尚、温度緩和時間t_relaxが経過したか否かを判断するタイミングは、温度緩和時間t_relaxよりも短い一定間隔で定期的に行うのが望ましい。

そして、１サイクル選択ブロック数決定部６−３で決定された選択ブロックは、１サイクル毎に、論理／物理アドレス変換部６−４に通知される。

論理／物理アドレス変換部６−４は、書き込み対象となるデータの論理アドレスと物理アドレスとの関連付けを行う。

また、書き込み対象となるデータの物理アドレスは、アドレスレジスタ７に一時的に保持される。ロウ／カラム駆動回路２，３は、アドレスレジスタ７に保持された物理アドレスに基づき、選択ブロック内のメモリセルを選択する。

以上により、書き込み動作を実行する。

次に、消去／読み出し動作について、図２２を参照しながら説明する。

図１４のコントローラ２０から不揮発性半導体メモリ１０に書き込み動作が指示されると、消去／読み出しデータに関する情報がデータ入出力バッファ４を介して選択ブロック総数決定部６−１に入力される。

論理／物理アドレス変換部６−４は、消去／読み出しデータに関する情報に基づいて、論理アドレスと物理アドレスとの関連付けを行い、消去／読み出し対象となる選択ブロックを決定する。

選択ブロック総数決定部６−１は、論理／物理アドレス変換部６−４で決定された選択ブロックに基づいて、全てのデータの消去／読み出しに必要な選択ブロックの総数を決定する。

また、１サイクル選択ブロック数決定部６−３は、選択ブロックの総数と、情報記録部６−２からの選択ブロック情報及び温度緩和時間とに基づき、１サイクルでの選択ブロック数を決定する。

１サイクル選択ブロック数決定部６−３は、例えば、書き込み動作と同様に、図２５に示す構成を有する。図２５に示す１サイクル選択ブロック数決定部６−３の消去／読み出し時の動作については、書き込み時の動作と同じであるので、ここでの説明を省略する。

そして、１サイクル選択ブロック数決定部６−３で決定された選択ブロックの物理アドレスは、１サイクル毎に、アドレスレジスタ７に一時的に保持される。

ロウ／カラム駆動回路２，３は、アドレスレジスタ７に保持された物理アドレスに基づき、選択ブロック内のメモリセルを選択する。

以上により、消去／読み出し動作を実行する。

図２３及び図２４は、不揮発性半導体メモリ１０を制御するコントローラ２０に、図４、図１２又は図１３の動作を行う機能を付加した実施例を示している。

コントローラ２０は、全てのデータの書き込み／消去／読み出しに必要とされる選択ブロックの総数を決定する選択ブロック総数決定部６−１、選択ブロック情報、温度緩和時間などの情報を記憶する情報記憶部６−２、１サイクルでの選択ブロック数を決定する１サイクル選択ブロック数決定部６−３、及び、書き込み／消去／読み出しの対象となるデータの論理アドレスと物理アドレスとの関連付けを行う論理／物理アドレス変換部６−４を備える。

尚、図２３は、書き込み動作時のデータの流れを示し、図２４は、消去／読み出し動作時のデータの流れを示している。

まず、書き込み動作について、図２３を参照しながら説明する。

選択ブロック総数決定部６−１は、書き込みデータに関する情報に基づいて、全てのデータの書き込みに必要な選択ブロックの総数を決定する。また、１サイクル選択ブロック数決定部６−３は、選択ブロックの総数と、情報記録部６−２からの選択ブロック情報及び温度緩和時間とに基づき、１サイクルでの選択ブロック数を決定する。

１サイクル選択ブロック数決定部６−３は、例えば、図２５に示す構成を有する。図２５に示す１サイクル選択ブロック数決定部６−３の動作については、既に説明したので、ここでの説明を省略する。

そして、１サイクル選択ブロック数決定部６−３で決定された選択ブロックは、１サイクル毎に、論理／物理アドレス変換部６−４に通知される。

論理／物理アドレス変換部６−４は、書き込み対象となるデータの論理アドレスと物理アドレスとの関連付けを行う。

また、書き込み対象となるデータの物理アドレスは、不揮発性半導体メモリ１０に転送される。不揮発性半導体メモリ１０は、コントローラ２０からの物理アドレスに基づき、選択ブロック内のメモリセルを選択する。

以上により、書き込み動作を実行する。

次に、消去／読み出し動作について、図２４を参照しながら説明する。

論理／物理アドレス変換部６−４は、消去／読み出しデータに関する情報に基づいて、論理アドレスと物理アドレスとの関連付けを行い、消去／読み出し対象となる選択ブロックを決定する。

選択ブロック総数決定部６−１は、論理／物理アドレス変換部６−４で決定された選択ブロックに基づいて、全てのデータの消去／読み出しに必要な選択ブロックの総数を決定する。

また、１サイクル選択ブロック数決定部６−３は、選択ブロックの総数と、情報記録部６−２からの選択ブロック情報及び温度緩和時間とに基づき、１サイクルでの選択ブロック数を決定する。

１サイクル選択ブロック数決定部６−３は、例えば、図２５に示す構成を有する。図２５に示す１サイクル選択ブロック数決定部６−３の動作については、既に説明したので、ここでの説明を省略する。

そして、１サイクル選択ブロック数決定部６−３で決定された選択ブロックの物理アドレスは、１サイクル毎に、不揮発性半導体メモリ１０に転送される。不揮発性半導体メモリ１０は、コントローラ２０からの物理アドレスに基づき、選択ブロック内のメモリセルを選択する。

以上により、消去／読み出し動作を実行する。

図２６は、図２１〜図２５において説明した書き込み／消去／読み出し動作の第１の変形例を示している。

この変形例は、情報記憶部６−２に、選択ブロックテンプレート、R_minルックアップテーブル、及び、t_relaxルックアップテーブルを、それぞれ、記憶させた点に特徴を有する。

選択ブロックテンプレートは、例えば、図２７に示すように、１つのサイクルで選択し得る選択ブロックのパターンを予め定めたものである。本例では、４つのテンプレートのみを示すが、これ以外のパターン、例えば、複数の選択ブロックが互いに離れているパターンなどをテンプレートとすることも可能である。

実際のメモリ動作においては、書き込み／消去時に複数の選択ブロックを互いに隣接して配置させるのが望ましい場合がある。このような場合には、図２７に示すように、互いに隣接する複数のパターンを予めテンプレートとして登録しておくのが有効である。

R_minルックアップテーブルは、例えば、図２８に示すように、予め、図２７のテンプレートに応じた最小距離R_minを定めたものである。最小距離R_minは、１つのテンプレートを構成する複数のブロックの中心点Ｏを基準に決められる。また、最小距離R_minは、設計時やテスト動作時などに、予め、上述の式(1)に基づき、シミュレーションにより定めておくのが望ましい。

t_relaxルックアップテーブルは、例えば、図２９に示すように、予め、図２７のテンプレート及び特定動作の動作時間t_setに応じた温度緩和時間t_relaxを定めたものである。この場合、温度緩和時間t_relaxは、テンプレートの種類及び特定動作の動作時間t_setに応じて変化する。

実際のメモリ動作においては、既に述べたように、ページ単位での書き込み／消去／読み出しを行う場合など、１サイクルにおける特定動作の動作時間t_setが変化する場合がある。このような場合には、図２９に示すように、予め、t_relaxルックアップテーブルを登録しておくのが有効である。

また、テンプレートの種類及び特定動作の動作時間t_setに応じた温度緩和時間t_relaxは、設計時やテスト動作時などに、予め、上述の式(1)に基づき、シミュレーションにより定めておくのが望ましい。

この変形例における１サイクル選択ブロック数決定部６−３の動作を説明する。

選択禁止ブロック判定部６−３ａは、情報記録部６−２からの過去に選択したブロックを示す選択ブロック情報に基づき、チップの温度上昇値が許容値t_limitを超えないために、選択してはならない選択禁止ブロックを判定する。

選択禁止ブロックは、例えば、図３０に示すように、過去に選択したブロック（図２７のテンプレートのうちの１つ）の中心点Ｏから最小距離R_minの範囲内にあるブロックとすることができる。最小距離R_minは、情報記憶部６−２内に記憶されたR_minルックアップテーブル、例えば、図２８のR_minルックアップテーブルから選択することができる。

選択可能ブロック判定部６−３ｂは、選択禁止ブロックに基づいて、これから行う特定動作の１サイクルにおいて、選択可能な選択可能ブロックを判定する。選択可能ブロック判定部６−３ｂは、選択可能ブロックが存在しないときに、仮選択ブロック判定部６−３ｃに対して、仮選択ブロックが存在するか否かを判定するように指示を出す。

仮選択ブロック判定部６−３ｃは、仮選択ブロックが存在しないときは、待機部６−３ｄに対して一定期間の待機命令を出す。

待機部６−３ｄは、一定期間の待機後に、選択禁止ブロック判定部６−３ａに対して再び選択禁止ブロックの判定を行うように指示する。

一方、情報記録部６−２に記憶された選択ブロック情報は、時間の経過と共に変化する。例えば、情報制御部６−３ｈは、過去に選択された選択ブロック（図２７のテンプレートのうちの１つ）、及び、その選択ブロックにおける特定動作の動作終了時刻t_endを、それぞれ、選択ブロック情報として、情報記憶部６−２に記憶する。また、情報制御部６−３ｈは、例えば、タイマーを有し、特定動作の動作終了時刻t_endから温度緩和時間t_relaxが経過した選択ブロック情報を、情報記憶部６−２から消去する。

従って、選択可能ブロックが存在せず、かつ、仮選択ブロックが存在しないときは、待機部６−３ｄにより一定の待機期間を設けることにより、選択禁止ブロック判定部６−３ａが、再度、選択禁止ブロックの判定を行うときに、必ず、選択可能ブロックが存在するようになる。

また、仮選択ブロック判定部６−３ｃは、選択可能ブロックが存在せず、かつ、仮選択ブロックが存在するときは、待機部６−３ｄに対して待機命令を出すことなく、仮選択ブロックを最終決定された選択ブロックとし、さらに、選択ブロック位置出力部６−３ｆに対して、この最終決定された選択ブロックの位置を出力するように指示を出す。

この時点での選択ブロック数は、全てのデータの書き込みに必要な選択ブロック総数に達していない。

そこで、繰り返し判定部６−３ｇは、いままで選択してきた選択ブロック数の合計が選択ブロック総数に達したか否かを判定する。また、繰り返し判定部６−３ｅは、選択ブロック数の合計が選択ブロック総数に達していないときに、再び、選択禁止ブロック判定部６−３ａに対して、選択禁止ブロックの判定を行うように指示する。

このように、繰り返し判定部６−３ｅからの指示により次のサイクルが行われるか否かが判定される。

選択可能ブロック判定部６−３ｂは、選択可能ブロックが存在するとき、選択可能ブロックを仮選択部６−３eに通知する。

仮選択部６−３eは、例えば、図３０に示すように、選択ブロック総数決定部６−１からの選択ブロック総数、及び、選択可能ブロック判定部６−３ｂからの選択可能ブロックに基づいて、仮選択ブロック（図２７のテンプレートのうちの１つ）を決定する。

仮選択部６−３eは、全てのデータの書き込みに必要な選択ブロックの全てを選択可能であるときは、それらを全て選択し、選択ブロック位置出力部６−３ｆに対して、選択ブロックの位置情報を出力するように指示を出す。

この時点では、繰り返し判定部６−３ｅは、選択ブロック数の合計が選択ブロック総数に達しているため、再び、選択禁止ブロック判定部６−３ａに対して、選択禁止ブロックの判定を行うように指示することはない。

仮選択部６−３eは、全てのデータの書き込みに必要な選択ブロックの全てを選択不可能であるときは、再び、選択可能ブロック判定部６−３ｂに対して、選択可能ブロックが存在するか否かを判定するように指示を出す。

選択可能ブロック判定部６−３ｂは、仮選択部６−３ｅからの指示に従い、再び、選択禁止ブロックに基づいて、選択可能な選択可能ブロックを判定する。

情報制御部６−３ｆは、このサイクルで選択された選択ブロック（図２７のテンプレートのうちの１つ）、及び、その選択ブロックにおける特定動作の動作終了時刻t_endを、新たに、選択ブロック情報として、情報記憶部６−２に記憶する。

また、情報制御部６−３ｆは、既に述べたように、温度緩和時間t_relaxを管理し、書き込み動作の動作終了時刻t_endから温度緩和時間t_relaxが経過した選択ブロック情報を、情報記憶部６−２から消去する。

尚、温度緩和時間t_relaxが経過したか否かを判断するタイミングは、温度緩和時間t_relaxよりも短い一定間隔で定期的に行うのが望ましい。

本例では、情報記憶部６−２に、選択ブロックテンプレート、R_minルックアップテーブル、及び、t_relaxルックアップテーブルを、それぞれ、記憶させるため、情報記憶部６−２のメモリ容量が大きくなる。

また、図２１及び図２２の例の場合のように、ステートマシーンにより温度制御する場合、情報記憶部６−２のメモリ容量が制限される場合がある。この場合には、選択ブロックテンプレート、R_minルックアップテーブル、及び、t_relaxルックアップテーブルを、メモリチップを制御するコントローラ内に記憶させることも可能である。

図３１は、図２１〜図２５において説明した書き込み／消去／読み出し動作の第２の変形例に係わる不揮発性半導体メモリを示している。

この不揮発性半導体メモリの特徴は、チップ内に温度センサー９を有する点にある。温度センサー９は、例えば、ダイオードセンサーであり、チップ温度をリアルタイムに検出する。この変形例で説明する動作は、温度センサー９により検出されるチップの温度上昇値（特定動作の温度上昇値の最大値t_max）に基づいて、通常動作と温度緩和動作とを切り替えることに特徴を有する。

尚、図３１の例では、温度センサー９は、チップに内蔵されるが、不揮発性半導体メモリ（メモリチップ）の外部に温度センサー９を設けてもよい。

例えば、図３２の例では、プリント回路基板３１上に、コントローラ２０及びメモリチップ１０が積層される。また、メモリチップ１０上に温度センサー９が配置される。さらに、メモリチップ１０、コントローラ２０及び温度センサー９は、パッケージ３２により封止される。

また、例えば、図３３の例では、プリント回路基板３１上に、メモリチップ１０及びコントローラ２０が並んで配置される。また、メモリチップ１０に隣接する位置に温度センサー９が配置される。

図３４は、通常動作と温度緩和動作とを切り替えるための構成を示している。

この構成は、不揮発性半導体メモリ内のステートマシーン６又はコントローラ２０により実現することができる。

温度センサー９でリアルタイムに得られるチップの温度上昇値は、ステートマシーン６又はコントローラ２０に転送される。ステートマシーン６又はコントローラ２０は、この温度情報に基づいて以下の動作を行う。

まず、チップの温度上昇値、具体的には、チップの温度上昇値の最大値t_maxが第１の閾値t_highを越えるか否かを判断する。第１の閾値t_highは、既に述べた温度上昇値の許容値t_limitよりも若干低い値である。例えば、温度上昇値の許容値t_limitが45℃のときは、第１の閾値t_highは40℃とするのが望ましい。

そして、温度上昇値の最大値t_maxが第１の閾値t_high以下であれば、通常動作を行い、書き込み／消去／読み出し動作の高速化を図る。また、温度上昇値の最大値t_maxが第１の閾値t_highを越えるときは、既に説明した温度緩和動作を行うことにより、チップの温度上昇値が許容値t_limitを超えることを防止する。

例えば、図３５に示すように、通常動作では、書き込み／消去／読み出し動作が、温度緩和動作を経ることなく、連続して行われるため、動作の高速化には貢献できるが、チップの温度上昇値の最大値t_maxは、次第に上昇していく。

そこで、チップの温度上昇値の最大値t_maxが、許容値であるt_limitの少し手前である第１の閾値t_limitを越えたときに、通常動作から温度緩和動作に移行する。

書き込み／消去／読み出し動作の１サイクルを終えた後に、温度緩和動作が挿入されると、チップの温度上昇値の最大値t_maxは、次第に下降していく。このため、チップの温度上昇値の最大値t_maxがチップの温度上昇値の許容値t_limitを超えることはない。

また、温度緩和動作を常に行っていると、書き込み／消去／読み出し動作の高速化には不利となるため、第１の閾値t_highよりも低い第２の閾値t_lowを設ける。

そして、チップの温度上昇値、具体的には、チップの温度上昇値の最大値t_maxが第２の閾値t_lowを下回るか否かを判断する。第２の閾値t_lowは、低過ぎても、高過ぎてもよくないため、シミュレーションにより最適値を予め決めておく。例えば、チップの温度上昇値の許容値t_limitが45℃のときは、第２の閾値t_lowは35℃とするのが望ましい。

温度上昇値の最大値t_maxが第２の閾値t_lowを下回れば、温度緩和動作から通常動作に移行し、書き込み／消去／読み出し動作の高速化を図る。また、温度上昇値の最大値t_maxが第２の閾値t_low以上であるときは、続けて温度緩和動作を行うことにより、チップの温度上昇値が許容値t_limitを超えることを防止する。

尚、本例では、通常動作と温度緩和動作との切り替えを、第１及び第２の閾値t_high, t_lowを用いて行ったが、これに限られることはなく、様々な変形が可能である。例えば、通常動作を連続して所定のサイクル又は所定時間行った後に、通常動作から温度緩和動作へ移行してもよい。同様に、温度緩和動作を連続して所定のサイクル又は所定時間行った後に、温度緩和動作から通常動作へ移行してもよい。

また、温度センサー９により検出されるチップの温度上昇値は、チップ内の大域的な温度値となるため、この大域的な温度値からチップ内の局所的な温度値に変換する補正処理を行ってもよい。この補正処理は、シミュレーション又はテスト時の実測に基づき、予め、大域的な温度値と局所的な温度値との関係を求めておくことにより実現する。

以上のように、通常動作と温度緩和動作とを切り替えることにより、例えば、書き込み／消去／読み出しデータ量が少ないときは、高速動作を行い、書き込み／消去／読み出しデータ量が多いときは、通常動作から温度緩和動作に移行可能なシステムを作ることができ、より安定動作を行うことが可能となる。

本例の温度センサー９は、読み出し時の大域的な温度依存性の補正に使用することも可能である。読み出し時の大域的な温度依存性の補正について説明する。チップ温度の変化に伴い、集積回路を構成するダイオードなどの内部素子の電気特性が変化することにより、読み出し時の電流値が変動する現象が発生する。

そこで、予め、温度変化に伴う内部素子の電気特性の変化を求めておき、温度センサー９の温度情報を元に、内部素子の電気特性の補正を行うことにより、温度変化に伴う読み出し時の電流値の変動を防止し、正しいメモリ情報を取得することが可能となる。

また、温度センサー９により得られる情報は、大域的な情報であるので、これに加えて、選択ブロックの周辺の局所的な温度上昇値を上述の式(1)から予想し、その局所的な温度上昇値を用いて内部素子の電気特性の補正を行うことも可能である。

以上、実施形態によれば、半導体記憶装置の実動作時の局所的な温度分布を考慮した熱対策技術を実現できる。

尚、上述の実施形態に係わるアルゴリズムを効率的に行うためには、チップ内に書き込まれるデータは、チップ内で、互いに離れている複数のブロックに分散されることが望ましい。また、既にチップ内に書き込まれているデータのうち、互いに隣接する複数のブロックに密集しているデータについては、チップ内でのデータ移動により、互いに離れている複数のブロックに分散させることも可能である。

また、低レートのデータ書き込み時に、書き込みデータを互いに離れている複数のブロックに分散して記憶させることにより、これらデータの消去時に、これらデータを含む複数のブロックを同時に選択して消去を行うことも可能である。

また、コントローラにより本実施形態の温度管理動作を制御する場合、コントローラとメモリチップとは、１つのＬＳＩ装置（例えば、メモリカードや、ＵＳＢのような電子機器）内に搭載されることも可能であるし、これとは別に、コントローラとして、パソコンなどのホスト機器を用いることも可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１： メモリセルアレイ、 ２： ロウ駆動回路、 ３： カラム駆動回路、 ４： データ入出力バッファ、 ５： コマンドインターフェイス回路、 ６： ステートマシーン、 ７： アドレスレジスタ、 ８： パルスジェネレータ、 ９： 温度センサー、 １０： 不揮発性半導体メモリ、 １１： メモリセルアレイ部、 １２： 制御部、 １３： 記憶部、 １４： 駆動部、 ２０： コントローラ、 ３０： 半導体基板、 ３１： プリント回路基板、 ３２： パッケージ。

Claims (19)

1. ｎ×ｍの行列状（ｎ及びｍは、共に２以上の自然数）に配置される複数のブロックを備え、前記複数のブロックの各ブロックが独立に書き込み、読み出し又は消去動作を行うことが可能なメモリセルアレイと、
   前記複数のブロックのうちの第１のブロックに対して前記書き込み、読み出し又は消去動作を行う第１のサイクルを行い、
   前記第１のサイクルを行うことによって上昇した前記第１のブロック及び前記第１のブロックの周りの温度が緩和する温度緩和時間が経過するまで、前記第１のブロックから一定距離の範囲内を選択禁止領域に設定し、前記複数のブロックのうちの前記選択禁止領域以外の領域を第２のブロックと設定して前記第２のブロックに対して前記書き込み、読み出し又は消去動作を行う第２のサイクルを行う制御部と、
   を備える半導体記憶装置。
2. 前記第１のブロックの前記温度緩和時間は、前記第１のサイクルにおいて前記第１のブロックが前記書き込み、読み出し又は消去動作を行う動作時間に基づいて決定される請求項１に記載の半導体記憶装置。
3. 前記第１のブロックの前記温度緩和時間をt_relaxとし、前記第１のサイクルにおいて前記第１のブロックが前記書き込み、読み出し又は消去動作を行う動作時間をt_setとしたとき、t_relax=K×t_set、但し、kは、係数である、請求項２に記載の半導体記憶装置。
4. 前記第１のブロックの前記温度緩和時間は、前記第１のサイクルにおいて前記第１のブロックが行う動作の種類に基づき、予め作成された前記第１のブロックが行う動作と前記温度緩和時間との関係を示すテーブルを参照することにより決定される請求項１に記載の半導体記憶装置。
5. 前記一定距離は、前記第１のサイクルにおいて前記第１のブロックが行う動作の種類に基づき、予め作成された前記第１のブロックが行う動作と前記一定距離との関係を示すテーブルを参照することにより決定される請求項１に記載の半導体記憶装置。
6. 前記制御部は、前記第１のブロックの位置を示すブロック情報を記憶する記憶部を備え、前記ブロック情報は、前記第１のブロックの前記書き込み、読み出し又は消去動作の終了時点から前記温度緩和時間が経過した後に消去される請求項１に記載の半導体記憶装置。
7. 前記制御部は、前記ブロック情報を消去するか否かの判断を前記温度緩和時間よりも短い一定間隔で定期的に行う請求項６に記載の半導体記憶装置。
8. 前記制御部は、前記第１のブロックの中心点から前記一定距離の範囲内を前記選択禁止領域に設定し、前記選択禁止領域内に中心点があるブロックを選択禁止ブロックに設定し、前記第２のブロックを前記選択禁止ブロック以外のブロックから選択する請求項１に記載の半導体記憶装置。
9. 前記制御部は、前記選択禁止ブロックの位置を示す選択禁止ブロック情報を記憶する記憶部を備え、前記選択禁止ブロック情報は、前記第１のブロックの前記書き込み、読み出し又は消去動作の終了時点から前記温度緩和時間が経過した後に消去される請求項８に記載の半導体記憶装置。
10. 前記制御部は、前記第２のブロックを選択するときに、前記複数のブロックの全てが前記選択禁止領域内にあるときは、一定期間の待機後に、再び、前記第２のブロックを選択する請求項１に記載の半導体記憶装置。
11. 前記第１及び第２のブロックは、前記複数のブロックを選択するために予め作成された複数のパターンを含むテンプレートから選択される請求項１に記載の半導体記憶装置。
12. 前記第１のブロックの前記温度緩和時間は、前記第１のブロックのパターン及び前記第１のサイクルにおいて前記第１のブロックが行う前記書き込み、読み出し又は消去動作の動作時間に基づき、予め作成された前記複数のパターンと前記動作時間と前記温度緩和時間との関係を示すテーブルを参照することにより決定される請求項１１に記載の半導体記憶装置。
13. 前記一定距離は、前記第１のブロックのパターンに基づき、予め作成された前記複数のパターンと前記一定距離との関係を示すテーブルを参照することにより決定される請求項１１に記載の半導体記憶装置。
14. 前記制御部は、前記第２のブロックを前記選択禁止領域以外の領域から選択する温度緩和動作と、前記第２のブロックを前記複数のブロックから任意に選択する通常動作とを切り替える機能を有し、前記メモリセルアレイを含むチップの温度が第１の閾値を超えたときに前記温度緩和動作を実行し、前記チップの温度が前記第１の閾値よりも低い第２の閾値を下回ったときに前記通常動作を実行する
    請求項１に記載の半導体記憶装置。
15. 前記チップの温度を検出する温度センサーをさらに具備し、
    前記通常動作と前記温度緩和動作の切り替えは、前記温度センサーにより検出される前記チップの温度に基づいて判断される請求項１４に記載の半導体記憶装置。
16. 前記複数のブロックの各々は、互いに交差するワード線及びビット線と、前記ワード線及び前記ビット線間に接続される抵抗変化素子とを備える請求項１に記載の半導体記憶装置。
17. 前記制御部は、前記メモリセルアレイと同一チップ内に配置されるステートマシーンである請求項１に記載の半導体記憶装置。
18. 前記制御部は、前記メモリセルアレイと異なるチップ内に配置されるコントローラである請求項１に記載の半導体記憶装置。
19. ｎ×ｍの行列状（ｎ及びｍは、共に２以上の自然数）に配置される複数のブロックを備え、前記複数のブロックの各ブロックが独立に書き込み、読み出し又は消去動作を行うことが可能なメモリセルアレイと、前記複数のブロックを制御する制御部と、を備える半導体記憶装置の制御方法であって、
    前記制御部は、前記複数のブロックのうちの第１のブロックに対して前記書き込み、読み出し又は消去動作を行う第１のサイクルを行うステップと、
    前記第１のサイクルを行うことによって上昇した前記第１のブロック及び前記第１のブロックの周りの温度が緩和する温度緩和時間が経過するまで、前記第１のブロックから一定距離の範囲内を選択禁止領域に設定し、前記複数のブロックのうちの前記選択禁止領域以外の領域を第２のブロックと設定して前記第２のブロックに対して前記書き込み、読み出し又は消去動作を行う第２のサイクルを行うステップと、
    を備える半導体記憶装置の制御方法。

Images